KR101021796B1 - M-pam signalling method and m-pam driver and receiver thereof - Google Patents

M-pam signalling method and m-pam driver and receiver thereof Download PDF

Info

Publication number
KR101021796B1
KR101021796B1 KR1020090073823A KR20090073823A KR101021796B1 KR 101021796 B1 KR101021796 B1 KR 101021796B1 KR 1020090073823 A KR1020090073823 A KR 1020090073823A KR 20090073823 A KR20090073823 A KR 20090073823A KR 101021796 B1 KR101021796 B1 KR 101021796B1
Authority
KR
South Korea
Prior art keywords
output
signal
levels
pam
bit data
Prior art date
Application number
KR1020090073823A
Other languages
Korean (ko)
Other versions
KR20110016222A (en
Inventor
범진욱
이정준
정지경
Original Assignee
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서강대학교산학협력단 filed Critical 서강대학교산학협력단
Priority to KR1020090073823A priority Critical patent/KR101021796B1/en
Publication of KR20110016222A publication Critical patent/KR20110016222A/en
Application granted granted Critical
Publication of KR101021796B1 publication Critical patent/KR101021796B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 차동 신호와 공통 신호를 조합하여 M-PAM(Pulsed Array Modulation) 신호의 수를 감소시키면서도 많은 수의 비트의 데이터를 전송할 수 있는 M-PAM 시그널링 방법 및 그에 따른 송수신기에 관한 것이다. 상기한 본 발명의 M-PAM 시그널링 방법은, 제1 내지 제10의 출력레벨 중 둘을 4비트의 데이터에 대응되게 맵핑한 제1맵핑정보를 토대로, 상기 4비트의 데이터 중 어느 하나가 입력되면 상기 4비트의 데이터에 대응되게 맵핑된 두 개의 출력레벨을 두 개의 출력단자로 출력하여 송신하는 단계; 두 개의 신호가 수신되면, 상기 두 개의 신호의 레벨 차이인 차동신호 및 레벨 합인 공통신호를 검출하고, 상기 검출된 차동신호 및 공통신호를 4비트의 데이터에 대응되게 맵핑한 제2맵핑정보를 토대로, 상기 검출한 차동신호와 공통신호에 대응되는 4비트의 데이터를 검출하는 단계;를 포함하여 구성되며, 상기 제1맵핑정보는, 상기 제1 및 제2출력레벨 사이의 레벨 차이가 미리 정해둔 레벨 이하인 경우에 레벨 차이는 동일하면서 레벨 합이 상이하도록 구성하여, 제1 내지 제10의 출력레벨로 16가지의 출력신호를 생성할 수 있게 함을 특징으로 한다.

Figure R1020090073823

M-PAM 시그널링

The present invention relates to an M-PAM signaling method capable of transmitting a large number of bits of data while reducing the number of pulsed array modulation (M-PAM) signals by combining a differential signal and a common signal, and a transceiver according thereto. According to the M-PAM signaling method of the present invention, if any one of the 4-bit data is input based on the first mapping information in which two of the first to tenth output levels are mapped corresponding to 4-bit data. Outputting and outputting two output levels mapped to the four bits of data to two output terminals; When two signals are received, a differential signal that is a level difference between the two signals and a common signal that is a sum of levels are detected, and based on the second mapping information in which the detected differential signal and the common signal are mapped corresponding to 4-bit data. And detecting 4-bit data corresponding to the detected differential signal and the common signal, wherein the first mapping information includes a predetermined level difference between the first and second output levels. When the level is less than or equal to the level difference is configured to be the same, the level sum is different, it is characterized in that it is possible to generate 16 output signals with the first to tenth output level.

Figure R1020090073823

M-PAM Signaling

Description

Ｍ－ＰＡＭ 시그널링 방법 및 그에 따른 Ｍ－ＰＡＭ 드라이버, 수신기{M-PAM SIGNALLING METHOD AND M-PAM DRIVER AND RECEIVER THEREOF}M-PAM signaling method and M-PAM driver and receiver accordingly M-PAM SIGNALLING METHOD AND M-PAM DRIVER AND RECEIVER THEREOF

본 발명은 고속 직렬 링크에 관한 것으로, 더욱 상세하게는 차동 신호와 공통 신호를 조합하여 M-PAM 신호의 수를 감소시키면서도 많은 수의 비트의 데이터를 전송할 수 있는 M-PAM 시그널링 방법 및 그에 따른 M-PAM 드라이버, 수신기에 관한 것이다. The present invention relates to a high-speed serial link, and more particularly, M-PAM signaling method and M according to the combination of a differential signal and a common signal to transmit a large number of bits of data while reducing the number of M-PAM signals -PAM driver, receiver.

근래 IC 공정 기술의 발달과 더불어 IC 집적도와 처리 속도는 기하급수적으로 향상되고 있다. 그러나 IC 간의 통신을 위한 전송 채널 밴드 폭(communication channel bandwidth)이 상기 IC에 비해 늦은 속도로 향상됨에 따라 IC 시그널링 속도를 제한시키는 문제를 유발하였다. Recently, with the development of IC process technology, IC density and processing speed are improving exponentially. However, as the communication channel bandwidth for communication between ICs is improved at a slower rate than the IC, it causes a problem of limiting IC signaling rates.

이러한 문제를 해소하기 위해 종래에는 밴드 제한 전송 채널에서 한 심볼 타임 동안 여러 비트를 전송하는 방법을 사용하였다. In order to solve this problem, conventionally, a method of transmitting several bits for one symbol time in a band limited transmission channel has been used.

이러한 방법 중 하나인 M-PAM 시그널링에서 한 심볼은 log2(M) 비트의 정보를 갖고 있으며, 주어진 데이터 레이트를 얻기 위해 M-PAM 시그널링은 2-PAM에 비 해 log2(M) 팩터만큼 효율적으로 심볼 레이트(symbol rate)를 감소시키며, 감소한 심볼 레이트는 인터-심볼 간섭(inter-symbol interference;ISI)을 감소시키고 필요한 온칩 주파수(on-chip frequency)도 감소시킨다. In one of these methods, M-PAM signaling, one symbol contains log 2 (M) bits of information, and M-PAM signaling is as efficient as the log 2 (M) factor compared to 2-PAM to achieve a given data rate. As a result, the symbol rate is reduced, and the reduced symbol rate reduces inter-symbol interference (ISI) and also reduces the required on-chip frequency.

상기 M-PAM 시그널링에 따라 동일한 심볼 레이트(symbol rate) 2-PAM에 비해 데이터를 4배로 증가시키기 위해서는 16개의 레벨, 즉 16-PAM 시그널링이 요구된다. According to the M-PAM signaling, 16 levels, that is, 16-PAM signaling are required to increase the data four times compared to the same symbol rate 2-PAM.

그러나 상기의 16개의 레벨을 그대로 적용할 경우 복잡한 멀티 레벨은 일정한 신호 전송 타임에서 데이터 아이 폭(data eye-width)을 log2(M)로 줄어드는 것에 대하여 제한하게 된다. However, if the above 16 levels are applied as it is, complex multi-levels limit the reduction of the data eye-width to log 2 (M) at a constant signal transmission time.

이에 따라 M-PAM 시그널링의 수를 감소시키면서도 많은 수의 비트를 전송할 수 있는 기술의 개발이 절실하게 요망되었다. Accordingly, there is an urgent need to develop a technology capable of transmitting a large number of bits while reducing the number of M-PAM signaling.

본 발명은 다수의 차동 신호와 다수의 공통 신호를 조합하여 M-PAM 신호의 수를 감소시키면서도 많은 수의 비트의 데이터를 전송하는 M-PAM 시그널링 방법 및 그에 따른 M-PAM 드라이버, 수신기를 제공하는 것을 그 목적으로 한다. The present invention provides an M-PAM signaling method for transmitting a large number of bits while reducing the number of M-PAM signals by combining a plurality of differential signals and a plurality of common signals, and an M-PAM driver and a receiver accordingly. For that purpose.

상기한 목적을 달성하기 위한 본 발명에 따른 M-PAM 시그널링 방법은, 제1 내지 제10의 출력레벨 중 둘을 4비트의 데이터에 대응되게 맵핑한 제1맵핑정보를 토대로, 상기 4비트의 데이터 중 어느 하나가 입력되면 상기 4비트의 데이터에 대응되게 맵핑된 두 개의 출력레벨을 두 개의 출력단자로 출력하여 송신하는 단계; 두 개의 신호가 수신되면, 상기 두 개의 신호의 레벨 차이인 차동신호 및 레벨 합인 공통신호를 검출하고, 상기 검출된 차동신호 및 공통신호를 4비트의 데이터에 대응되게 맵핑한 제2맵핑정보를 토대로, 상기 검출한 차동신호와 공통신호에 대응되는 4비트의 데이터를 검출하는 단계;를 포함하여 구성되며, 상기 제1맵핑정보는, 상기 제1 및 제2출력레벨 사이의 레벨 차이가 미리 정해둔 레벨 이하인 경우에 레벨 차이는 동일하면서 레벨 합이 상이하도록 구성하여, 제1 내지 제10의 출력레벨로 16가지의 출력신호를 생성할 수 있게 함을 특징으로 한다. The M-PAM signaling method according to the present invention for achieving the above object, based on the first mapping information that maps two of the first to tenth output level corresponding to the 4-bit data, the 4-bit data Outputting two output levels mapped to the four bits of data to two output terminals when any one of them is input; When two signals are received, a differential signal that is a level difference between the two signals and a common signal that is a sum of levels are detected, and based on the second mapping information in which the detected differential signal and the common signal are mapped corresponding to 4-bit data. And detecting 4-bit data corresponding to the detected differential signal and the common signal, wherein the first mapping information includes a predetermined level difference between the first and second output levels. When the level is less than or equal to the level difference is configured to be the same, the level sum is different, it is characterized in that it is possible to generate 16 output signals with the first to tenth output level.

상기한 본 발명은 M-PAM 신호의 수를 감소시키면서도 많은 수의 비트의 데이터를 전송할 수 있는 효과가 있다. The present invention described above has the effect of transmitting a large number of bits of data while reducing the number of M-PAM signals.

본 발명은 차동 신호와 공통 신호를 조합하여 각 심볼 당 전송 비트의 수를 증가시킨다. 이하 본 발명을 10-PAM 만으로 한 심볼 타임에 4비트의 데이터를 전송하는 것에 적용한 예를 들어 설명한다. The present invention combines the differential and common signals to increase the number of transmitted bits per symbol. Hereinafter, an example in which the present invention is applied to transmission of 4-bit data at symbol time using only 10-PAM will be described.

<10-PAM 송신기><10-PAM Transmitter>

본 발명의 바람직한 실시예에 따른 10-PAM 송신기의 구성을 도 1을 참조하여 설명한다.The configuration of a 10-PAM transmitter according to a preferred embodiment of the present invention will be described with reference to FIG.

상기 10-PAM 송신기는 PRBS(Pseudo Random Bit Sequence)(100), 제1인코더 및 제2인코더(1021,1022), 제1 내지 제16 2:1 MUX(1041~10416), 10-PAM 드라이버(106)로 구성된다. The 10-PAM transmitter includes a Pseudo Random Bit Sequence (PRBS) 100, a first encoder and a second encoder 1021, 1022, a first to 16th 2: 1 MUXs 1041 to 10416, and a 10-PAM driver ( 106).

상기 PRBS(100)는 BIST(built-in self test)를 위한 것이다. The PRBS 100 is for a built-in self test (BIST).

상기 제1 및 제2인코더(1021,1022)는 PRBS(100)가 출력하는 4 비트의 데이터를 16 비트의 데이터로 인코딩하여 출력하며, 상기 제1 및 제2인코더(1021~1022)는 카르노 맵(karnaugh map)을 이용하며 비트 에러 레이트를 줄이기 위해 그레이 코드를 사용한다. The first and second encoders 1021 and 1022 encode 4 bits of data output from the PRBS 100 into 16 bits of data, and the first and second encoders 1021 to 1022 represent a Carno map. (karnaugh map) and gray code to reduce bit error rate.

상기 제1 내지 제16 2:1 MUX(Multiplexer)(1041~10416)는 PRBS(100)와 제1 및 제2인코더(1021,1022)의 동작 속도 확보를 위한 것으로, 이는 PRBS(100)와 제1 및 제2인코더(1021,1022)가 전체 시스템의 동작 속도 제한 요소가 되지 않게 하기 위한 것이다. The first to sixteen 2: 1 MUX (multiplexer) 1041 to 10416 are for securing the operating speed of the PRBS 100 and the first and second encoders 1021 and 1022, which is the PRBS 100 and the first The first and second encoders 1021 and 1022 are not intended to be operating speed limiting elements of the overall system.

상기 제1 내지 제16 2:1 MUX(1041~10416) 각각은 도 2에 도시한 바와 같이 다수의 래치(200~208) 및 셀렉터(201)로 구성되어, 제1 및 제2인코더(1021,1022) 각각으로부터 출력비트를 하나씩 입력받아 선택적으로 출력한다. Each of the first to sixteen 2: 1 MUXs 1041 to 10416 includes a plurality of latches 200 to 208 and selectors 201 as shown in FIG. 2, so that the first and second encoders 1021, 1022) One output bit is input from each and selectively output.

상기 제1 내지 제16 2:1 MUX(1041~10416)로부터 출력되는 16비트의 데이터는 10-PAM 드라이버(106)로 입력된다. 16-bit data output from the first to sixteen 2: 1 MUXs 1041 to 10416 are input to the 10-PAM driver 106.

상기 10-PAM 드라이버(106)는 상기 16비트의 데이터에 대응되게 차동 신호와 공통 신호를 조합하여 출력신호를 생성하여 출력한다. The 10-PAM driver 106 generates and outputs an output signal by combining a differential signal and a common signal corresponding to the 16-bit data.

상기 10-PAM 드라이버(106)의 구성을 도 3을 참조하여 상세히 설명한다. The configuration of the 10-PAM driver 106 will be described in detail with reference to FIG. 3.

상기 10-PAM 드라이버(106)는 제1 내지 제4차동 신호 생성부(300,314,328,342)와 공통 신호 생성부(356)와 스위칭 제어모듈(380)로 구성된다. The 10-PAM driver 106 includes first to fourth differential signal generators 300, 314, 328 and 342, a common signal generator 356, and a switching control module 380.

상기 제1차동 신호 생성부(300)는 +I,-I를 생성하는 제1 및 제2전류원(302,312)과, 상기 제1 및 제2전류원(302,312)을 선택적으로 출력 단자(+OUT1,-OUT)와 연결하는 제1 내지 제4스위칭부(304~310)로 구성된다. 상기 제2차동 신호 생성부(314)는 +2I,-2I를 생성하는 제3 및 제4전류원(316,326)과, 상기 제3 및 제4전류원(316,326)을 선택적으로 출력 단자(+OUT1,-OUT)와 연결하는 제5 내지 제8스위칭부(318~324)로 구성된다. 상기 제3차동 신호 생성부(328)는 +4I,-4I를 생성하는 제5 및 제6전류원(330,340)과, 상기 제3 및 제4전류원(330,340)을 선택적으로 출력 단자(+OUT1,-OUT)와 연결하는 제9 내지 제12스위칭부(332~338)로 구성된다. 상기 제4차동 신호 생성부(342)는 +4I,-4I를 생성하는 제7 및 제8전류원(344,354)과, 상기 제7 및 제8전류원(344,354)을 선택적으로 출력 단자(+OUT1,-OUT)와 연결 하는 제13 내지 제16스위칭부(346~352)로 구성된다.The first differential signal generator 300 selectively outputs the first and second current sources 302 and 312 to generate + I, -I and the first and second current sources 302 and 312 to output terminals (+ OUT1,-). And first to fourth switching units 304 to 310 connected to OUT). The second differential signal generator 314 selectively outputs the third and fourth current sources 316 and 326 to generate + 2I and -2I, and selectively outputs the third and fourth current sources 316 and 326 to the output terminals (+ OUT1,-). And fifth to eighth switching units 318 to 324 connected to OUT). The third differential signal generator 328 selectively outputs the fifth and sixth current sources 330 and 340 to generate + 4I and -4I, and the third and fourth current sources 330 and 340 to output terminals (+ OUT1 and -I). And the ninth to twelfth switching parts 332 to 338 connected to OUT). The fourth differential signal generator 342 selectively outputs the seventh and eighth current sources 344 and 354 to generate + 4I and -4I, and the seventh and eighth current sources 344 and 354 to output terminals (+ OUT1,-). 13) to 16th switching parts 346 to 352 connected to the OUT).

상기 공통 신호 생성부(356)는 +4I,-4I를 생성하는 제9 내지 제12전류원(358,360,370,372)과, 상기 제9 내지 제12전류원(358,360,370,372)을 선택적으로 출력 단자(+OUT1,-OUT)와 연결하는 제17 내지 제20스위칭부(362~368)로 구성된다.The common signal generator 356 selectively outputs the ninth through twelfth current sources 358, 360, 370 and 372 that generate + 4I and -4I, and the ninth through twelfth current sources 358, 360, 370 and 372. And the seventeenth to twentieth switching parts 362 to 368 connected to each other.

상기 스위칭 제어모듈(380)은 제1 내지 제16 2:1 MUX(1041~10416)로부터 출력되는 16비트의 데이터에 대응되게 상기 제1 내지 제20스위칭부(304~310, 318~324, 332~338, 346~352, 362~368)를 제어하는 스위칭 제어신호 B1, /B1, B2p1, B2p2, B2n1, B2n2, B3p1, B3p2, B3n1, B3n2, B4p1, B4p2, B4n1, B4n2, B0c, B1c를 출력한다. The switching control module 380 may include the first to twentieth switching units 304 to 310, 318 to 324, and 332 to correspond to 16 bits of data output from the first to sixteen 2: 1 MUXs 1041 to 10416. Switching control signals B1, / B1, B2p1, B2p2, B2n1, B2n2, B3p1, B3p2, B3n1, B3n2, B4p1, B4p2, B4n1, B4n2, B0c, and B1c. Output

상기 4비트 데이터에 대응되는 스위칭 제어신호 B1, /B1, B2p1, B2p2, B2n1, B2n2, B3p1, B3p2, B3n1, B3n2, B4p1, B4p2, B4n1, B4n2, B0c, B1c와 그에 따른 차동 레벨과 출력 신호 레벨을 맵핑시킨 것이 도 4이다. The switching control corresponding to the 4-bit data signals B1, / B1, B2p1, B2p2 , B2n1, B2n2, B3p1, B3p2, B3n1, B3n2, B4p1, B4p2, B4n1, B4n2, B0c, B1c and differential level and the output signal according to 4 is the level mapping.

상기 도 4에 따르면 10-PAM 드라이버(106)는 ±1I, ±3I, ±5I, ±7I, ±9I를 조합하여 4비트 데이터에 대응되는 16가지의 신호를 생성한다. Referring to FIG. 4, the 10-PAM driver 106 generates 16 signals corresponding to 4-bit data by combining ± 1I, ± 3I, ± 5I, ± 7I, and ± 9I.

좀 더 상세히 설명하면, ±1I, ±2I, ±4I, ±4I를 선택적으로 출력하는 제1 내지 제4차동 신호 생성부(300,314,328,342) 및 공통 신호 생성부(356)는 스위칭 제어신호 B1, /B1, B2p1, B2p2, B2n1, B2n2, B3p1, B3p2, B3n1, B3n2, B4p1, B4p2, B4n1, B4n2, B0c, B1c에 따라 출력단자 OUT+, OUT-로 (-9I, +9I), (-7I, +7I), (-I, +9I), (-9, +I), (I, 7I), (-7I, -I), (+3I, +5I), (-5I, -3I), (-3I, -5I), (5I, 3I), (-I, -7I), (7I, I), (I, -9I), (9I, -I), (7I, -7I), (9I, -9I)를 출력 한다. In more detail, the first to fourth differential signal generators 300, 314, 328, 342 and the common signal generator 356 selectively outputting ± 1I, ± 2I, ± 4I, and ± 4I may include switching control signals B1 and / B1. (-9I, + 9I), (-7I, +) to output terminals OUT +, OUT- according to B2p1, B2p2, B2n1, B2n2, B3p1, B3p2, B3n1, B3n2, B4p1, B4p2, B4n1, B4n2, B0c, B1c 7I), (-I, + 9I), (-9, + I), (I, 7I), (-7I, -I), (+ 3I, + 5I), (-5I, -3I), ( -3I, -5I), (5I, 3I), (-I, -7I), (7I, I), (I, -9I), (9I, -I), (7I, -7I), (9I , -9I).

상기 제1 내지 제4차동 신호 생성부(300,314,328,342) 및 공통 신호 생성부(356)가 출력단자로 공급하는 전원 중 (-I, +9I), (-9I, +I)는 차동 레벨이 -10I이고, (I, 7I), (-7I, -I)는 차동 레벨이 -6I이고, (+3I, +5I), (-5I, -3I)는 차동 레벨은 -2I이고, (-3I, -5I), (5I, 3I)는 차동 레벨은 2I이고, (-I, -7I), (7I, I)는 6I이고, (I, -9I), (9I, -I)는 10I이다. Among the powers supplied by the first to fourth differential signal generators 300, 314, 328, 342 and the common signal generator 356 to the output terminals, (-I, + 9I), (-9I, + I) have a differential level of -10I. (I, 7I), (-7I, -I) have a differential level of -6I, (+ 3I, + 5I), (-5I, -3I) have a differential level of -2I, (-3I, -5I), (5I, 3I) have a differential level of 2I, (-I, -7I), (7I, I) are 6I, and (I, -9I), (9I, -I) are 10I.

이와 같이 본 발명은 두 개의 데이터에 대한 차동 레벨이 동일하나, 상기 차동 레벨이 동일한 두 개의 데이터에 대한 출력레벨 합은 상이하게 구성한다. 즉 차동 레벨이 -10I인 (-I, +9I)와 (-9I, +I)는 출력레벨 합은 8I와 -8I로서 서로 상이하고, 차동 레벨이 -6I인 (I, 7I), (-7I, -I)는 출력레벨 합은 8I와 -8I로서 서로 상이하고, 차동 레벨이 -2I인 (+3I, +5I), (-5I, -3I)는 출력레벨 합은 8I와 -8I로서 서로 상이하고, 차동 레벨이 2I인 (-3I, -5I), (5I, 3I)는 출력레벨 합은 -8I와 8I로서 상이하고, 차동 레벨 6I인 (-I, -7I), (7I, I)는 출력레벨 합이 -8I와 8I로서 상이하다. As described above, in the present invention, the differential level of two data is the same, but the sum of output levels of two data having the same differential level is configured differently. That is, (-I, + 9I) and (-9I, + I) having a differential level of -10I are different from each other as the sum of the output levels is 8I and -8I, and (I, 7I), (- 7I, -I) is different from each other as the sum of output levels is 8I and -8I, and (+ 3I, + 5I) and (-5I, -3I) with a differential level of -2I are sums of output levels as 8I and -8I. (-3I, -5I), (5I, 3I), which are different from each other and have a differential level of 2I, differ in the sum of the output levels as -8I and 8I, and (-I, -7I), (7I, I) differs as the sum of the output levels from -8I and 8I.

이와 같이 본 발명은 ±1I, ±3I, ±5I, ±7I, ±9I인 10개의 출력레벨로 4비트의 데이터를 구성할 수 있게 한다. As described above, the present invention makes it possible to configure 4-bit data with 10 output levels of ± 1I, ± 3I, ± 5I, ± 7I, and ± 9I.

<10-PAM 수신기><10-PAM Receiver>

상기한 본 발명의 바람직한 실시예에 따른 10-PAM 수신기의 구성 및 동작을 도 5를 참조하여 설명한다. The configuration and operation of the 10-PAM receiver according to the preferred embodiment of the present invention described above will be described with reference to FIG.

상기 10-PAM 수신기는 차동 레벨 검출기(500)는 차동 레벨 검출부(500), 수 신신호 레벨 검출부(502), 디코더(504)로 구성된다. In the 10-PAM receiver, the differential level detector 500 includes a differential level detector 500, a received signal level detector 502, and a decoder 504.

상기 차동 레벨 검출부(500)는 상기 10-PAM 송신기가 출력하는 10-PAM 신호를 입력받아, 차동 레벨인 차동 신호를 검출하여 상기 디코더(504)에 제공한다. The differential level detector 500 receives a 10-PAM signal output from the 10-PAM transmitter, detects a differential signal having a differential level, and provides the differential signal to the decoder 504.

상기 수신신호 레벨 합 검출부(502)는 상기 10-PAM 송신기가 출력하는 10-PAM 신호를 입력받아, 수신신호 레벨 합인 공통 신호를 검출하여 상기 디코더(504)에 제공한다. The received signal level sum detector 502 receives a 10-PAM signal output by the 10-PAM transmitter, detects a common signal that is the sum of received signal levels, and provides the same to the decoder 504.

상기 디코더(504)는 도 4에 도시한 바와 같은 차동 레벨인 차동신호와 수신신호 레벨 합인 공통신호에 대응되는 4비트 데이터를 맵핑시킨 테이블을 이용하여, 상기 검출된 차동 신호와 공통신호에 대응되는 4비트 데이터를 복원하여 출력한다.The decoder 504 corresponds to the detected differential signal and the common signal by using a table that maps 4-bit data corresponding to a differential signal having a differential level and a common signal that is a sum of received signal levels as shown in FIG. 4. Restore and output 4-bit data.

도 1은 본 발명의 바람직한 실시예에 따른 10-PAM 시그널링을 위한 송신기의 구성도.1 is a block diagram of a transmitter for 10-PAM signaling according to a preferred embodiment of the present invention.

도 2는 도 1의 2:1 MUX의 구성도.FIG. 2 is a schematic diagram of a 2: 1 MUX of FIG. 1. FIG.

도 3은 도 1의 10-PAM 드라이버의 구성도.3 is a block diagram of the 10-PAM driver of FIG.

도 4는 본 발명의 바람직한 실시예에 따른 맵핑 정보의 구성도.4 is a block diagram of mapping information according to a preferred embodiment of the present invention.

도 5는 본 발명의 바람직한 실시예에 따른 10-PAM 시그널링을 위한 수신기의 구성도. 5 is a block diagram of a receiver for 10-PAM signaling according to a preferred embodiment of the present invention.

Claims (3)

M-PAM 시그널링 방법에 있어서, In the M-PAM signaling method, 제1 내지 제10의 출력레벨 중 둘을 4비트의 데이터에 대응되게 맵핑한 제1맵핑정보를 토대로, Based on the first mapping information in which two of the first to tenth output levels are mapped corresponding to 4-bit data, 상기 4비트의 데이터 중 어느 하나가 입력되면 상기 4비트의 데이터에 대응되게 맵핑된 두 개의 출력레벨을 두 개의 출력단자로 출력하여 송신하는 단계; Outputting two output levels mapped to the four bits of data to two output terminals when any one of the four bits of data is input; 두 개의 신호가 수신되면, 상기 두 개의 신호의 레벨 차이인 차동신호 및 레벨 합인 공통신호를 검출하고, 상기 검출된 차동신호 및 공통신호를 4비트의 데이터에 대응되게 맵핑한 제2맵핑정보를 토대로, When two signals are received, a differential signal that is a level difference between the two signals and a common signal that is a sum of levels are detected, and based on the second mapping information in which the detected differential signal and the common signal are mapped corresponding to 4-bit data. , 상기 검출한 차동신호와 공통신호에 대응되는 4비트의 데이터를 검출하는 단계;를 포함하여 구성되며, And detecting 4-bit data corresponding to the detected differential signal and the common signal. 상기 제1맵핑정보는, 상기 제1 및 제2출력레벨 사이의 레벨 차이가 미리 정해둔 레벨 이하인 경우에 레벨 차이는 동일하면서 레벨 합이 상이하도록 구성하여, 제1 내지 제10의 출력레벨로 16가지의 출력신호를 생성할 수 있게 함을 특징으로 하는 M-PAM 시그널링 방법. The first mapping information is configured such that when the level difference between the first and second output levels is equal to or less than a predetermined level, the level difference is the same and the sum of levels is different. M-PAM signaling method characterized in that it is possible to generate the output signal of the branch. M-PAM 드라이버에 있어서,In the M-PAM driver, 레벨이 상이한 다수의 전원으로부터 출력되는 전원을 두 개의 출력단자로 선택적으로 출력하는 제1 내지 제4차동 신호 생성부;First to fourth differential signal generators selectively outputting power output from a plurality of power sources having different levels to two output terminals; 다수의 전원으로부터 출력되는 전원을 상기 두 개의 출력 단자로 선택적으로 출력하는 공통 신호 생성부;A common signal generator for selectively outputting power output from a plurality of power sources to the two output terminals; 제1 내지 제10의 출력레벨 중 둘을 4비트의 데이터에 대응되게 맵핑한 맵핑정보를 토대로, Based on mapping information in which two of the first to tenth output levels are mapped corresponding to 4-bit data, 상기 4비트의 데이터 중 어느 하나가 입력되면 상기 4비트의 데이터에 대응되게 맵핑된 두 개의 출력레벨을 결정하여, 상기 두 개의 출력레벨을 생성하기 위해 상기 제1 내지 제4차동 신호 생성부 및 상기 공통 신호 생성부의 출력전원을 선택하는 선택신호를 생성하여 상기 제1 내지 제4차동 신호 생성부 및 상기 공통 신호 생성부로 제공하는 스위칭 제어모듈;When any one of the 4-bit data is input, the first to fourth differential signal generators and the fourth to determine the two output levels mapped to correspond to the 4-bit data to generate the two output levels. A switching control module generating a selection signal for selecting an output power of the common signal generator and providing the selected signal to the first to fourth differential signal generators and the common signal generator; 상기 맵핑정보는,The mapping information, 상기 두 개의 출력단자의 제1 및 제2출력레벨 사이의 레벨 차이가 제1레벨 이하인 경우에는 레벨 차이는 동일하면서 레벨 합이 상이하게 구성하여, 제1 내지 제10의 출력레벨로 16가지의 출력신호를 생성할 수 있게 함을 특징으로 하는 M-PAM 드라이버. When the level difference between the first and second output levels of the two output terminals is less than or equal to the first level, the level difference is the same and the sum of the levels is configured differently, and 16 outputs are output from the first to the tenth output levels. M-PAM driver, which enables the generation of signals. M-PAM 시그널링을 위한 수신기에 있어서, In a receiver for M-PAM signaling, 두 개의 수신신호를 수신받아 두 수신신호의 레벨 차이인 차동 신호를 검출하는 차동 레벨 검출부;A differential level detector receiving two received signals and detecting a differential signal that is a level difference between the two received signals; 상기 수신신호를 입력받아 수신신호 레벨 합인 공통 신호를 검출하는 수신신호 레벨 합검출부;A reception signal level sum detection unit which receives the reception signal and detects a common signal that is a sum of reception signal levels; 레벨 차이인 차동신호 및 레벨 합인 공통 신호를 4비트의 데이터에 대응되게 맵핑한 맵핑정보를 토대로, 상기 검출한 차동신호와 공통신호에 대응되는 4비트의 데이터를 검출하는 디코더;A decoder configured to detect 4-bit data corresponding to the detected differential signal and the common signal based on mapping information obtained by mapping the differential signal corresponding to the level difference and the common signal corresponding to the level sum corresponding to 4-bit data; 를 포함하는 것을 특징으로 하는 M-PAM 시그널링을 위한 수신기.Receiver for M-PAM signaling, characterized in that it comprises a.
KR1020090073823A 2009-08-11 2009-08-11 M-pam signalling method and m-pam driver and receiver thereof KR101021796B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090073823A KR101021796B1 (en) 2009-08-11 2009-08-11 M-pam signalling method and m-pam driver and receiver thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090073823A KR101021796B1 (en) 2009-08-11 2009-08-11 M-pam signalling method and m-pam driver and receiver thereof

Publications (2)

Publication Number Publication Date
KR20110016222A KR20110016222A (en) 2011-02-17
KR101021796B1 true KR101021796B1 (en) 2011-03-17

Family

ID=43774677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090073823A KR101021796B1 (en) 2009-08-11 2009-08-11 M-pam signalling method and m-pam driver and receiver thereof

Country Status (1)

Country Link
KR (1) KR101021796B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7093145B2 (en) 1999-10-19 2006-08-15 Rambus Inc. Method and apparatus for calibrating a multi-level current mode driver having a plurality of source calibration signals

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7093145B2 (en) 1999-10-19 2006-08-15 Rambus Inc. Method and apparatus for calibrating a multi-level current mode driver having a plurality of source calibration signals

Also Published As

Publication number Publication date
KR20110016222A (en) 2011-02-17

Similar Documents

Publication Publication Date Title
US10554455B2 (en) Test instrument for testing devices internally performing signal conversions
CN108463977A (en) orthogonal differential vector signaling code with embedded clock
US20170317855A1 (en) Vector signaling codes for densely-routed wire groups
JP4373111B2 (en) Test circuit
KR20160127102A (en) Clock-embedded vector signaling codes
CN108418628B (en) Programmable photonic electronic integrated circuit for optical testing
JP2002330104A (en) Receiver
CN106797352A (en) Noise eigen vector signaling code high
CN105103483A (en) Pulse amplitude modulation (PAM) bit error test and measurement
KR20200098552A (en) Judgment feedback equalization correction of eye scope measurements
US20140161442A1 (en) Data sending or receiving method, device, and apparatus used in optical fiber transmission
US8396219B2 (en) Scrambler, scramble processing method, and program
JPWO2013157195A1 (en) Multi-level signal transmission system
CN1973472A (en) Modulation of data streams with constellation subset mapping
US8575961B2 (en) Multi-valued driver circuit
US20190379523A1 (en) Skew detection and correction for orthogonal differential vector signaling codes
CN111614355B (en) Data transmission device, analog-digital converter and radar system
CN100438350C (en) Receiving circuit for receiving information signal
KR101021796B1 (en) M-pam signalling method and m-pam driver and receiver thereof
US11539605B2 (en) Channel quality determination
KR20100028171A (en) Apparatus and method for scrambling in a wireless communication system
US4745603A (en) Code sequence generator for a digital transmission line fault location system
US20030048859A1 (en) Receiver for high bitrate binary signals
KR100872861B1 (en) Method for testing bit error rates in prbs pattern
US20110116568A1 (en) Block-coded group modulation method and transmitter/receiver using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140304

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170306

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191104

Year of fee payment: 9

R401 Registration of restoration