KR101013816B1 - Boost Power Factor Correction Circuit - Google Patents

Boost Power Factor Correction Circuit Download PDF

Info

Publication number
KR101013816B1
KR101013816B1 KR1020080081993A KR20080081993A KR101013816B1 KR 101013816 B1 KR101013816 B1 KR 101013816B1 KR 1020080081993 A KR1020080081993 A KR 1020080081993A KR 20080081993 A KR20080081993 A KR 20080081993A KR 101013816 B1 KR101013816 B1 KR 101013816B1
Authority
KR
South Korea
Prior art keywords
inductor
capacitor
power factor
electrically connected
factor correction
Prior art date
Application number
KR1020080081993A
Other languages
Korean (ko)
Other versions
KR20100023302A (en
Inventor
남원석
박종준
연제선
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080081993A priority Critical patent/KR101013816B1/en
Publication of KR20100023302A publication Critical patent/KR20100023302A/en
Application granted granted Critical
Publication of KR101013816B1 publication Critical patent/KR101013816B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 부스트 역률 보상 회로에 관한 것이다.The present invention relates to a boost power factor correction circuit.

본 발명은 전원 입력측과 상기 인덕터의 사이에 설치되어 전원 초기 입력 시에 초기 유입 전류를 상기 인덕터로는 인가되지 않게 차단하고 상기 캐패시터로 직접 인가하는 인러시 전류 방지 회로부를 포함한다.The present invention includes an inrush current prevention circuit unit installed between a power input side and the inductor to block an initial inflow current from being applied to the inductor at the initial power input and directly apply the capacitor to the capacitor.

부스트, 역률 보상, 인러시 Boost, power factor compensation, inrush

Description

부스트 역률 보상 회로 {Boost Power Factor Correction Circuit}Boost Power Factor Correction Circuit

본 발명은 부스트 역률 보상 회로에 관한 것이다.The present invention relates to a boost power factor correction circuit.

일반적인, 부스트(Boost) PFC(Power Factor Correction)는, 라인 필터(line filter), 전류 제한 요소(current limiting device ), 정류기, 인덕터, 스위칭 소자, 다이오드 및, PFC 출력 커패시터로 이루어진다. In general, Boost PFC (Power Factor Correction) consists of a line filter, a current limiting device, a rectifier, an inductor, a switching element, a diode, and a PFC output capacitor.

상기한 PFC 회로의 동작 메커니즘은 통상적으로 널리 알려져 있다. 상기 전류 제한 요소는 저항이나 인덕터를 주로 사용하고, 써미스터나 기동 저항들이 사용되기도 한다. 이러한 전류 제한 요소는, 교류 전원이 PFC 회로에 인가될 때, 캐패시터가 충전이 되어있지 않아 입출력 전압차가 커지면서 입력 전류가 과도하게 PFC단의 인덕터로 흘러 들어가는 것을 방지하기 위해 적용되고 있다.The operating mechanism of the PFC circuit described above is generally well known. The current limiting element mainly uses resistors or inductors, and thermistors or starting resistors are also used. This current limiting element is applied to prevent the input current from excessively flowing into the inductor of the PFC stage when the AC power is applied to the PFC circuit, the capacitor is not charged and the input / output voltage difference increases.

상기 전류 제한 요소들은 적용 방법에 따라, 회로 기동 시뿐만 아니라 정상 동작 중에도 계속하여 전류가 흐르는 상시 동작형(constant type)과, 기동 시에만 연결되어 돌입 전류(In-rush current)를 제한하는 기동형이 있다. 상기 저항과 인덕터 및 써미스터가 상시 동작형이며, 상기 기동 저항이 기동형이다.The current limiting elements are a constant type in which current continues to flow not only at the start of a circuit but also during normal operation, and a start type that is connected only at start to limit in-rush current. have. The resistor, the inductor and thermistor are always in operation, and the starting resistor is in the starting type.

상시 동작형 중에서, 저항은 회로 동작 시 계속해서 전류를 흘리므로 손실로 인한 발열이 심하며 전체 시스템의 에너지 효율을 저하시키는 문제점이 있으며, 인덕터의 경우에는, 전원 주파수(50~60Hz)의 전압이 인가되므로 크고 비싼 문제점이 있다. 써미스터는 손실로 인한 발열이 심하고, 온도가 증가한 상태에서 재기동을 하면 전류 제한 기능이 무력화되는 문제점이 있으며, 기동형인 기동 저항은 스위치가 동작하지 않고 개방되어 있으면 상기 저항과 동일하게 회로 동작 시 계속해서 전류를 흘리므로 손실로 인한 발열이 심하며 전체 시스템의 에너지 효율을 저하시키는 문제점이 있다. In the always-on type, since the resistance continuously flows during circuit operation, the heat generation due to loss is severe and there is a problem of lowering the energy efficiency of the entire system.In the case of the inductor, a voltage of a power frequency (50 to 60 Hz) is applied. There is a big and expensive problem. Thermistor generates a lot of heat due to loss, and restarts in a state where the temperature is increased. The current limiting function is disabled. The starter type starting resistor is the same as the above resistor if the switch is open without a switch. Since the current flows, the heat generated by the loss is severe and there is a problem of lowering the energy efficiency of the entire system.

그 이외에 또 다른 전류 제한 요소로서 퓨저블(Fusable)저항도 있으나 온/오프시 고장 확률이 높은 문제가 있다. In addition, there is a fusible resistor as another current limiting element, but there is a problem of high probability of failure upon turning on and off.

본 발명의 실시예는 역률 보상 회로의 초기 전원 인가 시의 인러시 전류를 방지할 수 있다.The embodiment of the present invention can prevent the inrush current when the initial power is applied to the power factor correction circuit.

본 발명의 일 실시예는 인덕터와 캐패시터 및 스위칭 소자를 포함하는 부스트 역률 보상 회로로서, 전원 입력측과 상기 인덕터의 사이에 설치되어 전원 초기 입력 시에 초기 유입 전류를 상기 인덕터로는 인가되지 않게 차단하고 상기 캐패시 터로 직접 인가하는 인러시 전류 방지 회로부를 포함한다.An embodiment of the present invention is a boost power factor correction circuit including an inductor, a capacitor, and a switching element, and is installed between a power input side and the inductor to block an initial inflow current from being applied to the inductor during initial power input. And an inrush current preventing circuit unit directly applied to the capacitor.

본 발명은 전원 입력 초기에 인덕터에 전압을 인가하지 않고 PFC 출력 캐패시터에 직접적으로 전압을 충전하고 일정 시간이 경과하면 PFC 출력 캐패시터에 대한 직접 전압 충전은 중단하고 인덕터에 전압을 인가함으로써, 역률 보상 회로의 초기 전원 인가 시의 인러시 전류를 방지할 수 있다.The present invention provides a power factor correction circuit by charging a voltage directly to a PFC output capacitor without applying a voltage to an inductor at an initial stage of power input, and stopping direct voltage charging to a PFC output capacitor after a predetermined time and applying a voltage to the inductor. It is possible to prevent the inrush current when the initial power is applied.

또한, 본 발명의 실시예는, 전원 입력 초기에 인덕터에 전압을 인가하지 않고 PFC 출력 캐패시터에 직접적으로 전압을 충전하기 위한 스위치에 고장이 발생하더라도 스위치와 캐패시터 간의 연결 라인에 설치된 저항값에 의해 부하를 차단하고 발열 발생을 방지할 수 있다.In addition, the embodiment of the present invention, even if a failure occurs in the switch for directly charging the voltage to the PFC output capacitor without applying a voltage to the inductor at the beginning of the power input by the resistance value installed in the connection line between the switch and the capacitor It can cut off and prevent the generation of heat.

이하, 본 발명의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 부스트 역률 보상 회로의 회로구성도이다.1 is a circuit diagram illustrating a boost power factor correction circuit according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 부스트 역률 보상 회로는, 라인 필터(10)와 정류기(20)와 인덕터(NLM)와 제 1 다이오드(D1)와 제 1 스위칭 소자(M1)와 PFC 출력 캐패시터(VPFC)와 인러시 전류 방지 회로부(100) 및 스위칭 소자(M1)의 스위칭 동작을 제어하는 제어 IC(도시되지 않음)를 포함한다.As shown in FIG. 1, a boost power factor correction circuit according to an embodiment of the present invention includes a line filter 10, a rectifier 20, an inductor N LM , a first diode D1, and a first switching element ( M1), a PFC output capacitor (V PFC ), an inrush current prevention circuit unit 100, and a control IC (not shown) for controlling the switching operation of the switching element M1.

상기 라인 필터(10)는 입력 교류전압(VAC)의 양단에 연결되고, 상기 정류기(20)는 상기 라인 필터(10)의 출력측 양단에 연결된다.The line filter 10 is connected to both ends of an input AC voltage V AC , and the rectifier 20 is connected to both ends of an output side of the line filter 10.

상기 인덕터(NLM)는 정류기(20)의 일단에 직렬로 연결되고, 상기 제 1 다이오드(D1)는 애노드가 인덕터(NLM)의 일단에 연결되고 캐소드가 캐패시터(VPFC)의 일단에 연결된다.The inductor N LM is connected in series with one end of the rectifier 20, and the first diode D1 has an anode connected to one end of the inductor N LM and a cathode connected to one end of the capacitor V PFC . do.

상기 제 1 스위칭 소자(M1)는, 예컨대, MOSFET(Metaloxide Semiconductor Field-Effect Transistor)일 수 있으며, 제 1 스위칭 소자(M1)의 제2단인 드레인단은 인덕터(NLM)와 제 1 다이오드(D1)의 사이에 연결되고 제1단인 소스단은 접지단에 연결되며, 제3단인 게이트단은 제어 IC에 연결되어 제어 IC의 제어에 따라 스위칭 동작된다.The first switching device M1 may be, for example, a MOSFET (Metaloxide Semiconductor Field-Effect Transistor), and the second terminal of the first switching device M1 may include an inductor N LM and a first diode D1. The first end is connected to ground and the third end is connected to the ground, and the third end is connected to the control IC and is switched according to the control of the control IC.

상기 캐패시터(VPFC)의 일단은 제 1 다이오드(D1)의 캐소드와 인러시 전류 방지 회로부(100)에 연결되고 타단은 접지된다.One end of the capacitor V PFC is connected to the cathode of the first diode D1 and the inrush current prevention circuit unit 100, and the other end is grounded.

상기 인러시 전류 방지 회로부(100)는 스위치(S1)와 연결 라인(110)과 다이오드(D10) 및 저항(R10)을 포함한다.The inrush current prevention circuit unit 100 includes a switch S1, a connection line 110, a diode D10, and a resistor R10.

상기 스위치(S1)는 일단이 라인 필터(10)를 통해 입력 교류전압(VAC)의 양극(+)단에 연결되고 타단이 정류기(20)를 통해 인덕터(NLM)에 연결되며, 상기 연결 라인(110)은 (라인 필터(10)를 통해) 입력 교류전압(VAC)의 양극(+)단과 스위치(S1)의 사이를 캐패시터(VPFC)에 연결한다. 상기 다이오드(D10) 및 저항(R10)은 연결 라인(110)에 직렬로 연결된다.One end of the switch S1 is connected to the positive terminal of the input AC voltage V AC through the line filter 10, and the other end of the switch S1 is connected to the inductor N LM through the rectifier 20. The line 110 connects between the positive terminal (+) of the input AC voltage V AC and the switch S1 (via the line filter 10) to the capacitor V PFC . The diode D10 and the resistor R10 are connected in series with the connection line 110.

이제 상기와 같이 본 발명의 실시예의 동작을 설명한다.The operation of the embodiment of the present invention will now be described as above.

초기 상태에서는, 인러시 전류 방지 회로부(100)의 스위치(S1)가 개방(open)되어 있고, 교류전압(VAC)이 인가되면 인러시 전류 방지 회로부(100)의 다이오드(D10)가 도통되어 저항(R10)을 통해 PFC 출력 캐패시터(VPFC)에 입력 전압 최대값으로 충전 및 유지된다.In the initial state, the switch S1 of the inrush current prevention circuit unit 100 is open. When the AC voltage V AC is applied, the diode D10 of the inrush current prevention circuit unit 100 is turned on. Through resistor R10, the PFC output capacitor (V PFC ) is charged and maintained at its maximum input voltage.

일정 시간 후, 제어 IC에 의해 스위치(S1)가 폐쇄(close)되면 저항(R10)을 통해 전류는 흐르지 않고 PFC 동작만 하게 된다.After a certain time, when the switch S1 is closed by the control IC, no current flows through the resistor R10 and only the PFC operation is performed.

만약, 스위치(S1)가 정상적으로 동작이 되지 않아 스위치(S1)만 개방되어 있는 상태에서, 역률 보상 회로의 다른 기능들은 정상 동작을 하게 될 때, 저항(R10)값에 의해, PFC 출력에 부하가 걸리는 경우에도 저항(R10)에서의 전압 강하로 인해, PFC 출력 캐패시터(VPFC)의 전압이 낮아지므로, 부하는 동작을 멈추게 된다. 따라서, 저항(R10)에서의 발열은 없게 된다.If the switch S1 does not operate normally and only the switch S1 is opened, the other functions of the power factor correction circuit may operate normally. Even when caught, the voltage of the PFC output capacitor V PFC is lowered due to the voltage drop in the resistor R10, so that the load stops the operation. Therefore, no heat is generated in the resistor R10.

도 2는 본 발명의 다른 실시예에 따른 부스트 역률 보상 회로의 회로구성도 이다. 도 2의 본 발명의 다른 실시예는, 역률 보상 회로가 브리지리스(Bridgeless) 부스트 역률 보상 회로인 점에서만 차이가 있을 뿐, 그 외의 점에서는 도 1의 실시예와 동일하다.2 is a circuit diagram illustrating a boost power factor correction circuit according to another embodiment of the present invention. The other embodiment of the present invention of FIG. 2 differs only in that the power factor correction circuit is a bridgeless boost power factor correction circuit, and is otherwise identical to the embodiment of FIG.

도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 브리지리스 부스트 역률 보상 회로는, 라인 필터(10)와 인덕터(NLM)와 제 1, 2 다이오드(D1, D2)와 제1,2 스위칭 소자(M1, M2)와 PFC 출력 캐패시터(VPFC)와 인러시 전류 방지 회로부(100) 및 스위칭 소자(M1, M2)의 스위칭 동작을 제어하는 제어 IC(도시되지 않음)를 포함한다.As shown in FIG. 2, the bridgeless boost power factor correction circuit according to another embodiment of the present invention includes a line filter 10, an inductor N LM , first and second diodes D1 and D2, 2 switching elements M1 and M2, a PFC output capacitor V PFC , an inrush current prevention circuit unit 100, and a control IC (not shown) that controls the switching operation of the switching elements M1 and M2.

상기 라인 필터(10)는 입력 교류전압(VAC)의 양단에 연결되고, 상기 인덕터(NLM)는 라인 필터(10)를 통해 입력 교류전압(VAC)의 양극(+)단에 직렬로 연결된다.The line filter 10 is connected to both ends of the input AC voltage V AC , and the inductor N LM is connected in series to the positive terminal of the input AC voltage V AC through the line filter 10. Connected.

상기 제 1 다이오드(D1)는 애노드가 인덕터(NLM)의 일단에 연결되고 캐소드가 캐패시터(VPFC)의 일단에 연결되며, 상기 제 2 다이오드(D2)는 애노드가 라인 필터(10)를 통해 입력 교류전압(VAC)의 음극(-)단에 연결되고 캐소드가 캐패시터(VPFC)의 일단에 연결된다.The first diode D1 has an anode connected to one end of an inductor N LM , and the cathode is connected to one end of a capacitor V PFC , and the second diode D2 has an anode connected through a line filter 10. It is connected to the negative terminal of the input AC voltage (V AC ) and the cathode is connected to one end of the capacitor (V PFC ).

상기 제 1, 2 스위칭 소자(M1, M2)는, 예컨대, MOSFET일 수 있으며, 제 1 스위칭 소자(M1)의 제2단인 드레인단은 인덕터(NLM)와 제 1 다이오드(D1)의 사이에 연결되고 제1단인 소스단은 접지단에 연결되며, 제 2 스위칭 소자(M2)의 제2단인 드레인단은 (라인 필터(10)를 통해) 입력 교류전압(VAC)의 음극(-)단과 다이오드(D2)의 사이에 연결되고 소스단은 접지단에 연결된다.The first and second switching elements M1 and M2 may be, for example, MOSFETs, and a drain terminal, which is a second end of the first switching element M1, may be disposed between the inductor N LM and the first diode D1. The first terminal connected to the ground terminal is connected to the ground terminal, and the second terminal drain terminal of the second switching element M2 is connected to the negative terminal (-) of the input AC voltage V AC (via the line filter 10). It is connected between the diodes D2 and the source terminal is connected to the ground terminal.

제 1, 2 스위칭 소자(M1, M2)의 제3단인 각각의 게이트단은 제어 IC에 연결되어 제어 IC의 제어에 따라 스위칭 동작된다.Each gate end, which is the third end of the first and second switching elements M1 and M2, is connected to the control IC and switched according to the control of the control IC.

상기 캐패시터(VPFC)의 일단은 제 1 다이오드(D1)의 캐소드와 제 2 다이오드(D2)의 캐소드 및 인러시 전류 방지 회로부(100)에 연결되고 타단은 접지된다.One end of the capacitor V PFC is connected to the cathode of the first diode D1 and the cathode and inrush current prevention circuit unit 100 of the second diode D2, and the other end is grounded.

상기 인러시 전류 방지 회로부(100)는 스위치(S1)와 연결 라인(110)과 다이오드(D10) 및 저항(R10)을 포함한다.The inrush current prevention circuit unit 100 includes a switch S1, a connection line 110, a diode D10, and a resistor R10.

상기 스위치(S1)는 일단이 라인 필터(10)를 통해 입력 교류전압(VAC)의 양극(+)단에 연결되고 타단이 인덕터(NLM)에 연결되며, 상기 연결 라인(110)은 (라인 필터(10)를 통해) 입력 교류전압(VAC)의 양극(+)단과 스위치(S1)의 사이를 캐패시터(VPFC)에 연결한다. 상기 다이오드(D10) 및 저항(R10)은 연결 라인(110)에 직렬로 연결된다.One end of the switch S1 is connected to the positive terminal (+) of the input AC voltage V AC through the line filter 10 and the other end is connected to the inductor N LM . Through the line filter 10) between the positive terminal (+) of the input AC voltage (V AC ) and the switch (S1) to the capacitor (V PFC ). The diode D10 and the resistor R10 are connected in series with the connection line 110.

이제 상기와 같이 본 발명의 다른 실시예의 동작을 설명한다.The operation of another embodiment of the present invention will now be described as above.

초기 상태에서는, 인러시 전류 방지 회로부(100)의 스위치(S1)가 개방되어 있고, 교류전압(VAC)이 인가되면 인러시 전류 방지 회로부(100)의 다이오드(D10)가 도통되어 저항(R10)을 통해 PFC 출력 캐패시터(VPFC)에 입력 전압 최대값으로 충전 및 유지된다.In the initial state, when the switch S1 of the inrush current prevention circuit portion 100 is opened, and the AC voltage V AC is applied, the diode D10 of the inrush current prevention circuit portion 100 is turned on to conduct the resistor R10. Is charged and held at the input voltage maximum to the PFC output capacitor (V PFC ).

일정 시간 후, 제어 IC에 의해 스위치(S1)가 폐쇄되면 저항(R10)을 통해 전류는 흐르지 않고 PFC 동작만 하게 된다.After a certain time, when the switch S1 is closed by the control IC, no current flows through the resistor R10 and only the PFC operation is performed.

만약, 스위치(S1)가 정상적으로 동작이 되지 않아 스위치(S1)만 개방되어 있는 상태에서, 역률 보상 회로의 다른 기능들은 정상 동작을 하게 될 때, 저항(R10)값에 의해, PFC 출력에 부하가 걸리는 경우에도 저항(R10)에서의 전압 강하로 인해, PFC 출력 캐패시터(VPFC)의 전압이 낮아지므로, 부하는 동작을 멈추게 된다. 따라서, 저항(R10)에서의 발열은 없게 된다.If the switch S1 does not operate normally and only the switch S1 is opened, the other functions of the power factor correction circuit may operate normally. Even when caught, the voltage of the PFC output capacitor V PFC is lowered due to the voltage drop in the resistor R10, so that the load stops the operation. Therefore, no heat is generated in the resistor R10.

이와 같이, 본 발명의 상세한 설명에서는 구체적인 실시 예(들)에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. As described above, in the detailed description of the present invention, specific embodiment (s) have been described, but various modifications are possible without departing from the scope of the present invention.

그러므로 본 발명의 범위는 설명된 실시 예(들)에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiment (s), but should be defined by the claims below and equivalents thereof.

도 1은 본 발명의 바람직한 실시예에 따른 부스트 역률 보상 회로의 회로구성도.1 is a circuit diagram of a boost power factor correction circuit according to a preferred embodiment of the present invention.

도 2는 본 발명의 다른 실시예에 따른 부스트 역률 보상 회로의 회로구성도.2 is a circuit diagram illustrating a boost power factor correction circuit according to another embodiment of the present invention.

＜도면의 주요부분에 사용된 부호의 설명＞<Description of the code used in the main part of the drawing>

10: 라인 필터 20: 정류기10: line filter 20: rectifier

100: 인러시 전류 방지 회로부 NLM: 인덕터100: inrush current prevention circuit portion N LM : inductor

D1, D10: 다이오드 M1: 스위칭 소자D1, D10: Diode M1: Switching Element

VPFC: 캐패시터 R10: 저항V PFC : Capacitor R10: Resistor

S1: 스위치S1: switch

Claims (5)

삭제delete 삭제delete 삭제delete 삭제delete 전원 입력측과 전기적으로 연결된 라인 필터와 인덕터 및 캐패시터와 스위칭 소자를 포함하는 부스트 역률 보상 회로에 있어서,A boost power factor correction circuit comprising a line filter, an inductor, a capacitor, and a switching element electrically connected to a power input side, 상기 라인 필터와 상기 인덕터의 사이에 설치되어 전원 초기 입력 시에 초기 유입 전류를 상기 인덕터로는 인가되지 않게 차단하고 상기 캐패시터로 직접 인가하는 인러시 전류 방지 회로부; 및An inrush current preventing circuit unit disposed between the line filter and the inductor to block an initial inflow current from being applied to the inductor at the initial power input and directly apply the inductor to the capacitor; And 일단이 상기 인덕터와 전기적으로 연결되고 타단이 상기 인러시 전류 방지 회로부 및 상기 커패시터와 전기적으로 연결된 제 1 다이오드와, 제1단이 접지되면서 상기 커패시터와 전기적으로 연결되고 제2단이 상기 인덕터 및 상기 제 1 다이오드와 전기적으로 연결되며 제3단을 통해 선택적으로 스위칭하는 제 1 스위칭 소자와, 일단이 상기 라인 필터의 일단과 전기적으로 연결되고 타단이 상기 제 1 다이오드 및 상기 커패시터와 전기적으로 연결된 제 2 다이오드와, 제1단이 접지되면서 상기 커패시터와 전기적으로 연결되고 제2단이 상기 전원 입력측의 일단 및 상기 제 2 다이오드와 전기적으로 연결되며 제3단을 통해 선택적으로 스위칭하는 제 2 스위칭 소자를 포함하는 부스트 역률 보상 회로.A first diode, one end of which is electrically connected to the inductor, the other end of which is electrically connected to the inrush current preventing circuit portion and the capacitor, a first end of which is electrically connected to the capacitor, and a second end of the inductor and the A first switching element electrically connected with a first diode and selectively switching through a third end; a second end electrically connected to one end of the line filter and another end electrically connected to the first diode and the capacitor; And a second switching element electrically connected to the capacitor while the first end is grounded and the second end is electrically connected to one end of the power input and the second diode and selectively switches through a third end. Boost power factor correction circuit.
KR1020080081993A 2008-08-21 2008-08-21 Boost Power Factor Correction Circuit KR101013816B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080081993A KR101013816B1 (en) 2008-08-21 2008-08-21 Boost Power Factor Correction Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080081993A KR101013816B1 (en) 2008-08-21 2008-08-21 Boost Power Factor Correction Circuit

Publications (2)

Publication Number Publication Date
KR20100023302A KR20100023302A (en) 2010-03-04
KR101013816B1 true KR101013816B1 (en) 2011-02-14

Family

ID=42175563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080081993A KR101013816B1 (en) 2008-08-21 2008-08-21 Boost Power Factor Correction Circuit

Country Status (1)

Country Link
KR (1) KR101013816B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102119666B1 (en) * 2013-08-23 2020-06-08 엘지이노텍 주식회사 Power supply device
KR101561341B1 (en) 2013-09-02 2015-10-16 엘에스산전 주식회사 Power factor correction circuit
CN203536946U (en) * 2013-09-24 2014-04-09 中兴通讯股份有限公司 Surge protection circuit for PFC (Power Factor Correction) circuit
CN104883044B (en) * 2015-05-19 2018-01-16 华为技术有限公司 Protection circuit and photovoltaic inverting system in a kind of power conversion system
US20220271670A1 (en) * 2019-07-29 2022-08-25 Murata Manufacturing Co., Ltd. Converter with hold-up circuit and inrush-control circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030085267A (en) * 2002-04-30 2003-11-05 박종연 power factor compensation apparatus
KR100637507B1 (en) * 2004-11-30 2006-10-23 삼성에스디아이 주식회사 Power factor correction circuit and method for producing ic bias voltage thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030085267A (en) * 2002-04-30 2003-11-05 박종연 power factor compensation apparatus
KR100637507B1 (en) * 2004-11-30 2006-10-23 삼성에스디아이 주식회사 Power factor correction circuit and method for producing ic bias voltage thereof

Also Published As

Publication number Publication date
KR20100023302A (en) 2010-03-04

Similar Documents

Publication Publication Date Title
US8472216B2 (en) Circuit arrangement and control circuit for a power-supply unit, computer power-supply unit and method for switching a power-supply unit
US6862201B2 (en) Method and circuitry for active inrush current limiter and power factor control
US7355368B2 (en) Efficient in-rush current limiting circuit with dual gated bidirectional hemts
US10320178B2 (en) Method and apparatus for continuous short-circuit protection
JP2008510446A (en) Self-driven synchronous rectifier boost converter with in-rush current protection using a bi-directional device that is always on
US9408277B2 (en) Control circuit for a phase-cut dimmer and a method of controlling a phase-cut dimmer
US6819091B2 (en) Switching power supply apparatus with over-temperature protection
KR101013816B1 (en) Boost Power Factor Correction Circuit
JP2000324807A (en) Switching regulator
KR20080096792A (en) A protection device for electronic converters, related converter and method
CN100397761C (en) Bootstrap circuit for switching power supplies
JP6698631B2 (en) Power converter and control method thereof
JPH11149320A (en) Protection means for power circuit
JP3564694B2 (en) Inrush current suppressor
JP2018088789A (en) Led power supply device
JP2002186174A (en) Protection circuit for power supply circuit
JP6900830B2 (en) LED lighting circuit and LED lighting device
JP2006217753A (en) Power supply device and electronic equipment
JP4396315B2 (en) Switching power supply
JP3089166U (en) Switching power supply
JP3739165B2 (en) Washing machine
WO2013131596A1 (en) Control circuitry for controlling a semiconductor switch
US20230318443A1 (en) Power supply apparatus
JP2004266970A (en) Rectification switching circuit
KR100784439B1 (en) Inrush current suppressing circuit for power supply

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 9