KR101013553B1 - Semiconductor package and method of manufacturing the same - Google Patents

Semiconductor package and method of manufacturing the same Download PDF

Info

Publication number
KR101013553B1
KR101013553B1 KR1020080098754A KR20080098754A KR101013553B1 KR 101013553 B1 KR101013553 B1 KR 101013553B1 KR 1020080098754 A KR1020080098754 A KR 1020080098754A KR 20080098754 A KR20080098754 A KR 20080098754A KR 101013553 B1 KR101013553 B1 KR 101013553B1
Authority
KR
South Korea
Prior art keywords
bump
pads
bonding pads
semiconductor package
conductive particles
Prior art date
Application number
KR1020080098754A
Other languages
Korean (ko)
Other versions
KR20100039685A (en
Inventor
김성민
오탁근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080098754A priority Critical patent/KR101013553B1/en
Publication of KR20100039685A publication Critical patent/KR20100039685A/en
Application granted granted Critical
Publication of KR101013553B1 publication Critical patent/KR101013553B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키지 및 이의 제조 방법이 개시되어 있다. 반도체 패키지의 제조 방법은 복수개의 본딩 패드들을 갖는 반도체 칩 및 각 본딩 패드들과 대응하는 접속 패드들을 갖는 기판을 마련하는 단계, 각 본딩 패드들 및 각 접속 패드들 중 어느 하나에 도전성 입자들 및 감광 물질을 포함하는 범프막을 형성하는 단계, 범프막에 포함된 감광물질을 이용하여 범프막을 패터닝하여 각 본딩 패드들 및 각 접속 패드들 중 어느 하나에 도전성 입자들을 포함하는 범프를 형성하는 단계 및 범프에 포함된 도전성 입자들을 이용하여 각 본딩 패드 및 각 본딩 패드와 대응하는 각 접속 패드를 전기적으로 연결하는 단계를 포함한다.A semiconductor package and a method of manufacturing the same are disclosed. A method of manufacturing a semiconductor package includes the steps of providing a semiconductor chip having a plurality of bonding pads and a substrate having connection pads corresponding to the respective bonding pads, the conductive particles and the photosensitive film on any one of the bonding pads and the respective connection pads. Forming a bump film including a material, patterning the bump film using a photosensitive material included in the bump film to form a bump including conductive particles in any one of the bonding pads and the connection pads, and Electrically connecting each bonding pad and each connection pad corresponding to each bonding pad using the included conductive particles.

Description

반도체 패키지 및 이의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}Semiconductor package and manufacturing method therefor {SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method of manufacturing the same.

최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 처리할 수 있는 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발되고 있다.Recently, semiconductor packages including semiconductor chips and semiconductor chips capable of storing massive data and processing massive data have been developed.

최근에는 반도체 패키지의 사이즈를 보다 감소시키기 위한 기술 개발에 따라 반도체 칩의 사이즈의 약 100% 내지 105%에 불과한 칩 스케일 패키지가 개발되고 있다.Recently, with the development of technology to further reduce the size of semiconductor packages, chip scale packages having only about 100% to 105% of the size of semiconductor chips have been developed.

대표적인 칩 스케일 패키지로는 반도체 칩의 본딩 패드에 범프를 형성한 후 기판의 접속 패드에 범프를 직접 본딩 하는 플립 칩 패키지를 들 수 있다.A typical chip scale package may be a flip chip package in which bumps are formed on bonding pads of a semiconductor chip, and the bumps are directly bonded to connection pads of a substrate.

플립 칩 패키지의 범프는 주로 솔더 리플로우 공정, 도금 공정 등에 의하여 형성된다.The bump of the flip chip package is mainly formed by a solder reflow process, a plating process, or the like.

그러나 최근 들어, 반도체 칩의 본딩 패드들의 개수가 증가 되면서 각 범프들의 사이즈 및 범프들 사이 간격이 점차 좁아지고 있으나 종래 솔더 리플로우 공정 및 도금 공정에 의해서는 범프들의 사이즈 감소 및 범프 사이 간격을 감소시키 기 어려운 문제점을 갖는다.However, in recent years, as the number of bonding pads of a semiconductor chip increases, the size of each bump and the gap between the bumps are gradually narrowed. It is a difficult problem.

본 발명의 하나의 목적은 보다 좁은 간격 및 보다 작은 사이즈를 갖는 범프를 갖는 반도체 패키지를 제공한다.One object of the present invention is to provide a semiconductor package having bumps with narrower spacing and smaller size.

본 발명의 다른 목적은 상기 반도체 패키지의 제조 방법을 제공한다.Another object of the present invention is to provide a method of manufacturing the semiconductor package.

본 발명에 따른 반도체 패키지는 복수개의 본딩 패드들을 포함하는 반도체 칩, 상기 각 본딩 패드들과 마주하는 접속 패드들을 갖는 기판 및 상기 각 본딩 패드 및 상기 접속 패드 사이에 개재되며, 상기 본딩 패드 및 상기 접속 패드를 전기적으로 연결하는 도전성 입자들 및 상기 도전성 입자들을 고정하는 바인더를 포함하는 범프를 포함한다.The semiconductor package according to the present invention is interposed between a semiconductor chip including a plurality of bonding pads, a substrate having connection pads facing the respective bonding pads, the bonding pad and the connection pad, and the bonding pad and the connection pad. And bumps including conductive particles electrically connecting the pads and a binder to fix the conductive particles.

반도체 패키지의 상기 범프는 원뿔대 형상 및 횡단면이 십자 형상을 갖는 기둥 형상을 갖는다.The bump of the semiconductor package has a columnar shape having a truncated cone shape and a cross shape in cross section.

반도체 패키지의 상기 각 도전성 입자들은 제1 극성 및 상기 제1 극성과 반대인 제2 극성을 갖고, 인접한 도전성 입자들은 상호 반대 극성끼리 전기적으로 접속된다.Each of the conductive particles of the semiconductor package has a first polarity and a second polarity opposite to the first polarity, and adjacent conductive particles are electrically connected to each other with opposite polarities.

반도체 패키지의 상기 각 본딩 패드들 및 상기 각 접속 패드들 중 적어도 하나는 상기 범프와의 부착력을 향상시키기 위한 요철부를 포함한다.At least one of each of the bonding pads and each of the connection pads of the semiconductor package includes an uneven portion for improving adhesion to the bumps.

반도체 패키지의 상기 바인더는 전도성 고분자 물질을 포함한다.The binder of the semiconductor package includes a conductive polymer material.

본 발명에 따른 반도체 패키지의 제조 방법은 복수개의 본딩 패드들을 갖는 반도체 칩 및 상기 각 본딩 패드들과 대응하는 접속 패드들을 갖는 기판을 마련하는 단계, 상기 각 본딩 패드들 및 상기 각 접속 패드들 중 어느 하나에 도전성 입자들 및 감광 물질을 포함하는 범프막을 형성하는 단계, 상기 범프막에 포함된 상기 감광물질을 이용하여 상기 범프막을 패터닝하여 상기 각 본딩 패드들 및 상기 각 접속 패드들 중 어느 하나에 도전성 입자들을 포함하는 범프를 형성하는 단계 및 상기 범프에 포함된 상기 도전성 입자들을 이용하여 상기 각 본딩 패드 및 상기 각 본딩 패드와 대응하는 상기 각 접속 패드를 전기적으로 연결하는 단계를 포함한다.A method of manufacturing a semiconductor package according to the present invention includes the steps of providing a semiconductor chip having a plurality of bonding pads and a substrate having connection pads corresponding to the respective bonding pads; Forming a bump film including conductive particles and a photosensitive material on one of the substrates, and patterning the bump film using the photosensitive material included in the bump film to conduct conductive to any one of the bonding pads and the connection pads. Forming a bump including particles and electrically connecting the respective bonding pads and the respective connection pads corresponding to the respective bonding pads by using the conductive particles included in the bumps.

상기 범프를 형성하는 단계는 상기 범프를 소프트 베이크 하는 단계를 포함한다.Forming the bumps includes soft baking the bumps.

상기 범프를 형성하는 단계에서, 상기 범프는 원뿔대 형상 및 횡단면이 십자 형상을 갖는 기둥 형상 중 어느 하나의 형상으로 형성된다.In the forming of the bumps, the bumps are formed in any one of a truncated conical shape and a columnar shape having a cross shape crosswise.

반도체 패키지의 상기 본딩 패드 및 상기 접속 패드를 상기 범프를 이용하여 전기적으로 접속하는 단계 이전에 상기 본딩 패드 및 상기 접속 패드들 중 적어도 하나의 표면에 상기 범프와의 부착력을 향상시키는 요철부를 형성하는 단계를 더 포함한다.Before the step of electrically connecting the bonding pad and the connection pad of the semiconductor package using the bump, forming a concave-convex portion on the surface of at least one of the bonding pad and the connection pad to improve adhesion to the bump It further includes.

상기 범프막을 형성하는 단계에서, 상기 범프막은 전도성 고분자를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법. In the forming of the bump film, the bump film comprises a conductive polymer, characterized in that the manufacturing method.

도전성 입자들 및 감광 물질이 포함된 범프막을 패터닝하여 반도체 칩의 본 딩 패드들 또는 기판의 접속 패드들에 범프를 형상하면, 제조 공정을 단순화할 수 있어 제품의 신뢰성 및 제조 비용이 절감되고, 보다 좁은 간격 및 보다 작은 사이즈의 범프를 형성할 수 있다.By patterning the bump film containing the conductive particles and the photosensitive material to form bumps on the bonding pads of the semiconductor chip or the connection pads of the substrate, the manufacturing process can be simplified to reduce product reliability and manufacturing cost. Narrow gaps and smaller size bumps can be formed.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a semiconductor package and a method of manufacturing the same according to embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and the general knowledge in the art. Those skilled in the art can implement the present invention in various other forms without departing from the technical spirit of the present invention.

도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이고, 도 2는 도 1에 도시된 범프를 도시한 도면이다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention, and FIG. 2 is a view illustrating the bump shown in FIG. 1.

도 1을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 기판(20) 및 범프(30)를 포함한다. 이에 더하여 본 실시예에 따른 반도체 패키지(10)는 갭-필 부재(40) 및 접속 부재(50)를 더 포함할 수 있다.Referring to FIG. 1, the semiconductor package 100 includes a semiconductor chip 10, a substrate 20, and a bump 30. In addition, the semiconductor package 10 according to the present exemplary embodiment may further include a gap-fill member 40 and a connection member 50.

반도체 칩(10)은 순도 높은 실리콘 웨이퍼 상에 형성된다. 반도체 칩(10)의 내부에는 데이터를 저장하고 처리하기 위한 회로부(미도시)들이 형성되고, 반도체 칩(10)의 일면, 즉, 반도체 칩(10)이 실장될 때 기판(20)과 마주보는 면에는 회로부들과 전기적으로 연결되는 본딩 패드(12)들이 복수개 배열된다.The semiconductor chip 10 is formed on a high purity silicon wafer. Circuit portions (not shown) are formed inside the semiconductor chip 10 to store and process data, and face one side of the semiconductor chip 10, that is, the substrate 20 when the semiconductor chip 10 is mounted. On the surface, a plurality of bonding pads 12 electrically connected to the circuit parts are arranged.

기판(20)의 상부면에는 각 본딩 패드(12)들과 마주하는 접속 패드(22)들이 형성되고, 기판(20)의 상부면과 대향하는 기판(20)의 하부면에는 접속 패드(22)들 과 전기적으로 연결되고, 접속 부재(50)가 접속되는 볼 랜드(26)들이 배열된다. 본 실시예에서는 접속 패드(22)들의 폭 및 본딩 패드(12)들의 폭은 동일하다.Connection pads 22 facing the respective bonding pads 12 are formed on an upper surface of the substrate 20, and connection pads 22 are formed on a lower surface of the substrate 20 facing the upper surface of the substrate 20. The ball lands 26, which are electrically connected with each other and to which the connection member 50 is connected, are arranged. In this embodiment, the width of the connection pads 22 and the width of the bonding pads 12 are the same.

도 1 및 도 2를 참조하면, 범프(30)는 각 본딩 패드(12) 및 접속 패드(22) 사이에 개재되어 본딩 패드(12) 및 접속 패드(22)를 전기적으로 연결하는 것으로, 범프(30)는 기둥 형상을 가질 수 있다. 예를 들어, 범프(30)는 원기둥 형상 또는 횡단면이 십자 형상을 갖는 기둥 형상 등을 갖는다. 본 실시예에서와 같이 접속 패드(22)의 폭이 본딩 패드(12)의 폭과 동일한 경우, 범프(30)는 원기둥 형상을 갖는다.1 and 2, the bumps 30 are interposed between the bonding pads 12 and the connection pads 22 to electrically connect the bonding pads 12 and the connection pads 22. 30 may have a columnar shape. For example, the bump 30 has a columnar shape or a columnar shape whose cross section has a cross shape. When the width of the connection pad 22 is the same as the width of the bonding pad 12 as in this embodiment, the bump 30 has a cylindrical shape.

범프(30)에는 본딩 패드(12) 및 접속 패드(22)를 전기적으로 연결시키기 위한 도전성 입자(32)들 및 도전성 입자(32)들을 고정하는 바인더(34)가 포함된다.The bump 30 includes conductive particles 32 for electrically connecting the bonding pads 12 and the connection pads 22 and a binder 34 for fixing the conductive particles 32.

도 1을 다시 참조하면, 갭-필 부재(40)는 범프(30)로 인해 반도체 칩(10) 및 기판(20) 사이의 발생된 빈 공간에 형성되어 반도체 칩(10)을 지지하고, 상호 접속된 본딩 패드(12), 범프(30) 및 접속 패드(22)를 다시 한번 고정시켜 이들을 보호 및 접속 신뢰성을 보다 향상시킨다.Referring back to FIG. 1, the gap-fill member 40 is formed in the generated empty space between the semiconductor chip 10 and the substrate 20 due to the bump 30 to support the semiconductor chip 10, and mutually. The bonded bonding pads 12, the bumps 30 and the connecting pads 22 are fixed once again, thereby protecting them and improving connection reliability.

접속 부재(50)들은 반도체 패키지(100)가 최종적으로 실장되는 외부 기기와 반도체 패키지(100)를 전기적으로 연결시키는 매개체로, 기판(20)의 하부면에 형성된 볼 랜드(26)에 접속되며, 접속 부재(50)들은 솔더와 같은 저융점 금속을 포함할 수 있다. The connection members 50 are connected to the ball lands 26 formed on the lower surface of the substrate 20 as a medium for electrically connecting the semiconductor package 100 to the external device on which the semiconductor package 100 is finally mounted. The connecting members 50 may include a low melting point metal such as solder.

도 3a는 본 발명에 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 3b는 도 3a의 A부분을 확대하여 도시한 확대도이다.3A is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention. 3B is an enlarged view illustrating an enlarged portion A of FIG. 3A.

도 3a 및 도 3b를 참조하면, 각 도전성 입자들(32)은 서로 다른 극성을 갖는 도전성 분극 입자를 포함한다. 각 도전성 입자들은, 예를 들어, (+) 극성 및 (-)극성을 갖는다. 각 도전성 입자들은 서로 반대 극성들끼리 전기적으로 접속되어 접속 패드(22)로부터 본딩 패드(12)까지 복수개의 열로 배열된다. 바인더(34)는 도전성 입자들을 지정된 위치에 고정시켜 전기적으로 분리되는 것을 방지한다. 바인더(34)는, 예를 들어, 고분자 물질을 포함할 수 있다.3A and 3B, each of the conductive particles 32 includes conductive polarized particles having different polarities. Each conductive particle has, for example, (+) polarity and (−) polarity. Each of the conductive particles is electrically connected with opposite polarities to each other and is arranged in a plurality of rows from the connection pad 22 to the bonding pad 12. The binder 34 fixes the conductive particles in the designated positions to prevent electrical separation. The binder 34 may include, for example, a polymer material.

한편, 바인더(34)에 의하여 도전성 입자들이 고정되더라도 반도체 칩(10) 및/또는 기판(20)의 수축 및/또는 팽창에 의하여 도전성 입자들끼리 전기적으로 분리될 수 있다. 본 실시예에서는 도전성 입자들이 전기적으로 분리되더라도 범프(30)가 도전성을 유지하도록 바인더(34)에는 폴리(3,4-에틸렌디옥시티오펜)(PEDOT)과 같은 전도성 고분자 물질이 포함될 수 있다. 이에 더하여, 전도성 고분자 물질을 포함하는 바인더(34)를 패터닝하기 위해 바인더(34)에는 감광물질이 더 포함될 수 있다.Meanwhile, even when the conductive particles are fixed by the binder 34, the conductive particles may be electrically separated by shrinkage and / or expansion of the semiconductor chip 10 and / or the substrate 20. In the present embodiment, even if the conductive particles are electrically separated, the binder 34 may include a conductive polymer material such as poly (3,4-ethylenedioxythiophene) (PEDOT) to maintain the conductivity of the bumps 30. In addition, the photosensitive material may be further included in the binder 34 to pattern the binder 34 including the conductive polymer material.

도 4a는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이고, 도 4b는 도 4a에 도시된 범프의 사시도이다. 본 실시예에 따른 반도체 패키지(200)는 본딩 패드(13)들의 폭 및 접속 패드(23)들의 폭이 서로 다르다는 것과, 범프(30)가 원뿔대 형상을 갖는 것을 제외하면, 실시예 1에서 설명한 반도체 패키지(100)와 동일하므로 더 이상의 상세한 설명은 생략하기로 한다. 그리고, 실시예 1과 동일한 부재에 대해서는 실시예 1과 동일한 번호를 부여하기로 한다.4A is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention, and FIG. 4B is a perspective view of the bump shown in FIG. 4A. The semiconductor package 200 according to the present exemplary embodiment is the semiconductor described in the first embodiment except that the widths of the bonding pads 13 and the widths of the connection pads 23 are different from each other, and the bumps 30 have a truncated conical shape. Since the same as the package 100, further detailed description thereof will be omitted. In addition, about the member same as Example 1, the same number as Example 1 is attached | subjected.

본 실시예에 의한 반도체 패키지(200)는 도 4a에 도시된 바와 같이 반도체 칩(10), 기판(20) 및 범프(30)를 포함한다. 이에 더하여 본 실시예에 따른 반도체 패키지(200)는 갭-필 부재(40) 및 접속 부재(50)를 더 포함할 수 있다.The semiconductor package 200 according to the present embodiment includes a semiconductor chip 10, a substrate 20, and a bump 30 as shown in FIG. 4A. In addition, the semiconductor package 200 according to the present exemplary embodiment may further include a gap-fill member 40 and a connection member 50.

본 실시예에 의한 반도체 패키지(200)는 반도체 칩(10)에 배열되는 본딩 패드(13)들의 폭(W1) 및 기판(20)에 배열된 접속 패드(23)들의 폭(W2)이 서로 다른 크기로 형성된다.In the semiconductor package 200 according to the present exemplary embodiment, the width W1 of the bonding pads 13 arranged on the semiconductor chip 10 and the width W2 of the connection pads 23 arranged on the substrate 20 are different from each other. It is formed in size.

도 4a를 참조하면, 반도체 칩(10)의 본딩 패드(13)의 사이즈는 기판(20)에 형성된 접속 패드(22)의 사이즈보다 작을 뿐만 아니라 반도체 칩(10)에 배열되는 본딩 패드(13)들의 폭(W1) 역시 기판(20)에 배열되는 접속 패드(23)들의 폭(W2)보다 작게 형성된다.Referring to FIG. 4A, the size of the bonding pad 13 of the semiconductor chip 10 is smaller than the size of the connection pad 22 formed on the substrate 20, and the bonding pad 13 arranged on the semiconductor chip 10. The width W1 of the teeth is also formed smaller than the width W2 of the connection pads 23 arranged on the substrate 20.

본딩 패드(12)의 폭(W1)이 접속 패드(23)의 폭(W2)보다 작은 구조에 적합하도록 본 실시예에 따른 범프(30)는 도 4b에 도시된 바와 같이 기판(20)으로부터 반도체 칩(10) 쪽으로 향할수록 단면적이 좁아지는 원뿔대와 같은 기둥 형상을 갖는다.The bumps 30 according to the present embodiment may be formed from semiconductors from the substrate 20 as shown in FIG. 4B so that the width W1 of the bonding pad 12 is smaller than the width W2 of the connection pad 23. It has a columnar shape, such as a truncated cone, which is narrowed toward the chip 10.

도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 본 실시예에 의한 반도체 패키지(300)는 각 본딩 패드(12)들 및 각 접속 패드(24)들의 표면 중 적어도 한쪽에 요철부(25)를 형성하는 것을 제외하면, 실시예 1에서 설명한 반도체 패키지(100)와 동일하므로 더 이상의 상세한 설명은 생략하기로 한다. 그리고, 실시예 1과 동일한 부재에 대해서는 실시예 1과 동일한 번호를 부여하기로 한다.5 is a cross-sectional view illustrating a semiconductor package in accordance with still another embodiment of the present invention. In the semiconductor package 300 according to the present exemplary embodiment, except that the uneven portions 25 are formed on at least one of the surfaces of each of the bonding pads 12 and the connection pads 24, the semiconductor package described in the first embodiment may be described. Since the same as (100), further detailed description will be omitted. In addition, about the member same as Example 1, the same number as Example 1 is attached | subjected.

도 5를 참조하면, 본 실시예에 의한 반도체 패키지(300)는 반도체 칩(10), 기판(20) 및 범프(30)를 포함한다. 이에 더하여 본 실시예에 따른 반도체 패키지(10)는 갭-필 부재(40) 및 접속 부재(50)를 더 포함할 수 있다.Referring to FIG. 5, the semiconductor package 300 according to the present exemplary embodiment includes a semiconductor chip 10, a substrate 20, and a bump 30. In addition, the semiconductor package 10 according to the present exemplary embodiment may further include a gap-fill member 40 and a connection member 50.

본 실시예에 의한 반도체 패키지(300)는 접속 패드(24)의 표면적을 증대시켜 범프(30)와 접속 패드(24) 간의 부착력을 향상시키기 위해 도 5에 도시된 바와 같이 각 접속 패드(24)들의 표면에 요철부(25)를 형성한다. In the semiconductor package 300 according to the present exemplary embodiment, in order to increase the surface area of the connection pad 24 and to improve adhesion between the bump 30 and the connection pad 24, each connection pad 24 is illustrated in FIG. 5. The uneven part 25 is formed in the surface of these.

도 5에서는 접속 패드(24)의 표면에만 요철부(25)를 형성한 것을 도시하였지만, 반도체 칩(10)에 형성되는 본딩 패드(12)의 표면에만 요철부를 형성하여도 되고, 접속 패드(24) 및 본딩 패드(12) 양쪽에 요철부를 형성하여도 무방하다.Although FIG. 5 shows that the uneven portion 25 is formed only on the surface of the connection pad 24, the uneven portion may be formed only on the surface of the bonding pad 12 formed on the semiconductor chip 10. ) And the bonding pad 12 may be provided with uneven portions.

이하, 도 1 및 도 6a 내지 도 6e를 참조하여 본 발명에 의한 반도체 패키지의 제조 방법을 설명하기로 한다. 도 6a 내지 도 6e는 본 발명에 의한 반도체 패키지의 제조 방법을 도시한 도면이다.Hereinafter, a method of manufacturing a semiconductor package according to the present invention will be described with reference to FIGS. 1 and 6A to 6E. 6A to 6E illustrate a method of manufacturing a semiconductor package according to the present invention.

도 6a를 참조하면, 반도체 패키지를 제조하기 위하여 본딩 패드(12)들이 복수개 배열된 반도체 칩(10)이 마련된다.Referring to FIG. 6A, a semiconductor chip 10 in which a plurality of bonding pads 12 are arranged to manufacture a semiconductor package is provided.

도 6b에 도시된 바와 같이, 반도체 칩(10)이 실장될 상부면에 각 본딩 패드(12)들과 대응하는 접속 패드(22)들이 배열되고, 상부면과 대향하는 하부면에 볼 랜드(26)들이 배열된 기판(20)을 마련한다.As shown in FIG. 6B, connection pads 22 corresponding to the respective bonding pads 12 are arranged on the upper surface on which the semiconductor chip 10 is to be mounted, and the ball lands 26 are disposed on the lower surface opposite to the upper surface. The substrate 20 is arranged to be arranged.

본딩 패드(12)의 폭 및 접속 패드(22)의 폭이 서로 동일하거나, 본딩 패드(12)의 폭 및 접속 패드(22)의 폭이 서로 다르게 형성된 반도체 칩(10) 및 기판(20)을 마련해도 무방하다.The semiconductor chip 10 and the substrate 20 in which the widths of the bonding pads 12 and the widths of the connection pads 22 are the same or the widths of the bonding pads 12 and the widths of the connection pads 22 are different from each other. You may prepare.

또한, 본딩 패드(12)의 표면 및 접속 패드(22)들의 표면적을 증대시키기 위 해서 본딩 패드(12) 및 접속 패드(22) 중 적어도 하나의 표면에 요철부를 형성할 수 있다.In addition, in order to increase the surface area of the bonding pad 12 and the connection pads 22, an uneven portion may be formed on at least one surface of the bonding pad 12 and the connection pad 22.

도 6c를 참조하면, 접속 패드(14)들이 배열된 기판(20)의 상부면 전체에 도전성 입자(32)들 및 감광 물질이 포함된 범프막(30a)을 형성한다. 또는, 반도체 칩(10) 중 본딩 패드(12)들이 형성된 면 전체에 도전성 입자(32)들 및 감광 물질이 포함된 범프막(30a)을 형성하여도 무방하다. 그리고, 반도체 칩(10) 또는 기판(20)에 형성되는 범프막(30a)에는 도전성 고분자 물질이 더 포함될 수 있다.Referring to FIG. 6C, a bump layer 30a including conductive particles 32 and a photosensitive material may be formed on the entire upper surface of the substrate 20 on which the connection pads 14 are arranged. Alternatively, the bump film 30a including the conductive particles 32 and the photosensitive material may be formed on the entire surface of the semiconductor chip 10 on which the bonding pads 12 are formed. The bump layer 30a formed on the semiconductor chip 10 or the substrate 20 may further include a conductive polymer material.

도 6d를 참조하면, 범프막(30a)의 특정부분, 예를 들어 접속 패드(22)들과 대응되는 부분만 광에 노출시킨 후 범프막(30a)을 현상하여 패터닝한다. 그러면, 범프막(30a)에 포함된 감광 물질에 의해 각 접속 패드(22)들 표면에 도전성 입자(32)들을 포함하는 범프(30)가 형성된다. 각 접속 패드(22)들의 표면에 형성된 범프(30)는 도 6e에 도시된 바와 같이 원뿔대 형상을 갖는 기둥 형상이거나, 횡단면이 십자 형상을 갖는 기둥 형상을 가질 수 있다.Referring to FIG. 6D, only a portion of the bump layer 30a, for example, a portion corresponding to the connection pads 22, is exposed to light, and then the bump layer 30a is developed and patterned. Then, the bumps 30 including the conductive particles 32 are formed on the surfaces of the connection pads 22 by the photosensitive material included in the bump film 30a. The bumps 30 formed on the surfaces of the connection pads 22 may have a columnar shape having a truncated conical shape as shown in FIG. 6E, or may have a columnar shape having a cross shape in cross section.

이후, 각 접속 패드(22)들에 형성된 범프(30)를 소정의 온도에서 소프트 베이크하여 경화시킨다.Thereafter, the bumps 30 formed on the connection pads 22 are hard baked by soft baking at a predetermined temperature.

각 접속 패드(22)들의 표면에 범프(30)가 형성되면, 각 본딩 패드(12) 및 각 본딩 패드(12)와 대응하는 접속 패드(22)를 전기적으로 연결시키기 위해 도 1에 도시된 바와 같이 반도체 칩(10)을 기판(20)에 실장함으로써 범프(30)에 포함된 도전성 입자(32)들이 본딩 패드(12) 및 접속 패드(22)는 전기적으로 연결된다.When bumps 30 are formed on the surfaces of the respective connection pads 22, as shown in FIG. 1 to electrically connect the respective bonding pads 12 and the corresponding connection pads 22 with the respective bonding pads 12. By mounting the semiconductor chip 10 on the substrate 20 as described above, the bonding pads 12 and the connection pads 22 of the conductive particles 32 included in the bumps 30 are electrically connected to each other.

이후, 반도체 칩(10) 및 기판(20) 사이의 빈 공간에 갭-필부재(40)를 형성하 고, 기판(20)의 하부면에 형성된 볼 랜드(26)에 접속 부재(50)를 접속시켜 본 발명에 의한 반도체 패키지(100)를 제작한다.Thereafter, the gap-fill member 40 is formed in the empty space between the semiconductor chip 10 and the substrate 20, and the connection member 50 is formed on the ball land 26 formed on the lower surface of the substrate 20. By connecting, the semiconductor package 100 according to the present invention is produced.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the present invention described in the claims and It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.

도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.

도 2는 도 1에 도시된 범프를 도시한 사시도이다.FIG. 2 is a perspective view illustrating the bump shown in FIG. 1.

도 3a는 본 발명에 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.3A is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention.

도 3b는 도 3a의 A부분을 확대하여 도시한 확대도이다.3B is an enlarged view illustrating an enlarged portion A of FIG. 3A.

도 4a는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.4A is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention.

도 4b는 도 4a에 도시된 범프의 사시도이다. 4B is a perspective view of the bump shown in FIG. 4A.

도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.5 is a cross-sectional view illustrating a semiconductor package in accordance with still another embodiment of the present invention.

도 6a 내지 도 6e는 본 발명에 의한 반도체 패키지의 제조 방법을 도시한 도면이다.6A to 6E illustrate a method of manufacturing a semiconductor package according to the present invention.

Claims (10)

복수개의 본딩 패드들을 포함하는 반도체 칩;A semiconductor chip including a plurality of bonding pads; 상기 각 본딩 패드들과 마주하는 접속 패드들을 갖는 기판; 및A substrate having connection pads facing the respective bonding pads; And 상기 각 본딩 패드 및 상기 접속 패드 사이에 개재되며, 상기 본딩 패드 및 상기 접속 패드를 전기적으로 연결하는 도전성 입자들 및 상기 도전성 입자들을 고정하는 전도성 고분자 물질로 이루어진 바인더를 포함하는 범프;A bump interposed between the bonding pads and the connection pads and including a binder made of conductive particles electrically connecting the bonding pads and the connection pads and a conductive polymer material to fix the conductive particles; 를 포함하는 것을 특징으로 하는 반도체 패키지.Semiconductor package comprising a. 제1항에 있어서,The method of claim 1, 상기 범프는 원뿔대 형상 및 횡단면이 십자 형상을 갖는 기둥 형상을 갖는 것을 특징으로 하는 반도체 패키지.The bump is a semiconductor package, characterized in that the truncated conical shape and the cross-section has a columnar shape having a cross shape. 제1항에 있어서,The method of claim 1, 상기 각 도전성 입자들은 제1 극성 및 상기 제1 극성과 반대인 제2 극성을 갖고, 인접한 도전성 입자들은 상호 반대 극성끼리 전기적으로 접속된 것을 특징으로 하는 반도체 패키지.Wherein each of the conductive particles has a first polarity and a second polarity opposite to the first polarity, and adjacent conductive particles are electrically connected with opposite polarities to each other. 제1항에 있어서,The method of claim 1, 상기 각 본딩 패드들 및 상기 각 접속 패드들 중 적어도 하나는 상기 범프와의 부착력을 향상시키기 위한 요철부를 포함하는 것을 특징으로 하는 반도체 패키 지.And at least one of the bonding pads and the connection pads includes an uneven portion for improving adhesion to the bumps. 삭제delete 복수개의 본딩 패드들을 갖는 반도체 칩 및 상기 각 본딩 패드들과 대응하는 접속 패드들을 갖는 기판을 마련하는 단계;Providing a semiconductor chip having a plurality of bonding pads and a substrate having connection pads corresponding to the respective bonding pads; 상기 각 본딩 패드들 및 상기 각 접속 패드들 중 어느 하나에 도전성 입자들 및 감광 물질을 포함하는 범프막을 형성하는 단계;Forming a bump layer including conductive particles and a photosensitive material on any one of the bonding pads and the connection pads; 상기 범프막에 포함된 상기 감광물질을 이용하여 상기 범프막을 패터닝하여 상기 각 본딩 패드들 및 상기 각 접속 패드들 중 어느 하나에 도전성 입자들을 포함하는 범프를 형성하는 단계; 및Patterning the bump layer using the photosensitive material included in the bump layer to form bumps including conductive particles on any one of the bonding pads and the connection pads; And 상기 범프에 포함된 상기 도전성 입자들을 이용하여 상기 각 본딩 패드 및 상기 각 본딩 패드와 대응하는 상기 각 접속 패드를 전기적으로 연결하는 단계를 포함하는 반도체 패키지의 제조 방법.Electrically connecting the bonding pads and the connection pads corresponding to the bonding pads by using the conductive particles included in the bumps. 제6항에 있어서,The method of claim 6, 상기 범프를 형성하는 단계는 상기 범프를 소프트 베이크 하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.The forming of the bumps may include soft baking the bumps. 제6항에 있어서,The method of claim 6, 상기 범프를 형성하는 단계에서, 상기 범프는 원뿔대 형상 및 횡단면이 십자 형상을 갖는 기둥 형상 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 패키지의 제조 방법.In the step of forming the bump, the bump is a semiconductor package manufacturing method, characterized in that formed in any one of a columnar shape having a truncated truncated cone shape and cross section. 제6항에 있어서,The method of claim 6, 상기 본딩 패드 및 상기 접속 패드를 상기 범프를 이용하여 전기적으로 접속하는 단계 이전에 상기 본딩 패드 및 상기 접속 패드들 중 적어도 하나의 표면에 상기 범프와의 부착력을 향상시키는 요철부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.And forming an uneven portion to improve adhesion to the bump on at least one surface of the bonding pad and the connection pads before the step of electrically connecting the bonding pads and the connection pads using the bumps. The manufacturing method of the semiconductor package characterized by the above-mentioned. 제6항에 있어서,The method of claim 6, 상기 범프막을 형성하는 단계에서, 상기 범프막은 전도성 고분자를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.In the forming of the bump film, the bump film comprises a conductive polymer, characterized in that the manufacturing method.
KR1020080098754A 2008-10-08 2008-10-08 Semiconductor package and method of manufacturing the same KR101013553B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080098754A KR101013553B1 (en) 2008-10-08 2008-10-08 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080098754A KR101013553B1 (en) 2008-10-08 2008-10-08 Semiconductor package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20100039685A KR20100039685A (en) 2010-04-16
KR101013553B1 true KR101013553B1 (en) 2011-02-14

Family

ID=42216038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080098754A KR101013553B1 (en) 2008-10-08 2008-10-08 Semiconductor package and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101013553B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260131A (en) * 2003-02-05 2004-09-16 Japan Science & Technology Agency Connection method between terminals, and packaging method of semiconductor device
KR20070046033A (en) * 2004-08-31 2007-05-02 제이에스알 가부시끼가이샤 Wafer inspection-use anisotropic conductive connector and production method and applications therefor
KR100842921B1 (en) * 2007-06-18 2008-07-02 주식회사 하이닉스반도체 Method for fabricating of semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260131A (en) * 2003-02-05 2004-09-16 Japan Science & Technology Agency Connection method between terminals, and packaging method of semiconductor device
KR20070046033A (en) * 2004-08-31 2007-05-02 제이에스알 가부시끼가이샤 Wafer inspection-use anisotropic conductive connector and production method and applications therefor
KR100842921B1 (en) * 2007-06-18 2008-07-02 주식회사 하이닉스반도체 Method for fabricating of semiconductor package

Also Published As

Publication number Publication date
KR20100039685A (en) 2010-04-16

Similar Documents

Publication Publication Date Title
US20220375985A1 (en) Electronic device package and fabricating method thereof
US9899249B2 (en) Fabrication method of coreless packaging substrate
TWI520283B (en) Reinforced fan-out wafer-level package
US10163662B2 (en) Fabrication method of semiconductor package
KR101117887B1 (en) Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
TWI652788B (en) Chip package structure and chip package structure array
JP2012059832A5 (en)
KR20140028014A (en) Multiple die face-down stacking for two or more die
US20100207266A1 (en) Chip package structure
US9318460B2 (en) Substrate and assembly thereof with dielectric removal for increased post height
WO2011086613A1 (en) Semiconductor device and method for fabricating same
US20100140801A1 (en) Device
US9786588B2 (en) Circuit substrate and package structure
CN105321908A (en) Semiconductor device and manufacturing method of semiconductor device
WO2011021364A1 (en) Semiconductor device and manufacturing method therefor
JP6013748B2 (en) Semiconductor package
TW200536074A (en) Chip package structure and process for fabricating the same
KR101013553B1 (en) Semiconductor package and method of manufacturing the same
US10679866B2 (en) Interconnect structure for semiconductor package and method of fabricating the interconnect structure
JP2004266016A (en) Semiconductor device, its manufacturing method and semiconductor substrate
JP2004363319A (en) Mount substrate and semiconductor device
TWI711133B (en) Electronic structure and manufacturing method thereof
KR100963618B1 (en) Semiconductor package and method of manufacturing the semiconductor package
US8970041B2 (en) Co-axial restraint for connectors within flip-chip packages
JP2004165376A (en) Electronic circuit device, semiconductor device, and packaging substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee