KR101013551B1 - Semiconductor package and method of manufacturing the same - Google Patents
Semiconductor package and method of manufacturing the same Download PDFInfo
- Publication number
- KR101013551B1 KR101013551B1 KR1020080085390A KR20080085390A KR101013551B1 KR 101013551 B1 KR101013551 B1 KR 101013551B1 KR 1020080085390 A KR1020080085390 A KR 1020080085390A KR 20080085390 A KR20080085390 A KR 20080085390A KR 101013551 B1 KR101013551 B1 KR 101013551B1
- Authority
- KR
- South Korea
- Prior art keywords
- light
- transmission pattern
- light transmission
- conversion element
- signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
반도체 패키지 및 이의 제조 방법이 개시되어 있다. 반도체 패키지는 회로부 및 상기 회로부와 전기적으로 연결된 본딩 패드를 포함하는 반도체 칩, 상기 본딩 패드와 전기적으로 연결되며, 상기 회로부로부터 발생 된 제1 신호에 응답하여 제1 광을 발생 및 외부로부터 제공된 제2 광을 제2 신호로 변환하여 상기 본딩 패드로 입력하는 칩 광-신호 변환 소자 및 상기 반도체 칩 상에 배치되고, 상기 칩 광-신호 변환 소자와 연결되어 상기 제1 및 제2 광들을 전송하는 광 전송 패턴을 포함한다.A semiconductor package and a method of manufacturing the same are disclosed. The semiconductor package may include a semiconductor chip including a circuit part and a bonding pad electrically connected to the circuit part, and a second chip electrically connected to the bonding pad and generating first light in response to a first signal generated from the circuit part. A chip optical-signal converting element for converting light into a second signal and inputting the same to the bonding pad, and a light disposed on the semiconductor chip and connected to the chip optical-signal converting element to transmit the first and second lights; It includes the transmission pattern.
Description
본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method of manufacturing the same.
최근 들어 방대한 데이터를 저장 및 방대한 데이터를 단시간 내 처리하는 것이 가능한 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발되고 있다.Recently, semiconductor packages including semiconductor chips and semiconductor chips capable of storing massive data and processing massive data in a short time have been developed.
일반적으로, 반도체 패키지는 리드 프레임, 인쇄회로기판 등에 실장 되기에 적합한 형태를 가질 뿐만 아니라 외부로부터 인가된 진동 및/또는 충격에 의하여 파손되지 않도록 일정 강도를 갖는다.In general, the semiconductor package not only has a shape suitable for mounting to a lead frame, a printed circuit board, etc., but also has a certain strength so as not to be damaged by vibration and / or impact applied from the outside.
최근 반도체 패키지의 응용 분야가 확대됨에 따라 반도체 패키지는 인쇄회로기판뿐만 아니라 휨이 가능한 플렉시블한 기판 또는 의복 등에 실장 될 수 있는 플렉시블한 특성이 요구되고 있다.Recently, as the application field of semiconductor packages is expanded, semiconductor packages are required to have flexible characteristics that can be mounted on flexible printed circuit boards or garments as well as printed circuit boards.
그러나, 플렉시블한 기판 또는 의복에 반도체 패키지를 실장 할 경우, 반도체 패키지에서 신호 입/출입을 수행하는 배선 역시 플렉시블한 특성이 요구되지만, 배선이 반복적으로 휘어질 경우, 배선이 쉽게 절단되는 치명적인 문제점을 갖는다.However, when the semiconductor package is mounted on a flexible substrate or clothing, the wiring for performing signal entry / exit in the semiconductor package also requires a flexible characteristic. However, if the wire is repeatedly bent, the critical problem of easily cutting the wiring is a problem. Have
본 발명의 하나의 목적은 휨에 의하여 피로파괴가 발생 되는 금속 배선 대신 광을 이용하여 신호를 전달할 수 있는 반도체 패키지를 제공한다.One object of the present invention is to provide a semiconductor package capable of transmitting a signal by using light instead of metal wiring in which fatigue failure occurs due to bending.
본 발명의 다른 목적은 상기 반도체 패키지의 제조 방법을 제공한다.Another object of the present invention is to provide a method of manufacturing the semiconductor package.
본 발명에 따른 반도체 패키지는 회로부 및 상기 회로부와 전기적으로 연결된 본딩 패드를 포함하는 반도체 칩, 상기 본딩 패드와 전기적으로 연결되며, 상기 회로부로부터 발생 된 제1 신호에 응답하여 제1 광을 발생 및 외부로부터 제공된 제2 광을 제2 신호로 변환하여 상기 본딩 패드로 입력하는 칩 광-신호 변환 소자 및 상기 반도체 칩 상에 배치되고, 상기 칩 광-신호 변환 소자와 연결되어 상기 제1 및 제2 광들을 전송하는 광 전송 패턴을 포함한다.A semiconductor package according to the present invention includes a semiconductor chip including a circuit part and a bonding pad electrically connected to the circuit part, and electrically connected to the bonding pad, and generate and emit first light in response to a first signal generated from the circuit part. A chip optical-signal conversion element for converting a second light provided from the second signal into a second signal and inputting the second light signal to the bonding pad, and disposed on the semiconductor chip, and connected to the chip optical-signal conversion element to provide the first and second optical signals. Light transmission patterns for transmitting the signals.
반도체 패키지의 상기 광 전송 패턴은 상기 반도체 칩 상에 배치되며, 제1 광 굴절률을 갖는 제1 광 전송 패턴부, 상기 제1 광 전송 패턴부 상에 배치되며, 상기 제1 광 굴절률보다 높은 제2 광 굴절률을 갖는 제2 광 전송 패턴부 및 상기 제2 광 전송 패턴부를 덮고, 상기 제2 광 전송 패턴부의 일부를 노출하는 개구를 갖고, 상기 제2 광 굴절률보다 낮은 제3 광 굴절률을 갖는 제3 광 전송 패턴부를 포함한다.The light transmission pattern of the semiconductor package is disposed on the semiconductor chip and is disposed on the first light transmission pattern portion having a first light refractive index and on the first light transmission pattern portion, and a second higher than the first light refractive index. A third light refractive index part having a light refractive index and an opening covering the second light transmission pattern part and exposing a part of the second light transmission pattern part, and having a third light refractive index lower than the second light refractive index It includes a light transmission pattern portion.
반도체 패키지의 상기 제2 광 전송 패턴부는 투명하고 플랙시블한 유기물을 포함한다.The second light transmission pattern portion of the semiconductor package includes a transparent and flexible organic material.
상기 제1 광 굴절률 및 상기 제3 광 굴절률은 동일하다.The first light refractive index and the third light refractive index are the same.
반도체 패키지의 상기 칩 광-신호 변환 소자는 상기 제1 광을 발생하는 발광 소자 및 상기 제2 광에 대응하는 상기 제2 신호를 발생하는 수광 소자를 포함한다.The chip optical-signal conversion element of the semiconductor package includes a light emitting element for generating the first light and a light receiving element for generating the second signal corresponding to the second light.
반도체 패키지는 상기 반도체 칩 상에 배치되며, 상기 광 전송 패턴과 연결된 기판 몸체 및 상기 제1 광과 대응하는 제3 신호를 발생 및 상기 기판 몸체로 인가된 제4 신호에 대응하여 상기 제2 광을 발생하는 기판 광-신호 변환 소자를 더 포함한다.The semiconductor package is disposed on the semiconductor chip and generates a third signal corresponding to the first body and the substrate body connected to the light transmission pattern, and generates the second light in response to the fourth signal applied to the substrate body. It further comprises a substrate light-to-signal conversion element generated.
반도체 패키지의 상기 기판 광-신호 변환 소자는 상기 제2 광을 발생하는 발광 소자 및 상기 제1 광에 응답하여 상기 제3 신호를 발생하는 수광 소자를 포함한다.The substrate light-to-signal conversion element of the semiconductor package includes a light emitting element for generating the second light and a light receiving element for generating the third signal in response to the first light.
반도체 패키지의 상기 기판 광-신호 변환 소자는 렌즈 및 광 반사경들 중 적어도 하나를 더 포함한다.The substrate light-to-signal conversion element of the semiconductor package further includes at least one of a lens and a light reflector.
반도체 패키지의 제조 방법은 회로부 및 상기 회로부와 전기적으로 연결된 본딩 패드가 형성된 반도체 칩 상에 상기 본딩 패드와 전기적으로 연결되며 상기 회로부로부터 발생 된 제1 신호에 응답하여 제1 광을 발생 및 외부로부터 제공된 제2 광을 제2 신호로 변환하여 상기 본딩 패드로 입력하는 칩 광-신호 변환 소자를 형성하는 단계 및 상기 칩 광-신호 변환 소자와 연결되며 상기 제1 및 제2 광들이 통과하는 광 전송 패턴을 상기 반도체 칩 상에 형성하는 단계를 포함한다.A method of manufacturing a semiconductor package is provided on a semiconductor chip having a circuit portion and a bonding pad electrically connected to the circuit portion, the first package being electrically connected to the bonding pad and generating first light in response to a first signal generated from the circuit portion. Converting a second light into a second signal to form a chip light-to-signal device for inputting the bonding pad, and a light transmission pattern connected to the chip light-to-signal device and passing through the first and second lights Forming on the semiconductor chip.
상기 칩 광-신호 변환 소자를 상기 반도체 칩 상에 형성하는 단계에서, 상기 칩 광-신호 변환 소자는 상기 제1 광을 발생하는 발광 소자 및 상기 제2 광을 입력 받는 수광 소자로 형성된다.In the forming of the chip photo-signal conversion element on the semiconductor chip, the chip photo-signal conversion element is formed of a light emitting element for generating the first light and a light receiving element for receiving the second light.
상기 광 전송 패턴을 형성하는 단계는 상기 반도체 칩 상에 제1 광 굴절률을 갖는 라인 형상의 제1 광 전송 패턴부를 형성하는 단계, 상기 제1 광 전송 패턴부 상에 상기 제1 광 굴절률보다 높은 제2 광 굴절률을 갖는 라인 형상의 제2 광 전송 패턴부를 형성하는 단계 및 상기 제2 광 전송 패턴부를 덮고, 상기 제2 광 전송 패턴부의 일부를 노출하는 개구 및 상기 제1 광 굴절률을 갖는 제3 광 전송 패턴부를 형성하는 단계를 포함한다.The forming of the light transmission pattern may include forming a line-shaped first light transmission pattern portion having a first light refractive index on the semiconductor chip, and forming a light transmission pattern higher than the first light refractive index on the first light transmission pattern portion. Forming a line-shaped second light transmission pattern portion having a second light refractive index and an opening covering the second light transmission pattern portion and exposing a portion of the second light transmission pattern portion and a third light having the first light refractive index Forming a transmission pattern portion.
상기 제2 광 전송 패턴부는 투명하고 플렉시블한 유기물로 형성된다.The second light transmission pattern part is formed of a transparent and flexible organic material.
상기 광 전송 패턴을 형성하는 단계 이후, 상기 광 전송 패턴과 연결되며 상기 제2 광을 발생 및 상기 제1 광을 제3 신호로 변환하는 기판 광-신호 변환 소자가 형성된 기판을 상기 반도체 칩 상에 부착하는 단계를 더 포함한다.After forming the light transmission pattern, a substrate on which the substrate optical-signal conversion element is formed, the substrate being connected to the light transmission pattern and generating the second light and converting the first light into a third signal, is formed on the semiconductor chip. And further comprising attaching.
본 발명에 따르면, 기판상에 플렉시블한 유기물을 이용하여 광 전송 통로를 형성하고, 광 전송 통로를 이용하여 신호를 전송하여 휨에 따른 배선 절단과 같은 불량을 방지하는 효과를 갖는다.According to the present invention, an optical transmission path is formed using a flexible organic material on a substrate, and a signal is transmitted using the optical transmission path to prevent defects such as wire cutting due to warpage.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있 을 것이다.Hereinafter, a semiconductor package and a method of manufacturing the same according to embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and the general knowledge in the art. Those skilled in the art will be able to implement the invention in various other forms without departing from the spirit of the invention.
도 1은 본 발명의 일실시예에 따른 반도체 패키지의 단면도이다. 도 2는 도 1의 'A' 부분 확대도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention. FIG. 2 is an enlarged view of a portion 'A' of FIG. 1.
도 1 및 도 2를 참조하면, 반도체 패키지(100)는 반도체 칩(110), 칩 광-신호 변환 소자(120) 및 광 전송 패턴(130)을 포함한다.1 and 2, the
반도체 칩(110)은, 예를 들어, 직육면체 형상을 갖는다. 직육면체 형상을 갖는 반도체 칩(110)은 상면(111), 하면(112), 회로부(114) 및 본딩 패드(116)들을 포함한다.The
회로부(114)는 반도체 칩(110)의 내부에 형성되며, 회로부(114)는 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 포함한다.The
본딩 패드(116)들은, 예를 들어, 반도체 칩(110)의 상면(111) 상에 배치된다. 예를 들어, 본딩 패드(116)들은 반도체 칩(110)의 상면(111) 중앙부에 배치된다. 각 본딩 패드(116)들은 반도체 칩(110)의 회로부(114)와 전기적으로 연결된다.The
칩 광-신호 변환 소자(120)는 각 본딩 패드(116)들과 전기적으로 연결된다. 칩 광-신호 변환 소자(120)는 각 본딩 패드(116)들로부터 출력된 제1 신호에 응답하여 제1 광을 발생 및 외부로부터 입력된 제2 광에 대응하는 제2 신호를 본딩 패드(116)로 입력한다.The chip optical-
본 실시예에서, 칩 광-신호 변환 소자(120)는, 예를 들어, 제1 광을 발생하는 발광 소자 및 상기 제2 광에 의하여 상기 제2 신호를 발생하는 수광 소자를 포 함한다.In this embodiment, the chip light-to-
광 전송 패턴(130)은 제1 광 전송 패턴부(132), 제2 광 전송 패턴부(134) 및 제3 광 전송 패턴부(136)를 포함한다.The
제1 광 전송 패턴부(132)는, 예를 들어, 반도체 칩(110)의 제1 면(112) 상에 배치된다. 제1 광 전송 패턴부(132)는 제1 광 굴절률을 갖는 유기막, 무기막 또는 폴리머일 수 있다. 본 실시예에서, 제1 광 전송 패턴부(132)는 플렉시블한 유기물을 포함할 수 있다. 제1 광 전송 패턴부(132)는 제1 면(112) 상에 라인 형상으로 형성된다.The first light
제2 광 전송 패턴부(134)는 제1 광 전송 패턴부(132) 상에 배치된다. 제2 광 전송 패턴부(134)는 제1 광 굴절률보다 높은 제2 광 굴절률을 갖는다. 제2 광 전송 패턴부(132)는 제2 광 굴절률을 갖는 유기막, 무기막 또는 폴리머일 수 있다. 본 실시예에서, 제2 광 전송 패턴부(134)는 투명하고 플렉시블한 유기물을 포함할 수 있다.The second light
제3 광 전송 패턴부(136)는 제2 광 전송 패턴부(134)를 덮는다. 제3 광 전송 패턴부(136)는 라인 형상을 갖는 제2 광 전송 패턴부(134)의 상면 및 측면을 덮는다. 제3 광 전송 패턴부(136)는 제2 광 굴절률보다 낮은 제3 광 굴절률을 갖는다. 본 실시예에서, 제3 광 굴절률은 실질적으로 제1 광 굴절률과 동일할 수 있다. 본 실시예에서, 제3 광 굴절률을 갖는 제3 광 전송 패턴부(136)는 제1 광 전송 패턴부(136)와 동일한 유기막, 무기막 또는 폴리머일 수 있다. 본 실시예에서, 제3 광 전송 패턴부(136)의 일부는 제2 광 전송 패턴부(134)를 노출하는 개구를 갖는다.The third light
도 3은 칩 광-신호 변환 소자로부터 발생 된 제1 광이 전송되는 과정을 도시한 단면도이다.3 is a cross-sectional view illustrating a process in which the first light generated from the chip optical-signal conversion element is transmitted.
도 3을 참조하면, 회로부(114)로부터 발생 되어 본딩 패드(116)로 입력된 제1 신호는 칩 광-신호 변환 소자(120)의 발광 소자에 의하여 제1 광(122)으로 변환되고, 제1 광(122)은 제1 및 제3 광 전송 패턴부(132,136)들 사이에 개재된 투명한 제2 광 전송 패턴부(134)로 입사된다. 제1 광(122)은 스넬의 법칙에 의하여 제1 및 제3 광 전송 패턴부(132,136)들로부터 반사되고, 이 결과 제1 광(122)은 투명하고 플렉시블한 제2 광 전송 패턴부(134)의 내부를 따라 전송된다. 제1 광(122)은 제3 광 전송 패턴부(136)에 형성된 개구를 통해 광 전송 패턴(130)의 외부로 제공된다.Referring to FIG. 3, the first signal generated from the
도 4는 외부로부터 입사된 제2 광이 본딩 패드로 전송되는 과정을 도시한 단면도이다.4 is a cross-sectional view illustrating a process in which second light incident from the outside is transmitted to a bonding pad.
도 4를 참조하면, 제3 광 전송 패턴부(136)에 형성된 개구를 통해 제1 및 제3 광 전송 패턴부(132,136)들 사이에 개재된 투명한 제2 광 전송 패턴부(134)로 입사된 제2 광(124)은 스넬의 법칙에 의하여 제1 및 제3 광 전송 패턴부(132,136)들로부터 반사되고, 이 결과 제2 광(124)은 투명한 제2 광 전송 패턴부(134)의 내부를 따라 전송된다. 제2 광 전송 패턴부(134)로 입사된 제2 광(124)은 칩 광-신호 변환 소자(120)로부터 신호로 변경되고, 신호는 본딩 패드(116)를 통해 회로부(114)로 제공된다.Referring to FIG. 4, the light is incident on the transparent second light
도 1을 다시 참조하면, 반도체 패키지(100)는 회로 기판(140) 및 접착 부재(150)를 더 포함한다.Referring back to FIG. 1, the
회로 기판(140)은 기판 몸체(142) 및 기판 광-신호 변환 소자(144)를 포함한다.The
기판 몸체(142)는, 예를 들어, 플레이트 형상을 갖는 인쇄회로기판이다. 기판 몸체(142)는 상면(142a) 및 상면(142a)과 마주하는 하면(142b)을 포함한다.The
기판 몸체(142)의 상면(142a) 상에는 기판 광-신호 변환 소자(144)가 배치되고, 하면(142b) 상에는 볼 랜드 패턴(146)이 형성된다. 볼 랜드 패턴(146)은 기판 광-신호 변환 소자(144)와 전기적으로 연결된다. 볼 랜드 패턴(146)에는 솔더와 같은 저융점 금속을 포함하는 도전볼(148)이 접속된다.The substrate light-to-
기판 광-신호 변환 소자(144)는 반도체 칩(110) 상에 배치된 광 전송 패턴(130)의 제3 광 전송 패턴부(136)의 개구와 대응하는 위치에 배치된다.The substrate light-to-
기판 광-신호 변환 소자(144)는 수광 소자 및 발광 소자를 포함한다.The substrate light-to-
수광 소자는 반도체 칩(110)의 칩 광-신호 변환 소자(120)로부터 발생 된 제1 광(122)을 입력 받아 제1 광(122)에 대응하는 전기적 신호인 제3 신호를 발생하고, 제3 신호는 볼 랜드 패턴(146)으로 인가된다.The light receiving element receives the
발광 소자는 볼 랜드 패턴(146)을 통해 인가된 전기적 신호인 제4 신호를 입력 받아 제2 광(124)을 발생하고, 제2 광(124)은 광 전송 패턴(130)으로 인가된다.The light emitting device receives the fourth signal, which is an electrical signal applied through the
한편, 기판 광-신호 변환 소자(144)는 반도체 칩(110)의 광 전송 패턴(130)으로부터 입사된 제1 광을 집광하기 위한 렌즈 및/또는 제1 광의 진행 경로를 변경하기 위한 반사경을 더 포함할 수 있다.Meanwhile, the substrate light-to-
도 1에 도시된 접착 부재(150)는 반도체 칩(110) 및 회로 기판(140)을 부착 하는 역할을 한다.The
도 5 내지 도 8들은 본 발명의 일실시예에 따른 반도체 패키지의 제조 공정을 도시한 단면도들이다.5 to 8 are cross-sectional views illustrating a process of manufacturing a semiconductor package according to an embodiment of the present invention.
도 5를 참조하면, 회로부(114) 및 본딩 패드(116)들을 갖는 반도체 칩(110)이 제조된다.Referring to FIG. 5, a
본 실시예에서, 회로부(114)는 데이터를 저장하기 위한 데이터 저장부(미도시) 및 데이터를 처리하기 위한 데이터 처리부(미도시)를 포함할 수 있다. 본딩 패드(116)는, 예를 들어, 반도체 칩(110)의 상면(111)의 중앙부에 배치된다.In the present embodiment, the
도 6을 참조하면, 반도체 칩(110)의 상면(111) 상에는 칩 광-신호 변환 소자(120)가 형성된다. 본 실시예에서, 칩 광-신호 변환 소자(120)는 각 본딩 패드(116)들과 전기적으로 연결된다. 각 본딩 패드(116)들과 각각 전기적으로 연결된 칩 광-신호 변환 소자(120)는, 예를 들어, 본딩 패드(116)와 대응하는 위치에 형성된다. 이와 다르게, 각 본딩 패드(116)들과 각각 전기적으로 연결된 칩 광-신호 변환 소자(120)는 본딩 패드(116)와 다른 위치에 형성되어도 무방하다.Referring to FIG. 6, a chip optical-
본 실시예에서, 칩 광-신호 변환 소자(120)는, 예를 들어, 각 본딩 패드(116)들과 대응하는 위치에 형성되고, 각 칩 광-신호 변환 소자(120)는 각 본딩 패드(116)들과 전기적으로 연결된다.In this embodiment, the chip light-to-
각 본딩 패드(116)들과 대응하는 위치에 형성된 각 칩 광-신호 변환 소자(120)들은 수광 소자 및 발광 소자를 각각 포함한다. 발광 소자는 본딩 패드(116)로부터 인가된 제1 신호에 대응하여 제1 광을 발생하고, 수광 소자는 외부 로부터 인가된 제2 광에 대응하는 제2 신호를 발생한다. 수광 소자로부터 발생 된 제2 신호는 본딩 패드(116)를 통해 회로부(114)로 인가된다.Each chip light-to-
도 7을 참조하면, 각 칩 광-신호 변환 소자(120)들이 각 본딩 패드(116)들에 형성된 후, 반도체 칩(110)의 상면(111) 상에는 광 전송 패턴(130)이 형성된다.Referring to FIG. 7, after each chip optical-
광 전송 패턴(130)을 형성하기 위하여, 제1 면(111) 상에는 제1 광 굴절률을 갖는 플렉시블한 유기막이 형성되고, 제1 광 굴절률을 갖는 유기막은 포토리소그라피 공정에 의하여 패터닝 되어 반도체 칩(110)의 제1 면(111) 상에는 라인 형상을 갖고 제1 광 굴절률을 갖는 제1 광 전송 패턴부(132)가 형성된다.In order to form the
제1 광 전송 패턴부(132)가 형성된 후, 반도체 칩(110)의 제1 면(111) 상에는 제1 광 굴절률보다 높은 제2 광 굴절률을 갖는 투명하고 플렉시블한 유기막이 형성된다. 투명하고 플렉시블한 유기막은 포토리소그라피 공정에 의하여 패터닝 되어 제1 광 전송 패턴부(132) 상에는 라인 형상을 갖는 제2 광 전송 패턴부(134)가 형성된다. 제2 광 전송 패턴부(134)의 일부는 칩 광-신호 변환 소자(120) 상에 형성된다.After the first light
제2 광 전송 패턴부(134)가 형성된 후, 반도체 칩(110)의 제1 면(111) 상에는 제2 광 전송 패턴부(134)를 덮고 제2 광 굴절률보다 낮은 제3 광 굴절률을 갖는 플렉시블한 유기막이 형성된다. 플렉시블한 유기막은 포토리소그라피 공정에 의하여 패터닝 되어 제2 광 전송 패턴부(134)의 상면 및 측면을 덮는 제3 광 전송 패턴부(136)가 형성된다. 제3 광 전송 패턴부(136)의 일부는 제2 광 전송 패턴부(134)를 노출하는 개구가 형성된다. 제3 광 전송 패턴부(136)의 제3 광 굴절률은, 예를 들어, 제1 광 전송 패턴부(132)의 제1 광 굴절률과 실질적으로 동일하다.After the second light
제1 내지 제3 광 전송 패턴부(132,134,136)들을 갖는 광 전송 패턴(130)이 형성된 후, 반도체 칩(110)의 제1 면(111) 상에는 접착 부재(150)가 배치된다.After the
도 8을 참조하면, 제1 면(111) 상에 접착 부재(150)가 배치된 후, 제1 면(111) 상에는 접착 부재(150)를 매개로 회로 기판(140)이 부착된다.Referring to FIG. 8, after the
회로 기판(140)의 상면(142a) 상에는 기판 광-신호 변환 소자(144)가 형성된다. 기판 광-신호 변환 소자(144)는 광 전송 패턴(130)의 제3 광 전송 패턴부(136)의 개구와 대응하는 위치에 형성된다.The substrate light-to-
기판 광-신호 변환 소자(144)는 발광 소자 및 수광 소자를 포함하며, 수광 소자는 칩 광-신호 변환 소자(120)로부터 발생 및 광 전송 패턴(130)으로부터 출력된 제1 광에 대응하는 제3 신호를 발생하고, 발광 소자는 외부에서 인가된 제4 신호에 대응하는 제2 광을 발생하고 제2 광은 광 전송 패턴(130)으로 인가된다.The substrate light-to-
회로 기판(140)의 상면(142a)과 대향 하는 하면(142b) 상에는 기판 광-신호 변환 소자(144)와 전기적으로 연결된 볼 랜드 패턴(146)이 형성되고, 볼 랜드 패턴(146)에는 도전볼(148)이 배치된다.On the
회로 기판(140)이 반도체 칩(110) 상에 부착된 후, 반도체 칩(110)은 몰딩 부재(160)에 의하여 몰딩 되어 반도체 패키지가 제조된다.After the
이상에서 상세하게 설명한 바에 의하면, 기판상에 플렉시블한 유기물을 이용하여 광 전송 통로를 형성하고, 광 전송 통로를 이용하여 신호를 전송하여 휨에 따른 배선 절단과 같은 불량을 방지하는 효과를 갖는다.As described above in detail, it has an effect of forming a light transmission path using a flexible organic material on the substrate, and transmitting a signal using the light transmission path to prevent defects such as wire cutting due to warpage.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the present invention described in the claims and It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.
도 1은 본 발명의 일실시예에 따른 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
도 2는 도 1의 'A' 부분 확대도이다.FIG. 2 is an enlarged view of a portion 'A' of FIG. 1.
도 3은 칩 광-신호 변환 소자로부터 발생 된 제1 광이 전송되는 과정을 도시한 단면도이다.3 is a cross-sectional view illustrating a process in which the first light generated from the chip optical-signal conversion element is transmitted.
도 4는 외부로부터 입사된 제2 광이 본딩 패드로 전송되는 과정을 도시한 단면도이다.4 is a cross-sectional view illustrating a process in which second light incident from the outside is transmitted to a bonding pad.
도 5 내지 도 8들은 본 발명의 일실시예에 따른 반도체 패키지의 제조 공정을 도시한 단면도들이다.5 to 8 are cross-sectional views illustrating a process of manufacturing a semiconductor package according to an embodiment of the present invention.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080085390A KR101013551B1 (en) | 2008-08-29 | 2008-08-29 | Semiconductor package and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080085390A KR101013551B1 (en) | 2008-08-29 | 2008-08-29 | Semiconductor package and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100026401A KR20100026401A (en) | 2010-03-10 |
KR101013551B1 true KR101013551B1 (en) | 2011-02-14 |
Family
ID=42177743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080085390A KR101013551B1 (en) | 2008-08-29 | 2008-08-29 | Semiconductor package and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101013551B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060080236A (en) * | 2003-11-07 | 2006-07-07 | 신꼬오덴기 고교 가부시키가이샤 | Electronic device and process for manufacturing same |
KR20060095490A (en) * | 2005-02-28 | 2006-08-31 | 소니 가부시끼 가이샤 | Hybrid module and production method for same, and hybrid circuit device |
KR20070037225A (en) * | 2005-09-30 | 2007-04-04 | 주식회사 두산 | Optical interconnection module and manufacturing method thereof |
-
2008
- 2008-08-29 KR KR1020080085390A patent/KR101013551B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060080236A (en) * | 2003-11-07 | 2006-07-07 | 신꼬오덴기 고교 가부시키가이샤 | Electronic device and process for manufacturing same |
KR20060095490A (en) * | 2005-02-28 | 2006-08-31 | 소니 가부시끼 가이샤 | Hybrid module and production method for same, and hybrid circuit device |
KR20070037225A (en) * | 2005-09-30 | 2007-04-04 | 주식회사 두산 | Optical interconnection module and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20100026401A (en) | 2010-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106024772B (en) | Proximity and ranging sensor | |
JP6162114B2 (en) | Optoelectronic module, optoelectronic module manufacturing method, and apparatus and device including the optoelectronic module | |
US7364368B2 (en) | Optoelectronic coupling arrangement and transceiver with such an optoelectronic coupling arrangement | |
US6696755B2 (en) | Semiconductor device | |
US9470864B1 (en) | Photoelectric conversion module | |
JP4743107B2 (en) | Photoelectric wiring member | |
US7138661B2 (en) | Optoelectronic component and optoelectronic arrangement with an optoelectronic component | |
US6707148B1 (en) | Bumped integrated circuits for optical applications | |
JP2021139998A (en) | Optical module | |
JP4823729B2 (en) | Optical communication module | |
JP2004286835A (en) | Optical element mounted device, its manufacturing method, and wiring board with the optical element mounted device | |
KR102114708B1 (en) | Optical sensor package | |
KR101013551B1 (en) | Semiconductor package and method of manufacturing the same | |
US5790728A (en) | Optical coupling component and method of making the same | |
JP2007178537A (en) | Optical module and optical transmission system | |
CN113514923B (en) | Packaging structure and packaging method thereof | |
JP2008145931A (en) | Photoelectric composite wiring | |
US20080170379A1 (en) | Optical Receiver Having Improved Shielding | |
KR102114699B1 (en) | Optical sensor package | |
JP2008226969A (en) | Optical communication module | |
US7759753B2 (en) | Integrated circuit die, integrated circuit package, and packaging method | |
US9025968B2 (en) | Optical communication device | |
JP2007266049A (en) | Optical communication module | |
US20220404564A1 (en) | Semiconductor package | |
JP4066375B2 (en) | Semiconductor laser device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |