KR101012108B1 - 임베디드 시스템 결함검출률 평가 장치 및 그 방법 - Google Patents

임베디드 시스템 결함검출률 평가 장치 및 그 방법 Download PDF

Info

Publication number
KR101012108B1
KR101012108B1 KR1020090066390A KR20090066390A KR101012108B1 KR 101012108 B1 KR101012108 B1 KR 101012108B1 KR 1020090066390 A KR1020090066390 A KR 1020090066390A KR 20090066390 A KR20090066390 A KR 20090066390A KR 101012108 B1 KR101012108 B1 KR 101012108B1
Authority
KR
South Korea
Prior art keywords
defect
embedded system
error
detection rate
memory value
Prior art date
Application number
KR1020090066390A
Other languages
English (en)
Other versions
KR20110008849A (ko
Inventor
장승철
김만철
강현국
양준언
Original Assignee
한국원자력연구원
한국수력원자력 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국원자력연구원, 한국수력원자력 주식회사 filed Critical 한국원자력연구원
Priority to KR1020090066390A priority Critical patent/KR101012108B1/ko
Publication of KR20110008849A publication Critical patent/KR20110008849A/ko
Application granted granted Critical
Publication of KR101012108B1 publication Critical patent/KR101012108B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3013—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is an embedded system, i.e. a combination of hardware and software dedicated to perform a certain function in mobile devices, printers, automotive or aircraft systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

임베디드 시스템에 0과 1의 디지털 데이터값이 비트단위 오류로 상기 시스템의 기억장치에 저장되는 결함이 발생하였을 경우 상기 결함을 검출할 수 있는 확률인 결함검출률을 평가하는 장치를 개시한다. 상기 장치는 상기 결함검출률 평가를 위해 고려해야 할 사항으로부터 결함을 생성하는 결함 생성부, 상기 생성된 결함을 상기 임베디드 시스템의 소프트웨어의 실행추적 기록 및 상기 소프트웨어의 실행추적 기록에 해당하는 메모리값의 변화에 대한 정보로부터 상기 결함들이 상기 임베디드 시스템에 오류를 발생시킬 수 있는 오류 발생 결함인지 또는 상기 임베디드 시스템에 오류를 발생시키지 않을 오류 비발생 결함인지를 판별하는 결함 선별부, 및 상기 오류 발생 결함이 상기 임베디드 시스템에 미치는 영향을 판별하는 결함주입실험을 수행하도록 상기 오류 발생 결함을 상기 임베디드 시스템에 주입하는 결함 주입부를 포함하되, 상기 결함주입실험 결과로부터 상기 결함검출률을 평가한다.
임베디드 시스템, 디지털 데이터값, 비트단위, 결함검출률

Description

임베디드 시스템 결함검출률 평가 장치 및 그 방법{An apparatus for estimating fault coverage of embedded systems and the method thereof}
본 발명은 디지털 시스템 결함검출률 평가 장치 및 그 방법에 관한 것으로, 특히 임베디드 시스템의 비트단위 결함검출률 평가 장치 및 그 방법에 관한 것이다.
소프트웨어를 포함하는 임베디드 시스템에 결함이 발생할 경우, 이 결함은 오류를 발생시켜 시스템에 직접적으로 영향을 줄 수도 있고, 임베디드 시스템 내부의 결함검출 알고리즘 등에 의해서 검출이 되는 등의 이유로 시스템에 직접적인 영향을 주지 않을 수도 있다.
임베디드 시스템에 결함이 발생하였을 때, 이 결함을 검출할 수 있는 확률을 '결함검출률'이라고 하며, 결함검출률을 평가하기 위하여 가장 널리 이용되는 기술은 임베디드 시스템에 결함들을 일일이 주입하여 각 결함이 시스템에 미치는 영향을 판별하는 방법으로써, 이는 일반적으로 결함주입실험(fault injection experiment)이라 불린다.
임베디드 시스템의 결함검출률을 평가하는 종래기술은 임베디드 시스템에 수많은 무작위적인 결함주입실험을 수행하여 그 실험결과들을 분석하는 방법이 널리 이용되고 있었다. 하지만, 무작위적인 결함주입실험을 수행하기 위해서는 일반적으로 수 십만회 또는 수 백만회의 결함주입실험을 수행하고 있으며, 이를 위해 수많은 시간과 인력이 투입되어야만 하는 비효율성을 가지고 있다.
이러한 무작위적인 결함주입실험의 비효율성을 발생시키는 큰 요인으로써, 임베디드 시스템의 동작에 영향을 미치지 않은 결함의 주입을 들 수 있다. 한 예로써, 그들이 수행한 결함주입실험에서 96%의 결함이 임베디드 시스템의 동작에 영향을 미치지 않았다고 보고된바 있다[B. Nicolescu, Y. Savaria, R. Velazco, Software detection mechanisms providing full coverage against single bit-flip faults, IEEE Transactions on Nuclear Science, vol.51, no.6, pp.3510-3518, December 2004]. 이는 임베디드 시스템의 동작에 영향을 미치지 않은 결함들을 미리 판별하여 결함주입실험을 수행할 수 있다면 결함주입실험의 효율성을 크게 향상시킬 수 있음을 의미한다.
이러한 무작위적인 결함주입실험의 비효율성을 극복하기 하여 결함주입실험 이전에 분석을 수행하는 기술들이 개발되었다[D. T. Smith et al., Malicious fault list generation method, U. S. Patent 5,561,762 (October 1, 1996), Meenakshi Sekhar, Carl R. Elks, Ron L. Williams, and Barry W. Johnson, Pre-fault injection analysis for efficient fault injection in digital i&c systems, Proceedings of the sixth american nuclear society international topical meeting on nuclear plant instrumentation, control, and human-machine interface technologies (NPIC&HMIT 2009), Knoxville, Tennessee, USA, April 5-9, 2009]. 하지만, 이러한 기술들 중 하나는 임베디드 시스템에 특정 오류 출력이 나오도록 하는 결함의 목록을 생성하는 기술에 관한 것으로써, 오류 출력의 수만큼 분석을 수행해야 하는 비효율성을 가지고 있다. 다른 하나는 실행추적(execution trace)에 기반한 분석을 수행하여, 수행해야 하는 분석의 수는 줄어드는 반면, 비트단위로 발생하는 결함을 고려하는데에는 한계점이 있다고 할 수 있다. 비트단위로 발생하는 결함을 고려하는 방법도 소개된 방법이 있으나, 이 방법은 실행추적을 고려하지 않으므로 그에 따른 상대적인 비효율성이 있다고 할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 임베디드 시스템의 비트단위 결함에 대한 결함검출률을 보다 적은 시간과 노력을 투입하고도 획득할 수 있는 임베디드 시스템 결함검출률 평가 장치 및 그 방법을 제공하는 데 있다.
본 발명의 일 양태에 따르면 임베디드 시스템에 0과 1의 디지털 데이터값이 비트단위 오류로 상기 시스템의 기억장치에 저장되는 결함이 발생하였을 경우 상기 결함을 검출할 수 있는 확률인 결함검출률을 평가하는 장치에 있어서, 상기 결함검출률 평가를 위해 고려해야 할 사항으로부터 결함을 생성하는 결함 생성부, 상기 생성된 결함을 상기 임베디드 시스템의 소프트웨어의 실행추적 기록 및 상기 소프트웨어의 실행추적 기록에 해당하는 메모리값의 변화에 대한 정보로부터 상기 결함들이 상기 임베디드 시스템에 오류를 발생시킬 수 있는 오류 발생 결함인지 또는 상기 임베디드 시스템에 오류를 발생시키지 않을 오류 비발생 결함인지를 판별하는 결함 선별부, 및 상기 오류 발생 결함이 상기 임베디드 시스템에 미치는 영향을 판별하는 결함주입실험을 수행하도록 상기 오류 발생 결함을 상기 임베디드 시스템에 주입하는 결함 주입부를 포함하되, 상기 결함주입실험 결과로부터 상기 결함검출률을 평가하는 임베디드 시스템 결함검출률 평가 장치를 제공한다.
본 발명의 다른 양태에 따르면 임베디드 시스템에 0과 1의 디지털 데이터값 이 비트단위 오류로 상기 시스템의 기억장치에 저장되는 결함이 발생하였을 경우 상기 결함을 검출할 수 있는 확률인 결함검출률을 평가하는 방법에 있어서, 상기 결함검출률 평가를 위해 고려해야 할 사항으로부터 결함을 생성하는 단계, 상기 생성된 결함을 상기 임베디드 시스템의 소프트웨어의 실행추적 기록 및 상기 소프트웨어의 실행추적 기록에 해당하는 메모리값의 변화에 대한 정보로부터 상기 결함들이 상기 임베디드 시스템에 오류를 발생시킬 수 있는 오류 발생 결함인지 또는 상기 임베디드 시스템에 오류를 발생시키지 않을 오류 비발생 결함인지를 판별하는 단계, 및 상기 오류 발생 결함이 상기 임베디드 시스템에 미치는 영향을 판별하는 결함주입실험을 수행하도록 상기 오류 발생 결함을 상기 임베디드 시스템에 주입하는 단계를 포함하되, 상기 결함주입실험 결과로부터 상기 결함검출률을 평가하는 임베디드 시스템 결함검출률 평가 방법을 제공한다.
임베디드 시스템의 비트단위 결함에 대한 결함검출률을 보다 적은 시간과 노력을 투입하고도 획득할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 실시예에 따른 임베디드 시스템 결함검출률 평가 장치의 일 예를 나타내는 블록도이다.
도 1을 참조하면, 임베디드 시스템 결함검출률 평가 장치(100)는 주입대상 결함 정보 저장부(111), 결함 생성부(112), 결함 선별부(113), 소프트웨어 실행추적 기록저장부(114), 메모리값 변화정보 저장부(115), 대상 시스템 상태정보 취득부(116), 결함주입실험 결과 처리부(117), 결함주입실험 결과 저장부(118) 및 결함 주입부(119)를 포함한다. 여기서, '결함'은 0과 1의 디지털 데이터값이 오류로 디지털 시스템의 기억장치에 저장되는 것을 말한다.
주입대상 결함 정보 저장부(111)는 결함검출률 평가를 위해 고려되어야 할 결함 생성을 위한 정보를 제공한다. 여기서, '결함 생성을 위한 정보'는 0고착결함(stuck-at-0 fault), 1고착결함(stuck-at-1 fault), 비트값전환(bit-flip)과 같은 '결함 종류', 어디에 결함이 발생하는가를 나타내는 '결함위치', 언제 결함이 발생하는가를 나타내는 '결함발생시각' 및 언제 결함이 사라지는가를 나타내는 '결함소멸시각' 또는 결함이 지속되는 시간을 나타내는 '결함지속시간' 등일 수 있다.
표 1은 주입가능한 결함 생성을 위한 정보의 예를 나타낸다.
분류 결함 생성을 위한 정보
결함 종류 0고착결함, 1고착결함, 비트전환
결함 위치 모든 레지스터의 모든 비트
모든 메모리 영역의 모든 비트
결함발생시각 첫 번째 명령어 수행 직전부터 최종 명령어 수행 직전
결함소멸시각 결함발생시각 이후부터 최종 명령어 수행 직후
결함 생성부(112)는 주입대상 결함 정보 저장부(111)로부터 결함 생성을 위한 정보를 제공받아, 예를 들어 표 1의 정보를 바탕으로 결함을 생성한다.
결함 선별부(113)는 소프트웨어 실행추적 기록저장부(114)에 저장된 소프트웨어의 실행추적 기록과 메모리값 변화정보 저장부(115)에 저장된 그에 해당하는 메모리값의 변화에 대한 정보를 바탕으로 생성된 결함들이 대상 임베디드 시스템(200)에 오류를 발생시킬 수 있는지 여부를 판별한다. 이하에서, 임베디드 시스템(200)에 오류를 발생시킬 결함을 '오류 발생 결함'으로, 임베디드 시스템(200)에 오류를 발생시키지 않을 결함을 '오류 비발생 결함'으로 나타내기로 한다.
이하에서는 본 실시예에 따라 결함 선별부(113)에서 결함 생성부(112)에서 생성된 결함이 오류 발생 결함인지 또는 오류 비발생 결함인지를 판별하는 것에 대하여 설명하기로 한다.
표 2는 임베디드 시스템(200)의 명령어에 따른 메모리값 변화의 일 예를 보여준다.
일련번호 메모리 주소 명령어 R0 R1 R2 R3
0 0 0 0 0
1 300001FC mov r12,r13 0 0 0 0
2 30000200 stmdb r13!,{r11-r12,r14,pc} 0 0 0 0
3 30000204 sub r11,r12,#0x4 0 0 0 0
4 30000208 sub r13,r13,#0x0C 0 0 0 0
5 3000020C mov r2,#0x6 0 0 6* 0
6 30000210 mov r0,#0x3 3* 0 6 0
7 30000214 mov r1,#0x2 3 2* 6 0
8 30000218 add r3,r2,r0 3 2 6 9*
9 3000021C str r3,[r11,#-0x18] 3 2 6** 9
10 30000220 add r3,r2,r1 3 2 6 8*
11 30000224 str r3,[r11,#-0x14] 3** 2** 6 8
12 30000228 add r3,r0,r1 3 2 6 5*
13 3000022C str r3,[r11,#-0x10] 3 2 6 5
여기서, *는 메모리값이 처음으로 쓰여진 시점을 나타내고, **는 메모리값이 마지막으로 사용된 시점을 나타낸다. 소프트웨어 실행추적 기록에 따라 메모리값이 의미를 가지는 유효기간이 정해지게 되는데, 이는 메모리에 값이 처음으로 쓰여진 시점부터 메모리값이 마지막으로 사용된 시점까지이다. 따라서, * 및 ** 의 사이 시간을 '메모리값의 유효기간'으로 정의할 수 있다. 예를 들어, 표 2의 R2 레지스터의 경우에는 5번째 명령어 수행 직전부터 10번째 명령어 수행 직후까지가 메모리값의 유효기간이라 할 수 있으며, R3 레지스터의 경우에는 쓰기와 읽기가 지속적으로 반복되고 있으므로 8번째 명령어 수행 직전부터 13번째 명령어 수행 직후까지의 모든 영역이 메모리값의 유효기간이라 할 수 있다.
예를 들어, 소프트웨어 실행추적 기록저장부(114)에는 상기 표 2의 일련번호와 순차적으로 수행된 명령어를 포함하는 정보가 저장되며, 메모리값 변화정보 저장부(115)에는 R0,R1,R2,R3 레지스터들에 대한 값의 변화를 보여주고 있는 것과 같이 명령어가 순차적으로 수행됨에 따른 메모리값의 변화를 포함하는 정보가 저장된다. 여기서, 메모리는 레지스터 뿐만 아니라 결함검출률 평가와 관련된 모든 메모리 영역을 의미한다.
결함 선별부(113)에서 결함 생성부(112)에서 생성된 결함이 오류 발생 결함을 판별하는 한 예로써, 결함 생성부(112)에서 8번째 명령어 수행 직전부터 12번째 명령어 수행 직후까지 R2 레지스터 0번(20 위치) 비트에 발생한 0고착결함을 생성한 경우, 결함 선별부(113)에서는 표 2에서 보여지고 있는 실행추적 및 메모리값의 변화에 대한 정보를 이용하여 결함의 지속시간과 R2 레지스터의 메모리값의 유효기간 사이에 8번째 명령어 수행 직전부터 10번째 명령어 수행 직후까지의 기간이 공통으로 포함되어 있다. 그러나, 이 기간동안 R2 레지스터의 0번 비트의 값이 0을 유지하고 있으므로 R2 레지스터의 값이 변화하지 않음을 확인함으로써, 상기 결함은 오류 비발생 결함으로 판별하게 된다. 이에 따라 상기 결함에 대한 결함주입실험은 수행하지 않고 이러한 판별 결과를 결함검출률 평가에 활용하게 된다.
결함 선별부(113)에서 결함 생성부(112)에서 생성된 결함이 오류 발생 결함을 판별하는 다른 예로써, 결함생성부에서 8번째 명령어 수행 직전부터 12번째 명령어 수행 직후까지 R2 레지스터 0번 비트에 발생한 1고착결함을 생성한 경우, 결함 선별부(113)에서는 표 2에서 보여지고 있는 실행추적 및 메모리값의 변화에 대한 정보를 이용하여 결함의 지속시간과 R2 레지스터의 메모리값의 유효기간 사이에 8번째 명령어 수행 직전부터 10번째 명령어 수행 직후까지의 기간이 공통으로 포함되어 있으며, 이 기간동안 R2 레지스터의 0번 비트의 값이 1로 변할 경우 상기 기간동안 R2 레지스터의 값에 변화를 일으키게 됨을 확인함으로써, 상기 결함은 오류 발생 결함으로 판별하게 된다. 이에 따라 상기 결함에 대한 결함주입실험을 수행하여 상기 결함의 대상 임베디드 시스템(200)에 대한 영향을 실험적으로 판별한 뒤 결함검출률을 평가하게 된다.
결함 선별부(113)에서 결함 생성부(112)에서 생성된 0고착결함이 오류 발생 결함인지 여부를 판별하는 방법의 일 예는, 0고착결함의 지속시간과 해당 메모리값의 유효기간 사이에 공통으로 포함되는 기간에 대해서 메모리값 변화 정보 저장부에 저장된 해당 비트값들에 대해서 비트단위 논리합(OR) 연산을 수행하여 그 결과가 0이 되면 해당 0고착결함을 오류 비발생 결함으로 판별한다. 반면, 그 결과가 1이 되면 해당 0고착결함을 오류 발생 결함으로 판별하는 것이다. 상기 결함의 예의 경우, 표 2에 나타난 메모리값 변화 정보에서 R2 레지스터의 0번 비트에 0고착결함의 지속시간과 해당 메모리값의 유효기간 사이에 공통으로 포함되는 기간인 8번째 명령어 수행 직전부터 10번째 명령어 수행 직후까지의 R2 레지스터의 값이 6, 6, 6이며, 이는 0번 비트의 값이 0, 0, 0임을 의미하는 것으로써, 이들에 대한 비트단위 논리합 결과가 0이 되어 해당 0고착결함을 오류 비발생 결함으로 판별하게 된다.
결함 선별부(113)에서 결함 생성부(112)에서 생성된 1고착결함이 오류 발생 결함인지 여부를 판별하는 방법의 일 예는, 1고착결함의 지속시간과 해당 메모리값의 유효기간 사이에 공통으로 포함되는 기간에 대해서, 메모리값 변화 정보 저장부에 저장된 해당 비트값들에 대해서 비트단위 논리곱(AND) 연산을 수행하여 그 결과가 0이 되면 해당 1고착결함을 오류 발생 결함으로 판별하고, 그 결과가 1이 되면 해당 1고착결함을 오류 비발생 결함으로 판별하는 것이다. 상기 결함의 예의 경우, 표 2에 나타난 메모리값 변화 정보에서 R2 레지스터의 0번 비트에 1고착결함의 지속시간과 해당 메모리값의 유효기간 사이에 공통으로 포함되는 기간인 8번째 명령어 수행 직전부터 10번째 명령어 수행 직후까지의 R2 레지스터의 값이 6, 6, 6이며, 이는 0번 비트의 값이 0, 0, 0임을 의미하는 것으로써, 이들에 대한 비트단위 논리곱 결과가 0이 되어 해당 1고착결함을 오류 발생 결함으로 판별하게 된다.
다시 도 1을 참조하면, 오류 발생 결함들은 결함 주입부를 거쳐 임베디드 시스템(200)에 주입되어 결함주입실험이 수행된다. 그에 대한 상태 정보는 대상 시스템 상태정보 취득부(116)에 취득되어, 결함주입실험 결과 처리부(117)에 보내진다.
오류 비발생 결함들은 결함주입실험을 수행하지 않고 바로 결함주입실험 결과 처리부(117)에 전달된다. 결함주입실험 결과 처리부(117)에서는 상기 결과들을 결함주입실험 결과 저장부(118)에 보낸다. 결함주입실험 결과 저장부(118)는 상기 결과들을 저장하고 실험 결과들을 바탕으로 대상 임베디드 시스템(200)의 결함검출률을 평가하게 된다. 더 상세히 설명하면, 상기 결함주입실험 결과 처리부(117)에서는 생성된 결함에 대한 결함 선별부(113)의 판별 결과 및 결함주입실험을 통해서 취득된 대상 시스템 상태정보를 바탕으로 생성된 결함이 임베디드 시스템(200)에 어떠한 영향을 주는지 및 검출이 가능한지 여부를 판별하고 그 결과를 결함주입실험 결과 저장부(118)에 저장한다.
따라서, 임베디드 시스템 결함검출률 평가 장치(100)는 결함 생성부(112)에서 생성된 결함에 대해서 결함 선별부(113)에서의 오류 비발생 결함 및 오류 발생 결함의 선별 및 오류 발생 결함들에 대한 결함주입실험이 실시간으로 수행된다.
도 2는 본 실시예에 따른 임베디드 시스템 결함검출률 평가 장치의 다른 예를 나타내는 블록도이다.
도 2를 참조하면, 임베디드 시스템 결함검출률 평가 장치(300)는 주입대상 결함 정보 저장부(311), 결함 생성부(312), 결함 선별부(313), 소프트웨어 실행추적 기록저장부(314), 메모리값 변화정보 저장부(315), 대상 시스템 상태정보 취득부(316), 결함주입실험 결과 처리부(317), 결함주입실험 결과 저장부(318), 결함 선별결과 저장부(319) 및 결함 주입부(320)를 포함한다. 도 2는 도 1의 구성에 결함 선별결과 저장부(319)가 추가된 구성이다.
동일한 구성은 기능이 동일하여 자세한 설명은 생략하기로 하며, 주입대상 결함 정보 저장부(311)의 정보를 이용하여 결함 생성부(312)에서 결함을 생성하며, 결함 선별부(313)에서 소프트웨어 실행추적 기록저장부(314)에 저장된 소프트웨어의 실행추적 기록과 메모리값 변화정보 저장부(315)에 저장된 그에 해당하는 메모리값의 변화에 대한 정보를 바탕으로 생성된 결함들을 오류 발생 결함 또는 오류 비발생 결함으로 판별하여 그 결과를 결함 선별결과 저장부(319)에 저장하는 과정을 반복적으로 수행하여, 결함 생성부(312)에서 생성되는 결함들에 대한 선별 과정을 우선적으로 수행한다.
그런 다음, 결함 선별결과 저장부(319)에 저장된 정보를 바탕으로 오류 발생 결함들은 결함 주입부(320)를 거쳐서 임베디드 시스템에 주입이 되어 결함주입실험이 수행되고, 그에 대한 상태정보는 대상 시스템 상태정보 취득부(316)에서 취득되어 결함주입실험 결과 처리부(317)에 전달된다. 결함 선별결과 저장부(319)에 저장된 정보를 바탕으로 오류 비발생 결함으로 판별된 결함들은 결함주입실험을 수행하지 않고 바로 결함주입실험 결과 처리부(317)에 전달된다. 결함주입실험 결과 처리부(317)에서는 상기 결과들을 결함주입실험 결과 저장부(318)에 저장을 하게 되고, 결함주입실험 결과들을 바탕으로 대상 임베디드 시스템의 결함검출률을 평가하게 된다.
다시 설명하면, 임베디드 시스템 결함검출률 평가 장치(300)는 결함 생성부(312)에서 생성된 결함에 대해서 결함 선별부(313)에서의 오류 발생 결함 및 오류 비발생 결함으로의 선별 과정이 먼저 수행되고, 이러한 결함 선별 과정이 완료된 이후에 결함주입실험을 수행한다.
도 1 및 2의 일 예는 상술한 모듈들을 각각 분리된 모듈로 구현한 일 예이나, 상술한 모듈 중 어느 일부는 여러 모듈로 분리하여 구현할 수도 있고, 하나의 모듈로 통합하여 구현할 수도 있다. 예를 들어, 상기 소프트웨어 실행추적 기록저장부(314)(114, 314) 및 메모리값 변화 정보 저장부(115, 315)는 도시된 바와 같이 분리된 형태로 구현될 수 있으며, 하나의 통합된 모듈로 구현될 수도 있다.
도 3은 본 실시예에 따른 임베디드 시스템 결함검출률 평가 방법을 나타내는 순서도이다.
도 3을 참조하면, 주입대상 결함정보 저장부로부터 주입 대상이 되는 결함에 대한 정보를 읽어서 읽은 정보로부터 주입대상 결함을 생성한다(S110). 그런 다음, 생성된 주입대상 결함이 대상 임베디드 시스템에 오류를 발생시킬 수 있는 오류 발생 결함인지를 판별한다(S120). 다음으로, 대상 임베디드 시스템에 오류를 발생시킬 수 있는 오류 발생 결함을 대상 임베디드 시스템에 주입하고, 대상 임베디드 시스템에 상태정보를 취득하는 결함주입실험을 수행한다(S130). 그런 다음, 생성된 주입대상 결함에 대한 판별 결과와 결함주입실험 결과를 바탕으로 생성된 주입대상 결함의 대상 임베디드 시스템에 대한 영향을 결정하고, 이를 바탕으로 결함검출률을 계산한 후, 저장한다(S140).
도 3의 단계는 본 발명의 일례이므로, 도시된 각각의 단계들은 서로 분리되어 수행되거나, 함께 수행되거나, 도시된 순서와 다르게 수행될 수 있다. 또한, 조작자의 필요에 따라 일부 단계를 생략하거나, 부가적인 단계를 추가할 수 있다.
표 3은 본 실시예에 의해 생성된 결함들이 대상 임베디드 시스템에 미치는 영향 평가의 예를 보여준다.
결함종류
 결함발생 위치 결함발생
시각		 결함지속
시간		 시스템 영향
메모리 비트
0고착결함 R1 0 0 영구 영향 없음
0고착결함 R1 1 0 영구 잘못된 출력
0고착결함 R1 2 0 영구 검출됨
0고착결함 R1 3 0 영구 검출됨
0고착결함 R1 4 0 영구 잘못된 출력
0고착결함 R1 5 0 영구 무한루프
표 3은 결함발생 위치에서 R1 레지스터의 각 비트들에 영구적인 0고착결함이 소프트웨어 수행 이전부터 존재할 경우, 각각의 결함이 대상 임베디드 시스템에 미치는 영향을 평가한 결과를 보여주고 있다. 표 3은 대상 임베디드 시스템에 미치는 영향을 영향 없음(no effect), 검출됨(detected), 무한루프(infinite loop) 및 잘못된 출력(wrong output)의 4가지로 분류하고 있음을 알 수 있다.
표 4는 표 3과 같이 생성된 결함들의 대상 임베디드 시스템에 대한 영향 평가 결과들을 분류한 결과의 예를 보여준다.
분류 결함 수 백분율
영향 없음 3,992 62.38%
검출됨 1,023 15.98%
무한루프 952 14.88%
잘못된 출력 433 6.77%
합계 6,400 100.00%
대상 임베디드 시스템에 대한 결함검출률 평가는 표 4와 같은 분류 결과를 바탕으로 이루어질 수 있다. 예를 들어, 주입대상 결함들 중에서 실제 검출된 비율로써 표 4에서 검출됨으로 분류된 결함의 비율인 15.98%를 결함검출률로 평가할 수도 있다.
전체 메모리 영역에서 5%에 해당하는 부분에서만 주입 대상 결함을 선별하였고, 그 이외의 95%에 해당하는 영역에서 결함이 발생할 경우에는 대상 임베디드 시스템에 아무런 영향이 없을 것으로 가정할 수 있다면, 결함검출률은 다음 수학식 1과 같이 평가될 수 있다.
Figure 112009044396223-pat00001
따라서, 결함검출률은 80%가 된다.
결함검출률이 시스템에 실제 영향을 미치는 결함들 중 검출되는 확률로써 정의된 경우에는 다음 수학식 2와 같이 결함검출률이 평가될 수 있다.
Figure 112009044396223-pat00002
수학식 2에 따라서 결함검출률은 42.48%가 된다.
결함검출률은 상황에 따라 다양하게 정의될 수 있다. 결함주입실험 결과 처리부에서는 상황에 따라 사용자에 의해서 적절하게 정의된 결함검출률을 평가한다. 결함검출률이 서로 다른 정의에 따라 정의된다 하더라도, 이들에 대한 평가는 표 4와 같은 결함주입실험 영향 분류 결과를 바탕으로 한다는 점은 변함이 없다.
표 4에 제시된 예에서는 영향 없음으로 분류된 결함이 전체 생성된 결함의 62.38%를 차지하고 있다. 본 실시예는 소프트웨어 실행추적 정보 및 메모리값 변화 정보를 이용하여 결함 선별부에서 대상 디지털시스템의 출력에 영향을 미칠 수 있는 결함들에 대해서만 결함주입실험을 수행함으로써, 결함주입실험에 투입되는 시간 및 노력의 62.38%를 감소시킬 수 있었다. 이와 같이, 본 실시예를 통해서 임베디드 시스템의 비트단위 결함에 대한 결함검출률을 보다 적은 시간과 노력을 투입하고도 획득할 수 있다.
상술한 실시예에서 사용한 구체적인 수치는 본 발명의 일 실시예를 설명하기 위한 것에 불과하므로 본 발명의 내용이 이러한 구체적인 수치에 한정되지 않는다.
본 실시예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA(field-programmable gate array) 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터,데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결함되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.
상술한 모든 기능은 상기 기능을 수행하도록 코딩된 소프트웨어나 프로그램 코드 등에 따른 마이크로프로세서, 제어기, 마이크로제어기, ASIC(Application Specific Integrated Circuit) 등과 같은 프로세서에 의해 수행될 수 있다. 상기 코드의 설계, 개발 및 구현은 본 발명의 설명에 기초하여 당업자에게 자명하다고 할 것이다.
이상 본 발명에 대하여 실시예를 참조하여 설명하였지만, 해당 기술 분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서 상술한 실시예에 한정되지 않고, 본 발명은 이하의 특허청구범위의 범위 내의 모든 실시예들을 포함한다고 할 것이다.
도 1은 본 실시예에 따른 임베디드 시스템 결함검출률 평가 장치의 일 예를 나타내는 블록도이다.
도 2는 본 실시예에 따른 임베디드 시스템 결함검출률 평가 장치의 다른 예를 나타내는 블록도이다.
도 3은 본 실시예에 따른 임베디드 시스템 결함검출률 평가 방법을 나타내는 순서도이다.
<도면 주요 부분에 대한 부호의 설명>
111: 주입대상 결함 정보 저장부 112: 결함 생성부
113: 결함 선별부 114: 소프트웨어 실행추적 기록저장부
115: 메모리값 변화정보 저장부 116: 대상 시스템 상태정보 취득부
117: 결함주입실험 결과 처리부 118: 결함주입실험 결과 저장부
119: 결함 주입부

Claims (14)

  1. 임베디드 시스템에 0과 1의 디지털 데이터값이 비트단위 오류로 상기 시스템의 기억장치에 저장되는 결함이 발생하였을 경우 상기 결함을 검출할 수 있는 확률인 결함검출률을 평가하는 장치에 있어서,
    상기 결함검출률 평가를 위해 고려해야 할 사항으로부터 결함을 생성하는 결함 생성부;
    상기 생성된 결함을 상기 임베디드 시스템의 소프트웨어의 실행추적 기록 및 상기 소프트웨어의 실행추적 기록에 해당하는 메모리값의 변화에 대한 정보로부터 상기 결함들이 상기 임베디드 시스템에 오류를 발생시킬 수 있는 오류 발생 결함인지 또는 상기 임베디드 시스템에 오류를 발생시키지 않을 오류 비발생 결함인지를 판별하는 결함 선별부; 및
    상기 오류 발생 결함이 상기 임베디드 시스템에 미치는 영향을 판별하는 결함주입실험을 수행하도록 상기 오류 발생 결함을 상기 임베디드 시스템에 주입하는 결함 주입부를 포함하되,
    상기 결함주입실험 결과로부터 상기 결함검출률을 평가하는 임베디드 시스템 결함검출률 평가 장치.
  2. 제 1 항에 있어서,
    상기 소프트웨어의 실행추적 기록은 순차적으로 수행된 명령어를 포함하는 정보인 임베디드 시스템 결함검출률 평가 장치.
  3. 제 1 항에 있어서,
    상기 메모리값의 변화는 레지스터들에 대한 값의 변화인 임베디드 시스템 결함검출률 평가 장치.
  4. 제 1 항에 있어서,
    상기 결함검출률 평가를 위해 고려해야 할 사항은 디지털 데이터값이 0으로 고정되는 0고착결함, 디지털 데이터값이 1로 고정되는 1고착결함 및 디지털 데이터값이 0과 1사이에서 전환되는 비트값전환을 포함하는 결함종류, 결함이 발생하는 비트를 나타내는 결함위치, 결함발생시각 및 결함소멸시각을 포함하는 임베디드 시스템 결함검출률 평가 장치.
  5. 제 4 항에 있어서,
    상기 생성된 결함이 0고착결함인 경우,
    상기 결함 선별부에서 상기 0고착결함이 오류 발생 결함인지의 판별은
    상기 0고착결함의 지속시간과 상기 생성된 결함을 주입시킬 저장공간에 메모리값이 처음으로 쓰여진 시점과 메모리값이 마지막으로 사용된 시점의 사이 시간인 메모리값의 유효기간 사이에 공통으로 포함되는 기간에 대해서 상기 메모리값의 변화에 해당하는 해당 비트값들에 대해 비트단위 논리합(OR)연산을 수행하여 결과값 이 1이 되면 상기 0고착결함을 오류 발생 결함으로 판별하는 임베디드 시스템 결함검출률 평가 장치.
  6. 제 4 항에 있어서,
    상기 생성된 결함이 1고착결함인 경우,
    상기 결함 선별부에서 상기 1고착결함이 오류 발생 결함인지의 판별은
    상기 1고착결함의 지속시간과 상기 생성된 결함을 주입시킬 저장공간에 메모리값이 처음으로 쓰여진 시점과 메모리값이 마지막으로 사용된 시점의 사이 시간인 메모리값의 유효기간 사이에 공통으로 포함되는 기간에 대해서 상기 메모리값의 변화에 해당하는 해당 비트값들에 대해 비트단위 논리곱(AND)연산을 수행하여 결과값이 0이 되면 상기 1고착결함을 오류 발생 결함으로 판별하는 임베디드 시스템 결함검출률 평가 장치.
  7. 제 1 항에 있어서,
    상기 생성된 결함을 상기 오류 발생 결함 및 상기 오류 비발생 결함을 판별한 결과를 저장하는 결함 선별결과 저장부를 더 포함하고,
    상기 결함 주입부는 상기 결함 선별결과 저장부에 저장된 정보를 바탕으로 상기 오류 발생 결함을 상기 임베디드 시스템에 주입하는 임베디드 시스템 결함검출률 평가 장치.
  8. 제 1 항에 있어서,
    상기 오류 발생 결함이 상기 임베디드 시스템에 미치는 영향을 상기 결함이 검출되는 경우(a), 무한루프를 발생하는 경우(b) 및 잘못된 출력을 발생하는 경우(c)로 분류할 때, 상기 결함 검출률은
    Figure 112009044396223-pat00003
    인 임베디드 시스템 결함검출률 평가 장치.
  9. 임베디드 시스템에 0과 1의 디지털 데이터값이 비트단위 오류로 상기 시스템의 기억장치에 저장되는 결함이 발생하였을 경우 상기 결함을 검출할 수 있는 확률인 결함검출률을 평가하는 방법에 있어서,
    상기 결함검출률 평가를 위해 고려해야 할 사항으로부터 결함을 생성하는 단계;
    상기 생성된 결함을 상기 임베디드 시스템의 소프트웨어의 실행추적 기록 및 상기 소프트웨어의 실행추적 기록에 해당하는 메모리값의 변화에 대한 정보로부터 상기 결함들이 상기 임베디드 시스템에 오류를 발생시킬 수 있는 오류 발생 결함인지 또는 상기 임베디드 시스템에 오류를 발생시키지 않을 오류 비발생 결함인지를 판별하는 단계; 및
    상기 오류 발생 결함이 상기 임베디드 시스템에 미치는 영향을 판별하는 결함주입실험을 수행하도록 상기 오류 발생 결함을 상기 임베디드 시스템에 주입하는 단계를 포함하되,
    상기 생성된 주입대상 결함에 대한 판별 결과 및 결함주입실험 결과로부터 상기 결함검출률을 평가하는 임베디드 시스템 결함검출률 평가 방법.
  10. 제 9 항에 있어서,
    상기 소프트웨어의 실행추적 기록은 순차적으로 수행된 명령어를 포함하는 정보인 임베디드 시스템 결함검출률 평가 방법.
  11. 제 9 항에 있어서,
    상기 메모리값의 변화는 레지스터들에 대한 값의 변화인 임베디드 시스템 결함검출률 평가 방법.
  12. 제 9 항에 있어서,
    상기 결함검출률 평가를 위해 고려해야 할 사항은 디지털 데이터값이 0으로 고정되는 0고착결함, 디지털 데이터값이 1로 고정되는 1고착결함 및 디지털 데이터값이 0과 1사이에서 전환되는 비트값전환을 포함하는 결함종류, 결함이 발생하는 비트를 나타내는 결함위치, 결함발생시각 및 결함소멸시각을 포함하는 임베디드 시스템 결함검출률 평가 방법.
  13. 제 12 항에 있어서,
    상기 생성된 결함이 오류 발생 결함인지 또는 오류 비발생 결함인지를 판별하는 단계에서,
    상기 생성된 결함이 0고착결함인 경우,
    상기 0고착결함이 오류 발생 결함인지의 판별은 상기 0고착결함의 지속시간과 상기 생성된 결함을 주입시킬 저장공간에 메모리값이 처음으로 쓰여진 시점과 메모리값이 마지막으로 사용된 시점의 사이 시간인 메모리값의 유효기간 사이에 공통으로 포함되는 기간에 대해서 상기 메모리값의 변화에 해당하는 해당 비트값들에 대해 비트단위 논리합(OR)연산을 수행하여 결과값이 1이 되면 상기 0고착결함을 오류 발생 결함으로 판별하는 임베디드 시스템 결함검출률 평가 방법.
  14. 제 12 항에 있어서,
    상기 생성된 결함이 오류 발생 결함인지 또는 오류 비발생 결함인지를 판별하는 단계에서,
    상기 생성된 결함이 1고착결함인 경우,
    상기 1고착결함이 오류 발생 결함인지의 판별은 상기 1고착결함의 지속시간과 상기 생성된 결함을 주입시킬 저장공간에 메모리값이 처음으로 쓰여진 시점과 메모리값이 마지막으로 사용된 시점의 사이 시간인 메모리값의 유효기간 사이에 공통으로 포함되는 기간에 대해서 상기 메모리값의 변화에 해당하는 해당 비트값들에 대해 비트단위 논리곱(AND)연산을 수행하여 결과값이 0이 되면 상기 1고착결함을 오류 발생 결함으로 판별하는 임베디드 시스템 결함검출률 평가 방법.
KR1020090066390A 2009-07-21 2009-07-21 임베디드 시스템 결함검출률 평가 장치 및 그 방법 KR101012108B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090066390A KR101012108B1 (ko) 2009-07-21 2009-07-21 임베디드 시스템 결함검출률 평가 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090066390A KR101012108B1 (ko) 2009-07-21 2009-07-21 임베디드 시스템 결함검출률 평가 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20110008849A KR20110008849A (ko) 2011-01-27
KR101012108B1 true KR101012108B1 (ko) 2011-02-07

Family

ID=43614796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090066390A KR101012108B1 (ko) 2009-07-21 2009-07-21 임베디드 시스템 결함검출률 평가 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101012108B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106095671A (zh) * 2016-06-06 2016-11-09 重庆大学 基于过采样操作的代价敏感神经网络的警告分类方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101695015B1 (ko) 2012-07-05 2017-01-11 한국전자통신연구원 오류 기반 소프트웨어 시험 방법 및 오류 기반 소프트웨어 시험 시스템
CN106055483B (zh) * 2016-06-06 2019-03-22 重庆大学 基于欠采样操作的代价敏感神经网络的警告分类方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7350113B2 (en) 2004-05-11 2008-03-25 International Business Machines Corporation Control method, system, and program product employing an embedded mechanism for testing a system's fault-handling capability
KR20080050117A (ko) * 2006-12-01 2008-06-05 삼성전자주식회사 임베디드 소프트웨어의 신뢰도를 강화하기 위한 방법 및시스템
KR20080050118A (ko) * 2006-12-01 2008-06-05 삼성전자주식회사 임베디드용 소프트웨어의 오류 검출 방법
KR20080076686A (ko) * 2007-02-16 2008-08-20 한국전자통신연구원 프로그램 가능한 자체 테스트가 통합된 내장 메모리 장치및 시스템과 그의 자가 복구 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7350113B2 (en) 2004-05-11 2008-03-25 International Business Machines Corporation Control method, system, and program product employing an embedded mechanism for testing a system's fault-handling capability
KR20080050117A (ko) * 2006-12-01 2008-06-05 삼성전자주식회사 임베디드 소프트웨어의 신뢰도를 강화하기 위한 방법 및시스템
KR20080050118A (ko) * 2006-12-01 2008-06-05 삼성전자주식회사 임베디드용 소프트웨어의 오류 검출 방법
KR20080076686A (ko) * 2007-02-16 2008-08-20 한국전자통신연구원 프로그램 가능한 자체 테스트가 통합된 내장 메모리 장치및 시스템과 그의 자가 복구 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106095671A (zh) * 2016-06-06 2016-11-09 重庆大学 基于过采样操作的代价敏感神经网络的警告分类方法
CN106095671B (zh) * 2016-06-06 2018-10-02 重庆大学 基于过采样操作的代价敏感神经网络的警告分类方法

Also Published As

Publication number Publication date
KR20110008849A (ko) 2011-01-27

Similar Documents

Publication Publication Date Title
US7856582B2 (en) Techniques for logic built-in self-test diagnostics of integrated circuit devices
JP5430570B2 (ja) システムコールカバレッジ基準による試験スイート削減のための方法
US7320114B1 (en) Method and system for verification of soft error handling with application to CMT processors
US8738977B2 (en) Yield-enhancing device failure analysis
CN112041821B (zh) 用于冗余处理器错误检测的设备、系统和过程
US20090089636A1 (en) Method and Apparatus for Logic Built In Self Test (LBIST) Fault Detection in Multi-Core Processors
Ghosh-Dastidar et al. Fault diagnosis in scan-based BIST using both time and space information
TWI441189B (zh) 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術
US20030208710A1 (en) Method and apparatus for determining the failing operation of a device-under-test
US7873890B2 (en) Techniques for performing a Logic Built-In Self-Test in an integrated circuit device
Bernardi et al. On-line functionally untestable fault identification in embedded processor cores
US11520963B2 (en) System and method for formal fault propagation analysis
US8327334B2 (en) Replay of program executions using cross-entropy
KR101012108B1 (ko) 임베디드 시스템 결함검출률 평가 장치 및 그 방법
US9411007B2 (en) System and method for statistical post-silicon validation
KR101940486B1 (ko) 저비용 오류 기반 프로그램 테스트 장치 및 그 방법
US6675323B2 (en) Incremental fault dictionary
CN111562998A (zh) 一种集成电路的内存诊断方法、诊断设备及存储介质
US20210158882A1 (en) Testing memory cells by allocating an access value to a memory access and granting an access credit
JP2007058450A (ja) 半導体集積回路
EP3642637B1 (en) System and method for formal fault propagation analysis
von Bochmann et al. Testing k-safe petri nets
CN112798944A (zh) 基于在线实时数据的fpga硬件错误归因分析方法
Iaria et al. A novel SEU injection setup for Automotive SoC
US6986110B1 (en) Automated method and system for backtracing of instruction parameters from specified instruction in test cases

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee