KR101004043B1 - 네트워크 장치의 총 처리량에 기초한 네트워크 장치의 부분들을 듀티 싸이클링하기 위한 방법 및 시스템 - Google Patents

네트워크 장치의 총 처리량에 기초한 네트워크 장치의 부분들을 듀티 싸이클링하기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR101004043B1
KR101004043B1 KR1020080128839A KR20080128839A KR101004043B1 KR 101004043 B1 KR101004043 B1 KR 101004043B1 KR 1020080128839 A KR1020080128839 A KR 1020080128839A KR 20080128839 A KR20080128839 A KR 20080128839A KR 101004043 B1 KR101004043 B1 KR 101004043B1
Authority
KR
South Korea
Prior art keywords
time interval
network device
during
data
incoming
Prior art date
Application number
KR1020080128839A
Other languages
English (en)
Other versions
KR20090065470A (ko
Inventor
와엘 윌리엄 디아브
하워드 프래지어
Original Assignee
브로드콤 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브로드콤 코포레이션 filed Critical 브로드콤 코포레이션
Publication of KR20090065470A publication Critical patent/KR20090065470A/ko
Application granted granted Critical
Publication of KR101004043B1 publication Critical patent/KR101004043B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/41—Flow control; Congestion control by acting on aggregated flows or links
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

네트워크 장치의 총 처리량(aggregate throughput)에 기초하여 그 네트워크 장치를 듀티 싸이클링(duty cycling)하기 위한 방법 및 시스템의 측면들이 제공된다. 여기서, 소정의 시간 간격 동안 네트워크 장치의 총 들어오고(ingress) 나가는(egress) 데이터에 대한 한계(limit)가 결정될 수 있다. 네트워크 장치에 의한 데이터의 처리는 그러한 결정에 기초하여 듀티 싸이클링(duty cycling)될 수 있다. 네트워크 장치는 소정의 시간 간격 중의 제1 부분 동안은 제1 레이트로 처리하고 그 시간 간격 중의 나머지 부분 동안은 제2 레이트로 데이터를 처리할 수 있다. 여기서, 네트워크 장치의 일부는 그러한 시간 간격 중의 제1 부분 동안 슬로우 다운(slow down) 또는 파워 다운(power down)될 수 있다. 그러한 시간 간격 중의 제1 부분에 의해 소비되는 전력은 그러한 시간 간격 중의 나머지 부분 동안 장치에 의해 소모되는 전력보다 작을 수 있다.

Description

네트워크 장치의 총 처리량에 기초한 네트워크 장치의 부분들을 듀티 싸이클링하기 위한 방법 및 시스템{METHOD AND SYSTEM FOR DUTY CYCLING PORTIONS OF A NETWORK DEVICE BASED ON AGGREGATE THROUGHPUT OF THE DEVICE}
본 발명의 실시예들은 네트워킹하기 위한 방법 및 시스템과 관련된다. 더 상세하게는, 본 발명의 실시예들은 네트워크 장치의 총 처리량(aggregate throughput)에 기초하여 그러한 네트워크 장치의 부분들(portions)을 듀티 싸이클링(duty cycling)하기 위한 방법 및 시스템과 관련된다.
데스크탑 컴퓨터, 랩탑 컴퓨터, 및 스마트 폰 및 PDA와 같은 핸드헬드 장치들과 같은 전자공학의 대중성 증가와 함께, 통신 네트워크, 특히 이더넷 네트워크는 다양한 어플리케이션용으로 다양한 종류 및 크기의 데이터 교환의 대중적인 수단으로 점차 되어가고 있다. 여기서, 이더넷 네트워크는, 예를 들면, 음성, 데이터 및 멀티미디어를 전달하기 위해 점차 이용되고 있다. 따라서, 점점 더 많은 장치들이 이더넷 네트워크에 대한 인터페이싱을 위해 구비되어가고 있다.
데이터 네트워크에 연결되는 장치의 개수가 증가하고 더 높은 데이터 레이트(date rates)가 요구됨에 따라, 더 높은 데이터 레이트를 가능하게 하는 새로운 전송 기술들에 대한 요구가 증가하고 있다. 그러나, 통상적으로는 증가된 데이터 레이트는 종종 상당한 전력 소모를 초래한다. 여기서, 이동 장치 및/또는 핸드헬드 장치 개수의 증가가 이더넷 통신용으로 가능해짐에 따라, 이더넷 네트워크를 통해 통신할 때 배터리 수명이 중요할 수 있다. 따라서, 이더넷 네트워크를 통해 통신할 때 전력 소모를 감소시키는 방안이 필요할 수 있다.
나아가, 종래의 전통적인 접근방식의 한계 및 단점은, 도면들을 참조하여 본 명세서의 나머지 부분에서 제시되는 바와 같이, 그러한 종래의 시스템들을 본 발명의 몇몇 측면들과 비교함으로써, 당해 기술 분야에서 숙련된 자에게 분명해질 것이다.
네트워크 장치의 총 처리량(aggregate throughput)에 기초하여 그러한 네트워크 장치의 부분들을 듀티 싸이클링(duty cycling)하기 위한 시스템 및/또는 방법이 개시되며, 그러한 시스템 및 방법은, 실질적으로 도면들 중의 적어도 하나와 관련하여 보여지고 및/또는 설명되며, 청구항들에서 더 완전히 제시된다.
일 측면에 따르면, 네트워킹 방법이 제공되며, 그러한 방법은:
소정의 시간 간격(time interval) 동안 네트워크 장치의 총 들어오고(ingress) 및/또는 나가는(egress) 데이터에 대한 한계(limit)를 결정하는 단계; 및
상기 결정에 기초한, 상기 네트워크 장치에 의해 상기 들어오고 및/또는 나가는 데이터의 듀티 싸이클링 처리(duty cycling processing) 단계를 포함한다.
바람직하게는, 상기 방법은, 상기 시간 간격의 일부 동안, 상기 네트워크 장치 중의 하나 또는 그 이상의 콤퍼넌트(compenents), 또는 상기 콤퍼넌트의 부분들(portions)을 파워 다운(power down) 및/또는 슬로우 다운(slow down)하는 단계를 더 포함한다.
바람직하게는, 상기 방법은, 상기 시간 간격 중의 제1 부분 동안은 제1 레이트로, 그리고 상기 시간 간격 중의 나머지 부분 동안은 제2 레이트로, 상기 들어오고 및/또는 나가는 데이터를, 상기 네트워크 장치에 의해 처리하는 단계를 더 포함 한다.
바람직하게는, 상기 방법은, 상기 들어오고 및/또는 나가는 데이터의 종류; 및, 상기 시간 간격 동안 상기 네트워크 장치의 총 들어오고 및/또는 나가는 데이터에 대한 상기 한계; 중 하나 또는 그 이상에 기초하여, 상기 시간 간격의 지속시간(duration), 상기 시간 간격 중의 상기 제1 부분, 및/또는 상기 시간 간격 중의 상기 나머지 부분을 결정하는 단계를 더 포함한다.
바람직하게는, 상기 시간 간격 중의 상기 제1 부분 동안 상기 네트워크 장치에 의해 소모되는 전력은, 상기 시간 간격 중의 상기 나머지 부분 동안 상기 네트워크 장치에 의해 소모되는 전력보다 작다.
바람직하게는, 상기 방법은, 상기 시간 간격 동안 상기 네트워크 장치의 총 들어오고 및/또는 나가는 데이터에 대한 상기 상한에 기초하여 상기 제1 레이트 및 상기 제2 레이트를 결정하는 단계를 더 포함한다.
바람직하게는, 상기 네트워크 장치가 상기 시간 간격 동안 상기 들어오고 및/또는 나가는 데이터를 처리하는 평균 레이트는, 허용오차(tolerance) 이내에서, 상기 시간 간격 동안 상기 네트워크 장치의 총 처리량(throughput)에 대한 상기 한계와 동일하다.
바람직하게는, 상기 방법은, 상기 시간 간격 중의 제1 부분 동안은 상기 네트워크 장치에 의한 상기 들어오고 및/또는 나가는 데이터의 처리를 디스에이블(disable)하고, 상기 시간 간격 중의 나머지 부분 동안은 상기 네트워크 장치에 의한 상기 들어오고 및/또는 나가는 데이터의 처리를 인에이블(enable)하는 단계를 더 포함한다.
바람직하게는, 상기 네트워크 장치는 이더넷 프로토콜을 이용하여 통신한다.
바람직하게는, 상기 네트워크 장치의 전력 소모는 하나 또는 그 이상의 EEE(Energy Efficient Ethernet) 기술을 이용하여 관리된다.
일 측면에 따르면, 네트워킹 시스템이 제공되며, 그러한 시스템은:
네트워크 장치에서의 하나 또는 그 이상의 회로들을 포함하며, 상기 하나 또는 그 이상의 회로들은:
소정의 시간 간격 동안 상기 네트워크 장치의 총 들어오고(ingress) 및/또는 나가는(egress) 데이터에 대한 한계(limit)를 결정하고;
상기 결정에 기초하여 상기 네트워크 장치에 의한 상기 들어오고 및/또는 나가는 데이터의 듀티 싸이클 처리(duty cycle processing)를 하도록 동작가능하다.
바람직하게는, 상기 하나 또는 그 이상의 회로들은 상기 시간 간격 중의 일부 동안 상기 네트워크 장치 중의 하나 또는 그 이상의 콤퍼넌트(components), 또는 상기 콤퍼넌트의 부분들(portions)을 파워 다운(power down) 및/또는 슬로우 다운(slow down)하도록 동작가능하다.
바람직하게는, 상기 하나 또는 그 이상의 회로들은,
상기 시간 간격 중의 제1 부분 동안은 제1 레이트로 상기 들어오고 및/또는 나가는 데이터를 처리하고, 상기 시간 간격 중의 나머지 부분 동안은 제2 레이트로 상기 들어오고 및/또는 나가는 데이터를 처리하도록 동작가능하다.
바람직하게는, 상기 하나 또는 그 이상의 회로들은,
상기 들어오고 및/또는 나가는 데이터의 종류; 및
상기 시간 간격 동안 상기 네트워크 장치의 총 들어오고 및/또는 나가는 데이터에 대한 상기 한계; 중의 하나 또는 그 이상에 기초하여, 상기 시간 간격, 상기 시간 간격 중의 상기 제1 부분, 및/또는 상기 시간 간격 중의 상기 나머지 부분의 지속시간(duration)을 결정하도록 동작가능하다.
바람직하게는, 상기 시간 간격 중의 상기 제1 부분 동안 상기 네트워크 장치에 의해 소모되는 전력은, 상기 시간 간격 중의 상기 나머지 부분 동안 상기 네트워크 장치에 의해 소모되는 전력보다 작다.
바람직하게는, 상기 하나 또는 그 이상의 회로들은, 상기 시간 간격 동안 상기 네트워크 장치 중의 총 들어오고 및/또는 나가는 데이터에 대한 상기 한계에 기초하여 상기 제1 레이트 및 상기 제2 레이트를 결정하도록 동작가능하다.
바람직하게는, 상기 네트워크 장치가 상기 시간 간격 동안 상기 들어오고 및/또는 나가는 데이터를 처리하는 평균 레이트는, 허용오차(tolerance) 이내에서, 상기 시간 간격 동안 상기 네트워크 장치의 총 처리량에 대한 상기 한계와 동일하다.
바람직하게는, 상기 네트워크 장치는 상기 시간 간격 중의 제1 부분 동안은, 상기 들어오고 및/또는 나가는 데이터를 처리하지 않고, 상기 시간 간격 중의 나머지 부분 동안은, 상기 들어오고 및/또는 나가는 데이터를 처리한다.
바람직하게는, 상기 네트워크 장치는 이더넷 프로토콜을 이용하여 통신한다.
바람직하게는, 상기 네트워크 장치의 전력 소모는 하나 또는 그 이상의 EEE 기술을 이용하여 관리된다.
예시된 실시예의 세부 사항들 뿐만 아니라, 본 발명의 여러가지 이점들, 측면들 및 신규 특징들은, 다음의 설명 및 도면들로부터 더 충분히 이해될 것이다.
본 발명의 측면들은 네트워크 장치의 총 처리량에 기초하여 그러한 네트워크 장치의 부분들을 듀티 싸이클링(duty cycling)하기 위한 방법 및 시스템에서 발견될 수 있다. 발명의 다양한 실시예들에서, 소정의 시간 간격 동안 네트워크 장치의 총 들어오고 및/또는 나가는 데이터에 대한 한계(limit)가 결정될 수 있다. 데이터의 처리는 그러한 결정에 기초하여 듀티 싸이클링될 수 있다. 그러한 장치는, 시간 간격 중의 제1 부분 동안은 제1 레이트로 데이터를 처리할 수 있고, 시간 간격 중의 나머지 부분 동안은 제2 레이트로 데이터를 처리할 수 있다. 여기서, 그러한 장치의 하나 또는 그 이상의 콤퍼넌트들, 또는 그러한 콤퍼넌트들의 부분들은, 그러한 시간 간격 중의 제1 부분 동안 슬로우 다운(slow down) 또는 파워 다운(power down)될 수 있다. 장치(200)의 예시적인 콤퍼넌트들은, 하나 또는 그 이상의 네트워크 포트 서브시스템(network port subsystems), 스위치 구조 서브시스템(switch fabric subsystems), 제어 및/또는 관리 서브시스템(control and/or management subsystems), 및/또는 호스트를 포함할 수 있다.
상기 시간 간격의 지속시간은 들어오고 나가는 데이터의 종류에 기초할 수 있다. 상기 시간 간격의 지속시간은 상기 시간 간격 동안 네트워크 장치의 총 처리 량에 대한 한계에 기초할 수 있다. 상기 시간 간격 중의 제1 부분의 지속시간은 상기 시간 간격 동안 네트워크 장치의 총 처리량에 대한 한계에 기초할 수 있다. 상기 시간 간격 중의 제1 부분 동안 장치에 의해 소모되는 전력은, 상기 시간 간격 중의 나머지 부분 동안 그러한 장치에 의해 소모되는 전력보다 작을 수 있다. 제1 데이터 레이트 및 제2 데이터 레이트는 각각 상기 시간 간격 동안 상기 네트워크 장치의 총 들어오고 나가는 데이터에 대한 한계에 기초하여 결정될 수 있다. 상기 장치가 상기 시간 간격 동안 처리하는 평균 레이트는, 허용오차(tolerance) 이내에서, 상기 시간 간격 동안 상기 네트워크 장치의 총 처리량에 대한 한계와 동일할 수 있다.
도 1a는 본 발명의 일 실시예에 따라 복수의 네트워크 장치들에 통신상으로 결합되는 다중-포트 장치(multi-port device)를 나타내는 블록 다이어그램이다. 도 1을 참조하면, 링크들(1121, ..., 112N)(이후에는 총괄하여 링크들(112)이라 칭함)을 통해 장치들(1141, ..., 114N)(이후에는 총괄하여 장치들(114)이라 칭함)에 통신상으로 결합된 N-포트 장치(100)가 보여진다. N-포트 장치(100)는, 제어 및 관리 서브시스템(CTRL/Management sybsystem)(104), 스위치 구조 서브시스템(Switch fabric subsystem)(102), 복수의 네트워킹 포트 서브시스템들(1081, ..., 108N)을 포함할 수 있다.
제어 및 관리 서브시스템(104)은 N-포트 장치(100)의 동작들을 구성(configure) 및/또는 제어하도록 동작가능한 적절한 로직, 회로, 및/또는 코드를 포함할 수 있다. 여기서, 제어 및 관리 서브시스템(104)은 하나 또는 그 이상의 제어 신호들(120)을 스위치 구조 서브시스템(102) 및/또는 네트워크 포트 서브시스템들(1081, ..., 108N) 중의 하나 또는 그 이상의 부분들에 제공할 수 있다. 또한, 제어 및 관리 서브시스템(104)은, OSI 모델의 레이어 3의 동작성(operability), 혹은 더 높은 레이어들을 가능하게 하도록 적절한 로직, 회로, 및/또는 코드를 포함할 수 있다. 예를 들면, 장치(100)가 서버 또는 PC와 같은 에지 장치(edge device)인 경우, 제어 및 관리 서브시스템(104)은 링크들(112) 중의 하나 또는 그 이상을 통해 통신될 수 있는 데이터를 처리할 수 있다. 본 발명의 예시적인 실시예에서, 제어 및 관리 서브시스템(104)은 프로세서(118), 메모리(116), 및 클럭(CLK)(110)을 포함할 수 있다.
프로세서(118)는 장치(100)의 동작들을 제어하고 및/또는 데이터를 처리하는 것을 가능하게 할 수 있는 적절한 로직, 회로, 및/또는 코드를 포함할 수 있다. 여기서, 프로세서(118)는 장치(100)를 포함하는 다양한 다른 블록들에 제어 신호들(120)을 제공하는 것이 가능해질 수 있다. 프로세서(118)는 어플리케이션, 프로그램 및/또는 코드의 실행을 또한 가능하게 할 수 있다. 본 발명의 다양한 실시예들에서, 어플리케이션, 프로그램 및/또는 코드는, 예를 들면, 스위치 구조 서브시스템(102) 및/또는 네트워크 포트 서브시스템(1081, ..., 108N)을 구성하는 것을 가능하게 할 수 있다. 또한, 본 발명의 다양한 실시예들에서, 어플리케이션, 프로그램, 및/또는 코드는, 예를 들면, 데이터를 생성, 파싱(parsing), 혹은 처리하는 것 을 가능하게 할 수 있다.
메모리(116)는 N-포트 장치(100)의 동작을 유효하게 할 수 있는 파라미터 및/또는 코드를 포함하는 정보의 저장 또는 프로그래밍을 가능하게 할 수 있는 적절한 로직, 회로, 및/또는 코드를 포함할 수 있다. 파라미터들은 구성 데이터(configuration data)를 포함할 수 있고, 코드는 소프트웨어 및/또는 펌웨어와 같은 동작가능한 코드를 포함할 수 있으나, 그러한 정보는 여기서는 제한될 필요는 없다. 더욱이, 파라미터들은 적응필터(adaptive filter) 및/또는 블록 계수들(block coefficients)을 포함할 수 있다.
클럭(110)은 N-포트 장치(100)의 동작을 지원하기 위한 하나 또는 그 이상의 기준 신호들을 생성하도록 동작가능한 적절한 로직, 회로 및/또는 코드를 포함할 수 있다. 비록 단일 클럭이 도 1에 도해되어 있지만, 본 발명은 그러한 것으로 한정되지 아니하고 N-포트 장치(100)는 복수의 클럭들을 포함할 수 있다. 추가적으로 및/또는 다르게는, 하나 또는 그 이상의 파생 클럭들(derivative clocks)이 클럭(110)으로부터 생성될 수 있고 N-포트 장치(100)의 하나 또는 그 이상의 부분들에 의해 이용될 수 있다.
스위치 구조 서브시스템(102)은, 네트워크 포트 서브시스템들(1081, ..., 108N) 사이에서 데이터를 라우팅하도록 동작가능할 수 있는 적절한 로직, 회로, 및/또는 코드를 포함할 수 있다. 또한, 어떤 경우에는, 스위치 구조 서브시스템(102)은 네트워크 포트 서브시스템들(1081, ..., 108N) 중의 하나 또는 그 이상과 제어 및 관리 서브시스템(104) 사이에서 데이터를 라우팅하도록 동작가능할 수 있다. 본 발명의 다양한 실시예들에서, 스위치 구조 서브시스템(102)의 하나 또는 그 이상의 부분들은 네트워크 포트 서브시스템들(1081, ..., 108N) 중의 하나에 전용될 수 있다. 본 발명의 다양한 실시예들에서, 스위치 구조 서브시스템(102)의 하나 또는 그 이상의 부분들은 복수의 네트워크 포트 서브시스템들(1081, ..., 108N) 사이에 공유될 수 있다. 또한, 스위치 구조 서브시스템(102)의 다양한 부분들 및/또는 리소스들은 필요한 경우, 포트 서브시스템들(1081, ..., 108N) 중의 하나 또는 그 이상에 동적으로 할당될 수 있다.
네트워크 포트 서브시스템들(1081, ..., 108N) 각각은 스위치 구조 서브시스템(104) 및 물리적 링크들(1121, ..., 112N) 사이에서 데이터를 통신하기 위한 적절한 로직, 회로 및/또는 코드를 포함할 수 있다. 여기서, 네트워크 포트 서브시스템들(1081, ..., 108N)은 각각, OSI 모델의 레이어 1, 어떤 경우에는 레이어 2 또는 더 높은 것의 동작성을 가능하게 할 수 있다. 본 발명의 예시적인 실시예에서, 네트워크 포트 서브시스템들(1081, ..., 108N) 각각은, 예를 들면, 매체 억세스 제어(media access control, MAC) 모듈 및 PHY 장치를 포함할 수 있다. 본 발명의 다양한 예시적인 실시예들에서, 각 네트워크 포트 서브시스템들(1081, ..., 108N)은 하나 또는 그 이상의 송신기들, 수신기들, 필터들, 에코 제거 블록들(echo cancellation blocks), 파-엔드-크로스토크 제거 블록들(far-end-crosstalk cancellation blocks), 및/또는 니어-엔드 크로스토크 제거 블록들(near-end crosstalk cancellation blocks)을 포함할 수 있다. 본 발명의 예시적인 실시예에서, 네트워크 포트 서브시스템들(1081, ..., 108N)은, 예를 들면, PCI 또는 PCI-X 버스일 수 있는 인터페이스(106)를 통해 스위치 구조 서브시스템(102)과 통신할 수 있다.
링크들(112)은 네 개 또는 그 이상의 물리적 채널들까지 각각 포함할 수 있고, 장치들(102)은 두 개 또는 그 이상의 물리적 채널들을 통해 통신할 수 있다. 예를 들면, 연선(twisted pair) 표준 10BASE-T 및 100BASE-TX를 통한 이더넷은, 두 쌍의 UTP를 이용할 수 있고, 한편 연선 표준 1000BASE-T 및 10GBASE-T를 통한 이더넷은 네 쌍의 UTP를 이용할 수 있다.
동작시, N-포트 장치(100)의 데이터 처리 성능은 네트워킹 포트 서브시스템들(1081, ..., 108N)의 총 처리량에 기초하여 듀티 싸이클링될 수 있다. 따라서, 소정의 시간 간격 동안 총 처리량에 기초하여, 그 시간 간격의 일부에서는, N-포트 장치(100) 중의 하나 또는 그 이상의 부분들이 디스에이블, 파워 다운, 및/또는 낮은 주파수로 동작될 수 있고, 그 시간 간격의 일부 동안에는 인에이블, 파워 업, 및/또는 높은 주파수로 동작될 수 있다. 총 처리량은 링크들(1121, ..., 112N)에 대해 데이터 레이트의 합(sum)을 참조할 수 있다. N-포트 장치(100)의 총 처리량은, 예를 들면, N-포트 장치(100)로/로부터의 들어오고(ingress) 나가는(egress) 트래픽(traffic)에 의존할 수 있다. 따라서, N-포트 장치(100) 중의 하나 또는 그 이상 의 부분들은, N-포트 장치(100)의 데이터 처리 용량이 그 시간 간격 동안 링크들(112)을 통해 송신 및/또는 수신을 위해 처리될 데이터의 양과 (허용오차 또는 범위 이내에서) 매치될 수 있도록, 복수의 구성들 사이에서 듀티 싸이클링될 수 있다. 예를 들면, 제어 및 관리 서브시스템(104), 스위치 구조 서브시스템(102), 네트워크 포트 서브시스템(1081, ..., 108N) 중의 하나 또는 그 이상의 부분들은, 복수의 구성들 사이에서 듀티 싸이클링될 수 있다. 여기서, 구성들 중의 하나 또는 그 이상은, 장치(100)가 높은(더 높은) 레이트로 데이터를 처리할 수 있는 높은(더 높은) 전력 구성일 수 있고, 하나 또는 그 이상의 구성들은, 장치(100)가 낮은(더 낮은) 레이트로 데이터를 처리할 수 있는 낮은(더 낮은) 전력 구성일 수 있다. 본 발명의 다양한 예시적인 실시예들에서, 장치(100)의 하나 또는 그 이상의 부분들은 소수의 또는 데이터가 처리될 수 있거나 어떠한 데이터도 처리될 수 없는, "딥 슬립(deep sleep)" 모드로 놓여질 수 있다.
본 발명의 다양한 예시적인 실시예들에서, 'N'은 1과 같거나 더 큰 임의의 정수일 수 있다. 예를 들면, 장치(100)는 VOIP 전화기일 수 있고, 'N'은 3일 수 있으며, 장치(100)은 SMB 스위치일 수 있으며 'N'은 5일 수 있고, 장치(100)는 엔터프라이즈(Enterprise) 스위치일 수 있고 'N'은 48일 수 있으며, 또는 장치는 총 스위치일 수 있으며 'N'은 96일 수 있다.
본 발명의 다양한 실시예들에서, 장치들(114) 각각은, 예를 들면, 개인용 컴퓨터, 무선랜(WLAN) 장치, VOIP 장치, 핸드헬드 장치, 서버, 스위치, 라우터, 및 브리지와 같은 네트워킹 장치들일 수 있다. 본 발명의 다양한 실시예들에서, 장치들(114) 각각은, 예를 들면, 마이크로폰, 악기(instruments), 사운드 보드, 사운드 카드, 비디오 카메라, 미디어 플레이어, 그래픽 카드, 또는 기타 오디오 및/또는 비디오 장치들과 같은 A/V 설비일 수 있다. 또한, 장치들(114) 각각은, 멀티미디어 컨텐츠 및 관련 제어 및/또는 보조 데이터의 교환용의 오디오/비디오 브리징 및/또는 오디오/비디오 브리징 확장(extensions)(이후에는 총괄하여 오디오 비디오 브리징 또는 AVB로 참조됨)을 이용하는 것이 가능해질 수 있다.
본 발명의 다양한 실시예들에서, N-포트 장치(100) 및/또는 장치들(106) 각각은, 한 방향으로는 높은(더 높은) 데이터 레이트로 송신 및/또는 수신하고 다른 방향으로는 낮은(더 낮은) 데이터 레이트로 송신 및/또는 수신하는 것을 가능하게 할 수 있는 적절한 로직, 회로, 및/또는 코드를 포함할 수 있다.
본 발명의 다양한 실시예들에서, N-포트 장치(100)는 멀티미디어 컨텐츠 및 관련 제어 및/또는 보조 데이터의 교환을 위해 오디오/비디오 브리징 및/또는 오디오/비디오 브리징 확장들(이후에는 총괄하여, 오디오 비디오 브리징 또는 AVB로 언급함)을 이용하는 것이 가능해질 수 있다.
본 발명의 다양한 예시적 실시예들에서, 네트워크 포트 서브시스템들(1081, ..., 108N) 중의 하나 또는 그 이상은, 10Mbps, 100Mbps, 1Gbps, 및 10Gbps(10BASE-T, 100GBASE-TX, 1GBASE-T, 및/또는 10GBASE-T)와 같은 하나 또는 그 이상의 표준 레이트들; 잠재적으로는 40Gbps 및 100Gbps와 같은 표준화된 레이 트; 및/또는 2.5Gbps 및 5Gbps와 같은 비표준 레이트로 동작하는 것이 가능한 연선 PHY를 포함할 수 있다.
본 발명의 예시적인 실시예에서, 네트워크 포트 서브시스템들(1081, ..., 108N) 중의 하나 또는 그 이상은, 10Gbps(10GBASE-KX4 및/또는 10GBASE-KR)과 같은 하나 또는 그 이상의 표준 레이트들; 및/또는 2.5Gbps 및 5Gbps와 같은 비표준 레이트들로 동작하는 것이 가능한 백플레인(backplane) PHY를 포함할 수 있다.
본 발명의 예시적인 실시예에서, 네트워크 포트 서브시스템들(1081, ..., 108N) 중의 하나 또는 그 이상은, 10Mbps, 100Mbps, 1Gbps, 및 10Gbps와 같은 하나 또는 그 이상의 표준 레이트들; 잠재적으로는 40Gbps 및 100Gbps와 같은 표준화된 레이트들; 및/또는 2.5Gbps 및 5Gbps와 같은 비표준화된 레이트들로 동작하는 것이 가능한 광학적 PHY를 포함할 수 있다. 여기서, 광학적 PHY는 능동 광학 네트워크(passive optical network, PON) PHY일 수 있다.
또한, 링크 파트너들, 네트워크 포트 서브시스템들(1081, ..., 108N)의 하나 또는 그 이상은, 40Gbps CR4, ER4, KR4; 100Gbps CR10, SR10 및/또는 10Gbps LX4 및 CX4와 같은 다중레인(multi-lane) 토폴로지를 지원할 수 있다. 또한, KX, KR, SR, LR, LRM, SX, LX, CX, BX10, LX10과 같은 직렬 전기 및 카파(copper) 단일 채널 토폴로지가 지원될 수 있다. 비표준 속도 및 비표준 기술, 예를 들면, 단일 채널, 두 채널 또는 네 채널이 또한 지원될 수 있다. 더욱이, 다양한 속도로 PON과 같은 TDM 기술들이 N-포트 장치(100)에 의해 지원될 수 있다.
본 발명의 다양한 실시예들에서, 장치(100)는 하나 또는 그 이상의 인쇄회로기판에 존재할 수 있다. 여기서, 하나 또는 그 이상의 인쇄회로기판은 고정(fixed)되거나 모듈러(modular) 구성에 하우징(housing)되고 및/또는 통신상으로 결합될 수 있다. 모듈러, 또는 "섀시(chassis)" 접근에 있어서는, 포트들의 숫자 및 종류가 구성될 수 있다.
도 1b는 본 발명의 일 실시예에 따라 예시적인 단일-포트 장치를 나타내는 블록 다이어그램이다. 도 1b를 참조하면, 단일-포트 장치(150)는 호스트(152) 및 네트워크 포트 서브시스템(158)을 포함할 수 있다. 단일-포트 장치(150)는 도 1에 대해 설명된 N-포트 장치(100)에 유사하거나 어떤 경우에는 심지어 동일할 수 있다. 여기서, N-포트 장치(100)는, 스위치, 브리지, 라우터, 또는 네트워크 코어에서 전형적으로 발견되는 기타 장치에 대한 더 많은 예들일 수 있고, 반면 단일-포트 장치(150)는 PC 또는 서버와 같은 네트워크 에지에서 장치에 대한 더 많은 예들일 수 있다.
호스트(152)는 OSI 모델에서 레이어 2 및 더 높은 레이어의 동작성을 가능하게 하도록 동작가능할 수 있는 적절한 로직, 회로, 및/또는 코드를 포함할 수 있다. 또한, 호스트는 어떤 다양한 컴퓨팅 및/또는 데이터 처리 기능들을 수행하도록 동작가능한 적절한 로직, 회로, 및/또는 코드를 포함할 수 있다. 호스트(152)는 도 1a에 대해 설명된 프로세서(118), 메모리(116), 클럭(110)과 유사할 수 있는 프로세서(158), 메모리(156), 클럭(160)을 포함할 수 있다.
네트워크 포트 서브시스템(158)은 도 1a에 대해 설명된 네트워크 포트 서브시스템들(1081, ..., 108N) 중의 하나와 유사하거나 동종일 수 있다.
도 1의 N-포트 장치(100)는 주된 네트워킹 장치일 수 있는 반면에 네트워킹은 장치(150)의 2차적인 기능일 수 있다. 여기서, 장치(150)는 사용자에게 데이터 및/또는 서비스들을 제공하는 것을 포함할 수 있는 주요 기능을 용이하게 하도록 네트워크 기능들을 이용할 수 있다. 그러나, 네트워킹이 장치(150)의 2차적 기능일 수 있지만, 네트워킹 포트 서브시스템(158)의 총 처리량(throughput)에 기초한 장치(150)의 하나 또는 그 이상의 부분들의 듀티 싸이클링(duty cycling)은 장치(150)에서 상당히 전력 소모를 감소시키는 것을 여전히 가능하게 할 수 있다. 여기서, 네트워크 포트 서브시스템(158)과 관련되고 및/또는 일반적으로 장치(150)의 네트워킹 기능들과 관련된 장치(150)의 하나 또는 그 이상의 부분들은, 복수의 구성들 사이에서 듀티 싸이클링될 수 있다. 예를 들면, 네트워크 포트 서비스시템(158)은 버스(154)(예를 들어 154)를 통해 호스트(152)와 통신할 수 있고 네트워크 포트 서브시스템(158)과 호스트(152) 사이에 교환되는 트래픽은 상당한 비율의 버스(154) 상에서의 트랜잭션(transactions)을 포함할 수 있다. 따라서, 더 적은 데이터가 링크(112)를 통해 통신되는 경우에, 버스(154) 및/또는 그의 컨트롤러들은 그에 따라 하나 또는 그 이상의 낮은(더 낮은) 속도 구성과 하나 또는 그 이상 높은(더 높은) 속도 구성 사이에서 듀티 싸이클링될 수 있다. 이와 유사하게, 메모리(156)의 부분들은, 네트워크 포트 서브시스템(158)과 호스트(152) 사이에서 통신 되는 데이터를 버퍼링할 수 있고, 호스트(152)와 네트워크 포트 서브시스템(158) 사이에서 통신될 데이터 보다 더 적은 데이터일 수 있는 하나 또는 그 이상의 시간 간격들 중의 하나 또는 그 이상의 부분들을 위해 파워 다운(power down)될 수 있다.
도 2a는 본 발명의 일 실시예에 따라, 장치의 총 처리량에 기초하여 네트워크 장치의 하나 또는 그 이상의 부분을 듀티 싸이클링(duty cycling)하는 것을 나타내는 다이어그램이다. 도 2a를 참조하면, 본 발명의 예시적인 실시예에서, 장치는 두 개의 네트워크 포트들을 포함할 수 있고 두 포트들에 대해 들어오고 나가는 데이터를 처리할 것을 필요로 할 수 있다. 결과적으로, 손상되거나 손실된 데이터를 방지하기 위해, 오버플로우 또는 언더플로우된 버퍼들로부터, 예를 들면, 장치가 데이터를 처리하는 레이트, 즉, 장치의 데이터 처리 용량(data processing capacity)은 두 개의 포트들 상에서 결합된 들어오고 나가는 데이터에 속도를 맞출 필요가 있다. 따라서, 장치의 네트워크 포트들의 총 처리량은 장치의 하나 또는 그 이상의 부분들의 동작을 제어하도록 이용될 수 있다. 여기서, 장치의 하나 또는 그 이상의 콤퍼넌트(components), 또는 콤퍼넌트들의 부분들은 그 시간 간격 동안 장치의 총 처리량에 대한 한계(limit)에 기초하여 그 시간 간격 동안 듀티 싸이클링될 수 있다.
예시적인 시간간격(t1) 동안, 포트 1 및 2는 네트워크 장치(M.A.T)에 의해 지원되는 최대 총 처리량의 25%까지 지원하도록 결합할 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 또는 콤퍼넌트의 부분들은 시간 간격(t1)의 100%에 대해 M.A.T의 25%를 핸들링하도록 구성될 수 있다. 예시적인 시간 간격(t2) 동안, 포트 1 및 2는 M.A.T의 50% 까지 지원하도록 결합할 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 또는 콤퍼넌트의 부분들은, 시간 간격(t2)의 50% 에 대해 M.A.T의 25% 를 핸들링하고, 시간 간격(t2)의 50%에 대해 M.A.T의 75% 를 핸들링하도록 구성될 수 있다. 예시적인 시간 간격(t3) 동안, 포트 1 및 2는 M.A.T의 75% 까지를 지원하도록 결합할 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 또는 콤퍼넌트의 부분들은 시간 간격(t3)의 100% 에 대해 M.A.T의 75% 를 핸들링하도록 구성될 수 있다. 예시적인 시간 간격(t4) 동안, 포트 1 및 2는 M.A.T의 50% 까지 지원하도록 결합할 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 또는 콤퍼넌트의 부분들은 시간 간격(t2)의 50%에 대해 M.A.T의 25% 를 핸들링하고, 시간 간격(t4)의 50% 에 대해 M.A.T의 75% 를 핸들링하도록 구성될 수 있다. 예시적인 시간 간격(t5) 동안, 포트 1 및 2는 M.A.T의 25% 까지 지원하도록 결합할 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 또는 콤퍼넌트의 부분들은 시간 간격(t5)의 100% 에 대해 M.A.T의 25%를 핸들링하도록 구성될 수 있다.
도 2b는 본 발명의 일 실시예에 따라, 소정의 시간 간격 동안 장치의 총 처리량에 기초하여 네트워크 장치의 하나 또는 그 이상의 부분을 듀티 싸이클링하는 것을 나타내는 다이어그램이다. 도 2b를 참조하면, 본 발명의 예시적인 실시예에서, 장치는 각각이 복수의 표준 및/또는 비표준 데이터 레이트를 지원할 수 있는 N 포트들을 포함할 수 있다. 손상 또는 손실된 데이터를 방지하기 위해, 오버플로우 또는 언더플로우된 버퍼들로부터, 예를 들면, 장치가 데이터를 처리하는 레이트, 즉 장치의 데이터 처리 성능이 N 포트들 상에서 결합된 들어오고 나가는 데이터와 속도를 맞출 필요가 있을 수 있다. 따라서, 장치의 네트워크 포트들의 총 처리량은 장치의 하나 또는 그 이상의 부분들의 동작을 제어하도록 이용될 수 있다. 여기서, 장치의 하나 또는 그 이상의 콤퍼넌트, 또는 콤퍼넌트의 부분들은 그 시간 간격 동안 장치의 총 처리량에 기초하여 그 시간 간격 동안 듀티 싸이클링될 수 있다.
예시적인 시간 간격(t1) 동안, N 포트들은 M.A.T의 10% 까지 지원하도록 결합할 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 콤퍼넌트의 부분들은 시간 간격(t1)의 10% 에 대해 M.A.T의 100% 를 핸들링하고, 시간 간격(t1)의 90% 에 대해 M.A.T의 0% 를 핸들링하도록 구성될 수 있다. 예시적인 시간 간격(t2) 동안, N 포트들은 M.A.T의 40% 까지 지원하도록 결합할 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 또는 콤퍼넌트의 부분들은 시간 간격(t2)의 40% 에 대해 M.A.T의 100% 를 핸들링하고, 시간 간격(t2)의 60% 에 대해 M.A.T의 0% 를 핸들링하도록 구성될 수 있다. 예시적인 시간 간격(t3) 동안, N 포트들은 M.A.T의 70% 까지 지원하도록 결합할 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 콤퍼넌트의 부분들은 시간 간격(t3)의 70% 에 대해 M.A.T의 100% 를 핸들링하고, 시간 간격(t3)의 30% 에 대해 M.A.T의 0% 를 핸들링하도록 구성될 수 있다. 예시적인 시간 간격(t4) 동안, N 포트들은 M.A.T의 85% 까지 지원하도록 결합할 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 콤퍼넌트의 부분들은 시간 간격(t4)의 85% 에 대해 M.A.T의 100% 를 핸들링하고, 시간 간격(t4)의 15% 에 대해 M.A.T 의 0% 를 핸들링하도록 구성될 수 있다. 예시적인 시간 간격(t5) 동안, 포트들, N 포트들은 M.A.T의 20% 까지 지원하도록 결합할 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 콤퍼넌트의 부분들은, 시간 간격(t5)의 20% 에 대해 M.A.T의 100% 를 핸들링하고, 시간 간격(t5)의 80% 에 대해 M.A.T의 0% 를 핸들링하도록 구성될 수 있다.
도 2c는 본 발명의 일 실시예에 따라, 장치의 총 처리량에 기초하여 네트워크 장치의 하나 또는 그 이상의 부분들을 듀티 싸이클링하는 것을 나타내는 다이어그램이다. 도 2c를 참조하면, 본 발명의 예시적인 실시예에서, 장치는 각각이 1 Gbps 풀-듀플렉스(full-duplex)(5 Gbps의 M.A.T에 상응하는) 또는 500 Mbps 풀-듀플렉스로 동작할 수 있는 5 개의 포트들을 포함할 수 있고, 여기서 500 Mbps는 5 개의 포트들 각각에 의해 지원되는 비표준 데이터 레이트일 수 있다. 여기서, 1 Gbps 및 500 Mbps는 단지 예시적인 데이터 레이트일 뿐이고 본 발명은 이러한 것들로 제한되지는 않는다. 손상 또는 손실된 데이터를 방지하기 위해, 오버플로우 또는 언더플로우된 버퍼들로부터, 예를 들면, 장치가 데이터를 처리하는 레이트, 즉, 장치의 데이터 처리 성능은 5 개의 포트들 상에서 결합된 들어오고 나가는 데이터와 속도를 맞출 필요가 있을 수 있다. 따라서, 장치의 네트워크 포트들의 총 처리량은 장치의 하나 또는 그 이상의 부분들의 동작을 제어하도록 이용될 수 있다. 여기서, 장치의 하나 또는 그 이상의 콤퍼넌트, 콤퍼넌트의 부분들은, 소정 시간 간격 동안 장치의 총 처리량에 기초하여 그 시간 간격 동안 듀티 싸이클링될 수 있다.
예시적인 시간 간격(t1) 동안, 포트 1 및 2는 1Gbps로 동작하고 있을 수 있 고, 포트 2-5는 아이들(idle)일 수 있고 가능하다면 연결되지 않을 수 있다. 따라서, 시간 간격(t1) 동안 장치의 총 처리량에 대한 한계는 2 Gbps일 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 또는 콤퍼넌트의 부분들은, 시간 간격(t1)의 100% 에 대해 2 Gbps 총 처리량을 핸들링하도록 구성될 수 있다. 예시적인 시간 간격(t2) 동안, 포트(1-3)은 1 Gbps로 동작하고 있을 수 있고, 포트 4 및 5는 아이들(idle)일 수 있고 가능하다면 연결되지 않을 수 있다. 따라서, 시간 간격(t2) 동안의 장치의 총 처리량에 대한 한계는 3 Gbps일 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 콤퍼넌트의 부분들은 시간 간격(t2)의 66.6% 에 대해 2Gbps 를 핸들링하고 시간 간격(t2)의 33.4% 동안 5 Gbps 총 처리량을 핸들링하도록 구성될 수 있다. 예시적인 시간 간격(t3) 동안, 포트들 1-4 는 1 Gbps로 동작할 수 있다. 그리하여, 시간 간격(t3) 동안 장치의 총 처리량에 대한 한계는 4 Gbps 일 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 콤퍼넌트의 부분들은 시간 간격(t2)의 33.4% 에 대해 2 Gbps를 핸들링하고 시간 간격(t3)의 66.6% 에 대해 5 Gbps의 총 처리량을 핸들링하도록 구성될 수 있다. 예시적인 시간 간격(t4) 동안, 포트들 1, 4, 5는 1 Gbps로 동작할 수 있고 포트 2는 500Mbps로 동작할 수 있으며, 이들은 장치에 의해 지원되는 비표준 데이터 레이트일 수 있다. 그리하여, 시간 간격(t3) 동안 장치의 총 처리량에 대한 한계는 3.5 Gbps일 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 콤퍼넌트의 부분들은 시간 간격(t4)의 50% 에 대해 2 Gbps를 핸들링하고 시간 간격(t4)의 50% 에 대해 5 Gbps의 총 처리량을 핸들링하도록 구성될 수 있다. 예시적인 시간 간격(t5) 동안, 포트들 1 내지 5는 각각 500 Mbps로 동작할 수 있다. 그리하여, 시간 간격(t5) 동안 장치의 총 처리량에 대한 한계는 2.5 Gbps일 수 있다. 따라서, 장치의 하나 또는 그 이상의 콤퍼넌트, 콤퍼넌트의 부분들은 시간 간격(t5)의 83.3% 에 대해 2 Gbps를 핸들링하고, 시간 간격(t5)의 17.7%에 대해 5 Gbps의 총 처리량을 핸들링하도록 구성될 수 있다.
도 3은 본 발명의 일 실시예에 따라, 네트워크 장치에 통신상으로 결합되는 복수의 네트워크 링크들의 총 처리량에 기초하여 네트워크 장치의 부분을 구성하기 위한 예시적인 단계들을 나타내는 플로우 챠트이다. 도해를 위해, 예시적인 단계들은 N- 포트 장치(100)를 참조하여 설명된다. 도 3을 참조하면, 시작 단계(302)에 계속하여, 예시적인 단계들은 단계(304)로 진행된다. 단계 304에서, 시간 간격(t1) 동안 링크들(1121, ..., 112N)의 총 처리량에 대한 한계가 결정될 수 있다. 여기서, 링크들(1121, ..., 112N)의 총 처리량에 대한 한계는, 다양한 이유로 인해 장치(100)에 의해 지원되는 최대 총 처리량보다 작을 수 있다. 예를 들어, 네트워킹 포트 서브시스템들(108) 중의 하나 또는 그 이상은 네트워크 장치(113) 에 대해 연결되지 않을 수 있고, 또는 그것이 통신상으로 결합되는 장치(114)의 한계로 인해 최대 속도보다 작은 속도로 동작할 수 있다. 추가적으로 혹은 다르게는, 데이터 레이트는 에너지를 보존하기 위해 전력 요청 및/또는 요구에 기인하여 제한될 수 있다. 여기서, "EEE(Energy Efficient Ethernet)" 로 불려지는 하나 또는 그 이상의 기술들은, 장치(100)의 전력 소모를 유지하도록 이용될 수 있고, 최대 지원 데이터 레이트보다 더 낮은 통신으로 귀결될 수 있다. 예를 들어, "저 전력 IDLE" 및/또는 "서브셋 PHY" 의 다양한 변화들이 이용될 수 있다. 단계 304에 계속하여, 예시적인 단계들은 단계 306으로 진행될 수 있다.
단계 306에서, 듀티 싸이클링 파라미터들이 결정될 수 있다. 예시적인 파라미터들은, 장치(100)의 부분들이 구성될 수 있고, 구성(구성들)이 이용될 수 있으며, 하나 또는 그 이상의 구성들이 이용될 때, 하나 또는 그 이상의 구성들이 얼마나 오랫동안 이용될 수 있을지 등을 포함할 수 있다. 여기서, 다양한 듀티 싸이클링 파라미터들은, 원하는 데이터 처리 성능(들)을 성취하도록, 그리고 손실, 손상 및/또는 임계적으로(critically) 지연된 데이터를 방지하도록 구성될 수 있다. 본 발명의 몇몇 실시예들에서, 데이터의 종류는, 예를 들면, 레이턴스(latency)의 효과를 줄이도록 고려 또는 결정될 수 있다. 본 발명의 몇몇 실시예들에서, 예를 들어, 장치(100)에서 들어오고 나가는 트래픽을 버퍼링하기 위해 이용되는 하나 또는 그 이상의 메모리 소자들의 성능은, 듀티 싸이클링 파라미터들을 결정할 때 고려될 수 있다. 여기서, 장치(100)를 듀티 싸이클링하기 위한 파라미터들은 오버플로우 및/또는 언더플로우된 버퍼들을 방지하도록 결정될 수 있다. 단계 306에 계속하여, 예시적인 단계들은 단계 308로 진행될 수 있다. 단계 308에서, 단계 306에서 결정된 파라미터들을 이용하는 장치의 듀티 싸이클링이 구현될 수 있다. 여기서, 손실 및/또는 손상된 데이터를 방지하기 위해, 새로운 듀티 싸이클링 파라미터들을 구현하기 위한 시간 순간(time instant)이 결정될 수 있고, 장치는 그러한 결정된 시간 순간에서 재구성될 수 있다. 단계 308에 계속하여, 예시적인 단계들은 단계 304로 돌아갈 수 있고 시간 간격 t1 및/또는 t2의 완료까지 단계 306에서 결정된 파라미터들을 이용하여 동작한다.
장치의 총 처리량에 기초하여 네트워크 장치를 듀티 싸이클링하기 위한 방법 및 시스템의 예시적인 측면들이 제공된다. 본 발명의 예시적인 실시에에서, 시간 간격 동안 네트워크 장치(200)의 총 들어오고 및/또는 나가는 데이터에 대한 한계가 결정될 수 있다. 데이터의 처리는 그러한 결정에 기초하여 듀티 싸이클링될 수 있다. 장치(200)는 소정의 시간 간격의 제1 부분 동안 제1 레이트로 데이터를 처리하고 그 시간 간격의 나머지 부분 동안 제2 레이트로 그 데이터를 처리할 수 있다. 여기서, 장치(200)의 하나 또는 그 이상의 콤퍼넌트, 또는 콤퍼넌트의 부분들은, 그러한 시간 간격의 제1 부분 동안 슬로우 다운 또는 파워 다운될 수 있다. 장치(200)의 예시적인 콤퍼넌트들은 하나 또는 그 이상의 네트워크 포트 서브시스템들(108), 스위치 구조 서브시스템들(102), 제어 및/또는 관련 서브 시스템들(104), 및/또는 호스트들(152)을 포함할 수 있다. 본 발명의 몇몇 실시예들에서, 장치(100)는 이더넷 프로토콜들을 이용하여 통신할 수 있다. 따라서, 장치(100)의 전력 소모는 "저 전력 아이들(low power idle)" 및/또는 "서브셋 PHY"와 같은 하나 또는 그 이상의 EEE를 이용하여 관리될 수 있다.
시간 간격의 지속시간은 들어오고 나가는 데이터의 종류에 기초할 수 있다. 시간 간격의 지속시간은 시간 간격 동안 네트워크 장치(200)의 총 들어오고 및/또는 나가는 데이터에 대한 한계에 기초할 수 있다. 시간 간격의 제1 부분의 지속시간은 그 시간 간격 동안 네트워크 장치(200)의 총 들어오고 및/또는 나가는 데이터 에 대한 한계에 기초할 수 있다. 그 시간 간격의 제1 부분 동안 장치에 의해 소모되는 전력은 그 시간 간격의 나머지 부분 동안 장치에 의해 소모되는 전력보다 낮을 수 있다. 제1 데이터 레이트 및 제2 데이터 레이트는, 그 시간 간격 동안 네트워크 장치(200)의 총 들어오고 및/또는 나가는 데이터에 대한 한계에 기초하여 각각 결정될 수 있다. 장치가 그 시간 간격 동안 데이터를 처리하는 평균 레이트는, 허용오차(tolerance) 이내에서, 상기 시간 간격 동안 네트워크 장치(200)의 총 들어오고 및/또는 나가는 데이터에 대한 한계와 동일할 수 있다.
본 발명의 또 다른 실시예는 기계 및/또는 컴퓨터 가독 스토리지 및/또는 매체를 제공할 수 있고, 이들은, 이들 상에 저장되고, 기계 및/또는 컴퓨터에 의해 실행가능한 적어도 하나의 코드부(code section)를 갖는, 기계 코드 및/또는 컴퓨터 프로그램을 가지며, 그에 의해 기계 및/또는 컴퓨터가 장치의 총 처리량에 기초하여 네트워크 장치를 듀티 싸이클링하기 위해 여기서 설명되는 바와 같은 단계들을 수행하도록 한다.
따라서, 본 발명은 하드웨어, 소프트웨어, 또는 하드웨어 및 소프트웨어의 조합으로 구현될 수 있다. 본 발명은 적어도 하나의 컴퓨터 시스템에서 중앙집중식(centralized fashion), 또는 몇몇 상호연결된 컴퓨터 시스템들에 걸쳐 상이한 구성요소들이 분포되어 있는 분산방식(distributed fashion)으로 구현될 수 있다. 여기서 설명되는 방법들을 수행하기 위해 적응되는 어떤 종류의 컴퓨터 시스템 도는 다른 장치가 적합하다. 하드웨어 및 소프트웨어의 전형적인 조합은, 로딩되어 실행될 때, 그것이 여기서 설명되는 방법들을 수행하도록 컴퓨터 시스템을 제어하 는 컴퓨터 프로그램을 갖는 범용 컴퓨터 시스템일 수 있다.
본 발명은 또한 컴퓨터 프로그램 제품에 내장될 수 있다. 그러한 컴퓨터 프로그램 제품은 여기서 설명되는 방법들의 구현을 가능하게 하는 모든 특징들을 포함하고, 컴퓨터 시스템에 로딩될 때, 이러한 방법들을 수행할 수 있다. 본 문맥에서의 컴퓨터 프로그램은 어떤 언어, 코드 또는 표기법, 명령들의 세트의 어떤 표현을 의미한다. 그러한 명령들의 세트는, 정보 처리 기능을 갖는 시스템이, a) 또 다른 언어, 코드 또는 표기법으로의 변환, b) 다른 유형적 형태로의 재현과 같은 것들 중의 하나 또는 둘 모두 이후에 또는 직접적으로 특정 기능을 수행하도록 한다.
본 발명은 실시예들을 참조하여 설명되지만, 본 발명의 범위로부터 벗어남이 없이 다양한 변경들이 수행될 수 있고 균등물들이 대체될 수 있음은 당해 기술 분야에서 숙련된 자들에 의해 이해될 것이다. 또한, 본 발명의 범위를 벗어남이 없이 본 발명의 지침에 특정 상황 또는 재료를 적응시키도록, 많은 개조들이 이뤄질 수 있다. 그러므로, 본 발명은 개시되는 특정 실시예들로 한정되는 것이 아니라, 첨부된 청구항들의 범위 내에 들어오는 모든 실시예들을 포함하도록 의도된다.
도 1a는 본 발명의 일 실시예에 따라 복수의 네트워크 장치들에 통신상으로 결합되는 예시적인 다중-포트 장치를 나타내는 블록 다이어그램이다.
도 1b는 본 발명의 일 실시예에 따라 예시적인 단일-포트 장치를 나타내는 블록 다이어그램이다.
도 2a는 본 발명의 일 실시예에 따라, 장치의 총 처리량에 기초하여 네트워크 장치의 하나 또는 그 이상의 부분을 듀티 싸이클링(duty cycling)하는 것을 나타내는 다이어그램이다.
도 2b는 본 발명의 일 실시예에 따라, 소정의 시간 간격 동안 장치의 총 처리량에 기초하여 네트워크 장치의 하나 또는 그 이상의 부분을 듀티 싸이클링하는 것을 나타내는 다이어그램이다.
도 2c는 본 발명의 일 실시예에 따라, 장치의 총 처리량에 기초하여 네트워크 장치의 하나 또는 그 이상의 부분들을 듀티 싸이클링하는 것을 나타내는 다이어그램이다.
도 3은 본 발명의 일 실시예에 따라, 네트워크 장치에 통신상으로 결합되는 복수의 네트워크 링크들의 총 처리량에 기초하여 네트워크 장치의 부분을 구성하기 위한 예시적인 단계들을 나타내는 플로우 챠트이다.

Claims (10)

  1. 소정의 시간 간격(time interval) 동안 네트워크 장치의 총(aggregate) 들어오고(ingress) 나가는(egress) 데이터에 대한 한계(limit)를 결정하는 단계; 및
    상기 결정에 기초하여 상기 네트워크 장치에 의해 상기 들어오고 나가는 데이터의 듀티 싸이클링 처리(duty cycling processing)하는 단계를 포함하며,
    상기 듀티 싸이클링 처리 단계는,
    상기 시간 간격 중의 제1 부분 동안은 제1 레이트로, 및 상기 시간 간격 중의 나머지 부분 동안은 제2 레이트로, 상기 들어오고 나가는 데이터를 상기 네트워크 장치에 의해 처리하는 단계를 포함하는 네트워킹 방법.
  2. 청구항 1에 있어서,
    상기 시간 간격의 일부 동안, 상기 네트워크 장치 중의 하나 또는 그 이상의 콤퍼넌트(compenents), 또는 상기 콤퍼넌트의 부분들(portions)을 파워 다운(power down) 또는 슬로우 다운(slow down)하는 단계를 포함하는, 네트워킹 방법.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 들어오고 나가는 데이터의 종류; 및
    상기 시간 간격 동안 상기 네트워크 장치의 총 들어오고 나가는 데이터에 대한 상기 한계; 중 하나 또는 그 이상에 기초하여, 상기 시간 간격 중의 지속시간(duration), 상기 시간 간격 중의 상기 제1 부분, 상기 시간 간격 중의 상기 나머지 부분을 결정하는 단계를 포함하는, 네트워킹 방법.
  5. 청구항 1에 있어서,
    상기 시간 간격 중의 상기 제1 부분 동안 상기 네트워크 장치에 의해 소모되는 전력은, 상기 시간 간격 중의 상기 나머지 부분 동안 상기 네트워크 장치에 의해 소모되는 전력보다 작은, 네트워킹 방법.
  6. 청구항 1에 있어서,
    상기 시간 간격 동안 상기 네트워크 장치의 총 들어오고 나가는 데이터에 대한 상기 한계에 기초하여 상기 제1 레이트 및 상기 제2 레이트를 결정하는 단계를 포함하는, 네트워킹 방법.
  7. 청구항 6에 있어서,
    상기 네트워크 장치가 상기 시간 간격 동안 상기 들어오고 나가는 데이터를 처리하는 평균 레이트는, 허용오차(tolerance) 이내에서, 상기 시간 간격 동안 상기 네트워크 장치의 총 처리량(aggregate throughput)에 대한 상기 한계와 동일한, 네트워킹 방법.
  8. 네트워크 장치에서의 하나 또는 그 이상의 회로들을 포함하며, 상기 하나 또는 그 이상의 회로들은:
    소정의 시간 간격(time interval) 동안 상기 네트워크 장치의 총 들어오고(ingress) 나가는(egress) 데이터에 대한 한계(limit)를 결정하고;
    상기 결정에 기초하여 상기 네트워크 장치에 의한 상기 들어오고 나가는 데이터의 듀티 싸이클 처리(duty cycle processing)를 하도록 동작가능하며,
    상기 하나 또는 그 이상의 회로들은,
    상기 시간 간격 중의 제1 부분 동안은 제1 레이트로 상기 들어오고 나가는 데이터를 처리하고, 상기 시간 간격 중의 나머지 부분 동안은 제2 레이트로 상기 들어오고 나가는 데이터를 처리하도록 동작가능한, 네트워킹 시스템.
  9. 청구항 8에 있어서,
    상기 하나 또는 그 이상의 회로들은 상기 시간 간격 중의 일부 동안 상기 네트워크 장치 중의 하나 또는 그 이상의 콤퍼넌트(components), 또는 상기 콤퍼넌트의 부분(portions)을 파워 다운(power down) 또는 슬로우 다운(slow down)하도록 동작가능한, 네트워킹 시스템.
  10. 삭제
KR1020080128839A 2007-12-17 2008-12-17 네트워크 장치의 총 처리량에 기초한 네트워크 장치의 부분들을 듀티 싸이클링하기 위한 방법 및 시스템 KR101004043B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US1425307P 2007-12-17 2007-12-17
US1429307P 2007-12-17 2007-12-17
US1426507P 2007-12-17 2007-12-17
US1427807P 2007-12-17 2007-12-17
US61/014,253 2007-12-17
US61/014,265 2007-12-17
US61/014,293 2007-12-17
US61/014,278 2007-12-17
US12/200,653 US8194548B2 (en) 2007-12-17 2008-08-28 Method and system for duty cycling portions of a network device based on aggregate throughput of the device
US12/200,653 2008-08-28

Publications (2)

Publication Number Publication Date
KR20090065470A KR20090065470A (ko) 2009-06-22
KR101004043B1 true KR101004043B1 (ko) 2010-12-31

Family

ID=40753088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080128839A KR101004043B1 (ko) 2007-12-17 2008-12-17 네트워크 장치의 총 처리량에 기초한 네트워크 장치의 부분들을 듀티 싸이클링하기 위한 방법 및 시스템

Country Status (5)

Country Link
US (5) US8284799B2 (ko)
KR (1) KR101004043B1 (ko)
CN (1) CN101510814B (ko)
HK (1) HK1139798A1 (ko)
TW (1) TWI419511B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9426006B2 (en) * 2007-02-07 2016-08-23 Valens Semiconductor Ltd. Low power partial functionality communication link
US7962670B2 (en) * 2007-06-06 2011-06-14 Lantiq Deutschland Gmbh Pin multiplexing
US20090097401A1 (en) * 2007-10-12 2009-04-16 Wael William Diab Method and system for configurable data rate thresholds for energy efficient ethernet
US7864794B2 (en) * 2007-10-12 2011-01-04 Broadcom Corporation Method and system for managing an energy efficient network utilizing audio video bridging
US8588254B2 (en) * 2007-12-17 2013-11-19 Broadcom Corporation Method and system for energy efficient signaling for 100mbps Ethernet using a subset technique
US8724464B2 (en) * 2007-12-17 2014-05-13 Broadcom Corporation Method and system for near continuous data rate limit adjustment via a plurality of link variables in an energy efficient network
US8284799B2 (en) 2007-12-17 2012-10-09 Broadcom Corporation Method and system for supporting a variable and energy efficient data rate using a duty cycling technique and multiple power states on an Ethernet link
US8275261B2 (en) * 2008-04-17 2012-09-25 Pmc Sierra Ltd Power saving in IEEE 802-style networks
US8073655B2 (en) * 2009-01-23 2011-12-06 At&T Intellectual Property Ii, L.P. Quantifying the impact of network latency on the end-to-end response time of distributed applications
US20120030320A1 (en) * 2010-07-30 2012-02-02 Broadcom Corporation Network power management
US20120120967A1 (en) * 2010-11-12 2012-05-17 Ali Ghiasi Universal Serial Interface
US9853761B2 (en) * 2010-12-20 2017-12-26 Telefonaktiebolaget Lm Ericsson (Publ) Passive optical network arrangement and method
US8634305B2 (en) * 2011-09-02 2014-01-21 Honeywell International Inc. Time triggered ethernet system testing means and method
ES2625257T3 (es) * 2011-12-09 2017-07-19 Huawei Technologies Co., Ltd. Método y aparato para reducir el consumo de energía de un equipo de intercambio de datos y el aparato y el equipo de intercambio de datos correspondientes
TWI528740B (zh) * 2013-10-29 2016-04-01 瑞昱半導體股份有限公司 多個傳輸埠的網路裝置
US9806960B2 (en) * 2013-11-25 2017-10-31 Google Inc. Method and system for adjusting heavy traffic loads between personal electronic devices and external services
US10320678B2 (en) * 2014-03-21 2019-06-11 Avago Technologies International Sales Pte. Limited Mapping control protocol time onto a physical layer
ES2962473T3 (es) * 2014-07-01 2024-03-19 Huawei Tech Co Ltd Método de control de transmisión de datos, equipo de red óptica pasiva, aparato y red óptica pasiva
TWI584606B (zh) 2014-07-29 2017-05-21 瑞昱半導體股份有限公司 乙太網路之訊號接收裝置及其控制方法
US10999124B1 (en) * 2014-12-05 2021-05-04 Marvell Asia Pte, Ltd. Rapid rate adaptation in NBASE-T ethernet
EP3226628B1 (en) * 2014-12-22 2019-11-06 Huawei Technologies Co., Ltd. Method and device for transmitting indication information
US9515932B2 (en) * 2015-02-06 2016-12-06 Oracle International Corporation Methods, systems, and computer readable media for conducting priority and compliance based message traffic shaping
US10069673B2 (en) 2015-08-17 2018-09-04 Oracle International Corporation Methods, systems, and computer readable media for conducting adaptive event rate monitoring
US10021130B2 (en) * 2015-09-28 2018-07-10 Verizon Patent And Licensing Inc. Network state information correlation to detect anomalous conditions
CN106921436B (zh) * 2015-12-26 2019-11-05 华为技术有限公司 用于对多种速率的数据进行处理的方法及装置
US10230595B2 (en) * 2016-06-09 2019-03-12 International Business Machines Corporation Method and system for monitoring networks with variable, virtual service rates
US10911210B2 (en) * 2019-01-25 2021-02-02 Cisco Technology, Inc. Time division duplex (TDD) full duplex (FDX) with a remote duty cycle (DS) framer
US11228465B1 (en) 2019-03-22 2022-01-18 Marvell Asia Pte, Ltd. Rapid training method for high-speed ethernet
US10771100B1 (en) 2019-03-22 2020-09-08 Marvell Asia Pte., Ltd. Method and apparatus for efficient fast retraining of ethernet transceivers
US11115151B1 (en) 2019-03-22 2021-09-07 Marvell Asia Pte, Ltd. Method and apparatus for fast retraining of ethernet transceivers based on trickling error
US11296904B1 (en) * 2019-05-22 2022-04-05 Marvell Asia Pte Ltd Asymmetric energy efficient ethernet
US11855817B2 (en) 2019-09-27 2023-12-26 Axonne, Inc. Wired communication system including asymmetrical physical layer devices
US11070409B2 (en) * 2019-09-27 2021-07-20 Axonne, Inc. Wired communication system including asymmetrical physical layer devices
US11784779B2 (en) 2021-12-09 2023-10-10 Marvell Asia Pte Ltd Automotive asymmetric ethernet using a frequency-division duplex scheme with a low-rate echo cancelation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856597B1 (en) * 2000-02-10 2005-02-15 Paradyne Corporation System and method for statistical control of power dissipation with host enforcement

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7606575B2 (en) * 1988-08-04 2009-10-20 Broadcom Corporation Remote radio data communication system with data rate switching
US5381450A (en) 1993-08-20 1995-01-10 Hitachi America, Ltd. Technique for automatically detecting the constellation size of a quadrature amplitude modulated (QAM) signal
DE19614979C2 (de) * 1995-04-20 2001-05-17 Fujitsu Ltd Hochfrequenz-Sende-Empfangs-Vorrichtung zur Datenkommunikation
US5596575A (en) * 1995-05-05 1997-01-21 Digital Equipment Corporation Automatic network speed adapter
US5784559A (en) * 1995-11-06 1998-07-21 Sun Microsystems, Inc. Full duplex flow control for ethernet networks
US5884041A (en) * 1996-03-13 1999-03-16 Ics Technologies, Inc. Method and apparatus for monitoring auto-negotiation progress
US5912895A (en) 1996-05-01 1999-06-15 Northern Telecom Limited Information network access apparatus and methods for communicating information packets via telephone lines
US5883894A (en) * 1996-12-30 1999-03-16 3Com Corporation Shared auto-negotiation logic for multiple port network devices
US6222825B1 (en) * 1997-01-23 2001-04-24 Advanced Micro Devices, Inc. Arrangement for determining link latency for maintaining flow control in full-duplex networks
US6085248A (en) * 1997-02-11 2000-07-04 Xaqtu Corporation Media access control transmitter and parallel network management system
US5923663A (en) * 1997-03-24 1999-07-13 Compaq Computer Corporation Method and apparatus for automatically detecting media connected to a network port
US5907553A (en) * 1997-04-08 1999-05-25 Level One Communications, Inc. Power savings in multiple technology physical layer devices supporting autonegotiation
US6052738A (en) * 1997-06-30 2000-04-18 Sun Microsystems, Inc. Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory
US6222852B1 (en) * 1997-10-10 2001-04-24 Nortel Networks Limited Method and apparatus for transmitting dual speed ethernet information (10BASE-T and 100BASE-TX) across a physical layer device service interface
US5999565A (en) 1997-10-15 1999-12-07 Cisco Technology, Inc. Data communication using a modifiable number of XDSL modems
TW387192B (en) 1998-03-17 2000-04-11 Winbond Electronics Corp A power saving method for networking system
US6067646A (en) 1998-04-17 2000-05-23 Ameritech Corporation Method and system for adaptive interleaving
US6115389A (en) * 1998-04-17 2000-09-05 Advanced Micro Devices, Inc. Auto-negotiation for multiple ports using shared logic
US6269104B1 (en) * 1998-04-21 2001-07-31 Hewlett- Packard Company Link control state machine for controlling a media access controller, a serial physical layer device and a media independent interface physical layer device
US6243369B1 (en) 1998-05-06 2001-06-05 Terayon Communication Systems, Inc. Apparatus and method for synchronizing an SCDMA upstream or any other type upstream to an MCNS downstream or any other type downstream with a different clock rate than the upstream
GB2337672B (en) 1998-05-20 2002-12-18 3Com Technologies Ltd Monitoring of connection between an ethernet hub and an end station
US6385208B1 (en) * 1998-06-02 2002-05-07 Cisco Technology, Inc. Serial media independent interface
US6349331B1 (en) * 1998-06-05 2002-02-19 Lsi Logic Corporation Multiple channel communication system with shared autonegotiation controller
US6289047B1 (en) * 1998-08-28 2001-09-11 Broadcom Corporation Dynamic regulation of power consumption of a high-speed communication system
US6477200B1 (en) 1998-11-09 2002-11-05 Broadcom Corporation Multi-pair gigabit ethernet transceiver
US6285892B1 (en) 1998-11-24 2001-09-04 Philips Electronics North America Corp. Data transmission system for reducing terminal power consumption in a wireless network
EP1240760A2 (en) * 1999-12-23 2002-09-18 Broadcom Corporation System and method for providing compatibility between different transceivers in a multi-pair communication system
US6816505B1 (en) * 2000-02-09 2004-11-09 Marvell International Ltd. Chip-to-chip interface for 1000 BASE T gigabit physical layer device
US6731692B1 (en) 2000-03-23 2004-05-04 Agere Systems Inc. Symbol encoding and decoding architecture for trellis-coded modulation in gigabit ethernet
US6618814B1 (en) * 2000-03-30 2003-09-09 Intel Corporation System for conserving power by ceasing at least one clock signal from PHY layer to MAC layer in network adapter if signal from cable is not detected
US7050517B1 (en) 2000-04-28 2006-05-23 National Semiconductor Corporation System and method suitable for receiving gigabit ethernet signals
US6937571B1 (en) * 2000-06-19 2005-08-30 Advanced Micro Devices, Inc. Method of testing a network device through a medium independent interface (MII)
US7068609B2 (en) * 2000-08-09 2006-06-27 Broadcom Corporation Method and apparatus for performing wire speed auto-negotiation
US6892252B2 (en) * 2000-09-21 2005-05-10 Michael Tate Asymmetric data path media access controller
US6795450B1 (en) * 2000-09-28 2004-09-21 Tdk Semiconductor Corporation Method and apparatus for supporting physical layer link-suspend operation between network nodes
US7292597B2 (en) * 2000-09-28 2007-11-06 Teridian Semiconductor Corp. Method and apparatus for transparent implementation of link-suspend capabilities in network devices
US7317691B2 (en) * 2000-09-28 2008-01-08 Teridian Semiconductor, Corp. Method for initializing a link suspend device for optimum receive recovery
US6973094B1 (en) * 2000-09-29 2005-12-06 Broadcom Corporation Packet-switched multiple-access network system with distributed fair priority queuing
US6952399B1 (en) * 2000-10-12 2005-10-04 Sprint Communications Company L.P. Method and apparatus for synchronizing the coding and decoding of information in an integrated services hub
US7570657B1 (en) * 2000-12-15 2009-08-04 Marvell International Ltd. Autonegotiation between 1000Base-X and 1000Base-T
US6993667B1 (en) * 2000-12-15 2006-01-31 Marvell International Ltd. Apparatus for automatic energy savings mode for ethernet transceivers and method thereof
US7221668B2 (en) * 2000-12-22 2007-05-22 Terahop Networks, Inc. Communications within population of wireless transceivers based on common designation
DE60238807D1 (de) * 2001-03-02 2011-02-17 Broadcom Corp Verfahren und Vorrichtung zur Durchführung eines diagnostischen Tests unter Zuhilfenahme eines Transceivers
US6891841B2 (en) 2001-03-12 2005-05-10 Advent Networks, Inc. Time division multiple access over broadband modulation method and apparatus
US7116682B1 (en) * 2001-03-19 2006-10-03 Cisco Technology, Inc. Methods and apparatus for dynamic bandwidth adjustment
US20020157030A1 (en) * 2001-04-19 2002-10-24 International Business Machines Corporation Power conservation in communication systems
US6791942B2 (en) * 2001-06-20 2004-09-14 General Instrument Corporation Dynamic ethernet power management
US7466668B2 (en) * 2001-08-24 2008-12-16 Hewlett-Packard Development Company, L.P. Reduced pin-count system interface for gigabit ethernet physical layer devices
US7577857B1 (en) * 2001-08-29 2009-08-18 3Com Corporation High speed network interface with automatic power management with auto-negotiation
US20030053493A1 (en) * 2001-09-18 2003-03-20 Joseph Graham Mobley Allocation of bit streams for communication over-multi-carrier frequency-division multiplexing (FDM)
US7272114B1 (en) * 2001-10-24 2007-09-18 Marvell International Ltd. Physical layer and physical layer diagnostic system with reversed loopback test
US7042893B1 (en) * 2001-12-05 2006-05-09 Marvell International Ltd. Serial media independent interface with double data rate
TW538612B (en) * 2001-12-13 2003-06-21 Via Tech Inc Power-saving method of physical device and the device thereof
TW546931B (en) * 2002-04-03 2003-08-11 Via Tech Inc Method and relevant device for reducing power consumption of network connecting system
US7003331B2 (en) * 2002-06-26 2006-02-21 Lenovo (Singapore) Pte. Ltd. Apparatus, method and program to optimize battery life in a wireless device
US7124330B2 (en) * 2002-09-27 2006-10-17 Broadcom Corporation Physical layer loop back method and apparatus
US7343425B1 (en) * 2003-02-21 2008-03-11 Marvell International Ltd. Multi-speed serial interface for media access control and physical layer devices
TWI221560B (en) * 2003-04-07 2004-10-01 Via Tech Inc Integrated reduced media independent interface
TWI221369B (en) * 2003-04-29 2004-09-21 Via Tech Inc Device and method for adjusting the frequency of the timing signal
US7356561B2 (en) 2003-05-01 2008-04-08 Lucent Technologies Inc. Adaptive sleeping and awakening protocol for an energy-efficient adhoc network
EP1494407B1 (en) 2003-06-30 2007-06-27 Nokia Corporation Low energy communication mode
US8705571B2 (en) * 2003-08-13 2014-04-22 Qualcomm Incorporated Signal interface for higher data rates
US7308058B2 (en) * 2003-10-27 2007-12-11 Rambus Inc. Transparent multi-mode PAM interface
US7149397B2 (en) * 2004-03-04 2006-12-12 Cisco Technology, Inc. 10/100/1000Base-T small-form-factor-pluggable module
US7356047B1 (en) * 2004-04-24 2008-04-08 Cisco Technology, Inc. 10/100/1000/2500 Mbps serial media independent interface (SGMII)
US7668194B2 (en) * 2004-05-21 2010-02-23 Intel Corporation Dual speed interface between media access control unit and physical unit
US8046488B2 (en) * 2004-05-21 2011-10-25 Intel Corporation Dynamically modulating link width
JP2005337740A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 高速インターフェース回路検査モジュール、高速インターフェース回路検査対象モジュールおよび高速インターフェース回路検査方法
US7787403B2 (en) * 2004-12-23 2010-08-31 Intel Corporation Apparatus and method for adjusting a duty cycle to save power in a computing system
US7573940B2 (en) * 2005-12-07 2009-08-11 Intel Corporation Data transmission at energy efficient rates
ATE513369T1 (de) * 2006-04-26 2011-07-15 Qualcomm Inc Drahtlose gerätekommunikation mit mehreren peripheriegeräten
US8130777B2 (en) * 2006-05-26 2012-03-06 Agere Systems Inc. Link layer device with clock processing hardware resources shared among multiple ingress and egress links
US8437352B2 (en) * 2006-05-30 2013-05-07 Broadcom Corporation Method and system for power control based on application awareness in a packet network switch
US8948166B2 (en) * 2006-06-14 2015-02-03 Hewlett-Packard Development Company, Lp. System of implementing switch devices in a server system
US8363583B2 (en) * 2006-12-15 2013-01-29 Qualcomm Incorporated Channel access scheme for ultra-wide band communication
US8693482B2 (en) * 2007-01-03 2014-04-08 Alcatel Lucent Apparatus, and associated method, for facilitating multi-media service in an ethernet network
US7840876B2 (en) 2007-02-20 2010-11-23 Qimonda Ag Power savings for memory with error correction mode
US8218567B2 (en) 2007-03-12 2012-07-10 Broadcom Corporation Method and system for reducing transceiver power via a variable signal constellation
US8254248B2 (en) * 2007-03-20 2012-08-28 Broadcom Corporation Method and system for implementing redundancy for streaming data in audio video bridging networks
US20090097401A1 (en) 2007-10-12 2009-04-16 Wael William Diab Method and system for configurable data rate thresholds for energy efficient ethernet
US7864794B2 (en) 2007-10-12 2011-01-04 Broadcom Corporation Method and system for managing an energy efficient network utilizing audio video bridging
US8312307B2 (en) * 2007-11-07 2012-11-13 Intel Corporation Systems and methods for reducing power consumption during communication between link partners
US20090124233A1 (en) * 2007-11-09 2009-05-14 Morris Robert P Methods, Systems, And Computer Program Products For Controlling Data Transmission Based On Power Cost
US8724464B2 (en) * 2007-12-17 2014-05-13 Broadcom Corporation Method and system for near continuous data rate limit adjustment via a plurality of link variables in an energy efficient network
US8588254B2 (en) 2007-12-17 2013-11-19 Broadcom Corporation Method and system for energy efficient signaling for 100mbps Ethernet using a subset technique
US8284799B2 (en) 2007-12-17 2012-10-09 Broadcom Corporation Method and system for supporting a variable and energy efficient data rate using a duty cycling technique and multiple power states on an Ethernet link
US8005370B2 (en) * 2008-12-10 2011-08-23 Applied Micro Circuits Corporation Reference clock rate detection for variable rate transceiver modules

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856597B1 (en) * 2000-02-10 2005-02-15 Paradyne Corporation System and method for statistical control of power dissipation with host enforcement

Also Published As

Publication number Publication date
US20130163614A1 (en) 2013-06-27
US20090154350A1 (en) 2009-06-18
HK1139798A1 (en) 2010-09-24
US8284799B2 (en) 2012-10-09
TWI419511B (zh) 2013-12-11
US20090154355A1 (en) 2009-06-18
US20090154593A1 (en) 2009-06-18
TW200943816A (en) 2009-10-16
US8116304B2 (en) 2012-02-14
CN101510814B (zh) 2013-04-24
CN101510814A (zh) 2009-08-19
US8194548B2 (en) 2012-06-05
US8184539B2 (en) 2012-05-22
US20090154490A1 (en) 2009-06-18
KR20090065470A (ko) 2009-06-22

Similar Documents

Publication Publication Date Title
KR101004043B1 (ko) 네트워크 장치의 총 처리량에 기초한 네트워크 장치의 부분들을 듀티 싸이클링하기 위한 방법 및 시스템
US8588254B2 (en) Method and system for energy efficient signaling for 100mbps Ethernet using a subset technique
TWI459750B (zh) 一種構建網路的方法和系統
US8356190B2 (en) Method and system for energy efficient communication among one or more interfaces in a communication path
US8724464B2 (en) Method and system for near continuous data rate limit adjustment via a plurality of link variables in an energy efficient network
TWI423617B (zh) 一種聯網方法及系統
US8804578B2 (en) Method and system for jitter and frame balance and/or rebalance for EEE refresh cycles
US9219651B2 (en) Method and system for dynamically determining when to train Ethernet link partners to support energy efficient Ethernet networks
US20090097401A1 (en) Method and system for configurable data rate thresholds for energy efficient ethernet
US20120188885A1 (en) Method and system for self-adapting dynamic power reduction mechanism for physical layer devices in packet data networks
TWI439078B (zh) 一種網路方法及系統
US20110022699A1 (en) Method And System For PHY Initiated Wake-Up In Energy Efficient Ethernet Networks
KR20090065465A (ko) 하나 또는 그 이상의 유휴 채널(들) 상에서 구별된 물리적 패턴을 이용하여 레이트의 및/또는 전력 소비의 변화를 나타내기 위한 방법 및 시스템
US8565269B2 (en) Method and system for MAC and PHY synchronization for energy efficient networking
US9391870B2 (en) Method and system for symmetric transmit and receive latencies in an energy efficient PHY
EP2161879B1 (en) Method comprising determining when to refresh an outdated parameter in an ethernet link, corresponding system and corresponding machine-readable storage
EP2073437B1 (en) Method and system for duty cycling portions of a network device based on aggregate throughput of the device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151215

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161208

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee