KR101003651B1 - Liquid crystal display device and fabricating method thereof - Google Patents

Liquid crystal display device and fabricating method thereof Download PDF

Info

Publication number
KR101003651B1
KR101003651B1 KR1020040050808A KR20040050808A KR101003651B1 KR 101003651 B1 KR101003651 B1 KR 101003651B1 KR 1020040050808 A KR1020040050808 A KR 1020040050808A KR 20040050808 A KR20040050808 A KR 20040050808A KR 101003651 B1 KR101003651 B1 KR 101003651B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
substrate
wiring
image display
Prior art date
Application number
KR1020040050808A
Other languages
Korean (ko)
Other versions
KR20060001655A (en
Inventor
강동호
석대영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040050808A priority Critical patent/KR101003651B1/en
Publication of KR20060001655A publication Critical patent/KR20060001655A/en
Application granted granted Critical
Publication of KR101003651B1 publication Critical patent/KR101003651B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정미충진영역을 제거할 수 있는 액정표시장치 및 그 제조방법에 관한 것으로, 제1 및 제2기판과, 상기 제1기판 상에 종횡으로 배열되는 데이터라인 및 게이트라인들에 의해 복수의 화소들이 형성된 화상표시부과, 상기 게이트라인의 일측과 전기적으로 연결되며, 게이트구동IC가 실장되고, 상기 게이트구동IC와 전기적으로 접속되는 제1게이트신호전송배선이 형성된 게이트TCP과, 상기 데이터라인의 일측과 전기적으로 연결되며, 데이터구동IC가 실장되고, 상기 데이터구동IC와 전기적으로 접속되는 제2게이트신호전송배선이 형성된 데이터TCP와, 상기 데이터TCP에 화상정보, 게이트제어신호를 공급하는 데이터PCB와, 상기 제1기판 상에 형성되고, 상기 제1게이트신호전송배선과 제2게이트신호전송배선을 전기적으로 연결하며, 상기 데이터PCB로부터 공급된 게이트제어신호를 제1게이트신호전송배선을 통해 게이트TCP에 공급하는 LOG배선 및 상기 화상표시부의 외곽을 따라 형성된 더미컬럼스페이서를 포함하여 구성되며, 상기 더미컬럼스페이서와 대응하는 영역의 제1LOG배선이 투명전극패턴으로 형성된 액정표시장치를 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device capable of removing an unfilled liquid crystal region and a method of manufacturing the same. An image display unit formed with pixels of the gate line, a gate TCP having a first gate signal transmission line electrically connected to one side of the gate line, mounted with a gate driver IC, and electrically connected to the gate driver IC, and the data line A data TCP electrically connected to one side of the data driver IC, a data driver IC mounted thereon, and a second gate signal transmission line electrically connected to the data driver IC; and data supplying image information and a gate control signal to the data TCP. A PCB formed on the first substrate and electrically connecting the first gate signal transmission line and the second gate signal transmission line to the data PCB. And a dummy column spacer formed along the periphery of the image display unit and a LOG wiring for supplying the gate control signal supplied to the gate TCP through the first gate signal transmission wiring. Provided is a liquid crystal display device in which 1LOG wiring is formed of a transparent electrode pattern.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATING METHOD THEREOF}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATING METHOD THEREOF}

도1은 종래 액정표시장치의 단면을 나타낸 도면.1 is a cross-sectional view of a conventional liquid crystal display device.

도2는 본 발명에 의한 액정표시장치의 일부를 나타낸 도면.2 is a view showing a part of a liquid crystal display device according to the present invention;

도3은 도2의 I-I'의 단면을 나타낸 도면.3 is a cross-sectional view taken along line II ′ of FIG. 2;

도4a~도4d는 본 발명에 의한 액정표시장치의 제조공정을 나타낸 것으로, 도2의 I-I'의 단면에 따른 공정단면을 나타낸 도면.4A to 4D show a manufacturing process of the liquid crystal display according to the present invention, showing a process cross section taken along the line II ′ of FIG. 2.

*** 도면의 주요부분에 대한 부호의 설명 ****** Explanation of symbols for main parts of drawing ***

113,213: 게이트절연막 115,215: 보호막113,213: gate insulating film 115,215: protective film

123,223: 더미컬럼스페이서 137,237: 제1LOG배선123,223: dummy column spacer 137,237: 1LOG wiring

137a: 제1게이트신호전송배선 137b: 제2게이트신호전송배선137a: first gate signal transmission wiring 137b: second gate signal transmission wiring

138,238: 제2LOG배선 138a,238a: 제1콘택홀138,238: 2nd LOG wiring 138a, 238a: 1st contact hole

138b,238b: 제2콘택홀 150: 데이터PCB138b and 238b: Second contact hole 150: Data PCB

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 적하방식에 의한 액정층 형성시, 액정표시패널 상에 실장되는 라인 온 글래스(line on glass : LOG) 배선들의 단차로 인해 발생되는 액정미충진영역의 발생을 방지할 수 있는 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to liquid crystal filling, which is caused by a step of line on glass (LOG) wirings mounted on a liquid crystal display panel when the liquid crystal layer is formed by a dropping method. The present invention relates to a liquid crystal display device capable of preventing the generation of regions.

일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 액정 셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 액정 셀들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다. In general, a liquid crystal display device displays a desired image by individually supplying data signals according to image information to liquid crystal cells arranged in a matrix form, and adjusting a light transmittance of the liquid crystal cells. to be.

따라서, 액정표시장치는 화소 단위의 액정 셀들이 매트릭스 형태로 배열되는 액정 표시패널과; 상기 액정 셀들을 구동시키는 구동회로(driving circuit)를 구비한다.Accordingly, a liquid crystal display device includes a liquid crystal display panel in which liquid crystal cells in pixel units are arranged in a matrix form; And a driving circuit for driving the liquid crystal cells.

상기 액정표시패널은 일정한 이격간격을 두고 대향하여 합착된 컬러필터(color filter) 기판 및 박막트랜지스터어레이(thin film transistor array) 기판과, 그 컬러필터기판 및 박막트랜지스터 어레이기판의 이격 간격에 형성된 액정층으로 구성된다.The liquid crystal display panel includes a color filter substrate and a thin film transistor array substrate, which face each other at a predetermined interval, and are spaced apart from each other by the color filter substrate and the thin film transistor array substrate. It consists of.

상기 구동회로는 상기 액정표시패널에 주사신호를 공급하는 게이트 구동부 및 화상정보를 공급하는 데이터 구동부를 구비하며, 게이트구동부 와 데이터구동부는 다수개의 집적회로(integrated circuit : 이하, IC)들로 집적화된다.The driving circuit includes a gate driver for supplying a scan signal to the liquid crystal display panel and a data driver for supplying image information. The gate driver and the data driver are integrated into a plurality of integrated circuits (ICs). .

그리고, 상기 데이터 구동IC 들과 게이트 구동IC 들은 각각 테이프 캐리어 패키지(tape carrier package : 이하, TCP) 상에 실장되어 탭(tape automated bonding : TAB) 방식으로 액정 표시패널에 접속되거나 또는 칩 온 글래스(chip on glass : 이하, COG) 방식으로 액정 표시패널에 실장된다. The data driver ICs and the gate driver ICs are respectively mounted on a tape carrier package (TCP) and connected to a liquid crystal display panel using a tap automated bonding (TAB) method or chip on glass. chip on glass (hereinafter referred to as COG) is mounted on the liquid crystal display panel.                         

상기 TCP 상에 실장되어 탭 방식으로 액정 표시패널에 접속되는 데이터 구동 IC 들과 게이트 구동IC 들은 TCP 에 접속된 인쇄회로기판(printed circuit board : 이하, PCB)에 실장된 신호라인들을 통해 외부로부터 입력되는 제어신호들을 공급받는다. The data driver ICs and gate driver ICs mounted on the TCP and connected to the liquid crystal display panel in a tab manner are input from the outside through signal lines mounted on a printed circuit board (PCB) connected to the TCP. Control signals are supplied.

한편, 상기 COG 방식으로 액정 표시패널에 실장되는 데이터 구동IC 들과 게이트 구동IC 들은 액정 표시패널의 박막트랜지스터 어레이기판 상에 실장되는 라인 온 글래스(line on glass : 이하, LOG) 배선들을 통해 외부로부터 입력되는 제어신호들을 공급받게 되는데, 최근 들어, 상기 데이터 구동IC 들이나 또는 게이트 구동IC 들이 탭 방식으로 액정 표시패널에 접속되는 경우에도 LOG배선들을 액정 표시패널에 실장하여 PCB 를 제거할 수 있는 기술이 개발됨에 따라 액정표시장치를 더욱 박형화할 수 있게 되었다.Meanwhile, data driver ICs and gate driver ICs mounted on the liquid crystal display panel using the COG method are externally connected through line on glass (LOG) wires mounted on the thin film transistor array substrate of the liquid crystal display panel. Input control signals are supplied. Recently, even when the data driver ICs or the gate driver ICs are connected to the liquid crystal display panel in a tap method, a technique for removing PCBs by mounting LOG wirings on the liquid crystal display panel is provided. With the development, the liquid crystal display device can be further thinned.

특히, 상기 데이터 구동IC 들에 비해 적은 갯수의 신호들을 필요로 하는 게이트 구동IC 들에 대하여 LOG배선들을 액정 표시패널에 실장함으로써, 게이트 PCB 를 제거하고 있다.In particular, the gate PCB is removed by mounting LOG wirings on the liquid crystal display panel for gate driving ICs requiring fewer signals than the data driving ICs.

상기한 바와 같이 구성된 액정표시장치는 LOG배선의 단차로 인해 모서리 영역에 액정미충진이 발생하게 된다. In the liquid crystal display device configured as described above, the liquid crystal is not filled in the corner region due to the step of the LOG wiring.

이를 좀더 상세하게 설명하면, 액정표시패널이 대형화됨에 따라, 액정딥핑방식 또는 액정진공 주입방식과 액정주입방식의 단점들을 극복하기 위해, 액정적하방식(Liquid Crystal Dropping Method)에 의한 액정층 형성방법이 근래 제안되고 있다. 상기 액정적하방식은 패널 내부와 외부의 압력차에 의해 액정을 주입하는 것이 아니라 액정을 직접 기판에 적하(Dropping) 및 분배(Dispensing)하고 패널의 합착 압력에 의해 적하된 액정을 패널 전체에 걸쳐 균일하게 분포시킴으로써 액정층을 형성하는 것이다. 이러한 액정적하방식은 짧은 시간 동안에 직접 기판상에 액정을 적하하기 때문에 대면적의 액정표시소자의 액정층 형성도 매우 신속하게 진행할 수 있는 장점이 있다.In more detail, as the liquid crystal display panel is enlarged, in order to overcome the disadvantages of the liquid crystal dipping method or the liquid crystal vacuum injection method and the liquid crystal injection method, a liquid crystal layer forming method using the liquid crystal dropping method is proposed. It is proposed recently. The liquid crystal dropping method does not inject the liquid crystal by the pressure difference between the inside and the outside of the panel, but directly drops and dispenses the liquid crystal onto the substrate, and uniformly spreads the liquid crystal dropped by the bonding pressure of the panel. The liquid crystal layer is formed by distribution. The liquid crystal dropping method has an advantage in that the liquid crystal layer of the large area liquid crystal display device can proceed very quickly because the liquid crystal is directly dropped on the substrate for a short time.

반면에, 패널 합착시 패널내부에 남아있는 기포를 효과적으로 배출해야만, 패널 전체에 걸쳐 액정층을 균일하게 형성할 있게 된다.On the other hand, when the panel is bonded together, the bubbles remaining inside the panel must be effectively discharged to uniformly form the liquid crystal layer throughout the panel.

그런데, 상기 LOG배선이 액정표시패널에 형성된 경우, 상기 LOG배선의 단차로 인해 기포가 제대로 빠져나가지 못하는 문제가 발생하게 된다.However, when the LOG wiring is formed on the liquid crystal display panel, bubbles may not be properly released due to the step of the LOG wiring.

도1은 액정표시패널의 모서리영역 특히 LOG배선이 지나는 액정패널의 단면을 나타낸 것으로, 도면에 도시된 바와 같이, 액정표시패널(1)은 제1기판(10)과 제2기판(20) 그리고, 그 사이에 충진된 액정층(30)으로 구성된다. 그리고, 이들은 실제 화상을 표시하는 화상표시부와 화상을 표시하지 않는 더미부로 구분될 수 있으며, 상기 화상표시부를 따라 블랙매트릭스(21)가 형성되고, 상기 블랙매트릭스(21) 상에는 더미컬럼스페이서(23)가 형성된다. 상기 더미컬럼스페이서(23)는 액정이 오염되는 것을 방지하기 위해 형성된 것이고, 상기 화상표시부에도 셀갭을 유지하기 위한 컬럼스페이서가 형성되어 있다.1 is a cross-sectional view of a liquid crystal panel in which a corner region of the liquid crystal display panel passes, in particular, a LOG wiring. As shown in the drawing, the liquid crystal display panel 1 includes a first substrate 10 and a second substrate 20; And a liquid crystal layer 30 filled therebetween. In addition, they may be divided into an image display unit displaying an actual image and a dummy unit not displaying an image. A black matrix 21 is formed along the image display unit, and a dummy column spacer 23 is formed on the black matrix 21. Is formed. The dummy column spacer 23 is formed to prevent the liquid crystal from being contaminated, and a column spacer for maintaining a cell gap is also formed in the image display unit.

아울러, 도면 상에 상세하게 나타내지는 않았지만, 상기 제1기판(10)의 화상표시부에는 복수의 게이트 라인들과 데이터라인들은 서로 교차되어 형성되고, 그 교차부에 박막 트랜지스터 및 화소전극을 구비하는 화소들이 개별적으로 구비되어 매트릭스 형태로 배열된다.In addition, although not shown in detail in the drawings, a plurality of gate lines and data lines are formed to cross each other in the image display part of the first substrate 10, and the pixel includes a thin film transistor and a pixel electrode at an intersection thereof. Are individually provided and arranged in a matrix form.

그리고, 상기 재2기판(20)의 화상표시부에는 블랙매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터층과 상기 박막 트랜지스터 어레이 기판(10)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.The liquid crystal layer is formed on the image display unit of the second substrate 20 together with the color filter layers of red, green, and blue colors separated and applied to each pixel by a black matrix, and the pixel electrodes provided in the thin film transistor array substrate 10. The common electrode is formed in the electric field.

한편, LOG배선(21)은 제1기판(10) 상에 형성되고, 그 상부에 게이트절연막(13) 및 보호막(15)이 형성되는데, 상기 LOG배선(11)은 게이트전극 및 게이트라인 형성시 함께 패터닝되는 것으로 약 2500Å의 두께로 형성되며, 상기 LOG배선(11)과 대응하는 영역에 형성된 더미컬럼스페이서(23)는 제2투명기판(20)의 블랙매트릭스(21) 상에 형성된다.Meanwhile, the LOG wiring 21 is formed on the first substrate 10, and the gate insulating film 13 and the protective film 15 are formed on the LOG substrate 11, and the LOG wiring 11 is formed when the gate electrode and the gate line are formed. The dummy column spacer 23 formed in the region corresponding to the LOG wiring 11 is formed on the black matrix 21 of the second transparent substrate 20.

그런데, 적하방식에 의한 액정층(30) 형성시, 상기 더미컬럼스페이서(23)와 LOG배선(11) 사이의 간격이 매우 좁기 때문에, 기포의 배출이 원활하게 이루어지지 못하게 된다. 따라서, 상기 LOG배선(11) 근처로 이동된 액정(도면상에 화살표로 표)은 모서리영역까지 완전하게 이동하지 못하고, LOG배선(11)의 단차로 인해 액정이 화상표시부 내부로 다시 되돌아오는 문제가 발생하게 된다.However, when the liquid crystal layer 30 is formed by the dropping method, since the gap between the dummy column spacer 23 and the LOG wiring 11 is very narrow, bubbles cannot be discharged smoothly. Therefore, the liquid crystal moved near the LOG wiring 11 (the arrow shown in the drawing) does not move completely to the edge area, and the liquid crystal returns to the inside of the image display part due to the step of the LOG wiring 11. Will occur.

따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 액정표시패널의 액정미충진영역을 제거할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 있다. Accordingly, an object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which can eliminate a liquid crystal unfilled region of a liquid crystal display panel.

상기한 바와 같은 목적을 달성하기 위한 본 발명은 제1 및 제2기판과, 상기 제1기판 상에 종횡으로 배열되는 데이터라인 및 게이트라인들에 의해 복수의 화소들이 형성된 화상표시부와, 상기 게이트라인의 일측과 전기적으로 연결되며, 게이트구동IC가 실장되고, 상기 게이트구동IC와 전기적으로 접속되는 제1게이트신호전송배선이 형성된 게이트TCP와, 상기 데이터라인의 일측과 전기적으로 연결되며, 데이터구동IC가 실장되고, 상기 데이터구동IC와 전기적으로 접속되는 제2게이트신호전송배선이 형성된 데이터TCP와, 상기 데이터TCP에 화상정보, 게이트제어신호를 공급하는 데이터PCB와, 상기 제1기판 상에 형성되고, 상기 제1게이트신호전송배선과 제2게이트신호전송배선을 전기적으로 연결하며, 상기 데이터PCB로부터 공급된 게이트제어신호를 제1게이트신호전송배선을 통해 게이트TCP에 공급하는 LOG배선과, 상기 화상표시부의 외곽을 따라 형성된 더미컬럼스페이서를 포함하여 구성되며, 상기 더미컬럼스페이서와 대응하는 영역의 제1LOG배선이 투명전극패턴으로 형성된 액정표시장치를 제공한다.According to an aspect of the present invention, there is provided an image display unit including a plurality of pixels formed by first and second substrates, data lines and gate lines arranged vertically and horizontally on the first substrate, and the gate line. A gate TCP electrically connected to one side of the gate driver, a gate driver IC mounted thereon, and a first gate signal transmission line electrically connected to the gate driver IC, and electrically connected to one side of the data line; And a data TCP having a second gate signal transmission wiring electrically connected to the data driver IC, a data PCB for supplying image information and a gate control signal to the data TCP, and a first PCB formed on the first substrate. And electrically connecting the first gate signal transmission line and the second gate signal transmission line, and applying a gate control signal supplied from the data PCB to a first gate. A liquid crystal display comprising a LOG wiring for supplying a gate TCP through a signal transmission wiring, and a dummy column spacer formed along the periphery of the image display unit, wherein a first LOG wiring in a region corresponding to the dummy column spacer is formed of a transparent electrode pattern. Provide a display device.

이때, 상기 더미컬럼스페이서와 대응하는 영역을 제외한 제2LOG배선은 게이트전극물질로 형성되며, 상기 제2LOG배선 상에 형성된 게이트절연막 및 보호막을 더 포함하여 구성된다. 그리고, 상기 더미컬럼스페이서와 대응하는 투명전극패턴(제1LOG배선)은 상기 보호막 상에 형성되며, 상기 게이트절연막 및 보호막 상에 형성된 제1 및 제2콘택홀을 통해 제2LOG배선과 연결된다.In this case, the second LOG wiring except for the region corresponding to the dummy column spacer is formed of a gate electrode material, and further includes a gate insulating film and a protective film formed on the second LOG wiring. The transparent column pattern corresponding to the dummy column spacer (the first LOG wiring) is formed on the passivation layer and is connected to the second LOG wiring through the gate insulating layer and the first and second contact holes formed on the passivation layer.

상기 제2기판은 화상표시부에 형성된 칼라필터과, 상기 화상표시부 외곽을 따라 형성된 블랙매트릭스 및 상기 블랙매트릭스 상에 형성된 더미컬럼스페이서를 포함하여 구성된다. The second substrate includes a color filter formed on the image display unit, a black matrix formed along the outer edge of the image display unit, and a dummy column spacer formed on the black matrix.                     

또한, 본 발명은 화상표시부가 정의되고, 상기 화상표시부의 외곽을 따라 더미컬럼스페이서가 형성된 제1 및 제2기판과, 상기 제1기판의 화상표시부에 형성되고, 제1방향으로 배열된 게이트라인과, 상기 제1기판의 화상표시부 외곽에 형성되되, 상기 더미컬럼스페이서와 대응하는 영역이 제거된 제1LOG배선과, 상기 게이트라인 및 제1LOG배선을 포함하는 제1기판 전면에 형성된 게이트절연막과, 상기 화상표시부의 게이트절연막 상에 제2방향으로 배열되고, 상기 게이트라인과 함께 복수의 화소를 형성하여 화상표시부를 형성하는 데이터라인과, 상기 데이터라인을 포함하는 기판 전면에 형성된 보호막과, 상기 게이트절연막 및 보호막에 형성되어, 상기 제1LOG배선의 일부를 노출시키는 제1 및 제2콘택홀과, 상기 제1 및 제2콘택홀을 통해 더미컬럼스페이서와 대응하는 영역에 제거된 제1LOG배선을 전기적으로 연결하는 제2LOG배선을 포함하여 구성된다.In addition, according to the present invention, first and second substrates having an image display unit defined therein, and dummy column spacers formed along the outer edge of the image display unit, and gate lines formed in the image display unit of the first substrate and arranged in a first direction A gate insulation layer formed on an outer surface of the image display unit of the first substrate and having a region removed from a region corresponding to the dummy column spacer, and a gate insulating layer formed on the entire surface of the first substrate including the gate line and the first LOG line; A data line arranged on a gate insulating film of the image display part in a second direction and forming a plurality of pixels together with the gate line to form an image display part, a protective film formed on an entire surface of the substrate including the data line, and the gate First and second contact holes formed in the insulating film and the protective film to expose a portion of the first LOG wiring, and dummy column spacers through the first and second contact holes. Is constructed by electrically connecting the first wiring 1LOG remove the corresponding region including the first wiring 2LOG.

그리고, 상기 게이트라인의 일측과 전기적으로 연결되며, 게이트구동IC가 실장되고, 상기 게이트구동IC와 전기적으로 접속되는 제1게이트신호전송배선이 형성된 게이트TCP와, 상기 데이터라인의 일측과 전기적으로 연결되며, 데이터구동IC가 실장되고, 상기 데이터구동IC와 전기적으로 접속되며, 제1 및 제2LOG배선을 통해 제1게이트신호전송배선과 전기적으로 연결되는 제2게이트신호전송배선을 더 포함하여 구성된다. And a gate TCP electrically connected to one side of the gate line, a gate driver IC mounted thereon, and a first gate signal transmission line electrically connected to the gate driver IC, and electrically connected to one side of the data line. And a data driver IC mounted thereon, electrically connected to the data driver IC, and further comprising a second gate signal transmission wiring electrically connected to the first gate signal transmission wiring through first and second LOG wiring. .

그리고, 상기 제2기판의 화상표시부의 와곽에 형성된 블랙매트릭스를 더 포함하며, 상기 더미컬럼스페이서는 상기 블랙매스릭스 상에 형성된다.And a black matrix formed on the edge of the image display part of the second substrate, wherein the dummy column spacer is formed on the black matrix.

또한, 본 발명은 제1 및 제2기판을 준비하는 단계와, 상기 제1기판 상에 제1 방향으로 배열된 게이트라인 및 제1LOG배선을 형성하는 단계와, 상기 제1LOG배선 및 게이트라인을 포함하는 제1기판 전면에 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 제2방향으로 배열되고, 상기 게이트라인과 함께 복수의 화소를 형성하여 화상표시부를 형성하는 데이터라인을 형성하는 단계와, 상기 데이터라인을 포함하는 기판 전면에 보호막을 형성하는 단계와, 상기 게이트절연막 및 보호막을 패터닝하여 상기 제1LOG배선을 노출시키는 제1 및 제2콘택홀을 형성하는 단계와, 상기 제1기판의 화상표시부에 화소전극을 형성하고, 상기 제1콘택홀 및 제2콘택홀을 통해 제1LOG배선을 전기적으로 연결하는 제2LOG배선을 형성하는 단계와, 상기 제1기판의 화상표시부 외곽에 더미컬럼스페이서를 형성하는 단계와, 상기 제1기판 또는 제2기판 중 어느 한 기판에 액정을 적하하는 단계 및 상기 제1기판 및 제2기판을 합착하여 제1 및 제2기판의 화상표시부에 전면에 걸쳐서 액정층을 형성하되, 상기 제2LOG배선과 더미컬럼스페이서 사이의 이격영역을 통해 제1 및 제2기판 사이의 기포를 배출시키는 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다.In addition, the present invention includes preparing a first and a second substrate, forming a gate line and a first LOG wiring arranged in a first direction on the first substrate, the first LOG wiring and a gate line Forming a gate insulating film on an entire surface of the first substrate, forming a data line arranged in a second direction on the gate insulating film, and forming a plurality of pixels together with the gate line to form an image display unit; Forming a protective film on the entire surface of the substrate including the data line, patterning the gate insulating film and the protective film to form first and second contact holes exposing the first LOG wiring, and an image of the first substrate Forming a pixel electrode on the display unit, forming a second LOG wiring electrically connecting the first LOG wiring through the first contact hole and the second contact hole, and other than the image display unit of the first substrate; Forming a dummy column spacer on the edge, dropping the liquid crystal onto any one of the first and second substrates, and bonding the first and second substrates together to form an image display unit of the first and second substrates. A liquid crystal layer is formed over the entire surface of the liquid crystal layer, and a bubble between the first and second substrates is discharged through a spaced area between the second LOG wiring and the dummy column spacer.

상기한 바와 같이 본 발명은 더미컬럼스페이서가 형성된 영역을 지나는 LOG배선을 투명전극패턴으로 형성하여, 이영역의 이격공간을 늘임으로써, 액정층 형성시 기포가 정상적으로 빠져나갈 수 있는 통로를 만들어주고, 이에따라, 액정미충진영역을 제거할 수 있다. 즉, 일반적으로, 상기 LOG배선은 게이트전극물질로 형성되지만, 상기 더미컬럼스페이서가 형성된 영역에는 투명전극패턴은 화소전극 형성공정에서 함께 형성된 것으로, 게이트전극물질에 비해 약 1/5 정도의 두께를 갖는다. As described above, the present invention forms a LOG wiring passing through the region where the dummy column spacer is formed by the transparent electrode pattern, and increases the separation space of the region, thereby creating a passage through which bubbles can normally escape when forming the liquid crystal layer. Accordingly, the liquid crystal unfilled region can be removed. That is, in general, the LOG wiring is formed of a gate electrode material, but the transparent electrode pattern is formed together in the pixel electrode forming process in the region where the dummy column spacer is formed, and is about 1/5 the thickness of the gate electrode material. Have                     

따라서, 종래에 비해 더미컬럼스페이서 영역의 LOG배선의 두께가 줄어든 만큼의 이격공간을 확보할 수 있으며, 적하방식에 의한 액정층 형성시, 상기 이격영역을 통해 기포가 원활하게 배출될 수 있으며, 이에 따라 액정미충진영역을 제거할 수가 있다.Accordingly, the separation space as much as the thickness of the LOG wiring in the dummy column spacer region is reduced as compared with the conventional art. When the liquid crystal layer is formed by the dropping method, bubbles can be smoothly discharged through the separation region. Therefore, the liquid crystal unfilled region can be removed.

이하, 첨부한 도면을 통해 본 발명에 대한 액정표시소자에 대하여 좀 더 상세하게 설명하도록 한다.Hereinafter, the liquid crystal display device according to the present invention will be described in more detail with reference to the accompanying drawings.

도2는 본 발명에 의한 액정표시장치를 개략적으로 나타낸 것으로, 특히, 액정표시패널의 모서리영역의 일부를 나타낸 것이다.FIG. 2 schematically shows a liquid crystal display device according to the present invention, and in particular, shows a part of the corner region of the liquid crystal display panel.

도면에 도시된 바와 같이, 액정표시장치(100)는 액정표시패널(100a)과, 상기 액정표시패널(100a)의 일측 장변과 데이터PCB(150) 사이에 접속된 복수의 데이터TCP(130)들과; 상기 액정표시패널(100a)의 일측 단변에 접속된 복수의 게이트 TCP(140)들과; 상기 데이터TCP(130)들에 각각 실장된 데이터구동IC(135)들과; 상기 게이트TCP(140)들에 각각 실장된 게이트구동IC(145)들로 구성된다.As shown in the figure, the liquid crystal display device 100 includes a plurality of data TCPs 130 connected between the liquid crystal display panel 100a and one long side of the liquid crystal display panel 100a and the data PCB 150. and; A plurality of gate TCPs 140 connected to one side of the liquid crystal display panel 100a; Data driver ICs 135 mounted on the data TCPs 130, respectively; The gate driver ICs 145 are respectively mounted on the gate TCPs 140.

상기 액정표시패널(100a)은 박막트랜지스터 어레이기판(110)과 컬러필터 기판(120)이 소정의 간격을 갖도록 대향 합착되고, 그 이격 간격에 액정층(도면 상에 도시되지 않음)이 형성되어 구성된다.The liquid crystal display panel 100a is formed by opposing the thin film transistor array substrate 110 and the color filter substrate 120 to face each other at predetermined intervals, and a liquid crystal layer (not shown) is formed at the intervals therebetween. do.

상기 박막트랜지스터 어레이기판(110)의 일측 단변 및 일측 장변은 상기 컬러필터기판(120)에 비해 돌출되며, 그 박막트랜지스터 어레이기판(110)의 돌출된 영역에는 게이트패드부와 데이터패드부가 구비된다. 또한, 상기 박막트랜지스터 어레이기판(110)과 컬러필터기판(120)이 대향 합착된 영역에는 화소들이 매트릭스 형 태로 배열되는 화상표시부(121)가 구비된다.One short side and one long side of the thin film transistor array substrate 110 protrude from the color filter substrate 120, and a gate pad portion and a data pad portion are provided in the protruding region of the thin film transistor array substrate 110. In addition, an image display unit 121 in which pixels are arranged in a matrix form is provided in an area where the thin film transistor array substrate 110 and the color filter substrate 120 face each other.

상기 화상표시부(121)의 박막트랜지스터 어레이기판(110)에는 복수의 게이트라인들이 횡으로 배열되어 상기 게이트패드부에 접속되고, 복수의 데이터 라인들이 종으로 배열되어 상기 데이터패드부에 접속된다. 따라서, 게이트라인들과 데이터라인들은 서로 교차하며, 그 교차부에 박막 트랜지스터 및 화소전극을 구비하는 화소들이 개별적으로 구비되어 매트릭스 형태로 배열된다.A plurality of gate lines are horizontally arranged in the thin film transistor array substrate 110 of the image display unit 121 and connected to the gate pad unit, and a plurality of data lines are vertically arranged and connected to the data pad unit. Accordingly, the gate lines and the data lines cross each other, and pixels having the thin film transistor and the pixel electrode at the intersection thereof are separately provided and arranged in a matrix form.

상기 화상표시부의 컬러필터기판(120)에는 블랙매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터층과 상기 박막트랜지스터 어레이기판(110)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.The color filter substrate 120 of the image display unit has a red, green, and blue color filter layer separated and applied to each pixel by a black matrix and a pixel electrode provided in the thin film transistor array substrate 110 together with an electric field in the liquid crystal layer. A common electrode is formed.

그리고, 화상표시부(121)에는 셀갭을 유지하기 위한 컬럼컬럼스페이서(미도시)가 형성되고, 화상표시부 외곽부의 더미영역중 씰패턴(125)의 안쪽에는 더미컬럼컬럼스페이서(123)가 형성되어 있다. 또한, 상기 더미컬럼스페이서(123)와 대응하는 컬러필터기판(120) 상에는 빛샘방지를 위한 또 다른 블랙매트릭스(미도시)가 형성되어 있다. 상기 씰패턴(125)은 박막트랜지스터 어레이기판(110)과 컬러필터기판(120)을 합착시키며, 상기 더미컬럼스페이서(123)는 액정이 씰패턴(125)에 의해 오염되는 것을 방지하는 역할을 하게된다. In addition, a column column spacer (not shown) is formed in the image display unit 121 to maintain a cell gap, and a dummy column column spacer 123 is formed inside the seal pattern 125 in the dummy region outside the image display unit. . In addition, another black matrix (not shown) is formed on the color filter substrate 120 corresponding to the dummy column spacer 123. The seal pattern 125 bonds the thin film transistor array substrate 110 and the color filter substrate 120, and the dummy column spacer 123 serves to prevent the liquid crystal from being contaminated by the seal pattern 125. do.

한편, 상기 박막트랜지스터 어레이기판(110)의 돌출된 영역에 구비된 게이트 패드부와 데이터패드부는 상기 화상표시부(121)에 대응되도록 형성되고, 상기 박막트랜지스터 어레이기판(110)의 일측 단변 및 일측 장변이 만나는 모서리 영역에 모 서리 영역(B)에 LOG배선(137)들을 형성함으로써, 제어신호들 및 구동전압들이 게이트구동IC(140)들에 공급되도록 한다.Meanwhile, the gate pad part and the data pad part provided in the protruding area of the thin film transistor array substrate 110 are formed to correspond to the image display part 121, and one side short side and one long side of the thin film transistor array substrate 110 are provided. LOG wirings 137 are formed in the corner region B at the corner region where the control signals and the driving voltages are supplied to the gate driver ICs 140.

상기 데이터TCP(130)에는 데이터구동IC(135)와 전기적으로 접속되는 입력패드(130a)들 및 출력패드(130b)들이 형성된다.The data TCP 130 is provided with input pads 130a and output pads 130b electrically connected to the data driver IC 135.

상기 데이터TCP(130)의 입력패드(130a)들은 데이터PCB(150)와 전기적으로 접속되고, 출력패드(130b)들은 박막트랜지스터 어레이기판(110)의 데이터 패드부와 전기적으로 접속된다.The input pads 130a of the data TCP 130 are electrically connected to the data PCB 150, and the output pads 130b are electrically connected to the data pad portion of the thin film transistor array substrate 110.

특히, 첫번째 데이터TCP(130)는 박막트랜지스터 어레이기판(110)에 실장된 LOG배선(137)들과 전기적으로 접속되는 제1게이트전송배선(137a)이 추가로 형성된다. 상기 제1게이트전송배선(137a)은 데이터PCB(150)를 경유하여 타이밍제어부 및 전원 공급부로부터 공급되는 게이트제어신호들 및 게이트구동전압들을 상기 LOG배선(137)들에 전송한다.In particular, the first data TCP 130 is further formed with a first gate transmission wiring 137a electrically connected to the LOG wirings 137 mounted on the thin film transistor array substrate 110. The first gate transfer wiring 137a transmits gate control signals and gate driving voltages supplied from the timing controller and the power supply unit to the LOG wirings 137 via the data PCB 150.

상기 데이터구동IC(135)들은 디지털 신호인 화상정보를 아날로그 신호로 변환하여 액정표시패널(100a)의 데이터라인들에 공급한다.The data driver ICs 135 convert image information, which is a digital signal, into an analog signal and supply the same to the data lines of the liquid crystal display panel 100a.

한편, 상기 게이트TCP(140)에는 게이트구동IC(145)들이 실장되고, 그 게이트 구동IC(145)들과 전기적으로 접속되는 제2게이트신호전송배선(130b)들 및 출력패드(140a)들이 형성된다.Meanwhile, gate driver ICs 145 are mounted on the gate TCP 140, and second gate signal transfer wirings 130b and output pads 140a electrically connected to the gate driver ICs 145 are formed. do.

상기 제2게이트신호전송배선(137b)들은 박막트랜지스터 어레이기판(110)에 실장된 LOG배선(137)에 의해 제1게이트신호전송배선(137a)들에 전기적으로 접속되고, 출력패드(140a)들은 박막트랜지스터 어레이기판(110)의 게이트패드부와 전기적 으로 접속된다.The second gate signal transmission wirings 137b are electrically connected to the first gate signal transmission wirings 137a by a LOG wiring 137 mounted on the thin film transistor array substrate 110, and the output pads 140a may be electrically connected to the first gate signal transmission wirings 137a. It is electrically connected to the gate pad portion of the thin film transistor array substrate 110.

상기 게이트구동IC(145)들은 LOG배선(137)들 및 제1 및 제2게이트신호전송배선(137a,137b)들을 통해 인가되는 게이트제어신호들 및 게이트구동전압들에 응답하여 주사신호, 즉 게이트고전압신호(Vgh)를 게이트라인들에 순차적으로 공급한다. 또한, 게이트구동IC(145)들은 게이트고전압신호(Vgh)가 공급되지 않는 기간에는 게이트저전압신호(Vgl)를 게이트라인들에 공급한다.The gate driver ICs 145 scan signals, that is, gates in response to gate control signals and gate driving voltages applied through the LOG wirings 137 and the first and second gate signal transmission wirings 137a and 137b. The high voltage signal Vgh is sequentially supplied to the gate lines. In addition, the gate driver ICs 145 supply the gate low voltage signal Vgl to the gate lines when the gate high voltage signal Vgh is not supplied.

한편, 상기 LOG배선(137)들은 통상 게이트 고전압신호(Vgh), 게이트 저전압신호(Vgl), 공통전압신호(Vcom), 접지신호(GND), 전원전압신호(Vdd)와 같은 전원 공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블신호(GOE)와 같은 타이밍 제어부로부터 공급되는 게이트 제어신호들을 개별적으로 공급한다.On the other hand, the LOG wirings 137 are normally supplied from a power supply such as a gate high voltage signal Vgh, a gate low voltage signal Vgl, a common voltage signal Vcom, a ground signal GND, and a power voltage signal Vdd. The DC voltage signals and the gate control signals supplied from the timing controller such as the gate start pulse GSP, the gate shift clock GSC, and the gate enable signal GOE are separately supplied.

상기한 바와같은 LOG배선(137)들은 상기 박막트랜지스터 어레이기판(110) 상에 게이트라인들 및 게이트전극들을 형성하는 공정에서 동시에 패터닝되어 형성된다. 그러나, 상기 더미컬럼스페이서(123) 영역을 지나는 LOG배선(138)은 투명전극패턴으로 형성된다. 이하, 설명의 편의를 위해 더미컬럼스페이서(123)를 제외한 영역 즉, 게이트전극물질로 형성된 LOG배선(137)을 제1LOG배선이라하고, 상기 더미컬럼스페이서(123)를 지나는 투명전극패턴의 LOG배선(138)을 제2LOG배선이라 한다.The LOG wirings 137 as described above are patterned and formed simultaneously in the process of forming gate lines and gate electrodes on the thin film transistor array substrate 110. However, the LOG wiring 138 passing through the dummy column spacer 123 is formed of a transparent electrode pattern. Hereinafter, for convenience of explanation, the LOG wiring 137 formed of a region except for the dummy column spacer 123, that is, the gate electrode material is referred to as a first LOG wiring, and the LOG wiring of the transparent electrode pattern passing through the dummy column spacer 123 is provided. Reference numeral 138 is referred to as the second LOG wiring.

상기 제2LOG배선(138)은 더미컬럼스페이서(123)에서 제거된 제1LOG배선(137)을 전기적으로 연결하며, 특히, 상기 제1LOG배선(137)의 일측을 노출시키는 제1 및 제2콘택홀(138a,138b)을 통해 연결된다. The second LOG wiring 138 electrically connects the first LOG wiring 137 removed from the dummy column spacer 123, and particularly, the first and second contact holes exposing one side of the first LOG wiring 137. Connection via 138a, 138b.                     

한편, 상기 제1LOG배선(137)은 Mo/AlNd와 같은 게이트전극물질로 형성되며, 약 2500Å 이상의 두께는 가지고 있으며, 상기 제2LOG배선(138)은 ITO 또는 IZO와 같은 투명한 전도성물질로 형성되며, 약 400Å이하의 두께를 가지게 된다.On the other hand, the first LOG wiring 137 is formed of a gate electrode material such as Mo / AlNd, has a thickness of about 2500Å or more, the second LOG wiring 138 is formed of a transparent conductive material such as ITO or IZO, It has a thickness of about 400Å or less.

따라서, 상기 더미컬럼스페이서(123)에 대응하는 제2LOG배선(138)의 두께가 종래에 비해 약 2000Å 정도 줄어들기 때문에, 상기 제2LOG배선(138)이 형성된 박막트랜지스터 어레이기판(110)과 더미컬럼스페이서(123)가 형성된 컬러필터기판(120) 사이의 이격거리가 증가하게 된다. 따라서, 적하방식을 통해 액정층을 형성할때, 상기 이격영역을 통해 기포가 원활하게 빠져나갈 수 있기 때문에, 종래 액정미충진영역이 발생했던 액정표시패널(100a)의 모서리영역(B)에도 액정층을 정상적으로 형성할 수가 있게 된다.Therefore, since the thickness of the second LOG wiring 138 corresponding to the dummy column spacer 123 is reduced by about 2000 mm, the thin film transistor array substrate 110 and the dummy column on which the second LOG wiring 138 is formed are reduced. The separation distance between the color filter substrates 120 on which the spacers 123 are formed increases. Therefore, when the liquid crystal layer is formed by the dropping method, since bubbles can be smoothly escaped through the separation region, the liquid crystal is also applied to the corner region B of the liquid crystal display panel 100a in which the liquid crystal unfilled region has conventionally occurred. The layer can be formed normally.

즉, 액정표시패널(100a)의 모서리영역(B)의 확대도면에 나타낸 바와 같이, 상기 더미컬럼스페이서(123)를 지나는 제2LOG배선(138)은 제1 및 제2콘택홀(138a,138b)을 통해 더미컬럼스페이서(123)영역에서 일부가 제거된 제1LOG배선(137)을 전기적으로 연결한다.That is, as shown in the enlarged view of the corner region B of the liquid crystal display panel 100a, the second LOG wiring 138 passing through the dummy column spacer 123 is formed of the first and second contact holes 138a and 138b. The first LOG wiring 137, which is partially removed from the dummy column spacer 123 region, is electrically connected to each other.

도3은 도2의 확대도면에서 I-I'의 단면을 나타낸 것으로, 도면에 도시된 바와 같이, 제1LOG배선(137)은 제1기판(110') 상에 형성되고, 상기 제1LOG배선(137)을 포함하는 제1기판(110') 전면에는 게이트절연막(113) 및 보호막(115)이 적층된다. 3 is a cross-sectional view taken along line II ′ in the enlarged view of FIG. 2. As shown in the drawing, a first LOG wiring 137 is formed on a first substrate 110 ′, and the first LOG wiring ( The gate insulating layer 113 and the passivation layer 115 are stacked on the entire surface of the first substrate 110 ′ including the 137.

한편, 제2기판(120')에는 화상표시부의 외곽을 따라 블랙매트릭스(122)가 형성되고, 상기 블랙매트릭스(122) 상에는 더미컬럼스페이서(123)가 형성된다. 이때, 도면에는 표시되지 않았지만, 상기 화상표시부에는 셀갭을 유지하기 위한 컬럼스페이서가 형성되어 있다.Meanwhile, a black matrix 122 is formed on the second substrate 120 ′ along the outside of the image display unit, and a dummy column spacer 123 is formed on the black matrix 122. At this time, although not shown in the figure, a column spacer for maintaining a cell gap is formed in the image display unit.

그리고, 상기 더미컬럼스페이서(123)와 대응하는 제1기판(110')에는 상기 제1LOG배선(137)을 연결하는 제2LOG배선(138)이 형성되고, 상기 제1LOG배선(137)은 게이트절연막(113) 및 보호막(115)의 일부가 제거됨으로써, 제1LOG배선(137)의 일부를 노출시키는 제1 및 제2콘택홀(138a,138b)을 통해 제1LOG배선(137)을 연결한다.A second LOG wiring 138 connecting the first LOG wiring 137 is formed on the first substrate 110 ′ corresponding to the dummy column spacer 123, and the first LOG wiring 137 is formed as a gate insulating layer. By removing the portion 113 and the passivation layer 115, the first LOG wiring 137 is connected through the first and second contact holes 138a and 138b exposing a portion of the first LOG wiring 137.

언급한 바와 같이, 상기 제1LOG배선(137)은 게이트전극 및 게이트라인 형성시 함께 형성되며, 상기 제2LOG배선(138)은 화소전극 또는 게이트패드 및 데이터패드 형성시 함께 형성되는 것으로, 상기 제2LOG배선(138)을 형성하기 위한 공정이 별도로 추가되지 않는다.As mentioned above, the first LOG wiring 137 is formed together when the gate electrode and the gate line are formed, and the second LOG wiring 138 is formed together when the pixel electrode or the gate pad and the data pad are formed. The process for forming the wiring 138 is not added separately.

도4a~도4c는 본 발명에 의한 액정표시장치의 제조공정을 나타낸 것으로, 특히, 도1의 I-I'의 박막트랜지스터 어레이기판의 공정단면을 나타낸 것이다.4A to 4C show the manufacturing process of the liquid crystal display device according to the present invention, and in particular, show the process cross section of the thin film transistor array substrate of FIG.

먼저, 도4a에 도시된 바와 같이, 투명한 제1기판(210')을 준비한 다음, 상기 제1기판(210') 상에 AlNd, Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속을 스퍼터링 방법을 통하여 증착한 후, 이를 패터닝하여 제1LOG배선(237)을 형성한다. 이때, 화상표시부에는 게이트전극 및 게이트라인이 형성되고, 상기 게이트라인으로부터 연장된 게이트패드가 함께 형성된다. 이때, 상기 제1LOG배선(237)은 더미컬럼스페이서 영역을 제외한 영역에 형성되어, 더미컬럼스페이서 영역에 제1LOG배선(237)의 단선영역이 형성된다. First, as shown in FIG. 4A, a transparent first substrate 210 ′ is prepared, and then AlNd, Cu, Ti, Cr, Al, Mo, Ta, Al alloy, etc., are prepared on the first substrate 210 ′. After depositing a metal through a sputtering method, it is patterned to form a first LOG wiring 237. In this case, a gate electrode and a gate line are formed in the image display unit, and a gate pad extending from the gate line is formed together. In this case, the first LOG wiring 237 is formed in a region other than the dummy column spacer region, and a disconnection region of the first LOG wiring 237 is formed in the dummy column spacer region.                     

이어서, 도4b에 도시된 바와 같이, 상기 제1LOG배선(237) 및 게이트라인등을 포함하는 제1기판(210') 전면에 걸쳐서 SiNx 또는 SiOx 등을 플라즈마 CVD 방법으로 증착하여 게이트절연막(213)을 형성한다.Subsequently, as shown in FIG. 4B, SiNx, SiOx, or the like is deposited on the entire surface of the first substrate 210 ′ including the first LOG wiring 237 and the gate line by plasma CVD to form a gate insulating film 213. To form.

다음으로, 도면 상에 도시되어 있지 않지만, 화상표시부의 상기 게이트전극 상에 반도체층을 형성한 후, 상기 반도체층 상부에 소스/드레인전극과, 상기 게이트라인과 교차하는 데이터라인 및 상기 데이터라인으로부터 연장된 데이터패드를 형성한다. 이때, 상기 게이트라인과 데이터라인에 의해 복수의 화소가 정의되며, 상기 복수의 화소가 화상표시부를 형성하게 된다. Next, although not shown in the drawing, after forming a semiconductor layer on the gate electrode of the image display unit, the source / drain electrodes on the semiconductor layer, the data line crossing the gate line and the data line Form an extended data pad. In this case, a plurality of pixels are defined by the gate line and the data line, and the plurality of pixels form an image display unit.

계속해서, 상기 데이터라인(미도시)을 포함하는 기판 전면에 보호막(215)을 형성한다. 이때, 상기 액정표시패널의 모서리영역에는 데이터물질이 형성되지 않기 때문에, 게이트절연막(213) 상에 보호막(215)이 형성된다.Subsequently, a passivation layer 215 is formed on the entire surface of the substrate including the data line (not shown). In this case, since no data material is formed in the corner region of the liquid crystal display panel, the passivation layer 215 is formed on the gate insulating layer 213.

이어서, 도4c에 도시된 바와 같이, 상기 게이트절연막(213) 및 보호막(215)의 일부를 제거함으로써, 상기 제1LOG배선(237)의 일부를 노출시키는 제1콘택홀(238a)과 제2콘택홀(238b)을 형성한다. 이때, 상기 게이트패드 및 데이터패드를 노출시키는 게이트콘택홀 및 데이터콘택홀도 함께 형성된다.Subsequently, as shown in FIG. 4C, a portion of the gate insulating layer 213 and a passivation layer 215 is removed to expose a portion of the first LOG wiring 237 and the first contact hole 238a and the second contact. The hole 238b is formed. In this case, a gate contact hole and a data contact hole exposing the gate pad and the data pad are also formed.

그 다음, 도4d에 도시된 바와 같이, 상기 보호막(215) 전면에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성물질을 증착한 후, 이를 패터닝함으로써, 상기 제1,2콘택홀(238a,238b)을 통해 상기 더미컬럼스페이서 영역에서 제거된 제1LOG배선(237)을 전기적으로 연결하는 제2LOG배선(238)을 형성할 수 있다. 이때, 상기 화상표시부에는 화소전극이 형성되고, 상기 게이트패드 및 데이터패드 상부에는 게이트콘택홀 및 데이터콘택홀을 통해 각각 연결되는 투명전극패턴이 형성된다. 상기 투명전극패턴은 외부구동회로와의 연결을 위해 형성하는 것으로, 특히, 게이트TCP 및 데이터TCP와 연결된다.Next, as illustrated in FIG. 4D, a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is deposited on the entire surface of the passivation layer 215, and then patterned. The second LOG wiring 238 may be formed to electrically connect the first LOG wiring 237 removed from the dummy column spacer region through the contact holes 238a and 238b. In this case, a pixel electrode is formed in the image display unit, and a transparent electrode pattern connected to each other through the gate contact hole and the data contact hole is formed on the gate pad and the data pad. The transparent electrode pattern is formed to be connected to an external driving circuit, and in particular, is connected to a gate TCP and a data TCP.

상기한 바와 같이, 본 발명은 화상표시부 외곽에 형성된 더미컬럼스페이서 영역을 지나는 LOG배선을 ITO와 같은 투명패턴으로 형성함으로써, 이영역의 LOG배선 단차를 줄일 수가 있다. 따라서, 본 발명의 기본 개념은 더미컬럼스페이서를 지나는 LOG배선의 두께를 줄임으로써, 이영역의 셀갭을 증가시키는 것이다. 이와 같은 셀갭증가는 적하방식에 의한 액정층 형성시, 화상표시부 내의 기포를 더미부로 원할하게 배출시킬 수 있도록 하고, 이에 따라, 액정미충진영역이 발생하지 않도록 한다.As described above, the present invention can reduce the LOG wiring step in this area by forming the LOG wiring passing through the dummy column spacer area formed outside the image display part in a transparent pattern such as ITO. Therefore, the basic concept of the present invention is to increase the cell gap of this area by reducing the thickness of the LOG wiring passing through the dummy column spacer. This increase in the cell gap allows the bubbles in the image display unit to be smoothly discharged to the dummy portion when the liquid crystal layer is formed by the dropping method, thereby preventing the liquid crystal unfilled region from occurring.

또한, 본 발명의 실시예에는 화소전극과 공통전극이 서로다른 기판에 형성된 액정표시장치가 제시되어 있으나, 실질적으로 본 발명은 화소전극 및 공통전극이 동일기판 상에 형성된 액정표시장치에 적용할 수도 있으며, LOG배선이 더미컬럼스페이서를 지나는 모든 액정표시장치를 포함시킬 수 있을 것이다.In addition, the embodiment of the present invention provides a liquid crystal display device in which a pixel electrode and a common electrode are formed on different substrates, but the present invention may be applied to a liquid crystal display device in which the pixel electrode and the common electrode are formed on the same substrate. It is possible to include all the liquid crystal display devices where the LOG wiring passes through the dummy column spacer.

상술한 바와같이 본 발명에 의하면, 액정표시패널의 화상표시부 외곽에 형성된 더미컬럼스페이서가 형성되고, 상기 더미컬럼스페이서를 지나는 LOG배선이 형성된 액정표시장치에 있어서, 더미컬럼스페이서와 LOG배선 사이의 이격거리를 증가시킴으로써, 적하방식에 의한 액정층 형성시 화상표시부 내에 남아 있는 기포가 효과적으로 빠져나갈수 있도록 함으로써, 액정미충진영역을 제거할 수 있게 된다. As described above, according to the present invention, in the liquid crystal display device having a dummy column spacer formed on the outer edge of the image display unit of the liquid crystal display panel, and having a LOG wiring passing through the dummy column spacer, the separation between the dummy column spacer and the LOG wiring. By increasing the distance, bubbles remaining in the image display part can be effectively escaped when forming the liquid crystal layer by the dropping method, thereby removing the liquid crystal unfilled region.                     

따라서, 액정미충진영역에 발생하는 화질불량을 제거할 수 있는 효과가 있고, 액정 표시패널의 화질을 향상시킬 수 있는 효과가 있다.Therefore, there is an effect of eliminating image quality defects occurring in the liquid crystal unfilled region, and the effect of improving the image quality of the liquid crystal display panel.

Claims (10)

제1 및 제2기판;First and second substrates; 상기 제1기판 상에 종횡으로 배열되는 데이터라인 및 게이트라인들에 의해 복수의 화소들이 형성된 화상표시부;An image display unit on which the plurality of pixels are formed by data lines and gate lines arranged vertically and horizontally on the first substrate; 상기 게이트라인의 일측과 전기적으로 연결되며, 게이트구동IC가 실장되고, 상기 게이트구동IC와 전기적으로 접속되는 제1게이트신호전송배선이 형성된 게이트TCP;A gate TCP electrically connected to one side of the gate line, having a gate driver IC mounted thereon, and having a first gate signal transmission wiring electrically connected to the gate driver IC; 상기 데이터라인의 일측과 전기적으로 연결되며, 데이터구동IC가 실장되고, 상기 데이터구동IC와 전기적으로 접속되는 제2게이트신호전송배선이 형성된 데이터TCP;A data TCP electrically connected to one side of the data line, having a data driver IC mounted thereon, and having a second gate signal transmission wiring electrically connected to the data driver IC; 상기 데이터TCP에 화상정보, 게이트제어신호를 공급하는 데이터PCB;A data PCB for supplying image information and a gate control signal to the data TCP; 상기 제1기판 상에 형성되고, 상기 제1게이트신호전송배선과 제2게이트신호전송배선을 전기적으로 연결하며, 상기 데이터PCB로부터 공급된 게이트제어신호를 제1게이트신호전송배선을 통해 게이트TCP에 공급하는 LOG배선; 및A gate control signal formed on the first substrate and electrically connecting the first gate signal transmission line and the second gate signal transmission line to the gate TCP through the first gate signal transmission line. LOG wiring to supply; And 상기 화상표시부의 외곽을 따라 형성된 더미컬럼스페이서를 포함하여 구성되며, 상기 더미컬럼스페이서와 대응하는 영역의 제1LOG배선이 투명전극패턴으로 형성된 액정표시장치.And a dummy column spacer formed along the periphery of the image display unit, wherein the first LOG wiring of a region corresponding to the dummy column spacer is formed of a transparent electrode pattern. 제1항에 있어서, 상기 더미컬럼스페이서와 대응하는 영역을 제외한 제2LOG배 선은 게이트전극물질로 형성된 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the second LOG wiring except for a region corresponding to the dummy column spacer is formed of a gate electrode material. 제2항에 있어서, 상기 제2LOG배선 상에 형성된 게이트절연막 및 보호막을 더 포함하여 구성된 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 2, further comprising a gate insulating film and a protective film formed on the second LOG wiring. 제3항에 있어서, 상기 더미컬럼스페이서와 대응하는 투명전극패턴(제1LOG배선)은 상기 보호막 상에 형성되며, 상기 게이트절연막 및 보호막 상에 형성된 제1 및 제2콘택홀을 통해 제2LOG배선과 연결된 것을 특징으로 하는 액정표시장치.4. The second LOG wiring of claim 3, wherein the transparent electrode pattern corresponding to the dummy column spacer is formed on the passivation layer, and the first and second contact holes are formed on the gate insulating layer and the passivation layer. Liquid crystal display, characterized in that connected. 제1항에 있어서, 상기 제2기판은,The method of claim 1, wherein the second substrate, 화상표시부에 형성된 칼라필터;A color filter formed in the image display unit; 상기 화상표시부 외곽을 따라 형성된 블랙매트릭스; 및A black matrix formed along the outer edge of the image display unit; And 상기 블랙매트릭스 상에 형성된 더미컬럼스페이서를 포함하여 구성된 것을 특징으로 하는 액정표시장치.And a dummy column spacer formed on the black matrix. 화상표시부가 정의되고, 상기 화상표시부의 외곽을 따라 더미컬럼스페이서가 형성된 제1 및 제2기판;First and second substrates having an image display unit defined therein, and dummy column spacers formed along an outer edge of the image display unit; 상기 제1기판의 화상표시부에 형성되고, 제1방향으로 배열된 게이트라인;A gate line formed in the image display part of the first substrate and arranged in the first direction; 상기 제1기판의 화상표시부 외곽에 형성되되, 상기 더미컬럼스페이서와 대응하는 영역이 제거된 제1LOG배선;A first LOG wiring formed outside the image display part of the first substrate, wherein a region corresponding to the dummy column spacer is removed; 상기 게이트라인 및 제1LOG배선을 포함하는 제1기판 전면에 형성된 게이트절연막;A gate insulating film formed on an entire surface of the first substrate including the gate line and the first LOG wiring; 상기 화상표시부의 게이트절연막 상에 제2방향으로 배열되고, 상기 게이트라인과 함께 복수의 화소를 형성하여 화상표시부를 형성하는 데이터라인;A data line arranged in a second direction on the gate insulating film of the image display unit and forming a plurality of pixels together with the gate line to form an image display unit; 상기 데이터라인을 포함하는 기판 전면에 형성된 보호막;A protective film formed on an entire surface of the substrate including the data line; 상기 게이트절연막 및 보호막에 형성되어, 상기 제1LOG배선의 일부를 노출시키는 제1 및 제2콘택홀;First and second contact holes formed in the gate insulating layer and the passivation layer to expose a portion of the first LOG wiring; 상기 제1 및 제2콘택홀을 통해 더미 컬럼스페이서와 대응하는 영역에 제거된 제1LOG배선을 전기적으로 연결하는 제2LOG배선을 포함하여 구성된 액정표시장치.And a second LOG wiring electrically connecting the first LOG wiring removed to the area corresponding to the dummy column spacer through the first and second contact holes. 제6항에 있어서,The method of claim 6, 상기 게이트라인의 일측과 전기적으로 연결되며, 게이트구동IC가 실장되고, 상기 게이트구동IC와 전기적으로 접속되는 제1게이트신호전송배선이 형성된 게이트TCP;A gate TCP electrically connected to one side of the gate line, having a gate driver IC mounted thereon, and having a first gate signal transmission wiring electrically connected to the gate driver IC; 상기 데이터라인의 일측과 전기적으로 연결되며, 데이터구동IC가 실장되고, 상기 데이터구동IC와 전기적으로 접속되며, 제1 및 제2LOG배선을 통해 제1게이트신호전송배선과 전기적으로 연결되는 제2게이트신호전송배선을 더 포함하여 구성된 것을 특징으로 하는 액정표시장치.A second gate electrically connected to one side of the data line, mounted with a data driver IC, electrically connected to the data driver IC, and electrically connected to the first gate signal transmission wiring through first and second LOG wiring; The liquid crystal display device further comprises a signal transmission wiring. 제6항에 있어서, 상기 제2기판의 화상표시부의 와곽에 형성된 블랙매트릭스 를 더 포함하며, 상기 더미컬럼스페이서는 상기 블랙매스릭스 상에 형성된 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 6, further comprising a black matrix formed on the edge of the image display part of the second substrate, wherein the dummy column spacer is formed on the black matrix. 제1 및 제2기판을 준비하는 단계;Preparing first and second substrates; 상기 제1기판 상에 제1방향으로 배열된 게이트라인 및 제1LOG배선을 형성하는 단계;Forming a gate line and a first LOG line arranged in a first direction on the first substrate; 상기 제1LOG배선 및 게이트라인을 포함하는 제1기판 전면에 게이트절연막을 형성하는 단계;Forming a gate insulating film on an entire surface of the first substrate including the first LOG wiring and the gate line; 상기 게이트절연막 상에 제2방향으로 배열되고, 상기 게이트라인과 함께 복수의 화소를 형성하여 화상표시부를 형성하는 데이터라인을 형성하는 단계;Forming a data line on the gate insulating layer in a second direction and forming a plurality of pixels together with the gate line to form an image display unit; 상기 데이터라인을 포함하는 기판 전면에 보호막을 형성하는 단계;Forming a protective film on an entire surface of the substrate including the data line; 상기 게이트절연막 및 보호막을 패터닝하여 상기 제1LOG배선을 노출시키는 제1 및 제2콘택홀을 형성하는 단계;Patterning the gate insulating layer and the passivation layer to form first and second contact holes exposing the first LOG wiring; 상기 제1기판의 화상표시부에 화소전극을 형성하고, 상기 제1콘택홀 및 제2콘택홀을 통해 제1LOG배선을 전기적으로 연결하는 제2LOG배선을 형성하는 단계;Forming a pixel electrode on an image display unit of the first substrate, and forming a second LOG wiring electrically connecting a first LOG wiring through the first contact hole and the second contact hole; 상기 제1기판의 화상표시부 외곽에 더미컬럼스페이서를 형성하는 단계;Forming a dummy column spacer on an outside of the image display unit of the first substrate; 상기 제1기판 또는 제2기판 중 어느 한 기판에 액정을 적하하는 단계; 및Dropping liquid crystal onto either the first substrate or the second substrate; And 상기 제1기판 및 제2기판을 합착하여 제1 및 제2기판의 화상표시부에 전면에 걸쳐서 액정층을 형성하되, 상기 제2LOG배선과 더미컬럼스페이서 사이의 이격영역을 통해 제1 및 제2기판 사이의 기포를 배출시키는 것을 특징으로 하는 액정표시장 치의 제조방법.The first substrate and the second substrate are bonded to each other to form a liquid crystal layer over the entire surface of the image display part of the first and second substrates, and through the spaced area between the second LOG wiring and the dummy column spacer, the first and second substrates. Method of manufacturing a liquid crystal display device characterized in that the bubbles between the discharge. 제9항에 있어서, 상기 제2LOG배선은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 9, wherein the second LOG wiring is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).
KR1020040050808A 2004-06-30 2004-06-30 Liquid crystal display device and fabricating method thereof KR101003651B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050808A KR101003651B1 (en) 2004-06-30 2004-06-30 Liquid crystal display device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050808A KR101003651B1 (en) 2004-06-30 2004-06-30 Liquid crystal display device and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20060001655A KR20060001655A (en) 2006-01-06
KR101003651B1 true KR101003651B1 (en) 2010-12-23

Family

ID=37104764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050808A KR101003651B1 (en) 2004-06-30 2004-06-30 Liquid crystal display device and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR101003651B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102118460B1 (en) * 2013-11-13 2020-06-03 엘지디스플레이 주식회사 display device and Method for manufacturing the same

Also Published As

Publication number Publication date
KR20060001655A (en) 2006-01-06

Similar Documents

Publication Publication Date Title
US5781253A (en) Liquid crystal display having electrostatic discharge protection and method for manufacturing the same
US8462308B2 (en) Array substrate having connection wirings
JP4477603B2 (en) Liquid crystal display device and manufacturing method thereof
KR101146527B1 (en) Gate in panel structure liquid crystal display device and method of fabricating the same
US9098132B2 (en) Line on glass type liquid crystal display device and method of fabricating the same
KR101256669B1 (en) Liquid crystal display device
KR20080001063A (en) Substrate for gatg in panel (gip) type liquid crystal display device and method for fabricating the gatg in panel (gip) type liquid crystal display device
KR100800318B1 (en) Liquid crystal panel of line on glass type and method of fabricating the same
US8373837B2 (en) Liquid crystal display panel of line-on glass type to prevent signal interference between line-on glass signal lines and method of fabricating the same
US9164334B2 (en) Display device and method of manufacturing same
US20120319144A1 (en) Display panel and display device
KR20110070565A (en) Liquid crystal display device and method for fabricating the same
KR100831300B1 (en) Liquid crystal panel of line on glass type and method of fabricating the same
JPS59210419A (en) Liquid crystal display body device
KR101003651B1 (en) Liquid crystal display device and fabricating method thereof
KR20160087020A (en) Method for manufacturing display panel assembly
KR101212156B1 (en) Liquid crystal dispaly apparatus of line on glass type and fabricating method thereof
KR20060001652A (en) Liquid crystl display device for preventing gate pad from erosion
KR101073248B1 (en) Liquid Crystal Display device
KR20060001702A (en) Liquid crystal display device for preventing gate pad from erosion
KR101048705B1 (en) Line on glass type liquid crystal display device and manufacturing method thereof
KR20050054280A (en) Liquid crystal display device and fabrication method thereof
KR101048703B1 (en) LCD Display
KR100909423B1 (en) Liquid crystal display panel and manufacturing method thereof, liquid crystal display device having same
KR100834166B1 (en) Liquid crystal display panel and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 10