KR101002305B1 - Film package mounted chip and liquid crystal display module using the same - Google Patents

Film package mounted chip and liquid crystal display module using the same Download PDF

Info

Publication number
KR101002305B1
KR101002305B1 KR1020030099802A KR20030099802A KR101002305B1 KR 101002305 B1 KR101002305 B1 KR 101002305B1 KR 1020030099802 A KR1020030099802 A KR 1020030099802A KR 20030099802 A KR20030099802 A KR 20030099802A KR 101002305 B1 KR101002305 B1 KR 101002305B1
Authority
KR
South Korea
Prior art keywords
data
output
liquid crystal
crystal display
tcp
Prior art date
Application number
KR1020030099802A
Other languages
Korean (ko)
Other versions
KR20050068415A (en
Inventor
안승국
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030099802A priority Critical patent/KR101002305B1/en
Publication of KR20050068415A publication Critical patent/KR20050068415A/en
Application granted granted Critical
Publication of KR101002305B1 publication Critical patent/KR101002305B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix

Abstract

본 발명은 제조 원가를 상승시키지 않는 범위내에서 출력 채널이 증가된 칩 실장형 필름 패키지(TCP 또는 COF) 및 그를 이용한 액정 표시 모듈에 관한 것이다.The present invention relates to a chip mounted film package (TCP or COF) in which an output channel is increased within a range that does not increase manufacturing cost, and a liquid crystal display module using the same.

본 발명의 칩 실장형 필름 패키지는 구동 집적 회로의 출력핀과 접속된 출력 패드들이 적어도 45㎛ 정도의 피치를 갖도록 형성됨에 따라 적어도 48mm 정도의 폭을 갖는 베이스 필름 상에서 적어도 618 또는 624 출력 패드들을 구비하게 된다.The chip mounted film package of the present invention has at least 618 or 624 output pads on a base film having a width of at least 48 mm as the output pads connected to the output pins of the driving integrated circuit are formed to have a pitch of at least 45 μm. Done.

Description

칩 실장형 필름 패키지 및 그를 이용한 액정 표시 모듈{FILM PACKAGE MOUNTED CHIP AND LIQUID CRYSTAL DISPLAY MODULE USING THE SAME} Chip-mounted film package and liquid crystal display module using same {FILM PACKAGE MOUNTED CHIP AND LIQUID CRYSTAL DISPLAY MODULE USING THE SAME}             

도 1은 종래의 액정 표시 모듈의 배면 구조를 도시한 평면도.1 is a plan view showing a rear structure of a conventional liquid crystal display module.

도 2는 도 1에 도시된 데이터 TCP(또는 COF)를 구체적으로 도시한 평면도.2 is a plan view specifically showing the data TCP (or COF) shown in FIG.

도 3은 본 발명의 실시 예에 따른 액정 표시 모듈의 배면 구조를 도시한 평면도,3 is a plan view illustrating a rear structure of a liquid crystal display module according to an exemplary embodiment of the present invention;

도 4는 도 3에 도시된 데이터 TCP(또는 COF)를 구체적으로 도시한 평면도.4 is a plan view specifically showing the data TCP (or COF) shown in FIG.

도 5는 도 4에 도시된 데이터 D-IC의 상세 구성을 도시한 블록도.5 is a block diagram showing a detailed configuration of the data D-IC shown in FIG.

도 6은 도 4에 도시된 데이터 D-IC의 다른 상세 구성을 도시한 블록도.FIG. 6 is a block diagram showing another detailed configuration of the data D-IC shown in FIG. 4; FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10, 40 : 액정 패널 12, 42 : 데이터 TCP(또는 COF)10, 40: liquid crystal panel 12, 42: data TCP (or COF)

14, 44, 70, 100 : 데이터 D-IC 16, 46 : 게이트 TCP(또는 COF)14, 44, 70, 100: Data D-IC 16, 46: Gate TCP (or COF)

18, 48 : 게이트 D-IC 20, 60 : 데이터 PCB18, 48: gate D-IC 20, 60: data PCB

22, 62 : 게이트 PCB22, 62: Gate PCB

32, 52 : 더미 영역 34, 54: 스프로켓 홀32, 52: dummy areas 34, 54: sprocket holes

IP : 입력 패드 OP : 출력 패드 IP: input pad OP: output pad                 

CL : 컷팅 라인 72, 102 : 쉬프트 레지스터CL: cutting line 72, 102: shift register

74, 104 : 제1 래치부 76, 108 : MUX1부74, 104: First latch portion 76, 108: MUX1 portion

78, 106 : 제2 래치부 80, 112 : DAC부78, 106: second latch portion 80, 112: DAC portion

82, 114 : 출력 버퍼부 84, 110 : MUX2부82, 114: Output buffer section 84, 110: MUX2 section

116 : MUX3부 118 : DEMUX부
116: MUX part 3 118: DEMUX part

본 발명은 액정 표시 모듈에 관한 것으로, 특히 제조 원가를 증가시키지 않는 범위내에서 출력 채널 수를 증가시켜 데이터 드라이브 집적 회로의 갯수를 감소시킬 수 있는 칩 실장형 필름 패키지와 그를 이용한 액정 표시 모듈에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display module, and more particularly, to a chip mounted film package capable of reducing the number of data drive integrated circuits by increasing the number of output channels within a range that does not increase manufacturing cost, and a liquid crystal display module using the same. will be.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화상을 표시하는 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다.The liquid crystal display displays an image by adjusting the light transmittance of the liquid crystal having dielectric anisotropy using an electric field. To this end, the liquid crystal display device includes a liquid crystal display panel for displaying an image and a driving circuit for driving the liquid crystal display panel.

액정 표시 패널은 매트릭스형으로 배열된 액정셀들이 화소 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다.In a liquid crystal display panel, liquid crystal cells arranged in a matrix form display an image by adjusting light transmittance according to a pixel signal.

구동 회로는 액정 표시 패널의 게이트 라인들을 구동하는 게이트 드라이버와, 데이터 라인들을 구동하는 데이터 드라이버와, 게이트 드라이버 및 데이터 드 라이버의 구동 타이밍을 제어하는 타이밍 제어부와, 상기 액정 표시 패널과 상기 구동 회로의 구동에 필요한 전원 신호들을 공급하는 전원부를 구비한다. The driving circuit may include a gate driver for driving gate lines of the liquid crystal display panel, a data driver for driving data lines, a timing controller for controlling driving timing of the gate driver and the data driver, and the liquid crystal display panel and the driving circuit. And a power supply unit supplying power signals required for driving.

데이터 드라이버와 게이트 드라이버는 다수개의 드라이브 집적 회로(Drive Integrated Circuit;이하, D-IC)들로 분리된다. D-IC들 각각은 테이프 캐리어 패키지(Tape Carrier Package;이하, TCP)의 오픈된 IC 영역에 실장되거나 칩 온 필름(Chip On Film;이하, COF) 방식으로 베이스 필름 상에 실장되고, 테이프 오토메이트드 본딩(Tape Automated Bonding;이하, TAB) 방식으로 액정 표시 패널과 전기적으로 접속된다. 다른 방법으로 D-IC는 칩 온 글래스(Chip On Glass; COG) 방식으로 액정 표시 패널 상에 직접 실장되기도 한다. 이들 중 TAB 방식은 액정 표시 패널에서 화소 매트릭스 면적을 상대적으로 넓게 확보할 수 있고 부착 공정이 용이하여 주로 이용된다.The data driver and the gate driver are separated into a plurality of drive integrated circuits (D-ICs). Each of the D-ICs is mounted on an open IC area of a Tape Carrier Package (hereinafter referred to as TCP) or mounted on a base film in a Chip On Film (hereinafter referred to as COF) scheme and is tape automated. It is electrically connected to the liquid crystal display panel by a tape automated bonding (hereinafter referred to as TAB) method. Alternatively, the D-IC may be directly mounted on the liquid crystal display panel using a chip on glass (COG) method. Among them, the TAB method is mainly used because the liquid crystal display panel can secure a relatively wide pixel matrix area and an easy attachment process.

도 1은 데이터 D-IC(14)를 실장하여 데이터 PCB(20)와 액정 표시 패널(10) 사이에 접속된 데이터 TCP(또는 COF)(12)와, 게이트 D-IC(18)를 실장하여 게이트 PCB(22)와 액정 표시 패널(10) 사이에 접속된 게이트 TCP(또는 COF)(16)를 구비한다.FIG. 1 shows a data TCP (or COF) 12 and a gate D-IC 18 connected between the data PCB 20 and the liquid crystal display panel 10 by mounting the data D-IC 14. A gate TCP (or COF) 16 connected between the gate PCB 22 and the liquid crystal display panel 10 is provided.

액정 표시 패널(10)은 박막 트랜지스터 어레이 기판과, 칼러 필터 어레이 기판이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널은 게이트 라인과 데이터 라인의 교차로 정의된 액정셀들을 구비하고, 액정셀들 각각은 스위치 소자인 박막 트랜지스터를 구비한다. 박막 트랜지스터는 게이트 라인으로부터의 스캔 신호에 응답하여 데이터 라인으로부터의 화소 신호를 액정셀에 공급한다. The liquid crystal display panel 10 is formed by bonding a thin film transistor array substrate and a color filter array substrate to each other with a liquid crystal interposed therebetween. The liquid crystal display panel includes liquid crystal cells defined by intersections of gate lines and data lines, and each of the liquid crystal cells includes a thin film transistor that is a switch element. The thin film transistor supplies the pixel signal from the data line to the liquid crystal cell in response to the scan signal from the gate line.                         

데이터 D-IC(14)는 데이터 TCP(또는 COF)(12)를 통해 액정 표시 패널(10)의 데이터 라인과 접속된다. 이러한 데이터 D-IC(14)는 외부의 타이밍 컨트롤러(미도시)로부터의 디지털 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인으로 공급한다.The data D-IC 14 is connected to the data line of the liquid crystal display panel 10 via the data TCP (or COF) 12. The data D-IC 14 converts digital pixel data from an external timing controller (not shown) into an analog pixel signal and supplies it to a data line.

게이트 D-IC(18)는 게이트 TCP(또는 COF)(16)를 통해 액정 표시 패널(10)의 게이트 라인과 접속된다. 이러한 게이트 D-IC(10)는 게이트 라인으로 해당 스캔 기간에서 박막 트랜지스터의 턴-온 전압(게이트 하이 전압(VGH))을 공급하고, 나머지 기간에서는 박막 트랜지스터의 턴-오프 전압(게이트 오프 전압(GL))을 공급한다.The gate D-IC 18 is connected to the gate line of the liquid crystal display panel 10 through the gate TCP (or COF) 16. The gate D-IC 10 supplies the turn-on voltage (gate high voltage VGH) of the thin film transistor to the gate line in the corresponding scan period, and the turn-off voltage (gate off voltage ( GL)).

도 1에 도시된 데이터 TCP(또는 COF)(12) 및 게이트 TCP(또는 COF)(16)는 폴리이미드 재질의 롤 타입 베이스 필름 상에 형성된 다음 커팅 공정으로 성형된다. The data TCP (or COF) 12 and gate TCP (or COF) 16 shown in FIG. 1 are formed on a polyimide roll type base film and then molded in a cutting process.

예를 들면, 데이터 TCP(또는 COF)(12)는 도 2와 같이 롤 타입의 베이스 필름(32) 상에 형성된다. 이러한 데이터 TCP(또는 COF)(12) 상에는 데이터 D-IC(14)가 실장되고, 그 데이터 D-IC(14)의 입력핀들과 접속되는 다수개의 입력 패드(IP)와, 출력핀들과 접속되는 다수개의 출력 패드(OP)가 형성된다. 여기서, 데이터 TCP(또는 COF)(12)의 입력 패드(IP) 및 출력 패드(OP)는 통상 커팅 라인(CL) 밖의 베이스 필름까지 신장(미도시)된다. 이는 데이터 TCP(또는 COF)(12)가 성형되지 않은 상태에서 데이터 D-IC(14)의 불량 여부를 검사하기 위함이다. 그리고, 베이스 필름(32)을 반송시키고 반송 위치를 결정하기 위하여 베이스 필름(32)의 양측부에는 스프로켓 홀(Sproket Hole; 34)이 형성된다. 이러한 베이스 필름(32)에 형성된 데이터 TCP(또는 COF)(12)는 베이스 필름(32)을 커팅 라인(CL)을 절취하는 커팅 공정으로 성형된다. 성형된 데이터 TCP(또는 COF)(12)는 이방성 도전 필름(Anisotropic Conductive Film;이하, ACF)를 통해 도 1에 도시된 액정 표시 패널(10)에 부착됨과 아울러 데이터 PCB(20)와 부착된다. For example, the data TCP (or COF) 12 is formed on the roll type base film 32 as shown in FIG. On this data TCP (or COF) 12, a data D-IC 14 is mounted, and a plurality of input pads IP connected to the input pins of the data D-IC 14, and connected to the output pins. A plurality of output pads OP is formed. Here, the input pad IP and the output pad OP of the data TCP (or COF) 12 are usually stretched (not shown) to the base film outside the cutting line CL. This is to check whether the data D-IC 14 is defective in the state where the data TCP (or COF) 12 is not molded. And in order to convey the base film 32 and determine a conveyance position, the sprocket hole 34 is formed in the both sides of the base film 32. As shown in FIG. The data TCP (or COF) 12 formed on the base film 32 is molded in a cutting process in which the base film 32 is cut off the cutting line CL. The molded data TCP (or COF) 12 is attached to the liquid crystal display panel 10 shown in FIG. 1 through an anisotropic conductive film (hereinafter referred to as ACF) and to the data PCB 20.

한편, 데이터 TCP(또는 COF)(12)는 제조 원가를 감안하여 일반적으로 도 2와 같이 35mm의 선폭을 갖는 베이스 필름(32) 상에서 384 출력 채널을 갖도록 형성된다. 이러한 데이터 TCP(또는 COF)(12)의 384 출력 채널은 데이터 D-IC(14)의 출력 채널과 대응하는 것이므로, 제조 원가 절감을 위하여 상대적으로 높은 단가인 데이터 D-IC(14)의 사용 갯수를 감소시키기 위해서는 그의 출력 채널 수를 증대시키는 방안이 필요하다.On the other hand, the data TCP (or COF) 12 is formed to have a 384 output channel on the base film 32 having a line width of 35 mm in general, in view of the manufacturing cost. Since the 384 output channels of the data TCP (or COF) 12 correspond to the output channels of the data D-IC 14, the number of uses of the data D-IC 14, which is a relatively high unit cost, for manufacturing cost reduction. It is necessary to increase the number of output channels thereof in order to reduce the power.

예를 들어, 1024×768 크기의 XGA 해상도를 갖는 경우 한 화소당 R, G, B 서브 화소를 포함하는 것을 감안하여 액정 표시 패널(10)에는 총 3072개의 데이터 라인이 형성된다. 이러한 3072개의 데이터 라인들을 도 2에 도시된 384 출력 채널의 데이터 D-IC(12)로 구동하는 경우 도 1에 도시된 액정 표시 패널(10)은 8개(3072/384)씩의 데이터 D-IC(14)와 데이터 TCP(또는 COF)(12)를 구비하여야만 한다. 여기서, 데이터 D-IC(14)와 데이터 TCP(또는 COF)(12)의 단가가 상대적으로 높음에 따라 제조 원가 절감을 위해서는 그들의 사용 갯수를 줄이는 방안이 필요하다.For example, in the case of XGA resolution having a size of 1024 × 768, 3072 data lines are formed in the liquid crystal display panel 10 in consideration of including R, G, and B subpixels per pixel. When these 3072 data lines are driven by the data D-IC 12 of the 384 output channel shown in FIG. 2, the liquid crystal display panel 10 shown in FIG. 1 has eight data D- of each (3072/384). IC 14 and data TCP (or COF) 12 must be provided. Here, as the unit costs of the data D-IC 14 and the data TCP (or COF) 12 are relatively high, a method of reducing their number of uses is required to reduce manufacturing costs.

그런데, 데이터 D-IC(14)는 데이터 라인당 공급되는 6비트 또는 8비트 화소 데이터를 아날로그 화소 신호로 변환하기 위하여 그 데이터 라인 수에 비례하는 디 지털-아날로그 변환기(이하, DAC)를 구비한다. 이에 따라, 데이터 D-IC(14)의 출력 채널을 증가시키는 경우 그에 해당하는 칩 크기가 증가하게 되고, 더불어 데이터 D-IC(14)가 실장되는 데이터 TCP(또는 COF)(12)의 크기도 증가하게 된다. 그러나, TCP(또는 COF) 또는 COF의 크기가 증대되는 경우 면적 대비 상대적으로 높은 단가를 갖으므로 무작정 출력 채널 수를 증가시키는 경우 제조 원가는 더욱 상승되어버리는 문제가 있다. By the way, the data D-IC 14 includes a digital-to-analog converter (DAC) proportional to the number of data lines in order to convert 6-bit or 8-bit pixel data supplied per data line into an analog pixel signal. . Accordingly, when the output channel of the data D-IC 14 is increased, the corresponding chip size is increased, and the size of the data TCP (or COF) 12 on which the data D-IC 14 is mounted is also increased. Will increase. However, when the size of TCP (or COF) or COF is increased, the cost is relatively high compared to the area, and thus, the manufacturing cost is further increased when the number of output channels is increased.

이러한 단점을 해결하기 위해서는 TCP(또는 COF)내에서 출력 패드간의 피치을 줄여 단위 면적당 출력 채널을 증가시키는 방안이 고려될 수 있으나, 신뢰도 및 제조 공정 편차를 감안하여 출력 패드의 피치(P1)를 줄이는데 한계가 있다. 그리고, 베이스 TCP(또는 COF) 상에서도 스프로켓 홀이 형성된 더미 영역에 의해 데이터 TCP(또는 COF)가 차지할 수 있는 유효 면적은 더욱 줄어들게 된다. In order to solve this disadvantage, a method of increasing the output channel per unit area by reducing the pitch between the output pads in TCP (or COF) can be considered. However, the limitation in reducing the output pad pitch (P1) in consideration of reliability and manufacturing process variation is considered. There is. In addition, the effective area occupied by the data TCP (or COF) is further reduced by the dummy area where the sprocket hole is formed on the base TCP (or COF).

예를 들어, 도 2와 같이 35mm 규격의 베이스 TCP(30) 상에서도 데이터 TCP(또는 COF)(12)가 차지할 수 있는 유효 면적은 스프로켓 홀(34)이 형성된 더미 영역에 의해 더욱 줄어들어 약 27mm 정도의 가로폭을 갖게 된다. 이 결과, 도 2에 도시된 27mm의 유효 가로폭을 갖는 데이터 TCP(또는 COF)(12)에는 약 60㎛의 피치(P1)를 두고 형성된 384개의 출력 패드(OP), 즉 출력 채널을 증가시킬 수 없는 한계가 있다. For example, the effective area occupied by the data TCP (or COF) 12 even on the base TCP 30 of the 35 mm standard as shown in FIG. 2 is further reduced by the dummy area in which the sprocket hole 34 is formed, which is about 27 mm. It has width. As a result, the data TCP (or COF) 12 having the effective width of 27 mm shown in FIG. 2 increases the 384 output pads OP, that is, the output channels formed with a pitch P1 of about 60 μm. There is no limit.

따라서, 액정 표시 패널의 제조 원가를 상승시키지 않는 범위의 TCP(또는 COF) 또는 COF의 크기를 설정하고, 그 크기 범위에서 출력 채널을 증가시킬 수 있는 방안이 요구된다.
Therefore, there is a need for a method of setting the size of TCP (or COF) or COF in a range that does not increase the manufacturing cost of the liquid crystal display panel, and increasing the output channel in the size range.

따라서, 본 발명의 목적은 제조 원가를 상승시키지 않는 범위내에서 출력 채널이 증가된 칩 실장형 필름 패키지(TCP 또는 COF) 및 그를 이용한 액정 표시 모듈을 제공하는 것이다.
Accordingly, it is an object of the present invention to provide a chip mounted film package (TCP or COF) with an increased output channel within a range that does not increase manufacturing costs and a liquid crystal display module using the same.

상기 목적들을 달성하기 위하여, 본 발명에 따른 칩 실장형 필름 패키지는 구동 집적 회로의 입력핀과 접속된 입력 패드들과; 구동 집적 회로의 출력핀과 접속되고 적어도 45㎛ 정도의 피치을 갖는 출력 패드들을 구비한다.In order to achieve the above objects, the chip mounted film package according to the present invention comprises: input pads connected to input pins of a driving integrated circuit; And output pads connected to the output pins of the driving integrated circuit and having a pitch of at least 45 [mu] m.

상기 구동 집적 회로의 출력핀과 상기 출력 패드를 접속시키는 범프의 피치를 작게 하여 상기 출력 패드가 적어도 45㎛ 정도의 피치를 갖게 한다.The pitch of the bump connecting the output pin of the drive integrated circuit and the output pad is made small so that the output pad has a pitch of at least about 45 μm.

상기 필름 패키지는 적어도 48mm 정도의 폭을 갖는 베이스 필름에 형성되어 적어도 618 또는 624 출력 패드들을 구비한다.The film package is formed on a base film having a width of at least 48 mm and has at least 618 or 624 output pads.

본 발명에 따른 액정 표시 모듈은 화소 매트릭스의 구동하는 구동 칩을 실장하여 그 화소 매트릭스를 갖는 액정 표시 패널과 접속된 상기 필름 패키지를 구비한다.The liquid crystal display module according to the present invention includes the film package mounted with a driving chip for driving a pixel matrix and connected to a liquid crystal display panel having the pixel matrix.

상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

본 출원인은 특허출원 제2002-41769호를 통해 데이터 라인을 시분할 구동하 는 데이터 D-IC를 개시하여, D-IC의 사용 갯수를 적어도 1/2로 줄일 수 있는 방안을 제안하였다. 그런데, 데이터 D-IC의 수가 1/2로 줄어든 반면, 출력 채널이 2배로 증가하여 출력 패드들이 차지하는 면적이 증대됨으로써 기존 35mm 규격의 TCP 보다 큰 규격의 TCP가 필요하게 되었다. 그러나, 384 출력 채널을 형성할 수 있는 기존 35mm 규격의 TCP 대신 70mm 규격의 TCP를 사용하는 경우 데이터 D-IC 및 TCP의 사용갯수를 1/2로 줄일 수 있는 반면에, TCP 단가가 상승됨으로써 제조 원가 절감 효과가 미비한 단점을 갖게 되었다.The present applicant discloses a data D-IC for time-divisionally driving a data line through Patent Application No. 2002-41769, and proposes a method of reducing the number of uses of the D-IC by at least 1/2. By the way, while the number of data D-ICs has been reduced to 1/2, the output channel has been doubled to increase the area occupied by the output pads, thereby requiring TCP having a larger standard than that of the existing 35 mm standard. However, when using the 70mm TCP instead of the existing 35mm TCP that can form 384 output channels, the number of data D-IC and TCP can be reduced by half, while the manufacturing cost increases. The cost savings are inadequate.

이하, 도 3 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 6.

도 3은 본 발명의 실시 예에 따른 TCP(또는 COF)(42)가 형성된 베이스 필름을 도시한 것이다.3 illustrates a base film on which a TCP (or COF) 42 is formed according to an embodiment of the present invention.

도 4에 도시된 TCP(또는 COF)(42)는 롤 타입의 베이스 필름(52) 상에 형성된다. 이러한 TCP(또는 COF)(42) 상에는 D-IC(44)가 실장되고, 그 D-IC(44)의 입력핀들과 접속되는 다수개의 입력 패드(IP)와, 출력핀들과 접속되는 다수개의 출력 패드(OP)가 형성된다. 여기서, TCP(또는 COF)(42)의 입력 패드(IP) 및 출력 패드(OP)는 통상 커팅 라인(CL) 밖의 베이스 필름까지 신장(미도시)된다. 이는 TCP(또는 COF)(42)가 성형되지 않은 상태에서 D-IC(44)의 불량 여부를 검사하기 위함이다. 그리고, 베이스 필름(52)을 반송시키고 반송 위치를 결정하기 위하여 베이스 필름(52)의 양측부에는 스프로켓 홀(Sproket Hole; 54)이 형성된다. 이러한 베이스 필름(52)에 형성된 TCP(또는 COF)(42)는 베이스 필름(52)을 커팅 라인(CL)을 따라 절취하는 커팅 공정으로 성형된다. 성형된 TCP(또는 COF)(42)는 이방성 도전 필름(Anisotropic Conductive Film;이하, ACF)를 통해 액정 표시 패널 및 PCB에 부착된다.The TCP (or COF) 42 shown in FIG. 4 is formed on a roll type base film 52. On this TCP (or COF) 42, a D-IC 44 is mounted, a plurality of input pads (IP) connected to the input pins of the D-IC 44, and a plurality of outputs connected to the output pins. The pad OP is formed. Here, the input pad IP and the output pad OP of the TCP (or COF) 42 are usually stretched (not shown) to the base film outside the cutting line CL. This is to check whether the D-IC 44 is defective while the TCP (or COF) 42 is not molded. And sprocket holes 54 are formed in both sides of the base film 52 in order to convey the base film 52 and to determine the conveyance position. The TCP (or COF) 42 formed on the base film 52 is formed by a cutting process of cutting the base film 52 along the cutting line CL. The molded TCP (or COF) 42 is attached to the liquid crystal display panel and the PCB through an anisotropic conductive film (ACF).

특히, 도 4에 도시된 베이스 필름(52)은 기존 35mm 보다 큰 48mm 정도의 폭을 갖는다. 이러한 48mm의 폭을 갖는 베이스 필름(52)에는 D-IC(44)와 함께 618 내지 624 채널을 갖는 TCP(또는 COF)(42)가 형성될 수 있다. 이는 TCP(또는 COF)(42)의 제작 공정과 TCP(또는 COF)(42)의 어셈블리(Assembly) 공정에서 출력 패드(OP)의 피치(P2)를 45㎛ 이내의 미세 피치(Fine Pitch)로 설정함으로써 가능하다. In particular, the base film 52 shown in Figure 4 has a width of about 48mm larger than the conventional 35mm. In the base film 52 having a width of 48 mm, a TCP (or COF) 42 having 618 to 624 channels may be formed together with the D-IC 44. This is because the pitch P2 of the output pad OP is adjusted to a fine pitch within 45 μm in the manufacturing process of the TCP (or COF) 42 and the assembly process of the TCP (or COF) 42. It is possible by setting.

이러한 45㎛ 이내의 피치(P2)를 갖는 출력 패드(OP)는 TCP(42)의 제작 및 어셈블리 공정에서 이물질을 제거하는 크리닝 공정을 강화하여 쇼트 또는 오픈 불량율을 줄임으로써 가능하다. 이를 위하여, 크리닝 공정으로 산소 플라즈마를 이용하여 이물질을 제거하는 애싱 공정을 추가하기도 한다. 또한, 출력 패드(OP)를 패터닝하는 경우 오버 에칭율을 조절하여 그로 인한 쇼트 또는 오픈 불량율을 줄임으로써 가능하다. 이와 다르게, 쇼트 및 오픈 불량을 감안하여 출력 패드(OP)와 패드(OP) 사이의 간격을 기존 간격으로 유지하면서 출력 패드(OP)의 사이즈를 줄임으로써 출력 패드(OP)의 피치(P2)를 줄일 수 있다. 여기서, 출력 패드(OP)의 크기를 줄이는 방법으로는 설계치를 작게 할 수도 있으나, 기존 설계치를 유지하면서도 출력 패드(OP)를 패터닝하기 위한 포토리소그래피 공정에서 출력 패드(OP)의 크기를 결정하는 포토레지스트가 오버 현상(Over Develop)되게 함으로써도 가능하다. 또한, 출력 패드(OP)와 드라이브-IC의 출력핀 사이에 접속되어 출력 패드(OP)의 사이즈 및 피치(P2)를 결정하는 범퍼의 피치나 크기를 줄이는 경우에도 출력 패드(OP)의 피치(P2)를 45㎛ 이내로 감소시킬 수 있게 된다. The output pad OP having a pitch P2 within 45 μm is possible by reducing the short or open defect rate by strengthening a cleaning process for removing foreign matter in the manufacturing and assembly process of the TCP 42. To this end, an ashing process of removing foreign matters using an oxygen plasma may be added as a cleaning process. In addition, in the case of patterning the output pad OP, it is possible to reduce the short or open defect rate caused by adjusting the over etching rate. Alternatively, the pitch P2 of the output pad OP may be reduced by reducing the size of the output pad OP while maintaining the gap between the output pad OP and the pad OP at the existing interval in consideration of short and open defects. Can be reduced. Here, although the design value may be reduced by a method of reducing the size of the output pad OP, a photo for determining the size of the output pad OP in a photolithography process for patterning the output pad OP while maintaining the existing design value. It is also possible by causing the resist to over develop. In addition, the pitch of the output pad OP may be reduced even when the pitch or the size of the bumper connected between the output pad OP and the output pin of the drive IC determines the size and pitch P2 of the output pad OP. P2) can be reduced to within 45 m.

이렇게 본 발명에 따른 TCP(또는 COF)(42)는 48mm의 폭을 갖는 베이스 필름(52) 상에서 출력 패드(OP)의 피치(P2)를 45㎛ 이내로 설정함으로써 618 내지 624 채널을 갖게 된다. 이에 따라, 도 2와 같이 35mm의 폭을 갖는 베이스 필름(32) 상에서 384 채널을 갖는 기존의 TCP(또는 COF)(12)를 사용하는 경우 보다 출력 채널이 증가하여 액정 표시 패널에 사용되는 TCP(또는 CPF)(42) 및 D-IC(44)의 사용 갯수를 절감할 수 있게 된다.Thus, the TCP (or COF) 42 according to the present invention has 618 to 624 channels by setting the pitch P2 of the output pad OP to within 45 μm on the base film 52 having a width of 48 mm. Accordingly, as shown in FIG. 2, the output channel is increased compared to the case of using the conventional TCP (or COF) 12 having 384 channels on the base film 32 having a width of 35 mm. Alternatively, the number of uses of the CPF) 42 and the D-IC 44 may be reduced.

이러한 본 발명에 따른 TCP(또는 COF)(42)가 도 3에 도시된 액정 표시 모듈(40)의 데이터 TCP(또는 COF)(42)로 적용되는 경우를 예로 들어 보면 다음과 같다.For example, when the TCP (or COF) 42 according to the present invention is applied to the data TCP (or COF) 42 of the liquid crystal display module 40 shown in FIG.

도 3에 도시된 액정 표시 모듈의 액정 표시 패널(40)은 1024×768 크기의 XGA 해상도를 갖는 경우 한 화소당 R, G, B 서브 화소를 포함하는 것을 감안하여 총 3072개의 데이터 라인을 구비한다. 이러한 3072개의 데이터 라인들을 구동하기 위하여 도 3에 도시된 618 또는 624 출력 채널의 데이터 D-IC(44)로 구동하는 경우 액정 표시 모듈(40)은 5개씩의 데이터 D-IC(44)와 데이터 TCP(또는 COF)(42)를 사용하면 충분하다. 다시 말하여, 본 발명에 따른 액정 표시 모듈(40)은 618 또는 624 채널의 데이터 D-IC(44) 및 데이터 TCP(또는 COF)(42)를 이용함으로써 도 1과 같이 8개씩의 384 채널의 데이터 D-IC(2) 및 데이터 TCP(또는 COF)(12)를 이용하는 경우 보다 사용 갯수를 5개로 절감함으로써 액정 표시 모듈의 제조 원가를 절감할 수 있게 된다.The liquid crystal display panel 40 of the liquid crystal display module illustrated in FIG. 3 includes a total of 3072 data lines in consideration of including R, G, and B subpixels per pixel when the XGA resolution of 1024 × 768 is used. . In order to drive the 3072 data lines, the liquid crystal display module 40 is driven by five data D-ICs 44 and data when driven with the data D-ICs 44 of the 618 or 624 output channels shown in FIG. 3. It is sufficient to use TCP (or COF) 42. In other words, the liquid crystal display module 40 according to the present invention utilizes 618 or 624 channels of data D-IC 44 and data TCP (or COF) 42 so that 384 channels of 8 as shown in FIG. In the case of using the data D-IC 2 and the data TCP (or COF) 12, the number of uses can be reduced to five, thereby reducing the manufacturing cost of the liquid crystal display module.

이러한 도 3에 있어서, 데이터 D-IC(44)는 데이터 TCP(또는 COF)(42)를 통해 액정 표시 패널(40)의 데이터 라인과 접속된다. 이러한 데이터 D-IC(44)는 외부의 타이밍 컨트롤러(미도시)로부터의 디지털 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인으로 공급한다.In this FIG. 3, the data D-IC 44 is connected to the data line of the liquid crystal display panel 40 via the data TCP (or COF) 42. The data D-IC 44 converts digital pixel data from an external timing controller (not shown) into an analog pixel signal and supplies it to a data line.

게이트 D-IC(48)는 게이트 TCP(또는 COF)(46)를 통해 액정 표시 패널(10)의 게이트 라인과 접속된다. 이러한 게이트 D-IC(10)는 게이트 라인으로 해당 스캔 기간에서 박막 트랜지스터의 턴-온 전압(게이트 하이 전압(VGH))을 공급하고, 나머지 기간에서는 박막 트랜지스터의 턴-오프 전압(게이트 오프 전압(GL))을 공급한다.The gate D-IC 48 is connected to the gate line of the liquid crystal display panel 10 through the gate TCP (or COF) 46. The gate D-IC 10 supplies the turn-on voltage (gate high voltage VGH) of the thin film transistor to the gate line in the corresponding scan period, and the turn-off voltage (gate off voltage ( GL)).

도 5는 도 4에 도시된 데이터 D-IC(42)로 적용될 수 있는 한 예의 624 채널의 데이터 D-IC(70)을 구성을 도시한 것이다.FIG. 5 shows a configuration of an example 624 channel data D-IC 70 that can be applied to the data D-IC 42 shown in FIG.

도 5에 도시된 데이터 D-IC(70)는 입력 스타트 펄스를 입력 클럭 신호에 따라 쉬프트시켜 샘플링 신호를 발생하여 출력하는 쉬프트 레지스터(72)와, 샘플링 신호에 응답하여 입력 화소 데이터(RGB)를 래치하여 출력하는 제1 및 제2 래치부(78)와, 제1 및 제2 래치부(74, 78) 사이에서 입력 극성 제어 신호에 따라 입력 화소 데이터를 극성이 결정된 출력 채널로 출력하는 멀티플렉서(Multiplexer; 이하, MUX)1부(76)를 구비한다. 그리고, 데이터 D-IC(70)는 제2 래치부(78)로부터의 화소 데이터를 입력 감마 전압들을 이용하여 아날로그 화소 신호로 변환하는 DAC부(80)와, DAC부(80)로부터의 아날로그 화소 신호를 완충하여 출력하는 출력 버퍼부(82)와, 출력 버퍼부(82)로부터의 화소 신호를 상기 극성 제어 신호에 따라 극성이 결정된 출력 채널을 통해 624개의 데이터 라인(DL1 내지 DL624)로 공급하는 MUX2부를 구비한다. 이러한 구성을 갖는 데이터 D-IC(70)는 DAC부(80)를 사이에 두고 극성 제어 신호에 따라 제어되는 MUX1부(76) 및 MUX2부(84)를 채용함에 따라 그 DAC부(80)를 구성하는 P디코더 및 N디코더의 수를 데이터 라인당 한 쌍의 P 및 N 디코더를 사용하는 경우 보다 절반으로 감소시킬 수 있게 된다. 이에 따라, 도 5에 도시된 데이터 D-IC(70)는 칩 면적을 크게 증가시키지 않으면서 출력 채널을 624개로 증가시킬 수 있게 된다.The data D-IC 70 shown in FIG. 5 includes a shift register 72 for shifting an input start pulse according to an input clock signal to generate and output a sampling signal, and input pixel data RGB in response to the sampling signal. A multiplexer for outputting input pixel data to an output channel having a polarity determined according to an input polarity control signal between the first and second latch portions 78 and the first and second latch portions 74 and 78 which are latched and output. A multiplexer (hereinafter referred to as MUX) 1 part 76 is provided. The data D-IC 70 includes a DAC unit 80 for converting pixel data from the second latch unit 78 into an analog pixel signal using input gamma voltages, and an analog pixel from the DAC unit 80. An output buffer 82 for buffering and outputting a signal, and a pixel signal from the output buffer 82 to the 624 data lines DL1 to DL624 through an output channel whose polarity is determined according to the polarity control signal. It has a MUX2 part. The data D-IC 70 having such a configuration employs the MUX1 unit 76 and the MUX2 unit 84 controlled according to the polarity control signal with the DAC unit 80 interposed therebetween. The number of P decoders and N decoders constituting can be reduced by half than when using a pair of P and N decoders per data line. Accordingly, the data D-IC 70 shown in FIG. 5 can increase the output channel to 624 without significantly increasing the chip area.

도 6는 도 4에 도시된 데이터 D-IC(42)로 적용될 수 있는 다른 예의 624 채널의 데이터 D-IC(100)을 구성을 도시한 것이다.FIG. 6 shows a configuration of a data D-IC 100 of another example 624 channel that can be applied to the data D-IC 42 shown in FIG.

도 6에 도시된 데이터 D-IC(100)는 입력 스타트 펄스를 입력 클럭 신호에 따라 쉬프트시켜 샘플링 신호를 발생하여 출력하는 쉬프트 레지스터(102)와, 샘플링 신호에 응답하여 입력 화소 데이터(RGB)를 래치하여 출력하는 제1 및 제2 래치부(104, 106)와, 제2 래치부(106)로부터의 화소 데이터들을 시분할하여 출력하는 MUX1부(108)와, MUX1부(108)에서 시분할된 화소 데이터들을 입력 극성 제어 신호에 따라 극성이 결정된 출력 채널로 출력하는 MUX2부(110)를 구비한다. 그리고, 데이터 D-IC(100)는 MUX2부(110)로부터의 화소 데이터를 입력 감마 전압들을 이용하여 아날로그 화소 신호로 변환하는 DAC부(112)와, DAC부(112)로부터의 아날로그 화소 신호를 완충하여 출력하는 출력 버퍼부(114)와, 출력 버퍼부(114)로부터의 화 소 신호를 상기 극성 제어 신호에 따라 극성이 결정된 출력 채널로 공급하는 MUX3부(116)와, MUX3부(116)로부터의 화소 신호를 시분할하여 624 채널의 데이터 라인들(DL1 내지 DL624)에 나누어 공급하는 DEMUX부(118)를 구비한다. 이러한 구성을 갖는 데이터 D-IC(100)는 MUX1부(106) 및 DEMUX부(118)를 채용하여 화소 데이터들을 시분할 구동함으로써 DAC부(112)를 구성하는 P디코더 및 N디코더의 수를 도 5 보다 절반으로 감소시킬 수 있게 된다. 이에 따라, 도 6에 도시된 데이터 D-IC(70)는 칩 면적을 크게 증가시키지 않으면서 출력 채널을 624개로 증가시킬 수 있게 된다.
The data D-IC 100 shown in FIG. 6 shifts an input start pulse according to an input clock signal to generate a sampling signal and outputs a sampling signal, and input pixel data RGB in response to the sampling signal. The first and second latch units 104 and 106 for latching and outputting, the MUX1 unit 108 for time division and outputting pixel data from the second latch unit 106, and the pixels time-divided in the MUX1 unit 108 And a MUX2 unit 110 for outputting data to an output channel whose polarity is determined according to an input polarity control signal. The data D-IC 100 converts the pixel data from the MUX2 unit 110 into an analog pixel signal using input gamma voltages, and the analog pixel signal from the DAC unit 112. An output buffer section 114 for buffering and outputting, a MUX3 section 116 for supplying a pixel signal from the output buffer section 114 to an output channel whose polarity is determined according to the polarity control signal, and the MUX3 section 116. And a DEMUX unit 118 for time-division-dividing the pixel signal from and supplying the divided data to the data lines DL1 to DL624 of the 624 channel. The data D-IC 100 having such a configuration employs the MUX1 unit 106 and the DEMUX unit 118 to time-divisionally drive the pixel data to thereby show the number of P decoders and N decoders constituting the DAC unit 112. You can cut it in half. Accordingly, the data D-IC 70 shown in FIG. 6 can increase the output channel to 624 without significantly increasing the chip area.

상술한 바와 같이, 본 발명에 따른 칩 실장형 필름 패키지(TCP 또는 COF)은 미세 공정 적용으로 48mm의 폭을 갖는 베이스 필름 상에서 미세 피치 공정으로 출력 패드(OP)의 피치(P2)를 45㎛ 이내로 설정함으로써 618 내지 624 출력 채널을 형성할 수 있게 된다. 이에 따라, 본 발명에 따른 칩 실장형 필름 패키지(TCP 또는 COF)을 이용한 액정 표시 모듈은 필요한 TCP(또는 COF) 및 D-IC의 수 절감할 수 있게 된다. 나아가, 본 발명에 따른 칩 실장형 필름 패키지(TCP 또는 COF)을 이용한 액정 표시 모듈은 TCP(또는 COF) 및 D-IC의 수 절감으로 단위 공정당 생산성 및 품질을 향상시킬 수 있게 된다.As described above, the chip-mounted film package (TCP or COF) according to the present invention has a pitch P2 of the output pad OP within 45 μm by a fine pitch process on a base film having a width of 48 mm by a fine process application. By setting, it is possible to form 618 to 624 output channels. Accordingly, the liquid crystal display module using the chip mounted film package (TCP or COF) according to the present invention can reduce the number of necessary TCP (or COF) and D-IC. Further, the liquid crystal display module using the chip mounted film package (TCP or COF) according to the present invention can improve the productivity and quality per unit process by reducing the number of TCP (or COF) and D-IC.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (5)

구동 집적 회로를 실장한 필름 패키지에 있어서,In the film package mounting the drive integrated circuit, 상기 구동 집적회로는 The driving integrated circuit 샘플링 신호를 발생하여 출력하는 쉬프트 레지스터, A shift register for generating and outputting a sampling signal, 상기 샘플링 신호에 응답하여 입력 화소 데이터를 래치하여 출력하는 제1 및 제2 래치부, First and second latch units for latching and outputting input pixel data in response to the sampling signal; 상기 제1 및 제2 래치부 사이에서 입력 극성 제어 신호에 따라 입력 화소 데이터를 극성이 결정된 출력 채널로 출력하는 멀티플렉서 1부, A multiplexer for outputting input pixel data to an output channel having a polarity determined according to an input polarity control signal between the first and second latches; 상기 제2 래치부로부터의 화소 데이터를 입력 감마 전압들을 이용하여 아날로그 화소 신호로 변환하는 DAC부, A DAC unit converting pixel data from the second latch unit into an analog pixel signal using input gamma voltages; 상기 DAC부로부터의 아날로그 화소 신호를 완충하여 출력하는 출력 버퍼부, An output buffer unit for buffering and outputting the analog pixel signal from the DAC unit; 상기 출력 버퍼부로부터의 화소 신호를 상기 극성 제어 신호에 따라 극성이 결정된 출력 채널을 통해 618 또는 624개의 데이터 라인로 공급하는 멀티플렉서 2부를 구비하고, Two multiplexers for supplying a pixel signal from the output buffer unit to 618 or 624 data lines through an output channel whose polarity is determined according to the polarity control signal; 상기 필름 패키지는 The film package is 상기 구동 집적 회로의 입력핀들과 접속된 입력 패드들과;Input pads connected to input pins of the driving integrated circuit; 상기 구동 집적 회로의 출력핀들과 접속되고 45㎛ 이내의 피치를 갖도록 형성된 출력 패드들을 구비하는 것을 특징으로 하는 칩 실장형 필름 패키지.And output pads connected to the output pins of the driving integrated circuit and configured to have a pitch within 45 μm. 제 1 항에 있어서,The method of claim 1, 상기 구동 집적 회로의 출력핀과 상기 출력 패드를 접속시키는 범프의 피치를 작게 하여 상기 출력 패드가 45㎛ 이내의 피치를 갖는 것을 특징으로 하는 칩 실장형 필름 패키지.And a pitch of bumps connecting the output pins of the driving integrated circuits and the output pads to be smaller so that the output pads have a pitch within 45 µm. 제 1 항에 있어서,The method of claim 1, 상기 필름 패키지는 The film package is 적어도 48mm 이내의 폭을 갖는 베이스 필름에 형성되어 적어도 618 또는 624 출력 패드들을 구비하는 것을 특징으로 하는 칩 실장형 필름 패키지.A chip-mounted film package formed on a base film having a width within at least 48 mm and having at least 618 or 624 output pads. 화소 매트릭스의 구동하는 복수의 구동 집적 회로, 및 A plurality of driving integrated circuits for driving the pixel matrix, and 상기 복수의 구동 집적회로들을 각각 실장하여 그 화소 매트릭스를 갖는 액정 표시 패널과 접속된 복수의 필름 패키지를 한 액정 표시 모듈에 있어서, A liquid crystal display module comprising a plurality of film packages mounted on the plurality of driving integrated circuits and connected to a liquid crystal display panel having a pixel matrix. 상기 구동 집적회로 각각은 상기 제 1 항에 기재된 상기 구동 집적회로의 특징을 갖도록 구성되며, Each of the driving integrated circuits is configured to have characteristics of the driving integrated circuit of claim 1, 상기 필름 패키지는 상기 재 1 내지 제 3 항 중 적어도 어느 한 항의 특징을 갖도록 구성된 것을 특징으로 하는 액정 표시 모듈. The film package is a liquid crystal display module, characterized in that configured to have the characteristics of at least one of the first to third. 제 4 항에 있어서, The method of claim 4, wherein 상기 구동 집적회로 각각은 Each of the driving integrated circuits 상기 제 1 또는 제2 래치부로부터의 화소 데이터들을 시분할하여 출력하는 멀티플렉서 3부를 더 구비한 것을 특징으로 하는 액정 표시 모듈. And a multiplexer unit for time-dividing and outputting pixel data from the first or second latch unit.
KR1020030099802A 2003-12-30 2003-12-30 Film package mounted chip and liquid crystal display module using the same KR101002305B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030099802A KR101002305B1 (en) 2003-12-30 2003-12-30 Film package mounted chip and liquid crystal display module using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099802A KR101002305B1 (en) 2003-12-30 2003-12-30 Film package mounted chip and liquid crystal display module using the same

Publications (2)

Publication Number Publication Date
KR20050068415A KR20050068415A (en) 2005-07-05
KR101002305B1 true KR101002305B1 (en) 2010-12-17

Family

ID=37258972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030099802A KR101002305B1 (en) 2003-12-30 2003-12-30 Film package mounted chip and liquid crystal display module using the same

Country Status (1)

Country Link
KR (1) KR101002305B1 (en)

Also Published As

Publication number Publication date
KR20050068415A (en) 2005-07-05

Similar Documents

Publication Publication Date Title
US8218121B2 (en) Liquid crystal display having a printed circuit board combined with only one of the tape carrier packages
JP4695027B2 (en) Line-on-glass type LCD
JP2004361722A (en) Display device
KR100847812B1 (en) Liquid crystal dispaly panel of line on glass type
KR100949496B1 (en) Liquid crystal display device of line on glass type and fabricating method thereof
KR101002346B1 (en) Film package mounted chip
KR101119729B1 (en) Liquid crystal display device
KR100831302B1 (en) Portable Information Terminal using Liquid Crystal Display
KR101146459B1 (en) Liquid crystal dispaly apparatus of line on glass type
KR101002305B1 (en) Film package mounted chip and liquid crystal display module using the same
KR20030055845A (en) Shift resister and liquid crystal display device having the same
US20030034967A1 (en) Liquid cryastal display device
KR101043678B1 (en) Liquid crystal display
JP2005215007A (en) Display apparatus
KR101192050B1 (en) Method and Apparatus for Inspecting Flat Panel Display
KR100904264B1 (en) Liquid crystal display
KR100912693B1 (en) Liquid Crystal Display Device
KR101060772B1 (en) Line on Glass Liquid Crystal Display
KR101174779B1 (en) Liquid crystal displayl device of line on glass type
KR100960458B1 (en) Data driving unit of liquid crystal display
KR100861273B1 (en) Liquid crystal dispaly apparatus of line on glass type
KR100889538B1 (en) Liquid crystal display
KR20050060231A (en) Apparatus driving of liquid crystal display device
KR101147831B1 (en) Liquid crystal display of line on glass type
JPH11311804A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 9