KR101001832B1 - Light Receiving Element Array Including Current-blocking layer and Method for Fabrication The Same - Google Patents
Light Receiving Element Array Including Current-blocking layer and Method for Fabrication The Same Download PDFInfo
- Publication number
- KR101001832B1 KR101001832B1 KR1020080119074A KR20080119074A KR101001832B1 KR 101001832 B1 KR101001832 B1 KR 101001832B1 KR 1020080119074 A KR1020080119074 A KR 1020080119074A KR 20080119074 A KR20080119074 A KR 20080119074A KR 101001832 B1 KR101001832 B1 KR 101001832B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light receiving
- type semiconductor
- current blocking
- semiconductor layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 230000000903 blocking effect Effects 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 162
- 239000011241 protective layer Substances 0.000 claims description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 239000012535 impurity Substances 0.000 description 10
- 238000002109 crystal growth method Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 108091008695 photoreceptors Proteins 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
수광소자 어레이 및 그의 제조방법을 제공한다. 수광소자 어레이는 베이스 기판, 베이스 기판 상에 배치된 전류차단층 및 전류차단층 상에 서로 이격하여 위치하는 다수 개의 단위 셀들을 포함하되, 각 단위 셀은 차례로 배치된 제1형 반도체층, 광전변환층 및 제2형 반도체층을 구비하는 단위 수광소자를 포함한다. 또한, 수광소자 어레이 제조방법은 베이스 기판 상에 전류차단층을 형성하는 단계, 전류차단층 상에 차례로 제1형 반도체층, 광전변환층 및 제2형 반도체층을 형성하는 단계 및 제2형 반도체층, 광전변환층 및 제1형 반도체층을 차례로 패터닝하여 전류차단층 상에 위치하고 서로 분리된 단위 셀들을 형성하는 단계를 포함하되, 각 단위 셀은 단위 수광소자를 구비한다. A light receiving element array and a method of manufacturing the same are provided. The light-receiving element array includes a base substrate, a current blocking layer disposed on the base substrate, and a plurality of unit cells spaced apart from each other on the current blocking layer, each unit cell being a first type semiconductor layer disposed in turn, a photoelectric conversion And a unit light receiving element having a layer and a second type semiconductor layer. In addition, a method of manufacturing a light-receiving device array includes forming a current blocking layer on a base substrate, sequentially forming a first type semiconductor layer, a photoelectric conversion layer, and a second type semiconductor layer on the current blocking layer, and a second type semiconductor. Patterning the layer, the photoelectric conversion layer, and the first type semiconductor layer in order to form unit cells positioned on the current blocking layer and separated from each other, wherein each unit cell includes a unit light receiving element.
수광소자, 반절연 기판, 전류차단층 Light-Receiving Devices, Semi-Insulated Substrates, Current Blocking Layers
Description
본 발명은 수광소자에 관한 것으로, 더욱 상세하게는 전류차단층을 구비하는 수광소자 어레이 및 그의 제조방법에 관한 것이다. The present invention relates to a light receiving element, and more particularly, to a light receiving element array having a current blocking layer and a manufacturing method thereof.
수광소자는 빛 에너지를 전기 에너지로 변환시키는 소자로서 작동 파장의 고민감도, 빠른 응답속도, 최소 잡음이라는 장점을 지니고 있어 광통신에서 광신호를 검출하는 소자로 널리 이용된다. A light receiving device is a device that converts light energy into electrical energy, and has the advantages of operating wavelength sensitivity, fast response speed, and minimum noise, and thus is widely used as an optical signal detecting device in optical communication.
이러한 광통신에서 10Gbps 이상의 전송속도를 얻기 위해 병렬광접속(parallel optical interconnection)이 이용되는데, 여기서 다채널 수광소자는 거의 필수적으로 사용된다. 그러나, 상기 다채널 수광소자는 다수 개의 단위 수광소자가 집적된 것으로 상기 단위 수광소자들 사이의 전기적인 분리가 용이하지 않아 크로스 토크가 발생되는 문제점이 있다. In such optical communication, parallel optical interconnection is used to obtain a transmission speed of 10 Gbps or more, where a multi-channel light receiving element is almost used. However, the multi-channel light receiving device has a problem in that crosstalk is generated because a plurality of unit light receiving devices are integrated and electrical separation between the unit light receiving devices is not easy.
상술한 문제점을 해결하기 위한 본 발명의 목적은 크로스 토크의 발생을 방지할 수 있는 전류차단층을 구비하는 수광소자 어레이 및 그의 제조방법을 제공하는데 있다. An object of the present invention for solving the above problems is to provide a light-receiving element array having a current blocking layer that can prevent the occurrence of crosstalk and a manufacturing method thereof.
상술한 제1 목적을 달성하기 위한 본 과제는 베이스 기판, 상기 베이스 기판 상에 배치된 전류차단층 및 상기 전류차단층 상에 서로 이격하여 위치하는 다수 개의 단위 셀들을 포함하되, 상기 각 단위 셀은 차례로 배치된 제1형 반도체층, 광전변환층 및 제2형 반도체층을 구비하는 단위 수광소자를 포함하는 수광소자 어레이를 제공한다. The present invention for achieving the above-described first object includes a base substrate, a current blocking layer disposed on the base substrate and a plurality of unit cells spaced apart from each other on the current blocking layer, wherein each unit cell A light receiving element array including a unit light receiving element including a first type semiconductor layer, a photoelectric conversion layer, and a second type semiconductor layer, which are sequentially disposed.
상기 전류차단층은 반절연층일 수 있으며, 상기 반절연층은 GaAs층 또는 InP층일 수 있다. The current blocking layer may be a semi-insulating layer, and the semi-insulating layer may be a GaAs layer or an InP layer.
상기 단위 셀은 상기 단위 수광소자를 둘러싸는 측벽 구조체를 더 포함할 수 있다. 상기 수광소자 어레이는 상기 단위 수광소자들의 적어도 측벽들 상에 배치된 보호층을 더 포함할 수 있으며, 상기 단위 수광소자들의 적어도 측벽들, 상기 측벽 구조체의 측벽들 및 상기 측벽 구조체의 상부면 상에 배치된 보호층을 더 포함할 수도 있다. The unit cell may further include a sidewall structure surrounding the unit light receiving element. The light receiving element array may further include a protective layer disposed on at least sidewalls of the unit light receiving elements, and on at least sidewalls of the unit light receiving elements, sidewalls of the sidewall structure, and an upper surface of the sidewall structure. It may further include a protective layer disposed.
상술한 제2 목적을 달성하기 위한 본 과제는 베이스 기판 상에 전류차단층을 형성하는 단계, 상기 전류차단층 상에 차례로 제1형 반도체층, 광전변환층 및 제2 형 반도체층을 형성하는 단계 및 상기 제2형 반도체층, 광전변환층 및 제1형 반도체층을 차례로 패터닝하여 상기 전류차단층 상에 위치하고 서로 분리된 단위 셀들을 형성하는 단계를 포함하되, 상기 각 단위 셀은 단위 수광소자를 구비하는 수광소자 어레이 제조방법을 제공한다. The present invention for achieving the above-described second object is to form a current blocking layer on the base substrate, the step of forming a first type semiconductor layer, a photoelectric conversion layer and a second type semiconductor layer on the current blocking layer in order And patterning the second type semiconductor layer, the photoelectric conversion layer, and the first type semiconductor layer in order to form unit cells positioned on the current blocking layer and separated from each other, wherein each unit cell comprises a unit light receiving element. It provides a light receiving element array manufacturing method provided.
상기 분리된 단위 셀들을 형성하는 단계는 상기 제2형 반도체층, 광전변환층 및 제1형 반도체층을 차례로 제1 패터닝하여 단위 수광소자들 및 단위 수광소자들을 둘러싸는 측벽 구조체들을 형성하는 단계 및 상기 측벽 구조체들을 제2 패터닝하여 단위 셀들 별로 분리하는 단계를 포함할 수 있다. The forming of the separated unit cells may include forming a sidewall structure surrounding unit light receiving elements and unit light receiving elements by first patterning the second type semiconductor layer, the photoelectric conversion layer, and the first type semiconductor layer in sequence; The second patterning of the sidewall structures may include separating the unit cells by unit cells.
상기 수광소자 어레이 제조방법은 상기 분리된 단위 셀들을 형성한 후에, 상기 단위 수광소자들의 적어도 측벽들, 상기 측벽 구조체의 측벽들 및 상기 측벽 구조체의 상부면 상에 보호층을 형성하는 단계를 더 포함할 수 있다. The method of manufacturing a light receiving element array further includes forming a protective layer on at least sidewalls of the unit light receiving elements, sidewalls of the sidewall structure, and an upper surface of the sidewall structure after forming the separated unit cells. can do.
상술한 바와 같이 전류차단층을 구비하는 수광소자 어레이를 제조하였다. 그 결과, 상기 단위 셀들 즉, 상기 단위 수광소자는 상기 전류차단층 상에 서로 분리되어 위치하므로, 전기적으로 완전히 분리될 수 있다. 따라서, 상기 단위 셀들 즉, 상기 단위 수광소자들 사이에 크로스 토크의 발생을 방지할 수 있다. As described above, a light receiving element array having a current blocking layer was manufactured. As a result, since the unit cells, that is, the unit light receiving element are separated from each other on the current blocking layer, it can be completely electrically separated. Therefore, it is possible to prevent the occurrence of crosstalk between the unit cells, that is, the unit photoreceptors.
또한, 반절연 기판이 아닌 일반 베이스 기판 상에 전류차단층을 형성한 후 상기 전류차단층 상에 단위 수광소자들을 형성함으로써, 단위 수광소자들 사이의 전기적 분리와 함께 공정비용을 감소시킬 수 있다.In addition, by forming the current blocking layer on the general base substrate, not the semi-insulating substrate, and then forming the unit light receiving elements on the current blocking layer, it is possible to reduce the process cost together with the electrical separation between the unit light receiving elements.
첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 이하, 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다. With reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. Hereinafter, the same reference numerals are used for the same components in the drawings, and duplicate descriptions of the same components are omitted.
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 수광소자 어레이 제조방법을 나타내는 개략도이다. 도 2는 본 발명의 일 실시예에 따른 다채널 수광소자 어레이의 구조를 나타내는 사시도로서, 도 1f는 도 2의 절단선 I-I'에 대응한다. 1A to 1F are schematic views illustrating a method of manufacturing a light receiving element array according to an exemplary embodiment of the present invention. FIG. 2 is a perspective view illustrating a structure of a multi-channel light receiving element array according to an embodiment of the present invention, and FIG. 1F corresponds to the cutting line I-I 'of FIG. 2.
도 1a를 참조하면, 베이스기판(11) 상에 전류차단층(13)을 형성할 수 있다. 상기 베이스기판(11)은 화합물 반도체 기판일 수 있다. 일 예로서, 상기 베이스 기판(11)은 Ⅲ-Ⅴ족 반도체 기판일 수 있다. 상기 Ⅲ-Ⅴ족 반도체 기판은 GaAs 기판 또는 InP기판일 수 있다.Referring to FIG. 1A, a
상기 전류차단층(13)은 반절연층일 수 있다. 상기 반절연층은 화합물 반도체에 특수한 처리를 가하여 비저항을 높인 물질층으로서, 일 예로서 불순물이 도핑된 화합물 반도체층일 수 있다. 구체적으로, 저항이 1x107Ω·cm 이상의 값을 갖는 C가 도핑된 GaAs층 또는 Fe가 도핑된 InP층일 수 있다.The
상기 전류차단층(13)을 형성하기 전에 상기 베이스 기판(11) 상에 완충층(12)을 형성할 수 있다. 상기 완충층(12)은 GaAs층 또는 InP층일 수 있다. 상기 완충층(12)은 상기 전류차단층(13) 내의 결함을 최소화시키기 위해 형성할 수 있다. 그러나, 상기 완충층(12)은 생략될 수도 있다.Before forming the
상기 완충층(12) 및 상기 전류차단층(13)은 결정 성장법을 이용하여 형성할 수 있으며, 상기 결정 성장법은 MOCVD법(Metal Organic Chemical Vapor Deposition), MBE법(molecular beam deposition), HVPE법(hydride or halide vapor phase epitaxy) 또는 SVPE법(sublimation vapor phase epitaxy)일 수 있다.The
도 1b를 참조하면, 상기 전류차단층(13) 상에 제1형 반도체층(21)을 형성할 수 있다. Referring to FIG. 1B, a first
상기 제1형 반도체층(21)은 n형 불순물이 고농도로 첨가된 반도체층일 수 있으며, 구체적으로 GaAs층 또는 InP층일 수 있다. 상기 n형 불순물은 Si 일 수 있다. The first
상기 제1형 반도체층(21) 상에 광전변환층(22)을 형성할 수 있다. 상기 광전변환층(22)은 외부로부터 입사되는 광을 흡수하여 전자-홀 쌍을 형성시키는 층으로서, 진성(intrinsic) 반도체층 또는 n형 불순물이 상기 제1 형 반도체층(21)에 비해 저농도로 첨가된 반도체층일 수 있으며, 구체적으로 GaAs층 또는 InP층일 수 있다. The
상기 광전변환층(22) 상에 제2형 반도체층(23)을 형성할 수 있다. 상기 제2형 반도체층(23)은 p형 불순물이 첨가된 반도체층일 수 있으며, 구체적으로 GaAs층 또는 InP층일 수 있다. 상기 p형 불순물은 Zn 또는 Mg 일 수 있다. The second
상기 제2형 반도체층(23) 상에 오믹콘택층(24)을 형성할 수 있다. 상기 오믹 콘택층(24)은 후술하는 전극과의 오믹 콘택을 위해 형성되는 층이나, 경우에 따라서는 예를 들어, 상기 제2형 반도체층(23)의 상부 부분의 불순물 농도가 충분히 높은 경우에는 생략될 수도 있다. 상기 오믹콘택층(24)은 상기 제2형 반도체층(23)에 비해 p형 불순물이 고농도로 도핑된 층일 수 있다. 예컨대, 상기 제2형 반도체층(23)의 불순물 농도가 1018㎝-3인 경우, 상기 오믹콘택층(24)의 불순물 농도는 1018 내지 1020㎝-3일 수 있다. An
상기 제1형 반도체층(21), 광전변환층(22), 제2형 반도체층(23) 및 오믹콘택층(24)은 결정 성장법을 이용하여 형성할 수 있으며, 상기 결정 성장법은 MOCVD법, MBE법, HVPE법 또는 SVPE법일 수 있다.The first
도 1c 및 도 2를 참조하면, 상기 오믹콘택층(24), 제2형 반도체층(23) 및 광전변환층(22)을 제1 패터닝하여 제1형 반도체층(21)의 일부를 노출시킬 수 있다. 이때, 상기 제1형 반도체층(21)의 상부 일부 또한 식각될 수 있다. 이에 따라, 상기 전류차단층(13) 상에 다수 개의 단위 수광소자들(32)이 형성될 수 있다. 상기 각 단위 수광소자(32)는 제1형 반도체층(21), 광전변환층(22), 제2형 반도체층(23) 및 오믹콘택층(24)을 구비할 수 있다. 1C and 2, the
상기 각 단위 수광소자(32)는 측벽 구조체(34)에 의해 둘러 싸여질 수 있다. 상기 측벽 구조체(34) 또한 제1형 반도체층(21), 광전변환층(22), 제2형 반도체층(23) 및 오믹콘택층(24)을 구비할 수 있다. Each unit
도 1d를 참조하면, 상기 측벽 구조체(34)를 제2 패터닝하여 단위 셀들(30)을 분리시킬 수 있다. 구체적으로, 상기 측벽 구조체(34)의 오믹콘택층(24), 제2형 반도체층(23) 광전변환층(22) 및 제1형 반도체층(21)을 식각하여 전류차단층(13) 일부를 노출시킬 수 있다. 이때, 상기 전류차단층(13)의 상부 일부 또한 식각될 수 있다. Referring to FIG. 1D, the
만약, 상기 단위 수광소자(32) 및 상기 측벽 구조체(34)에 완충층(12)이 구비되는 경우, 상기 측벽 구조체(34)의 오믹콘택층(24), 제2형 반도체층(23) 광전변환층(22), 제1형 반도체층(21) 및 전류차단층(13)을 제2 패터닝하여 완충층(12) 일부를 노출시킬 수 있다. 이때, 상기 완충층(12)의 상부 일부 또한 식각될 수 있다.When the
상기 단위 셀들(30)은 단위 수광소자(32)와 상기 단위 수광소자(32)를 둘러싸는 측벽 구조체들(34)을 구비할 수 있다. 그러나, 이에 한정되지 않고 상기 측벽 구조체들(34)은 생략될 수도 있다. 상기 단위 셀들(30) 즉 상기 단위 수광소자(32)는 상기 전류차단층(13) 상에 서로 분리되어 위치하므로, 전기적으로 완전히 분리될 수 있다. 따라서, 상기 단위 셀들(30) 즉, 상기 단위 수광소자들(32) 사이에 크로스 토크가 발생되기 어렵다.The
반면, 종래에는 기판 자체를 반절연 물질로 이루어진 반절연 기판으로 사용하여 단위 수광소자를 전기적으로 분리시켰으나, 상기 반절연 기판은 고가인 단점이 있다. 그러나, 본 발명의 일 실시예에 따른 수광소자 어레이는 반절연 기판이 아닌 일반 베이스 기판 상에 전류차단층을 형성한 후 상기 전류차단층 상에 단위 수광소자들을 형성함으로써, 단위 수광소자들 사이의 전기적 분리와 함께 공정비용을 감소시킬 수 있다.On the other hand, in the related art, the unit light receiving element is electrically separated by using the substrate itself as a semi-insulating substrate made of a semi-insulating material, but the semi-insulating substrate has a disadvantage of being expensive. However, the light-receiving element array according to the embodiment of the present invention forms a current blocking layer on the general base substrate, not the semi-insulating substrate, and then forms the unit light receiving elements on the current blocking layer. Process costs can be reduced with electrical separation.
도 1e를 참조하면, 상기 단위 수광소자들(30)의 적어도 측벽들 상에 보호층(25)을 형성할 수 있다. 이때, 상기 보호층(25)은 오믹콘택층(24), 제1형 반도체층(21) 및 전류차단층(13)의 노출된 영역에 형성될 수 있으며, 상기 단위 수광소자들(30)에 완충층(12)이 구비되는 경우, 상기 보호층(25)은 상기 오믹콘택층(24, 제1형 반도체층(21) 및 전류차단층(13)의 노출된 영역 외에 완충층(12)의 노출된 영역에도 형성될 수 있다. Referring to FIG. 1E, a
상기 보호층(25)은 단위 수광소자들(30)을 보호할 수 있으며, 외부로부터 입사되는 광이 반사되지 않도록 반사방지막 역할을 할 수도 있다. The
또한, 상기 보호층(25)은 측벽 구조체(34)의 측벽들과 상기 측벽 구조체(34)의 상부면 상에 형성될 수도 있다. 이에 따라 후술하는 전극패드들과 측벽 구조체들(34)을 절연시킬 수 있다. 상기 보호층(25)은 SiN층 또는 SiO2층일 수 있다. In addition, the
도 1f 및 도 2를 참조하면, 제1형 반도체층(21) 및 오믹콘택층(24)과 전기적으로 접속하는 각각의 제1 전극(26) 및 제2 전극(27)을 형성할 수 있다. 이때, 상기 제1형 반도체층(21) 및 오믹콘택층(24)은 보호층(25)의 일부를 제1 식각하여 상기 제1형 반도체층(21) 및 오믹콘택층(24)를 노출시킴으로써 상기 전극들(26, 27)과 접속시킬 수 있다. 상기 제1 식각은 건식식각 또는 습식식각 일 수 있다. 1F and 2, each of the
상기 전극들(26, 27)은 Au를 함유할 수 있다. 구체적으로 상기 전극(26, 27)은 Ni/AuGe/Ti/Au 일 수 있고, 전극(27)은 Ti/Pt/Au 일 수 있다. 상기 오믹콘택층(24)이 생략되는 경우, 상기 제2 전극(27)은 제2형 반도체층(23)과 전기적으로 접속될 수 있다. 상기 전극들(26, 27)은 리소그라피를 이용하여 고리형상으로 형성할 수 있다. The
또한, 외부 회로와의 연결을 용이하게 하기 위해, 상기 측벽 구조체(34)의 상부면 상에 제1 전극패드(28) 및 제2 전극패드(29)를 형성할 수 있다. 상기 제1 전극패드(28) 및 제2 전극패드(29)는 상기 제1 전극(26) 및 제2 전극(27)과 서로 접속되어 있을 수 있다. 상기 제1 전극패드(28) 및 제2 전극패드(29)는 Ti/Au일 수 있다. In addition, in order to facilitate connection with an external circuit, a
상술한 바와 같이 제조된 전류차단층을 구비하는 수광소자 어레이는 상기 단위 셀들 즉, 상기 단위 수광소자는 상기 전류차단층 상에 서로 분리되어 위치하므로, 전기적으로 완전히 분리될 수 있다. 따라서, 상기 단위 셀들 즉, 상기 단위 수광소자들 사이에 크로스 토크가 발생되기 어렵다.In the light receiving element array including the current blocking layer manufactured as described above, the unit cells, that is, the unit light receiving elements may be separated from each other on the current blocking layer, and thus may be electrically separated completely. Therefore, cross talk between the unit cells, that is, the unit photoreceptors is difficult to occur.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims It can be understood that
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 수광소자 어레이 제조방법을 나타내는 개략도이다. 1A to 1F are schematic views illustrating a method of manufacturing a light receiving element array according to an exemplary embodiment of the present invention.
도 2는 본 발명의 일 실시예에 따른 다채널 수광소자 어레이의 구조를 나타내는 사시도이다. 2 is a perspective view showing the structure of a multi-channel light receiving element array according to an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>
11: 베이스 기판 12: 완충층11: base substrate 12: buffer layer
13: 전류차단층 21: 제1형 반도체층13: current blocking layer 21: first type semiconductor layer
22: 광전변환층 23: 제2형 반도체층 22: photoelectric conversion layer 23: second type semiconductor layer
24: 오믹콘택층 25: 보호층24: ohmic contact layer 25: protective layer
26, 27: 전극 28, 29: 전극패드26, 27:
32: 단위 수광소자 34: 측벽 구조체32: unit light receiving element 34: side wall structure
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080119074A KR101001832B1 (en) | 2008-11-27 | 2008-11-27 | Light Receiving Element Array Including Current-blocking layer and Method for Fabrication The Same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080119074A KR101001832B1 (en) | 2008-11-27 | 2008-11-27 | Light Receiving Element Array Including Current-blocking layer and Method for Fabrication The Same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100060474A KR20100060474A (en) | 2010-06-07 |
KR101001832B1 true KR101001832B1 (en) | 2010-12-15 |
Family
ID=42361386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080119074A KR101001832B1 (en) | 2008-11-27 | 2008-11-27 | Light Receiving Element Array Including Current-blocking layer and Method for Fabrication The Same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101001832B1 (en) |
-
2008
- 2008-11-27 KR KR1020080119074A patent/KR101001832B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20100060474A (en) | 2010-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4220688B2 (en) | Avalanche photodiode | |
JP4609430B2 (en) | Avalanche photodiode | |
KR101922107B1 (en) | Semiconductor device and method of manufacturing the same | |
JP4009106B2 (en) | Semiconductor light receiving element and manufacturing method thereof | |
JP4084958B2 (en) | Manufacturing method of semiconductor light receiving device | |
US7696593B2 (en) | PIN-type photo detecting element with three semiconductor layers, and window semiconductor layer having controlled thickness | |
JP4109159B2 (en) | Semiconductor photo detector | |
EP1172865A2 (en) | Semiconductor photosensitive device | |
US10199520B2 (en) | Reduced junction area barrier-based photodetector | |
JP4985298B2 (en) | Avalanche photodiode | |
KR101001832B1 (en) | Light Receiving Element Array Including Current-blocking layer and Method for Fabrication The Same | |
US11164986B2 (en) | Avalanche photodiode and method of manufacturing the same | |
JP2004319684A (en) | Semiconductor light receiving device and its manufacturing method | |
JP4137568B2 (en) | Receiver | |
JP2006295216A (en) | Pin type light-receiving device, and method of manufacturing same | |
JP6119463B2 (en) | Method for fabricating light receiving element array | |
KR100654014B1 (en) | Photo diode having electrode structure for large optical signal receiving area | |
US10230008B2 (en) | Semiconductor light receiving device, optical receiver module and manufacturing method thereof | |
JP2004179404A (en) | Semiconductor light receiving device and its manufacturing method | |
JPH08250760A (en) | Semiconductor light-receiving device and manufacture thereof | |
WO2024068643A1 (en) | Photodetector and method for fabricating a photodetector | |
JPH0758309A (en) | Photo-electronic integrated circuit | |
JP2023132638A (en) | Light receiving element and manufacturing method thereof | |
JP2018206898A (en) | Light-receiving element and method for manufacturing the same | |
JPH0992872A (en) | Waveguide type semiconductor photo detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131226 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141028 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20151113 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171123 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181119 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 10 |