KR101000573B1

KR101000573B1 - Printed circuit board for mounting semiconductor package

Info

Publication number: KR101000573B1
Application number: KR20080110970A
Authority: KR
Inventors: 김인호; 차세웅; 김재윤
Original assignee: 앰코 테크놀로지 코리아 주식회사
Priority date: 2008-11-10
Filing date: 2008-11-10
Publication date: 2010-12-14
Also published as: KR20100052093A

Abstract

본 발명은 반도체 패키지 실장용 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 전자기기의 마더보드 또는 반도체 패키지의 보드 레벨 테스트용 보드 등과 같은 인쇄회로기판의 아우터 트레이스 구조를 개선하여, 아우터 트레이스에 크랙이 발생하거나 반도체 패키지와의 연결부가 단락되는 등의 현상을 방지할 수 있도록 한 반도체 패키지 실장용 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board for mounting a semiconductor package, and more particularly, to improve an outer trace structure of a printed circuit board such as a motherboard of an electronic device or a board level test board of a semiconductor package, and thus cracks in the outer trace. The present invention relates to a printed circuit board for mounting a semiconductor package which can prevent a phenomenon such as occurrence or short circuit between the semiconductor package and a short circuit.

이를 위해, 본 발명은 수지층 및 전도성 회로패턴이 복수개의 층으로 적층 구성된 마더보드 또는 보드 레벨 테스트용 인쇄회로기판과, 상기 인쇄회로기판의 최외곽에 배열된 볼랜드를 포함하는 반도체 패키지 실장용 인쇄회로기판에 있어서, 상기 볼랜드로부터 인쇄회로기판의 모서리까지 연장되는 전기적 경로인 아우터 트레이스를 상기 볼랜드로부터 안쪽방향으로 연장하는 동시에 인쇄회로기판의 내부층을 따라 모서리 위치까지 연장시켜 형성시킨 것을 특징으로 하는 반도체 패키지 실장용 인쇄회로기판을 제공한다.To this end, the present invention is a printed circuit board for mounting a semiconductor package including a printed circuit board for a motherboard or board level test consisting of a resin layer and a conductive circuit pattern laminated in a plurality of layers, and a ball land arranged on the outermost side of the printed circuit board. A circuit board comprising: an outer trace, which is an electrical path extending from the ball land to the edge of the printed circuit board, extends inward from the ball land and extends to an edge position along an inner layer of the printed circuit board. Provided is a printed circuit board for semiconductor package mounting.

반도체 패키지, 인쇄회로기판, 아우터 트레이스, 볼랜드, 보드 레벨 테스트, 마더보드, 비아홀 Semiconductor Package, Printed Circuit Board, Outer Trace, Borland, Board Level Test, Motherboard, Via Hole

Description

Printed circuit board for mounting semiconductor package

통상적으로 인쇄회로기판은 각종 전자기기에 탑재되는 마더보드라는 인쇄회로기판과, 반도체 패키지 제조를 위한 인쇄회로기판과, 제조 완료된 반도체 패키지의 전기적 신호 교환이 제대로 이루어지는지를 테스트하는 보드 레벨 테스트용 인쇄회로기판 등 여러가지 형태로 적용되고 있다.In general, a printed circuit board is a printed circuit board called a motherboard mounted on various electronic devices, a printed circuit board for manufacturing a semiconductor package, and a board level test printed circuit for testing whether electrical signals of a manufactured semiconductor package are correctly exchanged. It is applied in various forms, such as a board | substrate.

이렇게 상기 인쇄회로기판은 그 사용 용도에 따라 여러가지로 분류되지만, 그 적층 단면 구조는 서로 유사한 구조를 갖는다.The printed circuit boards are classified into various types according to their use, but the laminated cross-sectional structure has a similar structure to each other.

여기서, 상기 마더보드용 인쇄회로기판 또는 보드 레벨 테스트용 인쇄회로기판의 구조를 살펴보면 다음과 같다.Herein, the structure of the printed circuit board for the motherboard or the printed circuit board for board level test will be described.

첨부한 도 3은 종래의 마더보드 또는 보드 레벨 테스트용 인쇄회로기판 구조를 나타내는 단면도이다.3 is a cross-sectional view illustrating a structure of a printed circuit board for a conventional motherboard or board level test.

상기 마더보드용 인쇄회로기판(10) 또는 보드 레벨 테스트용 인쇄회로기판(10)은 소정 두께의 수지층(12)과, 이 수지층(12)을 중심으로 그 상면에 소정의 회로설계 경로를 따라 형성된 전도성 회로패턴(14)과, 상기 전도성 회로패턴(14)들을 외부로부터 보호하기 위하여 전도성 회로패턴(14)을 포함하는 수지층(12)의 상면에 코팅되는 일종의 절연물질인 커버코트(16)를 필수적 구성으로 포함하고 있다.The motherboard printed circuit board 10 or the board level test printed circuit board 10 has a resin layer 12 having a predetermined thickness and a predetermined circuit design path on the upper surface of the resin layer 12. A cover coat 16, which is a kind of insulating material coated on the upper surface of the conductive circuit pattern 14 and the resin layer 12 including the conductive circuit pattern 14, to protect the conductive circuit pattern 14 from the outside. ) As an essential component.

물론, 상기 수지층(12)의 아래쪽에도 전도성 회로패턴(14)이 형성된 수지층이 2층 내지 3층 이상으로 여러층 적층되어 있다.Of course, the resin layer in which the conductive circuit pattern 14 is formed below the resin layer 12 is stacked in two to three layers or more.

또한, 상기 수지층(12)의 상면에는 전도성 회로패턴(14)과 전기적으로 연결되는 동일한 재질의 볼랜드(18)가 커버코트에 의하여 코팅되지 않고 외부로 노출되어 있으며, 첨부한 도 4에 도시된 바와 같이 상기 볼랜드(18)에는 반도체 패키지(20)의 입출력단자인 솔더볼(22)이 융착되는 자리가 된다.In addition, the upper surface of the resin layer 12 is exposed to the outside of the ball land 18 of the same material electrically connected to the conductive circuit pattern 14 is not coated by a cover coat, as shown in FIG. As described above, the ball land 18 serves as a seat where the solder balls 22, which are input / output terminals of the semiconductor package 20, are fused.

특히, 종래의 마더보드 또는 보드 레벨 테스트용 인쇄회로기판(10)의 사이드 부분에 대한 단면 구조를 보면, 가장 최외곽에 배열된 볼랜드(18)로부터 인쇄회로기판(10)의 모서리 위치까지 전도성 회로패턴의 외곽 루트인 아우터 트레이스(30)가 연장되어 있다.In particular, the cross-sectional structure of the side portion of a conventional motherboard or board level test printed circuit board 10, the conductive circuit from the outermost arranging ball land 18 to the corner position of the printed circuit board 10 The outer trace 30, which is the outer route of the pattern, is extended.

이러한 구성을 포함하는 종래의 마더보드 또는 보드 레벨 테스트용 인쇄회로 기판(10)은 그 사이드 부위가 벤딩력을 집중적으로 많이 받게 되는 부위이므로, 구조적으로 취약하여 전도성 회로패턴의 아우터 트레이스(30)에 크랙이 발생하거나 반도체 패키지(20)의 솔더볼(22)과의 연결부가 단락되는 등의 현상이 발생하는 문제점이 있었다.The conventional motherboard or board level test printed circuit board 10 having such a configuration is a site where the side portion receives a large amount of bending force, and thus is structurally weak so that the outer trace 30 of the conductive circuit pattern is included. There is a problem that a crack occurs or a phenomenon such as a short circuit of the connection portion with the solder ball 22 of the semiconductor package 20 occurs.

즉, 상기 마더보드 또는 보드 레벨 테스트용 인쇄회로기판(10)이 한쪽으로 휘어지는 워피지 현상 또는 테스트를 위한 벤딩 모드 실행시, 아우터 트레이스(30) 및 볼랜드(18), 그리고 볼랜드(18)와 솔더볼간의 융착 부위에 벤딩력이 집중됨에 따라, 인쇄회로기판(10)의 바깥쪽 모서리로 루팅(Routing)된 전도성 회로패턴의 아우터 트레이스(30)에 크랙이 발생하거나, 볼랜드(18)에 융착되어 있던 반도체 패키지(20)의 입출력단자인 솔더볼(22)이 떨어져 나가는 솔더 조인트 크랙(solder joint crack)이 발생되는 문제점이 있었다.That is, the outer trace 30 and the borland 18, and the borland 18 and the solder ball when the motherboard or the board level test printed circuit board 10 is bent to one side, or the bending mode for the warpage phenomenon or the test is executed. As the bending force is concentrated at the fusion site of the liver, cracks are generated in the outer trace 30 of the conductive circuit pattern routed to the outer edge of the printed circuit board 10 or fused to the borland 18. There is a problem in that a solder joint crack occurs in which the solder ball 22, which is an input / output terminal of the semiconductor package 20, falls out.

본 발명은 상기와 같은 점을 해결하기 위하여 안출한 것으로서, 마더보드 또는 보드 레벨 테스트용 인쇄회로기판의 최외곽에 배열된 볼랜드로부터 외부로 연장되는 전도성 회로패턴의 아우터 트레이스 구조를 별도의 비아홀 및 이 비아홀과 통전되는 인쇄회로기판의 내부층에 있는 전도성 회로패턴을 이용함으로써, 인쇄회로기판이 한쪽으로 휘어지는 워피지 현상 또는 테스트를 위한 벤딩 모드 실행시에도 인쇄회로기판의 내부층에 아우터 트레이스가 형성된 상태이므로 종래의 아우터 트 레이스에 크랙이 발생하거나, 반도체 패키지의 입출력단자인 솔더볼이 떨어져 나가는 솔더 조인트 크랙이 발생하는 것을 용이하게 방지할 수 있도록 한 반도체 패키지 실장용 인쇄회로기판을 제공하는데 그 목적이 있다.The present invention has been made to solve the above-described problems, the outer trace structure of the conductive circuit pattern extending to the outside from the borland arranged on the outermost side of the printed circuit board for the motherboard or board level test separate via holes and the By using the conductive circuit pattern in the inner layer of the printed circuit board which is energized with the via hole, the outer trace is formed in the inner layer of the printed circuit board even when the warpage phenomenon in which the printed circuit board is bent to one side or the bending mode for the test is executed. Accordingly, an object of the present invention is to provide a printed circuit board for mounting a semiconductor package, which can easily prevent cracks in a conventional outer race or solder joint cracks in which solder balls, which are input / output terminals of a semiconductor package, fall out. .

상기한 목적을 달성하기 위한 본 발명은 수지층 및 전도성 회로패턴이 복수개의 층으로 적층 구성된 마더보드 또는 보드 레벨 테스트용 인쇄회로기판과, 상기 인쇄회로기판의 최외곽에 배열된 볼랜드를 포함하는 반도체 패키지 실장용 인쇄회로기판에 있어서,The present invention for achieving the above object is a semiconductor or a printed circuit board for board level test consisting of a plurality of layers of a resin layer and a conductive circuit pattern, and a semiconductor comprising a ball land arranged on the outermost of the printed circuit board In the printed circuit board for package mounting,

상기 볼랜드로부터 인쇄회로기판의 모서리까지 연장되는 전기적 경로인 아우터 트레이스를 상기 볼랜드로부터 안쪽방향으로 연장하는 동시에 인쇄회로기판의 내부층을 따라 모서리 위치까지 연장시켜 형성시킨 것을 특징으로 하는 반도체 패키지 실장용 인쇄회로기판을 제공한다.Printed for mounting a semiconductor package, characterized in that the outer trace which is an electrical path extending from the ball land to the edge of the printed circuit board extends inward from the ball land and extends to the edge position along the inner layer of the printed circuit board. Provide a circuit board.

바람직한 구현예로서, 상기 아우터 트레이스는: 상기 볼랜드로부터 안쪽 방향으로 연장된 제1전도성 회로패턴과; 상기 제1전도성 회로패턴의 끝단부로부터 인쇄회로기판의 내부로 관통되는 제1전도성 비아홀과; 상기 전도성 비아홀과 통전 가능하게 연결되며, 상기 인쇄회로기판의 내부층들중 어느 하나의 내부층에 존재하면서 인쇄회로기판의 바깥쪽 모서리 위치를 향해 연장되는 제2전도성 회로패턴과; 상기 인쇄회로기판의 모서리 바로 전 위치인 끝단부위에 상기 제2전도성 회로패턴과 통전되도록 상하로 관통된 제2전도성 비아홀과; 상기 제2전도성 비아홀의 상단부와 통전 가능하게 연결되면서 인쇄회로기판의 모서리 끝단까지 연장된 제3전도성 회로패턴; 으로 구성된 것을 특징으로 한다.In a preferred embodiment, the outer trace comprises: a first conductive circuit pattern extending inwardly from the borland; A first conductive via hole penetrating into the printed circuit board from an end portion of the first conductive circuit pattern; A second conductive circuit pattern electrically connected to the conductive via hole and present in an inner layer of any one of the inner layers of the printed circuit board and extending toward an outer edge of the printed circuit board; A second conductive via hole penetrating up and down so as to conduct electricity with the second conductive circuit pattern at an end portion just before the edge of the printed circuit board; A third conductive circuit pattern electrically connected to an upper end of the second conductive via hole and extending to an edge end of the printed circuit board; .

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.Through the above problem solving means, the present invention provides the following effects.

본 발명에 따르면, 마더보드 또는 보드 레벨 테스트용 인쇄회로기판의 최외곽에 배열된 볼랜드로부터 외부로 연장되는 전도성 회로패턴의 아우터 트레이스 구조를 별도의 비아홀 및 이 비아홀과 통전되는 인쇄회로기판의 내부층에 있는 전도성 회로패턴을 이용함으로써, 인쇄회로기판이 한쪽으로 휘어지는 워피지 현상 또는 테스트를 위한 벤딩 모드 실행시에도 인쇄회로기판의 내부층에 아우터 트레이스가 형성된 상태이므로 종래의 아우터 트레이스에 크랙이 발생하거나, 반도체 패키지의 입출력단자인 솔더볼이 떨어져 나가는 솔더 조인트 크랙이 발생하는 것을 용이하게 방지할 수 있다.According to the present invention, an outer trace structure of a conductive circuit pattern extending outward from a borland arranged at the outermost side of a printed circuit board for motherboard or board level test is provided with a separate via hole and an inner layer of the printed circuit board which is energized with the via hole. By using the conductive circuit pattern on the substrate, the outer trace is formed in the inner layer of the printed circuit board even when the warpage phenomenon or the bending mode for the test is performed. In addition, it is possible to easily prevent a solder joint crack from falling out of the solder ball, which is an input / output terminal of the semiconductor package.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 마더보드용 인쇄회로기판 또는 반도체 패키지의 전기적 신호가 양호한지를 테스트하는 보드 레벨 테스트용 인쇄회로기판의 사이드 부분에 형성되는 전도성 회로패턴의 아우터 트레이스 구조를 개선하여, 아우터 트레이스의 크랙 발생을 방지할 수 있고, 또한 반도체 패키지의 입출력단자인 솔더볼이 떨어져 나가는 솔더 조인트 크랙이 발생하는 것을 용이하게 방지할 수 있도록 한 반도체 패키지 실장용 인쇄회로기판을 제공하고자 한 것이다.The present invention improves the outer trace structure of the conductive circuit pattern formed on the side portion of the printed circuit board for board level test to test whether the electrical signal of the motherboard printed circuit board or the semiconductor package is good, thereby preventing the occurrence of cracks in the outer trace. Another object of the present invention is to provide a printed circuit board for mounting a semiconductor package, which can be prevented and easily prevents a solder joint crack from falling out of a solder ball, which is an input / output terminal of a semiconductor package.

이를 위한 본 발명의 반도체 패키지 실장용 인쇄회로기판은 첨부한 도 1 및 도 2에 도시된 바와 같다.The printed circuit board for semiconductor package mounting of the present invention for this purpose is as shown in Figs.

첨부한 도 1은 본 발명에 따른 반도체 패키지 실장용 인쇄회로기판을 나타내는 단면도이고, 도 2는 도 1의 인쇄회로기판에 반도체 패키지가 실장된 모습을 나타내는 단면도이다.1 is a cross-sectional view illustrating a printed circuit board for mounting a semiconductor package according to the present invention, and FIG. 2 is a cross-sectional view showing a semiconductor package mounted on the printed circuit board of FIG. 1.

상기 반도체 패키지 실장용 인쇄회로기판(10)은 소정 두께의 수지층(12)과, 이 수지층(12)의 상면에 소정의 회로설계 경로를 따라 형성된 전도성 회로패턴(14)과, 상기 전도성 회로패턴(14)을 포함하는 수지층(12)의 상면에 코팅되는 일종의 절연물질인 커버코트(16)를 필수적 구성으로 포함하고 있으며, 이러한 필수 구성들이 여러개의 층으로 적층되어 있다.The printed circuit board 10 for mounting a semiconductor package may include a resin layer 12 having a predetermined thickness, a conductive circuit pattern 14 formed on a top surface of the resin layer 12 along a predetermined circuit design path, and the conductive circuit. The cover coat 16, which is a kind of insulating material coated on the upper surface of the resin layer 12 including the pattern 14, is included as an essential component, and these essential components are stacked in several layers.

또한, 상기 인쇄회로기판(10)의 전체 면적에 걸쳐서 다수의 볼랜드(18)가 형성되되, 인쇄회로기판(10)의 최외곽쪽, 즉 인쇄회로기판(10)의 모서리에서 안쪽방향으로 소정의 거리로 떨어진 위치에도 반도체 패키지(20)의 입출력단자인 솔더볼(22)이 융착되도록 한 볼랜드(18)가 형성되어 있다.In addition, a plurality of borland 18 is formed over the entire area of the printed circuit board 10, the outermost side of the printed circuit board 10, that is, predetermined inward from the corner of the printed circuit board 10 The ball lands 18 are formed so that the solder balls 22, which are input / output terminals of the semiconductor package 20, are fused even at a distance away from each other.

본 발명은 상기와 같은 반도체 패키지 실장용 인쇄회로기판(10)에 있어서, 전기적인 신호를 외부로 빼내기 위한 전도성 회로패턴의 아우터 트레이스(30)를 인 쇄회로기판(10)의 내부층을 따라 형성함으로써, 마더보드용 인쇄회로기판(10) 또는 보드 레벨 테스트용 인쇄회로기판(10)이 한쪽으로 휘어지는 워피지 현상이 발생되거나 또는 테스트를 위한 벤딩 모드 실행시에도 전혀 영향을 받지 않도록 한 점에 주안점이 있다.According to the present invention, in the printed circuit board 10 for mounting a semiconductor package, an outer trace 30 of a conductive circuit pattern for extracting an electrical signal to the outside is formed along an inner layer of the printed circuit board 10. The main point is that the warpage phenomenon that the printed circuit board 10 for the board or the printed circuit board 10 for the board level test is bent to one side is not affected or is not affected even when the bending mode for the test is executed. There is this.

즉, 본 발명은 반도체 패키지 실장용 인쇄회로기판(10)의 최외곽에 배열된 볼랜드(18)로부터 인쇄회로기판(10)의 모서리까지 연장되는 전기적 경로인 아우터 트레이스(30)를 상기 볼랜드(18)로부터 인쇄회로기판(10)의 모서리쪽 방향의 반대인 안쪽방향으로 연장하고, 다시 인쇄회로기판(10)의 내부층을 따라 모서리 위치까지 연장시킨 점에 특징이 있다.That is, the present invention provides an outer trace 30 which is an electrical path extending from the ball land 18 arranged at the outermost side of the printed circuit board 10 for semiconductor package mounting to the edge of the printed circuit board 10. ) Extends inwardly opposite to the edge of the printed circuit board 10, and extends back to the edge position along the inner layer of the printed circuit board 10.

본 발명의 주된 구성인 아우터 트레이스(30)는 제1전도성 회로패턴(32)과, 제1전도성 비아홀(34)과, 제2전도성 회로패턴(36)과, 제2전도성 비아홀(37)과, 제3전도성 회로패턴(38)을 포함하여 구성되며, 각 구성들이 인쇄회로기판에 배열되는 구조를 보다 상세하게 설명하면 다음과 같다.The outer trace 30, which is a main configuration of the present invention, includes a first conductive circuit pattern 32, a first conductive via hole 34, a second conductive circuit pattern 36, a second conductive via hole 37, The structure including the third conductive circuit pattern 38, each of which is arranged in a printed circuit board in more detail as follows.

먼저, 상기 인쇄회로기판(10)의 최외곽쪽에 배열된 볼랜드(18)로부터 안쪽 방향으로 제1전도성 회로패턴(32)이 연장된다.First, the first conductive circuit pattern 32 extends inward from the ball lands 18 arranged on the outermost side of the printed circuit board 10.

또한, 상기 인쇄회로기판(10)의 상면에서 상기 볼랜드(18)로부터 연장된 제1전도성 회로패턴(32)의 끝단부에 인쇄회로기판(10)의 내부로 관통되는 제1전도성 비아홀(34)이 형성된다.In addition, a first conductive via hole 34 penetrating into the printed circuit board 10 at an end portion of the first conductive circuit pattern 32 extending from the ball land 18 on the upper surface of the printed circuit board 10. Is formed.

주지된 바와 같이, 상기 전도성 비아홀은 인쇄회로기판을 상하로 관통되며 형성되되, 그 내경면이 전도성 물질로 코팅되어 인쇄회로기판의 각 층간을 통전시 키는 수단이 된다.As is well known, the conductive via hole is formed to penetrate the printed circuit board up and down, and the inner diameter surface thereof is coated with a conductive material to serve to energize each layer of the printed circuit board.

이때, 상기 제1전도성 비아홀(34)에 인쇄회로기판(10)의 내부층에서 모서리쪽 방향으로 연장되는 제2전도성 회로패턴(36)이 통전 가능하게 연결되도록 한다.At this time, the second conductive circuit pattern 36 extending in the corner direction from the inner layer of the printed circuit board 10 to the first conductive via hole 34 so as to be electrically connected.

즉, 상기 인쇄회로기판(10)의 내부층들중 어느 하나의 내부층에 존재하면서 인쇄회로기판(10)의 바깥쪽 모서리 위치를 향해 연장되는 제2전도성 회로패턴(36)에 상기 제1전도성 비아홀(34)이 통전 가능하게 연결되도록 한다.That is, the first conductive layer may be formed on the second conductive circuit pattern 36 existing in the inner layer of any one of the inner layers of the printed circuit board 10 and extending toward the outer edge of the printed circuit board 10. The via holes 34 are electrically connected to each other.

또한, 상기 인쇄회로기판(10)의 끝단 부위 즉, 인쇄회로기판(10)의 모서리 바로 전 위치에 상기 제2전도성 회로패턴(36)과 통전되도록 제2전도성 비아홀(37)이 상하로 관통된다.In addition, the second conductive via hole 37 penetrates up and down at an end portion of the printed circuit board 10, that is, just before the edge of the printed circuit board 10 to conduct electricity with the second conductive circuit pattern 36. .

또한, 상기 인쇄회로기판(10)의 끝단 부위 즉, 상기 제2전도성 비아홀(37)의 상단부에서 인쇄회로기판(10)의 모서리 끝단까지 구간에 제2전도성 비아홀(37)의 상단부와 통전 가능하게 연결되는 제3전도성 회로패턴(38)이 형성된다.In addition, an end portion of the printed circuit board 10, that is, an upper end portion of the second conductive via hole 37 to an edge end portion of the printed circuit board 10 may be energized with the upper end portion of the second conductive via hole 37. A third conductive circuit pattern 38 to be connected is formed.

이때, 상기 제2전도성 비아홀(37)과 제3전도성 회로패턴(38)은 인쇄회로기판(10)의 모서리 부분에 거의 인접된 상태이므로, 벤딩력을 많이 받아 구조적으로 취약한 볼랜드 부분과는 달리 인쇄회로기판(10)의 워피지 또는 벤딩시 크게 영향을 받지 않는다.In this case, since the second conductive via hole 37 and the third conductive circuit pattern 38 are almost adjacent to the corner portions of the printed circuit board 10, the second conductive via hole 37 and the third conductive circuit pattern 38 are printed unlike the borland portion that is structurally weak due to a large bending force. The warpage or bending of the circuit board 10 is not greatly affected.

이와 같이, 마더보드용 인쇄회로기판 또는 보드 레벨 테스트용 인쇄회로기판(10)의 최외곽에 배열된 볼랜드로부터 외부로 연장되는 전도성 회로패턴의 아우터 트레이스를 구조적으로 취약한 부위를 피하여 별도의 비아홀을 이용함과 함께 인쇄회로기판의 내부층에 존재하는 전도성 회로패턴을 따라 형성해줌으로써, 인쇄 회로기판이 한쪽으로 휘어지는 워피지 현상 또는 테스트를 위한 벤딩 모드 실행시 아우터 트레이스에 크랙이 발생하거나, 반도체 패키지의 입출력단자인 솔더볼이 떨어져 나가는 솔더 조인트 크랙이 발생하는 것을 용이하게 방지할 수 있다.In this way, a separate via hole is used to avoid an outer trace of a conductive circuit pattern extending outward from the borland arranged at the outermost side of the printed circuit board for the board or the board level test printed circuit board 10. In addition, by forming a conductive circuit pattern existing on the inner layer of the printed circuit board, cracks may occur in the outer trace during warpage phenomenon or bending mode for a test, in which the printed circuit board is bent to one side, or an input / output terminal of a semiconductor package It is easy to prevent the solder joint crack from falling off the in-solder ball.

도 1은 본 발명에 따른 반도체 패키지 실장용 인쇄회로기판을 나타내는 단면도,1 is a cross-sectional view showing a printed circuit board for semiconductor package mounting according to the present invention;

도 2는 도 1의 인쇄회로기판에 반도체 패키지가 실장된 모습을 나타내는 단면도,FIG. 2 is a cross-sectional view illustrating a semiconductor package mounted on the printed circuit board of FIG. 1;

도 3은 종래의 반도체 패키지 실장용 인쇄회로기판을 나타내는 단면도,3 is a cross-sectional view showing a conventional printed circuit board for semiconductor package mounting;

도 4는 도 3의 인쇄회로기판에 반도체 패키지가 실장된 모습을 나타내는 단면도.4 is a cross-sectional view illustrating a semiconductor package mounted on the printed circuit board of FIG. 3.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 인쇄회로기판 12 : 수지층10: printed circuit board 12: resin layer

14 : 전도성 회로패턴 16 : 커버코트14 conductive circuit pattern 16 cover coat

18 : 볼랜드 20 : 반도체 패키지18: Borland 20: semiconductor package

22 : 솔더볼 30 : 아우터 트레이스22: solder ball 30: outer trace

32 : 제1전도성 회로패턴 34 : 제1전도성 비아홀32: first conductive circuit pattern 34: first conductive via hole

36 : 제2전도성 회로패턴 37 : 제2전도성 비아홀36: second conductive circuit pattern 37: second conductive via hole

38 : 제3전도성 회로패턴38: third conductive circuit pattern

Claims

In a printed circuit board for semiconductor package mounting comprising a printed circuit board for a board or board level test comprising a resin layer and a conductive circuit pattern laminated in a plurality of layers, and a ball land arranged at the outermost part of the printed circuit board.

Printed for mounting a semiconductor package, characterized in that the outer trace which is an electrical path extending from the ball land to the edge of the printed circuit board extends inward from the ball land and extends to the edge position along the inner layer of the printed circuit board. Circuit board.

The method of claim 1, wherein the outer trace is:

A first conductive circuit pattern extending inwardly from the ball land;

A first conductive via hole penetrating into the printed circuit board from an end portion of the first conductive circuit pattern;

A second conductive circuit pattern electrically connected to the conductive via hole and present in an inner layer of any one of the inner layers of the printed circuit board and extending toward an outer edge of the printed circuit board;

A second conductive via hole penetrating up and down so as to conduct electricity with the second conductive circuit pattern at an end portion just before the edge of the printed circuit board;

A third conductive circuit pattern electrically connected to an upper end of the second conductive via hole and extending to an edge end of the printed circuit board;

Printed circuit board for semiconductor package mounting, characterized in that consisting of.