KR100998959B1 - Method for manufacturing of flash memory device - Google Patents
Method for manufacturing of flash memory device Download PDFInfo
- Publication number
- KR100998959B1 KR100998959B1 KR1020030095832A KR20030095832A KR100998959B1 KR 100998959 B1 KR100998959 B1 KR 100998959B1 KR 1020030095832 A KR1020030095832 A KR 1020030095832A KR 20030095832 A KR20030095832 A KR 20030095832A KR 100998959 B1 KR100998959 B1 KR 100998959B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- nitride film
- nitride
- blocking oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 150000004767 nitrides Chemical class 0.000 claims abstract description 39
- 230000000903 blocking effect Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000001039 wet etching Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 238000000206 photolithography Methods 0.000 claims abstract description 3
- 229910019142 PO4 Inorganic materials 0.000 claims description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims description 2
- 239000010452 phosphate Substances 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 소정의 하부 구조가 형성된 반도체 기판에 터널 산화막을 성장시키는 단계와; 상기 터널 산화막 상에 플로팅 게이트 폴리 및 ONO 유전체막을 차례로 형성한 후 사진 및 식각 공정으로 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 형성한 결과물 전면에 사이드 IPD 물질로 산화막과 질화막을 증착하는 단계와; 상기 질화막 상에 블로킹 산화막을 증착하는 단계와; 상기 블로킹 산화막에 대한 에치백 공정으로 상기 질화막 측벽에만 블로킹 산화막이 남도록 하는 단계와; 상기 질화막에 대해 습식 식각 공정을 진행하는 단계와; 상기 블로킹 산화막을 제거하는 단계를 포함하여 구성된다. 이와 같은 본 발명에 의하면 게이트 전극 IPD막으로 이용되는 질화막 측벽만 블로킹 산화막으로 보호한 후에 습식 식각 공정으로 질화막을 제거함으로써 액티브와 필드 경계부의 질화막 스트링거에 의한 수율 감소를 방지할 뿐만 아니라, IPD 산화막 두께를 낮추어도 액티브 영역에 데미지가 발생하지 않도록 할 수 있다.
The present invention comprises the steps of: growing a tunnel oxide film on a semiconductor substrate on which a predetermined substructure is formed; Forming a floating gate poly and an ONO dielectric layer sequentially on the tunnel oxide layer, and then forming a gate electrode by a photolithography and an etching process; Depositing an oxide film and a nitride film with a side IPD material on the entire surface of the resultant of forming the gate electrode; Depositing a blocking oxide film on the nitride film; Etch-backing the blocking oxide film so that the blocking oxide film remains only on the nitride film sidewalls; Performing a wet etching process on the nitride film; And removing the blocking oxide film. According to the present invention, only the sidewall of the nitride film used as the gate electrode IPD film is protected by the blocking oxide film, and then the nitride film is removed by a wet etching process to prevent a decrease in yield due to the nitride stringer at the active and field boundaries, and also to prevent the IPD oxide film thickness. Decreased to prevent damage to the active area.
스트링거, 질화막, 블로킹 산화막Stringer, nitride film, blocking oxide film
Description
도1a 내지 도1b는 종래 기술에 의한 비휘발성 메모리 소자 제조 방법을 간략히 나타낸 단면도이다.1A to 1B are cross-sectional views briefly illustrating a method of manufacturing a nonvolatile memory device according to the prior art.
도2는 종래 기술에 의한 비휘발성 메모리 소자의 SEM 사진을 나타낸 것이다.2 shows an SEM image of a nonvolatile memory device according to the prior art.
도3a 내지 도3e는 본 발명에 의한 비휘발성 메모리 소자 제조 방법을 나타낸 순차적인 공정 단면도이다.
3A to 3E are sequential process cross-sectional views showing a method of manufacturing a nonvolatile memory device according to the present invention.
- 도면의 주요부분에 대한 부호의 설명 - -Explanation of symbols for the main parts of the drawings-
300 : 실리콘 기판 310 : 필드 산화막300: silicon substrate 310: field oxide film
320 : 터널 산화막 330 : 플로팅 게이트 320
330 : ONO 유전체막 340 : IPD 산화막330: ONO dielectric film 340: IPD oxide film
350 : IPD 산화막 360 : IPD 질화막350: IPD oxide film 360: IPD nitride film
370 : 블로킹 산화막
370: blocking oxide film
본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로, 보다 상세하게는 액티브와 필드 경계부의 질화막 스트링거를 제거하고 게이트 전극 하부 산화막의 두께 관계없이 액티브 영역의 데미지를 방지할 수 있도록 하는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.
The present invention relates to a method of manufacturing a nonvolatile memory device. More particularly, the present invention relates to a nonvolatile memory device capable of removing a nitride stringer at an active and field boundary and preventing damage to an active region regardless of the thickness of the oxide film under the gate electrode. It relates to a method for producing.
일반적으로 비휘발성 메모리의 셀 트랜지스터는 일반적인 MOS트랜지스터에 플로팅 게이트를 더 포함하고 있는 구조이다. 비휘발성 메모리의 셀 트랜지스터는 반도체 기판 상에 터널 산화막을 개재하여 플로팅게이트가 위치하고, 플로팅게이트 상부에 게이트 층간 유전체막을 개재하여 제어플로팅 게이트가 형성되어 있다.In general, a cell transistor of a nonvolatile memory has a structure in which a floating gate is further included in a general MOS transistor. In a cell transistor of a nonvolatile memory, a floating gate is positioned on a semiconductor substrate through a tunnel oxide film, and a control floating gate is formed on the floating gate through a gate interlayer dielectric film.
상기와 같이 형성된 게이트 전극의 측벽에 사이드 IPD(Inter-poly dielectric) 물질로 ON(Oxide-Nitride) 구조를 형성할 때 질화막 증착 후 에치백 공정을 진행하면, 액티브와 필드 사이의 단차로 인하여 질화막 스트링거(Stringer)가 발생하는 문제점이 있다.When forming an Oxide-Nitride (ON) structure with a side IPD (Inter-poly dielectric) material on the sidewall of the gate electrode formed as described above, if the etchback process is performed after the deposition of the nitride film, the nitride film stringer is formed due to the step between the active and the field. There is a problem that (Stringer) occurs.
이와 같은 종래 기술에 의한 비휘발성 메모리 소자 제조 방법의 문제점을 하기 도시된 도면을 통해 설명하면 다음과 같다.The problem of the nonvolatile memory device manufacturing method according to the related art will be described below with reference to the accompanying drawings.
도1a 내지 도1b는 종래 기술에 의한 비휘발성 메모리 소자 제조 방법을 간략히 나타낸 단면도이다.1A to 1B are cross-sectional views briefly illustrating a method of manufacturing a nonvolatile memory device according to the prior art.
우선, 실리콘 기판(100)에 필드 산화막(110)을 형성하여 액티브 영역과 분리 한 후에 터널 산화막(120)을 성장시킨다. 그리고, 플로팅 게이트 폴리실리콘(130) 및 ONO 유전체막(140)을 차례로 형성한 후에 소정의 사진 및 식각 공정을 진행한다. First, the
이어서, 사이드 IPD 물질로 산화막(150)과 질화막(160)을 도1a에 도시된 바와 같이 차례로 증착한다. 그리고 나서, 상기 산화막(150)과 질화막(160)에 대하여 건식 에치백 공정을 진행하면, 도1b에 도시된 바와 같이 사이드 ON막이 식각이 된다. 그런데, 질화막에 대한 에치백 공정을 진행하면, 액티드 영역과 필드의 단차로 인해 질화막 스트링거가 "B" 처럼 발생되고 이는 후속 세정 공정에서 리프팅 되어 칩 수율을 감소시키는 원인이 된다. Subsequently, an
도2는 종래 기술에 의한 비휘발성 메모리 소자의 SEM 사진을 나타낸 것으로, 터널 산화막의 버즈 빅 형상을 줄이기 위해 사이드 산화막(150)의 두께를 낮출 경우 건식 에치백 공정에 의해 "C"와 같이 액티브 영역에 데미지가 발생하게되어 전류 채널의 인터페이스(Interface) 특성을 저하시키는 문제점이 있었다.
FIG. 2 is a SEM image of a nonvolatile memory device according to the related art. When the thickness of the
상기와 같은 문제점을 해결하기 위한 본 발명은 게이트 전극 IPD막으로 이용되는 질화막 측벽만 블로킹 산화막으로 보호한 후에 습식 식각 공정으로 질화막을 제거함으로써 액티브와 필드 경계부의 질화막 스크링거 발생을 방지할 수 있도록 하는 비휘발성 메모리 소자의 제조 방법을 제공하기 위한 것이다.
The present invention to solve the above problems is to protect the nitride film sidewalls used as the gate electrode IPD film with a blocking oxide film and then to remove the nitride film by a wet etching process to prevent the occurrence of nitride film sclerger at the active and field boundary It is to provide a method of manufacturing a nonvolatile memory device.
상기와 같은 목적을 실현하기 위한 본 발명은 소정의 하부 구조가 형성된 반도체 기판에 터널 산화막을 성장시키는 단계와; 상기 터널 산화막 상에 플로팅 게이트 폴리 및 ONO 유전체막을 차례로 형성한 후 사진 및 식각 공정으로 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 형성한 결과물 전면에 사이드 IPD 물질로 산화막과 질화막을 증착하는 단계와; 상기 질화막 상에 블로킹 산화막을 증착하는 단계와; 상기 블로킹 산화막에 대한 에치백 공정으로 상기 질화막 측벽에만 블로킹 산화막이 남도록 하는 단계와; 상기 질화막에 대해 습식 식각 공정을 진행하는 단계와; 상기 블로킹 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.The present invention for achieving the above object comprises the steps of growing a tunnel oxide film on a semiconductor substrate having a predetermined substructure; Forming a floating gate poly and an ONO dielectric layer sequentially on the tunnel oxide layer, and then forming a gate electrode by a photolithography and an etching process; Depositing an oxide film and a nitride film with a side IPD material on the entire surface of the resultant of forming the gate electrode; Depositing a blocking oxide film on the nitride film; Etch-backing the blocking oxide film so that the blocking oxide film remains only on the nitride film sidewalls; Performing a wet etching process on the nitride film; A method of manufacturing a nonvolatile memory device, the method comprising removing the blocking oxide film.
상기 본 발명에 의한 비휘발성 메모리 소자의 제조 방법은, 게이트 전극 IPD막으로 이용되는 질화막 측벽만 블로킹 산화막으로 보호한 후에 습식 식각 공정으로 질화막을 제거함으로써 액티브와 필드 경계부의 질화막 스트링거에 의한 수율 감소를 방지할 뿐만 아니라, IPD 산화막 두께를 낮추어도 액티브 영역에 데미지가 발생하지 않도록 할 수 있다.
In the method for manufacturing a nonvolatile memory device according to the present invention, the nitride oxide film stringer at the active and field boundary is reduced by removing the nitride film by a wet etching process after protecting only the nitride film sidewall used as the gate electrode IPD film with the blocking oxide film. In addition to preventing, lowering the thickness of the IPD oxide film can prevent damage to the active region.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, the present embodiment is not intended to limit the scope of the present invention, but is presented by way of example only and the same parts as in the conventional configuration using the same symbols and names.
도3a 내지 도3e는 본 발명에 의한 비휘발성 메모리 소자 제조 방법을 나타낸 순차적인 공정 단면도이다.3A to 3E are sequential process cross-sectional views showing a method of manufacturing a nonvolatile memory device according to the present invention.
우선, 실리콘 기판(300)에 필드 산화막(310)을 형성하여 액티브 영역과 분리한 후에 터널 산화막(320)을 성장시킨다. 그리고, 플로팅 게이트 폴리실리콘(330) 및 ONO 유전체막(340)을 차례로 형성한 후에 소정의 사진 및 식각 공정을 진행한다. First, the
이어서, 게이트 사이드 및 하부 절연막으로 이용되는 IPD 물질로 산화막(350)과 질화막(360)을 도3a에 도시된 바와 같이 차례로 증착한다. 그리고 나서, 상기 질화막(360) 상부에 도3b에 도시된 바와 같이 질화막(360)에 대한 보호막 역할을 하는 블로킹 산화막(370)을 20Å 두께로 증착한다. Subsequently, an
다음으로, 에치백 공정을 진행하여 도3c에 도시된 바와 같이 액티브 실리콘 기판과 게이트 전극 상부 및 필드 산화막 상부의 블로킹 산화막(360)을 식각한다. 이때, 충분한 오버 에치를 실시하여 액티브와 필드의 경계부 질화막 상에 블로킹 산화막이 전혀 남지 않도록 해야한다. Next, an etch back process is performed to etch the blocking
다음 공정으로, 인산 딥 공정을 진행함으로써, 도3d에 도시된 바와 같이 상기 질화막(360)을 선택적으로 제거한 후에 도3e에 도시된 바와 같이 상기 블로킹 산화막(370)을 완전히 제거한다. In the next process, the phosphate dip process is performed to selectively remove the
이와 같이 본 발명의 비휘발성 메모리 소자의 제조 방법에 의하면, IPD 질화막 측벽에만 블로킹 산화막을 형성하여 IPD 질화막을 보호하도록 하고, 인산 용액을 이용하여 액티브 상부 및 필드 상부의 질화막을 습식 식각액으로 완전히 제거함으로써, 액티브와 필드 경계부의 질화막 스트링거 발생을 방지할 뿐만 아리나, IPD 산화막의 두께에 관계없이 터널 산화막의 버즈빅 효과를 방지함으로써, IPD 산화막 두께 감소에 따른 액티브 데미지를 방지 할 수 있다.
As described above, according to the method of manufacturing the nonvolatile memory device, a blocking oxide film is formed only on the sidewalls of the IPD nitride film to protect the IPD nitride film, and the nitride film on the active top and the field top is completely removed by the wet etching solution using a phosphoric acid solution. In addition, it is possible to prevent the occurrence of nitride stringers at the active and field boundaries. However, by preventing the Buzz Big effect of the tunnel oxide film regardless of the thickness of the IPD oxide film, active damage due to the reduction of the IPD oxide film thickness can be prevented.
상기한 바와 같이 본 발명은 IPD 산화막의 두께의 관계없이 터널 산화막의 버즈 빅 효과를 방지할 수 있어, IPD 산화막의 두께 감소에 따른 액티브 데미지를 방지함으로써 프로그램 효율을 증가시킬 수 있는 이점이 있다.As described above, the present invention can prevent the Buzz Big effect of the tunnel oxide film regardless of the thickness of the IPD oxide film, thereby increasing the program efficiency by preventing active damage caused by the thickness reduction of the IPD oxide film.
또한, 액티브와 필드 경계부의 스트링거를 제거함으로써 이후의 세정 공정 등에 의한 리프팅을 방지하여 소자의 수율을 향상시킬 수 있는 이점이 있다.In addition, by eliminating the stringer at the boundary between the active and the field, there is an advantage that the lifting of the subsequent cleaning process or the like can be prevented to improve the yield of the device.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030095832A KR100998959B1 (en) | 2003-12-23 | 2003-12-23 | Method for manufacturing of flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030095832A KR100998959B1 (en) | 2003-12-23 | 2003-12-23 | Method for manufacturing of flash memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050064465A KR20050064465A (en) | 2005-06-29 |
| KR100998959B1 true KR100998959B1 (en) | 2010-12-09 |
Family
ID=37256058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030095832A KR100998959B1 (en) | 2003-12-23 | 2003-12-23 | Method for manufacturing of flash memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100998959B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102054306B1 (en) * | 2018-04-04 | 2019-12-10 | (주)정인하이테크 | Hybrid air conditioning system |
-
2003
- 2003-12-23 KR KR1020030095832A patent/KR100998959B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050064465A (en) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030181028A1 (en) | Integrated circuit device and method therefor | |
| JP4270670B2 (en) | Semiconductor device and method for manufacturing nonvolatile semiconductor memory device | |
| KR100341480B1 (en) | Method for self-aligned shallow trench isolation | |
| US9508835B2 (en) | Non-volatile memory structure and manufacturing method thereof | |
| KR100223769B1 (en) | Method for forming dielectric film of memory device | |
| KR101002474B1 (en) | Method of forming isolation film of semiconductor memory device | |
| KR100268894B1 (en) | Method for forming of flash memory device | |
| US6953973B2 (en) | Self-aligned trench isolation method and semiconductor device fabricated using the same | |
| KR100590220B1 (en) | Non volatile memory device and method of fabricating the same | |
| KR100998959B1 (en) | Method for manufacturing of flash memory device | |
| US20060205152A1 (en) | Method of fabricating flash memory device | |
| KR100680465B1 (en) | Method for manufacturing flash memory device | |
| JP4391354B2 (en) | Method of forming flash memory using sidewall method | |
| TWI499005B (en) | 3d memory process and structures | |
| KR100526476B1 (en) | Method for fabricating split gate flash memory device | |
| US7078349B2 (en) | Method to form self-aligned floating gate to diffusion structures in flash | |
| US7226838B2 (en) | Methods for fabricating a semiconductor device | |
| KR20040103454A (en) | Semiconductor device and method for manufacturing the same | |
| US6969655B2 (en) | Method of fabricating a semiconductor device that includes removing a residual conducting layer from a sidewall spacer corresponding to a gate electrode of a flash memory | |
| KR100671603B1 (en) | Method of manufacturing a flash memory device | |
| KR100851917B1 (en) | Method for fabricating silicon-oxide-nitride-oxide-silicon device | |
| US20050130376A1 (en) | Method for manufacturing flash device | |
| US20050202638A1 (en) | Method of reducing step height | |
| US20050230718A1 (en) | Method of manufacturing a semiconductor device | |
| KR101060700B1 (en) | Formation of Ipyrom Cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 10 |