KR100998801B1 - Power semiconductor device and manufacturing method thereof - Google Patents

Power semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR100998801B1
KR100998801B1 KR1020080106654A KR20080106654A KR100998801B1 KR 100998801 B1 KR100998801 B1 KR 100998801B1 KR 1020080106654 A KR1020080106654 A KR 1020080106654A KR 20080106654 A KR20080106654 A KR 20080106654A KR 100998801 B1 KR100998801 B1 KR 100998801B1
Authority
KR
South Korea
Prior art keywords
opening
lead
bridge
conductive adhesive
semiconductor die
Prior art date
Application number
KR1020080106654A
Other languages
Korean (ko)
Other versions
KR20100047663A (en
Inventor
허홍표
김인수
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020080106654A priority Critical patent/KR100998801B1/en
Publication of KR20100047663A publication Critical patent/KR20100047663A/en
Application granted granted Critical
Publication of KR100998801B1 publication Critical patent/KR100998801B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전력용 반도체 장치 및 그 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 반도체 다이와 리드를 연결하는 브릿지 개구에 따라 결합력이 떨어지는 현상과 저항성이 높아지는 문제를 방지하는데 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor device and a method of manufacturing the same, and a technical problem to be solved is to prevent a problem of a decrease in bonding force and a problem of increasing resistance along a bridge opening connecting a semiconductor die and a lead.

이를 위해 본 발명은 적어도 하나의 제 1리드와, 제 1리드와 이격되어 형성된 적어도 하나의 제 2리드와, 제 1리드에 전기적으로 접속된 반도체 다이와, 반도체 다이와 제 2리드를 제 1도전성 접착제로 연결하는 브릿지와, 제 1리드, 제 2리드, 반도체 다이, 브릿지 및 제 1도전성 접착제를 봉지하는 봉지재와, 여기서 브릿지는 제 2리드와 대응되는 끝단에 제 1개구가 형성되고, 제 1도전성 접착제는 제 1개구, 제 1개구와 대응되는 상단, 제 1개구와 대응되는 하단 및 제 1개구의 측벽까지 둘러싸여 이루어진 전력용 반도체 장치 및 그 제조 방법을 개시한다. To this end, the present invention provides at least one first lead, at least one second lead spaced apart from the first lead, a semiconductor die electrically connected to the first lead, and the semiconductor die and the second lead as the first conductive adhesive. An encapsulant for encapsulating the bridge to be connected, the first lead, the second lead, the semiconductor die, the bridge, and the first conductive adhesive, wherein the bridge has a first opening formed at an end corresponding to the second lead, and the first conductive The adhesive discloses a power semiconductor device including a first opening, an upper end corresponding to the first opening, a lower end corresponding to the first opening, and a side wall of the first opening, and a manufacturing method thereof.

반도체 패키지, 봉지, 본딩 Semiconductor Package, Encapsulation, Bonding

Description

전력용 반도체 장치 및 그 제조 방법{POWER SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}Power semiconductor device and its manufacturing method {POWER SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}

본 발명은 전력용 반도체 장치 및 그 제조 방법에 관한 것이다.The present invention relates to a power semiconductor device and a manufacturing method thereof.

일상생활에서 사용하는 휴대 전화, 비디오, 카메라 등의 충전기, 사무 자동화(OA)기기 등의 전원회로, 자동차 전장 기기 등에는 트랜지스터(transistor)를 사용하고 있다. 이런 트랜지스터에는 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor:금속 산화막 반도체 전계 효과 트랜지스터), IGBT(Insulated Gate Bipolar Transistor:절연 게이트 형 양극성 트랜지스터) 및 BJT(Bipolar Junction Transistor:바이폴라 트랜지스터) 등이 있다. 이러한 트랜지스터 중 공업 규격 패키지(package) 외형에는 TO220형(방열판이 붙어있는 네모난 트랜지스터)이나 TO247형의 MOSFET가 제안 되어있다. 이 중 MOSFET는 전압 구동 형 소자이어서 구동 회로의 전력 소비가 낮다. 그리고 다수 캐리어 장치(device)이며 본질적으로 고속 스위칭(switching)이 가능하고 스위칭 손실도 적다. 이러한 특성을 지닌 반도체 장치의 패키지에서는 반도체 다이를 연결하기 위해 브릿지(bridge)를 이용한다. 이러한 브릿지는 넓은 면적으로 형성되어 있기 때문에 반도체 다이와 리드 사이의 전류저항을 상당히 감소시키고, 방열 특성도 향상시킨다. 그러나, 이러한 브릿지는 접착제와의 접착면적이 작음으로써, 리드와의 결합력이 떨어지고, 또한 브릿지 접착공정에서 브릿지의 위치가 변화하는 문제가 있다. Transistors are used in cell phones, video and camera chargers, power supply circuits such as office automation (OA) devices, and automotive electronic devices used in daily life. Such transistors include MOSFETs (Metal-Oxide Semiconductor Field Effect Transistors), Insulated Gate Bipolar Transistors (IGBTs), and Bipolar Junction Transistors (BJTs). Among the transistors, TO220 type (square transistors with a heat dissipation plate) or TO247 type MOSFETs have been proposed for the industrial standard package appearance. Among them, MOSFETs are voltage-driven devices, which lower the power consumption of the drive circuit. It is a multi-carrier device, inherently capable of fast switching and low switching losses. In a package of a semiconductor device having these characteristics, a bridge is used to connect the semiconductor dies. Since the bridge is formed with a large area, it significantly reduces the current resistance between the semiconductor die and the lead, and also improves heat dissipation characteristics. However, such a bridge has a problem in that the bonding area with the lead is reduced because the adhesive area with the adhesive is small, and the position of the bridge changes in the bridge bonding process.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 브릿지의 끝단에 다수의 개구를 형성함으로써, 브릿지와 리드 및 브릿지와 반도체 다이의 결합력을 향상시킬 수 있는 전력용 반도체 장치 및 그 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to overcome the above-mentioned conventional problems, and an object of the present invention is to form a plurality of openings at the ends of a bridge, whereby a power semiconductor device capable of improving the coupling force between the bridge and the lead and the bridge and the semiconductor die, and It is providing the manufacturing method.

본 발명의 또 다른 목적은 브릿지와 리드 및 브릿지와 반도체 다이 사이의 접착면적을 증가시킴으로써, 전류 저항을 낮추고 방열 특성을 향상 시킬 수 있는 전력용 반도체 장치 및 그 제조 방법을 제공하는데 있다.It is still another object of the present invention to provide a power semiconductor device and a method of manufacturing the same, which can lower current resistance and improve heat dissipation by increasing the adhesion area between the bridge and the lead and the bridge and the semiconductor die.

상기한 목적을 달성하기 위해 본 발명에 의한 전력용 반도체 장치는 In order to achieve the above object, the power semiconductor device according to the present invention

적어도 하나의 제 1리드와, 상기 제 1리드와 이격되어 형성된 적어도 하나의 제 2리드와, 상기 제 1리드에 전기적으로 접속된 반도체 다이와, 상기 반도체 다이와 상기 제 2리드를 제 1도전성 접착제로 연결하는 브릿지와, 상기 제 1리드, 상기 제 2리드, 상기 반도체 다이, 상기 브릿지 및 상기 제 1도전성 접착제를 봉지하는 봉지재를 포함하고 상기 브릿지는 상기 제 2리드와 대응되는 끝단에 제 1개구가 형성되고, 상기 제 1도전성 접착제는 상기 제 1개구, 상기 제 1개구와 대응되는 상단, 상기 제 1개구와 대응되는 하단 및 상기 제 1개구의 측벽까지 둘러싸여 이루어 질 수 있다. At least one first lead, at least one second lead spaced apart from the first lead, a semiconductor die electrically connected to the first lead, the semiconductor die and the second lead with a first conductive adhesive And an encapsulant for encapsulating the first lead, the second lead, the semiconductor die, the bridge, and the first conductive adhesive, wherein the bridge has a first opening at an end corresponding to the second lead. The first conductive adhesive may be formed to be surrounded by the first opening, the upper end corresponding to the first opening, the lower end corresponding to the first opening, and the side wall of the first opening.

이때, 상기 브릿지는 상기 제 2리드에 상기 제 1도전성 접착제로 접착되고 상기 제 1개구가 형성된 제 1영역과 상기 반도체 다이에 제 2도전성 접착제로 접착된 제 2영역 및, 상기 제 1영역과 상기 제 2영역을 연결하는 제 3영역을 포함하여 이루어질 수 있다. At this time, the bridge is bonded to the second lead with the first conductive adhesive and the first region formed with the first opening and the second region bonded to the semiconductor die with a second conductive adhesive, the first region and the It may include a third region connecting the second region.

상기 제 2리드는 상기 제 1개구와 대응되는 영역에 홀이 형성되고, 상기 홀에는 상기 제 1도전성 접착제가 충진될 수 있다.The second lead may have a hole formed in an area corresponding to the first opening, and the hole may be filled with the first conductive adhesive.

여기서, 상기 제 1개구는 원형, 삼각형, 사각형, 평행사변형 및 사다리꼴의 다각형 구조 중에서 선택된 적어도 어느 하나를 제 1개구로 이용할 수 있고, 상기 제 1개구의 중심점은 상기 브릿지의 내측에 위치할 수 있다. Here, the first opening may use at least one selected from a circular, triangular, rectangular, parallelogram and trapezoidal polygonal structure as a first opening, and a center point of the first opening may be located inside the bridge. .

또한 상기 브릿지는 상기 제 2영역의 끝단에 다수의 제 2개구를 형성할 수 있다. In addition, the bridge may form a plurality of second openings at ends of the second region.

여기서, 상기 제 2개구는 원형, 삼각형, 사각형, 평행사변형 및 사다리꼴의 다각형 구조 중에서 선택된 적어도 어느 하나를 제 2개구로 이용할 수 있고, 상기 제 2개구의 중심점이 상기 브릿지의 내측에 위치할 수 있다.Here, the second opening may use at least one selected from a circular, triangular, rectangular, parallelogram and trapezoidal polygonal structure as a second opening, and a center point of the second opening may be located inside the bridge. .

상기한 전력용 반도체 장치에 있어서, 상기 제 2리드의 측부에는 제3리드가 구비되고, 상기 반도체 다이에는 게이트 패드가 구비되며, 상기 제 3리드와 상기 게이트 패드는 도전성 와이어로 본딩할 수 있다.In the power semiconductor device described above, a third lead may be provided on a side of the second lead, a gate pad may be provided on the semiconductor die, and the third lead and the gate pad may be bonded by a conductive wire.

상기한 또 다른 목적을 달성하기 위해 본 발명에 의한 전력용 반도체 장치의 제조 방법은 적어도 하나의 제 1리드와 상기 제 1리드와 이격되어 형성된 적어도 하나의 제 2리드를 준비하는 제 1리드 및 제 2리드 준비 단계와, 상기 제 1리드에 반도체 다이를 탑재하여 전기적으로 접착하는 반도체 다이 본딩 단계와, 상기 반도체 다이와 상기 제 2리드를 제 1도전성 접착제를 개재하여 브릿지로 연결하는 브릿지 본딩 단계와, 상기 제 1리드, 상기 제 2리드, 상기 반도체 다이, 상기 브릿지 및 상기 제 1도전성 접착제를 봉지하는 봉지 단계를 포함할 수 있다.In order to achieve the above another object, a method of manufacturing a power semiconductor device according to the present invention includes a first lead and a first lead and at least one second lead prepared to be spaced apart from the first lead A two-lead preparation step, a semiconductor die bonding step of mounting and electrically bonding a semiconductor die to the first lead, a bridge bonding step of connecting the semiconductor die and the second lead to a bridge via a first conductive adhesive; The method may include encapsulating the first lead, the second lead, the semiconductor die, the bridge, and the first conductive adhesive.

이때, 상기 브릿지 본딩 단계에 이용된 상기 브릿지는 상기 제 2리드와 대응되는 끝단에 제 1개구가 형성되고, 상기 제 1도전성 접착제는 상기 제 1개구, 상기 제 1개구와 대응되는 상단, 상기 제 1개구와 대응되는 하단 및 상기 제 1개구의 측벽까지 둘러싸여 이루어 질 수 있다. In this case, the bridge used in the bridge bonding step has a first opening is formed at the end corresponding to the second lead, the first conductive adhesive is the first opening, the top corresponding to the first opening, the first The lower end corresponding to one opening and the side wall of the first opening may be surrounded.

상기 브릿지 본딩 단계에 이용된 상기 브릿지는 상기 제 2리드에 상기 제 1도전성 접착제로 접착되어 상기 제 1개구가 형성된 제1영역, 상기 반도체 다이에 제 2도전성 접착제로 접착된 제 2영역 및, 상기 제 1영역과 상기 제 2영역을 연결하는 제 3영역을 포함하여 이루어 질 수 있다. The bridge used in the bridge bonding step may include a first region in which the first opening is bonded to the second lead by the first conductive adhesive, a second region bonded to the semiconductor die by a second conductive adhesive, and It may include a third region connecting the first region and the second region.

상기 브릿지 본딩 단계는 상기 제 2리드에 상기 제 1개구와 대응되는 영역에 홀이 형성되고, 상기 홀에는 상기 제 1도전성 접착제가 충진 될 수 있다.In the bridge bonding step, a hole may be formed in a region corresponding to the first opening in the second lead, and the hole may be filled with the first conductive adhesive.

여기서. 제 1개구는 원형, 삼각형, 사각형, 평행사변형 및 사다리꼴의 다각 형 구조 중에서 선택된 적어도 어느 하나를 제 1개구로 이용할 수 있고, 상기 제 1개구의 중심점이 상기 브릿지의 내측에 위치할 수 있다. here. The first opening may use at least one selected from a circular, triangular, square, parallelogram and trapezoidal polygonal structure as the first opening, and a center point of the first opening may be located inside the bridge.

또한 상기 브릿지 본딩 단계는 상기 제 2영역의 끝단에 다수의 제 2개구가 형성될 수 있다. In the bridge bonding step, a plurality of second openings may be formed at the end of the second region.

여기서, 상기 제 2개구가 원형, 삼각형, 사각형, 평행사변형 및 사다리꼴의 다각형 구조 중에서 선택된 적어도 어느 하나를 제 2개구로 이용할 수 있고, 상기 제 2개구의 중심점이 상기 브릿지의 내측에 위치할 수 있다. Here, the second opening may use at least one selected from a circular, triangular, rectangular, parallelogram and trapezoidal polygonal structure as a second opening, and a center point of the second opening may be located inside the bridge. .

상기한 전력용 반도체 장치의 제조방법에 있어서, 상기 제 1리드 및 상기 제 2리드 준비 단계에서는 상기 제 2리드의 측부에 제 3리드가 구비되고, 상기 반도체 다이 본딩 단계에서는 상기 반도체 다이에 게이트 패드가 구비되며, 상기 브릿지 본딩 단계 후 상기 제3리드와 상기 게이트 패드를 도전성 와이어로 본딩하는 와이어 본딩 단계를 더 수행할 수 있다. In the method of manufacturing a power semiconductor device, a third lead is provided at a side of the second lead in the first lead and the second lead preparation step, and a gate pad is formed on the semiconductor die in the semiconductor die bonding step. And a wire bonding step of bonding the third lead and the gate pad with a conductive wire after the bridge bonding step.

상술한 바와 같이, 본 발명에 따른 전력용 반도체 장치 및 그 제조 방법은 반도체 다이와 리드를 연결하는 브릿지에 개구를 형성한다. 개구는 원형, 사각형, 삼각형, 평행사변형 및 사다리꼴 등의 다각형(polygon) 구조 중에서 선택된 적어도 어느 하나로 형성한다. As described above, the power semiconductor device and the manufacturing method thereof according to the present invention form an opening in a bridge connecting the semiconductor die and the lead. The opening is formed in at least one selected from polygonal structures such as circles, squares, triangles, parallelograms, and trapezoids.

이와 같은 다수의 개구로 도전성 접착제가 개구의 외부 측벽까지 형성됨에 따라 브릿지와 리드 및 브릿지와 반도체 다이의 결합력을 향상시킬 수 있다. With such a plurality of openings, the conductive adhesive is formed to the outer sidewall of the opening, thereby improving the bonding force of the bridge and the lead and the bridge and the semiconductor die.

또한 브릿지와 리드 및 브릿지와 반도체 다이사이의 접착면적을 증가시킴으 로써, 전류 저항을 낮추고, 방열 특성을 향상 시킬 수 있다.In addition, by increasing the adhesion area between the bridge and the lead and the bridge and the semiconductor die, it is possible to lower the current resistance and improve heat dissipation characteristics.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. Here, parts having similar configurations and operations throughout the specification are denoted by the same reference numerals.

도 1은 본 발명에 따른 전력용 반도체 장치를 도시한 단면도이다. 1 is a cross-sectional view showing a power semiconductor device according to the present invention.

도 1과 같이 본 발명의 실시 예에 따른 전력용 반도체 장치는 적어도 하나의 제 1리드(110)와 상기 제1리드(110)와 이격되어 형성된 적어도 하나의 제 2리드(120)와, 상기 제 1리드(110)에 도전성 접착제(140)를 이용하여 전기적으로 접속된 반도체 다이(150)와, 상기 반도체 다이(150)와 상기 제 2리드(120)를 연결하기 위해 형성한 브릿지(200)와, 상기 브릿지(200)를 연결하기 위해 제 1 영역의 상기 브릿지 끝단(210)에 충진 된 제 1도전성 접착제(180) 및 제 2 영역의 상기 브릿지 끝단(220)에 충진 된 제 2도전성 접착제(190)와, 상기 제 1리드(110), 상기 제 2리드(120), 상기 반도체 다이(150), 상기 브릿지(200) 및 상기 도전성 접착제(140, 180, 190)를 봉지하는 봉지재(230)를 포함한다.As shown in FIG. 1, a power semiconductor device according to an embodiment of the present invention includes at least one first lead 110, at least one second lead 120 formed to be spaced apart from the first lead 110, and the first lead 110. A semiconductor die 150 electrically connected to the one lead 110 using the conductive adhesive 140, and a bridge 200 formed to connect the semiconductor die 150 and the second lead 120. In order to connect the bridge 200, the first conductive adhesive 180 filled in the bridge end 210 in the first region and the second conductive adhesive 190 filled in the bridge end 220 in the second region, respectively. ) And the encapsulant 230 encapsulating the first lead 110, the second lead 120, the semiconductor die 150, the bridge 200, and the conductive adhesive 140, 180, and 190. It includes.

도 2a 내지 도 2d는 상기 반도체 다이와 상기 제 2리드를 연결하기 위해 형성한 브릿지를 도시한 단면도이다. 2A to 2D are cross-sectional views illustrating bridges formed to connect the semiconductor die and the second lead.

그리고 도 3a 내지 도 3f를 참조하면, 상기 브릿지(200)에 형성한 개구의 구조를 도시한 평면도이다. 3A to 3F are plan views illustrating the structure of the opening formed in the bridge 200.

먼저, 도 2a를 참조하면, 상기 브릿지(200) 끝단에 형성된 개구의 위치가 도시되어 있다. 상기 브릿지(200)는 상기 제 2리드를 연결하기 위해 상기 브릿지 끝단에 제 1개구(210)가 형성된 제 1영역, 상기 반도체 다이(150)를 연결하기 위해 상기 브릿지 끝단에 형성한 제 2개구(220)를 형성한 제 2영역 및 상기 제 1영역 및 상기 제 2영역을 연결하는 제 3영역으로 구성할 수 있다.First, referring to FIG. 2A, the position of the opening formed at the end of the bridge 200 is illustrated. The bridge 200 may include a first region in which a first opening 210 is formed at an end of the bridge to connect the second lead, and a second opening formed at an end of the bridge to connect the semiconductor die 150. And a second region in which 220 is formed and a third region connecting the first region and the second region.

도 2b를 참조하면, 상기 제 2리드(120)와 상기 브릿지(200)를 연결한 모습이 도시되어 있다. 상기 브릿지 끝단에 형성된 상기 제 1개구(210)에 상기 제 1도전성 접착제(180)를 충진하여 연결할 수 있다. 여기서, 상기 브릿지 끝단에 형성된 상기 제 1개구(210)의 평면도는 도 3a 내지 도 3f에 도시되어 있다.Referring to FIG. 2B, the second lead 120 and the bridge 200 are connected to each other. The first conductive adhesive 180 may be filled and connected to the first opening 210 formed at the end of the bridge. Here, a plan view of the first opening 210 formed at the end of the bridge is shown in Figures 3a to 3f.

상기 제 1개구(210)는 원형(도 3a), 삼각형(도 3b), 사각형(도 3c), 평행사변형(도 3d) 및 사다리꼴(도 3e, 도 3f)의 다각형 구조 중에서 선택된 적어도 어느 하나를 상기 제 1개구(210)로 이용할 수 있으나, 상기 제 1개구(210)의 구조를 한정하는 것은 아니다. 여기서 원형의 상기 제 1개구(210)의 중심점은 상기 브릿지(200)의 내측에 위치될 수 있다. 상기 제 1개구(210)는 상기 제 2리드(120)와 연결하기 위해 상기 제 1도전성 접착제(180)를 충진한다. 상기 제 1도전성 접착 제(180)는 상기 제 1개구(210), 상기 제 1개구(210)와 대응되는 상단(210a), 상기 제 1개구(210)와 대응되는 하단(210b) 및 상기 제 1개구(210)의 측벽(210c)까지 둘러싸여 형성된다. The first opening 210 may be formed of at least one selected from a polygonal structure of a circle (FIG. 3A), a triangle (FIG. 3B), a rectangle (FIG. 3C), a parallelogram (FIG. 3D), and a trapezoid (FIGS. 3E and 3F). The first opening 210 may be used, but the structure of the first opening 210 is not limited. Here, the center point of the circular first opening 210 may be located inside the bridge 200. The first opening 210 fills the first conductive adhesive 180 to connect with the second lead 120. The first conductive adhesive 180 may include the first opening 210, an upper end 210a corresponding to the first opening 210, a lower end 210b corresponding to the first opening 210, and the first opening 210. It is formed by enclosing up to the side wall 210c of the one opening 210.

본 발명의 다른 실시 예로 도 2c를 참조하면, 상기 제 2리드(120)에는 상기 제 1개구(210)와 대응되는 영역에 홀(120a)이 형성되고, 상기 홀(120a)에는 상기 제 1도전성 접착제(180)가 충진된 모습을 도시한 단면도가 도시되어 있다. 상기 홀(120a)과 상기 제 1개구(210)에 충진한 상기 제 1도전성 접착제(180)는 상기 제 1개구(210), 상기 제 1개구(210)와 대응되는 상단(210a), 상기 제 1개구(210)와 대응되는 하단(210b), 상기 제 1개구(210)의 측벽(210c) 및 상기 홀(120a)의 하부 측면까지 둘러싸여 형성된다. 2C, a hole 120a is formed in an area corresponding to the first opening 210 in the second lead 120, and the first conductive property is formed in the hole 120a. A cross-sectional view is shown showing the state in which the adhesive 180 is filled. The first conductive adhesive 180 filled in the hole 120a and the first opening 210 has an upper end 210a corresponding to the first opening 210, the first opening 210, and the first opening 210. The lower end 210b corresponding to the one opening 210, the side wall 210c of the first opening 210, and the lower side surface of the hole 120a are formed to be surrounded.

본 발명의 또 다른 실시 예로 도 2d를 참조하면, 상기 반도체 다이(150)와 상기 브릿지(200)를 연결한 모습이 도시되어 있다. 상기 제 1리드(110) 위에 형성한 상기 반도체 다이(150)와 상기 브릿지(200)를 연결하기 위해 상기 브릿지 끝단에 상기 제 2개구(220)를 형성한다. 상기 제 2개구(220)에 상기 제 2도전성 접착제(190)를 충진하여 연결할 수 있다. 여기서, 상기 브릿지 끝단에 형성된 상기 제 2개구(220)의 평면도는 도 3a 내지 도 3f에 도시되어 있다.As another embodiment of the present invention, referring to FIG. 2D, the semiconductor die 150 is connected to the bridge 200. The second opening 220 is formed at the end of the bridge to connect the semiconductor die 150 formed on the first lead 110 and the bridge 200. The second opening 220 may be filled with the second conductive adhesive 190 and connected thereto. Here, a plan view of the second opening 220 formed at the end of the bridge is shown in Figures 3a to 3f.

상기 제 2개구(220)는 원형(도 3a), 삼각형(도 3b), 사각형(도 3c), 평행사변형(도 3d) 및 사다리꼴(도 3e 및 도 3f)의 다각형 구조 중에서 선택된 적어도 어 느 하나를 상기 제 2개구(220)로 이용할 수 있으나, 상기 제 2개구(220)의 구조를 한정하는 것은 아니다. 여기서 원형의 상기 제 2개구(220)의 중심점은 상기 브릿지(200)의 내측에 위치될 수 있다. 상기 제 2개구(220)는 상기 반도체 다이(150)와 연결하기 위해 상기 제 2도전성 접착제(190)를 충진한다. 상기 제 2도전성 접착제(190)는 상기 제 2개구(220), 상기 제 2개구(220)와 대응되는 상단(220a), 상기 제 2개구(220)와 대응되는 하단(220b) 및 상기 제 2개구(220)의 측벽(220c)까지 둘러싸여 형성된다. The second opening 220 is at least one selected from a polygonal structure of a circle (FIG. 3A), a triangle (FIG. 3B), a rectangle (FIG. 3C), a parallelogram (FIG. 3D), and a trapezoid (FIGS. 3E and 3F). May be used as the second opening 220, but the structure of the second opening 220 is not limited. Here, the center point of the circular second opening 220 may be located inside the bridge 200. The second opening 220 fills the second conductive adhesive 190 to connect with the semiconductor die 150. The second conductive adhesive 190 has a second opening 220, an upper end 220a corresponding to the second opening 220, a lower end 220b corresponding to the second opening 220, and the second opening 220. It is formed to surround the side wall 220c of the opening 220.

이어서 도 4a 및 도 4b를 참조하면, 본 발명의 전력용 반도체 장치에서 게이트 패드가 도전성 와이어로 본딩(bonding) 된 평면도가 도시되어 있다. 4A and 4B, a plan view in which a gate pad is bonded with a conductive wire in the power semiconductor device of the present invention is shown.

먼저, 도 4a를 참조하면, 상기 제 2영역과 상기 제 1영역을 연결하기 위해 상기 도전성 와이어(170)가 형성되어 있다. 상기 제 1영역에는 상기 제 2리드(120), 제 3리드(130) 및 상기 브릿지의 끝단(210)으로 구성된다. 또한, 상기 제 2영역에는 상기 제 1리드(110), 상기 반도체 다이(150), 상기 반도체 다이(150) 위에 형성된 상기 게이트 패드(160) 및 상기 브릿지(200)로 구성된다. 제 3 영역은 상기 제 2리드(120)와 상기 반도체 다이(150)를 연결하기 위한 상기 브릿지(200) 및 상기 도전성 와이어(170)로 구성되어 있다. First, referring to FIG. 4A, the conductive wire 170 is formed to connect the second region and the first region. The first region includes the second lead 120, the third lead 130, and the end 210 of the bridge. In addition, the second region includes the first lead 110, the semiconductor die 150, the gate pad 160 and the bridge 200 formed on the semiconductor die 150. The third region includes the bridge 200 and the conductive wire 170 for connecting the second lead 120 and the semiconductor die 150.

본 발명의 또 다른 실시 예로 도 4b를 참조하면, 상기 반도체 다이(150)와 상기 브릿지(200)를 연결하기 위해 상기 브릿지 제 2영역 끝단에 형성된 개구(220)를 도시한 평면도이다. 4B, a plan view illustrating an opening 220 formed at an end of the bridge second region for connecting the semiconductor die 150 and the bridge 200 is shown.

도 5를 참조하면, 본 발명의 실시 예에 따른 전력용 반도체 장치의 제조 방법이 도시되어 있다. Referring to FIG. 5, a method of manufacturing a power semiconductor device according to an embodiment of the present invention is illustrated.

도 5에 도시된 바와 같이, 본 발명의 실시 예에 따른 전력용 반도체 장치의 제조 방법은 적어도 하나의 제 1리드, 상기 제 1리드와 이격되어 형성된 적어도 하나의 제 2리드 및 상기 제 2리드 측부에 제 3리드를 준비하는 리드 준비단계(S1)와, 상기 제 1리드에 반도체 다이를 탑재하여 전기적으로 접착하는 반도체 다이 본딩 단계(S2)와, 상기 반도체 다이와 상기 제 2리드를 제 1도전성 접착제로 충진하여 브릿지를 연결하는 브릿지 본딩 단계(S3)와, 상기 제 3리드와 상기 반도체 다이에 구비된 게이트 패드를 도전성 와이어로 본딩하는 와이어 본딩 단계(S4)와, 상기 제 1리드, 상기 제 2리드, 상기 반도체 다이, 상기 브릿지 및 상기 제 1도전성 접착제를 봉지하는 봉지 단계(S5)를 포함한다.As shown in FIG. 5, a method of manufacturing a power semiconductor device according to an embodiment of the present invention includes at least one first lead, at least one second lead formed from the first lead, and the second lead side portion. A lead preparatory step (S1) for preparing a third lead in a semiconductor die; a semiconductor die bonding step (S2) for mounting and electrically bonding a semiconductor die to the first lead; A bridge bonding step (S3) for connecting the bridges by filling with a wire, a wire bonding step (S4) for bonding the third lead and the gate pad provided in the semiconductor die with a conductive wire, and the first lead and the second lead. And encapsulating the lead, the semiconductor die, the bridge, and the first conductive adhesive.

이러한, 본 발명의 실시 예에 따른 전력용 반도체 장치의 제조 방법을 도 6a 내지 도 6h를 이용하여 좀더 자세히 설명하기로 한다.This method of manufacturing a power semiconductor device according to an embodiment of the present invention will be described in more detail with reference to FIGS. 6A to 6H.

도 6a 내지 도 6h를 참조하면, 본 발명의 실시 예에 따른 전력용 반도체 장치의 제조 방법을 도시한 단면도이다. 6A through 6H are cross-sectional views illustrating a method of manufacturing a power semiconductor device according to an embodiment of the present invention.

먼저 도 6a를 참조하면, 리드 준비 단계(S1)가 도시되어 있다. 상기 리드 준비 단계(S1)에서는, 적어도 하나의 제 1리드(110)와 상기 제 1리드(110)와 이격되어 형성된 적어도 하나의 제 2리드(120)를 준비한다. 상기 제 1리드(110) 및 상기 제 2리드(120)는 구리(Cu), 철(Fe), 니켈(Ni) 및 alloy42(구리, 철 및 니켈 등의 고밀도 합금) 및 그 등가물 중 선택된 어느 하나일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.Referring first to FIG. 6A, a read preparation step S1 is illustrated. In the read preparation step (S1), at least one first lead 110 and at least one second lead 120 formed to be spaced apart from the first lead 110 are prepared. The first lead 110 and the second lead 120 is any one selected from copper (Cu), iron (Fe), nickel (Ni) and alloy42 (high density alloys such as copper, iron and nickel) and equivalents thereof. However, the material is not limited thereto.

도 6b 내지 도 6c를 참조하면, 반도체 다이 본딩 단계(S2)가 도시되어 있다. 상기 반도체 다이 본딩 단계(S2)에서는, 상기 반도체 다이(150)를 상기 제 1리드(110)위에 도전성 접착제(140)를 이용하여 전기적으로 접속할 수 있다.6B-6C, a semiconductor die bonding step S2 is shown. In the semiconductor die bonding step S2, the semiconductor die 150 may be electrically connected to the first lead 110 using the conductive adhesive 140.

먼저 도 6b를 참조하면, 상기 도전성 접착제(140)를 상기 제 1리드(110) 표면 상부에 약 2μm~3μm두께로 증착 도포시킨다. 상기 도전성 접착제(140)는 열팽창 계수가 큰 In(인듐)과 전단응력이 큰 Au(금), Su(주석) 및 Au(금), Ge(게르마늄) 및 그 등가물 중에서 선택된 어느 하나를 이용 할 수 있으나, 여기서 상기 도전성 접착제(140)를 한정하는 것은 아니다. First, referring to FIG. 6B, the conductive adhesive 140 is deposited on the surface of the first lead 110 with a thickness of about 2 μm to 3 μm. The conductive adhesive 140 may use any one selected from In (indium) having a high coefficient of thermal expansion, Au (gold), Su (tin), Au (gold), Ge (germanium), and equivalents thereof having a large shear stress. However, the conductive adhesive 140 is not limited thereto.

다음 도 6c를 참조하면, 상기 제 1리드(110)위에 형성된 상기 도전성 접착제(140)를 이용하여 상기 반도체 다이(150)를 본딩(bonding)한다. 여기서, 상기 반도체 다이(150)는 실리콘 계열일 수 있다. 상기 제 1리드(110)가 안착된 반응 챔버에서 200-360℃ 온도로 질소 분위기에서 상기 반도체 다이(150)를 부착하고 이를 다시 냉각한다. Next, referring to FIG. 6C, the semiconductor die 150 is bonded using the conductive adhesive 140 formed on the first lead 110. Here, the semiconductor die 150 may be silicon based. The semiconductor die 150 is attached and cooled again in a nitrogen atmosphere at a temperature of 200-360 ° C. in the reaction chamber in which the first lead 110 is seated.

상기와 같은 반도체 다이 본딩단계(S2)를 진행한 후, 상기 제 2리드(120)와 상기 반도체 다이(150)를 연결하기 위해 다음 단계에서 상기 브릿지 본딩을 한다.After performing the semiconductor die bonding step S2 as described above, the bridge bonding is performed in the next step to connect the second lead 120 and the semiconductor die 150.

도 6d 및 도 6f를 참조하면, 브릿지 본딩단계(S3)가 도시되어 있다.6D and 6F, the bridge bonding step S3 is shown.

먼저, 도 6d를 참조하면, 상기 브릿지의 양 끝단에 형성된 상기 제 1개구(210) 및 상기 제 2개구(220)의 하부에는 제 1도전성 접착제(180) 및 제 2도전성 접착제(190)가 위치되어 있다. 상기 브릿지 본딩단계(S3)에 이용한 상기 브릿지(200)의 제 1영역은 상기 브릿지 끝단에 상기 제 1개구(210)를 형성하고, 상기 제 2리드(120)와 제 1도전성 접착제(180)를 사용하여 연결한다. 또한 상기 브릿지(200)의 제 2영역은 상기 브릿지 끝단에 상기 제 2개구(220)를 형성하고, 상기 반도체 다이(150)와 제 2도전성 접착제(190)를 사용하여 연결한다. 제 3영역은 상기 제 1영역 및 상기 제 2영역에 이용한 상기 브릿지(200)를 연결하기 위한 영역이다. First, referring to FIG. 6D, the first conductive adhesive 180 and the second conductive adhesive 190 are positioned below the first opening 210 and the second opening 220 formed at both ends of the bridge. It is. The first region of the bridge 200 used in the bridge bonding step S3 forms the first opening 210 at the end of the bridge, and the second lead 120 and the first conductive adhesive 180 are formed. Use to connect. In addition, the second region of the bridge 200 forms the second opening 220 at the end of the bridge, and connects the semiconductor die 150 to the second conductive adhesive 190. The third area is an area for connecting the bridge 200 used in the first area and the second area.

이와 같이 상기 제 1도전성 접착제(180) 및 상기 제 2도전성 접착제(190)를 증착한 후, 상기 반도체 장치가 안착된 노(furnace)에서 150℃~250℃조건에서 상기 브릿지를 위치시킨 후 냉각한다. After depositing the first conductive adhesive 180 and the second conductive adhesive 190 as described above, the semiconductor device is cooled after placing the bridge at 150 ° C. to 250 ° C. in a furnace in which the semiconductor device is seated. .

여기서 상기 브릿지 양 끝단에 형성된 상기 제 1개구(210) 및 상기 제 2개구(220)의 구조는 도 3a 내지 도 3f를 참조하여 도시할 수 있다. 상기 제 1개구(210) 및 상기 제 2개구(220)의 구조를 원형(도 3a), 삼각형(도 3b), 사각형(도 3c), 평행사변형(도 3d) 및 사다리꼴(도 3e, 도 3f)의 다각형 구조 중에서 선택된 적어도 어느 하나를 상기 제 1개구(210) 및 상기 제 2개구(220)로 이용할 수 있으나, 상기 제 1개구(210) 및 상기 제 2개구(220)의 구조를 한정하는 것은 아니다. 상기와 같은 구조로 형성한 상기 제 1개구(210) 및 상기 제 2개구(220)의 중심점은 상기 브릿지(200)의 내측에 위치될 수 있다. Herein, the structures of the first opening 210 and the second opening 220 formed at both ends of the bridge may be illustrated with reference to FIGS. 3A to 3F. The structure of the first opening 210 and the second opening 220 is circular (FIG. 3A), triangular (FIG. 3B), rectangular (FIG. 3C), parallelogram (FIG. 3D) and trapezoid (FIG. 3E, 3F). At least any one selected from the polygonal structure of) may be used as the first opening 210 and the second opening 220, but the structure of the first opening 210 and the second opening 220 is limited. It is not. The center point of the first opening 210 and the second opening 220 formed in the structure as described above may be located inside the bridge 200.

이후, 도 6e를 참조하면, 상기 브릿지 끝단에 형성된 상기 제 1개구(210) 및 상기 제 2개구(220)에 상기 제 1도전성 접착제(180) 및 제 2도전성 접착제(190)가 충진 되어 상기 브릿지(200)가 연결된 모습을 도시한 단면도이다. 상기 브릿지의 양 끝단인 상기 제 1영역 및 상기 제 2영역에 형성된 상기 제 1개구(210) 및 상기 제 2개구(220)에 상기 제 1도전성 접착제(180) 및 상기 제 2도전성 접착제(190)가 충진 되어 있다. Thereafter, referring to FIG. 6E, the first conductive adhesive 180 and the second conductive adhesive 190 are filled in the first opening 210 and the second opening 220 formed at the end of the bridge. It is sectional drawing which shows the state 200 connected. The first conductive adhesive 180 and the second conductive adhesive 190 are formed in the first opening 210 and the second opening 220 formed in the first region and the second region, which are both ends of the bridge. Is filled.

상기 제 1도전성 접착제(180) 및 상기 제 2도전성 접착제(190)는 상기 제 1개구(210) 및 상기 제 2개구(220)와 상기 제 1개구(210) 및 상기 제 2개구(220)와 대응되는 상단, 상기 제 1개구(210) 및 상기 제 2개구(220)와 대응되는 하단 및 상기 제 1개구(210) 및 상기 제 2개구(220)의 측벽까지 둘러싸여 형성한다. The first conductive adhesive 180 and the second conductive adhesive 190 may include the first opening 210, the second opening 220, the first opening 210, and the second opening 220. A corresponding upper end, the lower end corresponding to the first opening 210 and the second opening 220 and the side walls of the first opening 210 and the second opening 220 are formed to be surrounded.

또 다른 실시 예로, 도 6f를 참조하면, 상기 브릿지 본딩 단계(S3)에서는 상기 브릿지(200)와 상기 제 2리드(120)를 연결하기 위하여 상기 제 2리드(120)에 상기 제 1개구(210)와 대응되는 영역에 홀(120a)을 형성할 수도 있다. In another embodiment, referring to FIG. 6F, in the bridge bonding step S3, the first opening 210 is connected to the second lead 120 to connect the bridge 200 and the second lead 120. Hole 120a may be formed in a region corresponding to the?

상기 홀(120a)은 상기 제 1도전성 접착제(180)로 충진한다. 상기 홀(120a)에 충진 된 상기 제 1도전성 접착제(180)는 상기 제 1개구(210), 상기 제 1개구(210)와 대응되는 상단, 상기 제 1개구(210)와 대응되는 하단, 상기 제 1개구(210)의 측벽, 및 상기 홀(120a)의 하단까지 둘러싸여 형성된다.The hole 120a is filled with the first conductive adhesive 180. The first conductive adhesive 180 filled in the hole 120a has a first opening 210, an upper end corresponding to the first opening 210, a lower end corresponding to the first opening 210, and It is formed by enclosing the sidewall of the first opening 210 and the lower end of the hole 120a.

이렇게 상기 제 2리드(120)와 상기 반도체 다이(150)를 연결하기 위해 상기 브릿지 본딩 단계(S3)를 진행한 후, 와이어 본딩 단계(S4)를 실시한다. After the bridge bonding step S3 is performed to connect the second lead 120 and the semiconductor die 150, the wire bonding step S4 is performed.

도 6g를 참조하면, 와이어가 본딩된 단면도이다. 이러한 와이어 본딩 단계(S4)에서는 상기 반도체 다이(150) 위에 게이트 패드(gate pad)(160)를 구비하고 상기 제 2리드(120)의 측부에 구비된 제 3리드(130)를 도전성 와이어(170)로 본딩한다. 즉, 상기 반도체 다이(150)에 상기 게이트 패드(160)를 구비하고, 상기 제 3리드(130)를 도전성 와이어(170)를 이용하여 상호 전기적으로 연결한다. 상기 도전성 와이어(170)는 바람직하게 두께가 125㎛직경으로 하고 금(Au), 알루미늄(Al), 구리(Cu)의 도전성 물질 중에서 선택된 적어도 어느 하나로 형성할 수 있다. Referring to FIG. 6G, a cross-sectional view in which wires are bonded. In the wire bonding step S4, a gate pad 160 is disposed on the semiconductor die 150, and the third lead 130 provided at the side of the second lead 120 is electrically conductive. Bond with). That is, the gate pad 160 is provided on the semiconductor die 150, and the third lead 130 is electrically connected to each other using the conductive wire 170. The conductive wire 170 preferably has a thickness of 125 μm and may be formed of at least one selected from conductive materials such as gold (Au), aluminum (Al), and copper (Cu).

상기 와이어 본딩의 방법으로는 볼 본딩(ball bonding) 방법, 웨지 본딩(wedge bonding) 방법 및 범프 리버스 본딩(bump reverse bonding) 방법 등 중에서 선택된 적어도 어느 하나를 이용할 수 있다. As the wire bonding method, at least one selected from a ball bonding method, a wedge bonding method, a bump reverse bonding method, and the like may be used.

상기 볼 본딩(ball bonding) 방법은 본딩 와이어의 끝단에 볼을 형성하여 본딩 한 후, 일정한 궤적의 루프(loop)를 형성하여 리드 프레임에 스티치 본딩(stich bonding)으로 마무리 하는 것이다. The ball bonding method is to form a ball at the end of the bonding wire to bond, and then to form a loop (loop) of a certain trajectory to finish the stitch bonding (stich bonding) on the lead frame.

상기 볼 본딩의 특징은 볼의 높이를 높게 하고 일측으로 치우치지 않게 하는 것이다. 상기 웨지 본딩(wedge bonding) 방법은 별도의 제조공정이 추가됨이 없이 바로 와이어를 동일재질로 이루어진 본딩 패드에 웨지 본딩 하게 되어, 작업공수 및 제조원가를 절감하는 효과가 있다. 또한 범프 리버스 본딩(bump reverse bonding)은 반도체 다이패드에 범프(bump)를 형성한 다음, 리드에 볼 본딩 후 범프에 스티치 본딩으로 마무리 하는 것이다. 상기 본 발명의 와이어 본딩단계(S4)에서는 상기 반도체 다이(150)위에 형성된 게이트 패드(gate pad)(160)와 상기 제 3리드(130)에 연결되는 상기 와이어(170)의 방향을 용이하게 조절하기 위해 바람직하게 볼 본딩(ball bonding)으로 형성한다. 그러나 본 발명에서 와이어 본딩의 방법을 한정하는 것은 아니다.A feature of the ball bonding is to make the height of the ball high and not biased to one side. In the wedge bonding method, the wire is wedge-bonded to a bonding pad made of the same material without additional manufacturing process, thereby reducing labor and manufacturing cost. In addition, bump reverse bonding is to form a bump on the semiconductor die pad, and then ball bonding to the lead and finishing the stitch bonding to the bump. In the wire bonding step S4 of the present invention, the direction of the gate pad 160 formed on the semiconductor die 150 and the wire 170 connected to the third lead 130 is easily adjusted. In order to achieve this, it is preferably formed by ball bonding. However, the present invention does not limit the method of wire bonding.

마지막으로 도 6h를 참조하면, 봉지 단계(S5)가 도시되어 있다. 6H, the encapsulation step S5 is shown.

상기 본딩 단계(S5)에서는 상기 제 1리드(110), 상기 제 2리드(120), 상기 반도체 다이(150), 상기 브릿지(200), 상기 제 1도전성 접착제(180) 및 상기 제 2도전성 접착제(190)를 봉지재(230)로 봉지한다. 상기 봉지 단계(S5)에서 이용하는 봉지재로는 에폭시 수지(OCN + Byphenyl), 경화제(Phenol novolac), 충진제(silica(SiO2)) 및 촉매제(TPP계:Triphenyl Phosphate Phenolic resin) 등을 주성분으로 하여 혼합시킨 이엠씨(EMC:Epoxy Molding Compound)를 주로 사용한다. 상기 봉지재(230)에 사용되는 조성 성분들의 종류와 조성비는 상기 반도체 다이(150) 패키지(package)의 종류와 목적에 따라 다르게 할 수 있다. 상기 봉지공정은 바람직하게 170℃∼180℃의 고온 분위기에서 형성한다. In the bonding step S5, the first lead 110, the second lead 120, the semiconductor die 150, the bridge 200, the first conductive adhesive 180, and the second conductive adhesive The encapsulation material 190 is encapsulated with the encapsulant 230. The encapsulant used in the encapsulation step (S5) includes epoxy resin (OCN + Byphenyl), curing agent (Phenol novolac), filler (silica (SiO 2 )) and catalyst (TPP: Triphenyl Phosphate Phenolic resin) as main components. Mixed EM (Epoxy Molding Compound) is mainly used. The type and composition ratio of the composition components used in the encapsulant 230 may vary depending on the type and purpose of the semiconductor die 150 package. The encapsulation step is preferably formed in a high temperature atmosphere of 170 ℃ to 180 ℃.

이렇게 본 발명에 의해 형성한 전력용 반도체 장치는 브릿지의 끝단에 다수의 개구를 형성함으로써, 브릿지와 리드 또는 브릿지와 반도체 다이의 결합력이 향 상된 전력용 반도체 소자를 제공할 수 있다.As described above, the power semiconductor device formed by the present invention can provide a power semiconductor device having improved coupling force between the bridge and the lead or the bridge and the semiconductor die by forming a plurality of openings at the ends of the bridge.

또한 브릿지와 리드 또는 브릿지와 반도체 다이사이의 접착면적을 증가시킴으로써, 전류 저항을 낮추고, 방열 특성이 향상된 전력용 반도체 소자를 제공할 수 있다. In addition, by increasing the adhesion area between the bridge and the lead or the bridge and the semiconductor die, it is possible to provide a power semiconductor device having low current resistance and improved heat dissipation characteristics.

이상에서 설명한 것은 본 발명에 따른 전력용 반도체 장치 및 그 제조 방법을 실시하기 위한 하나의 실시 예에 불과한 것으로서, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허 청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for implementing the power semiconductor device and the manufacturing method according to the present invention, the present invention is not limited to the above-described embodiment, as claimed in the following claims Without departing from the gist of the present invention, anyone of ordinary skill in the art will have the technical spirit of the present invention to the extent that various modifications can be made.

도 1은 본 발명에 실시 예에 따른 전력용 반도체 장치를 도시한 단면도이다.1 is a cross-sectional view illustrating a power semiconductor device according to an embodiment of the present invention.

도 2a 내지 도 2d는 본 발명에 따른 전력용 반도체 장치에 이용한 브릿지를 도시한 단면도이다.2A to 2D are cross-sectional views showing bridges used in the power semiconductor device according to the present invention.

도 3a 내지 도 3f는 본 발명에 따른 전력용 반도체 장치에 이용한 브릿지 개구를 도시한 평면도이다.3A to 3F are plan views showing bridge openings used in the power semiconductor device according to the present invention.

도 4a 및 도 4b는 본 발명의 전력용 반도체 장치에서 게이트 패드가 도전성 와이어로 본딩 된 평면도이다.4A and 4B are plan views of a gate pad bonded to a conductive wire in the power semiconductor device of the present invention.

도 5는 본 발명의 실시 예에 따른 전력용 반도체 장치의 제조 방법의 순서도이다.5 is a flowchart of a method of manufacturing a power semiconductor device according to an embodiment of the present invention.

도 6a 내지 도 6h는 본 발명에 따른 전력용 반도체 장치의 제조 방법을 도시한 단면도이다.6A to 6H are cross-sectional views illustrating a method of manufacturing a power semiconductor device according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

110:제 1리드 120:제 2리드110: first lead 120: second lead

130:제 3리드 140:도전성 접착제130: third lead 140: conductive adhesive

150:반도체 다이 160:게이트 패드150: semiconductor die 160: gate pad

170:도전성 와이어 180:제 1도전성 접착제170: conductive wire 180: first conductive adhesive

190: 제 2도전성 접착제 200:브릿지190: second conductive adhesive 200: bridge

210:제 1개구 220:제 2개구210: The first opening 220: The second opening

230:봉지 230: bag

Claims (18)

적어도 하나의 제 1리드;At least one first lead; 상기 제 1리드와 이격되어 형성된 적어도 하나의 제 2리드; At least one second lead spaced apart from the first lead; 상기 제 1리드에 전기적으로 접속된 반도체 다이; A semiconductor die electrically connected to the first lead; 상기 반도체 다이와 상기 제 2리드를 제 1도전성 접착제로 연결하는 브릿지; A bridge connecting the semiconductor die and the second lead with a first conductive adhesive; 상기 제 1리드, 상기 제 2리드, 상기 반도체 다이, 상기 브릿지 및 상기 제 1도전성 접착제를 봉지하는 봉지재를 포함하고, An encapsulant for encapsulating the first lead, the second lead, the semiconductor die, the bridge, and the first conductive adhesive, 상기 브릿지는 상기 제 2리드와 대응되는 끝단에 제 1개구가 형성되고, 상기 제 1도전성 접착제는 상기 제 1개구, 상기 제 1개구와 대응되는 상단, 상기 제 1개구와 대응되는 하단 및 상기 제 1개구의 측벽까지 둘러싸는 것을 특징으로 하는 전력용 반도체 장치. The bridge has a first opening formed at an end corresponding to the second lead, and the first conductive adhesive has the first opening, an upper end corresponding to the first opening, a lower end corresponding to the first opening, and the first opening. A power semiconductor device characterized by surrounding up to one side wall. 제 1항에 있어서, The method of claim 1, 상기 브릿지는 The bridge is 상기 제 2리드에 상기 제 1도전성 접착제로 접착되고 상기 제 1개구가 형성된 제 1영역;A first region bonded to the second lead with the first conductive adhesive and having the first opening formed thereon; 상기 반도체 다이에 제 2도전성 접착제로 접착된 제 2영역 및,A second region adhered to the semiconductor die with a second conductive adhesive; 상기 제 1영역과 상기 제 2영역을 연결하는 제 3영역을 포함하여 이루어진 것을 특징으로 하는 전력용 반도체 장치. And a third region connecting the first region and the second region. 제 1항에 있어서, The method of claim 1, 상기 제 2리드는The second lead 상기 제 1개구와 대응되는 영역에 홀이 형성되고,A hole is formed in an area corresponding to the first opening, 상기 홀에는 상기 제 1도전성 접착제가 충진된 것을 특징으로 하는 The hole is filled with the first conductive adhesive, characterized in that 전력용 반도체 장치. Power semiconductor device. 제 1항에 있어서, The method of claim 1, 상기 제 1개구는 The first opening is 원형, 삼각형, 사각형, 평행사변형 및 사다리꼴의 다각형 구조 중에서 선택된 적어도 어느 하나를 제 1개구로 이용하는 것을 특징으로 하는 전력용 반도체 장치. A power semiconductor device comprising at least one selected from a circle, a triangle, a rectangle, a parallelogram, and a trapezoidal polygonal structure as a first opening. 제 1항에 있어서, The method of claim 1, 상기 제 1개구는 The first opening is 제 1개구의 중심점이 상기 브릿지의 내측에 위치한 것을 특징으로 하는 전력용 반도체 장치.The center point of the first opening is located inside the bridge, characterized in that the power semiconductor device. 제 2항에 있어서, 3. The method of claim 2, 상기 브릿지는 The bridge is 상기 제 2영역의 끝단에 다수의 제 2개구가 형성되고, 제 2도전성 접착제는 상기 제 2개구, 상기 제 2개구와 대응되는 상단, 상기 제 2개구와 대응되는 하단 및 상기 제 2개구의 측벽까지 둘러싸는 것을 특징으로 하는 전력용 반도체 장치. A plurality of second openings are formed at the end of the second region, and the second conductive adhesive includes the second opening, an upper end corresponding to the second opening, a lower end corresponding to the second opening, and sidewalls of the second opening. Power semiconductor device, characterized in that surrounding. 제 6 항에 있어서, The method of claim 6, 상기 제 2개구는 The second opening 원형, 삼각형, 사각형, 평행사변형 및 사다리꼴의 다각형 구조 중에서 선택된 적어도 어느 하나를 제 2개구로 이용하는 것을 특징으로 하는 전력용 반도체 장치. A power semiconductor device comprising at least one selected from a circle, a triangle, a rectangle, a parallelogram, and a trapezoidal polygonal structure as a second opening. 제 6항에 있어서, The method of claim 6, 상기 제 2개구는 The second opening 제 2개구의 중심점이 상기 브릿지의 내측에 위치한 것을 특징으로 하는 전력용 반도체 장치.A power semiconductor device, wherein a center point of the second opening is located inside the bridge. 제 1항에 있어서, The method of claim 1, 상기 제 2리드의 측부에는 제 3리드가 구비되고,The third lead is provided on the side of the second lead, 상기 반도체 다이에는 게이트 패드가 구비되며,The semiconductor die is provided with a gate pad, 상기 제 3리드와 상기 게이트 패드는 도전성 와이어로 본딩된 것을 특징으로 하는 전력용 반도체 장치.And the third lead and the gate pad are bonded with conductive wires. 적어도 하나의 제 1리드와 상기 제 1리드와 이격되어 형성된 적어도 하나의 제 2리드를 준비하는 제 1리드 및 제 2리드 준비 단계; A first lead and a second lead preparation step of preparing at least one first lead and at least one second lead formed spaced apart from the first lead; 상기 제 1리드에 반도체 다이를 탑재하여 전기적으로 접착하는 반도체 다이 본딩 단계; A semiconductor die bonding step of mounting and electrically bonding a semiconductor die to the first lead; 상기 반도체 다이와 상기 제 2리드를 제 1도전성 접착제를 개재하여 브릿지로 연결하는 브릿지 본딩 단계 및,A bridge bonding step of connecting the semiconductor die and the second lead to a bridge through a first conductive adhesive; 상기 제 1리드, 상기 제 2리드, 상기 반도체 다이, 상기 브릿지 및 상기 제 1도전성 접착제를 봉지하는 봉지 단계를 포함하고,Encapsulating the first lead, the second lead, the semiconductor die, the bridge, and the first conductive adhesive; 상기 브릿지 본딩 단계에 이용된 상기 브릿지는 상기 제 2리드와 대응되는 끝단에 제 1개구를 형성하며, The bridge used in the bridge bonding step forms a first opening at an end corresponding to the second lead, 상기 제 1도전성 접착제는 상기 제 1개구, 상기 제 1개구와 대응되는 상단, 상기 제 1개구와 대응되는 하단 및 상기 제 1개구의 측벽까지 둘러싸는 것을 특징으로 하는 전력용 반도체 장치의 제조 방법.And the first conductive adhesive surrounds the first opening, an upper end corresponding to the first opening, a lower end corresponding to the first opening, and a side wall of the first opening. 제 10항에 있어서,The method of claim 10, 상기 브릿지 본딩 단계에 이용된 상기 브릿지는 The bridge used in the bridge bonding step is 상기 제 2리드에 상기 제 1도전성 접착제로 접착되어 상기 제 1개구가 형성된 제 1영역;A first region bonded to the second lead with the first conductive adhesive to form the first opening; 상기 반도체 다이에 제 2도전성 접착제로 접착된 제 2영역 및,A second region adhered to the semiconductor die with a second conductive adhesive; 상기 제 1영역과 상기 제 2영역을 연결하는 제 3영역을 포함하여 이루어진 것을 특징으로 하는 전력용 반도체 장치의 제조 방법. And a third region connecting the first region and the second region. 제10항에 있어서,The method of claim 10, 상기 브릿지 본딩 단계는The bridge bonding step 상기 브릿지와 상기 제 2리드를 연결하기 위하여 상기 제 2리드에 상기 제 1개구와 대응되는 영역에 홀을 형성한 후, 상기 홀에는 상기 제 1도전성 접착제로 충진을 하는 것을 특징으로 하는 전력용 반도체 장치의 제조 방법. And forming a hole in the region corresponding to the first opening in the second lead to connect the bridge and the second lead, and then filling the hole with the first conductive adhesive. Method of manufacturing the device. 제 10항에 있어서, The method of claim 10, 상기 브릿지 본딩 단계에서는 상기 브릿지의 상기 제 1영역에 형성된 In the bridge bonding step, the bridge is formed in the first region of the bridge. 상기 제 1개구를 원형, 삼각형, 사각형, 평행사변형 및 사다리꼴의 다각형 구조 중에서 선택된 적어도 어느 하나를 상기 제 1개구로 이용하는 것을 특징으로 하는 전력용 반도체 장치의 제조 방법. A method for manufacturing a power semiconductor device comprising using the first opening as at least one selected from a circular, triangular, rectangular, parallelogram, and trapezoidal polygonal structure. 제 10항에 있어서, The method of claim 10, 상기 브릿지 본딩 단계에 이용된 상기 제 1개구는 The first opening used in the bridge bonding step is 상기 제 1개구의 중심점이 상기 브릿지의 내측에 위치한 것을 특징으로 하는 전력용 반도체 장치의 제조 방법.A center point of the first opening is located inside the bridge. 제 11항에 있어서, The method of claim 11, 상기 브릿지 본딩 단계에 이용된 상기 브릿지는 The bridge used in the bridge bonding step is 상기 제 2영역의 끝단에 다수의 제 2개구를 형성하고, 제 2도전성 접착제로 상기 제 2개구, 상기 제 2개구와 대응되는 상단, 상기 제 2개구와 대응되는 하단 및 상기 제 2개구의 측벽까지 둘러싸는 형성하는 것을 특징으로 하는 것을 특징으로 하는 전력용 반도체 장치의 제조 방법. A plurality of second openings are formed at the end of the second region, and the second opening, the upper end corresponding to the second opening, the lower end corresponding to the second opening, and the sidewall of the second opening are formed with a second conductive adhesive. Method for manufacturing a power semiconductor device, characterized in that forming to surround. 제 15 항에 있어서, The method of claim 15, 상기 브릿지 본딩 단계에서는 상기 브릿지의 상기 제 2영역에 형성된 In the bridge bonding step, the bridge is formed in the second region of the bridge. 상기 제 2개구를 원형, 삼각형, 사각형, 평행사변형 및 사다리꼴의 다각형 구조 중에서 선택된 적어도 어느 하나를 상기 제 2개구로 이용하는 것을 특징으로 하는 전력용 반도체 장치의 제조 방법. A method for manufacturing a power semiconductor device, characterized in that the second opening uses at least one selected from a circular, triangular, square, parallelogram and trapezoidal polygonal structure. 제 15항에 있어서, The method of claim 15, 상기 브릿지 본딩 단계에 이용된 상기 제 2개구는 The second opening used in the bridge bonding step is 상기 제 2개구의 중심점이 상기 브릿지의 내측에 위치한 것을 특징으로 하는 전력용 반도체 장치의 제조 방법.A center point of the second opening is located inside the bridge. 제10항에 있어서,The method of claim 10, 상기 제 1리드 및 상기 제 2리드 준비 단계에서는 상기 제 2리드의 측부에 제 3리드를 형성하고,In the preparing of the first lead and the second lead, a third lead is formed on the side of the second lead, 상기 반도체 다이 본딩 단계에서는 상기 반도체 다이에 게이트 패드가 구비하고,In the semiconductor die bonding step, a gate pad is provided on the semiconductor die, 상기 브릿지 본딩 단계 후 상기 제 3리드와 상기 게이트 패드를 도전성 와이어로 본딩하는 와이어 본딩 단계가 더 수행됨을 특징으로 하는 전력용 반도체 장치의 제조 방법. And a wire bonding step of bonding the third lead and the gate pad with a conductive wire after the bridge bonding step is further performed.
KR1020080106654A 2008-10-29 2008-10-29 Power semiconductor device and manufacturing method thereof KR100998801B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080106654A KR100998801B1 (en) 2008-10-29 2008-10-29 Power semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080106654A KR100998801B1 (en) 2008-10-29 2008-10-29 Power semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20100047663A KR20100047663A (en) 2010-05-10
KR100998801B1 true KR100998801B1 (en) 2010-12-06

Family

ID=42274599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080106654A KR100998801B1 (en) 2008-10-29 2008-10-29 Power semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100998801B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533956B1 (en) 2004-05-31 2005-12-06 삼성전자주식회사 Method for manufacturing semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533956B1 (en) 2004-05-31 2005-12-06 삼성전자주식회사 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20100047663A (en) 2010-05-10

Similar Documents

Publication Publication Date Title
US10002821B1 (en) Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
US9691673B2 (en) Power module semiconductor device
US7800208B2 (en) Device with a plurality of semiconductor chips
US8212361B2 (en) Semiconductor die package including multiple dies and a common node structure
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
US7508012B2 (en) Electronic component and method for its assembly
US8129224B2 (en) Stud bumps as local heat sinks during transient power operations
US8581376B2 (en) Stacked dual chip package and method of fabrication
US20070040254A1 (en) Semiconductor die package
TW200913201A (en) Dual side cooling integrated power device package and module and methods of manufacture
US8709875B2 (en) Power device and method of packaging same
US11908780B2 (en) Semiconductor package with solder standoff
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
WO2008027708A2 (en) Semiconductor die package including stacked dice and heat sink structures
KR101014915B1 (en) Semiconductor package and manufacturing method thereof
US20190157192A1 (en) Package with interconnections having different melting temperatures
CN213601865U (en) Semiconductor package
KR20140073241A (en) Semiconductor package and fabricating method thereof
KR100998801B1 (en) Power semiconductor device and manufacturing method thereof
KR102459361B1 (en) Power module package
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
US20230015323A1 (en) Semiconductor package with topside cooling
US11804424B2 (en) Method for fabricating a semiconductor device by using different connection methods for the semiconductor die and the clip

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151026

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 10