KR100998349B1 - 고온 산화 분위기에서 다이아몬드층과 금속 전극층의 밀착력이 향상된 소자 - Google Patents

고온 산화 분위기에서 다이아몬드층과 금속 전극층의 밀착력이 향상된 소자 Download PDF

Info

Publication number
KR100998349B1
KR100998349B1 KR1020080102175A KR20080102175A KR100998349B1 KR 100998349 B1 KR100998349 B1 KR 100998349B1 KR 1020080102175 A KR1020080102175 A KR 1020080102175A KR 20080102175 A KR20080102175 A KR 20080102175A KR 100998349 B1 KR100998349 B1 KR 100998349B1
Authority
KR
South Korea
Prior art keywords
layer
metal
diamond
buffer layer
metal electrode
Prior art date
Application number
KR1020080102175A
Other languages
English (en)
Other versions
KR20100042948A (ko
Inventor
박종극
이욱성
정증현
백영준
황규원
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020080102175A priority Critical patent/KR100998349B1/ko
Publication of KR20100042948A publication Critical patent/KR20100042948A/ko
Application granted granted Critical
Publication of KR100998349B1 publication Critical patent/KR100998349B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 다이아몬드와 금속의 밀착력 향상에 관한 것으로 보다 구체적으로는 고온, 산화 분위기에서 버퍼층의 소재 및 구조를 디자인하여 다이아몬드와 금속의 접합력을 유지하는 방법에 관한 것이다. 구체적으로 본 발명은 다이아몬드층, 금속 전극층, 및 다이아몬드층과 금속 전극층 사이에 위치하는 버퍼층을 포함하는 소자에 있어서, 상기 버퍼층이 (i) 금속 질화물층(Me-N) 및 (ii) 실리콘 질화물층(Si-N), 금속-실리콘-질화물층(Me-Si-N), 보론 질화물층(B-N) 및 금속-보론 질화물층(Me-B-N)으로 이루어진 군으로부터 선택되는 층을 나노두께로 반복적층한 층을 포함하는 것을 특징으로 하는 소자를 제공한다.
나노 다층막, 확산 방지 막, 다이아몬드, 금속 전극, 밀착력, metallization

Description

고온 산화 분위기에서 다이아몬드층과 금속 전극층의 밀착력이 향상된 소자{A DEVICE HAVING IMPROVED ADHERENCE BETWEEN DIAMOND LAYER AND METAL ELECTRODE LAYER UNDER HIGH TEMPERATURE OXIDATION ATMOSPHERE}
본 발명은 다이아몬드층과 금속 전극층 사이에 버퍼층을 삽입시켜 고온 산화 분위기에서 밀착력이 향상된 소자에 관한 것이다.
근래에 많은 전자 소자 및 전자 소자 패키징에서 열전도율, 고영률을 갖는 다이아몬드를 다양한 형태로 이용하려는 시도가 있어 왔다. 다이아몬드 소재를 전자 소자에 이용하기 위해서는 필수적으로 전극으로 이용할 수 있는 Pt, Au등의 금속 소재를 다이아몬드 상에 증착(접합)시켜야 하는데, 이 같은 다이아몬드와 금속의 접합에서 필수적으로 요구되는 것이 이들 사이의 접합력(밀착력)이다.
한편, 다이아몬드 소재를 이용한 소자를 제작하는 공정 중에 고온에서의 열처리를 수반하는 경우, 이러한 다이아몬드와 금속 전극의 접합력이 고온, 열처리 분위기에서도 유지되어야 한다. 일례로 PZT(Pb(ZrxTi1-x)O3), BST((BaxSr1-x)TiO3), SBT(SrBi2Ta2O9) 등과 같은 산화물이 다이아몬드와 함께 소자의 소재로 이용되는 경우, 산화물의 물성을 확보하기 위해서는 증착 시, 혹은 증착 후 열처리 과정중에 고온 산화분위기가 필요하고, 이 같은 공정 중, 다이아몬드와 금속간의 밀착력 유지는 다이아몬드를 소자에 이용하기 위한 필수적인 요소라고 할 수 있다.
일반적으로 단원자 탄소로 이루어져 있는 다이아몬드와 전극 소재인 Pt, Au등의 접합을 위해서는 탄화물을 형성할 수 있는 금속 소재를 이들 사이에 버퍼층으로 이용하는데, Ti가 대표적인 소재이다. 버퍼층인 Ti와 다이아몬드 간의 계면(interface)에서 형성된 TiC와 같은 탄화물에 의해 Ti와 다이아몬드 사이의 접합력을 향상시키고, 이 Ti위에 Pt, Au 같은 금속 전극 소재를 접합시켜 전체적으로 다이아몬드와 전극소재인 Pt, Au 사이의 밀착력을 확보하는 것이다.
그러나 이 같은 Ti 버퍼층은 상온에서는 밀착력이 확보되지만, 소자 제작시 고온 열처리가 수반되는 경우, 밀착력이 현저히 감소하는 현상이 보고되었는데, 이는 450℃이상의 고온에서 Ti 가 Pt나 Au 층으로 입계를 통해 확산되어 더 이상 버퍼층의 역할을 하지 못하게 되어 밀착력이 감소하게 되기 때문이다(Journal of Vacuum Science and Technology 9[1] (1971) 271, Thin Solid Films, 253 (1994) 407). 이 같은 문제점(고온에서 Ti가 Pt, Au로 입계를 통해 확산되는 현상)을 해결하기 위해 Ti와 Pt, Au 사이에 제 2의 buffer층을 도입하여 Ti의 확산을 막는 시도가 보고되었다(Bㄸachli A, Kolawa E, Vandersande J W and Nicolet M-A, 1995 Applied Diamond Conf. (NIST, Gaithersburg, MD, 21-24 Aug)). 이렇게 이용되는 제 2의 버퍼층은 주로 비정질 구조를 갖는 소재를 이용하는데, 이는 Ti가 입계를 통해 Pt, Au로 확산되어 들어가게 되는 것을 고려하여 입계를 갖지 않는 비정질 소재를 이용함으로써 Ti의 확산을 막아보려는 시도이다. 비정질 소재로는 SiN가 포함된 질화물 박막이 대표적으로 이용되는데, Ta-Si-N(J. Vac. Sci. Technol. A8[3] 3006-3010 (1990), J. Electro. Chem. Soc. 138[7] 2125-2129 (1991)), Ti-Si-N(미국특허 6,114,256) 등이 그 예이다. 미국특허 6,114,256에서는 Ti-Si-N층을 도입하여, 진공 분위기하에서 30분 열처리 시, 다이아몬드와 Au 층간의 접합상태 유지온도를 Ti-Si-N층 도입 이전의 300℃에서 900℃까지 향상시켰다.
그러나, 다이아몬드 소재가 포함된 소자를 제작하는데 있어서 전극으로 사용되는 금속 소재만이 필요한 경우, 진공 분위기에서의 열처리 시의 밀착 상태 유지만으로 원하는 소자를 제작할 수 있으나, 소자 제작 시 금속 소재 이외의 소재, 특히 산화물 소재가 요구되는 경우, 특히 이러한 산화물 소재의 물성을 확보하기 위해 산화 분위기에서의 고온 열처리가 수반되어야 하는 경우에는 다이아몬드/금속전극 사이의 밀착상태가 고온 산화 분위기에서도 유지되어야 한다. 이 경우에는 단순히 Ti 금속의 확산만을 억제하는 확산 방지층이외에, 산화분위기에서 발생하는 산소의 확산을 동시에 억제 시켜줄 수 있는 버퍼층 소재 및 이의 구조 설계가 요구된다.
일례로 다양한 형태의 마이크로/나노 전기기계적 시스템(micro/nanoelectromechanical systems, MEMS/NEMS)에서 캔틸레버(cantilever) 타입의 센서 소자를 제작하는 경우, 민감도를 높이기 위해 영률이 큰 다이아몬드 소재와 우수한 압전기(piezoelectric) 특성 및 높은 잔류 분극을 갖는 PZT를 이용하게 되는데, 이 경우, 고온, 산화 분위기에서 PZT 증착 혹은 PZT의 상온 증착 후 고온 산화 분위기에서의 열처리가 수반되어야 한다. 따라서 이러한 고온 산화 분위기 하에서 다이아몬드와 금속 층간의 접합 상태가 유지되어야 마이크로/나노 전기기계적 시스템 소자 제작에 다이아몬드 소재의 응용이 가능하게 된다.
이에 본 발명에서는 다이아몬드와 금속(전극) 사이의 접합상태를 고온, 산화분위기에서도 유지시키기 위해, Ti 및 산소의 확산 억제를 동시에 확보하기 위한 버퍼층의 구조 및 소재를 제공하고자 한다.
상기의 목적을 달성하기 위하여, 본 발명은 다이아몬드층, 금속 전극층, 및 다이아몬드층과 금속 전극층 사이에 위치하는 버퍼층을 포함하는 소자에 있어서, 상기 버퍼층이 (i) 금속 질화물층(Me-N) 및 (ii) 실리콘 질화물층(Si-N), 금속-실리콘 질화물층(Me-Si-N), 보론 질화물층(B-N) 및 금속-보론 질화물층(Me-B-N)으로 이루어진 군으로부터 선택되는 층을 나노두께로 반복적층한 층을 포함하는 것을 특징으로 하는 소자를 제공한다.
본 발명에 따르는 버퍼층 제조방법은 다이아몬드 소재를 이용한 소자구현에 필수적인 다이아몬드/금속 전극 간의 접합을 고온, 산화 분위기시에도 유지시켜줄 수 있는 장점이 있다. 이는 소자에 이용될 수 있는 소재의 범위를 금속에서 산화물까지 확대시켜 줄 수 있는 효과를 가져오고, 이를 통해 다이아몬드 소재의 소자 응용을 가속화 시킬 것이다.
본 발명은 약 500℃ 이상의 고온 산화 분위기에서 다이아몬드와 금속 전극층 사이의 밀착력을 향상시키기 위해, 다이아몬드층, 금속 전극층, 및 다이아몬드층과 금속 전극층 사이에 위치하는 버퍼층을 포함하는 소자에 있어서, 상기 버퍼층이 (i) 금속 질화물층(Me-N) 및 (ii) 실리콘 질화물층(Si-N), 금속-실리콘 질화물층(Me-Si-N), 보론 질화물층(B-N) 및 금속-보론 질화물층(Me-B-N)으로 이루어진 군으로부터 선택되는 층을 나노두께로 반복적층한 층을 포함하는 것을 특징으로 하는 소자를 제공한다.
본 발명의 방법에 의하면, 상기 구조의 버퍼층에 의해 Ti의 확산 뿐만 아니라 산소의 확산을 동시에 억제하여, 다이아몬드 금속 전극간의 밀착상태를 고온, 산화 분위기에서도 유지시켜 줄 수 있다.
여기서, 상기 금속 질화물층(Me-N)은 알루미늄을 포함할 수 있고, 또한 알루미늄을 포함하는 복합 금속 질화물층(Me1-xAlxN, 여기서 0<X<1)일 수 있다.
또한, 상기 버퍼층은 다이아몬드층과 접하는 면에 제1 금속층을 추가로 포함할 수 있고, 금속 전극층과 접하는 면에 제2 금속층을 추가로 포함할 수 있으며, 상기 제1 금속층 또는 제2 금속층은 티탄 또는 크롬의 단원자 금속층, 또는 알루미늄을 포함하는 복합 금속층으로 이루어질 수 있다. 제1 금속층은 표면 러프니스(roughness)를 갖는 다이아몬드 박막의 표면 전체에서 다이아몬드 층이 드러나지 않도록 덮을 수 있을 정도의 두께, 바람직하게는 10 nm 이상의 두께를 가질 수 있 다.
또한, 제2 금속층의 두께는 금속 전극층으로 이용되는 전극의 열처리 온도 및 시간에 따라 힐럭(hillock) 형성 및 버클링(buckling) 발생을 억제할 수 있도록 약 10 nm 이상의 두께를 가질 수 있다. 예를 들어, Pt을 700℃, 450sec 열처리시 제2 금속층은 50 nm 이상의 두께를 갖는다.
한편, 상기 반복적층한 층 하나의 두께는 0.1 nm 이상, 또는 수 nm 내지 수십 nm, 바람직하게는 0.3 nm 내지 20 nm일 수 있다. 상기 두께가 0.3 nm 미만이면 서로 다른 두층이 증착 과정중에 혼합될 수 있고, 20 nm 초과이면 산소의 확산 억제 효과가 감소한다.
상기 버퍼층의 총 두께는 10 nm 내지 1 ㎛일 수 있다. 상기 두께가 10 nm 미만이면 다이아몬드 층의 표면 러프니스에 의해 균일한 층이 형성되기 어렵고, 1 ㎛ 초과이면 버퍼층에 형성되는 응력 때문에 밀착력의 저하를 야기한다.
상기 금속 전극층은 Pt 및 Au를 비롯한 전극의 역할을 할 수 있는 모든 금속이 포함될 수 있다.
본 발명의 한 실시태양에서는 (a) 실리콘 웨이퍼 상에 다이아몬드층을 적층하는 단계, (b) 상기 다이아몬드층 상에 버퍼층을 적층하는 단계, 및 (c) 상기 버퍼층 상에 금속 전극층을 적층하는 단계를 포함하는 소자의 제조방법으로서, 상기 버퍼층이 (i) 금속 질화물층(Me-N) 및 (ii) 실리콘 질화물층(Si-N), 금속-실리콘 질화물층(Me-Si-N), 보론 질화물층(B-N) 및 금속-보론 질화물층(Me-B-N)으로 이루어진 군으로부터 선택되는 층을 나노두께로 반복적층한 층을 포함하는 것을 특징으 로 하는 소자의 제조방법을 제공한다.
이하, 본 발명의 자세한 예는 아래의 실시예를 통하여 구체적으로 설명하겠으나, 본 발명의 범위가 본 실시예들에 의하여 한정되는 것은 아니다.
<실시예 1>
본 발명에서 제시한 버퍼층의 코팅은 두개의 타겟이 대향하고 있는 비평형식 마그네트론 스퍼터링(unbalanced magnetron sputtering) 장치를 사용하였다. 한쪽 타겟은 Al 함량이 50 원자%의 TiAl 합금이고 다른 하나는 Si 이다. 코팅은 도 2에 나타낸 바와 같이, 1 ㎛ 두께의 나노 다이아몬드 박막이 CVD 방법으로 증착되어 있는 Si 기판에 행하였다. 이 기판에 Ti(Al)을 증착한 후 TiAlN/Si-N층, Ti(Al), Pt 순으로 증착을 진행하여 시편을 준비하였다. 이 때, 챔버 내 진공을 1.0×10-6 torr 이하의 기본 압력까지 얻은 다음, 기판에 -500 V를 30분 동안 인가하여 Ar 플라즈마를 이용하여 기판 세척 실시 후, 증착을 실시하였다. TiAl 금속층은 Ar 가스만을 반응 가스로 이용하였고, 금속 질화물층은 Ar과 N2를 반응 가스로 이용하여 증착 중의 챔버 내 압력을 2 내지 8 mtorr로 조정하고 기판 온도는 상온을 유지한 상태에서 15 nm 두께로 증착하였다. 이 같은 공정을 통해, TiAl/(TiAlN/Si-N)/TiAl 구조를 갖는 버퍼층을 증착하였고, 이 때 막 전체의 두께는 70 nm 내외가 되도록 증착을 하였다. 이 공정 중, TiAlN/Si-N 나노 다층 구조를 갖는 버퍼층의 주기(TiAlN층과 Si-N 층 두께의 합)는 기판 홀더의 회전속도를 조절하여 5 nm내외가 되도록 한 후 이를 6회 반복 적층하였다. 이 버퍼층의 나노 다층 구조 형성은 도 4에 나타낸 바와 같이 로우 앵글(low angle) XRD 분석으로부터 확인할 수 있었고 이로부터 나노 다층 구조 박막의 주기 값을 계산하여 표시하였다. 도 4는 실시예 1 및 2의 버퍼층의 주기값을 알아보기 위해 측정한 로우 앵글 XRD 패턴을 나타내는 그래프로서 (a)는 TiAlN/Si-N 나노 다층 구조 박막, (b)는 TiN/Si-N 나노 다층 구조 박막에 대한 그래프이다.
<실시예 2>
TiAl 금속 대신에 Ti 금속을 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 Ti/(TiN/Si-N)/Ti 나노 다층 구조 박막을 제조하였다.
<비교예 1 내지 4>
실시예 1에서 사용한 코팅 조건을 적용하고 본 발명에서 제시한 고온, 산화 분위기에서 다이아몬드와 금속전극 간의 접착 상태에 미치는 버퍼층 효과를 보이기 위해 다양한 비교 시편을 준비하였다. 비교 시편은 다이아몬드가 코팅된 기판위에 각각 Ti(비교예 1), TiAl(비교예 2), TiAl/TiAlN/TiAl(비교예 3), Ti/Ti-Si-N/Ti(비교예 4), 등 4종류의 버퍼층을 증착하여 준비하였다. 이는 내산화 효과에 영향을 미치는 금속 질화물 층 삽입, 산소 확산을 억제하는 Al 첨가, Ti 확산을 억 제하는 Si-N 층의 효과를 복합적으로 검토하기 위해 준비된 비교 시편들이다. 한편, Ti-Si-N 버퍼층(비교예 4)의 경우, 나노 다층 구조의 효과를 검토하기 위해 Ti5Si3 합금 타겟을 이용하여 증착한 단일 Ti-Si-N 버퍼층(비교예 4)을 준비하여 실시예 2와 비교하였다. 한편, 이 비교 시편들의 버퍼층 총두께는 앞서 실시예 1에서 제시한 버퍼층 두께와 같이 모두 70 nm 내외로 조절하여 동일 시간 열처리 시 두께에 의한 확산 방지 상승 효과를 배제할 수 있도록 하였다.
접합 상태 안정성 검토
실시예 1 및 2와 비교예 1 내지 4에서 제작한 버퍼층 위에 금속 전극인 Pt를 100 nm 두께로 증착한 후, 시편을 대기중에서 온도별로 열처리하여 고온 산화 분위기의 열처리에 대한 다이아몬드/금속 전극(Pt)간의 접합 상태 안정성을 검토하였다. 열처리 시간은 7분 30초였으며, 열처리 후 표면 형상 관찰 및 테이프 테스팅(tape testing) 방법으로 다이아몬드와/금속 전극(Pt) 사이의 접합 상태를 체크하였다. 이 때, 표면층의 금속 전극(Pt)의 산화를 억제하기 위해, 열처리 시간을 7분 30초 정도로 짧게 조절하였다. 도 5는 비교예 1 및 실시예 1에 의해 제조된 다이아몬드층/금속 전극층 박막을 열처리 한 후, 테이프 테스트를 통하여 다이아몬드층/금속 전극층간의 밀착력을 나타내는 도면으로서, (a)는 다이아몬드/Ti/Pt 구조를 갖는 박막을 650℃로 열처리 후 테스트한 결과이고, (b)는 다이아몬드/TiAl/(TiAlN/Si-N)/TiAl/Pt 구조를 갖는 박막을 800℃로 열처리 후 테스트한 결과 이다.
도 2에 나타낸 구조를 갖도록 준비한 다이아몬드/금속 박막을 다양한 온도에서 7분 30초 동안 열처리 한 후, 테이프 테스팅 방법으로 확인한 다이아몬드 상의 금속 전극(Pt) 박막의 밀착력을 측정한 결과를 표 1에 나타내었다(N: 박리 없음(no-delamination), D: 박리(delamination)).
Figure 112008072407428-pat00001
표 1에 도시된 바와 같이, Ti 만으로만 이루어진 버퍼층(비교예 1)의 경우 600℃에서 열처리에서도 금속 전극(Pt)의 박리가 관찰되었다. 따라서 일반적으로 저온에서 다이아몬드와 금속전극 사이의 버퍼층으로 이용되는 Ti는 이제까지 알려져 있던 고온 환원 분위기 뿐만 아니라 고온 산화 분위기에서도 이용될 수 없음을 알 수 있다. 반면에 Al이 버퍼층에 첨가되면 금속 전극(Pt)의 박리가 발생하는 온도가 높아지게 되는데, TiAl만으로 이루어진 버퍼층(비교예 2)의 경우, 박리가 관찰되기 시작한 온도는 750℃로, Ti 만으로 이루어진 버퍼층에 비해 박리가 발생하기 시작하는 온도가 150℃ 높아진 것을 알 수 있다. 한편, 비교예 3의 TiAl 사이에 TiAlN 층을 삽입한 버퍼층(TiAl/TiAlN/TiAl)의 경우, TiAl 버퍼층과 마찬가지로 750℃에서 금속 전극(Pt)층의 박리가 관찰되었는데, 이로부터 산화 분위기에서 고온 열처리 시, Al 첨가가 다이아몬드와 금속 전극(Pt)간의 접합상태를 개선하는 효과가 있음을 알 수 있다.
한편, 기존의 환원(진공)분위기 하에서 우수한 버퍼층으로 제시되었던 Ti-Si-N층(미국특허 6,114,256)의 경우(비교예 4), 산화분위기 하에서는 앞서 제시한 TIAl, TiAl/TiAlN/TiAl 버퍼층보다도 낮은 700℃에서 금속 전극(Pt)층의 박리가 관찰되었다. 이로부터 고온 환원 분위기하에서는 Ti가 금속전극(Au, Pt)으로의 확산만을 억제하면 되나, 고온 산화 분위기 하에서는 산소의 확산까지도 고려되어야 하므로, 고온 환원 분위기에서와는 다른 버퍼층 설계가 요구됨을 알 수 있다.
한편, Al이 첨가되지는 않았으나, 중간 질화물 박막층을 TiN과 Si-N층으로 나노 다층 구조화한 Ti/(TiN/Si-N)/Ti로 이루어진 버퍼층의 경우(실시예 2), 금속 전극(Pt) 층의 박리가 시작되는 온도가 800℃로 상승하였는데, 이는 박리가 발생하는 온도가 앞서 Ti-Si-N 단일 층이 포함된 버퍼층보다는 100℃, Al이 포함된 버퍼층보다도 50℃ 상승한 것으로, 나노 다층 구조화한 금속 질화물 중간층 역시 고온 산화 분위기하에서 다이아몬드와 금속 전극(Pt) 층의 박리를 억제하는 좋은 버퍼층으로 사용될 수 있음을 알 수 있다.
따라서 금속 질화물 층을 나노 다층 구조화하고, Al이 첨가된 버퍼층이 실제 고온 산화 분위기에서 가장 좋은 버퍼층으로 작용할 수 있을 것으로 판단되는데, 이같은 예측은 실시예 1의 버퍼층으로부터 확인해 볼 수 있다. 실시예 1에서 제시한 Al을 포함하고 중간 금속 질화물층을 나노 다층 구조화한 TiAl/(TiAlN/Si-N)/TiAl로 이루어진 버퍼층의 경우, Pt층의 박리가 발생하는 온도가 900℃ 이상으로 상승하였는데, 이로부터 Si-N이 포함된 나노 다층구조의 금속 질화물 박막 구조와 Al이 첨가된 버퍼층 삽입에 의해 고온 산화 분위기에서의 열처리 공정 후에도 다이아몬드와 금속 전극(Pt)사이의 접합상태를 상대적으로 고온인 900℃ 이상까지 유지시킬 수 있음을 알 수 있다.
이와 같이, Al 첨가 및/또는 나노 다층 구조의 금속 질화물층 도입에 의한 고온 산화분위기에서의 다이아몬드와 금속 전극간의 접합력 향상은 버퍼층 표면에 산소원자 확산을 억제하는 산화물층 형성에 기인한 것으로 판단된다.
도 6은 박막에서 AES(Auger Electron Spectroscopy; 오제이 전자분광기)로부터 구한 금속 및 산소 농도의 수직 분포 분석(depth profile)을 나타내는데, (a)는 다이아몬드/TiAl/(TiAlN/Si-N)/TiAl/Pt 구조를 갖는 박막(실시예 1)의 열처리 전의 데이터이고, (b)는 다이아몬드/TiAl/(TiAlN/Si-N)/TiAl/Pt 구조를 갖는 박막(실시예 1)의 850℃ 열처리 후의 데이터이며, (c)는 다이아몬드/Ti/Pt 구조를 갖는 박막(비교예 1)의 650℃ 열처리 후의 데이터이다.
850℃에서 열처리 후 산소원자(O)의 농도 분포를 보면, 표면 부위에만 산소원자가 검출됨을 알 수 있고 이는 Al 농도변화를 고려해볼 때, 버퍼층에 첨가된 Al과 대기중의 O가 결합하여 안정한 산화막(Al2O3)층이 버퍼층 표면에 형성되었기 때문으로 판단된다. 이렇게 표면에 형성된 안정한 산화막 층이 박막 내부로 더 이상의 산소 원자 확산을 억제하여 실제 대기중에서 850℃에서 열처리한 후에도 다이아몬드 와 TiAl 계면층까지 산소확산이 억제됨을 알 수 있다. 이와 같이 산소 원자 확산 방지막 역할을 하는 표면 산화층 형성에 의해 고온, 산화 분위기에서도 다이아몬드와 금속 전극(Pt)층 간의 접합상태가 유지된 것으로 판단된다. 실제 이를 확인해 보기 위해 비교예 1에서 Ti 버퍼층이 증착된 박막(다이아몬드/Ti/Pt)을 대기중에서 600℃로 열치리 한 후, AES로부터 구한 금속, 산소 농도의 수직 분포 분석을 도 6(c)에 나타내었는데, 산소가 이미 다이아몬드 층까지 침투하였음을 알 수 있고, 그 결과 표 1에 도시한 바와 같이 Ti가 버퍼층으로 사용될 경우, 대기중 600℃의 열처리에서도 다이아몬드와 금속 전극(Pt)의 박리를 가져오게 된다.
한편, 전극으로 사용되는 Pt(혹은 Au)와 버퍼층으로 사용되는 Ti 간에는 고온 산화분위기에서 열처리 할 경우, Ti가 Pt의 입계로 확산되고 이러한 Ti가 산화되면서 부피 팽창을 가져와 Pt층에 압축 응력을 인가하게 되는데, 이러한 압축응력을 해소(release)시키기 위해, 힐럭(hillock)이 Pt 표면에 형성되거나 버클링(buckling)이 발생한다. 이러한 힐럭 형성이나 버클링 발생은 소자 물성에 나쁜 영향을 끼치는 것으로 알려져 있으므로 이를 억제하는 것이 소자제작에 필수적이다. 이러한 힐럭 형성 및 버클링 발생은 Pt층에 작용하는 압축응력을 줄여주거나, Pt층과 접하고 있는 금속 층의 두께를 늘림으로써 억제시킬 수 있는데, 본 발명에서 밀착력을 향상시키기 위해 제안된 버퍼층의 경우, Pt와 접하고 있는 TiAl층의 두께를 조절함으로써 힐럭 형성 및 버클링 발생을 억제할 수 있다. 도 7은 실시예 1에서 제조된 다이아몬드/TiAl/(TiAlN/Si-N)/TiAl/Pt 박막에 대해 700℃에서 대기중 열처리 후의 표면 형상을 나타낸다. (a)는 표면 Pt층과 접하고 있는 TiAl의 두께가 45 nm인 경우이고, (b)는 60 nm인 경우이다. 도 7에 나타낸 바와 같이, 같은 버퍼층 구조를 갖지만 Pt층과 접하고 있는 TiAl층 두께에 따라 힐럭 형성 및 버클링 발생이 달라짐을 알 수 있고, 이는 본 발명에서 제시한 버퍼층의 경우, 표면 Pt층과 접하게 되는 TiAl 층의 두께를 변화시킴으로써 고온 열처리 후에도 밀착력이 유지되고 힐럭 형성, 버클링 발생을 억제시킬 수 있음을 의미한다.
이러한 결과의 의미는 다음과 같은 중요성을 갖는다. 일반적으로 다이아몬드 소재를 마이크로/나노 전기기계적 시스템(MEMS/NEMS) 등의 소자에 이용하는 경우, 금속 전극을 접합시켜야 하는데, 이에 따라 다이아몬드/금속 전극간의 밀착 상태가 중요한 요소가 된다. PZT와 같이 우수한 압전기 특성을 나타내는 산화물계 소재를 소자에 같이 이용할 경우, 고온 산화 분위기하에서의 공정이 요구되는데, 이러한 분위기 하에서의 공정 후에도 다이아몬드와 금속 전극 사이의 접합 상태유지가 필요하다. 따라서, 본 발명에서 제시한 금속 질화물층과 Si-N층의 나노 다층 구조 버퍼층의 도입은 산소, 금속 원자의 확산을 억제해 줄 수 있으므로, 고온, 산화 분위기 하에서의 다이아몬드/금속전극 간의 접합 상태를 유지해줄 수 있고, 이는 다이아몬드 소재의 소자 응용을 가속화 시킬 것이다.
도 1은 다이아몬드층과 금속 전극층을 포함하는 소자 구조의 개략도;
도 2는 다이아몬드층과 금속 전극층을 포함하는 소자 구조의 한 실시태양을 나타내는 개략도;
도 3은 실시예 1의 박막을 증착하기 위한 물리기상 증착 장치(physical vapor deposition)의 개략도;
도 4는 실시예 1의 버퍼층의 로우 앵글(low angle) XRD 패턴을 나타내는 그래프;
도 5는 테이프 테스트를 통하여 다이아몬드층/금속 박막간의 밀착력을 나타내는 도면;
도 6은 금속 및 산소 농도의 수직 분포 분석(depth profile)을 나타내는 그래프;
도 7은 실시예 1에서 제조된 박막을 700℃에서 대기중 열처리 후의 표면 형상을 나타내는 도면.
<도면의 주요 부호에 대한 간략한 설명>
1 : 챔버 2 : 타겟 스퍼터링용 건(GUN)
3 : 지그(jig) 시스템 4 : 다이아몬드가 증착된 Si 웨이퍼
5 : 타겟 플라즈마

Claims (10)

  1. 다이아몬드층, 금속 전극층, 및 다이아몬드층과 금속 전극층 사이에 위치하는 버퍼층을 포함하는 소자에 있어서, 상기 버퍼층이 (i) 금속 질화물층(Me-N) 및 (ii) 실리콘 질화물층(Si-N), 금속-실리콘 질화물층(Me-Si-N), 보론 질화물층(B-N) 및 금속-보론 질화물층(Me-B-N)으로 이루어진 군으로부터 선택되는 층을 나노두께로 반복적층한 층을 포함하는 것을 특징으로 하는 소자.
  2. 제1항에 있어서,
    상기 금속 질화물층(Me-N)이 알루미늄을 포함하는 것을 특징으로 하는 소자.
  3. 제1항에 있어서,
    상기 버퍼층이 다이아몬드층과 접하는 면에 제1 금속층을 추가로 포함하거나 또는 상기 버퍼층이 금속전극층과 접하는 면에 제2 금속층을 추가로 포함하는 것을 특징으로 하는 소자.
  4. 제1항에 있어서,
    상기 버퍼층이 다이아몬드층과 접하는 면에 제1 금속층을 추가로 포함하고, 상기 버퍼층이 금속 전극층과 접하는 면에 제2 금속층을 추가로 포함하는 것을 특징으로 하는 소자.
  5. 제1항에 있어서,
    상기 금속 질화물층(Me-N)이 알루미늄을 포함하는 복합 금속 질화물층(Me1-xAlxN, 여기서 0<X<1)인 것을 특징으로 하는 소자.
  6. 제3항 또는 제4항에 있어서,
    상기 제1 금속층 또는 제2 금속층이 티탄 또는 크롬 단원자 금속층, 또는 알루미늄을 포함하는 복합 금속층으로 이루어진 것을 특징으로 하는 소자.
  7. 제1항에 있어서,
    상기 반복적층한 층 하나의 두께가 0.3 nm 내지 20 nm인 것을 특징으로 하는 소자.
  8. 제1항에 있어서,
    상기 버퍼층의 총 두께가 10 nm 내지 1 ㎛인 것을 특징으로 하는 소자.
  9. 제1항에 있어서,
    상기 금속 전극층이 Pt 및 Au인 것을 특징으로 하는 소자.
  10. (a) 실리콘 웨이퍼 상에 다이아몬드층을 적층하는 단계,
    (b) 상기 다이아몬드층 상에 버퍼층을 적층하는 단계, 및
    (c) 상기 버퍼층 상에 금속 전극층을 적층하는 단계
    를 포함하는 소자의 제조방법으로서, 상기 버퍼층이 (i) 금속 질화물층(Me-N) 및 (ii) 실리콘 질화물층(Si-N), 금속-실리콘 질화물층(Me-Si-N), 보론 질화물층(B-N) 및 금속-보론 질화물층(Me-B-N)으로 이루어진 군으로부터 선택되는 층을 나노두께로 반복적층한 층을 포함하는 것을 특징으로 하는 소자의 제조방법.
KR1020080102175A 2008-10-17 2008-10-17 고온 산화 분위기에서 다이아몬드층과 금속 전극층의 밀착력이 향상된 소자 KR100998349B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080102175A KR100998349B1 (ko) 2008-10-17 2008-10-17 고온 산화 분위기에서 다이아몬드층과 금속 전극층의 밀착력이 향상된 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080102175A KR100998349B1 (ko) 2008-10-17 2008-10-17 고온 산화 분위기에서 다이아몬드층과 금속 전극층의 밀착력이 향상된 소자

Publications (2)

Publication Number Publication Date
KR20100042948A KR20100042948A (ko) 2010-04-27
KR100998349B1 true KR100998349B1 (ko) 2010-12-03

Family

ID=42218178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080102175A KR100998349B1 (ko) 2008-10-17 2008-10-17 고온 산화 분위기에서 다이아몬드층과 금속 전극층의 밀착력이 향상된 소자

Country Status (1)

Country Link
KR (1) KR100998349B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005213637A (ja) 2004-02-02 2005-08-11 Kobe Steel Ltd 微細結晶硬質皮膜およびその形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005213637A (ja) 2004-02-02 2005-08-11 Kobe Steel Ltd 微細結晶硬質皮膜およびその形成方法

Also Published As

Publication number Publication date
KR20100042948A (ko) 2010-04-27

Similar Documents

Publication Publication Date Title
Hörling et al. Mechanical properties and machining performance of Ti1− xAlxN-coated cutting tools
US6875477B2 (en) Method for coating internal surface of plasma processing chamber
US20060165994A1 (en) Protective coating on a substrate and method of making thereof
Beake et al. Influence of mechanical properties on the nanoscratch behaviour of hard nanocomposite TiN/Si3N4 coatings on Si
Hren et al. Bottom electrodes for integrated Pb (Zr, Ti) O3 films
Kim et al. Investigation of Pt/Ti bottom electrodes for Pb (Zr, Ti) O 3 films
US20090169845A1 (en) Structural material of diamond like carbon composite layers and method of manufacturing the same
KR101998440B1 (ko) 선택적 이트리아 상부층을 가지는 AlON 피복 기판
Duval et al. Stable TiO2/Pt electrode structure for lead containing ferroelectric thick films on silicon MEMS structures
KR100998349B1 (ko) 고온 산화 분위기에서 다이아몬드층과 금속 전극층의 밀착력이 향상된 소자
US6291345B1 (en) Controlled-stress stable metallization for electronic and electromechanical devices
Wang et al. Microstructure and electrical properties of lead zirconate titanate thin films deposited by excimer laser ablation
Schmidt et al. Influence of tantalum and silver interlayers on thermal stress evolution in copper thin films on silicon substrates
Monk et al. Stress-corrosion cracking and blistering of thin polycrystalline silicon films in hydrofluoric acid
Kang et al. Pt/Ti thin film adhesion on SiNx/Si substrates
JP5547413B2 (ja) 熱型センサ用中空構造素子
Ababneh et al. Investigations on the high temperature compatibility of various adhesion layers for platinum
Park et al. Characterization of Sol–Gel Multicoated Thick Pb (Zr0. 52, Ti0. 48) O3 Films on Platinized Silicon Substrates for Microdevices Applications
Volinsky et al. Superlayer residual stress effect on the indentation adhesion measurements
Outka et al. Compilation of diamond-like carbon properties for barriers and hard coatings
Kabe et al. Elasticity study of nanostructured Al and Al-Si (Cu) films
US20050112289A1 (en) Method for coating internal surface of plasma processing chamber
Torri et al. Mechanical properties, stress evolution and high-temperature thermal stability of nanolayered Mo–Si–N/SiC thin films
KR20070105614A (ko) 내산화성이 우수한 고온용 표면 피복용 박막
Zhang et al. Pulsed laser deposited lead zirconate titanate thin films for micro actuators

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131029

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee