KR100997993B1 - Circuit board with multi-layer metal line structure and method of fabricating the same - Google Patents

Circuit board with multi-layer metal line structure and method of fabricating the same Download PDF

Info

Publication number
KR100997993B1
KR100997993B1 KR1020090023921A KR20090023921A KR100997993B1 KR 100997993 B1 KR100997993 B1 KR 100997993B1 KR 1020090023921 A KR1020090023921 A KR 1020090023921A KR 20090023921 A KR20090023921 A KR 20090023921A KR 100997993 B1 KR100997993 B1 KR 100997993B1
Authority
KR
South Korea
Prior art keywords
metal wiring
metal
circuit board
wiring layer
substrate
Prior art date
Application number
KR1020090023921A
Other languages
Korean (ko)
Other versions
KR20100105085A (en
Inventor
이영일
김동훈
김성은
전병호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090023921A priority Critical patent/KR100997993B1/en
Publication of KR20100105085A publication Critical patent/KR20100105085A/en
Application granted granted Critical
Publication of KR100997993B1 publication Critical patent/KR100997993B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density

Abstract

본 발명은 다층 구조의 금속배선을 갖는 회로기판 및 그 제조 방법에 관한 것으로, 본 발명의 다층 구조의 금속배선을 갖는 회로기판은 기판; 상기 기판 상에 형성되며, 표면이 고분자 물질로 캐핑된 제1 금속입자를 갖는 제1 금속배선층; 및 상기 제1 금속배선층 상에 형성되며, 표면이 단분자 물질로 캐핑된 제2금속입자를 갖는 제2금속배선층;을 포함함으로써, 제1 금속입자의 표면에 캐핑된 고분자 물질에 의해 금속배선층과 기판 사이의 접착력을 향상시킬 수 있다. 또한, 본 발명은 상기 다층 구좀의 금속배선을 갖는 회로기판을 제조하는 방법을 제공한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board having a metal wiring of a multi-layer structure and a method of manufacturing the same. A first metal wiring layer formed on the substrate and having a first metal particle having a surface capped with a polymer material; And a second metal interconnection layer formed on the first metal interconnection layer, the second metal interconnection layer having a second metal particle on the surface of which is capped with a monomolecular material. The adhesion between the substrates can be improved. In addition, the present invention provides a method of manufacturing a circuit board having a metal wiring of the multilayer sphere.

금속배선, 도전성 잉크, 고분자 물질, 캐핑 Metallization, conductive ink, polymer material, capping

Description

다층 구조의 금속배선을 갖는 회로기판 및 그 제조 방법 {Circuit board with multi-layer metal line structure and method of fabricating the same}Circuit board with multi-layer metal line structure and method of fabricating the same}

본 발명은 금속배선을 갖는 회로기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 금속배선과 기판 사이의 접착력을 향상시킬 수 있는 다층 구조의 금속배선을 갖는 회로기판 및 그 제조 방법에 관한 것이다. The present invention relates to a circuit board having a metal wiring and a method of manufacturing the same, and more particularly, to a circuit board having a metal wiring of a multi-layer structure that can improve the adhesion between the metal wiring and the substrate and a method of manufacturing the same. .

종래 핸드폰, PDA, 노트북 컴퓨터 등 각종 전자기기에 들어가는 연성인쇄회로기판(flexible printed circuit board, FPCB)과 일반적인 산업용, 사무용 또는 가정용 전기, 전자기기에 사용되는 인쇄회로기판(printed circuit board, PCB)은 수지필름에 전체적으로 동박이 결합되어 연성동박적층판(flexible copper clad laminate, FCCL) 또는 동박적층판(copper clad laminate, CCL)을 리소그라피(lithography) 공정을 통하여 부분적으로 식각하여 원하는 배선만 남기는 복잡한 일련의 공정을 거쳐 제작되었다.Conventionally, flexible printed circuit boards (FPCBs) that are used in various electronic devices such as mobile phones, PDAs, notebook computers, and printed circuit boards (PCBs) used in general industrial, office or home electrical and electronic devices are used. Copper foil is bonded to the resin film as a whole, and the flexible copper clad laminate (FCCL) or copper clad laminate (CCL) is partially etched through lithography to leave only the desired wiring. It was made after.

그러나 상기 공정은 통상적으로 반도체 공정에 사용되는 공정으로서 회로를 제작하기 위한 포토마스크를 비롯한, 포토레지스터 도포장비, 노광장비, 에칭장비 및 애칭액, 세정장비 및 세정액, 건조장치 등 고가의 장비와 일련의 복잡하고, 제조비용이 높은 공정을 수행하여야 한다는 문제점이 있었다. However, the process is a process commonly used in semiconductor processing, including a photomask for fabricating a circuit, an expensive equipment such as photoresist coating equipment, exposure equipment, etching equipment and nicking liquid, cleaning equipment and cleaning liquid, and drying equipment. There was a problem in that a complicated and expensive manufacturing process should be performed.

따라서 이러한 문제점을 개선하면서, 신뢰성 있는 회로배선을 형성하기 위한 다양한 노력들이 시도되어 왔다. 그 중 하나로, 회로배선과 기판 사이의 접합력을 증가시키기 위해, 기재의 표면거칠기 (roughness)를 증가시킴으로써 금속 회로배선과 기재와의 실제적인 접촉면적 (effective contact area)를 증가시키거나 부가적으로 부착, 접착(anchoring) 효과를 주는 방법이 있다. 그러나, 기재의 표면거칠기가 증가하게 되면 인쇄되는 회로배선이 기재의 표면거칠기에 의해 불균일해지는 단점이 발생하면, 실질적인 접착 효과를 주기가 어렵다. Therefore, various efforts have been attempted to form reliable circuit wiring while improving this problem. One of them is to increase or additionally increase the effective contact area between the metal circuit wiring and the substrate by increasing the surface roughness of the substrate in order to increase the bonding force between the circuit wiring and the substrate. There is a way to give an anchoring effect. However, when the surface roughness of the substrate is increased, if a disadvantage occurs in that the printed circuit wiring becomes uneven due to the surface roughness of the substrate, it is difficult to give a substantial adhesive effect.

다른 방법으로는, 기재 표면을 표면처리함으로써 기재 표면에 화학적인 기능기를 도입하여 회로배선과의 접착력을 증가시키는 방법이 있다. 그러나, 기재 및 회로배선을 구성하는 금속의 종류에 따라 화학적 처리법이 달라지는 문제점이 있었다.Another method is to surface-treat the surface of the substrate to introduce chemical functional groups on the surface of the substrate to increase adhesion to the circuit wiring. However, there is a problem that the chemical treatment method is different depending on the type of metal constituting the substrate and the circuit wiring.

또 다른 방법으로 기재 표면에 유기 접착층을 형성한 후 금속배선을 인쇄하는 방법이 있다. 그러나, 이 경우, 유기 접착층의 열수축률이 높아 소성 과정에서 인쇄된 회로배선에 크랙 및 변형이 발생하게 되는 문제점이 있었다.Another method is to form an organic adhesive layer on the surface of the substrate and then print a metal wiring. However, in this case, there is a problem in that the thermal contraction rate of the organic adhesive layer is high, causing cracks and deformation in the printed circuit wiring during the firing process.

또 다른 방법으로 유리 전이 온도(glass transition temperature, Tg)가 높으며 특별한 표면 구조(morphology)를 갖는 접착강화 필름을 사용하는 방법이 있다. 그러나, 이 경우, 접착강화 필름을 기재 표면 전체에 사용하게 되므로 기재의 두께 및 가격이 상승하게 되며, 접착강화 필름과 기재와의 열팽창 계수 차이에 의해 기재가 휘어지는 문제점이 있었다.Another method is to use an adhesive strengthening film having a high glass transition temperature (Tg) and having a special surface morphology. However, in this case, since the adhesive reinforcement film is used on the entire surface of the substrate, the thickness and price of the substrate are increased, and the substrate is bent due to the difference in the coefficient of thermal expansion between the adhesive reinforcement film and the substrate.

상기와 같은 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 금속배선과 기판 사이의 접착력을 향상시킬 수 있는 다층 구조의 금속배선을 갖는 회로기판 및 그 제조 방법을 제공하는 데 있다.In order to solve the problems of the prior art as described above, an object of the present invention is to provide a circuit board having a multi-layer metal wiring that can improve the adhesion between the metal wiring and the substrate and a manufacturing method thereof.

이상과 같은 목적을 달성하기 위한 본 발명의 일실시 형태에 따른 다층 구조의 금속배선을 갖는 회로기판은, 기판; 상기 기판 상에 형성되며, 표면이 고분자 물질로 캐핑된 제1 금속입자를 갖는 제1 금속배선층 및 상기 제1 금속배선층 상에 형성되며, 표면이 단분자 물질로 캐핑된 제2 금속입자를 갖는 제2금속배선층을 포함한다.According to one embodiment of the present invention for achieving the above object, a circuit board having a metal wiring having a multilayer structure includes a substrate; A first metal interconnection layer formed on the substrate, the first metal interconnection layer having a first metal particle capped with a polymer material, and a second metal particle formed on the first metal interconnection layer and whose surface is capped with a monomolecular material; 2 metal wiring layer.

이때, 상기 고분자 물질은 폴리비닐화합물계, 셀룰로오즈계, 아크릴릭 폴리머 및 공중합체 수지로 이루어진 그룹에서 선택된 어느 하나일 수 있으며, 상기 제1 금속입자 및 상기 제2 금속입자는 동종 금속일 수 있으며, 또한, 상기 제1 및 제2 금속입자는 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 팔라듐(Pb), 아연(Zn), 주석(Sn), 납(P), 인듐(In), 알루미늄(Al), 니켈(Ni) 및 이들의 합금으로 이루어진 그룹에서 선택된 1종 이상일 수 있다. 또한, 상기 기판은 인쇄회로기판(PCB) 또는 연성인쇄회로기판(FPCB)일 수 있다.In this case, the polymer material may be any one selected from the group consisting of polyvinyl compounds, celluloses, acrylic polymers and copolymer resins, and the first metal particles and the second metal particles may be the same metal. The first and second metal particles may include gold (Au), platinum (Pt), silver (Ag), copper (Cu), palladium (Pb), zinc (Zn), tin (Sn), lead (P), It may be at least one selected from the group consisting of indium (In), aluminum (Al), nickel (Ni) and alloys thereof. In addition, the substrate may be a printed circuit board (PCB) or a flexible printed circuit board (FPCB).

한편, 본 발명의 일실시 형태에 따른 다층 구조의 금속배선의 제조 방법은, 기판을 준비하는 단계; 상기 기판 상에 표면이 고분자 물질로 캐핑된 제1 금속입자를 함유하는 제1 도전성 잉크로 제1 금속배선층을 형성하는 단계; 및 상기 제1 금속배선층 상에 표면이 단분자 물질로 캐핑된 제2 금속입자를 함유하는 제2 도전성 잉크로 제2 금속배선층을 형성하는 단계;를 포함한다. On the other hand, a method of manufacturing a metal wiring of a multi-layer structure according to an embodiment of the present invention, preparing a substrate; Forming a first metal wiring layer on the substrate with a first conductive ink containing first metal particles having a surface capped with a polymer material; And forming a second metal wiring layer on the first metal wiring layer using a second conductive ink containing second metal particles having a surface capped with a monomolecular material.

이때, 상기 제2 금속배선층 형성 전에, 상기 제1 금속배선층을 건조하는 단계; 및 상기 건조된 제1 금속배선층을 소성하는 단계;를 더 포함할 수 있으며, 또한, 상기 제2 금속배선층 형성 후에, 상기 제2 금속배선층을 건조하는 단계; 및 상기 제2 금속배선층을 소성하는 단계;를 더 포함할 수 있다. At this time, before forming the second metal wiring layer, drying the first metal wiring layer; And firing the dried first metal wiring layer. The method may further include, after the forming of the second metal wiring layer, drying the second metal wiring layer; And firing the second metal wiring layer.

또한, 상기 제2 금속배선층 형성 전에, 상기 제1 금속배선층을 건조하는 단계를 더 포함하고, 상기 제2 금속배선층 형성 후에, 상기 제2 금속배선층을 건조하는 단계; 및 상기 제1 및 제2 금속배선층을 소성하는 단계;를 더 포함할 수 있다. The method may further include drying the first metal wiring layer before forming the second metal wiring layer, and after forming the second metal wiring layer, drying the second metal wiring layer; And firing the first and second metal wiring layers.

또한, 상기 소성 단계는 200℃에서 1시간 소성시키는 것이며, 상기 고분자 물질은 폴리비닐화합물계, 셀룰로오즈계, 아크릴릭 폴리머 및 공중합체 수지로 이루어진 그룹에서 선택된 어느 하나일 수 있으며, 상기 제1 금속입자 및 상기 제2 금속입자는 동종 금속일 수 있으며, 또한, 상기 제1 및 제2 금속입자는 금(Au), 백 금(Pt), 은(Ag), 구리(Cu), 팔라듐(Pb), 아연(Zn), 주석(Sn), 납(P), 인듐(In), 알루미늄(Al), 니켈(Ni) 및 이들의 합금으로 이루어진 그룹에서 선택된 1종 이상일 수 있다. 또한, 상기 기판은 인쇄회로기판(PCB) 또는 연성인쇄회로기판(FPCB)일 수 있다.In addition, the firing step is to bake at 200 ℃ for 1 hour, the polymer material may be any one selected from the group consisting of polyvinyl compound, cellulose, acrylic polymer and copolymer resin, the first metal particles and The second metal particles may be the same metal, and the first and second metal particles may include gold (Au), platinum (Pt), silver (Ag), copper (Cu), palladium (Pb), and zinc. (Zn), tin (Sn), lead (P), indium (In), aluminum (Al), nickel (Ni) and one or more selected from the group consisting of alloys thereof. In addition, the substrate may be a printed circuit board (PCB) or a flexible printed circuit board (FPCB).

본 발명의 다층 구조의 금속배선을 갖는 회로기판 및 그 제조 방법에 의하면, 고분자 물질로 캐핑된 금속입자를 포함하는 금속배선층을 이용하여 금속배선의 전기전도도는 유지하면서, 금속배선과 기판 사이의 접착력을 향상시킬 수 있다. 또한, 본 발명의 다층 구조의 금속배선을 갖는 회로기판 및 그 제조 방법에 의하면, 우수한 전기전도도 및 접착력에 의해 신뢰성이 높은 금속배선을 형성할 수 있다.According to the circuit board having the multi-layered metal wiring of the present invention and a method for manufacturing the same, the adhesive force between the metal wiring and the substrate is maintained while maintaining the electrical conductivity of the metal wiring by using a metal wiring layer including metal particles capped with a polymer material. Can improve. Further, according to the circuit board having the multi-layered metal wiring of the present invention and the manufacturing method thereof, highly reliable metal wiring can be formed by excellent electrical conductivity and adhesion.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 또한, 본 명세서에 첨부된 도면의 구성요소들은 설명의 편의를 위하여 확대 또는 축소되어 도시되어 있을 수 있음이 고려되어야 한다. Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. In addition, it should be considered that elements of the drawings attached to the present specification may be enlarged or reduced for convenience of description.

본 발명의 일실시 형태에 따른 다층 구조의 금속배선을 갖는 회로기판 및 그 제조 방법에 대해 보다 상세하게 설명하도록 한다.A circuit board having a metal wiring having a multilayer structure and a method of manufacturing the same according to an embodiment of the present invention will be described in more detail.

도 1은 본 발명의 일실시 형태에 따른 다층 구조의 금속배선을 갖는 회로기판을 나타낸 구성도이다. 도 1에 도시된 바와 같이, 본 발명의 다층 구조의 금속배선을 갖는 회로기판은 기판(100), 기판(100) 상에 형성된 제1 금속배선층(110), 제1 금속배선층(110) 상에 형성된 제2 금속배선층(120)을 포함한다.1 is a block diagram showing a circuit board having a metal wiring of a multilayer structure according to an embodiment of the present invention. As shown in FIG. 1, a circuit board having a metal wiring having a multilayer structure according to the present invention may be formed on a substrate 100, a first metal wiring layer 110 formed on the substrate 100, and a first metal wiring layer 110. It includes a second metal wiring layer 120 formed.

기판(100)은 기판(100)은 유리, PET 필름, 폴리카보네이트 등의 인쇄회로기판(PCB) 또는 연성인쇄회로기판(FPCB)일 수 있으며, 연성인쇄회로기판의 경우 폴리이미드 기판을 사용할 수 있다. 하지만, 이에 한정되는 것은 아니며, 소성에 의한 열경화에 견딜수 있는 절연성 기판이라면 제한 없이 사용될 수 있다. The substrate 100 may be a printed circuit board (PCB) or a flexible printed circuit board (FPCB) such as glass, PET film, polycarbonate, or the like, and in the case of a flexible printed circuit board, a polyimide substrate may be used. . However, the present invention is not limited thereto, and any insulating substrate that can withstand thermal curing by firing may be used without limitation.

제1 금속배선층(110)은 표면이 고분자 물질로 캐핑된 제1 금속입자(111)로 형성되며, 고분자 물질에 의해 제1 금속배선층(110)은 기판(100)과의 접착력이 향상될 수 있다. 고분자 물질은 폴리비닐화합물계, 셀룰로오즈계, 아크릴릭 폴리머 및 공중합체 수지 중 선택된 어느 하나일 수 있으며, 폴리비닐화합물계 수지는 폴리비닐피롤리돈(PVP), 폴리비닐부티랄(PVB), 폴리비닐알코올(PVA) 등이 있으며, 공중합체 수지는 비닐피롤리돈/비닐아세테이트(PVP/VA) 등이 사용될 수 있다. The first metal wiring layer 110 may be formed of first metal particles 111 having a surface capped with a polymer material, and the first metal wiring layer 110 may be improved in adhesion with the substrate 100 by the polymer material. . The polymer material may be any one selected from polyvinyl compound, cellulose, acrylic polymer, and copolymer resin, and the polyvinyl compound resin may be polyvinylpyrrolidone (PVP), polyvinyl butyral (PVB), or polyvinyl. Alcohol (PVA) and the like, and the copolymer resin may be vinylpyrrolidone / vinylacetate (PVP / VA).

즉, 제1 금속입자(111)는 표면에 고분자 물질이 흡착되어 둘러싸고 있는 형태가 된다. 이때, 고분자 물질이 금속입자 표면에 흡착되는 메커니즘은 공유결합, 수소 결합 또는 반데르 발스 상호작용 등이 있으며, 특히, PVP와 같은 수용성 고분자의 경우, PVP의 극성기와 전하를 띄고 분산되어 있는 나노 금속입자 콜로이드 표면과의 정전기적 결합에 의해 흡착이 이루어질 수 있다. 그러나, 흡착 메커니즘은 이에 한정되는 것은 아니며, 나노 금속입자 표면에 고분자 물질이 어떤 기작에 의해서든 흡착되어 고정되면 된다.That is, the first metal particles 111 have a form in which a polymer material is adsorbed on the surface and surrounded. At this time, the mechanism of adsorption of the polymer material on the surface of the metal particles may include covalent bonds, hydrogen bonds, or van der Waals interactions. Adsorption can be achieved by electrostatic bonding with the particle colloidal surface. However, the adsorption mechanism is not limited thereto, and the polymer material may be absorbed and fixed by any mechanism on the surface of the nano metal particles.

또한, 고분자 물질의 함유량은 도전성 잉크 전체 중량의 1 ~ 30 중량% 범위인 것이 바람직하다. 즉, 고분자 물질의 함유량이 1중량% 이하이면, 제2 금속배선층과의 매칭(matching)성이 저하될 수 있다. 또한, 고분자 물질의 함유량이 30 중량% 이상일 경우, 고분자 물질에 의해 금속배선의 전기전도도가 저하되는 문제가 발생할 수 있다. 또한, 제1 금속입자(111)의 입경은 20 ~ 50 ㎚ 인 것이 바람직하다. In addition, the content of the polymer substance is preferably in the range of 1 to 30% by weight of the total weight of the conductive ink. That is, when the content of the polymer material is 1% by weight or less, matching property with the second metal wiring layer may decrease. In addition, when the content of the polymer material is 30% by weight or more, a problem may occur in that electrical conductivity of the metal wiring is lowered by the polymer material. In addition, the particle diameter of the first metal particles 111 is preferably 20 to 50 nm.

그리고, 제2 금속배선층(120)은 표면이 단분자 물질로 캐핑된 제2 금속입자(121)로 형성되며, 단분자 물질은 아민(amine), 지방산(fatty acid), 티올(thiol) 등의 유기용매에 친화성을 갖는 것이면 제한없이 사용가능하다. 또한, 제2 금속입자(121)의 입경은 10 ㎚ 이하인 것이 바람직하다.The second metal wiring layer 120 is formed of second metal particles 121 whose surface is capped with a monomolecular material, and the monomolecular material is formed of amine, fatty acid, thiol, or the like. As long as it has affinity for the organic solvent, it can be used without limitation. In addition, the particle diameter of the second metal particles 121 is preferably 10 nm or less.

그리고, 제1 및 제2 금속입자(111, 121)는 도전성 재료이면 특별히 제한되지 않으나, 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 팔라듐(Pb), 아연(Zn), 주석(Sn), 납(P), 인듐(In), 알루미늄(Al), 니켈(Ni) 및 이들의 합금으로 이루어진 그룹에서 선택된 1종 이상의 금속입자를 사용할 수 있으며, 제1 및 제2 금속배선층(110, 120)의 매칭(matching)성을 고려하여 동종 금속입자인 것이 바람직하다. The first and second metal particles 111 and 121 are not particularly limited as long as they are conductive materials, but are not limited to gold (Au), platinum (Pt), silver (Ag), copper (Cu), palladium (Pb), and zinc ( Zn), tin (Sn), lead (P), indium (In), aluminum (Al), nickel (Ni) and one or more kinds of metal particles selected from the group consisting of alloys thereof may be used. In view of the matching properties of the two metal wiring layers 110 and 120, the metal particles are preferably homogeneous.

다음으로, 도 1에 도시된 다층 구조의 금속배선을 갖는 회로기판을 제조하는 방법에 대하여 설명하도록 한다. 도 2a 내지 도 2c는 본 발명의 일실시 형태에 따른 다층 구조의 금속배선을 갖는 회로기판을 제조하는 과정을 나타낸 공정 단면도이다. Next, a method of manufacturing a circuit board having a metal wiring having a multilayer structure shown in FIG. 1 will be described. 2A to 2C are cross-sectional views illustrating a process of manufacturing a circuit board having a metal wiring having a multilayer structure according to an embodiment of the present invention.

먼저, 도 2a에 도시한 바와 같이, 금속배선을 형성하기 위한 기판(100)을 준비한다. 여기서, 기판(100)은 유리, PET 필름, 폴리카보네이트 등의 인쇄회로기판(PCB) 또는 연성인쇄회로기판(FPCB)일 수 있으며, 연성인쇄회로기판의 경우 폴리이미드 기판을 사용할 수 있다. 하지만, 이에 한정되는 것은 아니며, 소성에 의한 열경화에 견딜수 있는 절연성 기판이라면 제한 없이 사용될 수 있다.First, as shown in FIG. 2A, a substrate 100 for forming metal wirings is prepared. Here, the substrate 100 may be a printed circuit board (PCB) or a flexible printed circuit board (FPCB) such as glass, PET film, polycarbonate, and the like, and in the case of a flexible printed circuit board, a polyimide substrate may be used. However, the present invention is not limited thereto, and any insulating substrate that can withstand thermal curing by firing may be used without limitation.

기판(100)이 준비되면, 도 2b에 도시한 바와 같이, 표면이 고분자 물질로 캐핑된 제1 금속입자(111)를 함유하는 제1 도전성 잉크(112)를 이용하여 기판(100) 표면에 제1 금속배선층(110)을 형성한다. 이때, 제1 금속배선층(110)은, 제1 금속 입자(111)를 포함하는 제1 도전성 잉크(112)를 기판(100) 표면에 토출하여 인쇄하는 방식으로 형성된다. 이후 토출된 제1 도전성 잉크(112)를 건조하여 제1 금속배선층(110)을 형성한다. When the substrate 100 is prepared, as shown in FIG. 2B, the substrate 100 may be formed on the surface of the substrate 100 using the first conductive ink 112 containing the first metal particles 111 capped with a polymer material. 1 metal wiring layer 110 is formed. In this case, the first metal wiring layer 110 is formed by discharging the first conductive ink 112 including the first metal particles 111 onto the surface of the substrate 100 to print. Thereafter, the discharged first conductive ink 112 is dried to form the first metal wiring layer 110.

그리고, 제1 도전성 잉크(112)는 유기용매에 고분자 물질이 캐핑된 제1 금속입자(111)로 이루어진다. 이때, 유기용매로는 물, 에탄올을 비롯한 알코올계, 이소프로판올, 이소부탄올과 같은 이소계 등을 사용할 수 있으며, 이에 한정되는 것은 아니다. 고분자 물질은 폴리비닐화합물계, 셀룰로오즈계, 아크릴릭 폴리머 및 공중합체 수지 중 선택된 어느 하나일 수 있으며, 폴리비닐화합물계 수지는 폴리비닐피롤리돈(PVP), 폴리비닐부티랄(PVB), 폴리비닐알코올(PVA) 등이 있으며, 공중합체 수지는 비닐피롤리돈/비닐아세테이트(PVP/VA) 등이 사용될 수 있다. The first conductive ink 112 is formed of first metal particles 111 in which a polymer material is capped in an organic solvent. In this case, as the organic solvent, alcohols including water and ethanol, isopropanol, isobutanol such as isobutanol, and the like may be used, but are not limited thereto. The polymer material may be any one selected from polyvinyl compound, cellulose, acrylic polymer, and copolymer resin, and the polyvinyl compound resin may be polyvinylpyrrolidone (PVP), polyvinyl butyral (PVB), or polyvinyl. Alcohol (PVA) and the like, and the copolymer resin may be vinylpyrrolidone / vinylacetate (PVP / VA).

또한, 고분자 물질의 함유량은 도전성 잉크 전체 중량의 1 ~ 30 중량% 범위인 것이 바람직하다. 즉, 고분자 물질의 함유량이 1중량% 이하이면, 제2 금속배선층과의 매칭(matching)성이 저하될 수 있으며, 고분자 물질의 함유량이 30 중량% 이상일 경우, 고분자 물질에 의해 금속배선의 전기전도도가 저하되는 문제가 발생할 수 있다. In addition, the content of the polymer substance is preferably in the range of 1 to 30% by weight of the total weight of the conductive ink. That is, when the content of the polymer material is 1% by weight or less, the matching property with the second metal wiring layer may be lowered. When the content of the polymer material is 30% by weight or more, the electrical conductivity of the metal wiring by the polymer material is reduced. May cause a problem of deterioration.

그리고, 제1 도전성 잉크(112)와 기판(100)과의 접착력을 향상시키기 위해 기판(100)에 표면처리를 수행할 수도 있다.In addition, the surface treatment may be performed on the substrate 100 to improve the adhesion between the first conductive ink 112 and the substrate 100.

제1 금속배선층(110)이 형성되면, 도 2c에 도시된 바와 같이, 제1 금속배선층(110) 상에 표면이 단분자로 캐핑된 제2 금속입자(121)를 함유하는 제2 도전성 잉크(122)를 토출하고, 토출된 제2 도전성 잉크(122)를 건조하여 제2 금속배선층(120)을 형성한다. When the first metal wiring layer 110 is formed, as shown in FIG. 2C, the second conductive ink containing the second metal particles 121 having the surface capped with a single molecule on the first metal wiring layer 110 ( 122 is discharged, and the discharged second conductive ink 122 is dried to form the second metal wiring layer 120.

여기서, 제2 도전성 잉크(122)는 비수계 잉크일 수 있으며, 아민(amine), 지방산(fatty acid), 티올(thiol) 등의 유기용매와 단분자로 캐핑된 제2 금속입자(121)로 이루어진다. 단분자 물질은 아민(amine), 지방산(fatty acid), 티올(thiol) 등의 유기용매에 친화성을 갖는 것이면 제한없이 사용가능하다. Here, the second conductive ink 122 may be a non-aqueous ink, and the second conductive ink 122 may include organic solvents such as amines, fatty acids, and thiols, and second metal particles 121 capped with single molecules. Is done. The monomolecular substance can be used without limitation as long as it has affinity for organic solvents such as amine, fatty acid, thiol and the like.

그런 다음, 형성된 제1 및 제2 금속배선층(110, 120)을 200℃에서 1시간 동안 열처리하여 소성함으로써 최종적인 다층 구조의 금속배선을 갖는 회로기판을 형성한다. 이때, 제1 및 제2 금속배선층(110, 120)의 소성은 이종의 금속배선을 각각 인쇄한 후 동시에 소성하거나 각 금속배선층을 순차적으로 인쇄, 소성할 수 있다. 그러나, 금속배선의 매칭성 및 균일한 배선형성을 위해서는 제1 및 제2 금속배선층을 동시에 소성하는 것이 바람직하다.Thereafter, the formed first and second metal wiring layers 110 and 120 are heat-treated and baked at 200 ° C. for 1 hour to form a circuit board having a metal wiring having a final multilayer structure. At this time, the firing of the first and second metal wiring layers 110 and 120 may be performed at the same time after printing the different types of metal wiring, respectively, or may be sequentially printed and fired. However, it is preferable to simultaneously fire the first and second metal wiring layers in order to match the metal wiring and form uniform wiring.

이와 같이, 본 발명에 따른 금속배선층을 갖는 회로기판은, 제1 금속입자(111)를 캐핑(capping)하고 있는 고분자 물질이 소성과정에서 수지로 이루어진 기판과 결합하게 됨으로써 기판(100)과의 접착력이 향상된다. 이때, 제1 금속배선 층(110)을 이루고 있는 제1금속입자(111)에 의해 제2 금속배선층(120)과의 매칭성 및 전기전도도도 우수하게 유지할 수 있다.As described above, in the circuit board having the metallization layer according to the present invention, the polymer material capping the first metal particles 111 is bonded to the substrate made of resin during the firing process, thereby adhering to the substrate 100. This is improved. In this case, the first metal particles 111 constituting the first metal wiring layer 110 can maintain excellent matching property and electrical conductivity with the second metal wiring layer 120.

그리고, 도 2b 및 도 2c에서, 제1 및 제2 도전성 잉크(112, 122)는 스크린 인쇄, 잉크젯 인쇄 등의 방법으로 기판(100)상에 인쇄될 수 있다. 이때, 금속배선층은 기판 전면 혹은 배선 패턴이 형성될 부분에 선택적으로 형성될 수 있다.2B and 2C, the first and second conductive inks 112 and 122 may be printed on the substrate 100 by screen printing, inkjet printing, or the like. In this case, the metal wiring layer may be selectively formed on the entire surface of the substrate or a portion where the wiring pattern is to be formed.

이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. Hereinafter, the present invention will be described in more detail with reference to the following examples. However, the scope of the present invention is not limited to the following examples.

<실시예1> Example 1

PVP로 캐핑된 구리가 함유된 잉크를 이용하여, 별도의 표면처리를 수행하지 않은 폴리이미드 기판 위에 회로패턴을 형성한 후 건조하여 제1 금속배선층을 형성하였다. 이렇게 형성된 금속배선층을 환원분위기 하에서 200℃, 1시간의 조건으로 소성하여 금속배선층 형성하였다. 이때, 비저항은 5.3x10-6Ω㎝였으며, 크로스해치 테스트를 이용하여 접착력을 측정한 결과 100/100으로 우수한 비저항값과 접착력을 갖는 금속배선이 형성되었음을 확인하였다.Using an ink containing copper capped with PVP, a circuit pattern was formed on a polyimide substrate not subjected to a separate surface treatment, followed by drying to form a first metal wiring layer. The metal wiring layer thus formed was calcined under a reducing atmosphere at 200 ° C. for 1 hour to form a metal wiring layer. At this time, the specific resistance was 5.3x10-6Ω㎝, and the adhesive force was measured by using a crosshatch test. As a result, it was confirmed that a metal wiring having excellent specific resistance value and adhesive strength was formed at 100/100.

<실시예2> Example 2

제1 도전성 잉크로써 PVP로 캐핑된 구리가 함유된 잉크를 이용하여, 별도의 표면처리를 수행하지 않은 폴리이미드 기판 위에 회로패턴을 형성한 후 건조하여 제1 금속배선층을 형성하였다. 그리고, 제2 도전성 잉크로써 올레산(oleic acid)으로 캐핑된 구리가 함유된 잉크를 이용하여, 제1 금속배선층 위에 회로패턴을 형성한 후 건조하여 제2 금속배선층을 형성하였다. 이렇게 형성된 금속배선층을 환원분위기 하에서 200℃, 1시간의 조건으로 소성하여 금속배선층 형성하였다. 이때, 비저항은 6.6x10-6Ω㎝였으며, 크로스해치 테스트를 이용하여 접착력을 측정한 결과 100/100으로 우수한 비저항값과 접착력을 갖는 금속배선이 형성되었음을 확인하였다.Using the ink containing copper capped with PVP as the first conductive ink, a circuit pattern was formed on a polyimide substrate not subjected to a separate surface treatment, followed by drying to form a first metal wiring layer. Then, using the ink containing copper capped with oleic acid as the second conductive ink, a circuit pattern was formed on the first metal wiring layer and dried to form a second metal wiring layer. The metal wiring layer thus formed was calcined under a reducing atmosphere at 200 ° C. for 1 hour to form a metal wiring layer. At this time, the specific resistance was 6.6x10-6Ω㎝, and as a result of measuring the adhesive force using the crosshatch test, it was confirmed that the metal wiring having excellent specific resistance value and adhesive strength was formed to 100/100.

<비교예> Comparative Example

올레산으로 캐핑된 구리가 함유된 잉크를 이용하여, 별도의 표면처리를 수행하지 않은 폴리이미드 기판 위에 회로패턴을 형성한 후 건조하여 제1 금속배선층을 형성하였다. 이렇게 형성된 금속배선층을 환원분위기 하에서 200℃, 1시간의 조건으로 소성하여 금속배선층 형성하였다. 이때, 비저항은 4.5x10-6Ω㎝였으며, 크로스해치 테스트를 이용하여 접착력을 측정한 결과 0/100으로 금속배선이 모두 박리되어 금속배선이 접착력을 갖지 못함을 확인하였다.Using an ink containing copper capped with oleic acid, a circuit pattern was formed on a polyimide substrate not subjected to a separate surface treatment, followed by drying to form a first metal wiring layer. The metal wiring layer thus formed was calcined under a reducing atmosphere at 200 ° C. for 1 hour to form a metal wiring layer. At this time, the specific resistance was 4.5x10-6Ω㎝, and as a result of measuring the adhesive force by using the crosshatch test, it was confirmed that all metal wires were peeled off at 0/100 so that the metal wires did not have adhesive force.

상기 실시예 1 및 2와 비교예를 통해 본 발명에 따른 금속배선을 갖는 회로기판은 고분자 물질로 캐핑된 금속입자가 함유된 도전성 잉크를 사용하여 금속배선 을 형성함으로써 금속배선과 기판 사이에서 우수한 접착력을 가짐을 알 수 있었다.Circuit board having a metal wiring according to the present invention through Examples 1 and 2 and Comparative Example to form a metal wiring by using a conductive ink containing a metal particle capped with a polymer material to excellent adhesion between the metal wiring and the substrate It can be seen that.

따라서, 본 발명은 고분자 물질로 캐핑된 금속입자가 함유된 제1 도전성 잉크를 사용하여 금속배선을 형성함으로써 기판과의 접착력을 확보할 수 있다. 또한, 제1 도전성 잉크가 금속입자를 함유하고 있기 때문에 제2 도전성 잉크로부터 형성되는 금속배선과의 매칭(matching)성이 우수하여 크랙이 없으면서 전기전도도가 우수한 금속배선을 형성할 수 있다. 또한, 이종의 도전성 잉크를 이용하여 별도의 표면처리 없이도 기판과 금속배선 사이의 우수한 접착력을 갖는 금속배선을 형성할 수 있다.Therefore, the present invention can secure the adhesion to the substrate by forming a metal wiring by using the first conductive ink containing the metal particles capped with a polymer material. In addition, since the first conductive ink contains metal particles, it is possible to form a metal wiring having excellent electrical conductivity without cracking because of excellent matching with metal wiring formed from the second conductive ink. In addition, by using a heterogeneous conductive ink, a metal wiring having excellent adhesion between the substrate and the metal wiring can be formed without a separate surface treatment.

본 발명은 상술한 실시형태 및 첨부된 도면에 따라 한정되는 것이 아니고, 첨부된 청구범위에 따라 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.The present invention is not limited to the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims, and various forms of substitution, modification, and within the scope not departing from the technical spirit of the present invention described in the claims. It will be apparent to those skilled in the art that changes are possible.

도 1은 본 발명의 일실시 형태에 따른 다층 구조의 금속배선을 갖는 회로기판을 나타낸 구성도이다. 1 is a block diagram showing a circuit board having a metal wiring of a multilayer structure according to an embodiment of the present invention.

도 2a 내지 도 2c는 본 발명의 일실시 형태에 따른 다층 구조의 금속배선을 갖는 회로기판을 제조하는 과정을 나타낸 공정 단면도이다. 2A to 2C are cross-sectional views illustrating a process of manufacturing a circuit board having a metal wiring having a multilayer structure according to an embodiment of the present invention.

<도면 주요 부호에 대한 설명><Description of Drawing Major Symbols>

100. 기판 110. 제1 금속배선층100. Substrate 110. First metal wiring layer

111. 제1 금속입자 112. 제1 도전성 잉크111. First Metal Particles 112. First Conductive Ink

120. 제2 금속배선층 121. 제2 금속입자120. Second metal wiring layer 121. Second metal particles

122. 제2 도전성 잉크122. Second conductive ink

Claims (14)

기판;Board; 상기 기판 상에 형성되며, 표면이 고분자 물질로 캐핑된 제1 금속입자를 갖는 제1 금속배선층; 및A first metal wiring layer formed on the substrate and having a first metal particle having a surface capped with a polymer material; And 상기 제1 금속배선층 상에 형성되며, 표면이 단분자 물질로 캐핑된 제2 금속입자를 갖는 제2금속배선층;을 포함하는 다층 구조의 금속배선을 갖는 회로기판.And a second metal wiring layer formed on the first metal wiring layer, the second metal wiring layer having a second metal particle whose surface is capped with a monomolecular material. 제1항에 있어서, The method of claim 1, 상기 고분자 물질은 폴리비닐화합물계, 셀룰로오즈계, 아크릴릭 폴리머 및 공중합체 수지로 이루어진 그룹에서 선택된 어느 하나인 것을 특징으로 하는 다층 구조의 금속배선을 갖는 회로기판.The polymer material is a circuit board having a multi-layer metal wiring, characterized in that any one selected from the group consisting of polyvinyl compound, cellulose, acrylic polymer and copolymer resin. 제1항에 있어서,The method of claim 1, 상기 제1 금속입자 및 상기 제2 금속입자는 동종 금속인 것을 특징으로 하는 다층 구조의 금속배선을 갖는 회로기판.And the first metal particles and the second metal particles are homogeneous metals. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 금속입자는 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 팔라듐(Pb), 아연(Zn), 주석(Sn), 납(P), 인듐(In), 알루미늄(Al), 니켈(Ni) 및 이들의 합금으로 이루어진 그룹에서 선택된 1종 이상인 것을 특징으로 하는 댜층 구조의 금속배선을 갖는 회로기판.The first and second metal particles are gold (Au), platinum (Pt), silver (Ag), copper (Cu), palladium (Pb), zinc (Zn), tin (Sn), lead (P), indium (In), aluminum (Al), nickel (Ni) and a circuit board having a metal layer structure having a multilayer structure, characterized in that at least one selected from the group consisting of these alloys. 제1항에 있어서,The method of claim 1, 상기 기판은 인쇄회로기판(PCB) 또는 연성인쇄회로기판(FPCB)인 것을 특징으로 하는 다층 구조의 금속배선을 갖는 회로기판.And said substrate is a printed circuit board (PCB) or a flexible printed circuit board (FPCB). 기판을 준비하는 단계;Preparing a substrate; 상기 기판 상에 표면이 고분자 물질로 캐핑된 제1 금속입자를 함유하는 제1 도전성 잉크로 제1 금속배선층을 형성하는 단계; 및Forming a first metal wiring layer on the substrate with a first conductive ink containing first metal particles having a surface capped with a polymer material; And 상기 제1 금속배선층 상에 표면이 단분자 물질로 캐핑된 제2 금속입자를 함유하는 제2 도전성 잉크로 제2 금속배선층을 형성하는 단계;를 포함하는 다층 구조의 금속배선을 갖는 회로기판 제조 방법.Forming a second metal wiring layer with a second conductive ink containing second metal particles having a surface capped with a monomolecular material on the first metal wiring layer; . 제6항에 있어서,The method of claim 6, 상기 제2 금속배선층 형성 전에, 상기 제1 금속배선층을 건조하는 단계; 및Drying the first metal wiring layer before forming the second metal wiring layer; And 상기 건조된 제1 금속배선층을 소성하는 단계;를 더 포함하는 것을 특징으로 하는 다층 구조의 금속배선을 갖는 회로기판 제조 방법.Firing the dried first metal wiring layer; the method of manufacturing a circuit board having metal wiring of a multilayer structure, further comprising: a. 제7항에 있어서,The method of claim 7, wherein 상기 제2 금속배선층 형성 후에, 상기 제2 금속배선층을 건조하는 단계; 및After forming the second metal wiring layer, drying the second metal wiring layer; And 상기 제2 금속배선층을 소성하는 단계;를 더 포함하는 것을 특징으로 하는 다층 구조의 금속배선을 갖는 회로기판 제조 방법.Firing the second metal wiring layer; the method of manufacturing a circuit board having metal wiring of a multilayer structure, further comprising: a. 제6항에 있어서,The method of claim 6, 상기 제2 금속배선층 형성 전에, 상기 제1 금속배선층을 건조하는 단계를 더 포함하고, 상기 제2 금속배선층 형성 후에, 상기 제2 금속배선층을 건조하는 단계; 및 상기 제1 및 제2 금속배선층을 소성하는 단계;를 더 포함하는 것을 특징으로 하는 다층 구조의 금속배선을 갖는 회로기판 제조 방법.Before forming the second metal wiring layer, further comprising drying the first metal wiring layer, and after forming the second metal wiring layer, drying the second metal wiring layer; And firing the first and the second metal wiring layers. 제7항 내지 제9항 중 어느 한 항에 있어서,The method according to any one of claims 7 to 9, 상기 소성 단계는 200℃에서 1시간 소성시키는 것을 특징으로 하는 다층 구조의 금속배선을 갖는 회로기판 제조 방법.The firing step is a circuit board manufacturing method having a metal wiring of a multi-layer structure, characterized in that firing at 200 ℃ for 1 hour. 제6항에 있어서, The method of claim 6, 상기 고분자 물질은 폴리비닐화합물계, 셀룰로오즈계, 아크릴릭 폴리머 및 공중합체 수지로 이루어진 그룹에서 선택된 어느 하나인 것을 특징으로 하는 다층 구조의 금속배선을 갖는 회로기판 제조 방법.The polymer material is a circuit board manufacturing method having a multi-layer metal wiring, characterized in that any one selected from the group consisting of polyvinyl compound, cellulose, acrylic polymer and copolymer resin. 제6항에 있어서,The method of claim 6, 상기 제1 금속입자 및 상기 제2 금속입자는 동종 금속인 것을 특징으로 하는 다층 구조의 금속배선을 갖는 회로기판 제조 방법.The first metal particle and the second metal particle is a circuit board manufacturing method having a metal wiring of a multi-layer structure, characterized in that the same metal. 제6항에 있어서,The method of claim 6, 상기 제1 및 제2 금속입자는 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 팔라듐(Pb), 아연(Zn), 주석(Sn), 납(P), 인듐(In), 알루미늄(Al), 니켈(Ni) 및 이들의 합금으로 이루어진 그룹에서 선택된 1종 이상인 것을 특징으로 하는 댜층 구조의 금속배선을 갖는 회로기판 제조 방법.The first and second metal particles are gold (Au), platinum (Pt), silver (Ag), copper (Cu), palladium (Pb), zinc (Zn), tin (Sn), lead (P), indium (In), aluminum (Al), nickel (Ni), and a circuit board manufacturing method having a metal wiring having a multilayer structure, characterized in that at least one selected from the group consisting of these alloys. 제6항에 있어서,The method of claim 6, 상기 기판은 인쇄회로기판(PCB) 또는 연성인쇄회로기판(FPCB)인 것을 특징으로 하는 다층 구조의 금속배선을 갖는 회로기판 제조 방법.Wherein the substrate is a printed circuit board (PCB) or a flexible printed circuit board (FPCB) characterized in that the circuit board manufacturing method having a multi-layer metal wiring, characterized in that.
KR1020090023921A 2009-03-20 2009-03-20 Circuit board with multi-layer metal line structure and method of fabricating the same KR100997993B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090023921A KR100997993B1 (en) 2009-03-20 2009-03-20 Circuit board with multi-layer metal line structure and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090023921A KR100997993B1 (en) 2009-03-20 2009-03-20 Circuit board with multi-layer metal line structure and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20100105085A KR20100105085A (en) 2010-09-29
KR100997993B1 true KR100997993B1 (en) 2010-12-03

Family

ID=43009266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090023921A KR100997993B1 (en) 2009-03-20 2009-03-20 Circuit board with multi-layer metal line structure and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR100997993B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360625B1 (en) * 2012-06-26 2014-02-10 주식회사 포스코 Method for patterning circuit and substrate having circuit pattern produced by the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183969A (en) 2003-12-16 2005-07-07 Samsung Electronics Co Ltd Method of forming metal pattern with low resistance
KR100578976B1 (en) 2004-10-15 2006-05-12 삼성에스디아이 주식회사 Multilayer having an excellent adhesion and a methof for fabricating method the same
JP2007027487A (en) 2005-07-19 2007-02-01 Dowa Holdings Co Ltd Method for forming conductive film or wiring

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183969A (en) 2003-12-16 2005-07-07 Samsung Electronics Co Ltd Method of forming metal pattern with low resistance
KR100578976B1 (en) 2004-10-15 2006-05-12 삼성에스디아이 주식회사 Multilayer having an excellent adhesion and a methof for fabricating method the same
JP2007027487A (en) 2005-07-19 2007-02-01 Dowa Holdings Co Ltd Method for forming conductive film or wiring

Also Published As

Publication number Publication date
KR20100105085A (en) 2010-09-29

Similar Documents

Publication Publication Date Title
Jillek et al. Embedded components in printed circuit boards: a processing technology review
US10852890B2 (en) Touch panel and manufacturing method thereof
JP4737348B2 (en) Method for forming transparent conductive layer pattern
EP2395541B1 (en) Manufacturing method for conductive pattern
US20190271911A1 (en) Direct patterning method for a touch panel and touch panel thereof
CN112074075B (en) Flexible circuit board
JP5405391B2 (en) Transparent flexible printed wiring board and manufacturing method thereof
KR101553499B1 (en) Circuit board, method for forming conductive film, and adhesion improver
TWM572493U (en) Touch panel
KR101432906B1 (en) Pcb structure with a silicone layer as adhesive
TWM553550U (en) Electromagnetic interference blocking film having black polyimide film
US20110083885A1 (en) Metal wiring structure comprising electroless nickel plating layer and method of fabricating the same
KR100691336B1 (en) Manufacturing Method of a Flexible Semiconductor Board By Build-Up Process
JP5386852B2 (en) Multilayer structure, semiconductor device, method of manufacturing multilayer structure, and method of manufacturing semiconductor device
US20110030999A1 (en) Metal circuit wiring having organic resin for adhesive layers and method of manufacturing the same
KR100997993B1 (en) Circuit board with multi-layer metal line structure and method of fabricating the same
KR101416579B1 (en) Conductive paste printed circuit board having plating layer and method for manufacturing the same
KR20110117927A (en) Emi sheilding film and circuit board having the same
JP2016086013A (en) Film-like printed circuit board and method for manufacturing the same
Xiao et al. Conductive ink for through hole application
TWI441577B (en) Method of thermal dissipation
JP5082296B2 (en) Adhesive with wiring and circuit connection structure
KR102018157B1 (en) Elctromagnetic interference shielding film, printed circuit board comprising the same and method for prepareing the same
KR101456943B1 (en) Printed circuit board having cirtcuit pattern of multi-layer structure using conductive ink
JP6371043B2 (en) Electronic circuit board, assembly and related methods

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee