KR100995135B1 - Temperature compensation circuit - Google Patents

Temperature compensation circuit Download PDF

Info

Publication number
KR100995135B1
KR100995135B1 KR1020070140204A KR20070140204A KR100995135B1 KR 100995135 B1 KR100995135 B1 KR 100995135B1 KR 1020070140204 A KR1020070140204 A KR 1020070140204A KR 20070140204 A KR20070140204 A KR 20070140204A KR 100995135 B1 KR100995135 B1 KR 100995135B1
Authority
KR
South Korea
Prior art keywords
current
control node
generating
circuit
control
Prior art date
Application number
KR1020070140204A
Other languages
Korean (ko)
Other versions
KR20090072173A (en
Inventor
최상혁
Original Assignee
(주)카이로넷
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)카이로넷 filed Critical (주)카이로넷
Priority to KR1020070140204A priority Critical patent/KR100995135B1/en
Publication of KR20090072173A publication Critical patent/KR20090072173A/en
Application granted granted Critical
Publication of KR100995135B1 publication Critical patent/KR100995135B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/70—Gain control characterized by the gain control parameter
    • H03G2201/708—Gain control characterized by the gain control parameter being temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

온도 보상 회로가 개시된다. 상기 온도 보상 회로는 제어 전압에 응답하여 제1제어 신호와 제2제어 신호를 발생하고, 상기 제1제어 신호를 제1제어 노드로 공급하고 상기 제2제어 신호를 제2제어 노드로 공급하기 위한 제어 신호 발생 회로, 제1증폭기, 및 제2증폭기를 포함한다. 상기 제1증폭기는, 상기 제1제어 노드와 상기 제2제어 노드 사이에 접속되며, 다수의 제1스위칭 신호들에 응답하여 제1PTAT 전류, 제1CTAT 전류, 및 제1밴드 갭 기준 전류 중에서 어느 하나를 바이어스 전류로서 발생한다. 상기 제2증폭기는, 상기 제1제어 노드와 상기 제2제어 노드 사이에 접속되고, 다수의 제2스위칭 신호들에 응답하여 제2PTAT 전류, 제2CTAT 전류, 및 제2밴드 갭 기준 전류 중에서 어느 하나를 바이어스 전류로서 발생한다.A temperature compensation circuit is disclosed. The temperature compensation circuit generates a first control signal and a second control signal in response to a control voltage, supplies the first control signal to a first control node, and supplies the second control signal to a second control node. A control signal generation circuit, a first amplifier, and a second amplifier. The first amplifier is connected between the first control node and the second control node and is any one of a first PTAT current, a first CTAT current, and a first band gap reference current in response to a plurality of first switching signals. Is generated as a bias current. The second amplifier is connected between the first control node and the second control node, and any one of a second PTAT current, a second CTAT current, and a second band gap reference current in response to a plurality of second switching signals. Is generated as a bias current.

PTAT, CTAT, BGR, 온도 보상 회로 PTAT, CTAT, BGR, Temperature Compensation Circuit

Description

온도 보상 회로{Temperature compensation circuit}Temperature compensation circuit {Temperature compensation circuit}

본 발명은 반도체 회로에 관한 것으로, 특히 주변의 구성 요소들의 온도 특성에 무관한 온도 특성을 갖는 온도 보상 회로와 온도 보상 방법에 관한 것이다.The present invention relates to a semiconductor circuit, and more particularly to a temperature compensation circuit and a temperature compensation method having a temperature characteristic independent of the temperature characteristics of the surrounding components.

송수신기(transceiver)에서, 송신기(transmitter)의 가변 이득 조절기는, 데시빌에 선형적으로, 이득을 1-데시빌 단위로 조절할 수 있어야 하고 주위의 온도의 변화에 무관한 성능을 가져야 한다.In a transceiver, the variable gain regulator of the transmitter should be able to adjust the gain linearly in decibels in units of 1-decibels and have a performance independent of changes in ambient temperature.

그러나, 송수신기의 송신기는 도 1a에 도시된 바와 같이 체인처럼 연결된 로우 패스 필터(low pass filter), 상향 주파수 혼합기(up conversion mixer), 가변이득 증폭기(VGA), 구동 증폭기(DA), 및 전력 증폭기(PA)를 포함한다. 또한, 도 1b에 도시된 바와 같이 송수신기의 수신기는 체인처럼 연결된 LNA(Low Noise Amplifier), 상향 주파수 혼합기, 가변 이득 증폭기(VGA), 및 로우 패스 필터(LPF)를 포함한다. 도 1c에 도시된 바와 같이 송수신기의 수신기는 체인처럼 연결된 LNA, 상향 주파수 혼합기, 로우 패스 필터(LPF), 및 가변 이득 증폭기(VGA)를 포함한다.However, the transmitter of the transceiver includes a low pass filter, an up conversion mixer, a variable gain amplifier (VGA), a drive amplifier (DA), and a power amplifier connected in a chain as shown in FIG. 1A. (PA). In addition, as shown in FIG. 1B, the receiver of the transceiver includes a chain-connected low noise amplifier (LNA), an up frequency mixer, a variable gain amplifier (VGA), and a low pass filter (LPF). As shown in FIG. 1C, the receiver of the transceiver includes a chained LNA, an up frequency mixer, a low pass filter (LPF), and a variable gain amplifier (VGA).

가변 이득 증폭기 자체의 관점에서 보면, 온도에 무관한 특성을 갖는 가변 이득 증폭기는 구현될 수 있다. 그러나, 도 1a, 도 1b, 또는 도 1c에 도시된 바와 같이, 상기 가변 이득 증폭기의 앞 단과 뒤 단에 다른 구성요소들, 예컨대, 상향 주파수 혼합기와 로우 패스 필터가 결합되는 경우, 온도에 무관한 특성을 갖는 가변 이득 증폭기라 할지라도, 상기 가변 이득 증폭기의 온도 특성은 상기 가변 이득 증폭기의 앞 단과 뒤 단에 연결된 상기 다른 구성요소들 각각의 온도 특성에 영향을 받는다.From the standpoint of the variable gain amplifier itself, a variable gain amplifier having a temperature independent characteristic can be implemented. However, as shown in FIG. 1A, 1B, or 1C, when other components, such as an uplink frequency mixer and a low pass filter, are coupled to the front and rear ends of the variable gain amplifier, temperature independent. Even with a variable gain amplifier having a characteristic, the temperature characteristic of the variable gain amplifier is influenced by the temperature characteristic of each of the other components connected to the front and rear ends of the variable gain amplifier.

따라서 본 발명은, 상술한 문제점들을 해결하기 위하여 제안된 것으로서, 다른 구성 요소들의 온도 특성에 무관한 온도 특성을 갖는 온도 보상 회로와 온도 보상 방법을 제공하는 것이다.Accordingly, the present invention has been proposed to solve the above-described problems, and provides a temperature compensation circuit and a temperature compensation method having a temperature characteristic independent of the temperature characteristics of other components.

상기 기술적 과제를 달성하기 위한 온도 보상 회로는 제1제어 노드, 제2제어 노드, 제어 신호 발생 회로, 제1증폭기, 및 제2증폭기를 포함한다.The temperature compensation circuit for achieving the above technical problem includes a first control node, a second control node, a control signal generation circuit, a first amplifier, and a second amplifier.

상기 제어 신호 발생 회로는 제어 전압에 응답하여 제1제어 신호와 제2제어 신호를 발생하고, 상기 제1제어 신호를 상기 제1제어 노드로 공급하고 상기 제2제어 신호를 상기 제2제어 노드로 공급한다. 상기 제1증폭기는, 상기 제1제어 노드와 상기 제2제어 노드 사이에 접속되며, 다수의 제1스위칭 신호들에 응답하여 제1PTAT 전류, 제1CTAT 전류, 및 제1밴드 갭 기준 전류 중에서 어느 하나를 바이어스 전류 로서 발생하기 위한 제1전류 발생 회로를 포함한다. The control signal generation circuit generates a first control signal and a second control signal in response to a control voltage, supplies the first control signal to the first control node, and sends the second control signal to the second control node. Supply. The first amplifier is connected between the first control node and the second control node and is any one of a first PTAT current, a first CTAT current, and a first band gap reference current in response to a plurality of first switching signals. And a first current generating circuit for generating as a bias current.

상기 제2증폭기는, 상기 제1제어 노드와 상기 제2제어 노드 사이에 접속되고, 다수의 제2스위칭 신호들에 응답하여 제2PTAT 전류, 제2CTAT 전류, 및 제2밴드 갭 기준 전류 중에서 어느 하나를 바이어스 전류로서 발생하기 위한 제2전류 발생 회로를 포함한다.The second amplifier is connected between the first control node and the second control node, and any one of a second PTAT current, a second CTAT current, and a second band gap reference current in response to a plurality of second switching signals. A second current generating circuit for generating a as a bias current.

상기 제1전류 발생 회로는 상기 제1PTAT 전류를 발생하는 제1전류 원, 상기 제1CTAT 전류를 발생하는 제2전류 원, 상기 제1밴드 갭 기준 전류를 발생하는 제3전류 원을 포함하며, 상기 제1전류 원 내지 상기 제3 전류 원 중에서 어느 하나는 상기 다수의 제1스위칭 신호들에 응답하여 인에이블된다.The first current generating circuit includes a first current source for generating the first PTAT current, a second current source for generating the first CTAT current, and a third current source for generating the first band gap reference current. Any one of the first current source to the third current source is enabled in response to the plurality of first switching signals.

상기 제2전류 발생 회로는 상기 제2PTAT 전류를 발생하는 제4전류 원; 상기 제2CTAT 전류를 발생하는 제5전류 원; 상기 제2밴드 갭 기준 전류를 발생하는 제6전류 원을 포함하며, 상기 제4전류 원 내지 상기 제6전류 원 중에서 어느 하나는 상기 다수의 제2스위칭 신호들에 응답하여 인에이블된다.The second current generating circuit includes a fourth current source for generating the second PTAT current; A fifth current source generating the second CTAT current; And a sixth current source generating the second band gap reference current, wherein any one of the fourth to sixth current sources is enabled in response to the plurality of second switching signals.

상기 기술적 과제를 달성하기 위한 온도 보상 회로의 온도 보상 방법은 다수의 제1스위칭 신호들에 응답하여 제1PTAT 전류, 제1CTAT 전류, 및 제1밴드 갭 기준 전류 중에서 어느 하나를 제1제어 노드와 제2제어 노드 사이에 접속된 제1공통 베이스 증폭기의 바이어스 전류로서 발생하는 단계와, 다수의 제2스위칭 신호들에 응답하여 제2PTAT 전류, 제2CTAT 전류, 및 제2밴드 갭 기준 전류 중에서 어느 하나를 상기 제1제어 노드와 상기 제2제어 노드 사이에 접속된 제2공통 베이스 증폭기의 바이어스 전류로서 발생하는 단계를 포함한다.The temperature compensation method of the temperature compensation circuit for achieving the technical problem is any one of the first PTAT current, the first CTAT current, and the first band gap reference current in response to a plurality of first switching signals Generating as a bias current of a first common base amplifier connected between the two control nodes, and in response to the plurality of second switching signals, any one of a second PTAT current, a second CTAT current, and a second band gap reference current; Generating as a bias current of a second common base amplifier connected between the first control node and the second control node.

본 발명의 실시 예에 따른 온도 보상 회로는 주변의 구성 요소들 각각의 온도 특성에 무관한 온도 특성을 갖는 효과가 있다.The temperature compensation circuit according to the embodiment of the present invention has an effect of having a temperature characteristic independent of the temperature characteristic of each of the surrounding components.

따라서, 온도 보상 회로를 포함하는 가변 이득 증폭기는 온도에 무관한 특성을 갖는 효과가 있다.Therefore, the variable gain amplifier including the temperature compensation circuit has the effect of having a temperature independent characteristic.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 2는 본 발명의 일 실시 예에 따른 온도 보상 회로의 회로도를 나타낸다.2 is a circuit diagram of a temperature compensation circuit according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 실시 예에 따른 온도 보상 회로(10)는 제어신호 발생 회로(20), 제1증폭기(30), 제2증폭기(40), 제1바이어스 회로(BA1), 및 제2바이어스 회로(BA2)를 포함한다. 본 발명의 일 실시 예에 따른 온도 보상 회로(10)는 가변 이득 증폭기(VGA)의 일부로서 구현될 수 있다. 또한, 상기 가변 이득 증폭기는 수신기 또는 송신기에 구현될 수 있다. 실시 예에 따라 제1바이어스 회로(BA1), 및 제2바이어스 회로(BA2)는 제어신호 발생 회로(20)에 포함될 수 있다.2, the temperature compensating circuit 10 according to an exemplary embodiment of the present invention may include a control signal generation circuit 20, a first amplifier 30, a second amplifier 40, a first bias circuit BA1, And a second bias circuit BA2. The temperature compensation circuit 10 according to an embodiment of the present invention may be implemented as part of a variable gain amplifier (VGA). In addition, the variable gain amplifier may be implemented in a receiver or a transmitter. According to an embodiment, the first bias circuit BA1 and the second bias circuit BA2 may be included in the control signal generation circuit 20.

제어신호 발생 회로(20)는 외부로부터 입력된 제어 전압(Vc)에 응답하여 제1 제어 전류(CS1)와 제2제어 전류(CS2)를 발생하고, 제1바이어스 회로(BA1)를 통하여 제1제어 전류(CS1)를 제1제어 노드(CN1)로 공급하고 제2바이어스 회로(BA2)를 통하여 제2제어 전류(CS2)를 제2제어 노드(CN2)로 공급한다.The control signal generation circuit 20 generates the first control current CS1 and the second control current CS2 in response to the control voltage Vc input from the outside, and generates the first control current CS1 through the first bias circuit BA1. The control current CS1 is supplied to the first control node CN1, and the second control current CS2 is supplied to the second control node CN2 through the second bias circuit BA2.

제어신호 발생 회로(20)는 제1저항(R1), 한 쌍의 PMOSFET들(M1과 M2), 기준 전압(Vref)을 발생하는 기준 전압 원(21), 및 비교기(23)를 포함한다.The control signal generation circuit 20 includes a first resistor R1, a pair of PMOSFETs M1 and M2, a reference voltage source 21 for generating a reference voltage Vref, and a comparator 23.

제어전압(Vc), 제1노드(N1)의 전압(Vref), 및 제1저항(R1)에 의하여 발생한 제1전류(Ic, 즉 Ic=(Vc-Vref)/R1)는 제1저항(R1)을 통하여 제1노드(N1)로 전송된다. 여기서, 제1노드(N1)의 전압은 OPAMP(23)의 특성상 기준 전압(Vref)이 된다.The first current Ic generated by the control voltage Vc, the voltage Vref of the first node N1, and the first resistor R1, that is, Ic = (Vc-Vref) / R1, is the first resistor ( It is transmitted to the first node N1 through R1). Here, the voltage of the first node N1 becomes the reference voltage Vref due to the characteristics of the OPAMP 23.

제1PMOSFET(M1)은 제1전원(VDD)과 제1노드(N1)사이에 접속되고, 제2PMOSFET (M2)은 제1전원(VDD)과 제3노드(N3)사이에 접속된다. 제1PMOSFET(M1)의 게이트와 제2PMOSFET(M2)의 게이트는 제2노드(N2)에 접속된다. 제2노드(N2)의 전압에 기초하여 제1PMOSFET(M1)와 제2PMOSFET(M2)의 동작이 제어된다.The first PMOSFET M1 is connected between the first power source VDD and the first node N1, and the second PMOSFET M2 is connected between the first power source VDD and the third node N3. The gate of the first PMOSFET M1 and the gate of the second PMOSFET M2 are connected to the second node N2. The operation of the first PMOSFET M1 and the second PMOSFET M2 is controlled based on the voltage of the second node N2.

비교기(23)는 제1입력단자(예컨대, (+)입력단자)로 입력되는 제1노드(N1)의 전압과 제2입력단자(예컨대, (-)입력단자)로 입력되는 기준 전압(Vref)을 비교하고, 비교 결과에 따라 제1레벨(예컨대, 하이 레벨) 또는 제2레벨(예컨대, 로우 레벨)을 갖는 비교 신호를 제2노드(N2)로 출력한다.The comparator 23 is a voltage of the first node N1 input to the first input terminal (eg, (+) input terminal) and a reference voltage Vref input to the second input terminal (eg, (−) input terminal). ) Is compared, and a comparison signal having a first level (eg, a high level) or a second level (eg, a low level) is output to the second node N2 according to the comparison result.

예컨대, 제어 전압(Vc)이 제1노드(N1)로 공급되고, 제1노드(N1)의 전압이 기준 전압(Vref)보다 낮은 경우, 비교기(23)로부터 출력된 제2레벨을 갖는 비교 신호에 의하여 턴-온된 제1PMOSFET(M1)에는 제2전류(I2)가 흐르고 제2PMOSFET(M2)에는 제2제어 전류(CS2=I2-Ic)가 흐른다.For example, when the control voltage Vc is supplied to the first node N1 and the voltage of the first node N1 is lower than the reference voltage Vref, a comparison signal having a second level output from the comparator 23. The second current I2 flows through the first PMOSFET M1 turned on by the second control current CS2 = I2-Ic.

제1바이어스 회로(BA1)는 제1노드(N1)와 제1제어 노드(CN1) 사이에 접속되어, 제1제어 노드(CN1)로 제1제어 전류(CS1)의 적어도 일부를 이용하여 발생된 바이어스 전류를 공급한다. 또한, 제2바이어스 회로(BA2)는 제3노드(N3)와 제2제어 노드(CN2) 사이에 접속되어, 제2제어 노드(CN2)로 제2제어 전류(CS2)의 적어도 일부를 이용하여 발생된 바이어스 전류를 공급한다.The first bias circuit BA1 is connected between the first node N1 and the first control node CN1 and is generated using at least a portion of the first control current CS1 to the first control node CN1. Supply bias current. In addition, the second bias circuit BA2 is connected between the third node N3 and the second control node CN2 and uses at least a portion of the second control current CS2 as the second control node CN2. Supply the generated bias current.

제1바이어스 회로(BA1)는 제1노드(N1)와 제1제어 노드(CN1) 사이를 직접 접속한 와이어(wire) 또는 회로 패턴으로 구현될 수 있고, 제2바이어스 회로(BA2)는 제3노드(N3)와 제2제어 노드(CN2) 사이를 직접 접속한 와이어 또는 회로 패턴으로 구현될 수 있다.The first bias circuit BA1 may be implemented as a wire or a circuit pattern directly connected between the first node N1 and the first control node CN1, and the second bias circuit BA2 may be configured as a third bias circuit. It may be implemented as a wire or a circuit pattern directly connected between the node N3 and the second control node CN2.

또한, 제1바이어스 회로(BA1)는 제1전원(VDD)과 제1제어 노드(CN1) 사이에 접속되고 그 베이스가 제1노드(N1)에 접속된 BJT(Bipolar Junction Transistor; Q5)로 구현될 수 있고, 제2바이어스 회로(BA2)는 제1전원(VDD)과 제2제어 노드(CN2) 사이에 접속되고 그 베이스가 제3노드(N3)에 접속된 BJT(Q6)로 구현될 수 있다.In addition, the first bias circuit BA1 is implemented as a Bipolar Junction Transistor (BJT) connected between the first power supply VDD and the first control node CN1 and whose base is connected to the first node N1. The second bias circuit BA2 may be implemented as a BJT Q6 connected between the first power supply VDD and the second control node CN2 and whose base is connected to the third node N3. have.

제1증폭기(30)는, 제1제어 노드(CN1)와 제2제어 노드(CN2) 사이에 접속되며, 다수의 제1스위칭 신호들(SW1i, i는 1 내지 3)에 응답하여 절대 온도에 선형적으로 비례하는 전류인 PTAT(proportional to absolute temperature) 전류, 절대 온도에 선형적으로 반비례하는 전류인 CTAT(complementary to absolute temperature) 전류, 및 제조 공정이나 주위 온도에 관계없이 일정한 전류인 밴드 갭 기준(Band Gap Reference) 전류 중에서 어느 하나를 발생하기 위한 제1전류 발생 회로(31)를 포함 한다. 이때, 제1증폭기(30)는 공통 베이스(common base) 증폭기로 구현될 수 있다.The first amplifier 30 is connected between the first control node CN1 and the second control node CN2, and responds to the absolute temperature in response to the plurality of first switching signals SW1i and i are 1 to 3. Based on the proportional to absolute temperature (PTAT) current, which is linearly proportional to current, the complementary to absolute temperature (CTAT) current, which is linearly inversely proportional to absolute temperature, and the band gap, which is a constant current regardless of the manufacturing process or ambient temperature. (Band Gap Reference) It includes a first current generating circuit 31 for generating any one of the current. In this case, the first amplifier 30 may be implemented as a common base amplifier.

구체적으로, 제1증폭기(30)는 한 쌍의 트랜지스터들(Q1과 Q2)을 포함하며, 제1트랜지스터(Q1)는 제1노드(N1)와 제4노드(N4)사이에 접속되고, 베이스로 공급되는 제1제어 노드(CN1)의 바이어스 전류에 응답하여 증폭 동작을 수행한다. 제2트랜지스터(Q2)는 제3노드(N3)와 제4노드(N4)사이에 접속되고, 베이스로 공급되는 제2제어 노드(CN2)의 바이어스 전류에 응답하여 증폭 동작을 수행한다.Specifically, the first amplifier 30 includes a pair of transistors Q1 and Q2, and the first transistor Q1 is connected between the first node N1 and the fourth node N4, and the base The amplification operation is performed in response to the bias current of the first control node CN1 supplied to the. The second transistor Q2 is connected between the third node N3 and the fourth node N4 and performs an amplification operation in response to the bias current of the second control node CN2 supplied to the base.

제4노드(N4)와 제2전원(VSS)사이에 접속된 제1전류 발생 회로(31)는 다수의 제1스위칭 신호들(SW1i)에 응답하여 PTAT 전류, CTAT 전류, 및 밴드 갭 기준 전류 중에서 어느 하나를 제1증폭기(30)의 바이어스 전류로서 공급한다.The first current generation circuit 31 connected between the fourth node N4 and the second power source VSS may have a PTAT current, a CTAT current, and a band gap reference current in response to the plurality of first switching signals SW1i. Any one of them is supplied as a bias current of the first amplifier 30.

제2증폭기(40)는 제1제어 노드(CN1)와 제2제어 노드(CN2) 사이에 접속되고, 다수의 제2스위칭 신호들(SW2i, i는 1 내지 3)에 응답하여 PTAT 전류, CTAT 전류, 및 밴드 갭 기준 전류 중에서 어느 하나를 발생하는 제2전류 발생 회로(41)를 포함한다. 여기서 제2증폭기(30)는 공통 베이스(common base) 증폭기로 구현될 수 있다. 제1전류 발생 회로(31)와 제2전류 발생 회로(41)는 도 3을 참조하여 상세히 설명될 것이다.The second amplifier 40 is connected between the first control node CN1 and the second control node CN2, and the PTAT current, CTAT in response to the plurality of second switching signals SW2i and i are 1 to 3. And a second current generating circuit 41 for generating any one of a current and a band gap reference current. Here, the second amplifier 30 may be implemented as a common base amplifier. The first current generating circuit 31 and the second current generating circuit 41 will be described in detail with reference to FIG. 3.

구체적으로, 제2증폭기(40)는 한 쌍의 트랜지스터들(Q3과 Q4)을 포함하며, 제3트랜지스터(Q3)는 제2저항(R2)를 경유하여 제3전원(Vbias)과 제5노드(N5)사이에 접속되고 베이스로 공급되는 제2제어 노드(CN2)의 바이어스 전류와 제3전원(Vbias)에 응답하여 증폭 동작을 수행한다. 제4트랜지스터(Q4)는 제3저항(R2)을 경유하여 제3전원(Vbias)과 제5노드(N5)사이에 접속되고 제1제어 노드(CN1)의 바이어스 전류 와 제3전원(Vbias)에 응답하여 증폭 동작을 수행한다.Specifically, the second amplifier 40 includes a pair of transistors Q3 and Q4, and the third transistor Q3 is connected to the third power source Vbias and the fifth node via the second resistor R2. The amplification operation is performed in response to the bias current and the third power source Vbias of the second control node CN2 connected between the terminals N5 and supplied to the base. The fourth transistor Q4 is connected between the third power source Vbias and the fifth node N5 via the third resistor R2, and the bias current and the third power source Vbias of the first control node CN1 are connected to each other. In response to the amplification operation.

제5노드(N5)와 제2전원(VSS)사이에 접속된 제2전류 발생 회로(41)는 다수의 제2스위칭 신호들(SW2i, 예컨대, i는 1 내지 3)에 응답하여 PTAT 전류, CTAT 전류, 및 밴드 갭 기준 전류 중에서 어느 하나를 제2증폭기(40)의 바이어스 전류로서 공급한다.The second current generation circuit 41 connected between the fifth node N5 and the second power supply VSS may generate a PTAT current in response to a plurality of second switching signals SW2i (eg, i is 1 to 3). One of the CTAT current and the band gap reference current is supplied as the bias current of the second amplifier 40.

제1트랜지스터(Q1) 내지 제4트랜지스터(Q4)와 같은 BJT에서 베이스-에미터 사이의 전압(Vbe)은 Vbe=Vt*ln(Ico/Is)이다. 여기서, Vt는 BJT의 열 전압(thermal voltage)이고, Ico는 BJT의 컬렉터 전류이고, Is는 BJT의 포화 전류(saturation current)이다.In the BJT such as the first transistor Q1 through the fourth transistor Q4, the voltage Vbe between the base and the emitter is Vbe = Vt * ln (Ico / Is). Where Vt is the thermal voltage of BJT, Ico is the collector current of BJT, and Is is the saturation current of BJT.

도 2에 도시된 루프(LP)를 따라 키르히호프 전압 법칙을 적용하면 수학식 1과 같다.The Kirchhoff voltage law is applied along the loop LP shown in FIG.

Vt*ln{(I2+Ic)/Is}-Vt*ln{(I2-Ic)/Is}+Vt*ln{I3/Is}-Vt*ln{I4/Is}=0Vt * ln {(I2 + Ic) / Is} -Vt * ln {(I2-Ic) / Is} + Vt * ln {I3 / Is} -Vt * ln {I4 / Is} = 0

수학식 1을 간단히 정리하면 수학식 2와 같다,To sum up Equation 1 is the same as Equation 2.

I3/I4=(I2-Ic)/(I2+Ic)I3 / I4 = (I2-Ic) / (I2 + Ic)

또한, I1, I3, 및 I4의 관계는 수학식 3과 같다.In addition, the relationship between I1, I3, and I4 is as shown in Formula (3).

I3+I4=2*I1I3 + I4 = 2 * I1

수학식 2와 수학식 3을 이용하여 I3와 I4를 계산하면 수학식 4와 같다.Calculating I3 and I4 using Equations 2 and 3 is equal to Equation 4.

I3=(I1/I2)*(I2-Ic), I4=(I1/I2)*(I2+Ic)I3 = (I1 / I2) * (I2-Ic), I4 = (I1 / I2) * (I2 + Ic)

Vout+ = Vbias - (R2*I3), Vout- = Vbias - (R2*I4) Vout + = Vbias - (R2 * I3), Vout - = Vbias - (R2 * I4)

Vout = Vout+ - Vout- = R2(I4-I3) Vout = Vout + - Vout - = R2 (I4-I3)

수학식 5에 수학식 4를 대입하면, 수학식 6과 같다.Substituting Equation 4 into Equation 5 is the same as Equation 6.

Vout=R2*(I1/I2)*2Ic=2*(R2/R1)*(I1/I2)*(Vc-Vref)Vout = R2 * (I1 / I2) * 2Ic = 2 * (R2 / R1) * (I1 / I2) * (Vc-Vref)

수학식 6을 수학식 2에 대입하면 수학식 7과 같다.Substituting Equation 6 into Equation 2 is the same as Equation 7.

ln(G)=2*(R2/R1)*[I1/(Vt*I2)]*(Vc-Vref)ln (G) = 2 * (R2 / R1) * [I1 / (Vt * I2)] * (Vc-Vref)

도 2와 수학식 7을 참조하면, I1과 I2를 적절한 전류 원으로 대체할 경우 ln(G=Vout/Vc)를 조절할 수 있다. 예컨대, I2가 밴드 갭에 의한 정 전류(constant current)이고 I1이 Vt에 비례하는 PTAT 전류이면 I1과 Vt가 서로 상쇄되어 온도 보상 회로(10)는 온도에 무관한 데시빌에 선형적(dB-linear)인 특성을 갖는다.Referring to FIG. 2 and Equation 7, when I1 and I2 are replaced with an appropriate current source, ln (G = Vout / Vc) may be adjusted. For example, if I2 is a constant current due to a band gap and I1 is a PTAT current proportional to Vt, I1 and Vt cancel each other so that the temperature compensation circuit 10 is linear to decibels independent of temperature. linear).

도 3은 도 2에 도시된 제1전류 발생 회로(31) 또는 제2전류 발생 회로(41)의 회로도를 나타낸다. 설명의 편의를 위하여 제1전류 발생 회로(31)와 제2전류 발생 회로(41)를 같이 도시하였다.FIG. 3 shows a circuit diagram of the first current generating circuit 31 or the second current generating circuit 41 shown in FIG. For convenience of description, the first current generating circuit 31 and the second current generating circuit 41 are shown together.

제1전류 발생 회로(31) 또는 제2전류 발생 회로(41)는 PTAT 전류를 발생하기 위한 PTAT 전류 원(PTAT), CTAT 전류를 발생하기 위한 CTAT 전류 원(CTAT), 및 밴드 갭 기준 전류를 발생하기 위한 밴드 갭 기준 전류 원(BGR)을 포함한다.The first current generating circuit 31 or the second current generating circuit 41 generates a PTAT current source PTAT for generating a PTAT current, a CTAT current source CTCT for generating a CTAT current, and a band gap reference current. A band gap reference current source (BGR) to generate.

제1전류 발생 회로(31)에 도시된 각각의 스위치는 각각의 스위치 신호(SW11, SW12, 및 SW13)에 응답하여 온/오프된다. 또한, 제1전류 발생 회로(41)에 도시된 각각의 스위치는 각각의 스위치 신호(SW21, SW22, 및 SW23)에 응답하여 온/오프된다. 따라서, 제1전류 발생 회로(31) 또는 제2전류 발생 회로(41)에 도시된 각각의 전류 원(PTAT, CTAT, 및 BGR)은 각각의 스위칭 신호(SW11, SW12, SW13, SW21, SW22, 및 SW23)에 응답하여 인에이블 된다.Each switch shown in the first current generating circuit 31 is turned on / off in response to the respective switch signals SW11, SW12, and SW13. In addition, each switch shown in the first current generating circuit 41 is turned on / off in response to each switch signal SW21, SW22, and SW23. Accordingly, each of the current sources PTAT, CTAT, and BGR shown in the first current generating circuit 31 or the second current generating circuit 41 may have its own switching signals SW11, SW12, SW13, SW21, SW22, And SW23).

제1전류 발생 회로(31)가 다수의 제1스위칭 신호들(SW11, SW12, 및 SW13) 각각에 응답하여 PTAT 전류, CTAT 전류, 및 밴드 갭 기준 전류 중에서 어느 하나를 발생하는 경우와 제2전류 발생 회로(41)가 다수의 제2스위칭 신호들(SW21, SW22, 및 SW23) 각각에 응답하여 PTAT 전류, CTAT 전류, 및 밴드 갭 기준 전류 중에서 어느 하나를 발생하는 경우를 몇 가지 예를 들어 설명하면 다음과 같다.When the first current generating circuit 31 generates any one of a PTAT current, a CTAT current, and a band gap reference current in response to each of the plurality of first switching signals SW11, SW12, and SW13, and the second current Some examples will be described where the generator circuit 41 generates any one of a PTAT current, a CTAT current, and a band gap reference current in response to each of the plurality of second switching signals SW21, SW22, and SW23. Is as follows.

첫째, 각각의 스위치 신호(SW13과 SW21)에 응답하여 각각의 스위치가 온되는 경우, 제1전류 발생 회로(31)는 PTAT 전류를 발생하고, 제2전류 발생 회로(41)는 밴드 갭 기준 전류를 발생한다. 즉, 제1전류 발생 회로(31)의 PTAT 전류 원(PTAT)이 인에이블되고 제2전류 발생 회로(41)의 밴드 갭 기준 전류 원(BGR)이 인에이블된다.First, when each switch is turned on in response to each switch signal SW13 and SW21, the first current generating circuit 31 generates a PTAT current, and the second current generating circuit 41 generates a band gap reference current. Occurs. That is, the PTAT current source PTAT of the first current generation circuit 31 is enabled and the band gap reference current source BGR of the second current generation circuit 41 is enabled.

둘째, 각각의 스위치 신호(SW13과 SW22)에 응답하여 각각의 스위치가 온되는 경우, 제1전류 발생 회로(31)는 PTAT 전류를 발생하고, 제2전류 발생 회로(41)는 CTAT 전류를 발생한다.Second, when each switch is turned on in response to each switch signal SW13 and SW22, the first current generating circuit 31 generates a PTAT current, and the second current generating circuit 41 generates a CTAT current. do.

셋째, 각각의 스위치 신호(SW13과 SW23)에 응답하여 각각의 스위치가 온되는 경우, 제1전류 발생 회로(31)는 PTAT 전류를 발생하고, 제2전류 발생 회로(41)는 PTAT 전류를 발생한다.Third, when each switch is turned on in response to each switch signal SW13 and SW23, the first current generating circuit 31 generates a PTAT current, and the second current generating circuit 41 generates a PTAT current. do.

넷째, 각각의 스위치 신호(SW11과 SW23)에 응답하여 각각의 스위치가 온되는 경우, 제1전류 발생 회로(31)는 밴드 갭 기준 전류를 발생하고, 제2전류 발생 회로(41)는 PTAT 전류를 발생한다.Fourth, when each switch is turned on in response to each of the switch signals SW11 and SW23, the first current generating circuit 31 generates a band gap reference current, and the second current generating circuit 41 generates a PTAT current. Occurs.

각각의 스위칭 신호(SW11, SW12, SW13, SW21, SW22, 및 SW23)를 발생하기 위한 스위칭 신호 발생 회로(미도시)는 온도 보상 회로(10)의 내부 또는 외부에 구현될 수 있다. 제조업자 또는 사용자는 온도 보상 회로를 포함하는 시스템의 온도 특성에 따라 각각의 스위칭 신호(SW11, SW12, SW13, SW21, SW22, 및 SW23)를 설정할 수 있다.A switching signal generation circuit (not shown) for generating each of the switching signals SW11, SW12, SW13, SW21, SW22, and SW23 may be implemented inside or outside the temperature compensation circuit 10. The manufacturer or user can set the respective switching signals SW11, SW12, SW13, SW21, SW22, and SW23 according to the temperature characteristics of the system including the temperature compensation circuit.

도 2와 도 3을 참조하여 설명한 바와 같이, 본 발명의 실시 예에 따른 온도 보상 회로는 상기 온도 보상 회로가 구현된 구성 요소(예컨대, 가변 이득 조절기)의 앞 단과 뒤 단에 접속된 구성 요소들 각각의 온도 특성을 고려하여 PTAT 전류, CTAT 전류, 및 밴드 갭 기준 전류 중에서 어느 하나를 바이어스 전류로서 선택할 수 있다. 따라서, 본 발명의 실시 예에 따른 온도 보상 회로(10)는 주변 구성 요소들 각각의 온도 특성에 무관한 온도 특성을 갖는다. 온도 보상 회로를 이용한 온도 보상 방법은 도 2와 도 3을 참조하면 이해될 수 있을 것이다.As described with reference to FIGS. 2 and 3, the temperature compensating circuit according to an embodiment of the present invention includes components connected to the front and rear ends of a component (for example, a variable gain regulator) on which the temperature compensation circuit is implemented. In consideration of the respective temperature characteristics, one of the PTAT current, the CTAT current, and the band gap reference current may be selected as the bias current. Thus, the temperature compensation circuit 10 according to the embodiment of the present invention has a temperature characteristic independent of the temperature characteristic of each of the peripheral components. The temperature compensation method using the temperature compensation circuit will be understood with reference to FIGS. 2 and 3.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.The detailed description of each drawing is provided in order to provide a thorough understanding of the drawings cited in the detailed description of the invention.

도 1a 내지 도 1c는 종래의 송수신기의 블록 도를 나타낸다.1A to 1C show a block diagram of a conventional transceiver.

도 2는 본 발명의 일 실시 예에 따른 온도 보상 회로의 회로도를 나타낸다.2 is a circuit diagram of a temperature compensation circuit according to an embodiment of the present invention.

도 3은 도 2에 도시된 제1전류 발생 회로의 회로도를 나타낸다.FIG. 3 shows a circuit diagram of the first current generating circuit shown in FIG. 2.

Claims (7)

삭제delete 제1제어 노드와 제2제어 노드;A first control node and a second control node; 제어 전압에 응답하여 제1제어 신호와 제2제어 신호를 발생하고, 상기 제1제어 신호를 상기 제1제어 노드로 공급하고 상기 제2제어 신호를 상기 제2제어 노드로 공급하기 위한 제어 신호 발생 회로;Generating a first control signal and a second control signal in response to a control voltage, generating a control signal for supplying the first control signal to the first control node and for supplying the second control signal to the second control node; Circuit; 상기 제1제어 노드와 상기 제2제어 노드 사이에 접속되며, 다수의 제1스위칭 신호들에 응답하여 제1PTAT(proportional to absolute temperature) 전류, 제1CTAT (complementary to absolute temperature) 전류, 및 제1밴드 갭 기준(Band Gap Reference) 전류 중에서 어느 하나를 바이어스 전류로서 발생하기 위한 제1전류 발생 회로를 포함하는 제1증폭기; 및A first proportional to absolute temperature (PTAT) current, a first complementary to absolute temperature (CTAT) current, and a first band connected between the first control node and the second control node, in response to a plurality of first switching signals. A first amplifier including a first current generating circuit for generating any one of a gap reference current as a bias current; And 상기 제1제어 노드와 상기 제2제어 노드 사이에 접속되고, 다수의 제2스위칭 신호들에 응답하여 제2PTAT 전류, 제2CTAT 전류, 및 제2밴드 갭 기준 전류 중에서 어느 하나를 바이어스 전류로서 발생하기 위한 제2전류 발생 회로를 포함하는 제2증폭기를 포함하며,Connected between the first control node and the second control node, and generating any one of a second PTAT current, a second CTAT current, and a second band gap reference current as a bias current in response to a plurality of second switching signals; A second amplifier including a second current generation circuit for 상기 제1전류 발생 회로는,The first current generating circuit, 상기 제1PTAT 전류를 발생하는 제1전류 원;A first current source generating the first PTAT current; 상기 제1CTAT 전류를 발생하는 제2전류 원;A second current source for generating the first CTAT current; 상기 제1밴드 갭 기준 전류를 발생하는 제3전류 원을 포함하며,A third current source generating the first band gap reference current; 상기 제1전류 원 내지 상기 제3 전류 원 중에서 어느 하나는 상기 다수의 제1스위칭 신호들에 응답하여 인에이블되는 온도 보상 회로.Any one of the first current source to the third current source is enabled in response to the plurality of first switching signals. 제2항에 있어서, The method of claim 2, 상기 제2전류 발생 회로는,The second current generating circuit, 상기 제2PTAT 전류를 발생하는 제4전류 원;A fourth current source generating the second PTAT current; 상기 제2CTAT 전류를 발생하는 제5전류 원;A fifth current source generating the second CTAT current; 상기 제2밴드 갭 기준 전류를 발생하는 제6전류 원을 포함하며,A sixth current source generating the second band gap reference current; 상기 제4전류 원 내지 상기 제6전류 원 중에서 어느 하나는 상기 다수의 제2스위칭 신호들에 응답하여 인에이블되는 온도 보상 회로.Any one of the fourth current source to the sixth current source is enabled in response to the plurality of second switching signals. 제1제어 노드와 제2제어 노드;A first control node and a second control node; 제어 전압에 응답하여 제1제어 신호와 제2제어 신호를 발생하고, 상기 제1제어 신호를 상기 제1제어 노드로 공급하고 상기 제2제어 신호를 상기 제2제어 노드로 공급하기 위한 제어 신호 발생 회로;Generating a first control signal and a second control signal in response to a control voltage, generating a control signal for supplying the first control signal to the first control node and for supplying the second control signal to the second control node; Circuit; 상기 제1제어 노드와 상기 제2제어 노드 사이에 접속되며, 다수의 제1스위칭 신호들에 응답하여 제1PTAT(proportional to absolute temperature) 전류, 제1CTAT (complementary to absolute temperature) 전류, 및 제1밴드 갭 기준(Band Gap Reference) 전류 중에서 어느 하나를 바이어스 전류로서 발생하기 위한 제1전류 발생 회로를 포함하는 제1증폭기; 및A first proportional to absolute temperature (PTAT) current, a first complementary to absolute temperature (CTAT) current, and a first band connected between the first control node and the second control node, in response to a plurality of first switching signals. A first amplifier including a first current generating circuit for generating any one of a gap reference current as a bias current; And 상기 제1제어 노드와 상기 제2제어 노드 사이에 접속되고, 다수의 제2스위칭 신호들에 응답하여 제2PTAT 전류, 제2CTAT 전류, 및 제2밴드 갭 기준 전류 중에서 어느 하나를 바이어스 전류로서 발생하기 위한 제2전류 발생 회로를 포함하는 제2증폭기를 포함하며, 가변 이득 증폭기의 일부로서 구현되는 온도 보상 회로.Connected between the first control node and the second control node, and generating any one of a second PTAT current, a second CTAT current, and a second band gap reference current as a bias current in response to a plurality of second switching signals; And a second amplifier including a second current generation circuit for the circuit, the temperature compensating circuit implemented as part of the variable gain amplifier. 제1제어 노드와 제2제어 노드;A first control node and a second control node; 제어 전압에 응답하여 제1제어 신호와 제2제어 신호를 발생하고, 상기 제1제어 신호를 상기 제1제어 노드로 공급하고 상기 제2제어 신호를 상기 제2제어 노드로 공급하기 위한 제어 신호 발생 회로;Generating a first control signal and a second control signal in response to a control voltage, generating a control signal for supplying the first control signal to the first control node and for supplying the second control signal to the second control node; Circuit; 상기 제1제어 노드와 상기 제2제어 노드 사이에 접속되며, 다수의 제1스위칭 신호들에 응답하여 제1PTAT(proportional to absolute temperature) 전류, 제1CTAT (complementary to absolute temperature) 전류, 및 제1밴드 갭 기준(Band Gap Reference) 전류 중에서 어느 하나를 바이어스 전류로서 발생하기 위한 제1전류 발생 회로를 포함하는 제1증폭기; 및A first proportional to absolute temperature (PTAT) current, a first complementary to absolute temperature (CTAT) current, and a first band connected between the first control node and the second control node, in response to a plurality of first switching signals. A first amplifier including a first current generating circuit for generating any one of a gap reference current as a bias current; And 상기 제1제어 노드와 상기 제2제어 노드 사이에 접속되고, 다수의 제2스위칭 신호들에 응답하여 제2PTAT 전류, 제2CTAT 전류, 및 제2밴드 갭 기준 전류 중에서 어느 하나를 바이어스 전류로서 발생하기 위한 제2전류 발생 회로를 포함하는 제2증폭기;Connected between the first control node and the second control node, and generating any one of a second PTAT current, a second CTAT current, and a second band gap reference current as a bias current in response to a plurality of second switching signals; A second amplifier including a second current generating circuit for the second amplifier; 상기 제1제어 신호의 적어도 일부를 이용하여 발생한 제1바이어스 전류를 상기 제1제어 노드로 공급하기 위한 제1바이어스 회로; 및 A first bias circuit for supplying a first bias current generated using at least a portion of the first control signal to the first control node; And 상기 제2제어 신호의 적어도 일부를 이용하여 발생한 제2바이어스 전류를 상기 제2제어 노드로 공급하기 위한 제2바이어스 회로를 포함하는 온도 보상 회로.And a second bias circuit for supplying a second bias current generated by using at least a portion of the second control signal to the second control node. 제1제어 노드와 제2제어 노드;A first control node and a second control node; 제어 전압에 응답하여 제1제어 신호와 제2제어 신호를 발생하고, 상기 제1제어 신호를 상기 제1제어 노드로 공급하고 상기 제2제어 신호를 상기 제2제어 노드로 공급하기 위한 제어 신호 발생 회로;Generating a first control signal and a second control signal in response to a control voltage, generating a control signal for supplying the first control signal to the first control node and for supplying the second control signal to the second control node; Circuit; 상기 제1제어 노드와 상기 제2제어 노드 사이에 접속되며, 다수의 제1스위칭 신호들에 응답하여 제1PTAT(proportional to absolute temperature) 전류, 제1CTAT (complementary to absolute temperature) 전류, 및 제1밴드 갭 기준(Band Gap Reference) 전류 중에서 어느 하나를 바이어스 전류로서 발생하기 위한 제1전류 발생 회로를 포함하는 제1증폭기; 및A first proportional to absolute temperature (PTAT) current, a first complementary to absolute temperature (CTAT) current, and a first band connected between the first control node and the second control node, in response to a plurality of first switching signals. A first amplifier including a first current generating circuit for generating any one of a gap reference current as a bias current; And 상기 제1제어 노드와 상기 제2제어 노드 사이에 접속되고, 다수의 제2스위칭 신호들에 응답하여 제2PTAT 전류, 제2CTAT 전류, 및 제2밴드 갭 기준 전류 중에서 어느 하나를 바이어스 전류로서 발생하기 위한 제2전류 발생 회로를 포함하는 제2증폭기를 포함하며,Connected between the first control node and the second control node, and generating any one of a second PTAT current, a second CTAT current, and a second band gap reference current as a bias current in response to a plurality of second switching signals; A second amplifier including a second current generation circuit for 상기 제1증폭기와 상기 제2증폭기 각각은 공통 베이스(common base) 증폭기인 온도 보상 회로.And each of the first amplifier and the second amplifier is a common base amplifier. 삭제delete
KR1020070140204A 2007-12-28 2007-12-28 Temperature compensation circuit KR100995135B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070140204A KR100995135B1 (en) 2007-12-28 2007-12-28 Temperature compensation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140204A KR100995135B1 (en) 2007-12-28 2007-12-28 Temperature compensation circuit

Publications (2)

Publication Number Publication Date
KR20090072173A KR20090072173A (en) 2009-07-02
KR100995135B1 true KR100995135B1 (en) 2010-11-18

Family

ID=41329426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140204A KR100995135B1 (en) 2007-12-28 2007-12-28 Temperature compensation circuit

Country Status (1)

Country Link
KR (1) KR100995135B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10795395B2 (en) * 2018-11-16 2020-10-06 Ememory Technology Inc. Bandgap voltage reference circuit capable of correcting voltage distortion

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020786A (en) 1998-08-03 2000-02-01 Lucent Technologies Inc. Temperature compensation for variable gain amplifiers
US20060290428A1 (en) * 2005-06-27 2006-12-28 Linear Technology Corporation Variable gain amplifier with temperature compensation and gain linearity enhancement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020786A (en) 1998-08-03 2000-02-01 Lucent Technologies Inc. Temperature compensation for variable gain amplifiers
US20060290428A1 (en) * 2005-06-27 2006-12-28 Linear Technology Corporation Variable gain amplifier with temperature compensation and gain linearity enhancement

Also Published As

Publication number Publication date
KR20090072173A (en) 2009-07-02

Similar Documents

Publication Publication Date Title
US7880534B2 (en) Reference circuit for providing precision voltage and precision current
US5646518A (en) PTAT current source
US6111396A (en) Any value, temperature independent, voltage reference utilizing band gap voltage reference and cascode current mirror circuits
US7612606B2 (en) Low voltage current and voltage generator
KR100351184B1 (en) Ultra low voltage cascode current mirror
US9218016B2 (en) Voltage reference generation circuit using gate-to-source voltage difference and related method thereof
GB2393867A (en) An overtemperature detector for integrated circuits, using current comparison
US9582021B1 (en) Bandgap reference circuit with curvature compensation
KR100633770B1 (en) Ip2 calibration circuit having a common-mode feedback circuit and method for calibrating ip2 of the same
JP2015203945A (en) Current generation circuit, bandgap reference circuit and semiconductor device including the same
WO2009118267A1 (en) A bias current generator
Ng et al. A Sub-1 V, 26$\mu $ W, Low-Output-Impedance CMOS Bandgap Reference With a Low Dropout or Source Follower Mode
US20130106389A1 (en) Low power high psrr pvt compensated bandgap and current reference with internal resistor with detection/monitoring circuits
US11768513B2 (en) Signal generating device, bandgap reference device and method of generating temperature-dependent signal
US7288983B1 (en) Method and circuit for providing a temperature dependent current source
CN111969965A (en) Temperature compensation circuit and temperature compensation method of power amplifier
JP2004328640A (en) Circuit for generating bias current, circuit for driving laser diode, and transmitter for optical communication
JP2013200767A (en) Band gap reference circuit
JP6413005B2 (en) Semiconductor device and electronic system
KR100995135B1 (en) Temperature compensation circuit
US10310539B2 (en) Proportional to absolute temperature reference circuit and a voltage reference circuit
KR20040004023A (en) Band-Gap Reference Generator for low voltage operation
KR100284303B1 (en) Temperature compensation reference voltage generator
KR100915151B1 (en) Reference Voltage Generating Circuits with Noise Immunity
JP4852435B2 (en) Constant current source

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee