KR100994034B1 - Method For Fabricating Sapphire Substrate Of High Efficiency Light Emitting Diode - Google Patents

Method For Fabricating Sapphire Substrate Of High Efficiency Light Emitting Diode Download PDF

Info

Publication number
KR100994034B1
KR100994034B1 KR1020080042015A KR20080042015A KR100994034B1 KR 100994034 B1 KR100994034 B1 KR 100994034B1 KR 1020080042015 A KR1020080042015 A KR 1020080042015A KR 20080042015 A KR20080042015 A KR 20080042015A KR 100994034 B1 KR100994034 B1 KR 100994034B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
emitting diode
sapphire substrate
resin layer
Prior art date
Application number
KR1020080042015A
Other languages
Korean (ko)
Other versions
KR20090116212A (en
Inventor
이헌
Original Assignee
네오세미테크 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네오세미테크 주식회사 filed Critical 네오세미테크 주식회사
Priority to KR1020080042015A priority Critical patent/KR100994034B1/en
Publication of KR20090116212A publication Critical patent/KR20090116212A/en
Application granted granted Critical
Publication of KR100994034B1 publication Critical patent/KR100994034B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

고효율 발광 다이오드용 사파이어 기판의 제조 방법이 개시된다. 본 발명에 따른 방법은 (a) 사파이어 기판(100) 상에 수지층(110)을 형성하는 단계; (b) 소정의 패턴(121, 122)을 갖는 몰드(120)를 이용하여 사파이어 기판(100) 상에 마스크층(111)을 형성하는 단계; (c) 마스크층(111)을 이용하여 사파이어 기판(100)을 식각하는 단계; 및 (d) 마스크층(111)을 제거하는 단계를 포함한다.Disclosed is a method of manufacturing a sapphire substrate for a high efficiency light emitting diode. The method according to the present invention comprises the steps of (a) forming a resin layer 110 on a sapphire substrate 100; (b) forming a mask layer 111 on the sapphire substrate 100 using the mold 120 having the predetermined patterns 121 and 122; (c) etching the sapphire substrate 100 using the mask layer 111; And (d) removing the mask layer 111.

본 발명에 따르면, 나노 임프린트 공정을 사용하여 사파이어 기판을 패터닝 함으로써 포토리소그래피 공정을 사용하는 기존의 방법보다 공정 단계를 줄일 수 있으며, 이에 따른 공정 비용의 절감과 수율의 향상을 도모할 수 있다. According to the present invention, by patterning the sapphire substrate using the nanoimprint process can reduce the process step than the conventional method using the photolithography process, it is possible to reduce the process cost and improve the yield.

발광 다이오드, 난반사, 전반사, 광 방출 효율, 나노 임프린트 Light Emitting Diode, diffuse reflection, total reflection, light emission efficiency, nano imprint

Description

고효율 발광 다이오드용 사파이어 기판의 제조방법{Method For Fabricating Sapphire Substrate Of High Efficiency Light Emitting Diode}Method for manufacturing sapphire substrate for high efficiency light emitting diodes {Method For Fabricating Sapphire Substrate Of High Efficiency Light Emitting Diode}

본 발명은 고효율 발광 다이오드용 사파이어 기판의 제조 방법에 관한 것이다. 보다 상세하게는 제조 공정 단계를 줄여 제조 비용이 절감되고 수율이 향상되면서 동시에 광 효율을 향상시킬 수 있는 발광 다이오드용 사파이어 기판의 제공 방법 및 이를 적용한 발광 다이오드에 관한 것이다.The present invention relates to a method of manufacturing a sapphire substrate for a high efficiency light emitting diode. More particularly, the present invention relates to a method of providing a sapphire substrate for a light emitting diode capable of improving manufacturing efficiency while reducing manufacturing cost and improving yield, and a light emitting diode using the same.

발광 다이오드는 기존의 형광등, 백열등 등의 조명 장치에 비해서 수명이 길고 전력 소모가 적으며 친환경적인 장점이 있어 미래의 조명용 광원으로 주목 받고 있다.The light emitting diode has a long life, low power consumption and environmentally-friendly advantages compared to conventional lighting devices such as fluorescent lamps and incandescent lamps.

특히, 넓은 밴드갭을 가지는 질화물계 발광 다이오드는 녹색에서 청색, 근자외선 영역대의 빛을 발광할 수 있는 장점이 있어 LCD 및 휴대폰 백라이트, 자동차용 조명, 교통신호등 등으로 응용 분야가 크게 확대되고 있는 추세에 있다.In particular, nitride-based light emitting diodes having a wide band gap have the advantage of emitting light in the green, blue, and near-ultraviolet region, so the field of application is greatly expanded to LCD and mobile phone backlights, automotive lighting, traffic signals, etc. Is in.

그러나, 이러한 수요를 충족시킬 만큼 질화물계 발광 다이오드는 충분한 성능의 개선이 이루어지지 못하고 있는 실정이다. 이는 주로 발광 다이오드의 외부 광 방출 효율이 낮은 데에 기인한다. However, the nitride-based light emitting diode is not enough to improve the performance enough to meet this demand. This is mainly due to the low external light emission efficiency of the light emitting diode.

질화물계 발광 다이오드의 광 방출 효율이 낮은 이유는 발광 다이오드의 활성층(발광층)에서 생성된 광이 외부로 방출될 수 있는 임계각의 범위가 발광 다이오드를 구성하는 층들의 굴절률의 차이로 인하여 매우 한정되기 때문이다. 따라서, 임계각 범위를 벗어난 대부분의 광은 외부로 진행하지 못하고 발광 다이오드 내부에서 흡수될 때까지 계속 전반사 됨으로써 결과적으로 광 방출 효율을 불과 수 %로 낮추게 되며 이는 발광 다이오드의 발열로 연결되는 또 다른 문제를 야기시킨다.The reason why the light emitting efficiency of the nitride-based light emitting diode is low is that the range of the critical angle at which light generated in the active layer (light emitting layer) of the light emitting diode can be emitted to the outside is very limited due to the difference in refractive index of the layers constituting the light emitting diode. to be. Therefore, most of the light outside the critical angle range does not proceed to the outside and continues to be totally reflected until it is absorbed inside the light emitting diode, thereby lowering the light emission efficiency to only a few percent, which is another problem that leads to heat generation of the light emitting diode. Cause.

이와 같은 질화물계 발광 다이오드의 한계를 극복하기 위하여 p-GaN 층 또는 투명 전극층에 소정의 패턴을 삽입하여 광의 난반사를 통하여 전반사를 효과적으로 줄이려는 시도가 있어 왔다. 특히 일정한 크기의 패턴이 규칙적으로 조밀하게 배열되어 있는 서브 마이크론급의 광결정 패턴을 발광 다이오드에 도입하는 경우 광 방출 효율이 크게 증가하는 것으로 알려져 있다. 그러나, 이러한 시도는 발광 다이오드의 전체적인 제작 공정, 생산 산수율, 경제성 등을 고려했을 때 실제 상용화하기에 무리가 있다. In order to overcome the limitations of such nitride-based light emitting diodes, there have been attempts to effectively reduce total reflection through diffuse reflection of light by inserting a predetermined pattern into a p-GaN layer or a transparent electrode layer. In particular, it is known that the light emission efficiency is greatly increased when a submicron-class photonic crystal pattern in which regular patterns are regularly densely arranged is introduced into a light emitting diode. However, such an attempt is difficult to commercialize in consideration of the overall manufacturing process of the light emitting diode, production yield, and economics.

최근에는 이에 대한 대안으로 발광 다이오드의 기판으로 패턴화된 사파이어 기판(patterned sapphire substrate; PSS)을 사용하여 광을 난반사시켜서 광 방출 효율을 개선시키려는 연구가 주목을 받고 있다. 원래 발광 다이오드에서 PSS는 사파이어 기판과 GaN 에피층과의 격자 불일치(lattice mismatch)에 따른 전위 밀도를 감소시켜 내부 양자 효율을 증가시키는 것을 목적으로 개발된 기술이지만, PSS를 사용하게 되면 광 추출 효율 역시 향상시킬 수 있으며 상용화가 가능하다는 점 등이 알려지면서 현재 이와 관련한 많은 연구가 진행되고 있다.Recently, as an alternative to this, a research for improving light emission efficiency by diffusely reflecting light using a patterned sapphire substrate (PSS) as a substrate of a light emitting diode has been attracting attention. PSS was originally developed to reduce internal density due to lattice mismatch between sapphire substrate and GaN epilayer, thereby increasing the internal quantum efficiency. As it is known that it can be improved and commercialized, many researches on this are being conducted.

그러나, 현재까지 PSS 제조 과정 즉 사파이어 기판에 소정의 패턴을 형성하는 과정은 통상적으로 반도체 집적회로 제조시 사용되는 포토리소그래피 공정을 통하여 제조되고 있으나, 일반적으로 포토리소그래피 공정은 비용이 많이 드는 공정으로서 그 결과 발광 다이오드의 제조 단가가 비싸지고 경제성이 현저히 떨어지는 문제점이 지적되어 왔다. 특히, 발광 다이오드의 광 방출 효율의 향상을 위해서는 사파이어 기판에 서브 마이크론급 패턴을 형성시켜야 하는데, 서브 마이크론급의 해상도를 위한 포토리소그래피 공정은 공정 장비 가격이 워낙 고가이기 때문에, 이를 대신하여 서브 마이크론급 패턴을 갖는 사파이어 기판을 경제적으로 제작할 수 있는 방법의 필요성이 대두 되고 있다.However, to date, a process of forming a predetermined pattern on a sapphire substrate, which is a PSS manufacturing process, is generally manufactured through a photolithography process used in manufacturing a semiconductor integrated circuit, but in general, a photolithography process is an expensive process. As a result, a problem has been pointed out that the manufacturing cost of the light emitting diode is expensive and the economic efficiency is considerably decreased. In particular, in order to improve the light emission efficiency of the light emitting diode, a submicron-class pattern must be formed on the sapphire substrate, and the photolithography process for the sub-micron-level resolution is very expensive because the process equipment is very expensive. There is a need for a method for economically manufacturing a sapphire substrate having a pattern.

이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 나노 임프린트 공정을 사용함으로써 제조 공정이 간단하여 제조 비용 절감과 수율 향상이 가능한 발광 다이오드용 사파이어 기판의 제조 방법 및 이를 적용한 발광 다이오드를 제공하는 것을 목적으로 한다.Accordingly, the present invention has been made to solve the above problems, and provides a method of manufacturing a sapphire substrate for a light emitting diode that can reduce the manufacturing cost and improve the yield by using a nano imprint process and a light emitting diode using the same It aims to do it.

또한, 본 발명은 서브 마이크론급 패턴을 형성하여 광 방출 효율을 크게 향상시킬 수 있는 발광 다이오드용 사파이어 기판의 제조 방법 및 이를 적용한 발광 다이오드를 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a method of manufacturing a sapphire substrate for a light emitting diode that can greatly improve the light emission efficiency by forming a sub-micron pattern and a light emitting diode to which the same is applied.

또한, 본 발명은 양산화가 가능한 발광 다이오드용 사파이어 기판의 제조 방법 및 이를 적용한 발광 다이오드를 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a method for manufacturing a sapphire substrate for a light emitting diode capable of mass production, and a light emitting diode to which the same is applied.

상기의 목적을 달성하기 위하여, 본 발명에 따른 고효율 발광 다이오드용 기판의 제조 방법은 (a) 기판 상에 수지층을 형성하는 단계; (b) 소정의 패턴을 갖는 몰드를 이용하여 상기 기판 상에 마스크층을 형성하는 단계; (c) 상기 마스크층을 이용하여 상기 기판을 식각하는 단계; 및 (d) 상기 마스크층을 제거하는 단계를 특징으로 한다.In order to achieve the above object, a method of manufacturing a substrate for a high efficiency light emitting diode according to the present invention comprises the steps of (a) forming a resin layer on the substrate; (b) forming a mask layer on the substrate using a mold having a predetermined pattern; (c) etching the substrate using the mask layer; And (d) removing the mask layer.

상기 기판은 사파이어일 수 있다.The substrate may be sapphire.

상기 수지층은 열가소성 수지층 또는 자외선 경화성 수지층일 수 있다.The resin layer may be a thermoplastic resin layer or an ultraviolet curable resin layer.

상기 (b) 단계에서 상기 마스크층을 형성하는 방법은 열 임프린트(thermal imprint)법 또는 자외선 임프린트(UV imprint)법을 포함할 수 있다.In the step (b), the method of forming the mask layer may include a thermal imprint method or a UV imprint method.

상기 소정의 패턴은 복수개의 사다리꼴 또는 직사각형의 볼록부를 포함할 수 있다.The predetermined pattern may include a plurality of trapezoidal or rectangular convex portions.

상기 (c) 단계에서 상기 기판을 식각하기 전에 잔여 수지층을 식각할 수 있다.The remaining resin layer may be etched before the substrate is etched in step (c).

상기 잔여 수지층은 산소 플라즈마를 이용하여 식각할 수 있다.The remaining resin layer may be etched using oxygen plasma.

상기 (c) 단계에서 상기 기판은 BCl3 플라즈마를 이용하여 식각할 수 있다.In the step (c), the substrate may be etched using BCl 3 plasma.

상기 (c) 단계 후에 상기 사파이어 기판 상에 사다리꼴의 볼록부를 포함하는 패턴이 형성될 수 있다.After the step (c), a pattern including a trapezoidal convex portion may be formed on the sapphire substrate.

상기 (a) 내지 (d) 단계를 상기 기판의 양면에 대하여 동일하게 반복할 수 있다.Steps (a) to (d) may be repeated for both surfaces of the substrate in the same manner.

본 발명에 따르면, 나노 임프린트 공정을 이용하여 사파이어 기판에 소정의 패턴을 형성함으로써 발광 다이오드의 제조 단가가 절감되고 생산 수율이 향상되는 효과가 있다.According to the present invention, by forming a predetermined pattern on the sapphire substrate using a nano imprint process, the manufacturing cost of the light emitting diode is reduced and the production yield is improved.

또한, 본 발명은 나노 임프린트 공정을 이용하여 사파이어 기판에 서브 마이크론급 패턴을 형성함으로써 발광 다이오드의 광 방출 효율이 현저하게 향상되는 효과가 있다.In addition, the present invention has the effect that the light emission efficiency of the light emitting diode is significantly improved by forming a sub-micron pattern on the sapphire substrate using a nano imprint process.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조하여 설명한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.DETAILED DESCRIPTION OF THE INVENTION The following detailed description of the invention is described with reference to the accompanying drawings, which show by way of illustration specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with an embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention.

따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다.The following detailed description, therefore, is not to be taken in a limiting sense, and the scope of the present invention, if properly described, is defined only by the appended claims, along with the full range of equivalents to which such claims are entitled.

이하 첨부된 도면을 참조하여 본 발명의 구성을 상세하게 설명하도록 한다.Hereinafter, the configuration of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 사파이어 기판의 제조 방법의 구성을 나타내는 도면이다.1A to 1D are views illustrating a configuration of a method of manufacturing a sapphire substrate according to an embodiment of the present invention.

본 발명에서는 나노 임프린트법을 이용하여 서브 마이크론급 패턴을 갖는, 즉 수십 내지 수백 나노미터 범위의 사다리꼴 형상의 볼록부를 갖는 사파이어 기판을 제조하는 것을 특징적 구성으로 한다. According to the present invention, a sapphire substrate having a submicron-level pattern, that is, a trapezoidal convex portion in the range of tens to hundreds of nanometers, is manufactured using the nanoimprint method.

도 1a를 참조하면, 먼저 발광 다이오드용 기판(100)을 준비한다. 여기서, 기판(10)은 사파이어를 포함하는 것이 바람직하며 이하에서는 사파이어 기판을 예시로 하여 설명하기로 한다.Referring to FIG. 1A, first, a light emitting diode substrate 100 is prepared. Here, the substrate 10 preferably includes sapphire, and hereinafter, the sapphire substrate will be described as an example.

다음으로, 사파이어 기판(100) 상에 나노 임프린트 공정(또는 나노 임프린트 리소그래피 공정)을 적용하기 위한 수지층(110)을 형성한다. 수지층(110)의 재질은 나노 임프린트 방법에 따라 적절하게 선택되며, 열가소성 수지 또는 자외선 경화 수지를 포함한다. 나노 임프린트 방법에 따른 수지의 선택과 관련된 내용에 대해서는 후술한다. 수지층(110)은 통상적인 스핀 코팅법, 디스펜싱법(dispensing) 등을 사용하여 형성하는 것이 바람직하다.Next, a resin layer 110 for applying a nanoimprint process (or a nanoimprint lithography process) is formed on the sapphire substrate 100. The material of the resin layer 110 is appropriately selected according to the nanoimprint method, and includes a thermoplastic resin or an ultraviolet curable resin. Details related to the selection of the resin according to the nanoimprint method will be described later. The resin layer 110 is preferably formed using a conventional spin coating method, a dispensing method, or the like.

다음으로, 소정의 패턴이 형성되어 있는 몰드(120)를 준비한다. 몰드(120)의 제조 과정은 다음과 같은 통상적인 방법을 따르면 된다.Next, the mold 120 in which the predetermined pattern is formed is prepared. The manufacturing process of the mold 120 may follow the conventional method as follows.

일반적으로 몰드는 가공이 용이한 실리콘 기판이 사용되는데, 경우에 따라 투명한 몰드가 필요한 경우에는 유리 기판이 사용되기도 한다. 이러한 실리콘 기판 상에 감광성 수지층을 도포한 후 전자빔 리소그래피나 레이저 간섭 리소그래피 공정 및 식각 공정을 수행하여 소정의 패턴을 형성한다. 한편, 실리콘 기판 상에 바로 패턴을 형성하는 상기 방식 대신에, 실리콘 기판 상에 실리콘 산화막을 증착하고 이 실리콘 산화막 상에 패턴을 형성하여 몰드를 제조할 수도 있다.In general, a mold is used a silicon substrate that is easy to process, in some cases a glass substrate is used when a transparent mold is required. After the photosensitive resin layer is coated on the silicon substrate, electron beam lithography, laser interference lithography, and etching processes are performed to form a predetermined pattern. Instead of forming the pattern directly on the silicon substrate, a mold may be manufactured by depositing a silicon oxide film on the silicon substrate and forming a pattern on the silicon oxide film.

상술한 바와 같이, PSS(patterned sapphire substrate)의 제조 목적이 발광 다이오드에서 광의 난반사에 의해 광 방출 효율이 증가되도록 사파이어 기판(100) 상에 요철 구조를 도입하는 것임을 고려할 때, 몰드(120) 상에 제조되는 패턴은 복수개의 볼록부와 오목부를 포함하도록 제조되는 것이 바람직하다. 또한, 광의 난반사에 의한 광 방출 효율의 향상치는 패턴의 크기, 형상, 주기 등에 따라서 크게 달라지는 것임을 고려할 때, 몰드(120) 상에 제조되는 패턴은 서브 마이크론급의 크기의 사다리꼴 형상의 볼록부(121)와 오목부(122)를 포함하도록 제조되는 것이 바람직하다. 그러나, 몰드(120) 상에 형성되는 패턴의 형상은 반드시 사다리꼴일 필요는 없으며 경우에 따라서는 일반적인 직사각형일 수도 있다.As described above, considering that the purpose of manufacturing a patterned sapphire substrate (PSS) is to introduce an uneven structure on the sapphire substrate 100 so that the light emission efficiency is increased by the diffuse reflection of light in the light emitting diode, The pattern to be produced is preferably manufactured to include a plurality of convex portions and concave portions. Further, considering that the improvement value of the light emission efficiency due to the diffuse reflection of light varies greatly depending on the size, shape, period, etc. of the pattern, the pattern manufactured on the mold 120 has a trapezoidal convex portion 121 having a submicron size. ) And the recess 122 are preferably manufactured. However, the shape of the pattern formed on the mold 120 does not necessarily have to be trapezoidal, and in some cases, may be a general rectangle.

이와 같이 수지층(110)이 형성된 사파이어 기판(100)과 소정의 패턴(121, 122)이 형성된 몰드(120)의 준비가 완성된 후 실제 나노 임프린트 공정이 진행된다.As such, after the preparation of the sapphire substrate 100 having the resin layer 110 and the mold 120 having the predetermined patterns 121 and 122 is completed, the actual nanoimprint process is performed.

도 1a에 도시한 바와 같이, 패턴(121, 122)이 형성된 몰드(120)와 수지층(110)이 형성된 기판(100)을 서로 대응시킨다. 이때, 나노 임프린트 공정에 의해 정확한 패턴의 전사가 이루어지기 위해서는 소정의 정렬(alignment) 과정이 필요할 수 있다. 그 후, 기판(100)과 몰드(120)에 소정의 압력(예를 들어, 1,000 psi 정도)을 인가하여 양자를 압착한다. 이러한 압착 과정을 통해 몰드에 형성된 패턴(121, 122)이 수지층(110)에 임프린트(전사)된다.As shown in FIG. 1A, the mold 120 on which the patterns 121 and 122 are formed and the substrate 100 on which the resin layer 110 is formed correspond to each other. In this case, a predetermined alignment process may be required in order to accurately transfer the pattern by the nanoimprint process. Thereafter, a predetermined pressure (for example, about 1,000 psi) is applied to the substrate 100 and the mold 120 to compress the both. Through the pressing process, the patterns 121 and 122 formed on the mold are imprinted (transferred) on the resin layer 110.

임프린트 과정에서는 소정의 온도가 필요하다. 임프린트 온도는 사용되는 수지층에 따라 달라진다. PMMA(polymethylmethacrylate)로 대표되는 열가소성 수지로 수지층을 형성하는 경우에는 180℃ 이상의 고온이 필요하다. 이와 같이 열가소성 수지를 사용하여 고온 고압 하에서 임프린트 과정을 수행하는 방법을 열 임프린트법(thermal imprint) 또는 핫 엠보싱법(hot embossing)이라고 한다.The imprint process requires a predetermined temperature. The imprint temperature depends on the resin layer used. When forming a resin layer from the thermoplastic resin represented by PMMA (polymethylmethacrylate), high temperature of 180 degreeC or more is required. As such, a method of performing an imprint process under high temperature and high pressure using a thermoplastic resin is referred to as thermal imprint or hot embossing.

그러나, 열 임프린트법은 고온 고압의 조건에서 임프린트를 수행함으로써 몰드의 양각 부분(볼록부)이 PMMA와 접촉시 변형되거나 파손되는 문제점이 있다. 또한, 기판과 몰드의 열팽창 계수의 차이로 인하여 양자의 오정렬의 문제점도 고려해 야 한다.However, the thermal imprint method has a problem in that an embossed portion (convex portion) of the mold is deformed or broken when it is in contact with the PMMA by performing imprinting under high temperature and high pressure. In addition, due to the difference in thermal expansion coefficient between the substrate and the mold, the problem of misalignment of both should also be considered.

이와 같은 열 임프린트법의 문제점을 해결하기 위하여 개발된 것이 자외선 나노 임프린트(UV nano imprint)법이다. 자외선 나노 임프린트법은 열가소성 수지 대신에 자외선으로 경화되는 자외선 경화 수지를 시용함으로써 상온 또는 극히 낮은 온도에서 임프린트가 가능한 방법이다. 물론 자외선 나노 임프린트법의 사용을 위해서는 기판 및 몰드는 자외선이 투과할 수 있도록 유리 또는 폴리머와 같은 투명 재질을 사용하여야 한다.The UV nano imprint method has been developed to solve the problems of the thermal imprint method. The ultraviolet nanoimprint method is a method capable of imprinting at room temperature or extremely low temperature by applying an ultraviolet curable resin that is cured with ultraviolet light instead of a thermoplastic resin. Of course, in order to use the UV nanoimprint method, the substrate and the mold must use a transparent material such as glass or polymer so that ultraviolet rays can transmit.

이러한 임프린트 과정을 통하여 수지층(110)에 몰드(120)의 패턴(121, 122)이 반전된 패턴(111, 112)이 형성된다. 다시 말하여, 몰드(120)의 양각(볼록부, 121)은 수지층(110)에서 음각(오목부, 112)이 되고 몰드(120)의 음각(오목부, 122)은 수지층(110)에서 양각(볼록부, 111)이 된다.Through the imprint process, patterns 111 and 112 in which the patterns 121 and 122 of the mold 120 are inverted are formed in the resin layer 110. In other words, the embossed portion (convex portion 121) of the mold 120 becomes the engraved portion (concave portion) 112 in the resin layer 110 and the engraved portion (concave portion, 122) of the mold 120 is the resin layer 110. Is embossed (convex, 111).

한편, 임프린트 수행시 몰드 패턴(121)의 높이와 수지층(110)의 두께의 차이에 따라 수지층(110) 상에는 잔여층(113)이 남게 될 수도 있다. 이는 수지층(110)의 두께를 정확하게 조절하기가 용이하지 않기 때문에 발생할 수 있는 현상으로서, 수지층(110)의 두께가 몰드 패턴(121)의 높이보다 두꺼운 경우에는 잔여층(34)이 생기게 마련이다. 잔여층(113)은 사파이어 기판(100)에 패턴 형성시 방해가 되는 것이므로 반드시 식각하여 제거해야 한다. 잔여층(113)의 식각 방법으로는 이방성 식각이 가능한 반응성 이온 식각(reactive ion etching)법을 사용하는 것이 바람직하다. 잔여층(113)의 재질은 수지이므로 식각 가스로는 산소 가스를 사용하면 된다.Meanwhile, when the imprint is performed, the remaining layer 113 may remain on the resin layer 110 according to the difference between the height of the mold pattern 121 and the thickness of the resin layer 110. This is a phenomenon that may occur because it is not easy to accurately adjust the thickness of the resin layer 110, the residual layer 34 is provided when the thickness of the resin layer 110 is thicker than the height of the mold pattern 121. to be. Since the remaining layer 113 is to interfere with the pattern formed on the sapphire substrate 100 must be removed by etching. As an etching method of the residual layer 113, it is preferable to use a reactive ion etching method capable of anisotropic etching. Since the material of the remaining layer 113 is resin, oxygen gas may be used as an etching gas.

도 1b는 산소 플라즈마를 이용하여 잔여층(113)을 제거하는 단계를 나타내는 도면으로서, 도 1b의 단계를 거치면 사파이어 기판(100) 상에 사다리꼴 형상의 볼록부(111)와 오목부(112)를 갖는 수지층(110)의 패턴이 남게 된다. 이때, 사다리꼴 형상의 볼록부 패턴(111)은 향후 PSS 제조를 위한 사파이어 기판(110) 식각시 마스크층의 역할을 하게 된다.FIG. 1B is a view illustrating a step of removing the residual layer 113 by using an oxygen plasma, and the trapezoidal convex portion 111 and the concave portion 112 are formed on the sapphire substrate 100 after the step of FIG. 1B. The pattern of the resin layer 110 to have remains. At this time, the trapezoidal convex pattern 111 serves as a mask layer when etching the sapphire substrate 110 for the future PSS manufacturing.

도 1c는 사다리꼴 형상의 볼록부 패턴(111)을 마스크층으로 하여 사파이어 기판(100)을 식각하는 단계를 나타내는 도면으로서, 도 1c의 단계를 거치면 마스크층(111)의 사다리꼴 형상에 따라 사파이어 기판(100) 상에도 사다리꼴 형상의 볼록부(101)와 오목부(102)를 갖는 패턴이 형성된다. 이때, 반드시 마스크층이 사다리꼴의 볼록부 패턴을 가져야만 사파이어 기판 상에도 사다리꼴의 볼록부 패턴이 형성되는 것은 아니고 마스크층이 일반적인 직사각형의 볼록부 패턴을 가지고 있어도 식각 방법을 적절하게 선택한다면 사파이어 기판 상에 사다리꼴의 볼록부 패턴을 형성할 수 있다. 더 나아가 사파이어 기판에 사다리꼴 형상의 볼록부 패턴을 형성할 수 있다면 마스크층의 형상은 자유롭게 선택할 수 있다.FIG. 1C illustrates a step of etching the sapphire substrate 100 using the trapezoidal convex pattern 111 as a mask layer, and the sapphire substrate (according to the trapezoidal shape of the mask layer 111 after the step of FIG. 1C). The pattern which has the trapezoidal convex part 101 and the recessed part 102 also is formed on 100. At this time, the mask layer must have a trapezoidal convex pattern so that the trapezoidal convex pattern is not formed on the sapphire substrate, and even if the mask layer has a general rectangular convex pattern, if the etching method is properly selected, The trapezoidal convex part pattern can be formed in. Further, if the trapezoidal convex pattern can be formed on the sapphire substrate, the shape of the mask layer can be freely selected.

사파이어 기판(100)의 식각 방법으로는 이방성 식각이 가능한 반응성 이온 식각법을 사용하는 것이 바람직하다. 기판(100)의 재질이 사파이어인 것을 감안할 때 식각 가스로는 BCl3 가스를 사용하는 것이 바람직하다.As an etching method of the sapphire substrate 100, it is preferable to use a reactive ion etching method capable of anisotropic etching. Given that the material of the substrate 100 is sapphire, it is preferable to use BCl 3 gas as an etching gas.

도 1d는 마스크층(111)을 식각하여 제거하는 단계를 나타내는 도면으로서, 도 1d의 단계를 거치면 최종적으로 사다리꼴 형상의 볼록부와 오목부를 포함하는 패턴이 형성된 PSS(100a)가 완성된다. 마스크층(111)의 식각 방법으로는 습식 식각법(wet etching)을 사용하는 것이 바람직하다.FIG. 1D is a view illustrating a step of etching and removing the mask layer 111. After the step of FIG. 1D, a PSS 100a having a pattern including a trapezoidal convex portion and a concave portion is finally completed. As an etching method of the mask layer 111, it is preferable to use wet etching.

이로써 본 발명에서는 사파이어 기판 상에 통상적인 포토리소그래피 공정을 이용하여 레지스트 패턴 형성 후 이를 마스크로 사파이어 기판을 식각하는 고가의 포토리소그래피 공정 대신에 경제적인 나노 임프린트 공정을 이용하여 서브 마이크론급 패턴을 갖는 PSS를 제조함으로써 종래기술에 비하여 광 방출 효율이 크게 향상된 PSS를 보다 낮은 단가로 간편하게 제조할 수 있다는 이점이 있다.Thus, in the present invention, PSS having a submicron-class pattern using an economical nanoimprint process instead of an expensive photolithography process in which a resist pattern is formed on a sapphire substrate using a conventional photolithography process and then etched the sapphire substrate with a mask. By manufacturing the PSS has the advantage that can be easily produced at a lower cost than PSS with a significantly improved light emission efficiency.

한편, 상기에서는 본 발명의 PSS 제조 과정이 사파이어 기판의 양면 중 어느 한 면에 대해서만 적용되는 것으로 설명되어 있지만 반드시 이에 한정되는 것은 아니며, 상기의 제조 과정을 사파이어 기판의 양 면에 동일하게 적용하면 도 1e에 도시한 바와 같이 사파이어 기판의 양 면에 동일하게 사다리꼴의 볼록부와 오목부를 포함하는 패턴을 갖는 PSS(100b)를 제조하는 것도 가능하다. 물론, PSS(100b)의 경우에는 기판 양 면에 패턴을 가지고 있으므로 PSS(100a)의 경우보다 경계면에서 광의 전반사가 줄어들고 난반사가 일어날 확률이 커져서 그 결과 발광 다이오드의 광 방출 효율을 더 높일 수 있다.Meanwhile, the PSS manufacturing process of the present invention is described as being applied only to one side of both sides of the sapphire substrate, but is not necessarily limited thereto. As shown in FIG. 1E, it is also possible to manufacture the PSS 100b having a pattern including trapezoidal convex portions and concave portions on both sides of the sapphire substrate. Of course, since the PSS 100b has patterns on both sides of the substrate, total reflection of light is reduced and diffuse reflection is more likely at the interface than in the case of the PSS 100a, and as a result, the light emission efficiency of the light emitting diode can be further increased.

이상에서 설명한 PSS(100a, 100b)는 탑 에미팅(top emitting) 발광 다이오드 또는 플립칩(flip chip) 발광 다이오드에 적용될 수 있다.The PSSs 100a and 100b described above may be applied to a top emitting light emitting diode or a flip chip light emitting diode.

도 2a 및 도 2b는 도 1의 방법으로 제조된 PSS를 적용한 탑 에미팅 발광 다이오드의 구성을 나타내는 도면으로서, 도 2a는 PSS(100a)가 적용된 탑 에미팅 발광 다이오드(200A)의 구성을 도 2b는 PSS(100b)가 적용된 탑 에미팅 발광 다이오 드(200B)의 구성을 각각 나타내고 있다.2A and 2B are views showing the configuration of the top emitting light emitting diode to which the PSS manufactured by the method of FIG. 1 is applied, and FIG. 2A is a configuration of the top emitting light emitting diode 200A to which the PSS 100a is applied. Shows the configuration of the top emitting light emitting diode 200B to which the PSS 100b is applied.

도 2a 및 도 2b에 도시된 바와 같이, 탑 에미팅 발광 다이오드(200A, 200B)는 PSS(100a, 100b), n-GaN층(210), 활성층(240), p-GaN층(250), 투명 전도층(270), n 전극층(230), p 전극층(260)을 포함하여 구성된다. 탑 에미팅 발광 다이오드의 구성에 대한 상세한 설명은 생략한다.As shown in FIGS. 2A and 2B, the top emitting light emitting diodes 200A and 200B include the PSSs 100a and 100b, the n-GaN layer 210, the active layer 240, the p-GaN layer 250, and the like. The transparent conductive layer 270, the n electrode layer 230, and the p electrode layer 260 are included. Detailed description of the configuration of the top emitting light emitting diode is omitted.

도 3a 및 도 3b는 도 1의 방법으로 제조된 PSS를 적용한 플립칩 발광 다이오드의 구성을 나타내는 도면으로서, 도 3a는 PSS(100a)가 적용된 플립칩 발광 다이오드(300A)의 구성을 도 3b는 PSS(100b)가 적용된 플립칩 발광 다이오드(300B)의 구성을 각각 나타내고 있다.3A and 3B illustrate a configuration of a flip chip light emitting diode to which the PSS manufactured by the method of FIG. 1 is applied, and FIG. 3A illustrates a configuration of a flip chip LED 300A to which the PSS 100a is applied. The configuration of the flip chip light emitting diode 300B to which 100b is applied is shown, respectively.

도 3a 및 도 3b에 도시된 바와 같이, 플립칩 발광 다이오드(300A, 300B)는 도 2a 및 도 2b의 탑 에미팅 발광 다이오드를 구성하는 층들 이외에 범프층(350, 380)과 서브마운트층(360)을 더 포함한다. 즉, 플립칩 발광 다이오드(300A, 300B)는 p 전극층(340)과 n 전극층(370) 상부에 각각 범프층(350, 380)이 형성되고, 범프층(350, 380)의 상부에는 서브마운트층(360)이 형성되는 구조를 갖는다. 플립칩 발광 다이오드의 구성에 대한 상세한 설명은 생략한다.As shown in FIGS. 3A and 3B, the flip chip light emitting diodes 300A and 300B may include the bump layers 350 and 380 and the submount layer 360 in addition to the layers constituting the top emitting light emitting diodes of FIGS. 2A and 2B. More). That is, in the flip chip LEDs 300A and 300B, bump layers 350 and 380 are formed on the p-electrode layer 340 and the n-electrode layer 370, respectively, and the sub-mount layer is formed on the bump layers 350 and 380. 360 has a structure in which it is formed. Detailed description of the configuration of the flip chip light emitting diode is omitted.

본 발명에 따른 탑 에미팅 발광 다이오드(200A, 200B) 및 플립칩 발광 다이오드(300A, 300B)는 서브 마이크론급의 사다리꼴 형상의 패턴을 일면 또는 양면에 갖는 PSS(100a, 100b)를 채용하고 있기 때문에 활성층에서 방출된 광이 경계면에서 전반사를 일으켜 광 방출 효율이 떨어지는 문제와 이로 인한 발광 다이오드의 발열 문제를 해결할 수 있다. 다시 말하여, 본 발명에 따른 PSS를 발광 다이오드에 적 용하는 경우 광 방출 효율이 증가하고 그 만큼 다이오드 자체의 발열량을 줄일 수 있는 이점이 있다.Since the top emitting light emitting diodes 200A and 200B and the flip chip light emitting diodes 300A and 300B according to the present invention employ PSSs 100a and 100b having a submicron trapezoidal pattern on one side or both sides, The light emitted from the active layer causes total reflection at the interface, thereby reducing the light emission efficiency and the heat generation problem of the light emitting diode. In other words, when the PSS according to the present invention is applied to a light emitting diode, there is an advantage in that the light emission efficiency is increased and the amount of heat generated by the diode itself is reduced by that amount.

도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 사파이어 기판의 제조 방법의 구성을 나타내는 도면.1A to 1D are views showing the configuration of a method of manufacturing a sapphire substrate according to an embodiment of the present invention.

도 2a 내지 도 2b는 도 1의 방법으로 제조된 사파이어 기판을 적용한 탑 에미팅 발광 다이오드의 구성을 나타내는 도면.2A to 2B are views showing the configuration of a top emitting light emitting diode to which a sapphire substrate manufactured by the method of FIG. 1 is applied.

도 3a 내지 도 3b는 도 1의 방법으로 제조된 사파이어 기판을 적용한 플립칩 발광 다이오드의 구성을 나타내는 도면.3A to 3B are views showing the configuration of a flip chip light emitting diode to which a sapphire substrate manufactured by the method of FIG. 1 is applied.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for main parts of the drawings>

100: 사파이어 기판100: sapphire substrate

100a, 100b: PSS100a, 100b: PSS

110: 수지층110: resin layer

120: 몰드120: mold

101, 111, 121: 볼록부101, 111, 121: convex

102, 112, 122: 오목부102, 112, 122: recessed portion

113: 잔여층113: residual layer

200A, 300A: 탑 에미팅 발광 다이오드200 A, 300 A: Top-emitting LED

200B, 300B: 플립칩 발광 다이오드200B, 300B: flip chip light emitting diode

Claims (12)

고효율 발광 다이오드용 기판의 제조 방법으로서,As a method of manufacturing a substrate for a high efficiency light emitting diode, (a) 기판 상에 수지층을 형성하는 단계;(a) forming a resin layer on the substrate; (b) 소정의 패턴을 갖는 몰드를 이용하여 상기 기판 상에 마스크층을 형성하는 단계;(b) forming a mask layer on the substrate using a mold having a predetermined pattern; (c) 상기 마스크층을 이용하여 상기 기판을 식각하는 단계; 및(c) etching the substrate using the mask layer; And (d) 상기 마스크층을 제거하는 단계(d) removing the mask layer 를 포함하되,Including, 상기 (a) 내지 (d) 단계를 상기 기판의 양면에 대하여 동일하게 반복하는 것는 것을 특징으로 하는 방법.And repeating steps (a) to (d) with respect to both sides of the substrate. 제1항에 있어서,The method of claim 1, 상기 기판은 사파이어인 것을 특징으로 하는 방법.And said substrate is sapphire. 제1항에 있어서,The method of claim 1, 상기 수지층은 열가소성 수지층 또는 자외선 경화성 수지층인 것을 특징으로 하는 방법.And the resin layer is a thermoplastic resin layer or an ultraviolet curable resin layer. 제1항에 있어서,The method of claim 1, 상기 (b) 단계에서 상기 마스크층을 형성하는 방법은 열 임프린트(thermal imprint)법 또는 자외선 임프린트(UV imprint)법을 포함하는 것을 특징으로 하는 방법.The method of forming the mask layer in the step (b) comprises a thermal imprint method or a UV imprint method. 제1항에 있어서,The method of claim 1, 상기 소정의 패턴은 복수개의 사다리꼴 또는 직사각형의 볼록부를 포함하는 것을 특징으로 하는 방법.And said predetermined pattern comprises a plurality of trapezoidal or rectangular convex portions. 제1항에 있어서,The method of claim 1, 상기 (c) 단계에서 상기 기판을 식각하기 전에 잔여 수지층을 식각하는 것을 특징으로 하는 방법.Etching the remaining resin layer before etching the substrate in the step (c). 제6항에 있어서,The method of claim 6, 상기 잔여 수지층은 산소 플라즈마를 이용하여 식각하는 것을 특징으로 하는 방법.And the remaining resin layer is etched using oxygen plasma. 제2항에 있어서,The method of claim 2, 상기 (c) 단계에서 상기 기판은 BCl3 플라즈마를 이용하여 식각하는 것을 특징으로 하는 방법.In the step (c), the substrate is characterized in that the etching using the BCl 3 plasma. 제1항에 있어서,The method of claim 1, 상기 (c) 단계 후에 상기 기판 상에 사다리꼴의 볼록부를 포함하는 패턴이 형성되는 것을 특징으로 하는 방법.After the step (c), a pattern comprising trapezoidal convex portions is formed on the substrate. 삭제delete 제1항 내지 제9항 중 어느 한 항의 제조 방법에 의해 제조된 기판을 포함하는 것을 특징으로 하는 고효율 발광 다이오드.A high efficiency light emitting diode comprising a substrate produced by the method of any one of claims 1 to 9. 제11항에 있어서,The method of claim 11, 상기 발광 다이오드의 구조는 탑 에미팅(top emitting) 구조 또는 플립칩(flip chip) 구조인 것을 특징으로 하는 고효율 발광 다이오드.The light emitting diode has a top emitting structure or a flip chip structure.
KR1020080042015A 2008-05-06 2008-05-06 Method For Fabricating Sapphire Substrate Of High Efficiency Light Emitting Diode KR100994034B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080042015A KR100994034B1 (en) 2008-05-06 2008-05-06 Method For Fabricating Sapphire Substrate Of High Efficiency Light Emitting Diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080042015A KR100994034B1 (en) 2008-05-06 2008-05-06 Method For Fabricating Sapphire Substrate Of High Efficiency Light Emitting Diode

Publications (2)

Publication Number Publication Date
KR20090116212A KR20090116212A (en) 2009-11-11
KR100994034B1 true KR100994034B1 (en) 2010-11-11

Family

ID=41601007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080042015A KR100994034B1 (en) 2008-05-06 2008-05-06 Method For Fabricating Sapphire Substrate Of High Efficiency Light Emitting Diode

Country Status (1)

Country Link
KR (1) KR100994034B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233062B1 (en) * 2012-04-18 2013-02-19 (주)휴넷플러스 Method for fabricating nano patterned substrate for high efficiency nitride based light emitting diode
KR101233063B1 (en) * 2012-04-19 2013-02-19 (주)휴넷플러스 Method for fabricating nano patterned substrate for high efficiency nitride based light emitting diode
KR101447083B1 (en) * 2013-01-03 2014-10-06 주식회사 에이앤디코퍼레이션 Method for forming surface patterns of sapphire substrate
KR101720895B1 (en) * 2016-01-20 2017-03-29 경희대학교 산학협력단 Nanoimprinting method
JP6841198B2 (en) * 2017-09-28 2021-03-10 豊田合成株式会社 Manufacturing method of light emitting element

Also Published As

Publication number Publication date
KR20090116212A (en) 2009-11-11

Similar Documents

Publication Publication Date Title
EP2940741B1 (en) Reversely-installed photonic crystal led chip and method for manufacturing same
US8263995B2 (en) Three dimensional features on light emitting diodes for improved light extraction
KR101233062B1 (en) Method for fabricating nano patterned substrate for high efficiency nitride based light emitting diode
TWI528584B (en) Method for fabricating nano patterned substrate for high efficiency nitride based light emitting diode
JP2007168066A (en) Manufacturing method of substrate with nanostructure formed thereon, light emitting element, and its manufacturing method
KR20140030311A (en) Optical substrate and semiconductor light-emitting element
KR100994034B1 (en) Method For Fabricating Sapphire Substrate Of High Efficiency Light Emitting Diode
JP2009054882A (en) Manufacturing method of light emitting device
CN103597619A (en) Method for manufacturing element
KR101023135B1 (en) Lihgt Emitting Diode with double concave-convex pattern on its substrate and manufacturing method thereof
US10090437B2 (en) LED having etched light emitting surface for increased light extraction
KR100957570B1 (en) Method For Fabricating Substrate For High Efficiency Light Emitting Diode
JP5794963B2 (en) Light emitting diode
US20130126929A1 (en) Method for manufacturing nano-imprint mould, method for manufacturing light-emitting diode using the nano imprint mould manufactured thereby, and light-emitting diode manufactured thereby
JP2013532908A (en) Manufacturing method of nanoimprint mold, manufacturing method of light emitting diode using nanoimprint mold manufactured by this method, and light emitting diode manufactured by this method
JP5794964B2 (en) Light emitting diode
KR20160092635A (en) Nano imprint mold manufacturing method, light emitting diode manufacturing method and light emitting diode using the nano imprint mold manufactured by the method
TW201513394A (en) Substrate and method for manufacturing same, light-emitting element and method for manufacturing same, and device having substrate or light-emitting element
KR100875988B1 (en) Method for patterning p type semiconductor layer in light emitting diode
Lee et al. The influence of nanoimprinting surface structures on the optical efficiency of GaN-based LEDs
KR101364722B1 (en) Method of fabricating nano imprint mold, nano imprint mold fabricated by the method and method of fabricating light emitting diode with the nano imprint mold
TWI501422B (en) A method for making light-emitting diode
KR101221075B1 (en) Method of manufacturing gallium nitride based light emitting diodes using nano imprinting and light emitting diode element using the same
KR20090076327A (en) Stamp for nano-imprint and method for manufacturing light emitting device using the same
KR101216664B1 (en) method for manufacturing high-brightness LED using diffractive optical elements and high-brightness LED using thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee