KR100991122B1 - 데이터 패킷 전송 방법 및 디바이스 - Google Patents

데이터 패킷 전송 방법 및 디바이스 Download PDF

Info

Publication number
KR100991122B1
KR100991122B1 KR1020030035877A KR20030035877A KR100991122B1 KR 100991122 B1 KR100991122 B1 KR 100991122B1 KR 1020030035877 A KR1020030035877 A KR 1020030035877A KR 20030035877 A KR20030035877 A KR 20030035877A KR 100991122 B1 KR100991122 B1 KR 100991122B1
Authority
KR
South Korea
Prior art keywords
network
packet
data packet
data
sent
Prior art date
Application number
KR1020030035877A
Other languages
English (en)
Other versions
KR20030095992A (ko
Inventor
쟝-샤를르 길레모
끌로드 샤펠
띠에리 타피에
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20030095992A publication Critical patent/KR20030095992A/ko
Application granted granted Critical
Publication of KR100991122B1 publication Critical patent/KR100991122B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은, 두 개의 데이터 네트워크 사이에 데이터 패킷을 전송하기 위한 디바이스로서,
- 제 1 네트워크로부터 발생된 데이터 패킷을 저장하기 위한 수단과,
- 제 2 네트워크로 보내질 데이터 패킷을 저장하기 위한 수단과,
- 제 1 네트워크로부터 발생된 데이터 패킷을 필터링하며, 상기 데이터 패킷이 제 2 네트워크로 보내지는 것인지를 결정하기 위해 상기 데이터 패킷을 정렬(sorting)하기 위한 수단과,
- 데이터 패킷이 제 2 네트워크로 보내지는 것일 때 제 1 저장 수단으로부터 제 2 저장 수단으로 데이터 패킷을 전송하기 위한 수단을 포함하는 디바이스에 관한 것이다.
이 디바이스는,
- 디바이스 내의 전송 시간을 모든 데이터 패킷에 대해 일정하게 하기 위해, 제 2 네트워크로 보내질 데이터 패킷을 제 2 저장 수단에 기록하는 동작을 제 1 저장 수단으로부터 상기 데이터 패킷을 판독하는 동작에 슬레이브(slave)시키기 위한 수단을 포함한다.

Description

데이터 패킷 전송 방법 및 디바이스{METHOD AND DEVICE FOR TRANSFERRING DATA PACKETS}
도 1은 본 발명의 실시예에 따른 디바이스(1)의 예시적인 구현을 도시한 도면.
<도면 주요 부분에 대한 부호의 설명>
1: 데이터 패킷 전송 디바이스 2: 메모리 모듈
3: PID 복구 모듈 4: 패킷 끝 검출 모듈
5: 패킷 길이 카운터 6, 7: PID 처리 기간 보상 모듈
본 발명은 적어도 두 개의 데이터 네트워크 사이에 데이터 패킷을 전송하기 위한 디바이스 및 방법에 관한 것이다.
본 발명은 좀더 상세하게는 게이트웨이를 통해 네트워크를 상호 연결하는 것에 관한 것이다.
네트워크를 상호 연결할 때, 입력되는 스트림을 목적지 네트워크 또는 네트워크들로 전송하기 위해 이들을 적응시키는 것이 필요하다.
이러한 적응은 종종 여러 인자, 특히 여러 네트워크의 특징 및 또한 입력되는 스트림의 포맷에 관련된 제약에 관련되어 있다.
데이터 패킷이 게이트웨이에 도달할 때, 이들을 후속하는 네트워크로 전송하기 위해 이들을 처리하는 것이 필요하다.
IEEE-1394 유형의 로컬 오디오/비디오 분배 네트워크에서, MPTS(Multiple Programs Transport Stream) 유형의 입력 스트림을 안전하게 하며 로컬 사용자의 요구에 적응시키기 위해 이것을 변경하는 것이 타당하다.
기존의 디바이스는 프로세서 유형의 외부 디바이스에 의해 제어되는 게이트웨이에 의해 수행되는 스트림 적응 기반 솔루션을 제안한다. 이들 프로세서는 종종 매우 혼잡하며, 그러므로 데이터 패킷의 처리 시간을 보장하는 것이 어렵다. 이것은 다양한 문제를 야기하며, 특히 이러한 프로세서는 좀처럼 게이트웨이에서 데이터 패킷을 위한 일정한 처리 시간을 보장할 수 없다.
그러므로, 본 발명은 언급한 결점을 해결할 수 있는 디바이스를 제안한다.
이를 위해, 본 발명은, 적어도 두 개의 데이터 네트워크 사이에 데이터 패킷을 전송하기 위한 디바이스로서,
- 제 1 네트워크로부터 발생한 데이터 패킷을 저장하기 위한 제 1 수단과,
- 적어도 하나의 제 2 네트워크로 보내질 데이터 패킷을 저장하기 위한 제 2 수단과,
- 제 1 네트워크로부터 발생한 데이터 패킷을 필터링하여, 상기 데이터 패킷 이 적어도 하나의 제 2 네트워크로 보내질 것인지를 결정하기 위해 상기 데이터 패킷을 정렬하기 위한 수단과,
- 데이터 패킷이 적어도 하나의 제 2 네트워크로 보내지는 것일 때, 데이터 패킷을 제 1 저장 수단으로부터 적어도 제 2 저장 수단으로 전송하기 위한 수단을 포함하는 디바이스를 제안한다.
본 발명에 따라, 이 디바이스는,
- 디바이스 내의 전송 시간이 모든 데이터 패킷에 대해 일정하게 되도록, 적어도 하나의 제 2 네트워크로 보내질 데이터 패킷을 제 2 저장 수단으로 기록하는 동작을 상기 데이터 패킷을 제 1 저장 수단으로부터 판독하는 동작에 슬레이브(slave)시킴으로써 데이터 패킷을 적어도 두 개의 저장 수단으로 및 이들 저장 수단으로부터 기록하고 판독하기 위한 수단을 포함한다.
이렇게, 디바이스는 외부 설비의 간섭 없이 패킷의 전송을 제공하도록 아마도 동작할 수 있으며, 필요할 때면 게이트웨이에서 데이터 패킷에 대해 일정한 전송 시간을 제공할 수 있다.
이 디바이스는 아마도 프로세서와 같은 외부 디바이스로 하여금 예컨대 오디오 비디오 유형 스트림의 경우에 요구되는 높은 스트림 처리량 및 처리될 데이터의 양으로 인해 매우 제약을 주는 실시간 작업이라는 짐을 지지 않게 할 수 있다.
디바이스에 도달한 데이터 패킷은, 이들이 또 다른 네트워크 또는 방송을 다룰 때는 디바이스에 연결된 몇 개의 네트워크로 보내질 것인지를 확인하기 위해 필터링된다. 그런 다음, 필터링된 패킷은 제 2 저장 수단으로 송신된다.
제 1 저장 수단으로부터의 판독 동작과 제 2 저장 수단으로의 기록 동작을 위한 클록의 슬레이브 동작은 디바이스 내부의 동기화를 보장하며, 그에 따라 제 2 네트워크로 보내질 패킷에 대해 일정한 전송 시간에 부합하게 할 수 있다.
바람직한 실시예에 따라, 디바이스는, 소위 신호화 패킷인 데이터 패킷을 제 1 네트워크로부터 수신된 패킷과 제 2 네트워크로 송신되는 패킷 사이에 동기적으로 삽입하여 이들을 제 2 네트워크로 송신하기 위해, 적어도 하나의 제 2 네트워크로 보내지지 않을 제 1 네트워크로부터 발생한 데이터 패킷을 이들 소위 신호화 패킷인 데이터 패킷으로 대체하기 위한 수단을 포함한다.
제 1 네트워크로부터 발생한 특정한 데이터 패킷이 제 2 네트워크로 보내지지 않을 때, 이때 제 2 네트워크로 송신될 데이터스트림은, 유리하게는 다른 데이터 패킷, 특히 그 시간 제약이 약하며 그러므로 분명치 않은 순간에 삽입될 수 있는 신호화 패킷을 삽입할 수 있는 구멍(hole)을 포함한다.
바람직한 실시예에 따라, 각 데이터 및 신호화 패킷은 적어도 하나의 식별자와 관련되며, 필터링 수단은,
- 적어도 하나의 제 2 네트워크 상에서 송신될 데이터 패킷의 식별자를 포함하는 표와,
- 외부 디바이스로 송신될 데이터 패킷의 식별자를 포함하는 표와,
- 제 1 네트워크로부터 수신된 데이터 패킷의 식별자를 추출하기 위한 수단과,
- 제 1 네트워크로부터 입력되는 데이터 패킷의 식별자를 상기 표에 존재하 는 식별자와 비교하기 위한 수단을 포함한다.
그에 따라, 이 디바이스는 제 1 네트워크로부터 제 2 네트워크로 데이터를 전송하는 동안 외부 디바이스의 간섭 없이 필터링을 아마도 수행할 수 있게 하는 추가적인 수단을 포함한다.
바람직한 실시예에 따라, 신호화 패킷은 제 1 네트워크로부터 수신된 패킷이며 외부 디바이스에 의해 변경된 패킷이다.
이러한 방식으로, 신호화 패킷은, 이들 패킷이 또 다른 네트워크로 송신될 때 아마도 변경되어 재삽입될 수 있다. 외부 디바이스에 의한 간섭은 식별자를 포함하는 표를 업데이트하는 동안에 간섭이 이루어지며, 그러므로 디바이스에서 데이터 패킷을 전송하는 것과는 관련되지 않으며, 그러므로 디바이스에서의 패킷에 대한 전송 시간을 제어할 수 있게 한다.
바람직한 실시예에 따라, 디바이스는,
- 제 1 네트워크로부터 수신되며 외부 디바이스로 보내질 신호화 패킷을 저장하기 위한 수단과,
- 외부 디바이스로부터 수신되며, 제 1 네트워크로부터 수신된 패킷과 제 2 네트워크로 송신되는 패킷 사이에 동기적으로 삽입될 신호화 패킷을 저장하기 위한 수단을 포함한다.
바람직한 실시예에 따라, 디바이스는 스트림 액세스 제어 패킷을 제 1 네트워크로부터 수신된 패킷과 제 2 네트워크로 송신되는 패킷 사이에 동기적으로 삽입함으로써 이들을 제 2 네트워크로 송신하기 위해 이들 제어 패킷을 삽입하기 위한 수단을 포함한다.
데이터의 내용을 보호하는 것과 관련되어 사용되는 스트림 디스크램블링 동작을 허용하는 액세스 제어 패킷이 그에 따라 아마도 삽입될 수 있다. 그러므로, 이것은 특히 제한되지 않고 사용될 수 없고 조작될 수 없는 내용을 갖는 데이터를 전송하는 동안에는 적절하다.
바람직한 실시예에 따라, 제 1 네트워크로부터 적어도 하나의 제 2 네트워크로 데이터 패킷을 전송하기 위한 수단은 필터링 수단에 의해 데이터 패킷을 처리할 시간에 대응하는 일정한 시간에 각 데이터 패킷을 전송할 수 있게 된다.
이것은 스트림의 완전성(integrity)을 보존하게 할 수 있다.
본 발명은 또한,
- 제 1 네트워크로부터 발생된 데이터 패킷을 제 1 저장 수단에 저장하는 단계와,
- 적어도 하나의 제 2 네트워크로 보내질 데이터 패킷을 제 2 저장 수단에 저장하는 단계와,
- 상기 패킷이 적어도 하나의 제 2 네트워크로 보내질 것인지를 결정하기 위해 상기 패킷을 필터링하도록 제 1 네트워크로부터 발생된 데이터 패킷을 필터링하는 단계와,
- 데이터 패킷이 적어도 하나의 제 2 네트워크로 보내질 때 데이터 패킷을 제 1 저장 수단으로부터 적어도 제 2 저장 수단으로 전송하는 단계를 포함하는, 적어도 두 개의 네트워크 사이에 데이터 패킷을 전송하기 위한 방법으로서,
- 적어도 하나의 제 2 네트워크로 보내질 데이터 패킷을 제 2 저장 수단에 기록하는 동작을 상기 데이터 패킷을 제 1 저장 수단으로부터 판독하는 동작에 슬레이브시킴으로써 데이터를 적어도 두 개의 저장 수단으로 및 이러한 저장 수단으로부터 판독하고 기록하는 단계를 더 포함하는 것을 특징으로 하는 데이터 패킷 전송 방법에 관한 것이며, 상기 방법은 바람직하게는 본 발명에 따른 디바이스에서 구현된다.
본 발명은 또한 컴퓨터 상에서 실행될 때, 본 발명에 따라 데이터 패킷을 전송하기 위한 방법의 단계를 실행하기 위한 프로그램 코드 명령을 포함하는 컴퓨터 프로그램 제품에 관한 것이다.
본 발명은 첨부된 하나의 도 1을 참조하여 전적으로 비제한적이며 유리하게 예시적인 실시예 및 구현 모드에 의해 더 잘 이해되며 예시될 것이며, 이러한 도 1은 본 발명의 실시예에 따라 디바이스(1)의 예시적인 구현을 나타낸다.
도 1은 데이터 수신 포트와 목적지 포트인 단 두 개의 포트가 표시되어 있는 실시예를 나타낸다. 본 발명은 또한 수 개의 입력 포트와 수 개의 목적지 포트를 갖는 디바이스에 적용된다.
모듈(2)은 적어도 오디오 비디오 데이터 패킷의 크기인 용량을 갖는 예컨대 FIFO(First In-First Out) 유형의 버퍼 메모리로 구성된다.
모듈(2)은 예컨대 튜너 유형의 디바이스로부터 수신된 오디오 비디오 데이터를 나타내는 신호, "Avdata from tuner"를 입력에서 수신하며, 이것은, 예컨대 입 력 네트워크가 오디오 비주얼 네트워크이고, 게이트웨이가 위성 또는 케이블 디코더 유형의 디바이스 내에 있는 경우이다. 이러한 버스는 8-비트 버스이다.
이것은 또한 버스, "Avdata from tuner"상에서 나타난 데이터가 주어진 순간에 유효한지를 나타내는 신호, "Dvalid"를 입력에서 수신한다. 이 신호는 패킷의 지속기간에 걸쳐서 높은 수준의 활성 상태인 펄스의 형태를 취한다.
이것은 또한 모듈(2)의 입력에서 데이터를 샘플링하는 클록 신호 "Avclock"을 수신한다. 이 클록의 주파수는 버스, "Avdata from tuner" 상에서 입력 스트림의 처리량에 따라 변경되며, 0과 대략 10MHz 사이에 있다. 이 클록은 매우 불안정하며, 그 듀티율(duty ratio)은 공칭 값의 40%와 60%사이에서 변경될 수 있으며, 이것은 버스, "Avdata from tuner" 상에서 유효한 데이터가 있을 때만 존재할 수 있다.
모듈(2)은 또한 메모리 모듈(2)에서 수신된 데이터 패킷의 길이를 카운트하는 것을 책임지는 모듈(5)로부터 발생된 판독 신호 "Rd"를 입력에서 수신한다.
그러므로, 수신된 데이터 패킷의 크기와 데이터의 완전성은, 모듈(2)의 버퍼 메모리로 오디오 비디오 패킷을 기록하기 위한 클록인 케이블 또는 위성 튜너로부터 발생된 입력 클록과 시스템 클록에 대응하는 이 메모리로부터 판독하기 위한 클록 사이에 보장되며, 이것은 시스템 클록에 의한 패킷의 처리가 후속적으로 가능케 한다.
여기에 기술된 바람직한 실시예에서, 버스, "Avdata from tuner" 상에 운반되는 데이터 패킷은 MPEG-2 표준에 부합하며 188바이트의 길이를 갖는다.
메모리 모듈(2)에서의 데이터 판독은, 버스, "Avdata from tuner" 상의 데이터를 인에이블시키기 위한 신호가 디스에이블될 때 12.5MHz에 4가 곱해진, 즉 50MHz의 주파수에서 시스템 클록, "sysclk"으로 샘플링을 수행함으로써 시작한다. 클록, "sysclk"은 단연코 "Avclock"보다 더 크다. 데이터 판독은 또한 데이터 패킷이 그 전체가 메모리 모듈(2)에서 수신되는 조건에서만 수행될 수 있다.
모듈(4)은 입력 신호, "Dvalid"의 하강 에지(falling edge)를 검출하여 패킷의 끝을 검출하며, 모듈(4)이 패킷의 끝을 검출할 때, 모듈(4)은 메모리 모듈(2)에서의 판독에 관한 것으로 인정하게 하는 "packet read" 신호를 모듈(5)로 보낸다.
"packet read" 신호는 또한 모듈(7)로 보내지며, 이 모듈(7)은 이 신호를 모듈(3, 8 및 11)이 패킷 식별자를 처리하게 하는 기간만큼 지연시킨다. 모듈(7)은 모듈(12)로 보내질 "start of packet" 신호를 생성한다. 이 신호는 데이터 패킷의 메모리 모듈(13)로의 기록 동작의 시작을 지시하며, 이것은 시스템 클록의 기간인 폭을 갖는 펄스이며, 이것은 또한 처리될 새로운 오디오 비디오 패킷의 각 시작을 지시하는 "패킷 클록"이다.
메모리 모듈(13)은 유리하게는 FIFO 유형의 메모리로서 구현된다.
이러한 데이터 시퀀싱은 클록 템포의 변경시에 수신된 패킷의 크기뿐만 아니라 데이터의 완전성을 보장할 수 있게 하며, 이것은 시스템 클록에 의한 이들 패킷의 처리가 후속적으로 가능케 한다.
메모리 모듈(2)로부터 판독된 데이터 패킷은 버스(A1)를 통해서 모듈(6) 및 모듈(3)로 전송된다.
모듈(3)은 PID로 불리는 패킷 식별자를 복구하게 한다.
PID는 후속적으로 모듈(9)로 전송되며, 모듈(9)은 또 다른 네트워크가 아니라 프로세서(18)로 보내질 패킷의 식별자 표를 나타낸다. 이들은 예컨대 신호화 패킷일 수 있다. 표(9)는 버스(A5)에 의해 프로세서(18)로 링크되며, 버스(A5)는 기록, 판독, 패키지 선택(칩 선택으로도 알려짐), 어드레스 및 데이터와 같은 신호를 포함하는 메모리 액세스 유형의 버스이다.
모듈(9)은 8K 비트 용량(8192어드레스 x 1비트)의 이중 포트 RAM 유형 메모리로 구성되며, 모든 어드레스는 모든 가능한 PID의 전체 표를 스캐닝할 수 있게 한다. 프로세서는 모듈(10)에 의해 수신하기를 원하는 PID의 값에 대응하는 주소에 "1" 비트를 기록한다. 후속하여, 새로운 패킷이 나타날 때, 메모리(9)는 그 PID의 값을 통해 어드레스된다. 진행중인 패킷이 프로세서가 수신하기 원하는 패킷인지를 나타내는 메모리의 출력은 분석된다, 즉 만약 이 패킷이 수신하기 원하는 패킷이라면, 메모리 출력의 내용은 모듈(10)에 기록되며, 인터럽트를 통해 동작하는 메커니즘에 의해 프로세서에 이용가능 하게 된다.
이 메커니즘은 프로세서가 이것을 요청할 때에만 프로세서를 실행시킬(invoke) 수 있다. 상세하게, 신호화 표의 처리량은 매우 낮으므로{EMM("Entitlement Management Message") 및 ECM("Entitlement Control Message")과 같은 특정한 유형의 패킷에 대해서는 매 100ms 마다 하나의 데이터 패킷}, 프로세서(18)는 그 100ms의 소프트웨어 클록(또한 타이머로 알려져 있음)이 만료될 때 디바이스(1)에게 질문할 것이며, 적어도 하나의 패킷이 대기되고 있다면 인터럽트가 디바이스(1)에 의해 반환된다.
모듈(8)은 또 다른 네트워크로 또는 방송 패킷의 경우에는 다른 몇 개의 네트워크로 보내질 수 있는 패킷의 식별자 표로 구성된다. 모듈(8)은 모듈(9)과 동일한 구조, 이중 포트 메모리 및 동일한 기능을 갖지만, PID들을 프로세서(18)로가 아니라 다른 네트워크로 송신되는 것으로 식별한다.
이 표(8)는 또한 프로세서 버스(A5)로 링크되며, 버스(A5)를 통해 프로세서에 의해 업데이트된다.
모듈(11)은 모듈(8)에 의해 송신된 "PID select" 신호로부터 메모리 모듈(2)에 포함된 현재의 패킷이 네트워크로 송신되는지를 분석한다. "PID select" 신호가 하이 상태일 때, 현재의 패킷은 네트워크로 송신될 것이다.
모듈(6)은, 패킷이 모듈(10) 또는 출력 포트(17)로 보내질 것인지의 여부를 확인하기 위해 모듈(8 및 11)이 패킷 식별자를 비교하는 동안 메모리 모듈(2)로부터 입력된 데이터를 지연시킬 수 있다.
변형으로, 프로세서가 네트워크로 보내질 패킷을 판독하기 원할 때 패킷은 모듈(10) 및 출력 포트(17) 둘 모두로 보내질 수 있다. 이 경우, 두 개의 식별자 표(8 및 9)에서, 프로세서(18) 및 출력 포트(17)로 송신될 패킷의 식별자에 대응하는 비트는 "1"로 세팅된다. 표(8 및 9)에 의해 생성된 "PID select" 신호는 둘 모두 이들 패킷에 대해 프로세서(18) 및 출력 포트(17)로 송신되도록 활성화될 것이다.
데이터는 모듈(6)의 출력에서 버스(A2) 상에서 메모리 모듈(13) 및 모듈(10) 로 송신된다.
모듈(10)은, 데이터가 프로세서(18)로만 송신될 때 활성화된다. 입력되는 스트림을 신호화하기 위한 데이터 패킷, 그러므로 기존의 표가 모듈(10)에 의해 프로세서로 송신된다. 그에 따라, 프로세서는 이들 패킷을 변경할 수 있으며, 후속적으로는 표(14)에 의해 이후에 기술된 바와 같이 이들을 출력 포트(17)로 다시 삽입한다.
패킷이 출력 포트(17)로 보내질 때, 이것은 모듈(6)에 의해 세팅된 세팅 기간 내에서 메모리 모듈(13)의 입력에서 이 메모리에 기록되기 위해 나타난다(turns up). 이 기간은 패킷 식별자를 처리하는데 필요한 시간이며, 패킷이 출력 포트로 보내질 것인지를 한정할 수 있게 한다.
메모리 모듈(13)로의 기록 동작은 패킷 클록에 의해 트리거되며, 또한 기록될 데이터 패킷과 동일한 기간만큼 지연된다.
"packet being written" 신호는 출력 포트(17)로 송신될 데이터를 위한 기록 신호이다. 이 신호는 진행중인 패킷의 데이터를 인에이블시키며, 지연된 입력 신호 "Dvalid"에 의존하며, 또한 PID가 식별되며 그에 따라 송신되거나 그렇지 않으면 출력 포트(17)로 보내진다는 사실에 의존한다.
메모리 모듈(13)로의 데이터 패킷의 기록 동작이 시작될 때, 모듈(12)은 메모리 모듈(13)로 기록되는 데이터의 수를 카운트한다. 이 모듈(12)은 메모리 모듈(13)의 출력에서 데이터의 시퀀스를 정하는 모듈(15)로 보내지는 "delayed start of packet" 신호를 출력에서 생성한다. "delayed start of packet" 신호는 카운터가 사전에 결정된 값에 도달할 때 생성된다. 이 사전에 결정된 값은 입력 패킷이 기록되거나 기록되지 않는지를 확인할 수 있도록 계산된다. MPEG-2 표준에 따른 오디오 비디오 스트림의 경우, 이 값은 1과 188 사이에 놓인다.
그러면, 모듈(15)은 메모리 모듈(13)로의 판독 신호를 생성하며, 데이터가 메모리 모듈(13)로부터 추출되어 버스(A3)를 통해 멀티플렉서(16)로 보내진다.
멀티플렉서(16)의 출력에서의 스트림은 출력 포트(17)로 송신된다.
주어진 예시적인 실시예에서, 출력 버스는 IEEE-1394 표준에 부합하는 버스이다.
데이터가 출력 포트 상에서 기록되며 모듈(15)로부터 발생된 신호, 즉
- "Dvalid"
- "Sync"
- "Sysclk"에 의해 시퀀스가 정해지며,
- 신호, "Dvalid"는 데이터가 멀티플렉서(16)의 출력에서 유효함을 지시하고,
- 신호, "Sync"는 데이터 패킷의 제 1 바이트를 지시하고,
- 신호, "Sysclk"는 멀티플렉서의 출력에서의 데이터를 샘플링한다.
메모리 모듈(2)의 출력에서 데이터 패킷이 출력 포트로 보내지지 않으며, 이러한 동작이 모듈(3 및 8)에 의한 패킷 식별자의 분석 이후 수행될 때, 패킷은 그럼에도 불구하고 입력 네트워크로부터 발생한 그 다음 패킷을 메모리 모듈(2)에 기록하기 위해 메모리 모듈(2)을 프리업(free up)시키기 위해 메모리 모듈(2)로부터 판독되어야 한다. 한편, 이 패킷은 메모리 모듈(13)로 기록되지 않아야 한다. 모듈(11)에 의해 생성된 "packet being written" 신호는 그러므로 활성화되지 않는다.
패킷이 메모리 모듈(13)로 송신되지 않으므로 만약 신호화 또는 다른-데이터 패킷이 이용 가능하며 보내질 준비가 되어 있다면, 다시 말해 메모리 모듈(14)이 이러한 신호화 또는 데이터 패킷을 포함한다면 이 패킷 대신에 이러한 신호화 또는 다른-데이터 패킷을 송신하는 것이 그러므로 유리하다. 그러나, 패킷을 재삽입하기 위한 메커니즘에 관한 제약이 있다, 즉 재삽입되어야 하는 여러 데이터 유형(신호화 또는 다른)의 처리량의 합은 대략 1Mbit/s를 유지해야 한다.
메모리 모듈(14)은 또한 버스(A5)에 의해 프로세서(18)에 링크된다.
프로세서는 출력 포트(17)로 재삽입하기 원하는 메모리 모듈(14)에 변경된 신호화 표의 패킷을 기록한다.
프로세서가 신호화 패킷을 보내기를 원할 때, 프로세서는 이것을 메모리 모듈(14)에 기록한다. 모듈(15)로 보내질 "non-empty" 신호는 메모리 모듈(14)이 1과 21 사이에 있는 특정한 개수의 데이터 패킷을 포함하며, 메모리 모듈(14)로부터 데이터를 판독할 수 있음을 모듈(15)에게 말해준다. 그러면, 모듈(15)은 "packet being written" 신호가 활성화되어 있지 않을 때 메모리 모듈(14)로의 판독 신호 "Rd"를 생성하며, 이를 통해 신호화 패킷이 아니라 입력 네트워크로부터 발생한 패킷에 우선권을 부여한다.
메모리 모듈(14)이 비게되자마자, 프로세서(18)에게 이같은 사실을 통보하기 위해 인터럽트가 프로세서(18)로 보내진다.
MPEG-2 스트림의 경우, 섹션 패킷으로도 알려져 있는 신호화 패킷은 오디오 비디오 스트림과 어떠한 시간 관련도 없다. 표의 완전한 송신만이 되풀이된다.
MPEG-2 표, 즉 CAP 표(Conditional Access Table), PAT 표(Program Association Table), PMT 표(Program Map Table) 또는 EMM 및 ECM을 포함하는 액세스 제어 표의 경우, 표의 송신 주파수는 100ms이다.
EMM 또는 ECM 패킷의 역할은 스트림을 언스크램블(unscramble)하는 것이다.
이들 패킷은 CAT, PAT 또는 PMT 유형의 패킷보다 더 큰 시간 제약을 갖는다. 이들은 10s 동안 매 100ms마다 송신되어야 하며, 그런 다음 오디오 비디오 패킷에서 수신된 순서로 활성화되며, 그 다음 10s 동안 유효하게 되며, 이러한 기간 동안에 현재 사용되고 있는 표는 계속해서 송신될 것이지만 또한 새로운 표가 여전히 100ms마다 재발생되어 송신될 것이며, 그 다음 10s 기간 동안에 또한 수행되며 기타 동일한 방식으로 수행된다. 따라서, 현재의 표 및 미래의 표는 여러 번 송신되며, 그러므로 이것은 제약을 제한할 수 있게 한다.
DVB("Digital Video Broadcast") 표준에 의해 요구되는 표의 경우, 이 주파수는 500ms이다. DVB 표준은 섹션 패킷의 내용을 정기적으로 재송신하게 하며, 이러한 동작은 프로세서의 클록에 의해 수행되며, 섹션의 패킷이 보내질 주파수를 나타내는 각 표와 관련된다.
소위 신호화 패킷을 추출하는 동작 및 이들 패킷을 스트림에 재삽입하는 동작은 그러므로 이 패킷이 이것이 대체하는 것 대신에 스트림에 있음을 보장하게 하 는 오토메이터(automator)를 사용하지 않게 한다. 이러한 유형의 오토메이터는 매우 비싼 자원이며, 이것은 일반 대중을 위한 장비에는 부합하지 않을 것이다.
리드-아웃 시퀀서는 새로운 섹션의 패킷을 IEEE-1394 네트워크 상에 송신된 스트림으로 재삽입하는데 필요한 동기화를 제공한다.
메모리 모듈(14)로부터 발생한 데이터는 그러므로 멀티플렉서(16)로 보내지며, 그 이후 출력 포트(17)로 보내져 시퀀서(15)로부터 발생된 이전에 기술된 신호, 즉 "Dvalid", "Sync" 및 "Sysclk"에 의해 시퀀스가 정해진다.
상술한 바와 같이, 본 발명은 적어도 두 개의 데이터 네트워크 사이에서 데이터 패킷의 일정한 처리 시간을 보장하는 효과가 있다.

Claims (9)

  1. 적어도 두 개의 데이터 네트워크 사이에 데이터 패킷을 전송하기 위한 디바이스로서,
    제 1 네트워크로부터 발생된 모든 데이터 패킷을 일시적으로 버퍼링하는 제 1 버퍼와,
    적어도 하나의 제 2 네트워크로 보내질 데이터 패킷을 결정하기 위해 상기 제 1 네트워크로부터 발생된 상기 버퍼링된 데이터 패킷을 필터링하는 필터와,
    상기 적어도 하나의 제 2 네트워크로 보내질 필터링된 데이터 패킷을 일시적으로 버퍼링하는 제 2 버퍼와,
    상기 필터링된 데이터 패킷이 상기 적어도 하나의 제 2 네트워크로 보내질 것일 때, 상기 제 1 버퍼로부터 상기 제 2 버퍼로 상기 필터링된 데이터 패킷을 전송하기 위한 수단과,
    상기 필터링된 데이터 패킷을 상기 제 2 버퍼에 기록하기 위한 수단으로서, 상기 디바이스 내의 전송 시간이 모든 데이터 패킷에 대해 일정하게 되도록, 상기 필터링된 데이터 패킷을 상기 제 2 버퍼로 기록하는 동작은 상기 제 1 버퍼로부터 상기 필터링된 데이터 패킷을 판독하는 동작에 의존하는, 상기 필터링된 데이터 패킷을 상기 제 2 버퍼에 기록하기 위한 수단과,
    상기 제 1 네트워크로부터 수신된 상기 필터링된 패킷과 상기 제 2 네트워크로 송신된 상기 필터링된 패킷 사이에 동기적으로 신호화(signalling) 패킷을 삽입하여, 이들을 상기 제 2 네트워크로 송신하기 위해서, 상기 적어도 하나의 제 2 네트워크로 보내지지 않을 제 1 네트워크로부터 발생된 상기 필터링된 데이터 패킷을 신호화 패킷으로 대체하기 위한 수단과,
    상기 제 2 버퍼가 소정의 분량의 데이터를 포함할 때, 상기 제 2 네트워크로 보내질 상기 필터링된 데이터 패킷을 상기 제 2 버퍼로부터 판독하기 위한 수단을
    포함하는, 데이터 패킷 전송 디바이스.
  2. 삭제
  3. 제 1항에 있어서, 각 데이터 및 신호화 패킷은 적어도 하나의 식별자를 가지며, 상기 필터는:
    상기 적어도 하나의 제 2 네트워크 상에서 송신될 데이터 패킷의 식별자를 포함하는 제 1 표와,
    외부 디바이스로 송신될 데이터 패킷의 식별자를 포함하는 제 2 표와,
    상기 제 1 네트워크로부터 수신된 상기 데이터 패킷의 상기 식별자를 추출하기 위한 수단과,
    상기 데이터 패킷의 식별자를 상기 표들에 존재하는 식별자와 비교하기 위한 수단을
    포함하는, 데이터 패킷 전송 디바이스.
  4. 제 3항에 있어서, 상기 제 1 네트워크로부터 수신된 상기 신호화 패킷은 상기 외부 디바이스에 의해 변경되는, 데이터 패킷 전송 디바이스.
  5. 제 4항에 있어서,
    상기 제 1 네트워크로부터 수신되고 상기 외부 디바이스로 보내질 상기 신호화 패킷을 저장하는 제 1 저장소와,
    상기 제 1 네트워크로부터 수신되는 상기 필터링된 패킷과 상기 제 2 네트워크로 송신되는 상기 필터링된 패킷 사이에 동기적으로 상기 신호화 패킷을 삽입하기 위해 상기 외부 디바이스로부터 수신된 상기 신호화 패킷을 저장하는 제 2 저장소를
    더 포함하는, 데이터 패킷 전송 디바이스.
  6. 제 1항에 있어서, 상기 제 1 네트워크로부터 수신되는 상기 패킷과 상기 제 2 네트워크로 송신되는 상기 패킷 사이에 동기적으로 스트림 액세스 제어 패킷을 삽입하여, 이들을 상기 제 2 네트워크로 송신하기 위해 상기 스트림 액세스 제어 패킷을 삽입하기 위한 수단을 더 포함하는, 데이터 패킷 전송 디바이스.
  7. 제 1항에 있어서, 상기 제 1 네트워크로부터 상기 적어도 하나의 제 2 네트워크로 상기 필터링된 데이터 패킷을 전송하기 위한 상기 수단은 상기 필터에 의해 데이터 패킷을 처리할 시간에 대응하는 일정한 시간에 각 필터링된 데이터 패킷을 전송하는, 데이터 패킷 전송 디바이스.
  8. 적어도 두 개의 데이터 네트워크 사이에 데이터 패킷을 전송하기 위한 방법으로서,
    제 1 네트워크로부터 발생된 데이터 패킷을 저장하는 단계와,
    적어도 하나의 제 2 네트워크로 보내질 패킷을 결정하기 위해 상기 저장된 데이터 패킷을 필터링하는 단계와,
    상기 필터링된 데이터 패킷을 저장하는 단계와,
    상기 필터링된 데이터 패킷을 저장소에 기록하는 단계로서, 전송 시간이 모든 데이터 패킷에 대해 일정하게 되도록, 상기 필터링된 데이터 패킷을 저장소에 기록하는 동작은 상기 제 1 네트워크로부터 상기 저장된 데이터 패킷을 판독하는 동작에 의존하는, 상기 필터링된 데이터 패킷을 저장소에 기록하는 단계와,
    상기 필터링된 데이터 패킷 사이에 동기적으로 신호화 패킷을 삽입하여, 이들을 상기 제 2 네트워크로 송신하기 위해서, 상기 적어도 하나의 제 2 네트워크로 보내지지 않을 상기 데이터 패킷을 상기 신호화 패킷으로 대체하는 단계와,
    상기 저장된 필터링된 데이터 패킷이 소정의 분량의 데이터를 나타낼 때 상기 저장된 필터링된 데이터 패킷을 판독하는 단계를
    포함하는, 데이터 패킷 전송 방법.
  9. 삭제
KR1020030035877A 2002-06-13 2003-06-04 데이터 패킷 전송 방법 및 디바이스 KR100991122B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR02/07530 2002-06-13
FR0207530A FR2841076A1 (fr) 2002-06-13 2002-06-13 Methode et dispositif de transfert de paquets de donnees

Publications (2)

Publication Number Publication Date
KR20030095992A KR20030095992A (ko) 2003-12-24
KR100991122B1 true KR100991122B1 (ko) 2010-11-02

Family

ID=29595369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030035877A KR100991122B1 (ko) 2002-06-13 2003-06-04 데이터 패킷 전송 방법 및 디바이스

Country Status (7)

Country Link
US (1) US7848334B2 (ko)
EP (1) EP1376957B1 (ko)
JP (1) JP4781615B2 (ko)
KR (1) KR100991122B1 (ko)
CN (1) CN100452752C (ko)
FR (1) FR2841076A1 (ko)
MX (1) MXPA03005083A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003288187A1 (en) * 2003-11-27 2005-06-17 Telecom Italia S.P.A. Methods and system for measuring the round trip time in packet switching telecommunication networks
US8737424B2 (en) * 2006-11-06 2014-05-27 Arris Enterprises, Inc. Methods and systems for substituting programs in multiple program MPEG transport streams
US10813115B2 (en) * 2017-12-15 2020-10-20 Qualcomm Incorporated Scheduling of uplink transport blocks
US11516079B1 (en) * 2021-10-27 2022-11-29 Dell Products L.P. Network initialization communication storage system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0917355A1 (en) * 1997-11-14 1999-05-19 Sony International (Europe) GmbH Distribution of MPEG-2 transport streams on the IEEE 1394-based home network
JPH11317748A (ja) * 1998-05-07 1999-11-16 Pioneer Electron Corp 伝送システムにおける送信インターフェース装置
JP2000156698A (ja) * 1998-11-19 2000-06-06 Sony Corp 信号処理回路
US6289020B1 (en) * 1997-11-21 2001-09-11 Nec Corporation ATM data controller
US20020064188A1 (en) * 2000-10-10 2002-05-30 Norihiko Mizobata Data selection/storage apparatus and data processing apparatus using data selection/storage apparatus
US20020105905A1 (en) * 2000-12-27 2002-08-08 Boyle William B. Data stream control system for associating counter values with stored selected data packets from an incoming data transport stream to preserve interpacket time interval information

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941156A (en) * 1987-05-19 1990-07-10 Crystal Semiconductor Linear jitter attenuator
US6657999B1 (en) * 1997-03-31 2003-12-02 Texas Instruments Incorporated Link layer gateway computer for interconnecting ethernet and 1394 networks
JP2000013448A (ja) * 1998-06-25 2000-01-14 Motohiro Kurisu パケット毎にバッファーと検出記録を設け、ｆｉｆｏ構造にしたトランスポートストリームデマルチプレクサー
JP2000101594A (ja) 1998-09-22 2000-04-07 Nec Eng Ltd オーバフローアラーム検出装置及び検出方法並びに制御プログラムを記録した記録媒体
JP2000165828A (ja) 1998-11-30 2000-06-16 Nec Corp データ多重化装置及びデータ多重化方法
JP4006612B2 (ja) * 1999-09-27 2007-11-14 ソニー株式会社 データ処理装置およびデータ処理方法、記録媒体、並びにディジタル放送受信装置およびディジタル放送受信装置における記録再生方法
US6665266B1 (en) * 1999-11-23 2003-12-16 International Business Machines Corporation Method and apparatus for multiplexing a multitude of separate data streams into one shared data channel, while maintaining CBR requirements
US7133407B2 (en) * 2000-01-25 2006-11-07 Fujitsu Limited Data communications system
FR2804812A1 (fr) * 2000-02-08 2001-08-10 Canon Kk Procede et dispositif de communication entre un premier et un deuxieme reseau

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0917355A1 (en) * 1997-11-14 1999-05-19 Sony International (Europe) GmbH Distribution of MPEG-2 transport streams on the IEEE 1394-based home network
US6289020B1 (en) * 1997-11-21 2001-09-11 Nec Corporation ATM data controller
JPH11317748A (ja) * 1998-05-07 1999-11-16 Pioneer Electron Corp 伝送システムにおける送信インターフェース装置
JP2000156698A (ja) * 1998-11-19 2000-06-06 Sony Corp 信号処理回路
US20020064188A1 (en) * 2000-10-10 2002-05-30 Norihiko Mizobata Data selection/storage apparatus and data processing apparatus using data selection/storage apparatus
US20020105905A1 (en) * 2000-12-27 2002-08-08 Boyle William B. Data stream control system for associating counter values with stored selected data packets from an incoming data transport stream to preserve interpacket time interval information

Also Published As

Publication number Publication date
EP1376957A3 (en) 2005-07-20
EP1376957B1 (en) 2016-08-24
US20030231644A1 (en) 2003-12-18
MXPA03005083A (es) 2004-10-15
CN100452752C (zh) 2009-01-14
JP2004135262A (ja) 2004-04-30
US7848334B2 (en) 2010-12-07
FR2841076A1 (fr) 2003-12-19
EP1376957A2 (en) 2004-01-02
JP4781615B2 (ja) 2011-09-28
CN1469597A (zh) 2004-01-21
KR20030095992A (ko) 2003-12-24

Similar Documents

Publication Publication Date Title
EP0735776B1 (en) Decoder for compressed and multiplexed video and audio data
KR100248456B1 (ko) 전달 디코더 시스템용 프로그램 카운터 기준 수신 조절 방법과, 불연속 표시자 수신 조절 장치 및 방법
EP1258145B1 (en) Mpeg re-multiplexer having multiple inputs and multiple outputs
US6434146B1 (en) Use of sequencing information in a local header that allows proper synchronization of packets to subsidiary interfaces within the post-processing environment of an mpeg-2 packet demultiplexing architecture
JP3762430B2 (ja) データパケットを伝送する方法および装置
US6944154B2 (en) System and method for remultiplexing of a filtered transport stream with new content in real-time
US6831931B2 (en) System and method for remultiplexing of a filtered transport stream
US6577813B1 (en) Transmitting system and transmitting apparatus
KR100991122B1 (ko) 데이터 패킷 전송 방법 및 디바이스
EP1605687B1 (en) System for receiving packet streams
JP5063944B2 (ja) 録画機能付デジタル放送受信機
JP3564309B2 (ja) データ処理装置とその制御方法
KR100962083B1 (ko) 제 1 데이터 스트림을 제 2 데이터 스트림으로 변환하기 위한 방법 및 시스템
JP2005519541A5 (ko)
JP2001177568A (ja) ストリーム多重化装置
JPH11345176A (ja) バス制御装置およびバス制御方法、それを利用したボードおよびデータ受信装置
JP2001078182A (ja) 画像伝送装置及び画像伝送方法
JPH11355354A (ja) メモリ制御装置およびそれを使用したデータ受信装置
JP2003204511A (ja) 多重データ転送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee