KR100983053B1 - De-serializing Apparatus for Optical Receiving Data and the Producing Method - Google Patents

De-serializing Apparatus for Optical Receiving Data and the Producing Method Download PDF

Info

Publication number
KR100983053B1
KR100983053B1 KR1020080060575A KR20080060575A KR100983053B1 KR 100983053 B1 KR100983053 B1 KR 100983053B1 KR 1020080060575 A KR1020080060575 A KR 1020080060575A KR 20080060575 A KR20080060575 A KR 20080060575A KR 100983053 B1 KR100983053 B1 KR 100983053B1
Authority
KR
South Korea
Prior art keywords
optical
data
voltage signal
parallelizer
signal
Prior art date
Application number
KR1020080060575A
Other languages
Korean (ko)
Other versions
KR20100000902A (en
Inventor
오원석
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020080060575A priority Critical patent/KR100983053B1/en
Publication of KR20100000902A publication Critical patent/KR20100000902A/en
Application granted granted Critical
Publication of KR100983053B1 publication Critical patent/KR100983053B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/693—Arrangements for optimizing the preamplifier in the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/29—Repeaters
    • H04B10/291—Repeaters in which processing or amplification is carried out without conversion of the main signal from optical form
    • H04B10/2912—Repeaters in which processing or amplification is carried out without conversion of the main signal from optical form characterised by the medium used for amplification or processing

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)

Abstract

본 발명은 광수신 데이터 병렬화 장치 및 그 제조 방법에 대하여 개시한다. 본 발명은 광신호에 대응하는 전류신호를 전압신호로 변환하며, 잡음특성이 우수한 내부 소자로 구성되고 대역폭 향상 회로를 포함하는 전치증폭단과, 상기 전압신호를 추가로 증폭하는 주증폭단을 포함하는 증폭기; 및 상기 전압신호를 순차적으로 입력받아 병렬 데이터로 변환하는 병렬화기를 포함하되, 상기 증폭기와 상기 병렬화기는, 실리콘 반도체 공정을 통해 하나의 반도체 기판(Substrate) 상에 원 칩(One Chip)으로 구성되는 것을 특징으로 한다.The present invention discloses an optical receiving data parallelizing apparatus and a method of manufacturing the same. The present invention converts a current signal corresponding to an optical signal into a voltage signal, an amplifier comprising an internal element having an excellent noise characteristic and including a bandwidth enhancement circuit, and an amplifier including a main amplifier stage for further amplifying the voltage signal. ; And a parallelizer which sequentially receives the voltage signal and converts the voltage signal into parallel data, wherein the amplifier and the parallelizer are configured as one chip on a semiconductor substrate through a silicon semiconductor process. It features.

본 발명에 따르면, 실리콘 반도체 공정으로 제조되어 단가가 저렴하고, 원칩으로 구성되어 전송용량 및 전송 속도가 높으며, 회로 구현을 간략히 할 수 있는 효과가 있다.According to the present invention, it is manufactured by a silicon semiconductor process, the unit price is low, and is composed of a single chip has a high transmission capacity and transmission speed, there is an effect to simplify the circuit implementation.

실리콘 공정, 광수신, 직렬 데이터 전송, 직병렬화, 병렬화기 Silicon Process, Optical Receive, Serial Data Transfer, Parallel Parallel, Parallelizer

Description

광수신 데이터 병렬화 장치 및 그 제조 방법{De-serializing Apparatus for Optical Receiving Data and the Producing Method}Optical Receiving Data Parallelizing Apparatus and Manufacturing Method Thereof {De-serializing Apparatus for Optical Receiving Data and the Producing Method}

본 발명은 광수신 데이터 병렬화 장치 및 그 제조 방법에 관한 것으로서, 구체적으로는 수신된 광신호로부터 전송된 병렬 데이터를 복원할 수 있는 광수신 데이터 병렬화 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical receiving data parallelizing apparatus and a manufacturing method thereof, and more particularly, to an optical receiving data parallelizing apparatus capable of recovering parallel data transmitted from a received optical signal and a manufacturing method thereof.

최근, 고속 대용량 데이터 통신에 대한 수요가 증가하면서 송수신단 간의 인터페이스가 전체 시스템의 비용과 성능을 결정하는 중요한 요소가 되고 있다. 때문에, 간단한 인터페이스로 고속 대용량 데이터를 보낼 수 있는 직렬 전송 시스템에 대한 관심이 증가하고 있다.Recently, as the demand for high-speed mass data communication increases, the interface between the transmitting and receiving end has become an important factor in determining the cost and performance of the entire system. Thus, there is a growing interest in serial transmission systems that can send high-speed, high-capacity data with a simple interface.

종래의 구리선 인터페이스를 사용한 직렬 전송 시스템은 전송 거리가 짧고 전송 속도도 낮아 고속 대용량 데이터 통신 시스템에 적용하기에는 무리가 있었으나, 광 파이버(Optical Fiber) 인터페이스를 적용한 직렬 전송 시스템(이하, 직렬 광통신 시스템)은 전송 거리가 길고, 전송 속도가 높아 고속 대용량 데이터 통신 시스템에 적용되고 있다.Conventional serial transmission system using copper wire interface has a short transmission distance and low transmission speed, which makes it difficult to apply to a high-speed mass data communication system. Long transmission distances and high transmission speeds have been applied to high-speed mass data communication systems.

종래의 직렬 광통신 시스템에서는, 광송신 장치가 병렬 데이터를 직렬 데이 터로 변환한 후 광신호로 변환하여 광 인터페이스로 전송하고, 광수신 장치가 수신한 광신호를 직렬 데이터로 변환한 후 병렬 데이터로 변환하여 소정처리를 수행하도록 하였다.In a conventional serial optical communication system, an optical transmitter converts parallel data into serial data and then converts the optical signal into an optical signal and transmits the optical signal to the optical interface. To perform a predetermined process.

종래의 직렬 광통신 시스템에서 광수신 장치는 구성요소가 각각 별개의 칩으로 구성되었는데, 이는 광수신 장치의 광수신 기능의 칩은 고속 신호의 처리를 위해 변환이득, 대역폭, 잡음특성이 우수한 고가의 화합물 반도체 공정으로 제조되었고, 직병렬화 기능의 칩은 상대적으로 저속 신호를 처리하므로 저가의 실리콘 반도체 공정으로 각각 제조되었기 때문이었다. In the conventional serial optical communication system, the optical receiving device is composed of separate chips, which means that the optical receiving chip of the optical receiving device is an expensive compound having excellent conversion gain, bandwidth, and noise characteristics for high-speed signal processing. The chip was manufactured by a semiconductor process, and since the serial-to-parallel chip processed relatively low-speed signals, each chip was manufactured by a low-cost silicon semiconductor process.

즉, 종래의 광수신 장치는 각각의 칩으로 구성되었기 때문에 회로가 복잡할 뿐만 아니라 전송 손실 및 접합손실을 낮추기 위한 COB 공정을 각각의 칩에 대하여 적용함으로 인해 단가상승을 야기하였다. That is, since the conventional optical receiver is composed of each chip, not only the circuit is complicated, but also a cost increase is caused by applying a COB process to each chip to reduce transmission loss and junction loss.

본 발명의 목적은 실리콘 반도체 공정을 통해 광수신 장치의 증폭기 및 병렬화기를 원칩화할 수 있는 광수신 데이터 병렬화 장치 및 그 제조 방법을 제공함에 있다.Disclosure of Invention An object of the present invention is to provide a light receiving data paralleling device and a method of manufacturing the same, which can be one-chip an amplifier and a parallelizer of a light receiving device through a silicon semiconductor process.

본 발명의 다른 목적은 원칩으로 구성되어 접합손실을 낮추고, 전송용량과 전송 속도를 높일 수 있는 광수신 데이터 병렬화 장치 및 그 제조 방법을 제공함에 있다.Another object of the present invention is to provide an optical receiving data parallelizing apparatus and a method for manufacturing the same, which are composed of one chip to lower the junction loss and increase the transmission capacity and transmission speed.

전술한 문제점을 해결하고자, 본 발명의 일면에 따른 광수신 데이터 병렬화 장치는 광신호에 대응하는 전류신호를 전압신호로 변환하며, 잡음특성이 우수한 내부 소자로 구성되고 대역폭 향상 회로를 포함하는 전치증폭단과, 상기 전압신호를 추가로 증폭하는 주증폭단을 포함하는 증폭기; 및 상기 전압신호를 순차적으로 입력받아 병렬 데이터로 변환하는 병렬화기를 포함하되, 상기 증폭기와 상기 병렬화기는, 실리콘 반도체 공정을 통해 하나의 반도체 기판(Substrate) 상에 원 칩(One Chip)으로 구성되는 것을 특징으로 한다.In order to solve the above problems, the optical receiving data parallelizing device according to an aspect of the present invention converts a current signal corresponding to an optical signal into a voltage signal, and comprises a preamplification stage comprising an internal element having excellent noise characteristics and including a bandwidth enhancing circuit. And a main amplifier stage for further amplifying the voltage signal. And a parallelizer which sequentially receives the voltage signal and converts the voltage signal into parallel data, wherein the amplifier and the parallelizer are configured as one chip on a semiconductor substrate through a silicon semiconductor process. It features.

본 발명의 다른 면에 따른 광수신 데이터 병렬화 장치의 제조 방법은, 반도체 기판(Substrate) 상에 광신호에 대응하는 전류신호를 전압신호로 변환하며, 잡음특성이 우수한 내부 소자로 구성되고, 대역폭 향상 회로를 포함하는 전치증폭단과, 상기 전압신호를 추가로 증폭하는 주증폭단을 형성하는 단계; 및 상기 기판 상에 상기 전압신호를 병렬 데이터로 변환하는 병렬화기를 형성하는 단계를 포함하되, 실리콘 반도체 공정을 통해, 상기 기판(Substrate) 상에 상기 전치증폭단, 상기 주증폭단 및 상기 병렬화기를 원 칩(One Chip) 구성하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing an optical receiving data parallelizing apparatus, comprising: an internal device having a high noise characteristic and converting a current signal corresponding to an optical signal on a semiconductor substrate to a voltage signal, thereby improving bandwidth. Forming a preamplifier stage including a circuit and a main amplifier stage for further amplifying the voltage signal; And forming a parallelizer for converting the voltage signal into parallel data on the substrate, wherein the preamplifier, the main amplifier, and the parallelizer are formed on a substrate through a silicon semiconductor process. One Chip).

본 발명에 따르면, 실리콘 반도체 공정으로 제조되어 단가가 저렴하고, 원칩으로 구성되어 전송용량 및 전송 속도가 높으며, 회로 구현을 간략히 할 수 있는 효과가 있다.According to the present invention, it is manufactured by a silicon semiconductor process, the unit price is low, and is composed of a single chip has a high transmission capacity and transmission speed, there is an effect that can simplify the circuit implementation.

이하, 본 발명에 따른 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 광수신 데이터 병렬화 장치(300)를 포함하는 광통신 시스템을 도시한 구성도이다.1 is a block diagram showing an optical communication system including an optical reception data parallelizing apparatus 300 according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 광통신 시스템은 광송신 장치(100) 및 광수신 장치(200)를 포함하며, 전송 데이터를 광신호로 변환하여 송수신한다. 여기서, 광수신 데이터 병렬화 장치(300)는 실리콘 반도체 공정을 통하여 광수신 장치(200)의 증폭기(220)와 병렬화기(210)를 원칩으로 구성한 것이다. 본 명세서에서는 광수신 데이터 병렬화 장치(300)가 증폭기(220) 및 병렬화기(210)를 포함하는 경우를 중심으로 설명하였지만, 광수신 데이터 병렬화 장치(300)는 이외에도 광수신 장치(220)의 인쇄회로기판(400), 광수신 소자(230)가 더 포함될 수도 있다.As shown in FIG. 1, the optical communication system includes an optical transmitter 100 and an optical receiver 200, and converts transmission data into an optical signal to transmit and receive. Here, the optical reception data parallelizing device 300 is a one-chip configuration of the amplifier 220 and the parallelizer 210 of the optical reception device 200 through a silicon semiconductor process. In the present specification, the optical reception data parallelization apparatus 300 has been described based on the case in which the amplifier 220 and the parallelizer 210 are included. However, the optical reception data parallelization apparatus 300 is printed in addition to the optical reception apparatus 220. The circuit board 400 and the light receiving device 230 may be further included.

광송신 장치(100)는 직렬화기(110), 증폭기(120) 및 광송신 소자(130)를 포함하며, 전송하고자하는 병렬 데이터를 직렬 데이터로 변환하고, 증폭한 후 광신호로 변환하여 전송한다. 이때, 직렬화기(110)는 전송하고자하는 병렬 데이터를 전압신호로 변환하며, 증폭기(120)는 전압신호를 전류신호로 변환하고, 광송신 소자(130)는 전류신호를 광신호로 변환하여 송신한다.The optical transmitter 100 includes a serializer 110, an amplifier 120, and an optical transmitter 130. The optical transmitter 100 converts parallel data to be transmitted into serial data, amplifies it, and then converts the optical signal into an optical signal. . At this time, the serializer 110 converts the parallel data to be transmitted into a voltage signal, the amplifier 120 converts the voltage signal into a current signal, and the optical transmitting element 130 converts the current signal into an optical signal and transmits it. do.

광수신 장치(200)는 광수신 소자(230), 증폭기(220) 및 병렬화기(210)를 포함하며, 광신호를 수신하여 전압신호로 변환한 후 전송된 병렬 데이터를 복원하여 소정처리가 수행되도록 한다. 이때, 광수신 소자(230)는 광신호를 수신하여 전류신호로 변환하며, 증폭기(220)는 전류신호를 전압신호로 변환하고, 병렬화기(210)는 전압신호로부터 병렬 데이터를 복원한다.The optical receiver 200 includes an optical receiver 230, an amplifier 220, and a parallelizer 210. The optical receiver 200 receives an optical signal, converts the optical signal into a voltage signal, and restores parallel data transmitted to perform a predetermined process. Be sure to At this time, the optical receiving element 230 receives the optical signal and converts it into a current signal, the amplifier 220 converts the current signal into a voltage signal, and the parallelizer 210 restores parallel data from the voltage signal.

본 발명에서는 실리콘 반도체 공정으로 증폭기(220) 및 병렬화기(210)를 원칩(One Chip)으로 구성하였다. 여기서, 실리콘 반도체 공정은 SiGe층을 사용하여 집적 회로를 제조하는 기술로서, 전력을 적게 소모하고, 집적화 및 생산단가 면에서 우수하여 프론트엔드, 저잡음 증폭기, 전력 증폭기, 초고속 정보통신 프로세서, 모뎀 등에 널리 적용되고 있다.In the present invention, the amplifier 220 and the parallelizer 210 are configured as one chip in a silicon semiconductor process. Here, the silicon semiconductor process is a technology for manufacturing an integrated circuit using a SiGe layer, which consumes less power and is superior in terms of integration and production cost. Is being applied.

이하, 광수신 데이터 병렬화 장치(300)에 대하여 설명한다. 도 2는 본 발명의 실시예에 따른 광수신 데이터 병렬화 장치(300)를 도시한 구성도이다.Hereinafter, the optical reception data parallelizing apparatus 300 will be described. 2 is a block diagram illustrating an optical receiving data parallelizing apparatus 300 according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 광수신 데이터 병렬화 장치(300)는 증폭기(310)와 병렬화기(320) 등을 동일한 기판(Substrate) 상에 형성하여 원칩으로 구성되며, 광수신 장치(200)에 적용되어 이용된다. 이때, 기판은 광수신 데이터 병렬화 장치(300)를 원칩화하기 위한 반도체 기판일 수 있다. As shown in FIG. 2, the optical reception data parallelizing apparatus 300 according to the embodiment of the present invention is formed of a single chip by forming an amplifier 310, a parallelizer 320, and the like on a same substrate. It is applied to the light receiving apparatus 200 and used. In this case, the substrate may be a semiconductor substrate for one chip the optical receiving data parallelization apparatus 300.

증폭기(310)는 광수신 소자(230)에 의해 전류신호로 변환된 광신호를 전압신호로 변환하며, 전치증폭단(311) 및 주증폭단(312) 등으로 구성될 수 있다.The amplifier 310 converts an optical signal converted into a current signal by the optical receiving element 230 into a voltage signal, and may be composed of a preamplifier 311 and a main amplifier 312.

전치증폭단(311)은 전류신호를 전압신호로 변환하며, 트랜스 임피던스 이득을 갖는다. 이때, 전치증폭단(311)은 송수신되는 광신호의 대역폭을 커버하기 위해 저항 및 커패시터 등으로 구성된 대역폭 향상 회로를 포함하고, 잡음특성이 우수한 내부 소자를 적용하는 것이 바람직하다. 또한, 전치증폭단(311)은 구성의 간략화를 위하여 가능한 적은 수의 트랜지스터로 구성되는 것이 바람직하다.The preamplifier 311 converts a current signal into a voltage signal and has a trans impedance gain. At this time, the pre-amplification stage 311 includes a bandwidth enhancement circuit composed of a resistor and a capacitor to cover the bandwidth of the optical signal transmitted and received, it is preferable to apply an internal element having excellent noise characteristics. Also, the preamplifier 311 is preferably composed of as few transistors as possible for simplicity of configuration.

주증폭단(312)은 전치증폭단(311)의 출력인 전압신호를 추가로 증폭하는데, 전치증폭단(311)의 출력이 병렬화기(320)가 인식하기에 불충분할 때 적용되는 것이다. 즉, 전치증폭단(311)의 증폭도가 충분한 경우 주증폭단(312)은 생략될 수 있다.The main amplifier 312 further amplifies the voltage signal that is the output of the preamplifier 311, and is applied when the output of the preamplifier 311 is insufficient for the parallelizer 320 to recognize. That is, if the amplification degree of the preamplifier stage 311 is sufficient, the main amplifier stage 312 can be omitted.

병렬화기(320)는 전압신호를 광송신 장치(100)에 의해 송신된 병렬 데이터로 복원하며, 디코더(321), 클록 복원 회로(323) 및 디멀티플렉서(322) 등으로 구성될 수 있다.The parallelizer 320 restores the voltage signal to parallel data transmitted by the optical transmitter 100, and may include a decoder 321, a clock recovery circuit 323, a demultiplexer 322, and the like.

디코더(321)는 디코딩을 수행하여 증폭기(310)로부터 전달받은 전압신호로부터 광송신 장치(100)에 의해 송신된 직렬 데이터를 복원한다.The decoder 321 performs decoding to restore the serial data transmitted by the optical transmitter 100 from the voltage signal received from the amplifier 310.

클록 복원 회로(323)는 디코더(321)에 의해 복원된 직렬 데이터로부터 기준클럭을 추출한다. 이때, 기준클럭은 병렬화기(320)의 최종 출력의 비트 에러율을 결정짓는 중요요소이므로, 클록 복원 회로(323)는 지터를 억제할 수 있도록 설계되는 것이 바람직하다. The clock recovery circuit 323 extracts the reference clock from the serial data recovered by the decoder 321. At this time, the reference clock is an important factor that determines the bit error rate of the final output of the parallelizer 320, the clock recovery circuit 323 is preferably designed to suppress jitter.

디멀티플렉서(322)는 클록 복원 회로(323)에 의해 추출된 기준클럭에 동기하여 직렬 데이터로부터 광송신 장치(100)에 의해 송신된 병렬 데이터를 복원한다. 즉, 디멀티플렉서(322)는 기준클럭에 동기하여 직렬 데이터를 주기적으로 샘플링함으로써, 정확한 타이밍을 갖는 병렬 데이터를 출력할 수 있다. 이후, 병렬 데이터 는 중앙처리장치(미도시) 등으로 전달되어 각종 처리에 사용될 수 있다. The demultiplexer 322 recovers the parallel data transmitted by the optical transmission device 100 from the serial data in synchronization with the reference clock extracted by the clock recovery circuit 323. That is, the demultiplexer 322 can output parallel data having accurate timing by periodically sampling serial data in synchronization with the reference clock. Thereafter, the parallel data may be transferred to a central processing unit (not shown) and used for various processing.

이하, 도 3을 참조하여 광수신 데이터 병렬화 장치(300)의 적용 예에 대하여 살펴본다. 도 3은 본 발명의 실시예에 따른 광수신 데이터 병렬화 장치(300)를 적용한 광수신 장치(200)의 회로도이다. Hereinafter, an application example of the optical reception data parallelizing apparatus 300 will be described with reference to FIG. 3. 3 is a circuit diagram of the light receiving apparatus 200 to which the light receiving data parallelizing apparatus 300 according to the embodiment of the present invention is applied.

도 3에 도시된 바와 같이 광수신 데이터 병렬화 장치(300)는 광수신 소자(230)로부터 전달받은 전류신호로부터 광송신 장치(100)로부터 전송된 병렬 데이터를 복원하여 출력한다. 도 3에서는 1:4의 비율로 직병렬화를 수행하는 광수신 데이터 병렬화 장치(300)를 도시하였다. 즉, 도 3의 광수신 데이터 병렬화 장치(300)는 2개의 직렬 데이터를 입력받아 각각 4개의 병렬 데이터로 변환하여 총 8개의 병렬 데이터를 출력한다.As shown in FIG. 3, the optical receiving data parallelizing apparatus 300 restores and outputs parallel data transmitted from the optical transmitting apparatus 100 from the current signal received from the optical receiving element 230. In FIG. 3, the optical receiving data parallelizing apparatus 300 performs serialization at a ratio of 1: 4. That is, the optical receiving data parallelizing apparatus 300 of FIG. 3 receives two serial data and converts the two serial data into four parallel data to output a total of eight parallel data.

여기서, 광수신 데이터 병렬화 장치(300)는 광수신 장치(200)에 구비된 인쇄회로기판(400)에 실장되어 이용되는데, 이때 인쇄회로기판(400)의 패턴은 전송 손실 및 접합손실을 줄이기 위하여 마이크로스트립 라인으로 구성되고, 광수신 데이터 병렬화 장치(300)는 COB 등의 공정으로 본딩되어 실장되는 것이 바람직하다. Here, the optical receiving data parallelizing device 300 is mounted on the printed circuit board 400 provided in the optical receiving device 200, and the pattern of the printed circuit board 400 is used to reduce the transmission loss and the bonding loss. It is preferably composed of a microstrip line, and the optical receiving data parallelizing apparatus 300 is bonded and mounted in a process such as COB.

이하, 도 4a 및 도 4b의 그래프, 도 5의 도표를 참고하여 본 발명의 실시예에 따른 광수신 데이터 병렬화 장치(300)의 성능에 대해 살펴본다.Hereinafter, the performance of the optical reception data parallelizing apparatus 300 according to an embodiment of the present invention will be described with reference to the graphs of FIGS. 4A and 4B and the diagram of FIG. 5.

도 4a 및 도 4b는 본 발명의 실시예에 따른 광수신 데이터 병렬화 장치(300)의 아이 패턴이다. 도 4a는 증폭기(310)와 병렬화기(320)가 각각의 칩으로 구성된 광수신 데이터 병렬화 장치의 아이 패턴이며, 도 4b는 본 발명의 실시예에 따른 광수신 데이터 병렬화 장치(300)의 아이 패턴이다.4A and 4B are eye patterns of the optical reception data parallelizing apparatus 300 according to the embodiment of the present invention. FIG. 4A is an eye pattern of an optical reception data parallelization device in which an amplifier 310 and a parallelizer 320 are configured as respective chips, and FIG. 4B is an eye pattern of the optical reception data parallelization device 300 according to an embodiment of the present invention. to be.

여기서, 아이 패턴(Eye Pattern)은 디지털신호의 레벨 이동의 흐름을 특정 시간 단위 내에서 한 화면에 중첩하여 보여주는 파형으로서, 아이 오프닝(eye opening)(310) 즉, 중앙 신호가 교차하지 않는 수직/수평으로 열린 부분으로 해석된다. 즉, 신호에 잡음이 많이 포함될수록 아이 오프닝(310)은 작아지고, 신호의 세기(signal integrity)가 클수록 아이 오프닝(310)은 커진다.Here, the eye pattern is a waveform showing the flow of the level shift of the digital signal superimposed on one screen within a specific time unit, and the eye opening 310, that is, the vertical / non-intersecting center signal does not intersect. Interpreted horizontally. That is, the more the noise is included in the signal, the smaller the eye opening 310 becomes, and the greater the signal integrity, the larger the eye opening 310 becomes.

아이 패턴의 비교결과, 도 4a의 아이 패턴에 비해 도 4b의 아이 패턴의 아이 오프닝이 크므로, 본 발명의 실시예에 따라 원칩형으로 구성한 광수신 데이터 병렬화 장치(300)의 잡음특성이 우수하며, 이와 함께 대역폭, 변환이득, 전송 속도가 향상됨을 해석할 수 있다.As a result of comparing the eye patterns, since the eye opening of the eye pattern of FIG. 4B is larger than that of FIG. 4A, the noise characteristic of the optical reception data parallelizing apparatus 300 configured in a one-chip form according to the embodiment of the present invention is excellent. In addition, bandwidth, conversion gain, and transmission speed can be analyzed.

도 5는 본 발명의 실시예에 따른 광수신 데이터 병렬화 장치(300)의 사양(Specification)을 도시한 도표이다. 도 5의 (a)는 증폭기(310)와 병렬화기(320)가 각각의 칩으로 구성된 광수신 데이터 병렬화 장치(300)의 사양 데이터이며, 도 5의 (b)는 본 발명의 실시예에 따른 광수신 데이터 병렬화 장치(300)의 사양 데이터이다. 도 5에서는 인터페이스 구성요소, 최대 전송 속도, 출력의 지터 특성, 기준클럭의 지터 특성, 민감도 및 전송 손실을 각각 비교하였다. FIG. 5 is a diagram illustrating a specification of the optical reception data parallelizing apparatus 300 according to an embodiment of the present invention. FIG. 5A illustrates specification data of the optical reception data parallelizing apparatus 300 in which the amplifier 310 and the parallelizer 320 are configured as respective chips, and FIG. 5B illustrates an embodiment of the present invention. It is specification data of the optical reception data parallelizing apparatus 300. In Fig. 5, the interface components, the maximum transmission speed, the jitter characteristic of the output, the jitter characteristic of the reference clock, the sensitivity, and the transmission loss were compared.

인터페이스 구성요소 중 본딩 와이어는 (a)가 4개, (b)는 2개이고, 마이크로스크립 라인은 (a)가 2개, (b)가 2개이므로, (b)의 구성요소가 상대적으로 적은 수이므로 구현 면적이 작고, 구조가 간단할 것임을 알 수 있다.Among the interface components, the bonding wire has four (a) and two (b), and the microscript lines have two (a) and two (b), so that the components of (b) have relatively few components. As it can be seen that the implementation area is small, and the structure will be simple.

최대 전송 속도는 (a)가 3.8 Gbps, (b)가 6 Gbps이므로, 구현시 (a)보다 (b)가 2배 정도 빠른 전송 속도를 제공할 수 있음을 알 수 있다.As the maximum transmission speed is 3.8 Gbps and (b) 6 Gbps, it can be seen that (b) is twice as fast as the implementation in (a).

지터 특성을 3.8 Gbps에서 측정했을 때 출력에 대한 지터 특성이 (a)가 0.4 UI, (b)가 0.1 UI이고, 기준클럭에 대한 지터 특성이 (a)가 0.25 UI, (b)가 0.08 UI이므로, (b)의 지터 특성이 4배 정도 우수하여 구현시 (a)보다 (b)의 비트 에러율이 작을 것임을 알 수 있다.When the jitter characteristic is measured at 3.8 Gbps, the jitter characteristic for the output is (a) 0.4 UI, (b) is 0.1 UI, and the jitter characteristic for the reference clock is (a) 0.25 UI, (b) 0.08 UI Since the jitter characteristic of (b) is about 4 times better, it can be seen that the bit error rate of (b) is smaller than that of (a).

민감도(Sensitivity)는 (a)가 -14 dBm, (b)가 -18 dBm이므로 (b)의 민감도가 우수하므로 더 크기가 작은 입력신호에 반응하여 동작할 것임을 알 수 있다.Sensitivity is -14 dBm in (a) and -18 dBm in (b), so the sensitivity of (b) is excellent, so it can be seen that it operates in response to a smaller input signal.

전송 손실은 (a)가 2.8 dB, (b)가 1.6 dB이므로, 구현시 (a)보다 (b)의 전송도중에 발생하는 손실이 적을 것임을 알 수 있다. Since transmission loss is 2.8 dB (a) and 1.6 dB (b), it can be seen that the loss occurring during transmission of (b) is less than that of (a) in the implementation.

이와 같이, 본 발명의 실시예에 따른 광수신 데이터 병렬화 장치(300)는 구현이 간단하고, 전송 속도가 높으며, 감도가 우수하며, 비트 에러율 및 전송 손실이 작은 등 많은 장점을 가진다. As such, the optical reception data parallelizing apparatus 300 according to the embodiment of the present invention has many advantages, such as simple implementation, high transmission speed, excellent sensitivity, small bit error rate, and small transmission loss.

이하, 도 6을 참조하여 전술한 광수신 데이터 병렬화 장치(300)를 제조하는 방법에 대하여 살펴본다.Hereinafter, a method of manufacturing the above-described optical reception data parallelizing apparatus 300 will be described with reference to FIG. 6.

도 6은 본 발명의 실시예에 따른 광수신 데이터 병렬화 장치(300)의 제조 방법을 도시한 흐름도이다. 이하, 도 6을 참조하여 설명한다. 6 is a flowchart illustrating a method of manufacturing the optical receiving data parallelizing apparatus 300 according to the embodiment of the present invention. A description with reference to FIG. 6 is as follows.

먼저, 기판(Substrate) 상에 전류신호로 변환된 광신호를 전압신호로 변환하는 전치증폭단(311)을 형성한다(S610). 여기서, 기판은 광수신 데이터 병렬화 장치(300)를 원칩화하는 반도체 기판일 수 있다.First, a preamplification stage 311 for converting an optical signal converted into a current signal into a voltage signal is formed on a substrate (S610). Here, the substrate may be a semiconductor substrate that makes the optical reception data parallelizing apparatus 300 into one chip.

이때, 전치증폭단(311)에 의한 증폭도가 병렬화기(320)가 인식할 수 있을 정도로 충분하지 않을 경우, 기판 상에 주증폭단(312)을 더 형성하여 전압신호를 추 가로 증폭할 수도 있다.In this case, when the amplification degree by the preamplifier stage 311 is not enough to be recognized by the parallelizer 320, the main amplifier stage 312 may be further formed on the substrate to further amplify the voltage signal.

이어서, 전치증폭단(311)이 형성된 기판 상에 전압신호를 병렬 데이터로 변환하는 병렬화기(320)를 형성한다(S620). 상세하게는, 기판 상에 전압신호로부터 직렬 데이터를 복원하는 디코더(321)를 형성하고, 직렬 데이터로부터 기준클럭을 추출하는 클록 복원 회로(323)를 형성하고, 기준클럭에 동기하여 직렬 데이터를 병렬 데이터로 변환하는 디멀티플렉서(322)를 형성한다.Subsequently, a parallelizer 320 for converting a voltage signal into parallel data is formed on the substrate on which the preamplifier 311 is formed (S620). Specifically, a decoder 321 for restoring the serial data from the voltage signal is formed on the substrate, a clock recovery circuit 323 for extracting the reference clock from the serial data is formed, and the serial data is synchronized in synchronization with the reference clock. A demultiplexer 322 is formed to convert the data.

이후, 광수신 데이터 병렬화 장치(300)는 광수신 장치(200)에 구비된 인쇄회로기판(400)에 실장되어 광신호로 수신된 직렬 데이터를 병렬화하는데 이용될 수 있다.Thereafter, the optical receiving data parallelizing apparatus 300 may be mounted on the printed circuit board 400 provided in the optical receiving apparatus 200 and used to parallelize serial data received as an optical signal.

이상, 본 발명의 구성에 대하여 첨부 도면을 참조하여 상세히 설명하였으나, 이는 예시에 불과한 것으로서, 본 발명이 속하는 기술분야에 통상의 지식을 가진자라면 본 발명의 기술적 사상의 범위 내에서 다양한 변형과 변경이 가능함은 물론이다. 따라서 본 발명의 보호 범위는 전술한 실시예에 국한되어서는 아니되며 이하의 특허 청구범위의 기재에 의하여 정하여져야 할 것이다.While the present invention has been described in detail with reference to the accompanying drawings, it is to be understood that the invention is not limited to the above-described embodiments. Those skilled in the art will appreciate that various modifications, Of course, this is possible. Therefore, the protection scope of the present invention should not be limited to the above-described embodiment, but should be defined by the following claims.

도 1은 본 발명에 따른 광통신 시스템을 도시한 구성도.1 is a block diagram showing an optical communication system according to the present invention.

도 2는 본 발명에 따른 광수신 데이터 병렬화 장치를 도시한 구성도.2 is a block diagram showing an optical receiving data parallelizing apparatus according to the present invention.

도 3은 본 발명에 따른 광수신 데이터 병렬화 장치를 적용한 광수신 장치의 회로도. 3 is a circuit diagram of an optical receiving apparatus to which the optical receiving data parallelizing apparatus according to the present invention is applied.

도 4a 및 도 4b는 본 발명에 따른 광수신 데이터 병렬화 장치의 아이 패턴.4A and 4B are eye patterns of the apparatus for parallelizing optical reception data according to the present invention.

도 5는 본 발명에 따른 광수신 데이터 병렬화 장치의 사양(Specification)을 도시한 도표.5 is a diagram showing the specification of the optical reception data parallelizing apparatus according to the present invention;

도 6은 본 발명에 따른 광수신 데이터 병렬화 장치의 제조 방법을 도시한 흐름도.6 is a flowchart illustrating a manufacturing method of an apparatus for parallelizing optical reception data according to the present invention.

Claims (11)

광신호에 대응하는 전류신호를 전압신호로 변환하며, 잡음특성이 우수한 내부 소자로 구성되고 대역폭 향상 회로를 포함하는 전치증폭단과, 상기 전압신호를 추가로 증폭하는 주증폭단을 포함하는 증폭기; 및An amplifier including a preamplifier stage configured to convert a current signal corresponding to the optical signal into a voltage signal, the internal amplifier having an excellent noise characteristic and including a bandwidth enhancing circuit, and a main amplifier stage to further amplify the voltage signal; And 상기 전압신호를 순차적으로 입력받아 병렬 데이터로 변환하는 병렬화기를 포함하되,It includes a parallelizer for receiving the voltage signal sequentially and converts it into parallel data, 상기 증폭기와 상기 병렬화기는, 실리콘 반도체 공정을 통해 하나의 반도체 기판(Substrate) 상에 원 칩(One Chip)으로 구성되는 것인 광수신 데이터 병렬화 장치.And the amplifier and the parallelizer are configured as one chip on a single semiconductor substrate through a silicon semiconductor process. 제1항에 있어서,The method of claim 1, 상기 광신호를 수신하여 순차적으로 상기 전류신호로 변환하는 광수신 소자; 및An optical receiving element receiving the optical signal and sequentially converting the optical signal into the current signal; And 상기 광수신 소자 및 상기 광수신 데이터 직병렬화 장치를 실장하는 인쇄회로기판Printed circuit board mounting the optical receiving element and the optical reception data serialization device 을 더 포함하는 광수신 데이터 병렬화 장치.Optical receiving data parallelization apparatus further comprising. 삭제delete 삭제delete 제1항에 있어서, 상기 전치증폭단은,The method of claim 1, wherein the preamplification stage, 트랜스 임피던스 이득을 갖는 광수신 데이터 병렬화 장치.Optically-received data paralleling device having a trans impedance gain. 삭제delete 제1항에 있어서, 상기 병렬화기는,The method of claim 1, wherein the parallelizer, 상기 전압신호로부터 직렬 데이터를 복원하는 디코더;A decoder for recovering serial data from the voltage signal; 상기 직렬 데이터로부터 기준 클럭을 추출하는 클록 복원 회로; 및A clock recovery circuit for extracting a reference clock from the serial data; And 상기 기준클럭에 동기하여 상기 직렬 데이터를 상기 병렬 데이터로 변환하는 디멀티플렉서A demultiplexer for converting the serial data into the parallel data in synchronization with the reference clock 를 포함하는 광수신 데이터 병렬화 장치.Optical receiving data parallelization apparatus comprising a. 반도체 기판(Substrate) 상에 광신호에 대응하는 전류신호를 전압신호로 변환하며, 잡음특성이 우수한 내부 소자로 구성되고, 대역폭 향상 회로를 포함하는 전치증폭단과, 상기 전압신호를 추가로 증폭하는 주증폭단을 형성하는 단계; 및A preamplification stage that converts a current signal corresponding to an optical signal into a voltage signal on a semiconductor substrate, and has an internal device having excellent noise characteristics, and includes a bandwidth enhancement circuit, and a main amplifier for further amplifying the voltage signal. Forming an amplifying stage; And 상기 기판 상에 상기 전압신호를 병렬 데이터로 변환하는 병렬화기를 형성하는 단계를 포함하되,Forming a parallelizer for converting the voltage signal into parallel data on the substrate, 실리콘 반도체 공정을 통해, 상기 기판(Substrate) 상에 상기 전치증폭단, 상기 주증폭단 및 상기 병렬화기를 원 칩(One Chip) 구성하는 것인 광수신 데이터 병렬화 장치의 제조 방법.And a pre-amplifier stage, the main amplifier stage, and the parallelizer on a substrate through a silicon semiconductor process. 제8항에 있어서, The method of claim 8, 인쇄회로기판에 상기 광수신 데이터 병렬화 장치를 실장하는 단계Mounting the optical receiving data parallelizing device on a printed circuit board; 를 더 포함하는 광수신 데이터 병렬화 장치의 제조 방법.Method of manufacturing a light receiving data parallelizing device further comprising. 삭제delete 제8항에 있어서, 상기 병렬화기를 형성하는 단계는,The method of claim 8, wherein forming the parallelizer comprises: 상기 기판 상에 상기 전압신호로부터 직렬 데이터를 복원하는 디코더를 형성하는 단계;Forming a decoder on the substrate to recover serial data from the voltage signal; 상기 기판 상에 상기 직렬 데이터로부터 기준 클럭을 추출하는 클록 복원 회로를 형성하는 단계; 및Forming a clock recovery circuit for extracting a reference clock from the serial data on the substrate; And 상기 기판 상에 상기 기준클럭에 동기하여 상기 직렬 데이터를 상기 병렬 데이터로 변환하는 디멀티플렉서를 형성하는 단계Forming a demultiplexer for converting the serial data into the parallel data in synchronization with the reference clock on the substrate; 를 포함하는 광수신 데이터 병렬화 장치의 제조 방법.Method of manufacturing a light receiving data parallelizing device comprising a.
KR1020080060575A 2008-06-26 2008-06-26 De-serializing Apparatus for Optical Receiving Data and the Producing Method KR100983053B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080060575A KR100983053B1 (en) 2008-06-26 2008-06-26 De-serializing Apparatus for Optical Receiving Data and the Producing Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080060575A KR100983053B1 (en) 2008-06-26 2008-06-26 De-serializing Apparatus for Optical Receiving Data and the Producing Method

Publications (2)

Publication Number Publication Date
KR20100000902A KR20100000902A (en) 2010-01-06
KR100983053B1 true KR100983053B1 (en) 2010-09-17

Family

ID=41811248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080060575A KR100983053B1 (en) 2008-06-26 2008-06-26 De-serializing Apparatus for Optical Receiving Data and the Producing Method

Country Status (1)

Country Link
KR (1) KR100983053B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101988920B1 (en) * 2019-03-27 2019-06-13 (주)자람테크놀로지 Optical receiving apparatus having improved burst mode clock and data recovery performance for multilevel optical signal and method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947672B2 (en) * 2001-07-20 2005-09-20 Jds Uniphase Corporation High-speed optical data links
US20050232637A1 (en) * 2004-03-31 2005-10-20 Fabrice Paillet Optical offset signal cancellation for optical receiver
US7050666B2 (en) * 2001-10-09 2006-05-23 Infinera Corporation Optical receiver photonic integrated circuit (RxPIC) system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947672B2 (en) * 2001-07-20 2005-09-20 Jds Uniphase Corporation High-speed optical data links
US7050666B2 (en) * 2001-10-09 2006-05-23 Infinera Corporation Optical receiver photonic integrated circuit (RxPIC) system
US20050232637A1 (en) * 2004-03-31 2005-10-20 Fabrice Paillet Optical offset signal cancellation for optical receiver

Also Published As

Publication number Publication date
KR20100000902A (en) 2010-01-06

Similar Documents

Publication Publication Date Title
US6947672B2 (en) High-speed optical data links
CN111508949B (en) Receiving device based on waveguide balanced detector and integration method
JP2003134051A (en) Optical receiving module, optical receiver and optical fiber communication equipment
EP3809610B1 (en) Signal generation device, method, and system
US20170054656A1 (en) Multi-chip structure having flexible input/output chips
WO2014156336A1 (en) Light reception circuit
US8145059B2 (en) Circuit topologies for high speed, low cost optical transceiver components
KR100983053B1 (en) De-serializing Apparatus for Optical Receiving Data and the Producing Method
US8817855B2 (en) Method and apparatus for aligning and integrating serial data streams
CN102801478B (en) Optical receiving device
US20130117477A1 (en) Wireless signal transmitting/receiving apparatus for semiconductor system
US20050069070A1 (en) High-speed data sampler for optical interconnect
US7624311B2 (en) Method and apparatus for converting interface between high speed data having various capacities
KR100962415B1 (en) Serializing Apparatus for Optical Transmitting Data and the Producing Method
CN106233644B (en) Burst receiving circuit
CN113805270B (en) High-integration silicon optical chip
WO2022193328A1 (en) Serializing/deserializing circuit, serial data receiving method, and chip
JP2004537894A (en) High-speed optical data link
US10935423B2 (en) Light-to-digital converter
CN202353726U (en) Eight-way video optical transceiver
CN208636821U (en) A kind of signal processing mould group
CN110519667B (en) Method for realizing optical signal line crossing
CN115549788A (en) Signal transmission system and method
KR101047748B1 (en) Transimpedance amplifier
JPH10178387A (en) Optical inter-connection device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160908

Year of fee payment: 7