KR100982145B1 - 구성가능 어드레스 매핑의 방법 - Google Patents
구성가능 어드레스 매핑의 방법 Download PDFInfo
- Publication number
- KR100982145B1 KR100982145B1 KR1020057007810A KR20057007810A KR100982145B1 KR 100982145 B1 KR100982145 B1 KR 100982145B1 KR 1020057007810 A KR1020057007810 A KR 1020057007810A KR 20057007810 A KR20057007810 A KR 20057007810A KR 100982145 B1 KR100982145 B1 KR 100982145B1
- Authority
- KR
- South Korea
- Prior art keywords
- protection
- delete delete
- request
- module
- service module
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
Abstract
Description
필드상의 매칭 및 체크 |
노멀 케이스 |
에러 케이스 1 |
에러 케이스 2 |
에러 케이스 3 |
리퀘스트의 세그먼트 (베이스) 어드레스 |
단일 매칭 |
단일 매칭 |
단일 매칭 |
이중 매칭 |
리퀘스트의 영역 (베이스) 어드레스 |
매칭된 세그먼트의 영역 레지스터 페이지상의 단일 매칭 |
매칭된 세그먼트의 영역 레지스터 페이지상의 단일 매칭 |
매칭된 세그먼트의 영역 레지스터 페이지상의 이중 매칭 |
무시 |
리퀘스트의 보호 아이디 |
양호 |
불량 |
무시 |
무시 |
결과 |
목적지 서비스 모듈에 대한 정보가 생성되며 리퀘스트 전송 모듈로 전송됨 |
보호 위반 |
영역 어드레스 맵에서 발견된 에러 |
세그먼트 어드레스 맵에서 발견된 에러 |
Claims (60)
- 서비스 모듈에 대한 제 1 어드레스 위치를 식별하는 구성 파라미터를 입력하는 단계;디바이스의 모듈을 위해 존재할 수 있는 다수의 상이한 보호키들 및 상기 디바이스의 모듈을 위해 존재할 수 있는 다수의 상이한 보호 ID들로 구성된 그룹으로부터 선택된 보호 파라미터를 입력하는 단계; 및상기 디바이스의 제 1 모듈로부터의 리퀘스트 (request) 가 상기 입력된 보호 파라미터 및 상기 서비스 모듈의 제 1 어드레스 위치에 기초하여 상기 서비스 모듈에 전달되고 실행되어야 하는지의 여부를 판정하는 단계를 포함하는, 방법.
- 제 1 항에 있어서,상기 구성 파라미터는 어드레스 폭, 세그먼트의 수, 세그먼트 사이즈, 세그먼트 베이스, 및 영역의 수로 구성된 그룹 중에서 선택되는, 방법.
- 제 2 항에 있어서,상기 영역의 수는, 리퀘스트를 상기 서비스 모듈로 전달하기 위해 리퀘스트-전달 모듈로 전송되는 하드웨어 라우팅 정보를 포함하며,상기 위치는 하드웨어 신호 비트 위치를 포함하고, 리퀘스트-전달 모듈이 상기 하드웨어 신호 비트 위치에서 신호를 어서트 (assert) 하면, 리퀘스트는 상기 서비스 모듈로 전송되는, 방법.
- 제 1 항에 있어서,레지스터를 더 포함하는 회로를 구성하기 위한 데이터베이스를 생성하는 단계를 더 포함하며,상기 구성은 액세스-불능 (non-accessible) 레지스터, 판독 전용 레지스터, 및 판독-기입 레지스터로 구성된 그룹으로부터 선택된 동작 모드를 생성하고, 상기 레지스터의 구성은, 상기 데이터베이스에서 상기 레지스터의 네트리스트 부분이 네트리스트의 상위 레벨로 익스포트 (export) 되도록 익스포트 상수로서 상기 레지스터를 지정하는 단계를 더 포함하는, 방법.
- 서비스 모듈에 대한 제 1 어드레스 위치를 식별하는 구성 파라미터를 입력하는 수단;디바이스의 모듈을 위해 존재할 수 있는 다수의 상이한 보호키들 및 상기 디바이스의 모듈을 위해 존재할 수 있는 다수의 상이한 보호 ID들로 구성된 그룹으로부터 선택된 보호 파라미터를 입력하는 수단; 및상기 디바이스의 제 1 모듈로부터의 리퀘스트가 상기 입력된 보호 파라미터 및 상기 서비스 모듈의 제 1 어드레스 위치에 기초하여 상기 서비스 모듈에 전달되고 실행되어야 하는지의 여부를 판정하는 수단을 포함하는, 장치.
- 제 5 항에 있어서,영역의 수로부터, 상기 영역에 접속된 서비스 모듈의 라우팅 정보 및 위치를 포함하는 필드를 갖는 제 1 영역을 더 포함하는, 장치.
- 제 6 항에 있어서,상기 라우팅 정보는 리퀘스트를 상기 서비스 모듈로 전달하기 위하여 리퀘스트-전송 모듈에 전송되는 하드웨어 라우팅 정보를 포함하며,리퀘스트-전달 모듈이 하드웨어 신호 비트 위치에서 신호를 어서트하면, 리퀘스트는 상기 서비스 모듈로 전송되는, 장치.
- 제 6 항에 있어서,상기 위치는 하드웨어 신호 비트 위치를 포함하는, 장치.
- 제 5 항에 있어서,레지스터를 포함하는 회로를 구성하기 위한 데이터베이스를 생성하는 수단을 더 포함하며,상기 레지스터를 구성하는 것은, 상기 데이터베이스에서 상기 레지스터의 네트리스트 부분이 네트리스트의 상부 레벨로 익스포트되도록 익스포트 상수로서 상기 레지스터를 지정하는 것을 포함하며,상기 회로의 구성은, 상기 레지스터의 상기 구성 이후의 시간에 상기 네트리스트를 구성하는 것을 더 포함하는, 장치.
- 제 5 항에 있어서,상기 입력된 보호 파라미터 및 상기 구성 파라미터를, 집적회로 설계시에 설정된 소정의 기준에 대해 체크하는 수단을 더 포함하는, 장치.
- 제 10 항에 있어서,상기 소정의 기준은 보호 ID, 목적지 어드레스, 리퀘스트 유형, 데이터, 데이터 유형, 및 사용자 제공형 리퀘스트 정보로 구성되는 그룹 중에서 선택되는, 장치.
- 제 10 항에 있어서,상기 체크 수단은 세그먼트 어드레스를 하나 이상의 세그먼트 레지스터 필드에 대해 체크하고, 영역 어드레스를 하나 이상의 영역 레지스터 필드에 대해 체크하거나, 보호 키를 하나 이상의 보호 레지스터 필드에 대해 체크하거나, 복수의 소스 유닛으로부터 수신된 리퀘스트를 어드레스 맵 및 보호 키 맵에 대해 체크하는, 장치.
- 제 10 항에 있어서,상기 소정의 기준이 충족되면 부가 파라미터에 대한 리퀘스트를 생성하는 수단을 더 포함하는, 장치.
- 제 5 항에 있어서,제품 사양을 수신하는 수단; 및네트리스트를 생성하는 수단을 더 포함하는, 장치.
- 실행될 시에 제 1 항에 기재된 방법을 수행하는 명령이 저장된, 머신-판독가능 저장 매체.
- 제 1 항에 있어서,제품 사양을 수신하는 단계; 및최적화된 어드레스 매핑과 하드웨어 보호를 나타내는 네트리스트를 생성하는 단계를 더 포함하는, 방법.
- 제 5 항에 있어서,시스템에서의 제 1 어드레스 영역을 하나 이상의 보호 키와 연관시키는 수단; 및하나 이상의 가능한 보호 ID를 제 1 프로세싱 유닛에 할당하는 수단을 더 포함하는, 장치.
- 제 1 어드레스 위치를 서비스 모듈과 연관시키는 구성 파라미터를 입력하는 수단;디바이스의 모듈을 위해 존재할 수 있는 다수의 상이한 보호키들 및 상기 디바이스의 모듈을 위해 존재할 수 있는 다수의 상이한 보호 ID들로 구성된 그룹으로부터 선택된 보호 파라미터를 입력하는 수단;상기 디바이스의 제 1 모듈로부터의 리퀘스트가 상기 입력된 보호 파라미터에 기초하여 상기 서비스 모듈에 전달되고 실행되어야 하는지의 여부를 판정하는 수단; 및상기 리퀘스트가 상기 서비스 모듈로 전달되어 실행되어야 하는지 여부를 판정하기 위해, 상기 리퀘스트에 할당된 제 1 보호 ID를 하나 이상의 보호 키 레지스터들의 맵과 비교하는 수단을 포함하는, 장치.
- 제 18 항에 있어서,2개 이상의 가능한 보호 ID들을 갖는 제 1 프로세싱 유닛을 더 포함하는, 장치.
- 제 1 어드레스 위치를 서비스 모듈과 연관시키는 구성 파라미터들을 입력하는 구성 레지스터;디바이스의 모듈을 위해 존재할 수 있는 다수의 상이한 보호키들 및 상기 디바이스의 모듈을 위해 존재할 수 있는 다수의 상이한 보호 ID들로 구성된 그룹으로부터 선택된 보호 파라미터를 입력하는 보호 키 레지스터;상기 디바이스의 제 1 모듈로부터의 리퀘스트가 상기 입력된 보호 파라미터 및 상기 서비스 모듈의 상기 제 1 어드레스 위치에 기초하여 상기 서비스 모듈에 전달되고 실행되어야 하는지의 여부를 판정하는 보안 체크 로직; 및상기 리퀘스트에 연관된 제 1 보호 ID를 상기 서비스 모듈의 제 1 어드레스 위치와 매칭시킬 경우, 보호 키 레지스터가 상기 보안 체크 로직에 의해 사용되도록 상기 보안 체크 로직을 지시하는 소프트웨어 데이터베이스의 제 1 필드를 포함하는, 장치.
- 제 1 어드레스 위치를 서비스 모듈과 연관시키는 구성 파라미터들을 입력하는 구성 레지스터;디바이스의 모듈을 위해 존재할 수 있는 다수의 상이한 보호키들 및 상기 디바이스의 모듈을 위해 존재할 수 있는 다수의 상이한 보호 ID들로 구성된 그룹으로부터 선택된 보호 파라미터를 입력하는 보호 키 레지스터;상기 디바이스의 제 1 모듈로부터의 리퀘스트가 상기 입력된 보호 파라미터 및 상기 서비스 모듈의 상기 제 1 어드레스 위치에 기초하여 상기 서비스 모듈에 전달되고 실행되어야 하는지의 여부를 판정하는 보안 체크 로직; 및상기 리퀘스트와 관련된 보호 ID들이, 제 1 보호 키 레지스터를 지적하는 영역 레지스터에 의해 링크된 하나 이상의 서비스 모듈들에 액세스하게 허용되도록 상기 보안 체크 로직을 지시하는 비트 벡터를 포함하는, 장치.
- 제 5 항에 있어서,보호 키 레지스터들의 제 1 필드는, 상기 제 1 필드가 판독가능/기입가능하기 때문에 구동-시간에 재구성될 수 있는, 장치
- 실행될 시에 제 5 항에 기재된 장치를 생성하는 명령이 저장된, 머신-판독가능 저장 매체.
- 제 1 어드레스 위치를 서비스 모듈과 연관시키는 구성 파라미터을 입력하는 레지스터들의 제 1 세트;디바이스의 모듈을 위해 존재할 수 있는 다수의 상이한 보호키들 및 상기 디바이스의 모듈을 위해 존재할 수 있는 다수의 상이한 보호 ID들로 구성된 그룹으로부터 선택된 보호 파라미터를 입력하는 레지스터들의 제 2 세트; 및상기 디바이스의 제 1 모듈로부터의 리퀘스트가 상기 레지스터들의 제 2 세트의 상기 입력된 보호 파라미터 및 상기 레지스터들의 제 1 세트의 상기 입력된 구성 파라미터에 기초하여 상기 서비스 모듈로 전달되고 실행되어야 하는지의 여부를 판정하는 비교기를 포함하며,상기 비교기는, 상기 리퀘스트가 상기 서비스 모듈에 전달되어 실행되어야 하는지의 여부를 판정하기 위해, 상기 리퀘스트에 할당된 제 1 보호 ID를 하나 이상의 보호 키 레지스터들의 맵과 비교하는, 장치.
- 실행될 시에 제 24 항에 기재된 장치를 생성하는 명령이 저장된 머신-판독가능 저장 매체.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/288,973 US7266786B2 (en) | 2002-11-05 | 2002-11-05 | Method and apparatus for configurable address mapping and protection architecture and hardware for on-chip systems |
US10/288,973 | 2002-11-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050084639A KR20050084639A (ko) | 2005-08-26 |
KR100982145B1 true KR100982145B1 (ko) | 2010-09-14 |
Family
ID=32176015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057007810A KR100982145B1 (ko) | 2002-11-05 | 2003-11-03 | 구성가능 어드레스 매핑의 방법 |
Country Status (6)
Country | Link |
---|---|
US (3) | US7266786B2 (ko) |
EP (1) | EP1561175B1 (ko) |
JP (1) | JP4768990B2 (ko) |
KR (1) | KR100982145B1 (ko) |
AU (1) | AU2003287494A1 (ko) |
WO (1) | WO2004044681A2 (ko) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6925540B2 (en) * | 2002-05-02 | 2005-08-02 | Intel Corporation | Systems and methods for chassis identification |
US7266786B2 (en) * | 2002-11-05 | 2007-09-04 | Sonics, Inc. | Method and apparatus for configurable address mapping and protection architecture and hardware for on-chip systems |
US8504992B2 (en) * | 2003-10-31 | 2013-08-06 | Sonics, Inc. | Method and apparatus for establishing a quality of service model |
US9087036B1 (en) | 2004-08-12 | 2015-07-21 | Sonics, Inc. | Methods and apparatuses for time annotated transaction level modeling |
JP4526111B2 (ja) * | 2003-12-19 | 2010-08-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マイクロコンピュータおよびデバッグ方法 |
US7358761B1 (en) * | 2005-01-21 | 2008-04-15 | Csitch Corporation | Versatile multiplexer-structures in programmable logic using serial chaining and novel selection schemes |
JP4346587B2 (ja) * | 2005-07-27 | 2009-10-21 | 富士通株式会社 | システムシミュレーション方法 |
US7694249B2 (en) * | 2005-10-07 | 2010-04-06 | Sonics, Inc. | Various methods and apparatuses for estimating characteristics of an electronic system's design |
EP1801700B1 (en) * | 2005-12-23 | 2013-06-26 | Texas Instruments Inc. | Method and systems to restrict usage of a DMA channel |
US8719526B2 (en) * | 2006-01-05 | 2014-05-06 | Broadcom Corporation | System and method for partitioning multiple logical memory regions with access control by a central control agent |
US8868397B2 (en) | 2006-11-20 | 2014-10-21 | Sonics, Inc. | Transaction co-validation across abstraction layers |
US20080120082A1 (en) * | 2006-11-20 | 2008-05-22 | Herve Jacques Alexanian | Transaction Co-Validation Across Abstraction Layers |
US8020124B2 (en) * | 2006-11-20 | 2011-09-13 | Sonics, Inc. | Various methods and apparatuses for cycle accurate C-models of components |
US8631468B2 (en) * | 2008-11-10 | 2014-01-14 | Samsung Electronics Co., Ltd. | Active access monitoring for safer computing environments and systems |
US8190804B1 (en) * | 2009-03-12 | 2012-05-29 | Sonics, Inc. | Various methods and apparatus for a memory scheduler with an arbiter |
US8789170B2 (en) * | 2010-09-24 | 2014-07-22 | Intel Corporation | Method for enforcing resource access control in computer systems |
KR101724590B1 (ko) * | 2011-01-31 | 2017-04-11 | 삼성전자주식회사 | 멀티 프로세서 시스템에서의 메모리 보호 장치 및 방법 |
US8930602B2 (en) | 2011-08-31 | 2015-01-06 | Intel Corporation | Providing adaptive bandwidth allocation for a fixed priority arbiter |
US9021156B2 (en) | 2011-08-31 | 2015-04-28 | Prashanth Nimmala | Integrating intellectual property (IP) blocks into a processor |
US8805926B2 (en) | 2011-09-29 | 2014-08-12 | Intel Corporation | Common idle state, active state and credit management for an interface |
US8874976B2 (en) | 2011-09-29 | 2014-10-28 | Intel Corporation | Providing error handling support to legacy devices |
US8711875B2 (en) | 2011-09-29 | 2014-04-29 | Intel Corporation | Aggregating completion messages in a sideband interface |
US8929373B2 (en) | 2011-09-29 | 2015-01-06 | Intel Corporation | Sending packets with expanded headers |
US8713240B2 (en) * | 2011-09-29 | 2014-04-29 | Intel Corporation | Providing multiple decode options for a system-on-chip (SoC) fabric |
US8775700B2 (en) | 2011-09-29 | 2014-07-08 | Intel Corporation | Issuing requests to a fabric |
US8713234B2 (en) * | 2011-09-29 | 2014-04-29 | Intel Corporation | Supporting multiple channels of a single interface |
US9053251B2 (en) | 2011-11-29 | 2015-06-09 | Intel Corporation | Providing a sideband message interface for system on a chip (SoC) |
US9805221B2 (en) * | 2011-12-21 | 2017-10-31 | Intel Corporation | Incorporating access control functionality into a system on a chip (SoC) |
US9740518B2 (en) | 2012-09-12 | 2017-08-22 | Nxp Usa, Inc. | Conflict detection circuit for resolving access conflict to peripheral device by multiple virtual machines |
US9904802B2 (en) | 2012-11-23 | 2018-02-27 | Nxp Usa, Inc. | System on chip |
US9336411B2 (en) | 2012-11-23 | 2016-05-10 | Freescale Semiconductor, Inc. | System on chip |
EP3014818A4 (en) * | 2013-06-28 | 2017-03-15 | Intel Corporation | A method, apparatus and system for a source-synchronous circuit-switched network on a chip (noc) |
WO2015008112A1 (en) | 2013-07-18 | 2015-01-22 | Freescale Semiconductor, Inc. | System on chip and method therefor |
CN103543980B (zh) * | 2013-11-07 | 2021-10-22 | 吴胜远 | 数字数据处理的方法及装置 |
US20150331043A1 (en) * | 2014-05-15 | 2015-11-19 | Manoj R. Sastry | System-on-chip secure debug |
US9690719B2 (en) | 2014-09-11 | 2017-06-27 | Nxp Usa, Inc. | Mechanism for managing access to at least one shared integrated peripheral of a processing unit and a method of operating thereof |
WO2017168753A1 (ja) * | 2016-04-01 | 2017-10-05 | 富士通株式会社 | 通信システムおよび通信方法 |
DE102016220639A1 (de) | 2016-10-20 | 2018-04-26 | Infineon Technologies Ag | Speicherschutzeinheit und Verfahren zum Schützen eines Speicheradressraumes |
US10911261B2 (en) | 2016-12-19 | 2021-02-02 | Intel Corporation | Method, apparatus and system for hierarchical network on chip routing |
US10846126B2 (en) * | 2016-12-28 | 2020-11-24 | Intel Corporation | Method, apparatus and system for handling non-posted memory write transactions in a fabric |
US20190007212A1 (en) | 2017-06-30 | 2019-01-03 | Intel Corporation | Secure unlock systems for locked devices |
US10318455B2 (en) * | 2017-07-19 | 2019-06-11 | Dell Products, Lp | System and method to correlate corrected machine check error storm events to specific machine check banks |
US11281810B1 (en) * | 2018-12-11 | 2022-03-22 | Xilinx, Inc. | Memory access protection in programmable logic device |
US11886877B1 (en) * | 2021-09-24 | 2024-01-30 | Apple Inc. | Memory select register to simplify operand mapping in subroutines |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4665395A (en) * | 1984-12-14 | 1987-05-12 | Ness Bradford O Van | Automatic access control system for vehicles |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3747946A (en) | 1970-12-21 | 1973-07-24 | R Edens | Tool holders |
US4298208A (en) | 1980-01-31 | 1981-11-03 | Erickson Tool Company | Spring actuated chuck |
US4814982A (en) * | 1984-12-24 | 1989-03-21 | General Electric Company | Reconfigurable, multiprocessor system with protected, multiple, memories |
US5838894A (en) | 1992-12-17 | 1998-11-17 | Tandem Computers Incorporated | Logical, fail-functional, dual central processor units formed from three processor units |
US5513337A (en) * | 1994-05-25 | 1996-04-30 | Intel Corporation | System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type |
US5991895A (en) * | 1995-05-05 | 1999-11-23 | Silicon Graphics, Inc. | System and method for multiprocessor partitioning to support high availability |
CA2178440A1 (en) * | 1995-06-07 | 1996-12-08 | Robert W. Horst | Fail-fast, fail-functional, fault-tolerant multiprocessor system |
US6072944A (en) * | 1995-09-08 | 2000-06-06 | Iq Systems, Inc. | Methods and apparatus for distributed processing and rapid ASIC development |
US6101590A (en) * | 1995-10-10 | 2000-08-08 | Micro Unity Systems Engineering, Inc. | Virtual memory system with local and global virtual address translation |
US6023565A (en) * | 1996-03-29 | 2000-02-08 | Xilinx, Inc. | Method for configuring circuits over a data communications link |
US5774647A (en) * | 1996-05-15 | 1998-06-30 | Hewlett-Packard Company | Management of memory modules |
US6209123B1 (en) * | 1996-11-01 | 2001-03-27 | Motorola, Inc. | Methods of placing transistors in a circuit layout and semiconductor device with automatically placed transistors |
US6006022A (en) * | 1996-11-15 | 1999-12-21 | Microsystem Synthesis, Inc. | Cross-linked development and deployment apparatus and method |
US6516456B1 (en) * | 1997-01-27 | 2003-02-04 | Unisys Corporation | Method and apparatus for selectively viewing nets within a database editor tool |
GB2325061B (en) | 1997-04-30 | 2001-06-06 | Advanced Risc Mach Ltd | Memory access protection |
US5987557A (en) * | 1997-06-19 | 1999-11-16 | Sun Microsystems, Inc. | Method and apparatus for implementing hardware protection domains in a system with no memory management unit (MMU) |
US5995736A (en) | 1997-07-24 | 1999-11-30 | Ati Technologies, Inc. | Method and system for automatically modelling registers for integrated circuit design |
US5948089A (en) * | 1997-09-05 | 1999-09-07 | Sonics, Inc. | Fully-pipelined fixed-latency communications system with a real time dynamic bandwidth allocation |
US6367058B1 (en) * | 1998-03-26 | 2002-04-02 | Altera Corporation | Partitioning using hardware |
US6182193B1 (en) * | 1998-05-28 | 2001-01-30 | 3Com Corporation | Caching system using cache indexes for call group data of call requests in ATM network devices |
US6286083B1 (en) * | 1998-07-08 | 2001-09-04 | Compaq Computer Corporation | Computer system with adaptive memory arbitration scheme |
US6182183B1 (en) * | 1998-11-13 | 2001-01-30 | Sonics, Inc. | Communications system and method with multilevel connection identification |
US6311316B1 (en) * | 1998-12-14 | 2001-10-30 | Clear Logic, Inc. | Designing integrated circuit gate arrays using programmable logic device bitstreams |
US6651171B1 (en) * | 1999-04-06 | 2003-11-18 | Microsoft Corporation | Secure execution of program code |
US6484227B1 (en) * | 1999-08-23 | 2002-11-19 | Advanced Micro Devices, Inc. | Method and apparatus for overlapping programmable address regions |
US6519690B1 (en) * | 1999-08-23 | 2003-02-11 | Advanced Micro Devices, Inc. | Flexible address programming with wrap blocking |
US6330225B1 (en) * | 2000-05-26 | 2001-12-11 | Sonics, Inc. | Communication system and method for different quality of service guarantees for different data flows |
US6543043B1 (en) * | 2000-06-01 | 2003-04-01 | Cadence Design Systems, Inc. | Inter-region constraint-based router for use in electronic design automation |
US7080011B2 (en) * | 2000-08-04 | 2006-07-18 | International Business Machines Corporation | Speech label accelerators and techniques for using same |
US7165094B2 (en) | 2001-03-09 | 2007-01-16 | Sonics, Inc. | Communications system and method with non-blocking shared interface |
US6662251B2 (en) | 2001-03-26 | 2003-12-09 | International Business Machines Corporation | Selective targeting of transactions to devices on a shared bus |
US6785753B2 (en) | 2001-06-01 | 2004-08-31 | Sonics, Inc. | Method and apparatus for response modes in pipelined environment |
US6775750B2 (en) * | 2001-06-29 | 2004-08-10 | Texas Instruments Incorporated | System protection map |
US7107374B1 (en) * | 2001-09-05 | 2006-09-12 | Xilinx, Inc. | Method for bus mastering for devices resident in configurable system logic |
US6578117B2 (en) | 2001-10-12 | 2003-06-10 | Sonics, Inc. | Method and apparatus for scheduling requests using ordered stages of scheduling criteria |
US6854039B1 (en) * | 2001-12-05 | 2005-02-08 | Advanced Micro Devices, Inc. | Memory management system and method providing increased memory access security |
US6715085B2 (en) * | 2002-04-18 | 2004-03-30 | International Business Machines Corporation | Initializing, maintaining, updating and recovering secure operation within an integrated system employing a data access control function |
US6976106B2 (en) | 2002-11-01 | 2005-12-13 | Sonics, Inc. | Method and apparatus for speculative response arbitration to improve system latency |
US7266786B2 (en) | 2002-11-05 | 2007-09-04 | Sonics, Inc. | Method and apparatus for configurable address mapping and protection architecture and hardware for on-chip systems |
US7149829B2 (en) | 2003-04-18 | 2006-12-12 | Sonics, Inc. | Various methods and apparatuses for arbitration among blocks of functionality |
US20040210696A1 (en) | 2003-04-18 | 2004-10-21 | Meyer Michael J. | Method and apparatus for round robin resource arbitration |
US7062695B2 (en) * | 2003-05-23 | 2006-06-13 | Lsi Logic Corporation | Memory implementation for handling integrated circuit fabrication faults |
WO2006031921A2 (en) * | 2004-09-15 | 2006-03-23 | Adesso Systems, Inc. | System and method for managing data in a distributed computer system |
US7324922B2 (en) * | 2005-10-26 | 2008-01-29 | International Business Machines Corporation | Run-time performance verification system |
US20070162268A1 (en) * | 2006-01-12 | 2007-07-12 | Bhaskar Kota | Algorithmic electronic system level design platform |
US8516418B2 (en) * | 2006-06-30 | 2013-08-20 | Oracle America, Inc. | Application of a relational database in integrated circuit design |
US8032329B2 (en) | 2008-09-04 | 2011-10-04 | Sonics, Inc. | Method and system to monitor, debug, and analyze performance of an electronic design |
-
2002
- 2002-11-05 US US10/288,973 patent/US7266786B2/en not_active Expired - Lifetime
-
2003
- 2003-11-03 AU AU2003287494A patent/AU2003287494A1/en not_active Abandoned
- 2003-11-03 KR KR1020057007810A patent/KR100982145B1/ko active IP Right Grant
- 2003-11-03 WO PCT/US2003/035022 patent/WO2004044681A2/en active Application Filing
- 2003-11-03 EP EP03781736.8A patent/EP1561175B1/en not_active Expired - Lifetime
- 2003-11-03 JP JP2004551691A patent/JP4768990B2/ja not_active Expired - Lifetime
-
2005
- 2005-09-27 US US11/237,038 patent/US7793345B2/en active Active
-
2010
- 2010-09-01 US US12/874,123 patent/US8443422B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4665395A (en) * | 1984-12-14 | 1987-05-12 | Ness Bradford O Van | Automatic access control system for vehicles |
Also Published As
Publication number | Publication date |
---|---|
WO2004044681B1 (en) | 2004-11-18 |
WO2004044681A3 (en) | 2004-09-23 |
JP2006505867A (ja) | 2006-02-16 |
AU2003287494A8 (en) | 2004-06-03 |
EP1561175A2 (en) | 2005-08-10 |
US20040088566A1 (en) | 2004-05-06 |
US7266786B2 (en) | 2007-09-04 |
EP1561175A4 (en) | 2008-12-24 |
EP1561175B1 (en) | 2017-03-22 |
US20110067114A1 (en) | 2011-03-17 |
US20060129747A1 (en) | 2006-06-15 |
US8443422B2 (en) | 2013-05-14 |
JP4768990B2 (ja) | 2011-09-07 |
US7793345B2 (en) | 2010-09-07 |
KR20050084639A (ko) | 2005-08-26 |
AU2003287494A1 (en) | 2004-06-03 |
WO2004044681A2 (en) | 2004-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100982145B1 (ko) | 구성가능 어드레스 매핑의 방법 | |
TWI486810B (zh) | 在狀態機晶格中之計數器操作 | |
US10366009B2 (en) | Methods and systems for handling data received by a state machine engine | |
US10929154B2 (en) | Overflow detection and correction in state machine engines | |
US8020168B2 (en) | Dynamic virtual software pipelining on a network on chip | |
KR101920956B1 (ko) | 상태 기계에서의 검출을 위한 방법들 및 시스템들 | |
JP6126127B2 (ja) | ステートマシンにおけるルーティング用の方法およびシステム | |
US9063532B2 (en) | Instruction insertion in state machine engines | |
US20090125703A1 (en) | Context Switching on a Network On Chip | |
AU2014331142B2 (en) | An asset management device and method in a hardware platform | |
US10019311B2 (en) | Validation of a symbol response memory | |
US9135984B2 (en) | Apparatuses and methods for writing masked data to a buffer | |
US9570125B1 (en) | Apparatuses and methods for shifting data during a masked write to a buffer | |
US20120239826A1 (en) | System authorizing direct data transfers between memories of several components of that system | |
US8688608B2 (en) | Verifying correctness of regular expression transformations that use a post-processor | |
US20130159591A1 (en) | Verifying data received out-of-order from a bus | |
US7290085B2 (en) | Method and system for flexible and efficient protocol table implementation | |
CN117155781A (zh) | 数据处理器的交互方法、装置、设备及数据处理器 | |
CN113886149A (zh) | 可编程设备和云系统 | |
CN116016395A (zh) | 冗余切换方法、装置及网络设备 | |
CN110807119A (zh) | 人脸查重方法及装置 | |
JPH02266448A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130820 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140825 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150819 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160818 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190820 Year of fee payment: 10 |