KR100981046B1 - 접지 오류 감지기 - Google Patents

접지 오류 감지기 Download PDF

Info

Publication number
KR100981046B1
KR100981046B1 KR1020080013204A KR20080013204A KR100981046B1 KR 100981046 B1 KR100981046 B1 KR 100981046B1 KR 1020080013204 A KR1020080013204 A KR 1020080013204A KR 20080013204 A KR20080013204 A KR 20080013204A KR 100981046 B1 KR100981046 B1 KR 100981046B1
Authority
KR
South Korea
Prior art keywords
ground
voltage value
ground fault
input channel
faults
Prior art date
Application number
KR1020080013204A
Other languages
English (en)
Other versions
KR20090087759A (ko
Inventor
김진
홍석규
박태훈
강승엽
Original Assignee
두산중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 두산중공업 주식회사 filed Critical 두산중공업 주식회사
Priority to KR1020080013204A priority Critical patent/KR100981046B1/ko
Publication of KR20090087759A publication Critical patent/KR20090087759A/ko
Application granted granted Critical
Publication of KR100981046B1 publication Critical patent/KR100981046B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
    • G01R17/02—Arrangements in which the value to be measured is automatically compared with a reference value
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

접지 오류 감지기가 개시된다. 본 발명에 따른 접지 오류 감지기는 접지 오류 감지 회로의 접지패스의 설정 및 제거를 제어하며, 접지패스의 설정 상태에서 접지 오류 감지 회로 상의 전압값을 접지 전압값으로 검출하고 접지패스의 제거 상태에서의 접지 오류 감지 회로 상의 전압값을 비접지 전압값을 검출하며, 검출된 접지 전압값과 비접지 전압값을 기초로 접지 오류를 감지한다. 본 발명에 따른 접지 오류 감지기에 의하면, 시스템에서 발생할 수 있는 접지 오류 및 절연 오류를 단일 보드(Board)를 이용하여 감지할 수 있어, 접지 오류 회로를 간단하게 설계할 수 있고 I/O카드 타입의 접지 오류 감지기를 제작할 수 있다. 또한, 시스템 내의 모든 필드 배선이나 장치에서의 발생한 접지 오류 및 절연 오류를 감지할 수 있어, 필드 배선이나 장치에 발생한 접지 오류에 대해 신속하게 대처할 수 있어 필드 배선 및 장치를 안정적으로 운영할 수 있으며, 제어 계통의 이상으로 발생되는 현장 기기의 오작동의 발생을 방지할 수 있고, 제어 계통을 위한 캐비닛 베이(bay)의 랙의 전압을 기초로 접지 오류를 감지하므로, 랙의 레벨 아래로 접지 오류의 근원 및 위치를 파악할 수 있어 접지 오류를 신속하게 복구할 수 있다.
접지, 접지 오류, 전압, 랙, 제어 계통, 현장 기기

Description

접지 오류 감지기{Device for detecting ground fault}
본 발명은 접지 오류 감지기에 관한 것으로, 보다 상세하게는, 단일 캐비닛의 랙들에 위치하는 I/O 카드들로 이뤄진 산업 제어 계통에서의 접지 오류 감지 및 절연과 관련된 접지 오류 감지기에 관한 것이다.
산업 제어 계통은 현장 기기로부터 디지털 및 아날로그 입력을 읽거나 현장 기기 상태를 파악하여 제어 신호를 현장 기기로 전송하는 등 현장 기기를 제어하는 기능을 수행한다. 이러한 산업 제어 계통은 일예로 그룹제어기, 제어채널 게이트웨이, 시험 및 연계 프로세서, 캐비닛운전원모듈 및 루프제어기로 구성될 수 있다.
산업 제어 계통에 있어서, 접지 오류는 배선계통 어딘가에 접지(ground)에 대한 단락이 생길 때 발생한다. 단지 하나의 접지 오류가 발생한 경우에는 산업 제어 계통에 미치는 부정적인 충격은 없다. 그러나 두 번째 접지 오류가 발생한다면 회로 단락과 같은 치명적인 계통 문제가 발생할 수 있다. 그러므로 어떠한 접지 오류의 신속한 감지 및 절연을 수행하는 것은 선업 제어 계통을 구성하는 제어기기의 안전에 중요한 일이다. 만일 제어 계통이 단락된(떨어진) 필드 회로들로 구성된 경우에는, 분리되어 떨어진 전원 전선은 독립된 I/O 채널에 대하여 캐비닛 베이(Bay) 안의 각각의 랙에 여자 전원을 공급하게 된다.
산업 제어 계통을 구성하는 단일 캐비닛 랙들에 위치하는 각 I/O 카드들의 접지 오류 감지하고 접지 오류가 감지된 회로를 절연시키기 위해서, 기존의 접지 오류 감지 기술은 별도의 Board가 추가하여 접지 오류를 감지하고 있는 형태를 갖고 있다. 또한 기존의 접지 오류 감지 기술에서는 접지 오류를 감지하기 위한 Board level의 Diagnostic 기능은 구현되지 않았다. 특히 기존의 접지 오류 감지 기술은 Analog Board의 한개 또는 두개 채널을 이용하여 전원부의 단락 여부만을 파악하여 접지 오류를 감지할 수 있었을 뿐 시스템 내의 특정 위치에서 발생된 접지 오류를 감지하고 해당 특정 위치를 파악할 수 없는 한계가 있었다.
본 발명이 이루고자 하는 기술적 과제는 시스템에서 발생할 수 있는 접지 오류 및 절연 오류를 단일 보드(Board)를 이용하여 감지할 수 있는 접지 오류 감지기를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 시스템 내의 모든 필드 배선이나 장치에서의 발생한 접지 오류 및 절연 오류를 감지할 수 있는 접지 오류 감지기를 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 제어 계통을 위한 캐비닛 베이(bay)의 랙 레벨 아래로 접지 오류의 근원 및 위치를 파악할 수 있는 접지 오류 감지기를 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 제어 계통을 위한 캐비닛 베이의 랙 레벨 아래에서 접지 오류를 정확하고 신속하게 파악할 수 있는 접지 오류 감지기를 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 접지 오류 감지 및 시스템 내의 다른 캐비닛 장치의 하드웨어 실패 상태를 보고할 수 있는 접지 오류 감지기를 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 접지 오류 감지기는, 접지 오류 감지 회로의 접지패스의 설정 및 제거를 제어하며, 접지패스의 설정 상태에서 상기 접지 오류 감지 회로 상의 전압값을 접지 전압값으로 검출하고 접지패스의 제거 상태에서의 상기 접지 오류 감지 회로 상의 전압값을 비접지 전압값을 검출하고, 상기 검출된 접지 전압값과 비접지 전압값을 기초로 접지 오류를 감지한다.
바람직하게 상기 접지 오류 감지기는, 상기 접지 오류 감지 회로부터 전압값을 감지하는 아날로그 입력채널; 상기 접지 오류 감지 회로의 접지패스의 설정 및 제거를 제어하며, 접지 전압값 및 비접지 전압값을 검출하고, 상기 검출된 접지 전압값과 비접지 전압값을 기초로 접지 오류를 감지하는 제어부;를 갖는다.
바람직하게 상기 접지 오류 감지 회로는, 일측의 접점은 회로에 연결되고 타측의 접점은 접지되어 상기 접지패스를 설정 및 제거하는 스위치를 포함한다.
바람직하게 상기 접지 오류 감지 회로는, 상기 전원부와 직렬로 연결되고 상호 병렬로 연결되는 다수의 랙; 상기 전원부와 직렬로 연결되고 상기 랙과 병렬로 연결되며, 직렬로 연결된 두 개의 저항으로 구성되는 필드 저항; 및 상기 일측의 접점은 상기 두 개의 저항 사이에 연결되고 타측의 접점은 접지되어 상기 접지패스를 설정 및 제거하는 스위치;를 갖는다. 상기 다수의 랙은 8개인 것이 바람직하다.
바람직하게 상기 접지 오류 감지기는, 상기 다수의 랙 각각에 공급되는 전압값 및 상기 필드 저항에서 전압강하 되는 전압값을 감지하는 아날로그 입력채널; 및 상기 스위치를 제어하며, 상기 다수의 랙 각각에 공급되는 전압값 및 상기 필드 저항에서 전압강하 되는 전압값에 대한 접지 전압값 및 비접지 전압값을 검출하고, 상기 검출된 접지 전압값과 비접지 전압값을 기초로 접지 오류를 감지하는 제어부;를 갖는다.
상기 제어부는, 상기 필드 저항에서 전압강하 되는 전압값을 기초로 접지 오류를 감지한다. 그리고 상기 제어부는, 상기 다수의 랙 각각에 공급되는 전압값을 기초로 접지 오류가 발생한 랙의 배선을 검출한다.
상기 접지 오류 감지기는, 캐비닛 장치의 하드웨어 실패 상태 디지털 신호를 입력받는 아날로그 입력채널을 더 포함하며, 상기 제어부는 상기 아날로그 입력채널을 스캔하여 다른 캐비닛 장치의 하드웨어 상태를 획득한다.
본 발명에 따른 접지 오류 감지기에 의하면, 시스템에서 발생할 수 있는 접지 오류 및 절연 오류를 단일 보드(Board)를 이용하여 감지할 수 있어, 접지 오류 회로를 간단하게 설계할 수 있고 I/O카드 타입의 접지 오류 감지기를 제작할 수 있다.
또한, 시스템 내의 모든 필드 배선이나 장치에서의 발생한 접지 오류 및 절연 오류를 감지할 수 있어, 필드 배선이나 장치에 발생한 접지 오류에 대해 신속하게 대처할 수 있어 필드 배선 및 장치를 안정적으로 운영할 수 있으며, 제어 계통의 이상으로 발생되는 현장 기기의 오작동의 발생을 방지할 수 있다.
또한, 제어 계통을 위한 캐비닛 베이(bay)의 랙의 전압을 기초로 접지 오류를 감지하므로, 랙의 레벨 아래로 접지 오류의 근원 및 위치를 파악할 수 있어 접지 오류를 신속하게 복구할 수 있다.
필드 회로의 접지 및 비 접지 상태를 조절하여 측정된 캐비닛 베이의 랙 각각에 공급되는 전압을 비교하여 접지 오류를 감지하므로, 접지 오류를 정확하고 신속하게 파악할 수 있다.
디지털 입력채널들을 통해 접지 오류 감지 및 시스템 내의 다른 캐비닛 장치의 하드웨어 실패 상태를 보고할 수 있어, 제어 계통상의 발생되는 문제를 종합적으로 파악하여 조치할 수 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 더욱 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
이하의 내용은 단지 본 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 본 발명의 원리를 구현하고 본 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 본 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다. 또한, 본 발명의 원리, 관점 및 실시예들뿐만 아니라 특정 실시예를 열거하는 모든 상세한 설명은 이러한 사항의 구조적 및 기능적 균등물을 포함하도록 의도되는 것으로 이해되어야 한다. 또한, 이러한 균등물들은 현재 공지된 균등물뿐만 아니라 장래에 개발될 균등물 즉 구조와 무관하게 동일한 기능을 수행하도록 발명된 모든 소자를 포함하는 것으로 이해되어야 한다.
따라서, 프로세서 또는 이와 유사한 개념으로 표시된 기능 블록을 포함하는 도면에 도시된 다양한 소자의 기능은 전용 하드웨어뿐만 아니라 적절한 소프트웨어와 관련하여 소프트웨어를 실행할 능력을 가진 하드웨어의 사용으로 제공될 수 있다. 프로세서에 의해 제공될 때, 상기 기능은 단일 전용 프로세서, 단일 공유 프로세서 또는 복수의 개별적 프로세서에 의해 제공될 수 있고, 이들 중 일부는 공유될 수 있다. 또한, 프로세서, 제어 또는 이와 유사한 개념으로 제시되는 용어의 사용은 소프트웨어를 실행할 능력을 가진 하드웨어를 배타적으로 인용하여 해석되어서는 아니 되고, 제한 없이 디지털 신호 프로세서(DSP) 하드웨어, 소프트웨어를 저장하기 위한 롬(ROM), 램(RAM) 및 비휘발성 메모리를 암시적으로 포함하는 것으로 이해되어야 한다. 주지 관용의 다른 하드웨어도 포함될 수 있다.
상술한 목적, 특징 및 장점들은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 더욱 분명해 질 것이다. 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 이하에서 첨부된 도면들을 참조하여 본 발명에 따른 접지 오류 감지기에 대한 바람직한 실시예에 대해 상세하게 설명한다.
도 1은 본 발명에 따른 접지 오류 감지기에 대한 바람직한 일 실시예의 구성을 도시한 블록도이다.
도 1을 참조하면, 본 발명에 따른 접지 오류 감지기(100)는 접지 오류 감지 회로의 접지패스를 제어하여 접지패스 설정 상태에서의 회로의 전압값과 접지패스 제거 상태에서의 회로의 전압값을 측정하고, 상기 측정된 접지패스 설정 상태의 전압값 및 접지패스 제거 상태의 전압값을 기초로 접지 오류를 감지한다. 이를 위해, 본 발명에 따른 접지 오류 감지기(100)는 제어부(110), 메모리(120), 아날로그 입력채널(130), 변환부(140), 디지털 입력채널(150) 및 타이머(160)를 구비한다.
도 2는 본 발명에 따른 접지 오류 감지 회로에 대한 바람직한 일 실시예의 구성을 도시한 개념도이다.
도 2를 참조하면, 접지 오류 감지 회로(200)는 8개의 I/O 랙(201, ..., 207, 208)을 가진 산업 제어 계통에서 발생하는 접지 오류를 감지하고 절연하는 데 이용되는 바람직한 일 실시예의 회로이다. 접지 오류 감지 회로(200)에는 두 개의 동일한 저항인 R91과 R92가 병렬로 연결되어 필드 부하를 이루고 있다. 덧붙여서 접지 오류 감지 회로(200)는 다른 8개의 동일한 저항 셋트(R11, R12),...,(R71, R72), (R81, R82)로 구성된다. 8개의 저항 셋트(R11, R12),...,(R71, R72), (R81, R82)들 은 각각 하나의 I/O 랙에 순차적으로 연결되어 있다. 또한 접지 오류 감지 회로(200)는 8개의 I/O 랙(201,..., 207, 208)에 공통 전원을 공급하는 전원부(210)를 포함한다.
접지 오류 감지 회로(200)의 배치에 대해 구체적으로 설명하면, 8개의 I/O 랙(201,..., 207, 208)은 전원부(210)에 각각 직렬로 연결되고 상호 병렬로 연결된다. R11,..., R71, R781은 각각 8개의 I/O 랙(201,..., 207, 208) 및 전원부(210)의 양의 단자 사이에 위치하고, R12,..., R72, R782는 각각 8개의 I/O 랙(201,..., 207, 208) 및 전원부(210)의 음의 단자 사이에 위치한다. 그리고 필드 부하인 R91의 일측 접점은 전원부(210)의 양의 단자 및 R11 사이에 연결되고 R91의 타측 접점은 R92의 일측 접점에 연결되며, R92의 타측 접점은 전원부(210)의 음의 단자 및 R12 사이에 연결된다. 여기서 필드 부하인 R91 및 R92는 저항 셋트(R11,R12) 대신에 다른 저항 셋트에 연결되는 경우에도 접지 오류 감지 회로(200)는 동일한 구성을 갖게 됨을 알 수 있다.
스위치(220)는 필드 부하인 R91 및 R92 사이에 일측의 접점이 연결되고 타측의 접점은 접지된다. 스위치(220)는 제어부(110)에 의해 열림 및 닫힘이 제어되고 본 발명에 따른 접지 오류 감지기(100)가 필드 배선에서의 접지 오류 상태에 대한 회로를 점검할 수 있게 한다.
여기서 본 발명에 따른 접지 오류 감지기(100)는 스위치(220)를 일정한 시간 간격으로 열고 닫아서 R91과 R92 사이의 전압 강하를 측정한다. 접지 오류가 없는 경우에는 R91과 R92 사이의 전압 강하는 스위치(220)의 열림/닫힘 상태와 관계없이 큰 값을 나타낼 것이다. 만일 I/O 랙(201,..., 207, 208) 중에서 어느 하나의 I/O 랙에 대한 배선에서 접지 오류가 발생한다면, R91과 R92 사이와 랙에 대한 저항들의 쌍들 사이에서 다른 전압이 존재하게 된다. 여기서 스위치(220)는 트랜지스터 스위치로 구현될 수 있다. 또한 제어부(110)가 출력하는 신호에 따라 스위치(220)는 열림 및 닫힘 상태가 변경될 수 있으며, 스위치(220)가 닫힘 상태가 되면 접지 오류 감지 회로(200)에 접지패스(241)가 설정되고 스위치(220)가 열림 상태가 되면 접지 오류 감지 회로(200)에 접지패스(241)가 제거된다.
그러나 온도 변화나 저항들 사이의 가벼운 임피던스 차이와 같은 다른 요소들 또한 다른 전압을 나타나게 한다. 그러므로 존재하는 접지 오류의 표시와 같은 다른 전압을 직접 사용하는 것 대신에, 본 발명에 따른 접지 오류 감지기(100)는 스위치가 열림/닫힘 상태마다 I/O 스캔을 수행하여 각각의 저항들의 셋트(R11, R12),...,(R71, R72), (R81, R82), (R91, R92)에 대한 각각 전압을 연속적으로 측정하고 이를 메모리(120)에 저장한다.
본 발명에 따른 접지 오류 감지기(100)는 접지 오류의 존재 여부를 확인하기 위해서 I/O 스캔 수행하여 측정된 R91과 R92 사이의 전압을 이용한다. 즉 본 발명에 따른 접지 오류 감지기(100)는 각각의 I/O 스캔 동안 R91과 R92 사이의 새로운 다른 전압이 측정하고, 메모리(120)에 저장된 기존의 값과 비교한다. 만약 마지막 측정 이후로 접지 오류가 하나 또는 그 이상의 I/O 랙들에 대한 배선에서 나타났다면, 두 측정값들 사이의 차이가 발생하게 된다. 본 발명에 따른 접지 오류 감지기(100)는 두 측정값들 사이의 차이를 감지여 접지 오류가 발생하였다고 해석한다.
본 발명에 따른 접지 오류 감지기(100)는 오류 상태로 영향을 받는 랙을 확인하기 위해서 I/O 스캔을 수행하여 8 세트의 저항(R11, R12),...,(R71, R72), (R81, R82)의 다른 전압의 정보를 계속해서 수집하고 그 값들을 메모리에 저장된 값들과 비교한다. 만일 1개의 세트의 저항들에 중요한 차이가 발생하면, 본 발명에 따른 접지 오류 감지기(100)는 차이가 발생한 저항 세트에 연결된 I/O 랙을 접지 오류가 발생한 I/O랙으로 감지한다.
도 3은 본 발명에 따른 접지 오류 감지기에 대한 바람직한 일실시예를 하드웨어로 구성한 개념도이다.
도 3을 참조하면, 접지 오류 감지기(300)는 메모리(120)를 구현한 local 메모리 배열(312, 314), 아날로그 입력채널(130)을 구현한 AI채널(AI1, AI2, ..., AI8, AI9), 디지털 입력채널(150)을 구현한 DI채널(DI1, DI2, ..., DI7, DI8) 및 변환부(140)를 구현한 컨버터(340)를 포함한다. 또한 접지 오류 감지기(300)는 제어부(110)를 구현한 마이크로 프로세스(311), 멀티플렉스(313), 계통 제어기기(301)와 통신을 수행하는 트랜시버(315)를 포함한다. 또한 접지 오류 감지기(300)는 계통 제어기기(301)의 I/O 스캔의 일부로 구성될 수 있다. 이에 따라 본 발명에 따른 접지 오류 감지기(300)는 시스템에서 발생할 수 있는 접지 오류 및 절연 오류를 단일 보드(Board)를 이용하여 감지할 수 있어, 접지 오류 회로를 간단하게 설계할 수 있고 I/O카드 타입의 접지 오류 감지기로 제작될 수 있다.
여기서 접지 오류 감지기(300)는 9개의 AI채널(AI1, AI2, ..., AI8, AI9)과 8개의 DI채널(DI1, DI2, ..., DI7, DI8)로 이루어진다. 그러나 접지 오류 감지 기(300)가 접지 오류를 감지하는 I/O 랙의 개수에 따라 AI채널의 개수를 변경될 수 있고, 접지 오류 감지기(300)가 하드웨어 실패 상태를 확인해야 하는 다른 캐비닛 장치의 개수에 따라 DI채널의 개수는 변경될 수 있다.
그리고 접지 오류 감지기(300)는 계통 제어기기(301)로부터 폴링 요청을 받을 때마다 8개의 I/O 랙 배선(231, ..., 237, 238)에 대한 현재의 접지 오류 상태와 8개의 디지털 입력채널(DI1, DI2, ..., DI7, DI8)에 대한 디지털 상태를 되돌려준다. 또한 접지 오류 감지기(300)는 자가 진단 역할을 수행하고 내부 오류를 계통 제어기기(301)에 보고한다.
아날로그 입력채널(130)은 접지 오류 감지 회로의 I/O랙에 대한 전압 공급 을 감지한다. 아날로그 입력채널(130)은 소정의 개수의 AI채널로 구성될 수 있다. 일예로 소정이 개수가 9인 경우에는, AI 1에서 8은 각각의 I/O 랙에 대한 전압 공급 값을 감지한다. 즉 각각의 AI 1에서 8은 각각의 저항들의 셋트(R11, R12),...,(R71, R72), (R81, R82), (R91, R92)에 대한 각각 전압을 감지한다. 그리고 AI 9는 주요 감지 채널로서 저항 R91과 R92의 이상 전압을 감시한다. 여기서 제어부(110)는 신호 /PT_1에서 /PT_9에 의해 AI채널을 선택적으로 제어한다. 즉 아날로그 입력채널(130)을 구성하는 각 AI채널은 한 번에 한 개씩 스캔된다. 일예로 제어부(110)가 /PT_9가 low로 당겼을 때 AI 9가 선택되고, AI 9로부터 저항 R91과 R92의 이상 전압 값을 입력받게 된다.
변환부(130)는 아날로그 입력채널(130)로부터 입력된 아날로그 신호를 디지털 신호로 변환하다. 그리고 변환된 디지털 신호는 메모리(120)에 저장된다. 즉 아날로그 입력채널(130)로부터 입력된 전압값은 디지털 값으로 변환되어 메모리(120)에 저장된다.
디지털 입력채널(150)은 캐비닛 장치의 하드웨어 상태 정보를 디지털 신호로 입력받는다. 여기서 디지털 입력채널(150)이 입력받은 하드웨어 상태 정보는 메모리(120)에 저장된다. 이때 하드웨어 상태 정보는 자동으로 메모리(120)에 저장되거나 제어부(110)의 제어에 따라 저장될 수 있다.
디지털 입력채널(150)은 하드웨어 상태 정보가 제공되는 캐비닛 장치의 수에 따라 소정이 개수의 DI의 채널로 구성된다. 일예로 디지털 입력채널(150)은 8개의 DI의 채널로 구성될 수 있다. 만일 디지털 입력채널(150)이 8개의 DI의 채널로 구성된 경우에는, 아날로그 입력채널(130)과 다르게 8개의 모든 DI채널들은 한 번에 스캔 되고 디지털 입력의 디지털 상태는 버퍼(312)로 저장된다. 본 발명에 따른 접지 오류 감지기(100)는 디지털 입력채널(150)을 통해 접지 오류 감지 및 시스템 내의 다른 캐비닛 장치의 하드웨어 실패 상태를 보고할 수 있어, 제어 계통상의 발생되는 문제를 종합적으로 파악할 수 있다.
도 4는 본 발명에 따른 접지 오류 감지기의 제어부에 대한 바람직한 일실시예의 구성을 도시한 블록도이다.
도 4를 참조하면, 제어부(110)는 접지 오류 감지 회로(200)의 접지패스(241)의 설정 및 제거를 제어하고 접지 오류 감지 회로(200)에 접지패스(241)가 설정된 경우의 전압값 및 접지패스(241)가 제거된 경우의 전압값을 아날로그 입력채널(130)로부터 입력받아 메모리(120)에 저장하고, 저장된 접지 상태의 전압값과 비 접지 상태의 전압값을 비교하여 차이값이 소정의 제1설정값 이상인 경우에는 접지 오류로 판단한다. 또한 제어부(110)는 디지털 입력채널(150)로부터 캐비닛 장치의 하드웨어 상태 정보를 입력받아 이를 메모리에 저장한다. 그리고 제어부(150)는 접지 오류 판단 결과 및 디지털 입력채널(150)로부터 입력된 하드웨어 상태 정보를 계통 제어기(101)로 전송한다. 이를 위해 제어부(110)는 스캔부(112), 멀티플렉서(114), 감지부(116) 및 전송부(118)를 구비한다.
제어부(110)는 AI, DI채널을 스캔하고 접지 오류를 감시하며 계통 제어기(101)에 I/O 랙(201, ..., 207, 208)들의 접지 오류 상태와 DI채널의 디지털 상태를 보고한다. 일예로 아날로그 입력채널(130)이 9개의 AI채널로 구성되고 디지털 입력채널(150)이 8개의 DI채널로 구성된 경우에는, 제어부(110)는 8개의 I/O 랙들의 접지 오류 상태와 8개의 DI채널의 디지털 상태를 보고하기 위한 알고리즘을 수행한다. 여기서 아날로그 입력채널(150)을 구성하는 8개의 AI채널들은 접지 오류를 위치시키기 위하여 8개의 I/O 랙에 대한 전압 공급 값을 감시하는데 사용된다. 즉 8개의 AI채널은 I/O 랙(201, ..., 207, 208) 레벨 상에서 각 I/O 랙(201, ..., 207, 208) 중 어느 I/O랙에서 접지 오류가 있는지를 결정하기 위하여 사용된다. 이에 따라 본 발명에 따른 접지 오류 감지기(100)는 아날로그 입력채널(130)을 통해 시스템내의 모든 필드 배선이나 장치에서의 발생한 접지 오류 및 절연 오류를 감지할 수 있어 필드 배선이나 장치에 발생한 접지 오류에 대해 신속하게 대처할 수 있으므로, 필드 배선 및 장치를 안정적으로 운영할 수 있으며, 제어 계통의 이상으로 발생되는 현장 기기의 오작동의 발생을 방지할 수 있다. 특히 본 발명에 따른 접지 오류 감지기(100)는 랙의 레벨 아래로 접지 오류의 근원 및 위치를 파악할 수 있어 접지 오류를 신속하게 복구할 수 있다.
멀티플렉서(114)는 아날로그 입력채널(130)의 AI채널을 선택적으로 제어한다. 즉 멀티플렉서(114)는 아날로그 입력채널(130)을 구성하는 각 AI채널 중에 스캔될 채널을 선택한다. 일예로 멀티플렉서(114)는 신호 /PT_1에서 /PT_9에 의해 AI채널을 선택적으로 제어한다. 멀티플렉서(114)가 /PT_1이 low로 당겼을 때 AI1이 선택되고, 본 발명에 따른 접지 오류 감지기(100)는 AI1로부터 I/O 랙(201)에 공급되는 전압값을 입력받게 된다.
스캔부(112)는 접지 오류 감지 회로(200)의 접지패스(241)의 설정 및 제거를 제어한다. 일예로 스캔부(112)는 제어 신호인 /CHGND_CTRL을 출력하여 R91과 R92 사이의 스위치를 제어한다. 접지패스(241)를 설정하기 위해서 스캔부(112)가 /CHGND_CTRL 신호를 아래로 당겨 /CHGND_CTRL이 Low가 되면 스위치(220)가 닫힘 상태가 되어 ground에 대한 path가 회로로 소개되어 접지패스(241)가 설정된다. 반대로 스캔부(112)가 /CHGND_CTRL를 high 로 설정하면 스위치(220)가 열림 상태가 되어 접지패스(241)는 제거되고 R91 및 R92 사이는 전원 공급이 공급된다.
스캔부(112)는 접지 오류 감지 회로(200)의 전압을 스캔한다. 스캔부(112)는 접지 오류 감지 회로(200)로부터 접지패스(241)가 설정된 경우의 전압값 및 접지패스(241)가 제거된 경우의 전압값을 아날로그 입력채널(130)로부터 입력받아 메모리(120)에 저장되도록 제어한다.
도 5는 스캔부가 아날로그 입력채널에 속하는 AI채널 중 어느 하나를 스캔하 는 바람직한 일 실시예의 수행 과정을 도시한 흐름도이다.
도 5를 참조하면, 스캔부(112)는 사전에 설정된 제2설정값으로 견본을 뽑는 숫자인 견본값을 설정한다(S500). 여기서 사전에 설정된 값이 16인 경우에는 스캔부(112)는 AI채널 하나에 대하여 16차례 표본을 뽑는다. 스캔부(112)는 가산기를 0으로 설정한다(S510). 스캔부(112)는 해당 AI채널로부터 전압값을 읽는다(S520). 그리고 스캔부(112)는 읽은 전압값을 가산기에 축적한다(S530). 스캔부(112)는 견본값을 1만큼 감소시킨다(S540). 스캔부(112)는 견본값이 0보다 큰지 확인한다(S550). 견본값이 0보다 큰 경우에는, 스캔부(112)는 단계(S520)를 다시 수행한다. 견본값이 0인 경우에는, 스캔부(112)는 가산기의 값을 제2설정값으로 제산한다(S560). 여기서 제산된 가산기의 값이 해당 AI채널로부터 입력된 전압값으로 사용된다. 또한 스캔부(112)는 제2설정값으로 가산기의 값을 해당 AI채널의 AI 데이터로 메모리에 저장할 수 있다.
도 6은 스캔부가 디지털 입력채널을 스캔하는 바람직한 일 실시예의 수행 과정을 도시한 흐름도이다.
도 6을 참조하면, 스캔부(112)는 디지털 입력채널(150)에 속하는 각 DI채널에 대한 각 가산기의 값을 0으로 초기한다(S600). 스캔부(112)는 사전에 설정된 제3설정값으로 견본을 뽑는 숫자인 견본값을 설정한다(S610). 스캔부(112)는 DI채널 각각으로부터 하드웨어 상태 정보를 읽는다(S620). 스캔부(112)는 각 DI채널로부터 읽은 하드웨어 상태 정보를 각 가산기에 축적한다(S630). 스캔부(112)는 각 DI채널로부터 하드웨어 상태 정보를 읽은 횟수가 견본값과 같은 지를 확인한다(S640). 하 드웨어 상태 정보를 읽은 횟수가 견본값보다 작은 경우에는, 스캔부(112)는 단계(S620)를 다시 수행한다.
하드웨어 상태 정보를 읽은 횟수가 견본값과 같은 경우에는, 스캔부(112)는 각 DI채널의 해당 가산기에 접근한다(S650). 스캔부(112)는 가산기의 값을 기초로 해당 DI채널로부터 읽은 하드웨어 상태 정보를 결정한다.(S660). 여기서 스캔부(112)는 결정된 하드웨어 상태 정보를 DI채널의 DI 이미지로 산출할 수 있다. 스캔부(112)는 모든 DI채널에 대해 하드웨어 상태 정보를 결정하는지를 확인한다(S670). 하드웨어 상태 정보가 결정되지 않은 DI채널이 있으면, 스캔부(112)는 단계(S660)를 다시 수행한다.
스캔부(112)는 접지 오류 판단 결과 및 하드웨어 상태 정보를 기초로 계통 제어기(101)로 전송할 응답 메시지를 산출한다. 즉 스캔부(112)는 메모리(120)에 전장된 AI 데이터, 접지 오류 판단 결과 및 DI 이미지를 기초로 응답 메시지를 산출한다.
일예로 아날로그 입력채널(130)이 9개의 AI로 구성되고 디지털 입력채널(150)이 8개의 DI채널로 구성되는 경우에는, 스캔부(112)는 정상 응답은 아래에서 보이는 바와 같이 2 Byte의 정보 필드를 포함하는 응답 메시지로 산출한다. 첫 번째 Byte는 8개의 접지 오류 상태 Bit들을 포함하고 각각은 하나의 I/0 랙 레벨에 대한 True/False 접지 오류 상태를 지시한다. 나머지 8개의 Bit들은 8개의 기판상의 디지털 채널의 on/off 상태를 지시한다.
정상 응답을 위한 정보 필드(Data Field for Normal Response)
Byte Bit 7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0
접지 오류 상태(Ground Fault Status)
0 PT8 PT7 PT6 PT5 PT4 PT3 PT2 PT1
디지털 입력채널
1 PT8 PT7 PT6 PT5 PT4 PT3 PT2 PT1
도 7은 스캔부가 스캔을 수행하는 바람직한 일실시예의 수행 과정을 도시한 흐름도이다.
도 7을 참조하면, 스캔부(112)는 디지털 입력채널(150)에 대한 스캔을 수행한다(S700). 스캔부(112)는 스캔이 처음으로 일어나는 것인지를 확인한다(S702).
만약 첫 번째 스캐닝인 경우에는, 스캔부(112)는 접지패스(241)를 제거한다(S704). 여기서 스캔부(112)가 R91 및 R92 사이의 전원 공급을 위하여 ground에 대한 path를 제거하는 것이다. 스캔부(112)는 소정의 시간이 경과 후에 만료되도록 타이머(160)를 시작시킨다(S706). 여기서 일예로 소정의 시간은 500millisecond로 설정될 수 있고 500millisecond가 경과된 경우에는 타이머(160)는 만료된다. 스캔부(112)는 접지 오류 판단 결과를 메모리(120)에 저장한다(S708). 스캔부(112)는 현재의 DI 이미지를 메모리(120)에 저장한다(S710). 그리고 스캔부는 메모리에 전장된 AI 데이터, 접지 오류 판단 결과 및 DI 이미지를 기초로 응답 메시지를 산출한다(S712).
만약 첫 번째 스캐닝이 아닌 경우에는, 스캔부(112)는 타이머(160)가 만료되었는지를 확인한다(S714). 그렇지 않다면 스캔부(112)는 단계(S708)를 수행한다.
만약 타이머(160)가 만료된 경우에는, 스캔부(112)는 타이머(160)를 리셋한다(S716). 그리고 스캔부(1120)는 접지패스(241)의 상태를 확인한다(S718).
만일 접지패스(241)가 제거 상태인 경우에는, 스캔부(112)는 아날로그 입력채널(130)의 AI9 채널을 선택한다(S720). 스캔부(112)는 선택된 AI채널에 대한 스캔절차를 수행한다(S722). 스캔부(112)는 스캔절차를 통해 산출한 AI 데이터를 비 접지 AI 데이터로 메모리(120)에 저장한다(S724). 그리고 스캔부(112)는 아날로그 입력채널(130)의 속하는 모든 AI채널에 대한 스캔이 수행되었는지 확인한다(S726). 만일 수행되지 않은 AI채널이 있다면 스캔부(112)는 수행되지 않은 AI채널을 선택하고 단계(S722)를 다시 수행한다(S728). 모든 AI채널에 대해 스캔이 수행되었다면, 스캔부(112)는 접지패스(241)를 설정한다(S730). 그리고 스캔부(112)는 단계(S708)를 수행한다.
만일 접지패스(241)가 설정 상태인 경우에는, 스캔부(112)는 아날로그 입력채널(130)의 AI9 채널을 선택한다(S732). 스캔부(112)는 선택된 AI채널에 대한 스캔절차를 수행한다(S734). 스캔부(112)는 스캔절차를 통해 산출한 AI 데이터를 접지 AI 데이터로 메모리(120)에 저장한다(S736). 스캔부(112)는 아날로그 입력채널(130)의 속하는 모든 AI채널에 대한 스캔이 수행되었는지 확인한다(S738). 만일 수행되지 않은 AI채널이 있다면 스캔부(112)는 수행되지 않은 AI채널을 선택하고 단계(S734)를 다시 수행한다(S740). 모든 AI채널에 대해 스캔이 수행되었다면, 스캔부(112)는 접지패스(241)를 제거한다(S742). 스캔부(112)는 감지부(116)로 하여금 접지 오류 감지를 수행하도록 한다(S744). 그리고 스캔부(112)는 단계(S708)를 수행한다.
감지부(116)는 I/O 랙들의 접지 오류 상태를 감지하고 절연시킨다. 감지부(116)는 저장된 접지 상태의 전압값과 비접지 상태의 전압값을 비교하여 차이값이 소정의 제1설정값 이상인 경우에는 접지 오류로 판단하여 I/O 랙들의 접지 오류 상태를 감지하고 접지 오류가 발생한 I/O 랙을 절연한다. 여기서 제1설정값은 온도 변화나 저항들 사이의 가벼운 임피던스 차이와 같은 다른 요소들에 의한 차이는 무시할 수 있는 정도 설정되는 것이 바람직하다.
일예로 아날로그 입력채널(130)이 9개의 AI 채널로 구성되고 디지털 입력채널(150)이 8개의 DI채널로 구성되는 경우에는, 감지부(116)는 접지 오류 상태를 판단하기 위해 AI9 채널의 이상전압을 이전에 얻어진 정상 상태에서의 이상 전압과 비교한다. 여기서 두 이상 전압 사이에 중요한 차이가 있을 시에 이것은 접지 오류가 있음을 의미한다. 두 개의 이상 전압은 각각에 AI채널에 대하여 비교되고 접지 오류는 중요한 차이가 있는 I/O 랙에 위치한다. 만일 접지 오류가 발견되지 않는 경우에는, 감지부(116)는 접지 오류 상태는 FALSE로 설정할 것이다.
도 8은 감지부가 접지 오류 상태를 판단하는 바람직한 일실시예의 수행 과정을 도시한 흐름도이다.
도 8을 참조하면, 감지부(116)는 메모리(120)에 저장된 DI채널의 DI 이미지에 접근한다(S800). 그리고 감지부(116)는 메모리(120)에 저장된 AI채널의 AI 데이터에 접근한다(S805). 감지부(116)는 접지 오류 상태가 존재하는지를 결정하기 위해서 메모리(120)에 저장된 접지 AI 데이터 및 비접지 AI 데이터를 비교하여 차이 값을 산출한다(S810). 그리고 감지부(116)는 산출한 차이값이 사전에 설정된 제1설정값보다 큰지를 확인한다(S815).
산출한 차이값이 사전에 설정된 제1설정값보다 크지 않는 경우에는, 감지부(116)는 진단 에러 Bit를 초기한다(S820). 그리고 감지부(116)는 접지 오류 상태 바이트를 초기화 시킨다(S825).
산출한 차이값이 사전에 설정된 제1설정값보다 큰 경우에는, 감지부(116)는 AI8을 선택한다(S830). 감지부(116)는 선택된 AI채널의 접지 AI 데이터 및 비접지 AI 데이터를 비교하여 차이값을 산출한다(S835). 그리고 감지부(116)는 산출한 차이값이 사전에 설정된 제1설정값보다 큰지를 확인한다(S840). 산출한 차이값이 사전에 설정된 제1설정값보다 큰 경우에는, 감지부(116)는 선택된 AI채널에 대하여 접지 오류 상태 Bit를 True로 설정한다(S845). 그리고 감지부(116)은 아날로그 입력채널(130)을 구성하는 모든 AI채널이 선택되어 있는지를 확인한다(S850). 선택되지 않은 AI채널인 있는 경우에는, 감지부(116)는 다음 AI 채널을 선택하고 단계(S835)를 수행한다(S855).
감지부(116)는 적어도 하나의 AI채널에 접지 오류 상태가 있는 지를 확인한다(S860). 만약 최소한 하나의 채널의 Bit에 접지 오류 상태가 발견된 경우에는, 감지부(116)는 진단 에러 Bit를 초기화하고 접지 오류 상태 바이트를 True로 설정한다(S865). 그리고 감지부(116)는 접지 오류 상태 바이트를 메모리(120)에 저장한다(S870). 접지 오류 상태가 발견되지 않은 경우에는 감지부(116)는 진단 에러 Bit를 설정하고 나간다(S875).
전송부(118)는 접지 오류 상태 및 하드웨어 상태 정보를 계통 제어기(101)에 전송한다. 즉 전송부(118)는 스캔부(118)이 산출한 응답 메시지를 계통 제어기(101)에 전송한다. 여기서 전송부(118)는 계통 제어기(101)의 요청에 따라 응답 메시지를 전송할 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록시스템을 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광데이터 저장시스템 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 본 발명에 따른 접지 오류 감지기에 대한 바람직한 일 실시예의 구성을 도시한 블록도.
도 2는 본 발명에 따른 접지 오류 감지 회로에 대한 바람직한 일 실시예의 구성을 도시한 개념도.
도 3은 본 발명에 따른 접지 오류 감지기에 대한 바람직한 일실시예를 하드웨어로 구성한 개념도.
도 4는 본 발명에 따른 접지 오류 감지기의 제어부에 대한 바람직한 일실시예의 구성을 도시한 블록도.
도 5는 스캔부가 아날로그 입력채널에 속하는 AI채널 중 어느 하나를 스캔하는 바람직한 일 실시예의 수행 과정을 도시한 흐름도.
도 6은 스캔부가 디지털 입력채널을 스캔하는 바람직한 일 실시예의 수행 과정을 도시한 흐름도.
도 7은 스캔부가 스캔을 수행하는 바람직한 일실시예의 수행 과정을 도시한 흐름도.
도 8은 감지부가 접지 오류 상태를 판단하는 바람직한 일실시예의 수행 과정을 도시한 흐름도.

Claims (9)

  1. 삭제
  2. 접지 오류 감지 회로부터 전압 값을 감지하는 아날로그 입력채널;
    상기 접지 오류 감지 회로의 접지패스의 설정 및 제거를 제어하며, 접지 전압값 및 비접지 전압값을 검출하고, 상기 검출된 접지 전압값과 비접지 전압값을 기초로 접지 오류를 감지하는 제어부;를 포함하는 것을 특징으로 하는 접지 오류 감지기.
  3. 제 2항에 있어서,
    상기 접지 오류 감지 회로는,
    일측의 접점은 회로에 연결되고 타측의 접점은 접지되어 상기 접지패스를 설정 및 제거하는 스위치를 포함하는 것을 특징으로 하는 접지 오류 감지기.
  4. 제 2항에 있어서,
    상기 접지 오류 감지 회로는,
    다수의 랙;
    전원부와 직렬로 연결되고 상기 랙과 병렬로 연결되며, 직렬로 연결된 두 개의 저항으로 구성되는 필드 저항; 및
    일측 접점은 상기 두 개의 저항 사이에 연결되고 타측 접점은 접지되어 상기 접지패스를 설정 및 제거하는 스위치;를 포함하는 것을 특징으로 하는 접지 오류 감지기.
  5. 제 4항에 있어서,
    상기 접지 오류 감지기는,
    상기 다수의 랙 각각에 공급되는 전압값 및 상기 필드 저항에서 전압강하 되는 전압값을 감지하는 아날로그 입력채널; 및
    상기 스위치를 제어하며, 접지 전압값 및 비접지 전압값을 검출하고, 상기 검출된 접지 전압값과 비접지 전압값을 기초로 접지 오류를 감지하는 제어부;를 포함하는 것을 특징으로 하는 접지 오류 감지기.
  6. 제 4항 또는 제 5항에 있어서,
    상기 다수의 랙은 8개인 것을 특징으로 하는 접지 오류 감지기.
  7. 제 5항에 있어서,
    상기 제어부는,
    상기 필드 저항에서 전압강하 되는 전압값을 기초로 접지 오류를 감지하는 것을 특징으로 하는 접지 오류 감지기.
  8. 제 7항에 있어서,
    상기 제어부는,
    상기 다수의 랙 각각에 공급되는 전압값을 기초로 접지 오류가 발생한 랙의 배선을 검출하는 것을 특징으로 하는 접지 오류 감지기.
  9. 제 2항 또는 제5항에 있어서,
    상기 접지 오류 감지기는,
    캐비닛 장치의 하드웨어 실패 상태 디지털 신호를 입력받는 아날로그 입력채널을 더 포함하며,
    상기 제어부는 상기 아날로그 입력채널을 스캔하여 다른 캐비닛 장치의 하드웨어 상태를 획득하는 것을 특징으로 하는 접지 오류 감지기.
KR1020080013204A 2008-02-13 2008-02-13 접지 오류 감지기 KR100981046B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080013204A KR100981046B1 (ko) 2008-02-13 2008-02-13 접지 오류 감지기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080013204A KR100981046B1 (ko) 2008-02-13 2008-02-13 접지 오류 감지기

Publications (2)

Publication Number Publication Date
KR20090087759A KR20090087759A (ko) 2009-08-18
KR100981046B1 true KR100981046B1 (ko) 2010-09-10

Family

ID=41206696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080013204A KR100981046B1 (ko) 2008-02-13 2008-02-13 접지 오류 감지기

Country Status (1)

Country Link
KR (1) KR100981046B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH074596Y2 (ja) * 1987-08-27 1995-02-01 株式会社明電舎 機器の接地状態試験装置
KR19990050899A (ko) * 1997-12-17 1999-07-05 이종수 피엘씨의 증설 랙 구성오류 검출장치
KR20070121010A (ko) * 2005-03-22 2007-12-26 폼팩터, 인코포레이티드 전압 장애 검출 및 보호

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH074596Y2 (ja) * 1987-08-27 1995-02-01 株式会社明電舎 機器の接地状態試験装置
KR19990050899A (ko) * 1997-12-17 1999-07-05 이종수 피엘씨의 증설 랙 구성오류 검출장치
KR20070121010A (ko) * 2005-03-22 2007-12-26 폼팩터, 인코포레이티드 전압 장애 검출 및 보호

Also Published As

Publication number Publication date
KR20090087759A (ko) 2009-08-18

Similar Documents

Publication Publication Date Title
US9599660B2 (en) Electrical interconnect status monitoring system
CN101252448B (zh) 受电设备的断电检测方法和系统以及供电设备
US7779306B1 (en) Method for automatically diagnosing hardware faults in a data storage system
US5892973A (en) System and method for determining attributes and coupling characteristics of components by comparatively observing provided reference signal
EP2790026B1 (en) Method for detecting or predicting an electrical fault
WO2011106261A1 (en) Protective switch with status detection
US20210063447A1 (en) Method for Validating Voltage Measurements in a Digital-Electricity Transmission System
US11528080B2 (en) Optical transmission system and failure diagnosis method for optical transmission system
US20080061796A1 (en) Signal detecting apparatus and signal detecting system
KR100981046B1 (ko) 접지 오류 감지기
KR102418288B1 (ko) 전력품질 감시 기능을 가진 고장기록장치
JP7159596B2 (ja) 光送受信システム、光通信装置及び故障検出方法
US20030101020A1 (en) Devices connected to fiber channels and margin test method for the devices, and method for specifying problems in system having devices connected to fiber channels
CN113589024A (zh) 冗余系统单套交流电压测量异常的快速检测方法及装置
EP2156200B1 (en) Increased reliability in the processing of digital signals
CN115118357A (zh) 一种收发组件故障检测方法、装置及存储介质
KR970078350A (ko) 통신 케이블 종합 감시장치 및 운용방법
KR0143536B1 (ko) 전력선 반송 보호 계전 시스템에서의 고장 진단방법 및 장치
JP2009296336A (ja) 光受信装置、遠隔監視装置および遠隔監視プログラム
US11676477B2 (en) Fire alarm system
KR20100033156A (ko) 자동 절연저항측정 시스템 및 그 방법
KR102131194B1 (ko) 이더넷 장애감지장치
JP4633011B2 (ja) 故障部位特定方法、情報処理装置及びプログラム
CN114816897A (zh) 基于电流信号监测机器的方法和实现这样的方法的设备
JP2022070621A (ja) 火災受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 8