KR100980493B1 - substrate for probe card - Google Patents

substrate for probe card Download PDF

Info

Publication number
KR100980493B1
KR100980493B1 KR1020080027940A KR20080027940A KR100980493B1 KR 100980493 B1 KR100980493 B1 KR 100980493B1 KR 1020080027940 A KR1020080027940 A KR 1020080027940A KR 20080027940 A KR20080027940 A KR 20080027940A KR 100980493 B1 KR100980493 B1 KR 100980493B1
Authority
KR
South Korea
Prior art keywords
pattern
substrate
base substrate
probe card
conductive material
Prior art date
Application number
KR1020080027940A
Other languages
Korean (ko)
Other versions
KR20090028389A (en
Inventor
정두연
Original Assignee
주식회사 유니멤스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니멤스 filed Critical 주식회사 유니멤스
Publication of KR20090028389A publication Critical patent/KR20090028389A/en
Application granted granted Critical
Publication of KR100980493B1 publication Critical patent/KR100980493B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Abstract

본 발명은 프로브카드용 기판에 관한 것으로, 본 발명에 따르면 소정의 배선회로가 마련된 베이스기판; 상기 배선회로에 접속되도록 상기 베이스기판에 제1도전재로 형성되는 패턴; 및 상기 베이스기판과 상기 패턴과의 밀착을 위한 패턴밀착수단; 을 포함하는 것을 특징으로 하기 때문에 프로브카드의 기판에 형성된 패턴의 밀착력이 증대되어 프로브카드의 수명의 단축을 억제하는 효과가 있다.The present invention relates to a substrate for a probe card, according to the present invention a base substrate provided with a predetermined wiring circuit; A pattern formed of a first conductive material on the base substrate to be connected to the wiring circuit; Pattern contact means for adhesion between the base substrate and the pattern; Since it comprises a characterized in that the adhesion of the pattern formed on the substrate of the probe card is increased has the effect of suppressing the shortening of the life of the probe card.

프로브 카드, 세라믹기판, 패턴, 은 Probe card, ceramic substrate, pattern, silver

Description

프로브카드용 기판{substrate for probe card}Substrate for probe card

본 발명은 전자부품을 검사하는 프로브 카드에 관련된 것으로, 보다 상세하게는 프로브 카드의 제조에 사용되는 프로브카드용 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to probe cards for inspecting electronic components, and more particularly, to substrates for probe cards used in the manufacture of probe cards.

일반적으로 반도체 소자는 웨이퍼(Wafer)상에 패턴(pattern)을 형성시키는 패브리케이션(Fabrication)공정과 패턴이 형성된 웨이퍼를 각각의 소자로 조립하는 어셈블리(Assembly)공정을 통해서 제조된다.In general, a semiconductor device is manufactured through a fabrication process of forming a pattern on a wafer and an assembly process of assembling the wafer on which the pattern is formed into respective devices.

패브리케이션공정이 끝난 반도체 소자는 어셈블리공정을 거치기 이전에 웨이퍼에 형성된 각각의 소자에 대해서 전기적 특성을 검사하는 이디에스(Electrical Die Sorting : 이하 'EDS'라 함.)공정을 거치게 된다. After the fabrication process, the semiconductor device undergoes an electrical die sorting (EDS) process that inspects electrical characteristics of each device formed on the wafer prior to the assembly process.

여기서 EDS공정은 웨이퍼에 형성된 소자들 중에서 불량소자를 판별하기 위해서 실시되는 공정이다. EDS공정에서는 웨이퍼 위의 소자에 전기적 신호를 인가시키고 소자로부터 응답되는 전기적 신호를 분석하여 소자의 불량여부를 판정하는 검사장치를 주로 이용한다.In this case, the EDS process is performed to determine a defective device among the devices formed on the wafer. In the EDS process, an inspection apparatus for applying an electrical signal to a device on a wafer and analyzing the electrical signal from the device to determine whether the device is defective is mainly used.

소자의 불량여부를 판정하는 검사장비와 소자의 패드 사이에 전기적 신호를 전달하기 위해 프로브 카드가 이용된다. 프로브 카드는 프로브카드용 기판과 하나 이상의 니들(Needle)을 갖추고 있다. 웨이퍼 위의 소자에 연결된 패드에 니들을 접촉시킨다. 반도체 소자 검사장비는 프로브카드의 기판에 연결된 프로브 카드의 니들을 통하여 소자의 패드와 전기적 신호를 주고 받음으로서 소자의 불량여부를 판단하게 된다. Probe cards are used to transfer electrical signals between inspection equipment and device pads to determine if a device is defective. The probe card has a substrate for the probe card and one or more needles. The needle is brought into contact with a pad connected to the device on the wafer. The semiconductor device inspection apparatus determines whether a device is defective by exchanging an electrical signal with a pad of the device through a needle of a probe card connected to a substrate of a probe card.

도 1a 내지 도 1c는 종래의 프로브카드용 기판을 개략적으로 나타낸 단면도 및 일부사시도이다. 1A to 1C are cross-sectional views and partial perspective views schematically showing a conventional substrate for a probe card.

도 1a 내지 도 1c를 참조하면, 종래의 프로브카드용 기판은 베이스기판(10), 배선(20) 및 패턴(30)을 포함하여 이루어져 있었다. 1A to 1C, a conventional probe card substrate includes a base substrate 10, a wiring 20, and a pattern 30.

상기 베이스기판(10)은 프로브카드용 기판의 근간을 이루는 부분으로서 여러 가지 소재로 이루어질 수 있으나, 최근에는 HTCC(High Temperature Cofierd Ceramics : 고온동시소성세라믹) 또는 LTCC(Low Temperature Cofierd Ceramics : 저온동시소성세라믹)를 이용하여 생산되고 있다. 세라믹기판은 라미네이트(laminate)된 세라믹층 사이에 배선(20)이 구비되고, 이들 배선(20)은 비어 콘택(Via contact)에 의해 연결되도록 구성되어 기판 상부에 형성되어야 할 전극 패턴의 수를 줄일 수 있었다. LTCC 기판은 900℃ 이하의 저온에서 한 번의 소성 공정을 통하여 얻어질 수 있는 세라믹 기판으로, RF(radio frequency) 및 밀리미터(millimeter) 대역의 초고주파 소자에 적용 가능하고, 초소형, 고집적 및 저손실 구조로 각광받고 있을 뿐만 아니라, 10-10torr의 초고진공하에서도 이용이 가능하다는 이점을 갖는다. The base substrate 10 may be made of various materials as a part of the probe card substrate, but recently, HTCC (High Temperature Cofierd Ceramics) or LTCC (Low Temperature Cofierd Ceramics) Ceramics). The ceramic substrate is provided with wirings 20 between the laminated ceramic layers, and the wirings 20 are configured to be connected by via contacts to reduce the number of electrode patterns to be formed on the substrate. Could. LTCC substrate is a ceramic substrate that can be obtained through one firing process at a low temperature of 900 ° C or lower, and is applicable to ultra-high frequency devices in radio frequency (RF) and millimeter bands. Not only that, but also has the advantage that it can be used under ultra-high vacuum of 10 -10 torr.

상기 베이스기판(10)은 주로 부도체이기 때문에 외부의 전원( 또는 전기적 신호)과 전기적으로 연결시키기 위하여 베이스기판(10)의 상부 표면 및 하부 표면에 패턴(30)이 형성되어 있다. Since the base substrate 10 is mainly a non-conductor, a pattern 30 is formed on the upper and lower surfaces of the base substrate 10 to electrically connect with an external power source (or an electrical signal).

그리고 상기 패턴(30)에 전기적으로 접속될 수 있도록 상기 배선(20)이 베이스기판(10)에 형성되어 있다.The wiring 20 is formed on the base substrate 10 so as to be electrically connected to the pattern 30.

상기 패턴(30)은 외부 전원과 솔더링(soldering), 와이어 본딩(wire bonding) 혹은 핀(pin)에 의해 접속된다. 이때, 패턴(30)은 상기 외부 전원과 접속시키기 위한 매체와 잘 접속될 수 있어야 하며, 세라믹 기판과의 접착력 또한 매우 중요하다. The pattern 30 is connected to an external power supply by soldering, wire bonding, or pin. At this time, the pattern 30 should be able to be connected well with the medium for connecting with the external power source, and the adhesion to the ceramic substrate is also very important.

그러나 이러한 프로브 카드용 기판에서는 다음과 같은 문제점이 있었다.However, such a probe card substrate had the following problems.

도 1b 및 도 1c에 도시된 바와 같이 패턴(30)과 비아콘택(via contact)(25)이 연결된 부위는 베이스기판(10)과의 접착력 외에 비아콘택(25)에 의한 지지를 받아 베이스 기판에서 잘 떨어지지 않으나, 비아콘택(25)에 의한 지지를 덜 받는 부분은 베이스기판(10)과의 접착력이 떨어지면 쉽게 떨어져 나가게 되었으며, 이는 프로브카드의 성능저하 및 수명단축을 일으키는 한 요인으로 작용하는 문제점이 있었다.As shown in FIGS. 1B and 1C, the portion where the pattern 30 and the via contact 25 are connected is supported by the via contact 25 in addition to the adhesive force with the base substrate 10. Although it does not fall well, the part that is less supported by the via contact 25 is easily detached when the adhesive strength with the base substrate 10 is dropped, which causes a problem that causes a decrease in the performance and shorten the life of the probe card. there was.

따라서, 본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하고자 하는 과제는 베이스기판에서 패턴이 잘 떨어지지 않는 프로브카드용 기판을 제공함에 있다. Accordingly, the present invention has been made to solve the above-described problems, the problem to be solved by the present invention is to provide a probe card substrate that does not fall well on the base substrate.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 프로브카드용 기판은, 소정의 배선회로가 마련된 베이스기판; 상기 배선회로에 접속되도록 상기 베이스기판에 제1도전재로 형성되는 패턴; 및 상기 베이스기판과 상기 패턴과의 밀착을 위한 패턴밀착수단; 을 포함하는 것을 특징으로 한다.Probe card substrate according to the present invention for achieving the above object, the base substrate is provided with a predetermined wiring circuit; A pattern formed of a first conductive material on the base substrate to be connected to the wiring circuit; Pattern contact means for adhesion between the base substrate and the pattern; Characterized in that it comprises a.

여기서 상기 패턴밀착수단은 상기 패턴이 위치하는 베이스기판면상에 소정의 깊이로 형성된 홈에 제2도전재로 충진된 것을 또 하나의 특징으로 한다. The pattern contact means may be filled with a second conductive material in a groove formed to a predetermined depth on the base substrate surface on which the pattern is located.

나아가 상기 패턴밀착수단은 복수개인 것을 또 하나의 특징으로 한다. Further, the pattern contact means is characterized in that there is a plurality.

나아가 상기 제2도전재는 은(silver)인 것을 또 하나의 특징으로 한다.Furthermore, the second conductive material is characterized in that the silver (silver) is another feature.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 프로브카드용 기판은 소정의 배선회로가 마련된 베이스기판; 및 상기 배선회로에 접속되도록 상기 베이스기판에 제1도전재로 형성된 패턴;을 포함하되, 상기 제1도전재는 은(silver)인 것을 특징으로 한다.Probe card substrate according to the present invention for achieving the above object is a base substrate provided with a predetermined wiring circuit; And a pattern formed on the base substrate as a first conductive material so as to be connected to the wiring circuit, wherein the first conductive material is silver.

여기서 상기 베이스기판과 상기 패턴과의 밀착을 위한 패턴밀착수단;을 더 포함함을 또 하나의 특징으로 한다. The method may further include a pattern contact means for adhesion between the base substrate and the pattern.

나아가 상기 패턴밀착수단은 상기 패턴이 위치하는 베이스기판면상에 소정의 깊이로 형성된 홈에 제2도전재로 충진된 것을 또 하나의 특징으로 한다.Further, the pattern contact means is characterized in that it is filled with a second conductive material in a groove formed to a predetermined depth on the base substrate surface on which the pattern is located.

나아가 상기 패턴밀착수단은 복수개인 것을 특징으로 한다.Further, the pattern contact means is characterized in that a plurality.

더 나아가 상기 제2도전재는 은(silver)인 것을 특징으로 한다.Furthermore, the second conductive material is characterized in that the silver (silver).

본 발명에 따르면 프로브카드용 기판에 형성되는 패턴의 밀착력이 증대되기 때문에 프로브카드용 기판의 내구성이 증대되며, 프로브카드의 수명을 연장시키는 효과가 있다. According to the present invention, since the adhesion of the pattern formed on the substrate for the probe card is increased, the durability of the substrate for the probe card is increased, and the life of the probe card is extended.

이하에서는 본 발명에 대하여 보다 구체적으로 이해할 수 있도록 첨부된 도면을 참조한 바람직한 실시예를 들어 설명한다. Hereinafter, with reference to the accompanying drawings to explain the present invention in more detail will be described with reference to a preferred embodiment.

도 2a 내지 도 2c는 본 발명의 실시 예에 따른 프로브카드용 기판을 개략적으로 나타낸 단면도 및 일부 사시도이고, 도 3은 본 발명의 실시 예에 따른 프로브카드용 기판에서 제1도전재와 제2도전재를 구별할 수 있도록 개략적으로 나타낸 단면도이다.2a to 2c are schematic cross-sectional views and a partial perspective view of a probe card substrate according to an embodiment of the present invention, Figure 3 is a first conductive material and a second conductive in the probe card substrate according to an embodiment of the present invention A cross-sectional view schematically showing the ashes to distinguish them.

도 2a 내지 도 2c 및 도3을 참조하면, 본 발명의 실시 예에 따른 프로브카드용 기판은 소정의 배선(120)회로가 마련된 베이스기판(110)과 상기 배선(120)회로 에 접속되도록 상기 베이스기판(110)에 형성된 패턴(130) 및 상기 베이스기판(110)과 상기 패턴(130)과의 밀착을 위한 패턴밀착수단(140,145)을 포함하여 이루어진다.2A to 2C and 3, a probe card substrate according to an embodiment of the present invention may be connected to a base substrate 110 provided with a predetermined wiring 120 circuit and the base 120 to be connected to the wiring 120 circuit. It includes a pattern 130 formed on the substrate 110 and the pattern contact means (140,145) for close contact between the base substrate 110 and the pattern 130.

여기서는 상기 패턴밀착수단(140,145)이 상기 패턴이 위치하는 베이스기판면(面)상에 소정의 깊이로 형성된 홈(140)에 제2도전재로 충진된 것을 예로서 설명한다. Here, the pattern adhesion means 140 and 145 will be described as an example of filling the groove 140 formed with a predetermined depth on the base substrate surface on which the pattern is located with the second conductive material.

상기 베이스기판(110)은 상기 배선(120)과 주위의 다른 배선(120)과의 통전을 방지하기 위하여 배선(120)과 배선(120) 사이의 공간에는 부도체가 채워져 있으며, 이 부도체는 HTCC를 비롯한 다양한 소재가 가능하며, LTCC(Low Temperature Cofired Ceramics : 저온동시소성세라믹)로 이루어지는 것이 보다 바람직하다. 베이스기판(110)이 HTCC 또는 LTCC로 이루어진 경우를 예로써 설명하면, 베이스기판(110)에는 다수개의 비아(혹은 비아콘텍 이하 비아(Via) 라고 약칭함.)(125)가 형성되어 있으며, 이 다수개의 비아(via)(125) 각각은 도전재로 충진되어 있다. 도전재로는 전기적 특성이 우수한 Ag, Cu, Ag/Pd 등을 사용함이 바람직하다.The base substrate 110 is filled with a non-conductor in the space between the wire 120 and the wire 120 in order to prevent the wire 120 and the other wire 120 from surroundings. Various materials are possible, and it is more preferable that it consists of Low Temperature Cofired Ceramics (LTCC). Referring to the case where the base substrate 110 is made of HTCC or LTCC as an example, the base substrate 110 is formed with a plurality of vias (or vias, hereinafter referred to as Vias) 125. Each of the plurality of vias 125 is filled with a conductive material. As the conductive material, Ag, Cu, Ag / Pd or the like having excellent electrical characteristics is preferably used.

그리고, 상기 베이스기판(110)에는 상기 비아(125)에 채워진 도전재와 통전되도록 형성된 배선(120)을 포함하는 배선회로가 마련된다. The base substrate 110 is provided with a wiring circuit including a wiring 120 formed to conduct electricity with a conductive material filled in the via 125.

HTCC 또는 LTCC로 베이스기판(110)이 이루어지는 경우 베이스기판(110)은 다층으로 이루어진 세라믹기판일 수 있다. 즉, 한 번의 저온소결에 의하여 이루어지는 LTCC기판일 수 있으며, 다층의 세라믹층 사이에 개재된 배선들로 이루어진 배선 층 및 세라믹층을 관통하여 배선층간을 연결하는 비아로 구성될 수 있다. When the base substrate 110 is made of HTCC or LTCC, the base substrate 110 may be a multilayer ceramic substrate. That is, it may be an LTCC substrate formed by one low-temperature sintering, and may include a wiring layer formed of wirings interposed between the multilayer ceramic layers and a via connecting the wiring layers through the ceramic layer.

상기 베이스기판(110)의 표면에서 패턴(130)이 형성될 자리에 비아 이외에 홈(140)이 적어도 하나 이상 형성되어 있다. 이 홈(140)에 패턴(130)을 형성시킬 때 도전재가 충진되면서 패턴(130)과 연결된다. 홈(140)은 패턴(130)의 크기에 따라 적정한 크기와 깊이로 형성시킬 수 있으며, 홈(140)의 개수 역시 패턴(130)의 크기에 따라 하나 또는 복수개가 마련될 수 있다. 다시 말해서 홈(140)의 개수는 최소한 하나 이상 마련된다. 응용된 형태로서 홈(140)을 패턴(130)에 연결되는 또 다른 비아로서 형성시킬 수도 있다. 즉, 하나의 패턴(130)과 배선(120)을 연결시키는 비아(125)가 2개 이상 마련되는 형태로의 응용실시도 가능하다. At least one groove 140 is formed in place of the via at the place where the pattern 130 is to be formed on the surface of the base substrate 110. When the pattern 130 is formed in the groove 140, the conductive material is filled and connected to the pattern 130. The groove 140 may be formed in an appropriate size and depth according to the size of the pattern 130, and the number of the grooves 140 may also be provided in one or a plurality according to the size of the pattern 130. In other words, at least one groove 140 is provided. As an applied form, the groove 140 may be formed as another via connected to the pattern 130. That is, the application may be implemented in a form in which two or more vias 125 connecting one pattern 130 and the wiring 120 are provided.

상기 패턴(130)은 상기 배선회로에 접속되도록 상기 베이스기판(110)에 형성된다. 상기 패턴(130)은 제1도전재로서 스퍼터링(sputtering) 또는 전기도금 방법에 의해서 형성될 수 있다. 이때 패턴(130)의 제1도전재는 상기 배선(120)과 같은 소재일 수도 있으며, 다른 소재일 수도 있다. 상기 패턴(130)이 제1도전재로 형성되면서 베이스기판(110)의 표면에 형성된 홈(140)을 메울 수 있다. 이렇게 함으로써 홈(140)에 충진되면서 패턴밀착수단의 형성에 사용되는 소재인 제2도전재는 제1도전재로 이루어지는 결과가 된다. 다시 말해서 이러한 경우에는 제1도전재와 제2도전재는 동일한 소재로 이루어지는 경우이다. 여기서 홈(140)을 메운 부분이 패턴(130)과 연결되게 형성된다.The pattern 130 is formed on the base substrate 110 to be connected to the wiring circuit. The pattern 130 may be formed by sputtering or electroplating as a first conductive material. In this case, the first conductive material of the pattern 130 may be the same material as the wiring 120 or may be another material. The pattern 130 may be formed of the first conductive material to fill the groove 140 formed on the surface of the base substrate 110. In this way, the second conductive material, which is a material used to form the pattern adhesion means while filling the groove 140, is the result of the first conductive material. In other words, in this case, the first conductive material and the second conductive material are made of the same material. Here, the portion filling the groove 140 is formed to be connected to the pattern 130.

여기서 잠시 도 3을 참조하여 제1도전재와 제2도전재가 서로 다른 도전체인 경우를 설명한다. 도 3을 참조하면, 상기 패턴(130)을 제1도전재로 상기 베이스기판(110)에 형성시키기 이전에 상기 홈(140)에 제2도전재로 먼저 채워넣고, 다음에 패턴(130)을 제1도전재로 형성시킬 수도 있다. 이 때 제2도전재로 홈(140)에 채워넣는 방법은 전기도금방법등이 있으며, 이는 당업자에게 알려진 도금 내지는 증착 방법으로 가능하므로 자세한 설명한 생략한다. 3, a case in which the first conductive material and the second conductive material are different conductors will be described. Referring to FIG. 3, before the pattern 130 is formed on the base substrate 110 with the first conductive material, the grooves 140 are first filled with the second conductive material, and then the pattern 130 is formed. It is also possible to form the first conductive material. In this case, the method of filling the groove 140 with the second conductive material includes an electroplating method, and the like, which may be omitted by the plating or deposition method known to those skilled in the art.

제2도전재로 홈(140)에 채워넣음으로써 형성시킨 패턴밀착수단(145)은 최소한 베이스기판(110)과 동일한 면을 이루지만, 도시된 바와 같이 베이스기판(110)의 면에 대하여 볼록 튀어나오는 형태로 형성시키는 것이 바람직하다. 제1도전재로 패턴(130)을 형성시키면서 제1도전재와 접촉되는 면적이 더 커지기 때문에 제1도전재와 제2도전재 사이의 밀착력이 커지게 되어 결과적으로 패턴(130)의 접착강도가 향상되게 된다. The pattern contact means 145 formed by filling the groove 140 with the second conductive material forms at least the same surface as the base substrate 110, but as shown in the drawing, it is convex against the surface of the base substrate 110. It is preferable to form in the form which comes out. Since the area in contact with the first conductive material becomes larger while the pattern 130 is formed of the first conductive material, the adhesion between the first conductive material and the second conductive material is increased, and as a result, the adhesive strength of the pattern 130 is increased. Will be improved.

여기서 제2도전재는 은(silver,Ag)인 것이 바람직하다. 은(Ag)은 세라믹기판과의 밀착력이 뛰어나다. 따라서 제2도전재를 은(Ag)으로 하면 패턴의 접착강도가 향상되게 된다. Here, the second conductive material is preferably silver (Ag). Silver (Ag) is excellent in adhesion with the ceramic substrate. Therefore, when the second conductive material is silver (Ag), the adhesive strength of the pattern is improved.

베이스기판(110)에 형성된 패턴(130)은 프로브카드의 니들과 솔더링(soldering)되거나 와이어 본딩 또는 핀에 의해 접속된다. The pattern 130 formed on the base substrate 110 is soldered with the needle of the probe card or connected by wire bonding or pins.

이상에서 설명한 바와 같은 프로브카드용 기판은 그 패턴(130)부분이 배선(120)과 연결되는 비아 또는 베이스기판(110)에 형성된 홈(140)을 메운 부분이 패턴(130)과 연결되어 있으므로 베이스기판(110)과의 접촉면적이 커지면서 입체적으로 밀착되기 때문에 패턴(130)의 전체가 베이스기판(110)과 밀착되는 정도가 크게 향상된다. As described above, in the substrate for a probe card, a portion of the pattern 130 is filled with the groove 140 formed in the via or base substrate 110 connected to the wiring 120, and thus, the base 130 is connected to the pattern 130. Since the contact area with the substrate 110 is large and closely contacted in three dimensions, the degree to which the whole of the pattern 130 is in close contact with the base substrate 110 is greatly improved.

다음으로 본 발명의 다른 실시 예에 따른 프로브카드용 기판을 설명하기로 한다. Next, a probe card substrate according to another embodiment of the present invention will be described.

도 4는 본 발명의 다른 실시 예에 따른 프로브카드용 기판의 일부분을 개략적으로 나타낸 측면사시도이다.4 is a side perspective view schematically showing a portion of a substrate for a probe card according to another embodiment of the present invention.

본 발명의 다른 실시 예에 따른 프로브카드용 기판은 베이스기판(210) 및 은으로 형성된 패턴(230)을 포함하여 이루어진다. Probe card substrate according to another embodiment of the present invention comprises a base substrate 210 and a pattern 230 formed of silver.

베이스기판(210)에는 소정의 배선회로(미도시)가 형성되어 있으며, 앞서 설명한 실시 예에서의 베이스기판(110 도2 내지 도3참조)과 크게 다르지 않다. 다만, 앞서 설명한 실시 예에서는 패턴밀착수단(140,145)가 마련된 경우를 설명하였으나 본 실시 예에서는 패턴밀착수단(140,145)이 마련되어 있지 아니한 경우이다. A predetermined wiring circuit (not shown) is formed on the base substrate 210, and is not significantly different from the base substrate 110 (see FIGS. 2 to 3) in the above-described embodiment. However, in the above-described embodiment, the case in which the pattern adhesion means 140 and 145 are provided is described, but in the present embodiment, the pattern adhesion means 140 and 145 is not provided.

상기 베이스기판(210)은 배선과 주위의 다른 배선과의 통전을 방지하기 위하여 배선과 배선 사이의 공간에는 부도체가 채워져 있으며, 이 부도체는 HTCC를 비롯한 다양한 소재가 가능하며, LTCC(Low Temperature Cofired Ceramics : 저온동시소성세라믹)로 이루어지는 것이 보다 바람직하다. 베이스기판(210)이 HTCC 또는 LTCC로 이루어진 경우를 예로써 설명하면, 베이스기판(210)에는 다수개의 비아(혹은 비아콘텍 이하 비아(Via) 라고 약칭함.)(225)가 형성되어 있으며, 이 다수개의 비아(via)(225) 각각은 도전재로 충진되어 있다. 도전재로는 전기적 특성이 우수한 Ag, Cu, Ag/Pd 등을 사용함이 바람직하다.The base substrate 210 is filled with a non-conductor in the space between the wiring and the wiring in order to prevent the electricity between the wiring and the other wiring around, the non-conductor can be a variety of materials including HTCC, LTCC (Low Temperature Cofired Ceramics) It is more preferable that it consists of: low temperature simultaneous firing ceramic). Referring to the case where the base substrate 210 is made of HTCC or LTCC as an example, the base substrate 210 is formed with a plurality of vias (or vias, hereinafter referred to as Vias) 225. Each of the plurality of vias 225 is filled with a conductive material. As the conductive material, Ag, Cu, Ag / Pd or the like having excellent electrical characteristics is preferably used.

그리고, 상기 베이스기판(210)에는 상기 비아(225)에 채워진 도전재와 통전되도록 형성된 배선을 포함하는 배선회로가 마련된다. In addition, the base substrate 210 is provided with a wiring circuit including a wiring formed to conduct electricity with a conductive material filled in the via 225.

HTCC 또는 LTCC로 베이스기판(210)이 이루어지는 경우 베이스기판(210)은 다층으로 이루어진 세라믹기판일 수 있다. 즉, 한 번의 저온소결에 의하여 이루어지는 LTCC기판일 수 있으며, 다층의 세라믹층 사이에 개재된 배선들로 이루어진 배선층 및 세라믹층을 관통하여 배선층간을 연결하는 비아로 구성될 수 있다. When the base substrate 210 is made of HTCC or LTCC, the base substrate 210 may be a multilayer ceramic substrate. That is, it may be an LTCC substrate formed by one low-temperature sintering, and may include a wiring layer made of wirings interposed between the multilayer ceramic layers and a via connecting the wiring layers through the ceramic layers.

베이스기판(210)의 면에는 패턴(230)이 형성되어 있다. The pattern 230 is formed on the surface of the base substrate 210.

패턴(230)은 상기 배선회로에 접속되도록 베이스기판(210)에 형성된다. 상기 패턴(230)은 제1도전재로서 스퍼터링(sputtering) 또는 전기도금 방법에 의해서 형성될 수 있다. 이때 패턴(230)의 제1도전재는 은(silver)으로 이루어지는 것이 바람직하다. 은(silver)은 세라믹기판으로 된 베이스기판(210)과 밀착력이 뛰어나다. 따라서, 패턴(230)이 은으로 이루어지면 패턴이 베이스기판에서 잘 떨어지지 않게 되며, 패턴(230)의 사이즈도 줄일 수 있게 된다. 베이스기판(210)에 형성된 패턴(230)은 프로브카드의 니들과 솔더링(soldering)되거나 와이어 본딩 또는 핀에 의해 접속된다. The pattern 230 is formed on the base substrate 210 to be connected to the wiring circuit. The pattern 230 may be formed by sputtering or electroplating as the first conductive material. In this case, the first conductive material of the pattern 230 is preferably made of silver. Silver (silver) is excellent in adhesion with the base substrate 210 made of a ceramic substrate. Therefore, when the pattern 230 is made of silver, the pattern does not fall off the base substrate well, and the size of the pattern 230 can be reduced. The pattern 230 formed on the base substrate 210 is soldered to the needle of the probe card or connected by wire bonding or pins.

이와 같이 본 발명에 따르면 프로브카드용 기판에 형성되는 패턴의 밀착력이 증대되기 때문에 프로브카드용 기판의 내구성이 증대되며, 프로브카드의 수명의 단 축을 억제하는 효과가 있다. As described above, according to the present invention, since the adhesion of the pattern formed on the substrate for the probe card is increased, the durability of the substrate for the probe card is increased, and the life of the probe card is reduced.

이상에서 설명된 바와 같이, 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시 예들에 의해서 이루어졌지만, 상술한 실시 예들은 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시 예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.As described above, the detailed description of the present invention has been made by the embodiments with reference to the accompanying drawings. However, since the above-described embodiments have only been described by way of example, the present invention has been described above. It should not be understood to be limited only to the examples, the scope of the present invention will be understood by the claims and equivalent concepts described below.

도 1a 내지 도 1c는 종래의 프로브카드용 기판을 개략적으로 나타낸 단면도 및 일부사시도이다. 1A to 1C are cross-sectional views and partial perspective views schematically showing a conventional substrate for a probe card.

도 2a 내지 도 2c는 본 발명의 실시 예에 따른 프로브카드용 기판을 개략적으로 나타낸 단면도 및 일부 사시도이다. 2a to 2c are schematic cross-sectional views and a partial perspective view of a substrate for a probe card according to an embodiment of the present invention.

도 3은 본 발명의 실시 예에 따른 프로브카드용 기판에서 제1도전재와 제2도전재를 구별할 수 있도록 개략적으로 나타낸 단면도이다. 3 is a cross-sectional view schematically showing the first conductive material and the second conductive material in the probe card substrate according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

110 : 베이스기판 120 : 배선110: base substrate 120: wiring

125 : 비아(via) 130 : 패턴125: via 130: pattern

140 : 홈 140: home

Claims (6)

소정의 배선회로가 마련된 베이스기판;A base substrate provided with a predetermined wiring circuit; 상기 배선회로에 접속되도록 상기 베이스기판에 제1도전재로 형성되는 패턴; 및 A pattern formed of a first conductive material on the base substrate to be connected to the wiring circuit; And 상기 베이스기판과 상기 패턴과의 밀착을 위한 패턴밀착수단; 을 포함하는 것을 특징으로 하는 프로브카드용 기판.Pattern adhesion means for adhesion between the base substrate and the pattern; Probe card substrate comprising a. 삭제delete 삭제delete 제 1항에 있어서, The method of claim 1, 상기 패턴밀착수단은 상기 패턴이 위치하는 베이스기판면상에 소정의 깊이로 형성된 홈에 제2도전재로 충진된 것을 특징으로 하는 프로브카드용 기판.And the pattern contact means is filled with a second conductive material in a groove formed at a predetermined depth on the base substrate surface on which the pattern is located. 제 1항에 있어서,The method of claim 1, 상기 패턴밀착수단은 복수개인 것을 특징으로 하는 프로브카드용 기판. The substrate for a probe card, characterized in that the plurality of pattern contact means. 제 4항에 있어서,The method of claim 4, wherein 상기 제2도전재는 은(silver)인 것을 특징으로 하는 프로브카드용 기판.The second conductive material is a substrate for a probe card, characterized in that (silver).
KR1020080027940A 2007-09-14 2008-03-26 substrate for probe card KR100980493B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070093883 2007-09-14
KR1020070093883 2007-09-14

Publications (2)

Publication Number Publication Date
KR20090028389A KR20090028389A (en) 2009-03-18
KR100980493B1 true KR100980493B1 (en) 2010-09-07

Family

ID=40695680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027940A KR100980493B1 (en) 2007-09-14 2008-03-26 substrate for probe card

Country Status (1)

Country Link
KR (1) KR100980493B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070106062A (en) * 2006-04-28 2007-11-01 삼성전자주식회사 Method of manufacturing display substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070106062A (en) * 2006-04-28 2007-11-01 삼성전자주식회사 Method of manufacturing display substrate

Also Published As

Publication number Publication date
KR20090028389A (en) 2009-03-18

Similar Documents

Publication Publication Date Title
KR101388674B1 (en) Wireless interface probe card for high speed one-shot wafer test and semiconductor testing apparatus having the same
KR101121644B1 (en) Space tansformer for probe card and repairing method of space tansformer
JP2017090067A (en) Wiring board for checkup use
JP2004226397A (en) Contactor of printed circuit board, the printed circuit board, and manufacturing method of the printed circuit board
CN100423240C (en) Multilayer ceramic substrate with single via anchored pad and method of forming
JP2012021965A (en) Repair method of probe card and probe substrate using the same
US7535094B2 (en) Substrate structure, a method and an arrangement for producing such substrate structure
JP6687100B1 (en) Multilayer ceramic substrate for semiconductor device test and manufacturing method thereof
JP4583213B2 (en) How to make micro bumps on metal contact pads
KR102269398B1 (en) Inspection socket having an insulating base made of a pcb in which conductive shielding layers are stacked in multiple layers
JP5627391B2 (en) Multiple wiring board
KR100980493B1 (en) substrate for probe card
CN102680748A (en) Wiring board for electronic parts inspecting device and its manufacturing method
KR100946144B1 (en) Method for Manufacturing of Ceramic Probe Board
KR100979500B1 (en) substrate for probe card
KR20090005785A (en) Space transformer having through via and manufacturing method thereof
JP2012141274A (en) Ceramic substrate for probe card and manufacturing method thereof
US20140284217A1 (en) Minimizing plating stub reflections in a chip package using capacitance
JP5334815B2 (en) Wiring board
US20130162280A1 (en) Probe card and method of manufacturing the same
JP2001357914A (en) Connecting structure of coaxial cable to electric circuit board
KR102216901B1 (en) Space transformer emebeded capacitor and manufacturing method thereof
KR20010093811A (en) IC chip carrier
JP2011204874A (en) Inspecting element for semiconductor device, and method of manufacturing the same
TWM616053U (en) Integrated circuit carrier board structure for packaging and testing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee