KR100980456B1 - 플라즈마 처리장치 - Google Patents

플라즈마 처리장치 Download PDF

Info

Publication number
KR100980456B1
KR100980456B1 KR1020050092100A KR20050092100A KR100980456B1 KR 100980456 B1 KR100980456 B1 KR 100980456B1 KR 1020050092100 A KR1020050092100 A KR 1020050092100A KR 20050092100 A KR20050092100 A KR 20050092100A KR 100980456 B1 KR100980456 B1 KR 100980456B1
Authority
KR
South Korea
Prior art keywords
lower electrode
chamber
exhaust hole
plasma
processing apparatus
Prior art date
Application number
KR1020050092100A
Other languages
English (en)
Other versions
KR20070036967A (ko
Inventor
이영종
최준영
황영주
이정빈
조철래
Original Assignee
엘아이지에이디피 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38158948&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100980456(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 엘아이지에이디피 주식회사 filed Critical 엘아이지에이디피 주식회사
Priority to KR1020050092100A priority Critical patent/KR100980456B1/ko
Publication of KR20070036967A publication Critical patent/KR20070036967A/ko
Application granted granted Critical
Publication of KR100980456B1 publication Critical patent/KR100980456B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은 플라즈마 처리장치에 관한 것으로, 더욱 상세하게는 챔버내에서 대면적 기판에 공정수행할 때 균일한 공정가스의 흐름을 유도하여 균일한 공정처리를 할 수 있는 플라즈마 처리장치에 관한 것이다.
즉, 본 발명은 챔버, 상기 챔버 내부에 설치되며 진공상태에서 기판상에 플라즈마에 의한 처리가 가능하게 하는 상부전극 및 하부전극이 구비된 플라즈마 처리장치에 있어서, 상기 하부전극이 위치한 상기 챔버의 하부에는 공정가스가 상기 하부전극에 간섭되지 않으면서 배출되도록 배기홀이 형성되는 것을 특징으로 하는 플라즈마 처리장치에 관한 것이다.
플라즈마 처리장치, 하부전극, 공정가스, 배기홀, 등간격

Description

플라즈마 처리장치{APPARATUS FOR PROCESSING SUBSTRATE USING PLASMA}
도 1은 종래의 플라즈마 처리장치를 도시한 측단면도이다.
도 2는 상기 도 1의 A-A'선 단면도이다.
도 3은 상기 도 2의 B-B'선 단면도이다.
도 4는 본 발명의 일 실시예에 따른 플라즈마 처리장치의 측단면도이다.
도 5는 상기 도 4의 C-C'선 단면도이다.
도 6은 상기 도 5의 D-D'선 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 챔버 114 : 하부전극
116 : 배기홀 P : 펌프
본 발명은 플라즈마 처리장치에 관한 것으로, 더욱 상세하게는 챔버내에서 대면적 기판에 공정수행할 때 균일한 공정가스의 흐름을 유도하여 균일한 공정처리를 할 수 있는 플라즈마 처리장치에 관한 것이다.
일반적으로, LCD 등의 평판표시소자를 제조하는 과정에서는 플라즈마를 사용 하여 기판에 소정의 처리를 실시하는 플라즈마 처리장치가 사용되며, 이러한 반도체 웨이퍼 또는 액정 기판에 플라즈마 처리를 실시하는 과정을 설명하면 우선, 기판 수납 장치(이하 "카세트"라 칭함)에 다수 적재된 반도체 웨이퍼 또는 액정기판(이하 "기판"이라 칭함)을 운송 로봇(도면에 미도시)에 의해 반입 또는 반출시키되 진공과 대기압을 반복하는 로드락 챔버(Load Lock Chamber) 내로 반입시키고 상기 로드락 챔버의 내부가 진공상태가 되도록 펌핑(Pumping)을 실시하여 진공으로 만들고 난 다음, 이송수단을 작동시켜 기판을 반송 챔버(Transfer Chamber)로 이동시킨다.
상기 기판이 이송된 반송 챔버는 진공 상태를 유지하는 다수의 공정 챔버(Process Chamber)와 연통되어 있고, 상기 반송 챔버는 각각의 공정 챔버로 이송수단을 통해 반입, 반출을 실시하며, 여기서 각각의 공정 챔버로 반입된 기판은 하부 전극의 상부에 위치된 적재대 상에 놓이게 되며, 상부 전극 하부에 형성된 미세 구멍을 통해 공정 가스가 유입되고, 유입된 가스로 외부의 전원을 인가받은 상, 하부 전극에 의해 전기 방전을 일으켜 기판의 표면에 플라즈마 공정을 진행하는 것이다.
상기 공정 챔버의 상, 하부 전극은 챔버의 내부 상, 하측에 각각 설치되며, 플라즈마 공정처리의 수행 대상물인 기판이 적재되는 하부전극의 양측에 절연체가 설치된다. 상기 전극은 통상적으로 알루미늄이 사용되고, 반도체를 공정 처리하는데 비교적 저렴한 재료로 가장 폭넓게 사용되며 상, 하부전극간에 가해지는 고전압에 따라 전극으로 유입된 가스의 방전으로 형성되는 플라즈마의 화학적인 반응과 고전압으로부터 각각의 전극을 보호한다.
또한, 플라즈마 공정은 알루미늄에 대해 부식을 초래할 수 있으므로 알루미늄재질인 전극의 표면을 보호하기 위한 산화 알루미늄(Al₂O₃) 피막과 같은 비교적 불활성의 세라믹 재료가 사용된다.
이러한, 플라즈마 처리장치는 상부 전극과 하부 전극 사이에 기판을 위치시키고, 양 전극 사이의 공간에 플라즈마를 발생시켜 기판에 소정의 처리를 실시하는 것이다. 이때 양 전극 중 어느 한 전극에는 고주파 전원이 인가되고, 다른 한 전극은 접지된다.
이러한 종래의 플라즈마 처리장치는 도 1에서 도시한 바와 같이 챔버(10)내 상부 영역에 상부전극(12)이 구비되고, 이러한 상부전극(12)과 대향되는 하부 영역에 설치되되 상기 챔버(10) 바닥과 소정 거리만큼 이격된 상태로 그 상면에 기판(도면에 미도시)이 안착되는 하부전극(14)이 구비된다. 여기서, 상기 상부전극(12)과, 하부전극(14)은 공정 진행시 플라즈마로부터 보호하기 위하여 전극 면을 제외한 나머지 부분 즉, 상부 영역 가장자리부와 각 측면을 절연판과 세라믹판을 부착하였다.
또한, 상기 하부전극(14)의 사방 측면에 부착된 절연판 및 세라믹판의 외벽에는 내측면이 접한 상태로 측판(도면에 미도시)이 사방에 마련된다. 여기서, 상기 측판은 그 하부 영역이 챔버(10) 바닥면에 접촉된 상태로 위치되어 접지 역할도 수행한다.
그리고 플라즈마를 발생시켜 기판에 소정의 처리를 실시하는 과정에서 상부전극(12)과 하부전극(14) 사이에 기판을 위치시켜 상기 상부전극(12)은 하강하고, 상기 하부전극(14)은 상승하여 상기 하부전극(14)에 적재된 기판(S)의 상면에 그 상부전극(12)을 접촉시킬 때, 상기 상부전극(12)과 상기 하부전극(14)이 승강하도록 구동되는 이동수단(도면에 미도시)이 마련된다.
그리고 상기 챔버(10)의 내측벽과 하부전극(14)의 사이인 이격 공간에 구비되어 공정수행 중 또는 공정이 수행된 후 챔버(10) 내의 미반응가스 및 공정 중에 발생한 폴리머(Polymer) 등을 챔버(10) 외부로 배기시키도록 상기 챔버(10)의 바닥에는 배기홀(16)이 마련되되 상기 배기홀(16)은 펌프(P)와의 통로 역할을 하고 공정가스의 흐름을 지연시키며, 1차적으로 블럭킹(blocking)된 후 챔버(10) 하부면 모서리에 각각 형성된 배기홀(16)을 통해 배출되는 배플(Baffle : 18)이 마련된다.
여기서, 상기 배플(18)은 적정 간격으로 배열되는 슬릿(Slit : 도면에 미도시)이 다수개 형성된다.
즉, 상기 챔버(10)의 저면 중 하부전극(14)과의 이격 공간에 형성되는 배기홀(16)을 통해 미반응 가스 등이 곧바로 펌프(P)를 향해 이동하는 것이 아니라, 상기 배플(18)에 의하여 그 흐름이 일단 멈추었다가 슬릿을 통하여 조금씩 배기되는 것이다.
결국, 상기 배플(18)을 설치함에 따라 모서리 부분 이외의 부분에서 가스가 통과하는 길을 좁혀 줌으로써 공정가스 배출속도를 늦추어 줄 수 있다. 따라서 모서리와 가장자리 부분의 가스 흐름 속도를 일정하게 맞추어 줄 수 있다.
그러나 상기 배기홀(16)은 도 2 및 도 3에 도시된 바와 같이 챔버(10)의 바닥면 가장자리에 다수개 구비되되 상기 배기홀(16)이 일단이 하부전극(14)의 상측 에서 보았을 때 하부전극(14)에 부분적으로 가려지므로 부분적으로 가려진 상기 하부전극(14)이 간섭하여 원활한 공정가스의 배출이 실시되지 못하여 기판에 공정처리 또한 불균일하게 수행되는 문제점이 있었다.
그리고 상기 배기홀(16)은 그 입구와 출구의 직경이 동일한 원통 형상으로 관통 형성되고 가로 방향에 형성된 그것의 길이(D1)가 세로 방향에 형성된 그것의 길이(D2)보다 길게 형성되어 기판 대형화로 인한 상기 대면적 기판에 공정처리함에 있어 상기 배기홀(16) 간의 거리가 상이하게 배열 형성되어 공정처리시 균일한 가스 흐름을 유도할 수 없다.
본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로서, 그 목적은 공정가스의 배출시 하부전극에 간섭되지 않도록 배기구를 형성하므로 공정가스가 균일하게 배출되어 공정 처리율을 상승시킬 수 있게 한 플라즈마 처리장치에 관한 것이다.
본 발명은 다른 목적은, 거리가 동일한 위치에 배기홀을 각각 형성시켜 균일한 공정가스 흐름을 유도할 수 있게 한 플라즈마 처리장치에 관한 것이다.
상술한 목적을 달성하기 위하여 본 발명은, 챔버, 상기 챔버 내부에 설치되며 진공상태에서 기판상에 플라즈마에 의한 처리가 가능하게 하는 상부전극 및 하부전극이 구비된 플라즈마 처리장치에 있어서, 상기 하부전극이 위치한 상기 챔버 의 하부에는 공정가스가 상기 하부전극에 간섭되지 않으면서 배출되도록 배기홀이 형성됨으로써, 대형화 기판에 공정처리시 공정가스의 배출이 균일하게 실시할 수 있으므로 바람직하다.
또한, 본 발명에서의 상기 배기홀은, 공정가스가 하부 전극에 간섭되지 않으면서 배출될 수 있도록 하부전극의 상부에서 보았을 때, 입구가 하부전극과 겹치지 않도록 형성됨으로써, 공정 수행시 공정가스의 배출을 균일하게 실시하므로 바람직하다.
또한, 본 발명에서의 상기 배기홀은, 각각의 중심점 길이가 동일하게 배열 형성됨으로써, 각각의 배기홀을 향해 공정가스의 배출이 균일하게 유도하므로 바람직하다. 즉, 상기 하부전극을 중심으로 복수개가 구비되되, 서로 인접한 배기홀 사이의 간격은 각 배기홀의 중심점을 기준으로 동일한 간격을 갖도록 구성되는 것이 바람직하다.
특히, 본 발명에서의 상기 배기홀은, 일체로 형성되되 그 입구가 적정 길이를 갖는 슬릿(Slot) 형상으로 형성되고, 그 출구는 원형으로 형성됨으로써, 균일하게 미반응된 공정가스를 유도하여 배기할 수 있으므로 바람직하다.
한편, 본 발명에서 상기 챔버 및 하부전극은, 평면 구조가 사각 구조로 형성될 수 있고, 이때, 상기 배기홀은, 상기 하부전극을 중심으로 복수개가 구비되되, 하부전극의 동일한 변 쪽에 배치된 인접 배기홀 사이의 간격(D1)과, 하부전극의 모서리를 사이에 두고 양쪽에 배치된 인접 배기홀 사이의 간격(D2)이 동일하게 형성되는 것이 바람직하다.
이하, 본 발명의 플라즈마 처리장치를 첨부도면을 참조하여 일 실시예를 들어 설명하면 다음과 같다.
본 발명의 바람직한 일 실시예에 따른 플라즈마 처리장치는 도 4에 도시된 바와 같이 내부에서 공정처리가 수행되는 챔버(110)와, 상술한 챔버(110)내 상부 영역에 마련되는 상부전극(112)과, 상술한 상부전극(112)과 이격된 하부 영역에 마련되되 기판(도면에 미도시)이 상부 영역에 안착되는 하부전극(114)으로 구성되며, 상술한 챔버(110)와 상부전극과 하부전극(114)은 종래의 그것과 동일한 구조와 기능을 하므로 상세한 설명은 생략한다.
또한, 상기 챔버(110) 내측벽과 대향된 하부전극(114)과의 사이에는 공정가스의 흐름을 1차적으로 방해할 수 있도록 구비되는 배플(118)도 종래의 그것과 동일한 구조와 기능을 하므로 상세한 설명은 생략한다.
한편, 상기 챔버(110)는 기판에 공정 처리가 수행되는 공정 챔버이다.
그리고 상술한 챔버(110)의 내측벽과 하부전극(114)과의 이격된 공간인 챔버(110)내 바닥에 공정수행 중 또는 공정이 수행된 후 챔버(110) 내의 미반응가스 및 공정 중에 발생한 폴리머(Polymer) 등을 챔버(110) 외부로 배기시키도록 펌프(P)가 각각 마련되는 배기홀(116)이 다수개 관통 형성되며, 공정가스가 상기 펌프(P)의 펌핑(Pumping)력으로 배기홀(116)을 통해 외부로 배출된다.
상기 배기홀(116)은 도 5 및 도 6에 도시된 바와 같이 횡 방향과 종 방향으로 다수개 형성되되 각각의 중심점을 기준으로 동일한 간격으로 마련되되 종 방향에 형성된 그것의 길이(D1)와 횡 방향에서 종 방향까지의 길이(D2)는 동일하다.
그리고 상기 배기홀(116)은 그 상측에서 보았을 때 하부전극(114)에 겹치지 않도록 상기 하부전극(114) 외벽과 챔버(110) 내벽과의 간격과 거의 동일한 폭을 갖도록 형성된다.
즉, 상기 배기홀(116)이 하부전극(114)과 겹치지 않으므로 플라즈마 가스가 챔버(110) 저면과 하부전극(114) 바닥과 이격된 공간으로 침투하여 그 공간에서 기생하는 것을 방지함에 따라 이상 방전 현상이 발생되는 것을 방지한다.
또한, 상기 배기홀(116)은 그 배기홀(116)의 장방향에서 수직방향으로 절단하면 역 사다리꼴 형상으로 형성되고, 단방향에서 수직방향으로 절단하면 사다리꼴 형상으로 형성되되 입구와 출구의 형상이 다르다.
즉, 상기 배기홀(116)은 그 입구가 슬릿(Slit) 형상으로 형성되고, 출구는 원형으로 형성되어 길이 방향으로 연장되는 입구로 유입된 공정가스가 면적이 축소되는 출구를 통해 공정가스가 배출되는 과정에서 그 출구 면적이 축소됨에 따라 공정가스의 배출을 지연시켜 공정처리를 더욱더 균일하게 실시할 수 있다.
그러므로 본 발명의 플라즈마 처리장치에서 공정가스의 배기 과정은 도 4 내지 도 6에 도시된 바와 같이 상기 챔버(110) 내에서 균일한 공정처리를 실시하기 위해 챔버(110) 내벽과 하부전극(114) 외벽과의 사이 공간인 챔버(110) 바닥면 가장자리에 각각 구비되는 펌프(P)와 연통되는 다수개의 배기홀(116)을 거쳐 실시된다.
이때, 상기 배기홀(116)은 하부전극(114)에 가리지 않으므로 플라즈마 공정가스가 하부전극(114) 바닥과 챔버(110) 바닥과의 공간으로 침투하여 기생하는 것을 방지하게 된다.
그리고 상기 배기홀(116) 각각의 중심점을 기점으로 등간격으로 구비됨에 따 라 더욱 균일한 공정가스 배출을 유도하므로 대면적 기판에 공정처리가 균일하게 실시된다.
이와 같은 본 발명의 플라즈마 처리장치는 처리 과정에서 공정가스가 배출되는 배기홀이 하부전극에 가려 공정가스 배출시 간섭받지 않도록 형성되어 균일한 공정가스의 배출로 인해 공정 처리율을 상승시키는 효과가 있다.
또한, 본 발명은 각각의 배기홀 각각을 동일한 거리에 위치도록 형성하여 균일한 공정가스 배출을 유도하는 효과가 있다.
또한, 상기 하부전극 저면과 챔버 바닥과의 사이로 플라즈마 가스가 기생하는 것을 방지하며, 상기 배기홀의 입구 면적보다 출구 면적이 축소됨에 따라 공정가스 배기 시간을 지연시키므로 기판에 공정처리를 균일하게 실시하는 효과가 있다.

Claims (5)

  1. 챔버, 상기 챔버 내부에 설치되며 진공상태에서 기판상에 플라즈마에 의한 처리가 가능하게 하는 상부전극 및 하부전극이 구비된 플라즈마 처리장치에 있어서,
    상기 하부전극이 위치한 상기 챔버의 하부에는 공정가스가 배출될 수 있도록 배기홀이 형성되고,
    상기 배기홀은, 입구가 슬릿(Slit) 형상으로 형성되고, 출구는 원형으로 형성되는 것을 특징으로 하는 플라즈마 처리장치.
  2. 제 1항에 있어서, 상기 배기홀은,
    상기 하부전극을 중심으로 복수개가 구비되되,
    서로 인접한 배기홀 사이의 간격은 각 배기홀의 중심점을 기준으로 동일한 간격을 갖는 것을 특징으로 하는 플라즈마 처리장치.
  3. 제 1항 또는 제 2항에 있어서, 상기 배기홀은,
    공정가스가 하부 전극에 간섭되지 않으면서 배출될 수 있도록 하부전극의 상부에서 보았을 때, 배기홀의 입구가 하부전극과 겹치지 않도록 형성되는 것을 특징으로 하는 플라즈마 처리장치.
  4. 제 1항에 있어서, 상기 챔버 및 하부전극은,
    평면 구조가 사각 구조로 형성된 것을 특징으로 하는 플라즈마 처리장치.
  5. 제 4항에 있어서, 상기 배기홀은,
    상기 하부전극을 중심으로 복수개가 구비되되,
    하부전극의 동일한 변 쪽에 배치된 인접 배기홀 사이의 간격(D1)과, 하부전극의 모서리를 사이에 두고 양쪽에 배치된 인접 배기홀 사이의 간격(D2)이 동일하게 형성된 것을 특징으로 하는 플라즈마 처리장치.
KR1020050092100A 2005-09-30 2005-09-30 플라즈마 처리장치 KR100980456B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050092100A KR100980456B1 (ko) 2005-09-30 2005-09-30 플라즈마 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092100A KR100980456B1 (ko) 2005-09-30 2005-09-30 플라즈마 처리장치

Publications (2)

Publication Number Publication Date
KR20070036967A KR20070036967A (ko) 2007-04-04
KR100980456B1 true KR100980456B1 (ko) 2010-09-07

Family

ID=38158948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092100A KR100980456B1 (ko) 2005-09-30 2005-09-30 플라즈마 처리장치

Country Status (1)

Country Link
KR (1) KR100980456B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330910A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JPH1022263A (ja) 1996-06-28 1998-01-23 Sony Corp プラズマエッチング装置
JPH11111692A (ja) 1997-10-03 1999-04-23 Nec Kyushu Ltd プラズマエッチング装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330910A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JPH1022263A (ja) 1996-06-28 1998-01-23 Sony Corp プラズマエッチング装置
JPH11111692A (ja) 1997-10-03 1999-04-23 Nec Kyushu Ltd プラズマエッチング装置

Also Published As

Publication number Publication date
KR20070036967A (ko) 2007-04-04

Similar Documents

Publication Publication Date Title
KR101660615B1 (ko) 성막 장치
JP5377587B2 (ja) アンテナ、プラズマ処理装置及びプラズマ処理方法
US7138067B2 (en) Methods and apparatus for tuning a set of plasma processing steps
KR101061657B1 (ko) 플라즈마 처리 장치 및 방법과 플라즈마 처리 장치의 배플판
TW201742147A (zh) 基板處理裝置
KR100897176B1 (ko) 유도 결합형 플라즈마 처리 장치
US8342121B2 (en) Plasma processing apparatus
US20070034604A1 (en) Method and apparatus for tuning a set of plasma processing steps
KR100980456B1 (ko) 플라즈마 처리장치
KR20120120043A (ko) 유도 결합 플라즈마 처리 장치
KR20110056786A (ko) 기판처리장치
KR100717974B1 (ko) 플라즈마 처리장치
KR100943436B1 (ko) 플라즈마 처리장치
JP5568608B2 (ja) プラズマ処理装置
KR100635217B1 (ko) 플라즈마 처리장치
KR101984524B1 (ko) 기판 처리 장치
KR100980450B1 (ko) 플라즈마 처리장치
TWI759470B (zh) 閘閥裝置及基板處理系統
KR100702828B1 (ko) 플라즈마 처리장치
TW202105512A (zh) 電漿處理裝置
KR20060103107A (ko) 플라즈마 처리 장치
KR100880540B1 (ko) 플라즈마 처리장치
KR101000338B1 (ko) 플라즈마 처리장치
KR100734770B1 (ko) 플라즈마 처리 장치
US20240105470A1 (en) Substrate processing apparatus and semiconductor device manufacturing method using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Request for invalidation trial [patent]
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20101207

Effective date: 20111116

J2X1 Appeal (before the patent court)

Free format text: INVALIDATION

J202 Request for trial for correction [limitation]
J301 Trial decision

Free format text: TRIAL DECISION FOR CORRECTION REQUESTED 20120214

Effective date: 20120323

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20111216

Effective date: 20120525

J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20120628

Effective date: 20120731

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140902

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160812

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190806

Year of fee payment: 10