KR100979174B1 - Multi-chip package and manufacturing method thereof - Google Patents
Multi-chip package and manufacturing method thereof Download PDFInfo
- Publication number
- KR100979174B1 KR100979174B1 KR1020080053144A KR20080053144A KR100979174B1 KR 100979174 B1 KR100979174 B1 KR 100979174B1 KR 1020080053144 A KR1020080053144 A KR 1020080053144A KR 20080053144 A KR20080053144 A KR 20080053144A KR 100979174 B1 KR100979174 B1 KR 100979174B1
- Authority
- KR
- South Korea
- Prior art keywords
- reflective layer
- substrate
- electrodes
- light emitting
- emitting device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Led Device Packages (AREA)
Abstract
광손실량을 줄여 광효율의 향상을 도모하고 제조가 간편하도록 된 멀티칩 패키지 및 그의 제조방법을 제시한다. 제시된 멀티칩 패키지의 일예는 다수의 발광소자 칩이 탑재되는 다수의 전극이 형성된 기판; 및 기판의 상면에서 다수의 발광소자 칩이 탑재되는 영역을 제외한 나머지 영역에 형성된 백색의 반사층을 포함한다. 광 흡수도가 적고 반사율이 좋은 백색의 실리콘 에폭시 수지를 이용하여 기판의 캐비티의 저면, 캐비티의 내측벽 및 저면에 반사층을 형성시킴으로써, 기존의 반사판을 충분히 대체할 수 있을 뿐만 아니라 기판으로의 광 손실을 막아주게 되어 광효율을 증대시킨다.The present invention provides a multi-chip package and a method of manufacturing the same, which aim to improve light efficiency by reducing light loss and to simplify manufacturing. One example of the presented multichip package includes a substrate having a plurality of electrodes on which a plurality of light emitting device chips are mounted; And a white reflective layer formed on a region other than the region in which the plurality of light emitting device chips are mounted on the upper surface of the substrate. By using a white silicone epoxy resin with low light absorption and good reflectance to form a reflective layer on the bottom of the substrate cavity, the inner wall and the bottom of the cavity, it is possible to sufficiently replace the existing reflector plate and lose light to the substrate. It prevents the increase of the light efficiency.
Description
본 발명은 멀티칩 패키지 및 그의 제조방법에 관한 것으로, 보다 상세하게는 다수개의 엘이디 칩이 탑재된 패키지 및 그 다수개의 엘이디 칩이 탑재된 패키지를 제조하는 방법에 관한 것이다.The present invention relates to a multichip package and a method for manufacturing the same, and more particularly, to a package on which a plurality of LED chips are mounted and a method on which a plurality of LED chips are mounted.
발광다이오드(light emission diode, 이하, LED라 함)는 GaAs, AlGaAs, GaN, InGaN, 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있는 반도체 소자를 말한다. 현재, 이와 같은 반도체 소자가 전자부품에 패키지형태로 많이 채택되고 있다.A light emitting diode (hereinafter, referred to as an LED) is a semiconductor device capable of realizing various colors by forming a light emitting source by changing compound semiconductor materials such as GaAs, AlGaAs, GaN, InGaN, and AlGaInP. Say. At present, many such semiconductor devices have been adopted in the form of packages in electronic components.
이러한 발광다이오드가 칩 형태로 채택된 엘이디 패키지를 살펴보면 도 1에 예시된 바와 같다. The LED package in which the light emitting diode is adopted in the form of a chip is illustrated in FIG. 1.
종래의 일 예에 따른 엘이디 패키지(10)는, LED칩(12)이 실장되고 LED칩(12)이 실장되는 영역을 중심으로 도전성 패턴 전극(18, 20)이 형성된 하부 기판(14); 및 하부 기판(14)상에 배치되고 LED칩(12)이 실장되는 영역에 상응하는 영역에 캐 비티(26)가 형성되며 캐비티(26)의 내측벽에 반사판(24)이 형성된 상부 기판(16)을 포함한다. LED칩(12)은 와이어(22)에 의해 도전성 패턴 전극(18, 20)과 연결된다. 여기서, 하부 기판(14) 및 상부 기판(16)은 세라믹 기판인 것으로 가정하고 설명한다.The
도 1의 경우, 캐비티(26)의 내측 경사면에 Ag 등의 전도성 페이스트를 이용하여 도전성 물질을 인쇄 또는 디핑하여 도전층을 형성함으로써 반사판(24)을 만든다. 반사판(24)인 도전층위에 빛 반사효율 높이기 위해 통상적으로 Ag도금을 행한다. 반사판(24)의 하단은 도전성 패턴 전극(애노드 전극, 캐소드 전극)(18, 20)과 소정치 이격된다. 이는 반사판(24)과 도전성 패턴 전극(18, 20)을 전기적으로 절연시키기 위한 것이다. In the case of FIG. 1, the
도 1과 같이 구성된 엘이디 패키지(10)는 반사판(24)으로 인해 휘도 및 휘도 각분포의 조절이 용이할 수는 있겠지만, 반사판(24)과 도전성 패턴 전극(18, 20)과의 이격치로 인해 LED칩(12)의 빛이 빠져나가는 것을 원천적으로 방지할 수 없게 된다. 그로 인해 LED칩(12)에서 방사되는 빛이 어느 정도 손실되는 문제점이 발생된다. 물론, 빛의 손실량을 줄이기 위해 반사판(24)의 하단과 도전성 패턴 전극(18, 20)과의 이격치를 작게 하면 된다. 그러나, 이격치를 작게 하다 보면 소성시 하부 기판(14)의 전극 재료가 상부 기판(16)측으로 확산되어 반사판(24)과 접촉되어 쇼트에 의한 불량 발생율이 높아지게 된다. Although the
특히, 다수개의 LED칩(12)이 채용된 멀티칩 패키지는 다수개의 LED칩을 집적화시킨 구조이기 때문에 단일 칩을 채용한 엘이디 패키지에 비해 빛의 손실량이 더 많아지게 된다. 그에 따라, 멀티칩 패키지에서도 광효율이 저하되는 문제점이 발생된다. 그리고, 전극과 반사판 하단간의 이격치를 작게 하다보면 멀티칩 패키지에서도 전극과 반사판간의 쇼트에 의한 불량 발생율이 높아지게 된다.In particular, since a multi-chip package employing a plurality of
한편, 도 1의 캐비티(26)에 도금기술을 적용하는 방법 대신에, 박편의 금속 반사판(도시 생략)을 부착시키는 방법도 있다. On the other hand, instead of the method of applying the plating technique to the
금속 반사판을 부착시키는 경우에는, 금속 반사판을 사용함으로 인해 반사율을 높일 수 있지만, 금속 반사판을 별도로 제작해야 되는 별도 공정이 추가로 필요하다. 그리고, 제작한 금속 반사판을 일일이 수작업으로 캐비티(26)내에 설치시켜야 되므로 시간이 많이 소요된다. In the case of attaching the metal reflector, the reflectance can be increased by using the metal reflector. However, a separate process of separately manufacturing the metal reflector is required. And, since the manufactured metal reflector plate must be installed in the
또한, 금속 반사판이 캐비티내에서 제위치를 제대로 유지하기 위해서는 걸림턱 이외로 접착부재의 사용이 필요하다. 접착부재의 사용이 잘못된 경우에는 상부 기판(16)과 금속 반사판간의 부분적인 분리 등이 발생되기도 한다. 그로 인해 원하는 광 지향각을 제대로 얻지 못하게 된다. In addition, in order for the metal reflector to properly maintain the position in the cavity, it is necessary to use an adhesive member other than the locking jaw. If the adhesive member is used incorrectly, partial separation between the
이와 같이 멀티칩 패키지에 금속 반사판을 사용하게 되는 경우에도 앞서의 설명과 마찬가지로 금속 반사판의 하단과 도전성 패턴 전극(18, 20)은 이격되어야 하므로 앞서 설명한 캐비티(26)에 도금기술을 적용하는 방법에서의 문제점을 그대 로 갖게 될 뿐만 아니라 패키지 제조공정이 복잡해지는 문제점이 있다.As described above, even when the metal reflector is used in the multi-chip package, the bottom of the metal reflector and the
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 광손실량을 줄여 광효율의 향상을 도모하고 제조가 간편하도록 된 멀티칩 패키지 및 그의 제조방법을 제공함에 그 목적이 있다.The present invention has been proposed to solve the above-described problems, and an object thereof is to provide a multichip package and a method of manufacturing the same, which are intended to reduce the amount of light loss and to improve the light efficiency and to simplify manufacturing.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시양태에 따른 멀티칩 패키지는, 다수의 발광소자 칩이 탑재되는 다수의 전극이 형성된 기판; 및 기판의 상면에서 다수의 발광소자 칩이 탑재되는 영역을 제외한 나머지 영역에 형성된 백색의 반사층을 포함한다.In order to achieve the above object, a multi-chip package according to a preferred embodiment of the present invention, a substrate having a plurality of electrodes on which a plurality of light emitting device chips are mounted; And a white reflective layer formed on a region other than the region in which the plurality of light emitting device chips are mounted on the upper surface of the substrate.
반사층은 평탄하게 형성된다.The reflective layer is formed flat.
반사층은 다수의 전극의 상면을 노출시키고 다수의 전극의 테두리에 접촉하게 형성된다.The reflective layer is formed to expose the top surfaces of the plurality of electrodes and to contact the edges of the plurality of electrodes.
다수의 발광소자 칩이 탑재되는 영역은 해당하는 각각의 전극의 상면중 탑재된 발광소자 칩이 실제로 차지하는 영역이고, 반사층은 다수의 전극의 상면에 탑재된 발광소자 칩이 실제로 차지하는 영역을 제외하고 형성된다.The area in which the plurality of light emitting device chips are mounted is an area actually occupied by the mounted light emitting device chip among the top surfaces of the respective electrodes, and the reflective layer is formed except the area actually occupied by the light emitting device chips mounted on the top surface of the plurality of electrodes. do.
다수의 발광소자 칩이 탑재되는 영역을 에워싸는 캐비티를 갖춘 별도의 기판을 추가로 포함하여도 된다.It may further include a separate substrate having a cavity surrounding an area in which a plurality of light emitting chip is mounted.
본 발명의 다른 실시양태에 따른 멀티칩 패키지는, 캐비티가 형성되고, 캐비 티의 저면에 다수의 발광소자 칩이 탑재되는 다수의 전극이 형성된 기판; 및 캐비티의 내측벽 및 저면을 덮도록 캐비티에 형성되되, 다수의 전극의 상면은 노출시키고 다수의 전극의 테두리에 접촉하게 형성된 백색의 반사층을 포함한다.According to another aspect of the present invention, there is provided a multichip package, including: a substrate on which a cavity is formed and a plurality of electrodes on which a plurality of light emitting device chips are mounted on a bottom of the cavity; And a white reflective layer formed in the cavity to cover the inner wall and the bottom of the cavity, wherein the top surface of the plurality of electrodes is exposed and is in contact with the edges of the plurality of electrodes.
반사층은 내향되게 라운드진다.The reflective layer is rounded inwardly.
상술한 본 발명의 실시양태들의 멀티칩 패키지에서, 반사층은 백색의 실리콘 에폭시 수지를 포함한다. 반사층은 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)중에서 적어도 하나를 포함한다. 반사층은 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)중에서 적어도 하나를 주재료로 포함하되, 주재료를 5 ~ 60wt%으로 첨가한다. 반사층은 실리콘 수지를 5 ~ 30wt%로 하고 에폭시 수지를 20 ~ 65wt%로 한 부재료를 주재료와 함께 사용한다.In the multichip package of the above-described embodiments of the present invention, the reflective layer comprises a white silicone epoxy resin. The reflective layer comprises at least one of TiO 2 , ZnO, lithopone, ZnS, BaSO 4 , SiO 2 , PTFE (polytetrafluoroethylene). The reflective layer includes at least one of TiO 2 , ZnO, lithopone, ZnS, BaSO 4 , SiO 2 , and PTFE (polytetrafluoroethylene) as a main material, and the main material is added at 5 to 60 wt%. As the reflective layer, a component material containing 5 to 30 wt% of silicone resin and 20 to 65 wt% of epoxy resin is used together with the main material.
본 발명의 실시양태에 따른 멀티칩 패키지의 제조방법은, 다수의 발광소자 칩이 탑재되는 다수의 전극이 형성된 기판을 준비하는 기판 준비 단계; 및 기판의 상면에서 다수의 발광소자 칩이 탑재되는 영역을 제외한 나머지 영역에 백색의 반사층을 형성하는 반사층 형성 단계를 포함한다.A method of manufacturing a multichip package according to an embodiment of the present invention includes: a substrate preparation step of preparing a substrate on which a plurality of electrodes on which a plurality of light emitting device chips are mounted is formed; And a reflective layer forming step of forming a white reflective layer in a region other than a region in which a plurality of light emitting device chips are mounted on an upper surface of the substrate.
반사층 형성 단계는 반사층을 평탄하게 형성한다.The reflective layer forming step forms the reflective layer flat.
반사층 형성 단계는 반사층을, 다수의 전극의 상면을 노출시키고 다수의 전 극의 테두리에 접촉되게 형성한다.The reflective layer forming step forms the reflective layer to expose the top surfaces of the plurality of electrodes and to contact the edges of the plurality of electrodes.
다수의 발광소자 칩이 탑재되는 영역은 해당하는 각각의 전극의 상면중 탑재된 발광소자 칩이 실제로 차지하는 영역이고, 반사층 형성 단계는 반사층을 다수의 전극의 상면에 탑재된 발광소자 칩이 실제로 차지하는 영역을 제외하고 형성한다.The area in which the plurality of light emitting device chips are mounted is an area actually occupied by the mounted light emitting device chip among the upper surfaces of the respective electrodes, and in the forming of the reflective layer, the area in which the light emitting device chips mounted on the upper surface of the plurality of electrodes is actually occupied. Form except.
다수의 발광소자 칩이 탑재되는 영역을 에워싸는 캐비티를 갖춘 별도의 기판을 기판의 상부에 형성하는 단계를 추가로 포함하여도 된다.The method may further include forming a separate substrate on the upper portion of the substrate having a cavity surrounding an area in which a plurality of light emitting device chips are mounted.
본 발명의 다른 실시양태에 따른 멀티칩 패키지의 제조방법은, 캐비티의 저면에 다수의 발광소자 칩이 탑재되는 다수의 전극이 형성된 기판을 준비하는 기판 준비 단계; 및 캐비티의 내측벽 및 저면을 덮도록 캐비티에 백색의 반사층을 형성하되, 다수의 전극의 상면을 노출시키고 다수의 전극의 테두리에 접촉되게 백색의 반사층을 형성하는 반사층 형성 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a multichip package, comprising: a substrate preparation step of preparing a substrate having a plurality of electrodes on which a plurality of light emitting device chips are mounted on a bottom of a cavity; And forming a white reflective layer in the cavity to cover the inner wall and the bottom of the cavity, exposing a top surface of the plurality of electrodes and forming a white reflective layer to contact the edges of the plurality of electrodes.
반사층 형성 단계는 반사층을 내향되게 라운드지게 한다.The reflective layer forming step causes the reflective layer to round inwardly.
반사층 형성 단계는 기판의 다수의 전극상에 다수의 발광소자 칩을 탑재하기 전 또는 후에 반사층을 형성하여도 된다. In the reflective layer forming step, the reflective layer may be formed before or after mounting the plurality of light emitting device chips on the plurality of electrodes of the substrate.
상술한 본 발명의 실시양태들의 멀티칩 패키지의 제조방법에서, 반사층 형성 단계의 반사층은 백색의 실리콘 에폭시 수지를 포함한다. 반사층 형성 단계의 반사층은 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에 틸렌)중에서 적어도 하나를 포함한다. 반사층 형성 단계의 반사층은 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)중에서 적어도 하나를 주재료로 포함하되, 주재료를 5 ~ 60wt%으로 첨가한다. 반사층 형성 단계의 반사층은 실리콘 수지를 5 ~ 30wt%로 하고 에폭시 수지를 20 ~ 65wt%로 한 부재료를 주재료와 함께 사용한다.In the method for manufacturing a multichip package of the above-described embodiments of the present invention, the reflective layer in the reflective layer forming step comprises a white silicone epoxy resin. The reflective layer of the reflective layer forming step includes at least one of TiO 2 , ZnO, lithopone, ZnS, BaSO 4 , SiO 2 , and PTFE (polytetrafluoroethylene). The reflective layer may include at least one of TiO 2 , ZnO, lithopone, ZnS, BaSO 4 , SiO 2 , and PTFE (polytetrafluoroethylene) as a main material, and adds 5 to 60 wt% of the main material. . The reflective layer in the reflective layer forming step uses a component material having a silicone resin of 5 to 30 wt% and an epoxy resin of 20 to 65 wt% together with the main material.
이러한 구성의 본 발명에 따르면, 광 흡수도가 적고 반사율이 좋은 백색의 실리콘 에폭시 수지를 이용하여 기판의 캐비티의 저면, 캐비티의 내측벽 및 저면에 반사층을 형성시킴으로써, 기존의 반사판을 충분히 대체할 수 있을 뿐만 아니라 기판으로의 광 손실을 막아주게 되어 광효율을 증대시킨다.According to the present invention having such a configuration, by using a white silicone epoxy resin having low light absorption and good reflectance, a reflective layer is formed on the bottom surface of the cavity of the substrate, the inner wall and the bottom of the cavity, thereby sufficiently replacing the existing reflector. In addition to preventing the loss of light to the substrate to increase the light efficiency.
그리고, 기판상에 형성되는 반사층은 절연성을 띠므로 기존처럼 전극과 반사판간의 이격치를 고려하지 않아도 된다. 이는 제조공정을 매우 간편하게 해 줄 뿐만 아니라 전극과 반사판간의 쇼트 발생은 전혀 없게 되므로 제품 불량율을 저감시킨다.In addition, since the reflective layer formed on the substrate is insulative, it is not necessary to consider the spaced distance between the electrode and the reflecting plate as before. This not only greatly simplifies the manufacturing process, but also shortens the defect between the electrode and the reflector, thereby reducing the product defect rate.
기판상에서 다수의 발광소자 칩이 실장되는 부위의 주변을 광 흡수도가 적고 반사율이 좋은 백색의 실리콘 에폭시 수지로 평탄하게 덮는 실시예의 경우, 기존의 멀티칩 패키지에서의 반사판(금속 반사판 포함) 제조공정에 비해 매우 간편하게 반사판을 만들 수 있게 된다. 그리고, 기존의 멀티칩 패키지에 비해 광의 손실이 현저하게 줄어 들게 되어 광효율이 향상된다. In the case of the embodiment in which the surface of the plurality of light emitting device chips is mounted on the substrate to be covered with a white silicon epoxy resin with low light absorption and good reflectivity, the manufacturing process of the reflector plate (including the metal reflector plate) in the existing multichip package is performed. Compared to this, it is very easy to make a reflector. In addition, the light loss is significantly reduced compared to the existing multichip package, thereby improving the light efficiency.
또한, 다수의 발광소자 칩이 실장되는 영역이 형성된 캐비티를 갖는 기판에서 캐비티의 내측벽 및 저면(전극부위는 제외)을 광 흡수도가 적고 반사율이 좋은 백색의 실리콘 에폭시 수지가 덮되 내향되게 라운드지게 덮는 실시예의 경우, 기존의 반사판이 필요없게 된다. 이 경우, 다수의 발광소자 칩에서 방사되는 광을 거의 모두 반사시키게 되어 앞서의 실시예 및 기존의 멀티칩 패키지에 비해 광의 손실이 현저하게 줄어 들게 되어 광효율이 극대화된다. In addition, the inner wall and the bottom of the cavity (except the electrode) are covered with a white silicon epoxy resin having low light absorption and good reflectivity in a substrate having a cavity in which a plurality of light emitting device chips are formed, and are inwardly rounded. In the case of the covering embodiment, there is no need for a conventional reflector. In this case, almost all of the light emitted from the plurality of light emitting device chips is reflected, so that the loss of light is significantly reduced compared to the previous embodiment and the conventional multichip package, thereby maximizing the light efficiency.
이하, 첨부된 도면을 참조하여 본 발명에 따른 멀티칩 패키지 및 그의 제조방법에 대하여 설명하면 다음과 같다. 이하에서는 멀티칩 패키지를 세라믹 패키지, 플라스틱 패키지, 리드 프레임 타입 패키지, 플라스틱 + 리드 프레임 타입 패키지 등 모든 SMD 타입 패키지에 적용가능한 것으로 보면 된다.Hereinafter, a multichip package and a method of manufacturing the same according to the present invention will be described with reference to the accompanying drawings. In the following description, the multichip package is applicable to all SMD type packages such as ceramic package, plastic package, lead frame type package, and plastic + lead frame type package.
도 2는 본 발명의 제 1실시예에 따른 멀티칩 패키지의 구성 및 제조공정을 설명하기 위한 도면이다.2 is a view for explaining the configuration and manufacturing process of the multi-chip package according to the first embodiment of the present invention.
도 2의 (a)에 도시된 바와 같이, 기판(30)을 준비하고 준비된 기판(30)상에 다수의 전극(32; 32a, 32b, 32c)을 형성한다. 여기서, 전극의 개수를 세 개로 하였는데, 그 전극의 개수는 두 개 이상이면 충분한다. 기판(30)은 다수의 발광소자 칩(36; 36a, 36b, 36c)을 고밀도로 실장할 수 있는 기판이면 어느 것이나 가능하다. 예를 들어, 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride), LTCC(low temperature co-fired ceramic), HTCC(High temperature co-fired ceramic), 플라스틱, 금속, 바리스터 등을 들 수 있다. 특히, ZnO계열의 바리스터는 열전도도가 높다. ZnO를 주성분으로 하는 바리스터 재료로 제조하게 되면 바리스터로서의 기능을 수행할 뿐만 아니라 바리스터 자체의 높은 열전도성으로 인해 엘이디 패키지의 온도를 신속하게 낮출 수 있게 된다. 기판(30)을 플라스틱으로 제조하였을 경우 보통 플라스틱은 열에 약하므로 장시간 사용하게 되면 기판(30)에 변형 등이 발생하여 제품의 효율이 저하된다. 그러나, 도 2에서는 반사층(34)이 기판(30)의 상면(즉, 전극을 제외한 영역)을 덮도록 함으로써 발광소자(36)의 광이 기판(30)에 직접적으로 닿는 부분을 최소화시켰다. 이로 인해 발광소자(36)의 광으로 인한 발열로 인해 발생되는 문제점을 해소시키게 된다. 즉, 도 2에서는 기판(30)을 플라스틱으로 하더라도 기존의 구조와 비교하여 장시간 사용에 따른 발열로 인한 효율 저하 등을 해소시킨다.As shown in FIG. 2A, a
그리고 나서, 도 2의 (b)에서와 같이, 기판(30)의 상면에서 다수의 발광소자 칩(36a, 36b, 36c)이 탑재되는 영역을 제외한 나머지 영역에 백색의 반사층(34)을 평탄하게 형성한다. 여기서, 발광소자의 칩의 개수를 세 개로 하였는데, 이는 전극의 개수와 동일하게 한 것이다. 즉, 기판(30)상에 형성되는 전극의 개수와 발광소자 칩의 개수는 동일하다. 다수의 발광소자 칩(36a, 36b, 36c)이 탑재되는 영역이 라 함은 대응되는 전극(32a, 32b, 32c)의 상면 전체를 의미하기도 하고, 각각의 전극(32a, 32b, 32c)의 상면중에서 발광소자 칩(36a, 36b, 36c)이 실제로 차지하는 영역을 의미하기도 한다. 왜냐하면, 전자의 경우는 반사층(34)을 형성시킬 때 다수의 전극(32a, 32b, 32c)의 상면은 노출시키고 다수의 전극(32a, 32b, 32c)의 테두리에 접촉되게 형성시키기 위함이다. 후자의 경우는 반사층(34)을 형성시킬 때 다수의 전극(32a, 32b, 32c)의 상면중에서 발광소자 칩(36a, 36b, 36c)이 실제로 차지하는 영역을 제외하고 형성시키기 위함이다. 도 2에서는 전자의 경우에 해당하는 도면을 제시하였으나, 가급적 후자의 경우에 부합되게 하는 것이 광효율측면에서 보다 나을 수 있다. 반사층(34)을 형성하는 방법으로는 마스크를 이용한 스크린 인쇄방법 또는 마스크를 이용한 스프레이 방법 또는 스퍼터링 장비를 이용한 스퍼터링 방법 등이 이용된다. 스퍼터링 방법의 경우 스퍼터링 장비가 다수의 전극(32a, 32b, 32c)의 형성 위치를 인식할 수 있으므로 다수의 전극(32a, 32b, 32c)의 패턴만을 남겨두고 반사층(34)의 재료를 기판(30)상에 스퍼터링하게 되어 마스크를 이용할 필요가 없다. 예를 들어, 90% 이상의 반사율을 갖는 백색의 실리콘 에폭시 수지(하기의 표 1 참조)를 반사층(34)의 재료로 사용한다. 반사층(34)의 재료로 사용하는 백색의 실리콘 에폭시 수지는 열경화성의 특성을 지닌다.Then, as shown in FIG. 2B, the white
(표 1)Table 1
재료
material
함량
content
Titanium dioxide,
Zinc Oxide,
Lithopone(BaSO2 + ZnS)
ZnS,
BaSO4,
SiO2,
PTFE(폴리테트라플루오르에틸렌)
Titanium dioxide,
Zinc Oxide,
Lithopone (BaSO 2 + ZnS)
ZnS,
BaSO 4 ,
SiO 2 ,
PTFE (polytetrafluoroethylene)
5 ~ 60중량%
5 to 60 wt%
실리콘 수지(Resin)
Silicone Resin
5 ~ 30중량%
5 to 30% by weight
솔벤트 등과 같은 첨가제,
에폭시 수지 등
Additives such as solvents, etc.,
Epoxy resin etc
20 ~ 65중량%
20 to 65 wt%
표 1에서는, 백색을 구현하기 위해 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, PTFE(폴리테트라플루오르에틸렌) 등을 사용하였다. 물론, 표 1에서는 백색을 구현하기 위해 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, PTFE(폴리테트라플루오르에틸렌) 등을 사용하였으나, 필요에 따라서는 백색 구현이 가능한 다른 재료를 추가적으로 사용할 수도 있고, 예를 들어 ZnS, BaSO4, PTFE(폴리테트라플루오르에틸렌) 대신에 다른 재료를 사용하여도 된다. 점도 및 점착성을 위해 실리콘 수지 및 에폭시 수지 등을 사용하였다. 표 1에서, TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌) 등이 백색을 내기 위한 주재료가 되고, 실리콘 수지 및 에폭시 수지 등이 부재료가 된다. 표 1에서, TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)를 5중량% 미만 으로 사용하게 되면 백색 구현이 어렵다. TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)를 60중량%를 초과하여 사용하게 되면 실리콘 수지 및 에폭시 수지 등의 첨가량이 적게 되어 원하는 점도 및 점착성을 얻기 어렵다. 실리콘 수지를 5중량% 미만으로 사용하게 되면 점도가 너무 낮게 된다. 실리콘 수지를 30중량%를 초과하여 사용하게 되면 점도가 너무 높게 된다. 에폭시 수지 등을 20중량% 미만으로 사용하게 되면 점착력이 약해진다. 에폭시 수지 등을 65중량%를 초과하여 사용하게 되면 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌) 등이나 실리콘 수지의 함량이 미달되어 백색 구현이 어렵거나 원하는 점도를 얻지 못하게 된다. 광 흡수도가 적고 반사율이 좋은 백색의 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌) 등을 선택해서 반사층(34)을 만듬으로써 가시광선 영역에서의 광 흡수가 거의 없게 될 뿐만 아니라 다수의 발광소자 칩(36a, 36b, 36c)로부터의 광을 거의 모두 반사시키게 되어 광효율이 향상된다. 반사층(34)은 대략 10μm ~ 300μm 정도의 두께로 형성된다.In Table 1, TiO 2 , ZnO, lithopone, ZnS, BaSO 4 , PTFE (polytetrafluoroethylene) and the like were used to implement white color. Of course, in Table 1, TiO 2 , ZnO, lithopone, ZnS, BaSO 4 , PTFE (polytetrafluoroethylene), etc. were used to implement white color. Other materials may be used instead of ZnS, BaSO 4 , PTFE (polytetrafluoroethylene), for example. Silicone resins and epoxy resins were used for the viscosity and tack. In Table 1, TiO 2 , ZnO, lithopone, ZnS, BaSO 4 , SiO 2 , PTFE (polytetrafluoroethylene) and the like are the main materials for whitening, and silicone resins, epoxy resins, and the like are materials. . In Table 1, the use of TiO 2 , ZnO, lithopone, ZnS, BaSO 4 , SiO 2 , PTFE (polytetrafluoroethylene) at less than 5% by weight is difficult to achieve white. When TiO 2 , ZnO, Lithopone (Lithopone), ZnS, BaSO 4 , SiO 2 , and PTFE (polytetrafluoroethylene) are used in excess of 60% by weight, the amount of addition of silicone resin and epoxy resin is reduced and the desired viscosity and Hard to get adhesiveness If the silicone resin is used at less than 5% by weight, the viscosity becomes too low. When the silicone resin is used in excess of 30% by weight, the viscosity becomes too high. When the epoxy resin is used in less than 20% by weight, the adhesive strength is weakened. When the epoxy resin is used in excess of 65% by weight, the content of TiO 2 , ZnO, lithopone, ZnS, BaSO 4 , SiO 2 , PTFE (polytetrafluoroethylene) or silicone resin is insufficient, resulting in white color. This makes it difficult to achieve the desired viscosity.
이후, 반사층(34)과 기판(30) 및 전극(32a, 32b, 32c)이 잘 결합되도록 대략 170도의 온도에서 대략 2시간 정도 큐어링을 실시한다. 큐어링에 의해 반사층(34)과 기판(30) 및 전극(32a, 32b, 32c)은 단단히 결합된다.Thereafter, curing is performed for about 2 hours at a temperature of about 170 degrees so that the
그리고, 도 2의 (c)에 도시된 바와 같이 각각의 전극(32a, 32b, 32c)의 상면에 발광소자 칩(36a, 36b, 36c)을 탑재시킨다. 도 2에서는 와이어를 도시하지 않았지만, 발광소자 칩(36a, 36b, 36c)은 와이어 본딩 방식에 의해 결선될 수도 있고, 공융점 본딩(eutectic bonding) 방식 또는 플립 본딩(flip bonding) 방식에 의해 결선될 수도 있다. 플립 본딩 방식의 경우에는 와이어가 필요없게 된다. 도 2에서는 하나의 발광소자 칩에 하나의 전극이 대응되는 것으로 도시하였으나, 와이어 본딩 방식, 공융점 본딩 방식, 플립 본딩 방식에 따라 하나의 발광소자 칩에 대응되는 전극의 수는 결정된다. 발광소자 칩(36a, 36b, 36c)은 대략 200 ~ 900nm 파장대를 갖는다. 발광소자 칩(36a, 36b, 36c)은 상방향으로의 광방출을 행하는 칩 또는 상방향과 측방으로의 광방출을 행하는 칩을 사용할 수 있다. As shown in FIG. 2C, the light emitting
그리고, 도 2의 (d)에서와 같이 형광체(도시 생략)가 채워지는 캐비티를 갖춘 별도의 기판(38)을 만들어서 기판(30)의 상부에 부착시킨다. 편의상, 기판(30)을 하부 기판이라고 하여도 되고, 기판(38)을 상부 기판이라고 하여도 된다. 도 2의 (d)에서, 발광소자 칩(36a, 36b, 36c)에서 방출된 빛이 외부로 출력될 때 그 효율은 하부 기판(도 2에서 기판(30))에 형성된 반사층(34)에 의해서 달라지지만, 별도로 만들어진 캐비티를 갖춘 상부 기판(도 2에서, 기판(38))에 의해서도 달라진다. 기판(38)의 재질은 기판(30)의 재질처럼 플라스틱, 세라믹, 금속 등으로 매우 다양하다. 기판(38)의 재질로 사용되는 물질들은 가시광선에 대한 반사율이 서로 상이하다. 기판(38)의 반사율을 높이기 위해 Ag도금을 하는 방법이 있을 수 있다. 하지만, 이 방법은 기판(38)의 재료에 따라서 적용에 한계가 있다. 따라서, 앞서 설명한 반사층(34)의 물질을 기판(38)의 캐비티의 내측에 미리 코팅하고 경화하는 공정을 거친 후에 기판(38)과 하부의 기판(30)을 붙이면 된다. 반사층(34)은 백색의 실리콘 에폭시 수지로 만들어지므로 절연성을 갖는다. 만약, 기판(38)의 캐비티에 종래의 반사판을 형성시킨다고 하더라도 종래의 반사판의 하단을 기판(30)의 상면에 밀착시켜도 전극(32a, 32b, 32c)과는 쇼트될 염려가 없게 된다.As shown in FIG. 2 (d), a
이후, 반사층(34)과 기판(38)이 잘 결합되도록 대략 170도의 온도에서 대략 2시간 정도 큐어링을 실시한다. 큐어링에 의해 반사층(34)과 기판(38)은 단단히 결합된다.Thereafter, curing is performed for about 2 hours at a temperature of about 170 degrees so that the
도 3은 본 발명의 제 2실시예에 따른 멀티칩 패키지의 구성 및 제조공정을 설명하기 위한 도면이다. 도 3에서는 상술한 도 2에서의 구성요소와 동일한 구성요소에 대해서는 참조부호를 동일하게 부여하였다. 그리고, 도 3의 설명에서, 상술한 도 2에서의 설명을 근거로 생략가능한 부분에 대해서는 생략한다. 도 3과 도 2를 비교하여 보면 반사층의 형상이 차이난다. 물론, 기판(38)의 형상에서도 약간의 차이가 있다고 볼 수 있다. 3 is a view for explaining the configuration and manufacturing process of the multi-chip package according to a second embodiment of the present invention. In FIG. 3, the same reference numerals are given to the same components as those in FIG. In the description of FIG. 3, parts that can be omitted based on the above description in FIG. 2 are omitted. Comparing FIG. 3 with FIG. 2, the shape of the reflective layer is different. Of course, it can be seen that there is a slight difference in the shape of the
도 3의 (a)에 도시된 바와 같이, 기판(30)을 준비하고 준비된 기판(30)상에 다수의 전극(32; 32a, 32b, 32c)을 형성한 후에 캐비티가 형성된 기판(38)을 기판(30)상에 형성시킨다. As shown in FIG. 3A, after the
이어 열처리에 의해 기판(30)과 전극(32a, 32b, 32c) 및 기판(38)을 단단히 결합시킨다.Subsequently, the
그리고 나서, 도 3의 (b)에서와 같이 기판(38)의 캐비티의 내측벽 및 저면을 덮도록 캐비티에 반사층(40)의 재료를 충전(디스펜싱)시킨다. 이때, 다수의 발광소자 칩(36a, 36b, 36c)이 탑재되는 영역을 제외한 나머지 영역에 반사층(40)의 재료를 충전시킨다. 반사층(40)은 내향되게 라운드진 형태로 된다. 예를 들어, 90% 이상의 반사율을 갖는 백색의 실리콘 에폭시 수지(상기의 표 1참조)를 반사층(40)의 재료로 사용한다. 반사층(40)의 재료로 사용하는 백색의 실리콘 에폭시 수지는 열경화성의 특성을 지닌다. 반사층(40)의 재료 및 함량에 대해서는 앞서 제시한 표 1 및 그에 대한 설명으로 대체한다. 상술한 본 발명의 제 1실시예의 반사층(34)을 평탄하게 만들고 본 발명의 제 2실시예의 반사층(40)을 라운드지게 만들기 위해서는, 재료면에서는 동일하지만 서로간의 점도면에서 차이날 수 있다. 예를 들어, 본 발명의 제 2실시예의 반사층(40)을 형성하는데 필요한 점도를 본 발명의 제 1실시예의 반사층(34)을 형성하는데 필요한 점도에 비해 보다 높은 것으로 함이 바람직하다.Then, as shown in FIG. 3B, the material of the
도 3의 (b)에 도시된 반사층(40)의 형상을 형성하는 방법에 대해 개략적으로 설명하면 다음과 같다. 점도를 고려한 백색 수지 성분의 액상 물질(예컨대, 표 1의 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, PTFE(폴리테트라플루오르에틸렌) 등을 첨가한 백색의 에폭시 또는 실리콘 계열의 액상 물질)을 전극(32)의 주변에 디스펜싱한다. 그에 따라, 액상 물질은 서서히 옆으로 퍼지면서 전극(32)의 외측면과 캐비티의 내측벽에 연접된다. 그에 따라, 액상 물질은 내향되게 라운드진 형태로 되고, 어느 정도의 시간이 경과함에 따라 겔(gel)상태의 반사층(40)으로 된다. 이 경우, 반사층(40)은 캐비티의 바닥면을 완전히 덮게 된다. 반사층(40)의 점도와 투입량을 조절하면 표면 장력에 의해 자연스럽게 내향되게 라운드진 형태로 충분히 된다. 제품 사이즈에 따라 반사층(40)을 구성하는 재료의 점도 및 투입량 등은 변해야 된다. 도 3에서는 반사층(40)을 기판(38)의 캐비티의 내측벽 및 저면을 덮도록 캐비티에 충전시킴으로써 도 2에 비해 발광소자 칩(36a, 36b, 36c)에서 방사되는 광이 기판(30, 38)에 직접적으로 닿는 부분을 더욱 최소화시켰다. 그에 따라, 도 2에 비해 다수의 발광소자 칩(36a, 36b, 36c)의 광으로 인한 발열로 인해 발생되는 문제점을 더욱 확실하게 해소시키게 된다. 예를 들어, 도 3은 기판(30, 38)을 플라스틱으로 하더라도 장시간 사용에 따른 발열로 인한 효율 저하 등을 도 2에 비해 더욱 해소시키게 된다. 그리고, 도 2에서는 평탄한 반사층(34)과는 별개로 기판(38)의 캐비티에 반사판을 형성시켜야 되는 경우가 발생하겠지만, 도 3에서는 한 번의 공정으로 이를 해결해 버리므로 매우 간편한 제조공정이 되고 멀티칩 패키지의 전체 제조시간을 단축시키게 된다. 도 3의 (b)에서 디스펜싱되는 반사층(40)의 재료의 양은 기판(38)의 캐비티의 원주와 밀접한 관계가 있다.A method of forming the shape of the
이후, 반사층(40)과 전극(32a, 32b, 32c) 및 기판(30, 38)이 잘 결합되도록 대략 170도의 온도에서 대략 2시간 정도 큐어링을 실시한다. 큐어링에 의해 반사층(40)과 전극(32a, 32b, 32c) 및 기판(30, 38)은 단단히 결합된다. Thereafter, curing is performed for about 2 hours at a temperature of about 170 degrees so that the
마지막으로, 도 3의 (c)에서와 같이 각각의 전극(32a, 32b, 32c)의 상면에 발광소자 칩(36a, 36b, 36c)을 실장한 후에 와이어(도시 생략) 본딩을 실시한다. 도 3에서는 와이어를 도시하지 않았지만, 발광소자 칩(36a, 36b, 36c)은 와이어 본딩 방식에 의해 결선될 수도 있고, 공융점 본딩(eutectic bonding) 방식 또는 플립 본딩(flip bonding) 방식에 의해 결선될 수도 있다. 플립 본딩 방식에서는 와이어가 필요없게 된다.Finally, wire (not shown) bonding is performed after the light emitting
도 3의 경우는 반사층(40)의 라운드 곡률 조절이 얼마든지 가능하므로 원하는 지향각을 쉽게 얻을 수 있게 된다. 특히, 도 2에서는 원하는 지향각을 얻기 위해서는 기판(38; 상부 기판)의 캐비티의 경사면의 각을 조정해야 된다. 이를 위해서는 기판(38; 상부 기판)의 캐비티를 정밀하게 가공해야 되는 공정이 필요하다. 그러나, 도 3에서는 기판(38)에 수직으로 천공된 캐비티를 형성하고 반사층(40)의 라운드 곡률 조절만으로 원하는 지향각을 쉽게 얻을 수 있으므로, 도 2에 비해 매우 간편한 공정이 된다. In the case of FIG. 3, since the round curvature of the
그리고, 도 3에서는 라운드진 반사층(40)만 있으면 기판(38)의 캐비티에 종 래의 반사판을 형성시킬 필요조차도 없기 때문에 매우 효용가치가 높다.In addition, in FIG. 3, since only the rounded
한편, 도 3의 경우는 다수의 발광소자 칩(36a, 36b, 36c)의 실장을 반사층(40)의 충전 이후에 하므로, 발광소자 칩(36a, 36b, 36c)의 실장 전에 불량 검수(예컨대, 전극의 형성이 제대로 되었는지, 반사층(40)의 형성이 제대로 되었는지 등의 검수)를 할 수 있게 된다. 또한, 도 3의 멀티칩 패키지는 발광소자(36a, 36b, 36c)를 제외한 상태로도 판매가 충분히 가능하다는 효과가 있다.Meanwhile, in the case of FIG. 3, the mounting of the plurality of light emitting
도 4는 본 발명의 제 3실시예에 따른 멀티칩 패키지의 구성 및 제조공정을 설명하기 위한 도면이다. 도 4에서는 상술한 도 2 및 도 3에서의 구성요소와 동일한 구성요소에 대해서는 참조부호를 동일하게 부여하였다. 그리고, 도 4의 설명에서, 상술한 도 2 및 도 3에서의 설명을 근거로 생략가능한 부분에 대해서는 생략한다. 도 4는 도 3과 비교하였을 경우, 도 3에서는 다수의 발광소자 칩(36a, 36b, 36c)의 실장을 반사층(40)의 충전 이후로 하였으나, 도 4에서는 다수의 발광소자 칩(36a, 36b, 36c)을 전극(32a, 32b, 32c)의 상면에 실장한 이후에 반사층(40)을 충전시킨다는 점이 차이난다. 4 is a view for explaining the configuration and manufacturing process of the multi-chip package according to a third embodiment of the present invention. In FIG. 4, the same reference numerals are given to the same components as those in FIGS. 2 and 3. In the description of FIG. 4, parts that can be omitted based on the above description in FIGS. 2 and 3 will be omitted. In FIG. 4, the mounting of the plurality of light emitting
도 4에 제시된 멀티칩 패키지의 구성 및 제조공정은 상술한 도 2 및 도 3의 설명으로 쉽게 이해되므로, 개략적으로 간단하게 설명한다.The configuration and manufacturing process of the multichip package shown in FIG. 4 is easily understood by the description of FIGS. 2 and 3 described above, and thus will be briefly described.
도 4의 (a)에서와 같이, 기판(30)을 준비하고 준비된 기판(30)상에 다수의 전극(32; 32a, 32b, 32c)을 형성한다(도 2의 (a) 참조). As shown in FIG. 4A, a
그리고 나서, 도 4의 (b)에서와 같이 각각의 전극(32a, 32b, 32c)의 상면에 발광소자 칩(36a, 36b, 36c)을 실장한 후에 필요에 따라 와이어(도시 생략) 본딩을 실시한다. Then, as shown in FIG. 4B, the light emitting
마지막으로, 도 4의 (c)에서와 같이 캐비티가 형성된 기판(38)을 기판(30)의 상부에 얹힌 후에 기판(38)의 캐비티의 내측벽 및 저면을 덮도록 캐비티에 반사층(40)의 재료를 충전시킨다. 그에 따라, 앞서 설명한 바와 같이 반사층(40)은 내향되게 라운드진 형태로 된다. Finally, as shown in (c) of FIG. 4, the
도 4의 경우는 종래와 비교하여 도 3의 설명에서 기재한 효과를 모두 갖는다. 그리고, 도 4를 도 2와 비교해보더라도 앞서 설명한 도 3에 대한 설명에서의 효과를 그대로 갖는다. 4 has all the effects described in the description of FIG. 3 as compared with the prior art. And even if FIG. 4 is compared with FIG. 2, the effects of the description of FIG. 3 described above are retained.
다만, 도 4의 멀티칩 패키지는 발광소자 칩(36a, 36b, 36c)의 실장을 실시한 후에 반사층(40)의 충전이 이루어지는 공정에 의한 제품이므로, 도 4의 제조공정은 완제품을 생산하여 판매하는 경우에 채용가능하다. However, since the multichip package of FIG. 4 is a product of a process in which the
상술한 도 3 및 도 4에서는 반사층(40)을 디스펜싱 방식에 의해 형성하는 것으로 설명하는데, 예를 들어 인접한 발광소자 칩(36a, 36b, 36c) 사이에는 스퍼터 링 또는 스크린 인쇄 방식으로 평탄하게 반사층(40)을 형성하고 캐비티의 주변(즉, 발광소자 칩(36a, 36b, 36c)의 바깥쪽)에는 디스펜싱 방식으로 반사층(40)을 라운드지게 형성할 수도 있다.3 and 4, the
본 발명은 상술한 실시예들로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.The present invention is not limited only to the above-described embodiments, but may be modified and modified within the scope not departing from the gist of the present invention, and the technical spirit to which such modifications and variations are applied should also be regarded as belonging to the following claims. .
도 1은 종래의 반사판을 갖춘 엘이디 패키지의 단면도이다.1 is a cross-sectional view of an LED package with a conventional reflector.
도 2는 본 발명의 제 1실시예에 따른 멀티칩 패키지의 구성 및 제조공정을 설명하기 위한 도면이다.2 is a view for explaining the configuration and manufacturing process of the multi-chip package according to the first embodiment of the present invention.
도 3은 본 발명의 제 2실시예에 따른 멀티칩 패키지의 구성 및 제조공정을 설명하기 위한 도면이다.3 is a view for explaining the configuration and manufacturing process of the multi-chip package according to a second embodiment of the present invention.
도 4는 본 발명의 제 3실시예에 따른 멀티칩 패키지의 구성 및 제조공정을 설명하기 위한 도면이다.4 is a view for explaining the configuration and manufacturing process of the multi-chip package according to a third embodiment of the present invention.
< 도면의 주요부분에 대한 부호의 설명 >Description of the Related Art
30, 38 : 기판 32a, 32b, 32c : 전극30, 38:
34, 40 : 반사층 36a, 36b, 36c : 발광소자 칩34, 40:
Claims (24)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080053144A KR100979174B1 (en) | 2008-06-05 | 2008-06-05 | Multi-chip package and manufacturing method thereof |
PCT/KR2008/007332 WO2009075530A2 (en) | 2007-12-13 | 2008-12-11 | Semiconductor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080053144A KR100979174B1 (en) | 2008-06-05 | 2008-06-05 | Multi-chip package and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090126824A KR20090126824A (en) | 2009-12-09 |
KR100979174B1 true KR100979174B1 (en) | 2010-08-31 |
Family
ID=41687875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080053144A KR100979174B1 (en) | 2007-12-13 | 2008-06-05 | Multi-chip package and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100979174B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2500623A1 (en) | 2011-03-18 | 2012-09-19 | Koninklijke Philips Electronics N.V. | Method for providing a reflective coating to a substrate for a light-emitting device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004207621A (en) * | 2002-12-26 | 2004-07-22 | Kyocera Corp | Package for storing light emitting element and light emitting device |
US20050047110A1 (en) * | 2003-08-29 | 2005-03-03 | Yin-Chun Huang | Illumination module of light emitting elements |
KR20050022820A (en) * | 2003-08-30 | 2005-03-08 | (주)싸이버뱅크 | device for back light unit using LED chip |
US7312430B2 (en) | 2005-07-01 | 2007-12-25 | Avago Technologies Ecbuip Pte Ltd | System, display apparatus and method for providing controlled illumination using internal reflection |
-
2008
- 2008-06-05 KR KR1020080053144A patent/KR100979174B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004207621A (en) * | 2002-12-26 | 2004-07-22 | Kyocera Corp | Package for storing light emitting element and light emitting device |
US20050047110A1 (en) * | 2003-08-29 | 2005-03-03 | Yin-Chun Huang | Illumination module of light emitting elements |
KR20050022820A (en) * | 2003-08-30 | 2005-03-08 | (주)싸이버뱅크 | device for back light unit using LED chip |
US7312430B2 (en) | 2005-07-01 | 2007-12-25 | Avago Technologies Ecbuip Pte Ltd | System, display apparatus and method for providing controlled illumination using internal reflection |
Also Published As
Publication number | Publication date |
---|---|
KR20090126824A (en) | 2009-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2448028B1 (en) | Light emitting apparatus and production method thereof | |
US8878219B2 (en) | Flip-chip phosphor coating method and devices fabricated utilizing method | |
US10211380B2 (en) | Light emitting devices and components having improved chemical resistance and related methods | |
JP6524904B2 (en) | Light emitting device | |
US20140151734A1 (en) | Light-emitting device and method for manufacturing same | |
US20080023711A1 (en) | Light emitting diode package with optical element | |
US9391247B2 (en) | High power LEDs with non-polymer material lenses and methods of making the same | |
KR20120110050A (en) | Producing method of light emitting diode device and light emitting diode element | |
TW201312807A (en) | Light emitter device packages, components, and methods for improved chemical resistance and related methods | |
KR20120110006A (en) | Light emitting diode device and producing method thereof | |
KR100974604B1 (en) | Electron parts package and manufacturing method thereof | |
JPH1131845A (en) | Formation of light emitting diode | |
JP2002094128A (en) | Light emitting diode and its manufacturing method | |
US9385289B2 (en) | Light-emitting-device package and production method therefor | |
KR100954453B1 (en) | ??? package | |
KR100979174B1 (en) | Multi-chip package and manufacturing method thereof | |
KR101090991B1 (en) | LED package and method of manufacturing the LED package | |
JP5406691B2 (en) | Semiconductor light emitting device | |
KR102022463B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
TW201208132A (en) | Method for manufacturing LED | |
KR100996918B1 (en) | Electronic component package | |
KR101027130B1 (en) | ??? package | |
KR101068651B1 (en) | Method of manufacturing a LED package | |
JP6332503B2 (en) | Light emitting device and manufacturing method thereof | |
US11996502B2 (en) | Method of manufacturing light-emitting device including step of curing sealing member while applying centrifugal force |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150803 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160804 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170712 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190711 Year of fee payment: 10 |