KR100977982B1 - manufacture apparatus of array circuit for LCD and method thereof - Google Patents

manufacture apparatus of array circuit for LCD and method thereof Download PDF

Info

Publication number
KR100977982B1
KR100977982B1 KR1020030064449A KR20030064449A KR100977982B1 KR 100977982 B1 KR100977982 B1 KR 100977982B1 KR 1020030064449 A KR1020030064449 A KR 1020030064449A KR 20030064449 A KR20030064449 A KR 20030064449A KR 100977982 B1 KR100977982 B1 KR 100977982B1
Authority
KR
South Korea
Prior art keywords
array substrate
metal mask
predetermined
liquid crystal
mask
Prior art date
Application number
KR1020030064449A
Other languages
Korean (ko)
Other versions
KR20050028133A (en
Inventor
최낙봉
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030064449A priority Critical patent/KR100977982B1/en
Publication of KR20050028133A publication Critical patent/KR20050028133A/en
Application granted granted Critical
Publication of KR100977982B1 publication Critical patent/KR100977982B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 의한 액정표시장치용 어레이기판 제조방법은, 어레이기판이 소정 온도가 유지되는 챔버 내에 위치되는 단계와; 상기 어레이기판 상부에 소정 패턴의 금속 마스크가 위치되는 단계와; 상기 금속 마스크에 대응되는 상기 어레이기판의 하부 영역에 자석이 부착되어 상기 금속 마스크와 어레이기판이 흡착되는 단계와; 상기 금속 마스크 위로 소정의 금속 입자를 뿌려지는 단계와; 상기 금속 마스크에 형성된 소정 패턴을 통해 상기 소정의 금속 입자가 어레이기판 상에 증착되는 단계가 포함되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing an array substrate for a liquid crystal display device, the method comprising: placing an array substrate in a chamber in which a predetermined temperature is maintained; Positioning a metal mask having a predetermined pattern on the array substrate; Attaching a magnet to a lower region of the array substrate corresponding to the metal mask to adsorb the metal mask and the array substrate; Spraying predetermined metal particles onto the metal mask; And depositing the predetermined metal particles on the array substrate through the predetermined pattern formed on the metal mask.

이와 같은 본 발명에 의하면, 어레이 기판의 제조공정에 있어 그 소요 시간 및 제조 비용을 상당히 줄일 수 있으며, 금속 마스크를 사용하면서도 기판과의 합착력 문제, 마스크의 크리닝 문제 등을 극복함으로써 보다 정확하게 패턴을 형성할 수 있다는 장점이 있다.According to the present invention, it is possible to significantly reduce the time required and manufacturing cost in the manufacturing process of the array substrate, and to accurately pattern the pattern by overcoming the problem of adhesion with the substrate, cleaning problem of the mask while using a metal mask. There is an advantage that can be formed.

Description

액정표시장치용 어레이기판 제조장치 및 그 제조방법{manufacture apparatus of array circuit for LCD and method thereof}Manufacturing apparatus for array substrate for liquid crystal display device and method for manufacturing same

도 1은 종래 액정표시장치에 채용되는 액정 패널의 한 예를 나타낸 단면도.1 is a cross-sectional view showing an example of a liquid crystal panel employed in a conventional liquid crystal display device.

도 2는 종래 액정표시장치 하부기판 제조방법의 한 예를 나타낸 공정 순서도.2 is a process flowchart showing an example of a method of manufacturing a lower substrate of a conventional liquid crystal display device.

도 3은 본 발명에 의한 액정표시장치용 어레이기판 제조장치를 개략적으로 나타내는 도면.Figure 3 is a schematic view showing an array substrate manufacturing apparatus for a liquid crystal display device according to the present invention.

도 4는 본 발명에 의한 액정표시장치용 어레이기판 제조방법을 설명하는 순서도.4 is a flowchart illustrating a method for manufacturing an array substrate for a liquid crystal display device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

300 : 챔버 310 : 어레이기판300: chamber 310: array substrate

320 : 금속 마스크 330 : 자석320: metal mask 330: magnet

340 : 금속 입자 350 : 타겟340 metal particles 350 target

본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치용 어레이기판의 제조 공정을 단순화시킨 액정표시장치용 어레이기판 제조장치 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to an array substrate manufacturing apparatus for a liquid crystal display device and a method of manufacturing the same, which simplify the manufacturing process of the array substrate for a liquid crystal display device.

일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

이에 따라, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다. 이러한 상기 액정은 전기적인 특성 분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.Accordingly, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light polarized by optical anisotropy may be arbitrarily modulated to express image information. The liquid crystal may be classified into a positive liquid crystal having a positive dielectric anisotropy and a negative liquid crystal having a negative dielectric anisotropy according to an electrical property classification. The long axes are arranged in parallel, and the liquid crystal molecules having negative dielectric anisotropy are arranged in the direction in which the electric field is applied and the long axes of the liquid crystal molecules are perpendicular to each other.

현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 액티브 매트릭스형 액정표시장치(Active Matrix LCD)가 해상도 및 동영상 구현능력이 우수하여 일반적으로 사용되고 있다.Currently, an active matrix LCD in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner is generally used because of its excellent resolution and video performance.

이러한 액정표시장치를 구성하는 액정 패널의 구조를 살펴보면 다음과 같다.Looking at the structure of the liquid crystal panel constituting such a liquid crystal display device as follows.

도 1은 종래 액정표시장치에 채용되는 액정 패널의 한 예를 나타낸 단면도이다. 1 is a cross-sectional view showing an example of a liquid crystal panel employed in a conventional liquid crystal display device.

도 1에 나타낸 바와 같이, 액정 패널(100)에는 컬러필터 기판인 상부 기판(112)과 박막트랜지스터 기판인 하부 기판(114)이 일정 간격 이격되어 대향하 고 있으며, 상기 상부 기판(112) 및 하부 기판(114) 사이에는 액정(116)이 충진되어 있다.As shown in FIG. 1, the upper substrate 112, which is a color filter substrate, and the lower substrate 114, which is a thin film transistor substrate, face each other at a predetermined interval in the liquid crystal panel 100. The liquid crystal 116 is filled between the substrates 114.

여기서, 상기 하부 기판(114)을 구성하는 투명기판(102) 상에는 게이트 전극(118)이 형성되어 있고, 이 게이트 전극(118) 상에는 기판 전면에 걸쳐 게이트 절연막(120)이 형성되어 있다. 또한, 이 게이트 절연막(120) 상에는 액티브층(122a), 오믹 콘택층(122b)으로 이루어진 반도체층(122)이 형성되어 있다. 그리고, 이 반도체층(122) 상에는 소스 전극(124) 및 드레인 전극(126)이 형성되어 있으며, 이 소스 전극(124) 및 드레인 전극(126) 상에는 콘택홀(130)을 포함하는 보호층(128)이 형성되어 있다. 또한, 이 콘택홀(130)을 통해 상기 드레인 전극(126)과 접촉되어 상기 액정(116)에 전압을 인가하는 한쪽 전극 역할을 하는 화소 전극(132)이 형성되어 있다.이때, 상기 게이트 전극(118)과 반도체층(122) 그리고, 소스 전극(124) 및 드레인 전극(126)를 포함하여 박막 트랜지스터(T)라 부른다.Here, a gate electrode 118 is formed on the transparent substrate 102 constituting the lower substrate 114, and a gate insulating film 120 is formed over the entire surface of the gate electrode 118. In addition, the semiconductor layer 122 including the active layer 122a and the ohmic contact layer 122b is formed on the gate insulating film 120. A source electrode 124 and a drain electrode 126 are formed on the semiconductor layer 122, and a protective layer 128 including a contact hole 130 on the source electrode 124 and the drain electrode 126. ) Is formed. In addition, a pixel electrode 132 is formed through the contact hole 130 to be in contact with the drain electrode 126 and serve as one electrode for applying a voltage to the liquid crystal 116. 118, semiconductor layer 122, and source electrode 124 and drain electrode 126 are referred to as a thin film transistor (T).

한편, 상기 상부 기판(112)을 구성하는 투명기판(101) 하부에는 상기 박막 트랜지스터(T)와 대응하는 위치에 블랙 매트릭스(134)가 형성되어 있고, 상기 화소 전극(132)과 대응하는 위치에는 R, G, B 컬러 필터(136)가 형성되어 있다. 그리고, 이 블랙 매트릭스(134) 및 R, G, B 컬러필터(136) 하부에는 평탄화층(138)이 형성되어 있고, 이 평탄화층(138) 하부에는 액정(116)에 전기장을 인가할 수 있도록 또 다른 전극역할을 하는 공통 전극(140)이 형성되어 있다.Meanwhile, a black matrix 134 is formed at a position corresponding to the thin film transistor T under the transparent substrate 101 constituting the upper substrate 112, and at a position corresponding to the pixel electrode 132. R, G, and B color filters 136 are formed. A planarization layer 138 is formed under the black matrix 134 and the R, G, and B color filters 136, and an electric field is applied to the liquid crystal 116 under the planarization layer 138. The common electrode 140 serving as another electrode is formed.

그리고, 상기 공통 전극(140)과 화소 전극(132) 사이 내부면에는 상기 상부 기판(112)과 하부 기판(114) 사이의 간격을 일정하게 유지시키는 스페이서(142)가 위치하고 있다.In addition, a spacer 142 is disposed on an inner surface between the common electrode 140 and the pixel electrode 132 to maintain a constant gap between the upper substrate 112 and the lower substrate 114.

또한, 상기 액정 패널(100)의 외곽부에는 상기 스페이서(142)와 같이 셀 갭을 일정하게 유지시킴과 동시에 상기 상부 기판(112)과 하부 기판(114)을 합착시키는 씰 패턴(144)이 형성되어 있다. In addition, a seal pattern 144 is formed on the outer portion of the liquid crystal panel 100 to maintain a constant cell gap like the spacer 142 and to bond the upper substrate 112 and the lower substrate 114 together. It is.

도 2는 종래 액정표시장치 하부기판 제조방법의 한 예를 나타낸 공정 순서도이다.2 is a process flowchart showing an example of a conventional method of manufacturing a lower substrate of a liquid crystal display device.

도 1 및 도 2를 참조하면, 먼저 투명 기판(102) 상에 소정의 금속 물질을 증착하고 제 1 마스크를 이용하여 패터닝함으로써, 게이트 배선과 게이트 전극(118)을 형성한다(단계 201).여기서, 상기 마스크를 이용하여 게이트 배선 등을 형성하는 데는 증착 공정, 포토리소그래피(photolithography : 이하 포토 ) 공정 등이 요구되며, 상기 포토 공정은 포토레지스트(photo resist : 이하 PR )가 빛을 받으면 화학반응을 일으켜서 성질이 변화하는 원리를 이용하여, 얻고자 하는 패턴(pattern)의 마스크(mask)를 사용하여 빛을 선택적으로 PR에 조사함으로써 마스크의 패턴과 동일한 패턴을 형성시키는 공정을 말하고, 이러한 포토 공정은 일반 사진의 필름(film)에 해당하는 포토레지스트를 도포하는 PR 도포 공정, 마스크를 이용하여 선택적으로 빛을 조사하는 노광 공정, 다음에 현상액을 이용하여 빛을 받은 부분의 PR을 제거하여 패턴을 형성시키는 현상 공정으로 구성된다.1 and 2, first, a predetermined metal material is deposited on the transparent substrate 102 and patterned using a first mask to form a gate wiring and a gate electrode 118 (step 201). In order to form a gate wiring using the mask, a deposition process, a photolithography process, and the like are required, and the photo process is a chemical reaction when a photoresist (PR) receives light. By using the principle that the property changes to cause the process of forming the same pattern as the pattern of the mask by selectively irradiating light to PR using a mask of the pattern to be obtained. PR coating process for applying photoresist corresponding to film of general picture, exposure process for selectively irradiating light with mask, then present By removing the PR portion of the received light by the liquid it consists of a developing process to form a pattern.

다음으로, 게이트 절연막(120), 비정질 실리콘(amorphous silicon), 불순물이 함유된 비정질 실리콘을 순차적으로 증착한 후, 제 2 마스크를 이용한 포토 공 정으로 액티브층(122a)과 불순물 반도체층(122)을 형성한다(단계 202).이어서, 소정의 금속층을 증착하고 제 3 마스크를 이용하여 패터닝함으로써, 데이터 배선과 소스 전극(124), 드레인 전극(126)을 형성하고, 소스 전극(124)과 드레인 전극(126) 사이에 드러난 불순물 반도체층을 식각하여 오믹 콘택층(122b)을 완성한다(단계 203).Next, the gate insulating layer 120, amorphous silicon, and amorphous silicon containing impurities are sequentially deposited, and then the active layer 122a and the impurity semiconductor layer 122 are subjected to a photo process using a second mask. (Step 202). Then, a predetermined metal layer is deposited and patterned using a third mask, thereby forming the data wiring, the source electrode 124, and the drain electrode 126, and forming the source electrode 124 and the drain. The impurity semiconductor layer exposed between the electrodes 126 is etched to complete the ohmic contact layer 122b (step 203).

다음으로, 보호층(128)을 증착하고 제 4 마스크를 이용하여 패터닝함으로써, 드레인 전극(126)의 소정 영역을 드러내는 콘택홀(130)을 형성한다(단계 204).Next, the protective layer 128 is deposited and patterned using a fourth mask to form a contact hole 130 exposing a predetermined region of the drain electrode 126 (step 204).

상기 보호층(128)은 액정표시장치의 액정 셀 공정에서의 러빙(rubbing) 공정이나, 공정 상에서의 스크래치와 수분의 침투로 생기는 박막 트랜지스터의 손상이나 퇴화를 막기 위해 형성하는 것으로, 실리콘 질화막(SiNx)이나 유기절연막인 BCB(BenzoCycloButene) 등으로 이루어진다.The protective layer 128 is formed to prevent damage or deterioration of a thin film transistor caused by a rubbing process in a liquid crystal cell process of a liquid crystal display device or a scratch and a penetration of moisture in the process, and a silicon nitride film (SiNx ) And BCB (BenzoCycloButene), which is an organic insulating film.

마지막으로, 투명 도전 물질을 증착하고 제 5 마스크를 이용하여 패터닝함으로써, 상기 콘택홀(130)을 통해 드레인 전극(126)과 전기적으로 연결되는 투명도전성 물질로 이루어진 화소 전극(132)을 형성한다(단계 205).Finally, the transparent conductive material is deposited and patterned using a fifth mask to form a pixel electrode 132 made of a transparent conductive material electrically connected to the drain electrode 126 through the contact hole 130 ( Step 205).

이상과 같은 종래의 제조공정에 의하면 5번의 마스크 공정이 필요하게 되며, 그 각각의 마스크 공정마다 증착 및 포토 공정을 거쳐야 하므로 어레이 기판 제조에 따른 시간 및 제조 비용이 상당히 소요된다는 단점이 있다.According to the conventional manufacturing process as described above, five mask processes are required, and each mask process has to undergo a deposition and photo process, and thus, there is a disadvantage in that the manufacturing time and manufacturing cost of the array substrate are significantly increased.

이를 극복하기 위해 최근 상기 5번의 마스크 공정 수를 4번 이하로 줄이려는 연구가 활발히 진행되고 있으나, 이 경우에도 각각의 마스크 공정마다 증착 및 포토 공정을 거쳐야 하므로 제조 비용의 소요를 줄이는 데는 그 한계가 있다.In order to overcome this problem, researches to reduce the number of the five mask processes to four or less have been actively conducted. However, even in this case, since each mask process requires the deposition and photo process, the limitation of reducing the manufacturing cost is limited. have.

본 발명은 기판 상의 각 레이어에 대한 패턴 형성시 소정 패턴이 형성된 금속 마스크와 상기 금속 마스크에 대응되는 기판의 하부면에 자석을 구비하여 상기 금속 마스크를 통해 소정의 패턴을 한번에 형성하도록 함으로써, 증착 및 포토 공정을 최소로 줄여 어레이 기판 제조에 따른 시간 및 제조 비용을 최소화하는 액정표시장치용 어레이기판 제조장치 및 그 제조방법에 관한 것이다. The present invention provides a metal mask having a predetermined pattern and a magnet on a lower surface of the substrate corresponding to the metal mask when forming a pattern for each layer on a substrate, thereby forming a predetermined pattern at a time through the metal mask. The present invention relates to an array substrate manufacturing apparatus for a liquid crystal display device and a method of manufacturing the same, which minimizes the time and manufacturing cost of the array substrate by minimizing a photo process.

상기 목적을 달성하기 위하여 본 발명에 의한 액정표시장치용 어레이기판 제조장치는, 어레이기판의 상부에 위치한 소정 패턴의 금속 마스크와; 상기 금속 마스크 위치에 대응되는 상기 어레이기판의 하부 영역에 부착된 자석과; 상기 금속 마스크에 형성된 소정 패턴을 통해 소정의 금속 입자가 어레이기판 상에 증착되도록 일정한 온도를 유지하는 챔버가 포함되어 구성됨을 특징으로 한다.In order to achieve the above object, an array substrate manufacturing apparatus for a liquid crystal display device according to the present invention comprises: a metal mask having a predetermined pattern located on an array substrate; A magnet attached to a lower region of the array substrate corresponding to the metal mask position; And a chamber for maintaining a predetermined temperature so that predetermined metal particles are deposited on the array substrate through a predetermined pattern formed on the metal mask.

여기서, 상기 금속 마스크에 형성된 소정의 패턴은 상기 어레이기판 상에 게이트 전극, 게이트 라인, 게이트 하부 패드를 형성하기 위한 형태로 이루어지거나, 소스/드레인 전극, 데이터 라인, 데이터 하부 패드를 형성하기 위한 형태로 이루어지거나, 또는 화소 전극, 게이트/ 데이터 상부 패드를 형성하기 위한 형태로 이루어짐을 특징으로 한다.The predetermined pattern formed on the metal mask may be formed to form a gate electrode, a gate line, and a gate lower pad on the array substrate, or may be formed to form a source / drain electrode, a data line, and a data lower pad. Or a shape for forming the pixel electrode and the gate / data upper pad.

또한, 상기 소정의 금속 입자는 알루미늄(Al), 구리(Cu), 크롬(Cr), 몰리브덴(Mo) 등의 입자가 될 수 있음을 특징으로 한다.In addition, the predetermined metal particles may be particles of aluminum (Al), copper (Cu), chromium (Cr), molybdenum (Mo) and the like.

또한, 상기 목적을 달성하기 위하여 본 발명에 의한 액정표시장치용 어레이 기판 제조방법은, 어레이기판이 소정 온도가 유지되는 챔버 내에 위치되는 단계와; 상기 어레이기판 상부에 소정 패턴의 금속 마스크가 위치되는 단계와; 상기 금속 마스크에 대응되는 상기 어레이기판의 하부 영역에 자석이 부착되어 상기 금속 마스크와 어레이기판이 흡착되는 단계와; 상기 금속 마스크 위로 소정의 금속 입자를 뿌려지는 단계와; 상기 금속 마스크에 형성된 소정 패턴을 통해 상기 소정의 금속 입자가 어레이기판 상에 증착되는 단계가 포함되는 것을 특징으로 한다.In addition, to achieve the above object, a method for manufacturing an array substrate for a liquid crystal display device according to the present invention includes the steps of: positioning the array substrate in a chamber in which a predetermined temperature is maintained; Positioning a metal mask having a predetermined pattern on the array substrate; Attaching a magnet to a lower region of the array substrate corresponding to the metal mask to adsorb the metal mask and the array substrate; Spraying predetermined metal particles onto the metal mask; And depositing the predetermined metal particles on the array substrate through the predetermined pattern formed on the metal mask.

여기서, 상기 소정의 온도는 100℃ 이하를 유지하도록 하며, 또한, 상기 금속 마스크에 대해 정기적으로 리액티브 이온 에칭(Reactive Ion Etching : RIE) 방식의 건식 식각을 상기 챔버 내에서 실시하는 단계가 더 추가됨을 특징으로 한다. Herein, the predetermined temperature is maintained at 100 ° C. or less, and further, a method of periodically performing dry etching in the chamber with reactive ion etching (RIE) for the metal mask is further added. It is characterized by.

또한, 상기 소정의 금속 입자가 알루미늄(Al)인 경우 상기 건식 식각에 사용되는 가스는 염화붕소(BCl3)+염소(Cl2) 가스이며, 구리(Cu)인 경우는 염소(Cl2 ) 또는 사염화탄소(CCl4) 가스이며, 크롬(Cr)인 경우는 클로린(Chlorine)+산소 가스이고, 몰리브덴(Mo)인 경우는 클로린(Chlorine)+산소 가스임을 특징으로 한다. In addition, when the predetermined metal particles are aluminum (Al), the gas used for the dry etching is boron chloride (BCl 3 ) + chlorine (Cl 2 ) gas, and in the case of copper (Cu), chlorine (Cl 2 ) or Carbon tetrachloride (CCl 4 ) gas, chromium (Cr) is characterized in that chlorine (Chlorine) + oxygen gas, molybdenum (Mo) is characterized in that chlorine (oxygen) + oxygen gas.

이와 같은 본 발명에 의하면, 어레이 기판의 제조공정에 있어 그 소요 시간 및 제조 비용을 상당히 줄일 수 있으며, 금속 마스크를 사용하면서도 기판과의 합착력 문제, 마스크의 크리닝 문제 등을 극복함으로써 보다 정확하게 패턴을 형성할 수 있다는 장점이 있다.According to the present invention, it is possible to significantly reduce the time required and manufacturing cost in the manufacturing process of the array substrate, and to accurately pattern the pattern by overcoming the problem of adhesion with the substrate, cleaning problem of the mask while using a metal mask. There is an advantage that can be formed.

즉, 본 발명의 경우 어레이 기판 상에 게이트 라인, 데이터 라인, 화소 전극 등을 형성함에 있어 증착 및 포토 공정 등을 거쳐야 하는 번거러움을 극복하고자 소정의 패턴이 형성된 금속 마스크를 어레이 기판 상에 위치시키고, 상기 금속 마스크 상에 직접 스퍼터링 방식 등을 이용하여 소정 금속 입자를 뿌려 원하는 패턴의 금속 라인 등을 형성하며, 또한 이를 보다 정확히 하기 위해 상기 금속 마스크에 대응되는 상기 어레이기판의 하부 영역에 자석을 부착하여 상기 금속 마스크와 어레이기판이 흡착됨으로써 공정 진행 중에 패턴이 변경되는 것을 방지하는 것이 본 발명의 핵심 내용이다.That is, in the case of the present invention, in forming a gate line, a data line, a pixel electrode, etc. on the array substrate, a metal mask having a predetermined pattern is positioned on the array substrate to overcome the inconvenience of having to undergo a deposition and photo process. By sputtering a predetermined metal particle on the metal mask by using a sputtering method or the like to form a metal line having a desired pattern, and more precisely, by attaching a magnet to a lower region of the array substrate corresponding to the metal mask. The key contents of the present invention are to prevent the pattern from being changed during the process by adsorbing the metal mask and the array substrate.

이하 첨부된 도면을 참조하여 본 발명에 의한 실시예를 상세히 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의한 액정표시장치용 어레이기판 제조장치를 개략적으로 나타내는 도면이다.3 is a view schematically showing an array substrate manufacturing apparatus for a liquid crystal display according to the present invention.

도 3을 참조하면, 이는 어레이기판 상에 다양한 패턴이 형성됨에 있어 일정한 온도를 유지토록 하는 챔버(300)와, 상기 챔버(300) 내에 구비된 것으로 어레이기판(310)의 상부에 위치하는 소정 패턴의 금속 마스크(320)와, 상기 금속 마스크(320)에 대응되는 상기 어레이기판(310)의 하부 영역에 부착된 자석(330)이 포함되며, 소정의 금속 입자(340)가 상기 금속 마스크(320)에 형성된 소정 패턴을 통해 상기 어레이기판(310) 상에 증착됨으로써 어레이 기판(310) 상의 각 레이어에 구비되어야 하는 게이트 라인, 데이터 라인, 화소 전극 등이 형성되는 것이다. Referring to FIG. 3, the chamber 300 maintains a constant temperature when various patterns are formed on the array substrate, and the predetermined pattern disposed on the array substrate 310 as provided in the chamber 300. A metal mask 320 and a magnet 330 attached to a lower region of the array substrate 310 corresponding to the metal mask 320, and a predetermined metal particle 340 is formed on the metal mask 320. The gate line, the data line, the pixel electrode, etc. to be provided in each layer on the array substrate 310 are formed by being deposited on the array substrate 310 through a predetermined pattern formed on the array substrate 310.

여기서, 상기 소정의 금속 입자(340)를 뿌려주어 게이트 라인 등을 형성하는 방법의 일 실시예로서 스퍼터링 방식을 통해 설명하도록 한다.Here, as an embodiment of the method for forming the gate line by spraying the predetermined metal particles 340 will be described through a sputtering method.

상기 스퍼터링 방식이란, 진공 챔버(300) 내에 아르곤 등의 불활성가스를 도 입한 상태로 상기 게이트 라인, 데이터 라인, 화소전극 등이 패턴된 각각의 레이어를 형성하는 금속층의 재료가 되는 타겟(350)을 포함한 전극부에, 전원으로부터 전력을 인가함으로써, 상기 도입가스를 플라즈마화 시켜서, 상기 타겟(350)의 타겟 재료 즉, 소정의 금속 입자(340)를 가스이온에 의해 튀어나오게 하여 결과적으로 상기 금속 마스크(320)에 형성된 소정 패턴을 통해 상기 어레이기판(310) 위에 증착시키는 방법이다.The sputtering method refers to a target 350 that is a material of a metal layer forming respective layers in which the gate line, the data line, the pixel electrode, and the like are patterned with an inert gas such as argon introduced into the vacuum chamber 300. By applying electric power from a power source to the electrode portion included, the introduced gas is converted into plasma to cause the target material of the target 350, that is, the predetermined metal particles 340 to be protruded by gas ions, and consequently the metal mask. The deposition method is performed on the array substrate 310 through a predetermined pattern formed at 320.

여기서, 상기 타겟(350)의 재료로 사용되는 금속으로는 알루미늄(Al), 구리(Cu), 크롬(Cr), 몰리브덴(Mo) 등을 사용할 수 있다. Here, aluminum (Al), copper (Cu), chromium (Cr), molybdenum (Mo), or the like may be used as the metal used as the material of the target 350.

상기 챔버(300) 내부에 형성된 플라즈마 내에서 처리가스의 양의 이온, 통상적으로는 아르곤 이온을 음극의 타겟 표면에 충돌시켜 그 곳에서 스퍼터되는 타겟 원자 즉, 금속 입자(340)를 양극측의 기판, 즉 어레이기판(310) 위에 패턴을 형성하는 것이며, 상기 타겟(350)의 표면 근방의 플라즈마 밀도를 높여 스퍼터 효율을 높이기 위하여 마그네트론 방식을 널리 채용하고 있다.In the plasma formed inside the chamber 300, positive ions of the processing gas, typically argon ions, collide with the target surface of the cathode to sputter the target atoms, that is, the metal particles 340, on the anode side of the substrate. That is, to form a pattern on the array substrate 310, the magnetron method is widely used to increase the sputter efficiency by increasing the plasma density near the surface of the target 350.

상기 마그네트론 방식에서는 일반적으로 마그네트론 장치라 불리우는 마그넷 장치가 이용되며, 상기 타겟(350) 표면에 평행한 자기장을 발생시키도록 되어 있다. 상기 자계는 상기 타겟(350)과 어레이 기판(310)간의 전계와 교차하기 때문에, 상기 타겟(350)으로부터 나온 전자는 타겟 표면의 근방영역에서 포획되어 그 영역의 플라즈마 밀도가 높아지는 것이다.In the magnetron method, a magnet device, generally called a magnetron device, is used to generate a magnetic field parallel to the surface of the target 350. Since the magnetic field intersects with the electric field between the target 350 and the array substrate 310, electrons emitted from the target 350 are trapped in the vicinity of the target surface, thereby increasing the plasma density of the region.

본 발명의 경우 상기 타겟을 통해 스퍼터되는 소정의 금속 입자(340)들이 소정의 패턴이 형성된 금속 마스크(320)를 투과하여 상기 어레이기판(310) 상에 상기 패턴에 맞게 증착됨으로 기존의 증착 및 포토 공정을 거치지 않고 한번에 어레이기판(310)의 각 레이어에 구비되어야 하는 게이트 라인, 데이터 라인, 화소 전극 등이 형성되는 것이다.In the present invention, the predetermined metal particles 340 sputtered through the target are transmitted through the metal mask 320 having a predetermined pattern and are deposited on the array substrate 310 so as to conform to the pattern. A gate line, a data line, a pixel electrode, etc., which should be provided in each layer of the array substrate 310 at one time without going through a process, are formed.

이를 위해 상기 금속 마스크(320)에 형성된 소정의 패턴은 상기 어레이기판 (310)상에 게이트 전극, 게이트 라인, 게이트 하부 패드를 형성하기 위한 형태로 이루어지거나, 소스/드레인 전극, 데이터 라인, 데이터 하부 패드를 형성하기 위한 형태로 이루어지거나, 또는 화소 전극, 게이트/ 데이터 상부 패드를 형성하기 위한 형태로 이루어짐을 특징으로 한다.To this end, a predetermined pattern formed on the metal mask 320 is formed to form a gate electrode, a gate line, and a gate lower pad on the array substrate 310, or a source / drain electrode, data line, and data lower portion. It is formed in the form for forming the pad, or in the form for forming the pixel electrode, the gate / data upper pad.

또한, 상기 금속 마스크(320)에 대응되는 상기 어레이기판(310)의 하부 영역에는 자석(330)이 부착되어 있어 상기 자석(330)에 의해 상기 금속 마스크(320)와 어레이기판(310)이 흡착됨으로써 공정 진행 중에 패턴이 변경되는 것이 방지된다. In addition, a magnet 330 is attached to a lower region of the array substrate 310 corresponding to the metal mask 320 so that the metal mask 320 and the array substrate 310 are attracted by the magnet 330. This prevents the pattern from being changed during the process.

도 4는 본 발명에 의한 액정표시장치용 어레이기판 제조방법을 설명하는 순서도이다.4 is a flowchart illustrating a method of manufacturing an array substrate for a liquid crystal display device according to the present invention.

도 3 및 도 4를 통해 본 발명에 의한 액정표시장치용 어레이기판 제조방법을 설명하면 다음과 같다.3 and 4, the method for manufacturing an array substrate for a liquid crystal display device according to the present invention will be described.

먼저 어레이기판(310)을 소정 온도가 유지되는 챔버(300) 내에 위치시킨다.(단계 401)First, the array substrate 310 is positioned in the chamber 300 where a predetermined temperature is maintained. (Step 401).

단, 앞서 설명한 바와 같이 스퍼터링 방식을 이용할 경우에 상기 챔버(300)는 진공 챔버가 되며, 상기 소정의 온도는 100℃ 이하를 유지하도록 한다. 이는 이후 사용될 금속 마스크(320)가 100℃ 이상이 경우에는 열팽창되어 금속 마스크에 패턴된 형태가 변형될 수 있기 때문이다.However, when the sputtering method is used as described above, the chamber 300 becomes a vacuum chamber, and the predetermined temperature is maintained at 100 ° C. or less. This is because when the metal mask 320 to be used later is 100 ° C. or more, the shape may be deformed by thermal expansion and patterning the metal mask.

다음으로 상기 어레이기판(310) 상부에 소정 패턴의 금속 마스크(320)가 위치한다.(단계 402)Next, a metal mask 320 having a predetermined pattern is positioned on the array substrate 310 (step 402).

앞서 설명한 바와 같이 상기 금속 마스크(320)에 형성된 소정의 패턴은 상기 어레이기판(310) 상에 게이트 전극, 게이트 라인, 게이트 하부 패드를 형성하기 위한 형태로 이루어지거나, 소스/드레인 전극, 데이터 라인, 데이터 하부 패드를 형성하기 위한 형태로 이루어지거나, 또는 화소 전극, 게이트/ 데이터 상부 패드를 형성하기 위한 형태로 이루어질 수 있다. 즉, 어레이기판(310)의 각 레이어에 따라 상기 금속 마스크(320)의 패턴이 바뀌게 된다.As described above, the predetermined pattern formed on the metal mask 320 is formed to form a gate electrode, a gate line, and a gate lower pad on the array substrate 310, or a source / drain electrode, a data line, It may be formed in the form for forming the data lower pad, or may be in the form for forming the pixel electrode, the gate / data upper pad. That is, the pattern of the metal mask 320 is changed according to each layer of the array substrate 310.

다음으로는 상기 금속 마스크(320)에 대응되는 상기 어레이기판(310)의 하부 영역에 자석이 부착되어 상기 금속 마스크(320)와 어레이기판(310)이 흡착된다.(단계 403)Next, a magnet is attached to a lower region of the array substrate 310 corresponding to the metal mask 320 to adsorb the metal mask 320 and the array substrate 310 (step 403).

이는 공정 진행 중에 상기 금속 마스크(320)와 어레이기판(310)의 위치가 변경되어 어레이기판(310) 상에 형성되어야 할 패턴이 변경되는 것이 방지하기 위함이다. This is to prevent the pattern to be formed on the array substrate 310 by changing the position of the metal mask 320 and the array substrate 310 during the process.

다음으로는 상기 금속 마스크(320) 위로 소정의 금속 입자(340)를 뿌려지게 되고, 이를 통해 상기 금속 마스크(320)에 형성된 소정 패턴을 통해 상기 소정의 금속 입자(340)가 어레이기판(310) 상에 증착된다. (단계 404, 405)Next, predetermined metal particles 340 are sprayed onto the metal mask 320, and the predetermined metal particles 340 are arrayed through the predetermined pattern formed on the metal mask 320. Is deposited on. (Steps 404, 405)

상기 금속 입자(340)가 뿌려지고, 어레이기판(310)의 특정영역에 증착되는 것은 미리 설명하였으므로 그 설명은 생략하도록 한다. Since the metal particles 340 are sprayed and deposited on a specific region of the array substrate 310, the description thereof will be omitted.                     

이와 같은 단계를 통해 게이트 라인 등을 간단히 상기 어레이기판 상에 형성할 수 있게 되며, 이를 통해 제조공정의 소요 시간 및 제조 비용을 상당히 줄일 수 있는 것이다. Through such a step, a gate line or the like can be simply formed on the array substrate, thereby significantly reducing the time required and manufacturing cost of the manufacturing process.

단, 상기 진공 챔버 내에서 상기 금속 마스크에 대해 정기적으로 리액티브 이온 에칭(Reactive Ion Etching : RIE) 방식의 건식 식각을 상기 챔버 내에서 실시하는 단계가 더 추가되어야 하는데, 이는 상기 금속 입자가 증착됨에 의해 상기 금속 마스크가 오염되는 것을 최소하기 위함이다. However, a step of periodically performing dry etching in the chamber with reactive ion etching (RIE) for the metal mask in the vacuum chamber should be further added, since the metal particles are deposited. This is to minimize the contamination of the metal mask by the.

여기서, 상기 소정의 금속 즉, 타겟의 재료가 알루미늄(Al)인 경우 상기 건식 식각에 사용되는 가스는 염화붕소(BCl3)+염소(Cl2) 가스이며, 구리(Cu)인 경우는 염소(Cl2) 또는 사염화탄소(CCl4) 가스이며, 크롬(Cr)인 경우는 클로린(Chlorine)+산소 가스이고, 몰리브덴(Mo)인 경우는 클로린(Chlorine)+산소 가스임을 특징으로 한다. Here, when the predetermined metal, that is, the target material is aluminum (Al), the gas used for the dry etching is boron chloride (BCl 3 ) + chlorine (Cl 2 ) gas, and in the case of copper (Cu), chlorine ( Cl 2 ) or carbon tetrachloride (CCl 4 ) gas, and chromium (Cr) is chlorine (oxygen) + oxygen gas, molybdenum (Mo) is characterized in that chlorine (oxygen) + oxygen gas.

이상의 설명에서와 같은 본 발명에 의한 액정표시장치용 어레이기판 제조장치 및 그 제조방법에 의하면, 어레이 기판의 제조공정에 있어 그 소요 시간 및 제조 비용을 상당히 줄일 수 있다는 장점이 있다. According to the array substrate manufacturing apparatus and the manufacturing method of the liquid crystal display device according to the present invention as described above, there is an advantage that the required time and manufacturing cost in the manufacturing process of the array substrate can be significantly reduced.

또한, 금속 마스크를 사용하면서도 기판과의 합착력 문제, 마스크의 크리닝 문제 등을 극복함으로써 보다 정확하게 패턴을 형성할 수 있다는 장점이 있다. In addition, there is an advantage that the pattern can be formed more accurately by overcoming the problem of adhesion with the substrate, the problem of cleaning the mask while using a metal mask.

Claims (10)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 일정한 온도가 유지되는 챔버 내에 어레이기판이 위치되는 단계;Positioning the array substrate in a chamber in which a constant temperature is maintained; 상기 어레이기판 상부에 소정 패턴이 형성된 금속 마스크가 위치되는 단계;Positioning a metal mask having a predetermined pattern on the array substrate; 상기 어레이기판의 하부 영역 중 상기 금속 마스크에 대응되는 영역에 자석이 부착되어 상기 금속 마스크와 상기 어레이기판이 합착되는 단계;Attaching a magnet to a region of the lower region of the array substrate corresponding to the metal mask so that the metal mask and the array substrate are bonded together; 상기 금속 마스크 위로 소정의 금속 입자가 뿌려지는 단계; 및Spraying predetermined metal particles onto the metal mask; And 상기 금속 마스크에 형성된 소정 패턴을 통해 상기 소정의 금속 입자가, 상기 어레이기판 상에 증착되는 단계;를 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.And depositing the predetermined metal particles on the array substrate through a predetermined pattern formed on the metal mask. 제 6항에 있어서,The method of claim 6, 상기 소정의 온도는 100℃ 이하임을 특징으로 하는 액정표시장치용 어레이기판 제조방법.The predetermined temperature is less than 100 ℃ array substrate manufacturing method for a liquid crystal display device. 제 6항에 있어서,The method of claim 6, 상기 금속 마스크에 대해 리액티브 이온 에칭(Reactive Ion Etching : RIE) 방식의 건식 식각을 상기 챔버 내에서 실시하는 단계가 더 추가됨을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.And performing a dry etching of Reactive Ion Etching (RIE) in the chamber with respect to the metal mask. 제 6항에 있어서,The method of claim 6, 상기 소정의 금속 입자는 알루미늄(Al), 구리(Cu), 크롬(Cr) 및 몰리브덴(Mo)의 입자로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.And said predetermined metal particles are selected from the group consisting of particles of aluminum (Al), copper (Cu), chromium (Cr) and molybdenum (Mo). 제 8항에 있어서,The method of claim 8, 상기 소정의 금속 입자가 알루미늄(Al)인 경우 상기 건식 식각에 사용되는 가스는 염화붕소(BCl3)+염소(Cl2) 가스이며, 구리(Cu)인 경우는 염소(Cl2) 또는 사염화탄소(CCl 4) 가스이며, 크롬(Cr)인 경우는 클로린(Chlorine)+산소 가스이고, 몰리브덴(Mo)인 경우는 클로린(Chlorine)+산소 가스임을 특징으로 하는 액정표시장치용 어레이기판 제조방법.When the predetermined metal particles are aluminum (Al), the gas used for the dry etching is boron chloride (BCl 3 ) + chlorine (Cl 2 ) gas, and in the case of copper (Cu), chlorine (Cl 2 ) or carbon tetrachloride ( CCl 4 ) gas, chromium (Cr) is Chlorine + oxygen gas, molybdenum (Mo) is Chlorine + oxygen gas manufacturing method of an array substrate for a liquid crystal display device.
KR1020030064449A 2003-09-17 2003-09-17 manufacture apparatus of array circuit for LCD and method thereof KR100977982B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030064449A KR100977982B1 (en) 2003-09-17 2003-09-17 manufacture apparatus of array circuit for LCD and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030064449A KR100977982B1 (en) 2003-09-17 2003-09-17 manufacture apparatus of array circuit for LCD and method thereof

Publications (2)

Publication Number Publication Date
KR20050028133A KR20050028133A (en) 2005-03-22
KR100977982B1 true KR100977982B1 (en) 2010-08-24

Family

ID=37385164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030064449A KR100977982B1 (en) 2003-09-17 2003-09-17 manufacture apparatus of array circuit for LCD and method thereof

Country Status (1)

Country Link
KR (1) KR100977982B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745595A (en) * 1993-07-29 1995-02-14 Dainippon Printing Co Ltd Patterning of semiconductor device
JPH07268603A (en) * 1994-03-28 1995-10-17 Casio Comput Co Ltd Formation of conductive film
JPH0883763A (en) * 1994-09-13 1996-03-26 Dainippon Printing Co Ltd Formation of fine pattern and substrate for forming pattern of transparent conductive film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745595A (en) * 1993-07-29 1995-02-14 Dainippon Printing Co Ltd Patterning of semiconductor device
JPH07268603A (en) * 1994-03-28 1995-10-17 Casio Comput Co Ltd Formation of conductive film
JPH0883763A (en) * 1994-09-13 1996-03-26 Dainippon Printing Co Ltd Formation of fine pattern and substrate for forming pattern of transparent conductive film

Also Published As

Publication number Publication date
KR20050028133A (en) 2005-03-22

Similar Documents

Publication Publication Date Title
US4332075A (en) Method of producing thin film transistor array
US8692258B2 (en) Array substrate of TFT-LCD including a black matrix and method for manufacturing the same
US8148727B2 (en) Display device having oxide thin film transistor and fabrication method thereof
US7635616B2 (en) TFT LCD array substrate and manufacturing method thereof
US20060186409A1 (en) Liquid crystal display device and method for manufacturing the same
JP4486554B2 (en) LIQUID CRYSTAL DISPLAY DEVICE USING LOW MOLECULAR ORGANIC SEMICONDUCTOR MATERIAL AND ITS MANUFACTURING METHOD
US6608658B1 (en) Top gate TFT structure having light shielding layer and method to fabricate the same
US20080124825A1 (en) Manufacturing method of liquid crystal display device
KR20100126228A (en) Tft-lcd array substrate and manufacturing method thereof
KR20100130098A (en) Method of fabricating oxide thin film transistor
JPH1048670A (en) Active matrix substrate and its production as well as liquid crystal display device
JPS6272167A (en) Depositing and curing method for gate electrode material forthin film field effect transistor
KR20120065854A (en) Method of fabricating oxide thin film transistor
KR100640211B1 (en) Manufacturing method of the liquid crystal display device
KR20110027472A (en) Oxide thin film transistor and method of fabricating the same
US7177003B2 (en) LCD with gate and data lines formed of copper and an aluminum under-layer
KR100977982B1 (en) manufacture apparatus of array circuit for LCD and method thereof
CN109037241B (en) LTPS array substrate, manufacturing method thereof and display panel
JP2008304830A (en) Method for manufacturing display device
KR20110061419A (en) Method of fabricating oxide thin film transistor
US6940565B2 (en) Liquid crystal display device and fabricating method thereof
CN114864606A (en) Display panel, manufacturing method of display panel and display device
US20130162925A1 (en) Thin-film Transistor Substrate and Manufacturing Method Thereof and Liquid Crystal Display Device
KR100663624B1 (en) Method for manufacturing lcd
US7297565B2 (en) Liquid crystal display device and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 10