KR100977036B1 - Multi-layer structured multi-band chip antenna - Google Patents

Multi-layer structured multi-band chip antenna Download PDF

Info

Publication number
KR100977036B1
KR100977036B1 KR1020080040987A KR20080040987A KR100977036B1 KR 100977036 B1 KR100977036 B1 KR 100977036B1 KR 1020080040987 A KR1020080040987 A KR 1020080040987A KR 20080040987 A KR20080040987 A KR 20080040987A KR 100977036 B1 KR100977036 B1 KR 100977036B1
Authority
KR
South Korea
Prior art keywords
substrate
radiator
radiators
band
layer
Prior art date
Application number
KR1020080040987A
Other languages
Korean (ko)
Other versions
KR20090115254A (en
Inventor
조인호
안성남
소순종
김정식
문상혁
Original Assignee
주식회사 모비텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 모비텍 filed Critical 주식회사 모비텍
Priority to KR1020080040987A priority Critical patent/KR100977036B1/en
Publication of KR20090115254A publication Critical patent/KR20090115254A/en
Application granted granted Critical
Publication of KR100977036B1 publication Critical patent/KR100977036B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0421—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with a shorting wall or a shorting pin at one end of the element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/30—Arrangements for providing operation on different wavebands
    • H01Q5/307—Individual or coupled radiating elements, each element being fed in an unspecified way
    • H01Q5/314—Individual or coupled radiating elements, each element being fed in an unspecified way using frequency dependent circuits or components, e.g. trap circuits or capacitors
    • H01Q5/335—Individual or coupled radiating elements, each element being fed in an unspecified way using frequency dependent circuits or components, e.g. trap circuits or capacitors at the feed, e.g. for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Waveguide Aerials (AREA)
  • Details Of Aerials (AREA)

Abstract

본 발명은 이동통신 단말기에 사용되는 다층 구조의 다중 대역 칩 안테나에 관한 것으로, 더욱 상세히는, 제1 기판의 상부에 형성되어 저주파 대역에서 공진하는 제1 방사체와, 공진 주파수 간 상호 간섭을 최소화하기 위하여 상기 제1 기판의 하부층에 형성되는 PCB 유전체 기판인 제2 기판과, 상기 제2 기판의 하부층인 제3 기판의 하부에 서로 소정 간격으로 이격되어 형성되어 고주파 대역에서 공진하는 제2 및 제3 방사체와, 상기 제3 기판의 하부층인 제4 기판의 하부에 형성되어 상기 제2 및 제3 방사체와 상호 커플링되는 기생소자와, 상기 제4 기판에 형성되며 상기 제1 내지 제4 기판을 관통하는 제1 비아홀을 통하여 상기 제1 방사체 및 상기 제3 방사체에 급전하는 급전부, 및 상기 제4 기판에 형성되며 상기 제1 내지 제4 기판을 관통하는 제2 비아홀을 통하여 상기 제1 방사체 및 상기 기생소자를 접지시키는 접지부로 형성된다. 따라서 본 발명은 각기 다른 층에 배치된 저주파 대역의 방사체와 고주파 대역의 방사체 사이에 상호 간섭을 최소화하여 공진 특성을 향상시키고 기생 소자의 길이 및 폭 조절을 통하여 고주파 공진 대역의 튜닝이 가능한 효과가 있다.The present invention relates to a multi-band multi-chip chip antenna of a multi-layer structure used in a mobile communication terminal, and more particularly, to minimize mutual interference between the first radiator formed on the first substrate and resonating in a low frequency band, and the resonant frequency For the second substrate which is a PCB dielectric substrate formed on the lower layer of the first substrate and the lower portion of the third substrate, which is a lower layer of the second substrate is formed spaced apart from each other at predetermined intervals, the second and third resonating in a high frequency band A parasitic element formed below the fourth substrate, which is a lower layer of the third substrate, and coupled to the second and third radiators, and formed on the fourth substrate and penetrating the first to fourth substrates. A feeding part configured to feed the first radiator and the third radiator through a first via hole, and a second via hole formed in the fourth substrate and penetrating the first to fourth substrates; And wherein the first radiating element is formed, and to ground for grounding the parasitic element. Therefore, the present invention improves resonance characteristics by minimizing mutual interference between the radiators of the low frequency band and the radiators of the high frequency band disposed on different layers, and has the effect of tuning the high frequency resonant band by adjusting the length and width of the parasitic elements. .

다층구조 다중대역안테나, 기생소자, PCB기판, 다층유전체 Multi-layered Multiband Antenna, Parasitic Element, PCB Board, Multilayer Dielectric

Description

다층 구조의 다중 대역 칩 안테나{MULTI-LAYER STRUCTURED MULTI-BAND CHIP ANTENNA}Multi-band multi-chip chip antenna {MULTI-LAYER STRUCTURED MULTI-BAND CHIP ANTENNA}

본 발명은 이동통신 단말기의 안테나에 관한 것으로서, 더욱 상세히는 PIFA(Plane Inverted-F Antenna; 피파) 구조를 이용한 이동통신 단말기의 다층 구조의 다중 대역 칩 안테나에 관한 것이다.The present invention relates to an antenna of a mobile communication terminal, and more particularly, to a multi-band chip antenna of a multi-layered structure of a mobile communication terminal using a PIFA (Plane Inverted-F Antenna) structure.

최근 이동통신 단말기는 보다 많은 기능을 집약시키며 경량화 되어가는 추세이다. 이동통신 사업자들은 기존의 음성 서비스 이외에도 로밍, GPS(Global Positioning System) 서비스, 무선 인터넷 서비스 등의 다양한 서비스를 제공하고 있다. 이동통신 단말기에 사용되는 안테나는 디자인 면에서 고집적화되고 있으며 체적이 점점 작아지고 내장형으로 전환이 가속화 되고 있는 추세이며 광대역, 소형화, 고효율, 다중 대역 특성이 요구되고 있다.In recent years, mobile communication terminals have become more and more lightweight with more functions. In addition to the existing voice services, mobile communication providers provide various services such as roaming, global positioning system (GPS) services, and wireless Internet services. Antennas used in mobile communication terminals are becoming highly integrated in terms of design, their volume is getting smaller, and the transition to built-in type is accelerating, and broadband, miniaturization, high efficiency, and multi-band characteristics are required.

종래 이동통신 단말기의 다중 대역 칩 안테나는, 서로 다른 주파수 대역에서 공진하는 제1 및 제2 방사체가 서로 다른 유전체 층에 서로 평행하게 형성된다. 유전체의 각 층을 관통하는 급전비아홀을 통하여 제1 및 제2 방사체에 급전이 이루어지며, 상기 유전체의 각 층을 관통하는 다른 접지비아홀을 통하여 접지가 이루어진 다. In a multi-band chip antenna of a conventional mobile communication terminal, first and second radiators which resonate in different frequency bands are formed in parallel with each other on different dielectric layers. Power is supplied to the first and second radiators through feed via holes penetrating each layer of the dielectric, and grounding is performed through other ground via holes penetrating each layer of the dielectric.

제1 방사체가 저주파 공진 대역에서 동작하고 제2 방사체가 고주파 공진 대역에서 동작할 경우에 제1 방사체와 제2 방사체가 서로 영향을 미치기 때문에, 종래 이동통신 단말기의 다중 대역 칩 안테나는 고주파 공진 대역의 주파수 대역폭이 상당히 좁아지게 되는 문제점이 있다.Since the first radiator and the second radiator influence each other when the first radiator operates in the low frequency resonant band and the second radiator operates in the high frequency resonant band, the multi-band chip antenna of the conventional mobile communication terminal has a high frequency resonant band. There is a problem that the frequency bandwidth is considerably narrowed.

또한 종래 이동통신 단말기의 다중 대역 칩 안테나는 공진 포인트를 조절하기 위한 튜닝 수단이 없어서 공진 주파수 조절이 용이하지 못한 문제점이 있다.In addition, the multi-band chip antenna of the conventional mobile communication terminal has a problem that it is not easy to adjust the resonance frequency because there is no tuning means for adjusting the resonance point.

본 발명은 상기 문제점들을 해결하기 위하여 제안된 것으로서, 본 발명의 목적은 저주파 대역에서 동작되는 방사체가 형성되는 제1 기판과 고주파 대역에서 동작되는 제2 및 제3 방사체가 형성되는 제3 기판 사이에 PCB 유전체 기판인 제2 기판을 삽입하여 공진 주파수 상호 간섭을 최소화하는 다층 구조의 다중 대역 칩 안테나를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems, and an object of the present invention is between a first substrate having a radiator operating in a low frequency band and a third substrate having second and third radiators operating in a high frequency band. The present invention provides a multi-band chip antenna having a multilayer structure in which a second substrate, which is a PCB dielectric substrate, is inserted to minimize resonance frequency mutual interference.

본 발명의 다른 목적은 고주파 대역에서 동작되는 제2 및 제3 방사체가 형성되는 제3 기판의 하부층인 제4 기판의 하부에 상기 제2 및 제3 방사체와 상호 커플링되어 동작되는 기생 소자를 구비하여 튜닝이 가능하도록 하는 다층 구조의 다중 대역 칩 안테나를 제공하는 데 있다.Another object of the present invention is provided with a parasitic element which is operated by being coupled to the second and third radiators under the fourth substrate, which is a lower layer of the third substrate on which the second and third radiators are operated in the high frequency band. It is to provide a multi-band chip antenna of a multi-layer structure to enable tuning.

상기 목적을 달성하기 위하여 본 발명에 의한 다층 구조의 다중 대역 칩 안 테나는, 제1 기판의 상부에 형성되어 저주파 대역에서 공진하는 제1 방사체와; 공진 주파수 간 상호 간섭을 최소화하기 위하여 상기 제1 기판의 하부층에 형성되는 PCB 유전체 기판인 제2 기판과; 상기 제2 기판의 하부층인 제3 기판의 하부에 서로 소정 간격으로 이격되어 형성되어 고주파 대역에서 공진하는 제2 및 제3 방사체와; 상기 제3 기판의 하부층인 제4 기판의 하부에 형성되어 상기 제2 및 제3 방사체와 상호 커플링되는 기생소자와; 상기 제4 기판에 형성되며 상기 제1 내지 제4 기판을 관통하는 제1 비아홀을 통하여 상기 제1 방사체 및 상기 제3 방사체에 급전하는 급전부; 및 상기 제4 기판에 형성되며 상기 제1 내지 제4 기판을 관통하는 제2 비아홀을 통하여 상기 제1 방사체 및 상기 기생소자를 접지시키는 접지부를 포함하여 형성되는 것을 특징으로 한다.In order to achieve the above object, a multi-band chip antenna having a multi-layer structure according to the present invention comprises: a first radiator formed on an upper portion of a first substrate and resonating in a low frequency band; A second substrate which is a PCB dielectric substrate formed on a lower layer of the first substrate to minimize mutual interference between resonance frequencies; Second and third radiators formed below the third substrate, which is a lower layer of the second substrate, spaced apart from each other at predetermined intervals to resonate in a high frequency band; A parasitic element formed under the fourth substrate, which is a lower layer of the third substrate, and coupled to the second and third radiators; A feeding part formed on the fourth substrate and feeding the first radiator and the third radiator through first via holes penetrating the first to fourth substrates; And a ground portion formed on the fourth substrate and grounding the first radiator and the parasitic element through second via holes penetrating through the first to fourth substrates.

본 발명은 제1 기판에 형성되어 저주파 대역에서 동작하는 제1 방사체와 상기 제1 기판의 하부층인 제3 기판에 형성되어 고주파 대역에서 동작하는 제2 및 제3 방사체 사이에 PCB 유전체 기판인 제2 기판을 삽입하여 제1 방사체와 제2 및 제3 방사체가 서로 미치는 영향을 최소화하여 고주파 대역의 대역폭이 좁아지는 것을 방지하는 효과가 있다.The present invention is a PCB dielectric substrate between a first radiator formed on a first substrate and operating in a low frequency band and a second and third radiator formed on a third substrate, which is a lower layer of the first substrate, and operating in a high frequency band. The insertion of the substrate minimizes the influence of the first radiator and the second and third radiators on each other, thereby preventing the bandwidth of the high frequency band from narrowing.

본 발명은 고주파 대역에서 동작되는 제2 및 제3 방사체를 동일한 층에 배치하고 제3 방사체는 급전부에 연결되고 제2 방사체는 제3 방사체와 소정 간격으로 이격되어 커플링 급전되도록 함으로써 고주파 대역의 대역폭을 확장시키는 효과가 있다.According to the present invention, the second and third radiators operated in the high frequency band are disposed on the same layer, and the third radiator is connected to the feeding part, and the second radiator is coupled to the third radiator at predetermined intervals so as to couple and feed the coupling. This has the effect of expanding the bandwidth.

본 발명은 제2 및 제3 방사체가 형성된 제3 기판의 하부층인 제4 기판에 제2 및 제3 방사체와 상호 커플링되는 기생 소자를 구비하고 기생 소자의 길이 및 폭을 조절함으로써 튜닝이 가능한 효과가 있다.The present invention has a parasitic element coupled to the second and third radiators on a fourth substrate, which is a lower layer of the third substrate on which the second and third radiators are formed, and can be tuned by adjusting the length and width of the parasitic elements. There is.

본 발명은 저주파 대역에서 동작되는 방사체가 형성된 기판을 단말기 보드를 기준으로 최상위층에 형성하고 고주파 대역에서 동작되는 방사체가 형성된 기판을 최하위층에 형성함으로써, 사용자로 인한 인체 효과(body effect)를 최소화하는 효과가 있다.The present invention is to form a substrate on which the radiator operating in the low frequency band is formed on the uppermost layer based on the terminal board and to form a substrate on which the radiator operating in the high frequency band is formed on the lowest layer, thereby minimizing the body effect caused by the user There is.

본 발명은 다층 구조의 다중 대역 칩 안테나의 최하위층의 하부면에 표면 실장 공법(SMD)을 위한 패드를 구비함으로써 양산성을 향상시키는 효과가 있다.The present invention has an effect of improving mass productivity by providing a pad for surface mounting method (SMD) on the lower surface of the lowermost layer of a multi-band chip antenna of a multi-layer structure.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1a는 본 발명에 의한 다층 유전체 층 구성을 나타내고, 도 1b는 본 발명에 의한 다층 유전체의 4개 층의 입체 구조를 나타낸다. 도 1a에 도시된 바와 같이, 본 발명에 의한 다층 유전체는, 동도금층으로 이루어진 제1 층(1)과, 상기 제1 층(1)의 하부층으로서, FR-4 재질의 PCB 유전체 기판으로 이루어진 제2 층(2)과, 상기 제2 층(2)의 하부 층으로서, FR-4 재질의 PCB 유전체 기판(3a)과 동도금층(3b)으로 이루어진 제3 층(3)과, 상기 제3 층(3)의 하부층으로서, 동도금층으로 이루어진 제4 층(4)으로 형성된다. 상기 제1 층(1)과 제2 층(2) 사이, 제2 층(2)과 제3 층(3) 사이, 및 제3 층(3)과 제4 층(4) 사이에는 에폭시 등의 접착물질(A)로 접착된다. FR-4 재질의 PCB 유전체 기판(2,3b)은 예컨대, 유전율이 4.4이고 두께가 약 1.5mm로 형성된다. 에폭시 접착층(A)은 유전율이 일예로 약 5이다.Fig. 1A shows the multilayer dielectric layer configuration according to the present invention, and Fig. 1B shows the three-dimensional structure of four layers of the multilayer dielectric according to the present invention. As shown in Fig. 1A, the multilayer dielectric according to the present invention comprises a first layer 1 made of a copper plating layer and a bottom layer of the first layer 1, which is formed of a PCB dielectric substrate made of FR-4. A second layer (2), a third layer (3) consisting of a FR-4 PCB dielectric substrate (3a) and a copper plating layer (3b) as a lower layer of the second layer (2), and the third layer As a lower layer of (3), it is formed with the 4th layer 4 which consists of copper plating layers. Epoxy, etc., between the first layer 1 and the second layer 2, between the second layer 2 and the third layer 3, and between the third layer 3 and the fourth layer 4 It is bonded with the adhesive material (A). The PCB dielectric substrates 2, 3b of FR-4 material are formed, for example, with a dielectric constant of 4.4 and a thickness of about 1.5 mm. The epoxy adhesive layer (A) has, for example, a dielectric constant of about 5.

도 1b에 도시된 바와 같이, 제1 층(1)이 다층 유전체의 최상층이 되고 제4 층(4)이 다층 유전체의 최하층이 된다.As shown in FIG. 1B, the first layer 1 becomes the uppermost layer of the multilayer dielectric and the fourth layer 4 becomes the lowermost layer of the multilayer dielectric.

도 2는 본 발명에 의한 이동통신 단말기의 다층 구조의 다중 대역 칩 안테나의 구조를 나타낸다. 도 2에 도시된 바와 같이, 본 발명에 의한 다층 구조의 다중 대역 칩 안테나는, 제1 기판(1)의 상부에 형성되어 저주파 대역에서 공진하는 제1 방사체(10)와, 공진 주파수 간 상호 간섭을 최소화하기 위하여 상기 제1 기판(1)의 하부층에 형성되는 PCB 유전체 기판인 제2 기판(2)과, 상기 제2 기판(2)의 하부층인 제3 기판(3)의 하부에 서로 소정 간격으로 이격되어 형성되어 고주파 대역에서 공진하는 제2 및 제3 방사체(20)(30)와, 상기 제3 기판(3)의 하부층인 제4 기판(4)의 하부에 형성되어 상기 제2 및 제3 방사체(20)(30)와 상호 커플링되는 기생소자(40)와, 상기 제4 기판(4)에 형성되며 상기 제1 내지 제4 기판(1-4)을 관통하는 제1 비아홀을 통하여 상기 제1 방사체(10) 및 상기 제3 방사체(30)에 급전하는 급전부(51), 및 상기 제4 기판(4)에 형성되며 상기 제1 내지 제4 기판(1-4)을 관통하는 제2 비아홀을 통하여 상기 제1 방사체 및 상기 기생소자를 접지시키는 접지부(61)로 형성된다.2 shows a structure of a multi-band chip antenna of a multilayer structure of a mobile communication terminal according to the present invention. As shown in FIG. 2, a multi-band chip antenna having a multi-layer structure according to the present invention includes a first radiator 10 formed on an upper portion of the first substrate 1 and resonating in a low frequency band, and mutual interference between resonance frequencies. In order to minimize the gap between the second substrate 2, which is a PCB dielectric substrate formed on the lower layer of the first substrate 1, and the third substrate 3, which is the lower layer of the second substrate 2, a predetermined distance from each other Second and third radiators 20 and 30 spaced apart from each other and resonated in a high frequency band, and formed under the fourth substrate 4 that is a lower layer of the third substrate 3 to form the second and third radiators 20. 3 through a parasitic element 40 coupled to the radiator 20, 30, and a first via hole formed in the fourth substrate 4 and penetrating the first to fourth substrates 1-4. A feed part 51 feeding the first radiator 10 and the third radiator 30, and the fourth substrate 4 and the first to fourth substrates 1-4. And a ground portion 61 for grounding the first radiator and the parasitic element through a second via hole penetrating the through hole.

상기 제1 방사체(10)는 다층 유전체의 최상위층인 제1 기판(1)의 상부면에 형성되고, 상기 기생소자(40)는 다층 유전체의 최하위층인 제4 기판(4)의 하부면에 형성된다.The first radiator 10 is formed on the upper surface of the first substrate 1, which is the uppermost layer of the multilayer dielectric, and the parasitic element 40 is formed on the lower surface of the fourth substrate 4, which is the lowest layer of the multilayer dielectric. .

상기 제1 방사체(10)가 형성된 제1 기판(1)과 상기 제2 및 제3 방사체(20)(30)가 형성된 제3 기판(3) 사이에는, 제2 기판(2)이 추가적으로 삽입되기 때문에, 제1 방사체(10)와 제2 및 제3 방사체(20)(30)가 서로 미치는 영향이 최소화되어 제2 및 제3 방사체(20)(30)가 동작되는 고주파 공진 대역의 대역폭이 축소되는 것이 방지된다.The second substrate 2 is additionally inserted between the first substrate 1 on which the first radiator 10 is formed and the third substrate 3 on which the second and third radiators 20 and 30 are formed. Therefore, the influence of the first radiator 10 and the second and third radiators 20 and 30 are minimized so that the bandwidth of the high frequency resonance band in which the second and third radiators 20 and 30 are operated is reduced. Is prevented.

상기 제1 방사체(10)는 도 3의 (a)에 도시된 바와 같이, 저주파 대역에서 공진하기 위한 미엔더(meander) 라인 패턴으로 형성된다.As shown in FIG. 3A, the first radiator 10 is formed in a meander line pattern for resonating in a low frequency band.

또한 상기 제1 방사체(10)의 미엔더 라인 패턴의 일단은 다층 유전체의 각 기판, 즉 각 층을 관통하는 제1 및 제2 비아홀을 통하여 각각 급전부(51) 및 접지부(61)에 연결되어 있다. 상기 제1 방사체(10)의 미엔더 라인 패턴의 타단은 다층 유전체의 각 층을 관통하는 제3 비아홀을 통하여 전기적인 길이를 보상하기 위한 길이 보상부(71)에 연결되어 있다. 상기 길이 보상부(71)는 상기 다층 유전체의 각 층을 관통하는 제3 비아홀을 통하여 최하위층(4)에 구비된 패드(70)와 연결된다. 따라서 상기 제1 방사체(10)는 상기 길이 보상부(71)의 길이만큼 전기적인 길이가 보상된다. 그러므로 본 발명은 제1 방사체(10)의 전기적인 길이를 더욱 단축하여 구현할 수 있으며, 이에 따라 안테나의 크기를 소형화하기에 용이하다.In addition, one end of the meander line pattern of the first radiator 10 is connected to the power supply part 51 and the ground part 61, respectively, through the first and second via holes penetrating each substrate, that is, each layer of the multilayer dielectric. It is. The other end of the meander line pattern of the first radiator 10 is connected to the length compensator 71 for compensating the electrical length through the third via hole penetrating each layer of the multilayer dielectric. The length compensator 71 is connected to the pad 70 provided in the lowest layer 4 through a third via hole passing through each layer of the multilayer dielectric. Therefore, the electrical length of the first radiator 10 is compensated by the length of the length compensator 71. Therefore, the present invention can be implemented by further shortening the electrical length of the first radiator 10, thereby making it easy to downsize the antenna.

도 3의 (b)는 상기 제2 방사체(20)와 상기 제3 방사체(30)의 구조를 나타낸다. 도 3의 (b)에 도시된 바와 같이, 상기 제2 및 제3 방사체(30)는 서로 소정 간격(Gap 2)으로 이격되어 제3 기판(3)의 하부면에 함께 형성된다. 상기 제3 방사체(30)는 급전부(51)와 연결되어 있으며, 급전부(51)를 중심으로 제3 기판(3)의 하 부면에서 직각으로 절곡되어 소정 길이 및 폭을 가지도록 형성된다. 상기 제2 방사체(20)는 제3 방사체(30)와 소정 간격(Gap 2)으로 이격되고 제3 기판(3)의 중앙부에 길이 방향으로 직선 형태로 형성된다. 제3 방사체(30)는 제2 방사체(20)에 의하여 커플링 급전되어 고주파 공진 대역폭을 확장시킨다.3B illustrates the structures of the second radiator 20 and the third radiator 30. As shown in FIG. 3B, the second and third radiators 30 are spaced apart from each other at predetermined intervals Gap 2 and are formed together on the lower surface of the third substrate 3. The third radiator 30 is connected to the power feeding unit 51 and is bent at a right angle on the lower surface of the third substrate 3 with respect to the power feeding unit 51 to have a predetermined length and width. The second radiator 20 is spaced apart from the third radiator 30 at a predetermined gap Gap 2 and is formed in a straight line shape in the longitudinal direction at the central portion of the third substrate 3. The third radiator 30 is coupled and fed by the second radiator 20 to expand the high frequency resonance bandwidth.

상기 기생 소자(40)는 제4 기판(4)에 형성되며, 도 3의 (c)에 도시된 바와 같이, 다층 유전체의 각 기판을 관통하는 제2 비아홀을 통하여 접지부(61)와 연결되며, 소정 길이 및 폭을 가진 직선 패턴으로 형성된다. 또한 상기 제4 기판에는 제1 비아홀을 통하여 상기 급전부(51)와 연결되는 급전 패드(50)가 구비되고, 상기 제1 방사체(10)의 길이 보상을 위한 길이 보상부(71)와 연결되는 패드(70)가 구비되며, 또한 안테나 표면 실장을 위한 SMD(표면실장공법) 패드(80)가 구비된다. 상기 급전 패드(50), 상기 패드(70)도 또한 안정적인 표면 실장이 가능하도록 해 준다. 상기 기생 소자(40), 상기 급전 패드(50), 패드(70), SMD 패드(80)는 모두 제4 기판(4)의 하부면에 형성된다.The parasitic element 40 is formed on the fourth substrate 4, and is connected to the ground portion 61 through second via holes penetrating through the respective substrates of the multilayer dielectric as shown in FIG. It is formed in a straight pattern having a predetermined length and width. In addition, the fourth substrate includes a feed pad 50 connected to the feed unit 51 through a first via hole, and is connected to the length compensator 71 for length compensation of the first radiator 10. The pad 70 is provided, and also the SMD pad (surface mounting method) pad 80 for antenna surface mounting is provided. The feeding pad 50 and the pad 70 also allow for stable surface mounting. The parasitic element 40, the power pad 50, the pad 70, and the SMD pad 80 are all formed on the lower surface of the fourth substrate 4.

상기 기생 소자(40)가 형성된 제4 기판(4)과, 제2 및 제3 방사체(20)(30)가 형성된 제3 기판(3)과의 거리는 공진 주파수 조절을 위한 커패시턴스가 형성될 수 있는 정도의 거리가 된다. 따라서 제2 및 제3 방사체(20)(30)와 기생 소자(40) 사이에 커패시턴스가 형성되며, 상기 기생 소자(40)의 길이(4L) 및 폭(4W)이 조절되어 공진 주파수가 조절된다.The distance between the fourth substrate 4 on which the parasitic element 40 is formed and the third substrate 3 on which the second and third radiators 20 and 30 are formed may form a capacitance for controlling resonance frequency. It becomes distance of degree. Accordingly, capacitance is formed between the second and third radiators 20 and 30 and the parasitic element 40, and the resonant frequency is adjusted by adjusting the length 4L and the width 4W of the parasitic element 40. .

상기 기생 소자(40)의 길이(4L)가 길어질수록, 폭(4W)이 넓어질수록 고주파 대역의 공진 주파수가 낮은 대역으로 이동된다.As the length 4L of the parasitic element 40 is longer and the width 4W is wider, the resonance frequency of the high frequency band is shifted to a lower band.

본 발명에 의한 다층 구조의 다중 대역 칩 안테나에서, 제1 방사체(10)는 저주파 대역, 예컨대 GSM900 대역에서 공진하고, 제2 및 제3 방사체(20)(30)와 기생 소자(40)는 고주파 대역, 예컨대, DCS,PSC 대역에서 공진한다.In the multi-band chip antenna of the multi-layer structure according to the present invention, the first radiator 10 resonates in a low frequency band, for example, the GSM900 band, and the second and third radiators 20 and 30 and the parasitic element 40 are high frequency. In the band, for example, the DCS and PSC bands.

도 4는 본 발명에 의한 다층 구조의 다중 대역 칩 안테나의 제2 및 제3 방사체(20)(30) 사이의 간격(Gap 2)에 따른 반사 손실 비를 나타낸다. 도 3의 (b)에 도시된 제2 및 제3 방사체(20)(30) 사이의 이격 거리(Gap 2)가 가까워질수록 고주파 대역의 공진 주파수가 낮은 방향으로 조절됨을 알 수 있다.4 shows the return loss ratio according to the gap Gap 2 between the second and third radiators 20 and 30 of the multi-band chip antenna of the multilayer structure according to the present invention. As the separation distance Gap 2 between the second and third radiators 20 and 30 shown in FIG. 3 (b) approaches, it can be seen that the resonance frequency of the high frequency band is adjusted in a lower direction.

본 발명에 의한 다층 구조의 다중 대역 칩 안테나는 적어도 이중 대역에서 동작됨을 알 수 있다.It can be seen that the multi-band chip antenna of the multilayer structure according to the present invention operates in at least a dual band.

도 5는 본 발명에 의한 다층 구조의 다중 대역 칩 안테나의 광대역 특성을 나타내는 그래프이다. 도 5에 도시된 바와 같이, 본 발명에 의한 다층 구조의 다중 대역 칩 안테나는 저주파 대역, 예컨대 GSM900 대역에서는 약 80(880~960MHz)MHz인 대역폭을 얻을 수 있고, 고주파 대역, 예컨대 DCS,PCS 대역(1.71~1.99GHz)에서는 380(1,670 ~ 2,050 MHz)MHz인 대역폭을 얻을 수 있다.5 is a graph showing the broadband characteristics of a multi-band chip antenna of a multi-layer structure according to the present invention. As shown in Figure 5, the multi-band chip antenna of the multi-layer structure according to the present invention can obtain a bandwidth of about 80 (880 ~ 960MHz) MHz in the low frequency band, for example GSM900 band, high frequency band, such as DCS, PCS band At (1.71 to 1.99 GHz), a bandwidth of 380 (1,670 to 2,050 MHz) MHz can be obtained.

본 발명에 의한 다층 구조의 다중 대역 칩 안테나의 크기는 예를 들어, 높이 4mm, 폭 6mm, 길이 28mm이며, 접지 조건이 45*90mm로 제작될 수 있다.The multi-band chip antenna of the multi-layer structure according to the present invention is, for example, a height of 4mm, a width of 6mm, a length of 28mm, and a grounding condition of 45 * 90mm.

또한 본 발명에 의한 다층 구조의 다중 대역 칩 안테나의 경우에 일례로, H-plane 방사 최대 이득은 2.45dBi이며, 방사 패턴은 무지향성 특성을 보인다.In addition, in the case of the multi-band chip antenna of the multi-layer structure according to the present invention, the maximum gain of the H-plane radiation is 2.45dBi, the radiation pattern shows a non-directional characteristic.

본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 개시된 실시예들은 본 발명을 한정하는 것이 아니라 본 발명을 설명하기 위한 것이다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Those skilled in the art will appreciate that the present invention can be implemented in a modified form without departing from the essential features of the present invention. The disclosed embodiments are not intended to limit the invention but to illustrate the invention. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

도 1a는 본 발명에 의한 다층 유전체 층 구성을 나타내고, 도 1b는 본 발명에 의한 다층 유전체의 4개 층의 입체 구조를 나타내는 도면.Fig. 1A shows a multilayer dielectric layer configuration according to the present invention, and Fig. 1B shows a three-dimensional structure of four layers of a multilayer dielectric according to the present invention.

도 2는 본 발명에 의한 다층 구조의 다중 대역 칩 안테나의 구조를 나타내는 도면.2 is a view showing the structure of a multi-band chip antenna of a multi-layer structure according to the present invention.

도 3은 본 발명에 의한 다층 구조의 다중 대역 칩 안테나에서 제1 방사체, 제2 및 제3 방사체, 및 기생 소자의 상세한 구조를 나타내는 도면.3 is a view showing a detailed structure of a first radiator, a second and a third radiator, and a parasitic element in a multi-band chip antenna of a multi-layer structure according to the present invention.

도 4는 본 발명에 의한 다층 구조의 다중 대역 칩 안테나의 제2 및 제3 방사체 사이의 간격(Gap 2)에 따른 반사 손실 비를 나타내는 도면.4 is a diagram illustrating a return loss ratio according to a gap Gap 2 between second and third radiators of a multi-band chip antenna having a multilayer structure according to the present invention.

도 5는 본 발명에 의한 다층 구조의 다중 대역 칩 안테나의 광대역 특성을 나타내는 그래프.5 is a graph showing the broadband characteristics of a multi-band chip antenna of a multi-layer structure according to the present invention.

**도면의 주요 부분에 대한 부호의 설명**** Description of the symbols for the main parts of the drawings **

1,2,3,4: 제1기판,제2기판,제3기판,제4기판1,2,3,4: 1st board, 2nd board, 3rd board, 4th board

10: 제1방사체 20: 제2방사체10: first radiator 20: second radiator

30: 제3방사체 40: 기생소자30: third radiator 40: parasitic element

51: 급전부 61: 접지부51: feeder 61: ground

71: 길이보상부 80: SMD 패드71: length compensator 80: SMD pad

Claims (4)

제1 기판의 상부에 형성되어 저주파 대역에서 공진하는 제1 방사체와;A first radiator formed on the first substrate and resonating in a low frequency band; 상기 제1 기판의 하부층 중 하나인 제3 기판의 하부에 서로 소정 간격으로 이격되어 형성되고 상호간에 커플링이 발생하여 고주파 대역에서 대역폭이 확장되어 공진하는 제2 및 제3 방사체와; Second and third radiators formed below the third substrate, which is one of the lower layers of the first substrate, spaced apart from each other at predetermined intervals, and having a coupling therebetween so as to expand and resonate bandwidth in a high frequency band; 상기 제1 방사체와 상기 제2 및 제3 방사체의 공진 주파수 간 상호 간섭을 최소화하기 위하여 상기 제1 기판과 상기 제 3기판 사이에 형성되는 PCB 유전체 기판인 제2 기판과;A second substrate which is a PCB dielectric substrate formed between the first substrate and the third substrate to minimize mutual interference between the first radiator and the resonant frequencies of the second and third radiators; 상기 제3 기판의 하부층인 제4 기판의 하부에 형성되어 상기 제2 및 제3 방사체와 상호 커플링되는 기생소자와;A parasitic element formed under the fourth substrate, which is a lower layer of the third substrate, and coupled to the second and third radiators; 상기 제4 기판에 형성되며 상기 제1 내지 제4 기판을 관통하는 제1 비아홀을 통하여 상기 제1 방사체 및 상기 제3 방사체에 급전하는 급전부; 및A feeding part formed on the fourth substrate and feeding the first radiator and the third radiator through first via holes penetrating the first to fourth substrates; And 상기 제4 기판에 형성되며 상기 제1 내지 제4 기판을 관통하는 제2 비아홀을 통하여 상기 제1 방사체 및 상기 기생소자를 접지시키는 접지부;를 포함하여 형성되는 것을 특징으로 하는 다층 구조의 다중 대역 칩 안테나.And a ground portion formed on the fourth substrate and grounding the first radiator and the parasitic element through second via holes penetrating the first to fourth substrates. Chip antenna. 제 1 항에 있어서, The method of claim 1, 상기 기생소자의 전기적인 길이 및 폭을 조절하여 튜닝되는 것을 특징으로 하는 다층 구조의 다중 대역 칩 안테나.Multi-band chip antenna having a multi-layer structure, characterized in that the tuning by adjusting the electrical length and width of the parasitic element. 제 1 항에 있어서,The method of claim 1, 상기 제3 방사체는 상기 제1 비아홀을 통하여 상기 급전부에 연결되어 급전되고 상기 제2 방사체는 상기 제3 방사체에 의하여 커플링 급전되는 것을 특징으로 하는 다층 구조의 다중 대역 칩 안테나.And the third radiator is connected to and fed from the feeder via the first via hole, and the second radiator is coupled and fed by the third radiator. 제 1 항에 있어서, The method of claim 1, 상기 제1 내지 제4 기판을 관통하는 제3 비아홀을 따라 형성되어 상기 제1 방사체의 길이를 보상하는 길이 보상부를 더 포함하는 것을 특징으로 하는 다층 구조의 다중 대역 칩 안테나.And a length compensating part formed along a third via hole penetrating the first to fourth substrates to compensate for the length of the first radiator.
KR1020080040987A 2008-05-01 2008-05-01 Multi-layer structured multi-band chip antenna KR100977036B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080040987A KR100977036B1 (en) 2008-05-01 2008-05-01 Multi-layer structured multi-band chip antenna

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080040987A KR100977036B1 (en) 2008-05-01 2008-05-01 Multi-layer structured multi-band chip antenna

Publications (2)

Publication Number Publication Date
KR20090115254A KR20090115254A (en) 2009-11-05
KR100977036B1 true KR100977036B1 (en) 2010-08-19

Family

ID=41556412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080040987A KR100977036B1 (en) 2008-05-01 2008-05-01 Multi-layer structured multi-band chip antenna

Country Status (1)

Country Link
KR (1) KR100977036B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104685710B (en) 2012-08-17 2016-11-23 莱尔德技术股份有限公司 Multi-band antenna assemblies
KR102299043B1 (en) * 2015-03-30 2021-09-07 주식회사 이엠따블유 Antena module for use in a portable terminal and method for manufacturing same
KR102341534B1 (en) * 2017-08-08 2021-12-21 삼성전자 주식회사 Electronic device that reduces antenna interference and enhances antenna performance
KR102526400B1 (en) * 2018-09-06 2023-04-28 삼성전자주식회사 An electronic device comprising a 5g antenna module
CN112563716A (en) * 2020-11-18 2021-03-26 中国电子科技集团公司第三十八研究所 High-gain large-angle scanning cross antenna
CN112952384B (en) * 2021-01-27 2023-12-29 维沃移动通信有限公司 Antenna assembly and electronic equipment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124725A (en) * 2001-10-11 2003-04-25 Murata Mfg Co Ltd Chip antenna device and packaging structure for chip antenna
KR20070087886A (en) * 2006-01-17 2007-08-29 주식회사 이노칩테크놀로지 Laminated chip antenna

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124725A (en) * 2001-10-11 2003-04-25 Murata Mfg Co Ltd Chip antenna device and packaging structure for chip antenna
KR20070087886A (en) * 2006-01-17 2007-08-29 주식회사 이노칩테크놀로지 Laminated chip antenna

Also Published As

Publication number Publication date
KR20090115254A (en) 2009-11-05

Similar Documents

Publication Publication Date Title
US7180455B2 (en) Broadband internal antenna
KR100964652B1 (en) Multi-band antenna and wireless communication device including the same
CN107258037B (en) Wireless electronic device
KR100771775B1 (en) Perpendicular array internal antenna
FI118748B (en) A chip antenna
EP1357636B1 (en) Multiple-resonant antenna, antenna module, and radio device using the multiple-resonant antenna
US7466277B2 (en) Antenna device and wireless communication apparatus
KR100995540B1 (en) Dual Antenna
US9711857B2 (en) Multi-band antenna
EP2553762B1 (en) Dielectric chip antennas
EP2034558B1 (en) Antenna device and radio communication device using same
JP2004088218A (en) Planar antenna
KR20080052676A (en) Multiband antenna system
CN101116222A (en) Internal monopole antenna
KR100977036B1 (en) Multi-layer structured multi-band chip antenna
US20170170555A1 (en) Decoupled Antennas For Wireless Communication
US20150194725A1 (en) Internal lc antenna for wireless communication device
KR102003710B1 (en) An antenna and portable terminal having the same
US10784562B2 (en) Wireless communication chip having internal antenna, internal antenna for wireless communication chip, and method of fabricating wireless communication chip having internal antenna
KR100783349B1 (en) Chip Antenna Using Multi-Layer Radiator
KR101284128B1 (en) Broadband combination meanderline and patch antenna
CN109155462B (en) Antenna with a shield
KR100723682B1 (en) CPW-fed planar inverted F-antenna with triple-bands for using mobile-phone
JP4661816B2 (en) Antenna and wireless communication device
JP2003133838A (en) Monopole antenna

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 9