KR100976424B1 - Switching diode for resistance switching element and resistance switching element and resistance random access memory using the same - Google Patents
Switching diode for resistance switching element and resistance switching element and resistance random access memory using the same Download PDFInfo
- Publication number
- KR100976424B1 KR100976424B1 KR1020080023843A KR20080023843A KR100976424B1 KR 100976424 B1 KR100976424 B1 KR 100976424B1 KR 1020080023843 A KR1020080023843 A KR 1020080023843A KR 20080023843 A KR20080023843 A KR 20080023843A KR 100976424 B1 KR100976424 B1 KR 100976424B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- resistance change
- change recording
- semiconductor layer
- switching diode
- Prior art date
Links
- 230000008859 change Effects 0.000 claims abstract description 215
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 235
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 21
- 229910052697 platinum Inorganic materials 0.000 claims description 19
- 239000011241 protective layer Substances 0.000 claims description 13
- 239000010931 gold Substances 0.000 claims description 12
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 229910052741 iridium Inorganic materials 0.000 claims description 10
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052762 osmium Inorganic materials 0.000 claims description 10
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052702 rhenium Inorganic materials 0.000 claims description 10
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims description 10
- 229910052707 ruthenium Inorganic materials 0.000 claims description 10
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 3
- 150000004770 chalcogenides Chemical class 0.000 claims description 2
- 230000001747 exhibiting effect Effects 0.000 abstract description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 6
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910000480 nickel oxide Inorganic materials 0.000 description 3
- -1 ITO Chemical compound 0.000 description 2
- 229910018110 Se—Te Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004140 HfO Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical group [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0761—Vertical bipolar transistor in combination with diodes only
- H01L27/0766—Vertical bipolar transistor in combination with diodes only with Schottky diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
저항변화기록소자에 이용되는 스위칭 다이오드 및 이를 이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리가 개시된다. 본 발명에 따른 저항변화기록소자는 저항변화특성을 나타내는 메모리 소자와 스위칭 다이오드가 직렬로 연결된다. 그리고 메모리 소자는 전기적 신호에 의해 전기저항이 변하는 물질로 이루어진 저항변화층과 저항변화층의 일측면에 접촉되게 형성되며 전도성 물질로 이루어진 제1전도층과 저항변화층의 타측면에 접촉되게 형성되며 전도성 물질로 이루어진 제2전도층을 구비한다. 그리고 스위칭 다이오드는 반도체 물질로 이루어진 반도체층과 반도체층의 일면과 접촉되게 형성되어 반도체층과 쇼트키 접합을 이루며 전도성 물질로 이루어진 쇼트키 접합층과 반도체층의 타면과 접촉되게 형성되어 반도체층과 오믹 접합을 이루며 전도성 물질로 이루어진 오믹 접합층을 구비한다. 본 발명에 따른 저항변화기록소자는 쇼트키 타입의 스위칭 다이오드를 이용하므로 순방향 전류와 역방향 전류의 비가 크게 된다. 또한 낮은 판독전압에서도 온/오프(on/off) 전류비가 크게 되어 저항변화기록소자에 기록된 정보를 작은 전력으로도 명확하게 판독할 수 있다. Disclosed are a switching diode used for a resistance change recording element, a resistance change recording element and a resistance change random access memory using the same. In the resistance change write device according to the present invention, a memory device and a switching diode exhibiting resistance change characteristics are connected in series. The memory device is formed in contact with one side of the resistance change layer and the resistance change layer made of a material whose electrical resistance is changed by an electrical signal, and is formed in contact with the other side of the first conductive layer made of a conductive material and the resistance change layer. And a second conductive layer made of a conductive material. The switching diode is formed in contact with a semiconductor layer made of a semiconductor material and one surface of the semiconductor layer to form a Schottky junction with the semiconductor layer, and formed in contact with the other surface of the Schottky junction layer made of a conductive material and the semiconductor layer. And an ohmic bonding layer made of a conductive material. Since the resistance change recording element according to the present invention uses a Schottky type switching diode, the ratio of the forward current and the reverse current is large. In addition, the on / off current ratio becomes large even at a low read voltage, so that the information recorded in the resistance change recording element can be clearly read even with a small power.
Description
본 발명은 비휘발성 기억소자에 관한 것으로, 보다 상세하게는 저항변화 랜덤 액세스 메모리에 관한 것이다.The present invention relates to a nonvolatile memory device, and more particularly, to a resistance change random access memory.
최근 정보통신 산업의 눈부신 발전으로 인하여 각종 기억소자의 수요가 증가하고 있다. 특히 휴대용 단말기, MP3 플레이어 등에 필요한 기억소자는 전원이 꺼지더라도 기록된 데이터가 지워지지 않는 비휘발성(nonvolatile)이 요구되고 있다. 비휘발성 기억소자는 전기적으로 데이터의 저장과 소거가 가능하고 전원이 공급되지 않아도 데이터의 보존이 가능하기 때문에, 다양한 분야에서 그 응용이 증가하고 있다. 그러나 종래에 반도체를 이용하여 구성된 다이나믹 랜덤 액세스 메모리(dynamic RAM, DRAM)는 전원이 공급되지 않는 상황에서는 저장된 정보를 모두 잃어버리는 휘발성(volatile)의 특징을 가지므로 이를 대체할 비휘발성 기억소자의 연구가 수행되고 있다.Recently, due to the remarkable development of the information and communication industry, the demand for various memory devices is increasing. In particular, memory devices required for portable terminals, MP3 players and the like are required to be nonvolatile, in which recorded data is not erased even when the power is turned off. Non-volatile memory devices can be electrically stored and erased, and data can be stored even when power is not supplied. Therefore, their applications are increasing in various fields. However, the conventional dynamic random access memory (DRAM) constructed using semiconductors has a volatile characteristic that loses all stored information when power is not supplied. Is being performed.
대표적인 비휘발성 기억소자로 전기적으로 격리된 플로팅 게이트를 갖는 플래시 기억소자(flash memory device)에 관한 연구가 활발히 이루어졌다. 그러나 최근에는 비휘발성 기억소자 중, 상전이 현상을 이용하는 상전이 랜덤 액세스 메모리(phase change RAM, PRAM), 자기저항변화현상을 이용하는 자기 랜덤 액세스 메모리(magnetic RAM, MRAM), 강유전체의 자발분극현상을 이용한 강유전체 랜덤 액세스 메모리(ferroelectric RAM, FRAM)과 더불어 금속 산화물 박막의 저항 스위칭(resistance switching) 또는 전도도 스위칭(conductivity switching) 현상을 이용하는 저항변화 랜덤 액세스 메모리(resistance RAM, ReRAM) 등이 주요 연구의 대상이다. 특히, 저항변화 랜덤 액세스 메모리는 다른 비휘발성 기억소자에 비하여 소자 구조가 아주 간단하고 제조 공정이 비교적 단순하여 주목을 많이 받고 있다. As a representative nonvolatile memory device, researches on flash memory devices having floating gates electrically isolated from each other have been actively conducted. Recently, among nonvolatile memory devices, phase change random access memory (PRAM) using a phase transition phenomenon, magnetic random access memory (magnetic RAM, MRAM) using a magnetoresistance change phenomenon, and ferroelectrics using spontaneous polarization of ferroelectrics In addition to the random access memory (ferroelectric RAM, FRAM), and the resistance change random access memory (resistance RAM, ReRAM) using the resistance switching (conductivity switching) of the metal oxide thin film is the subject of research. In particular, the resistive random access memory has attracted much attention because of its very simple device structure and relatively simple manufacturing process compared with other nonvolatile memory devices.
저항변화 랜덤 액세스 메모리는 금속-산화물-금속(metal-oxide-metal, MOM)의 기본 소자 구조에서 적당한 전기적 신호를 가하면 산화물이 고저항 상태(high resistance state, HRS)에서 저저항 상태(low resistance state, LRS)로 바뀌는 특성이 나타나게 된다. 그리고 다른 전기적 신호에서는 산화물이 저저항 상태에서 고저항 상태로 변하게 된다. 이와 같이 산화물이 고저항 상태에서 저저항 상태로 변하는 것을 셋(set)이라고 하며, 반대로 저저항 상태에서 고저항 상태로 변하는 것을 리셋(reset)이라고 한다. 그리고 셋 상태는 저저항 상태를 의미하고 리셋 상태는 고저항 상태를 의미한다. 이와 같은 저항의 스위칭 현상 통해 정보를 기록, 판독하게 된다.In the resistive random access memory, when an appropriate electrical signal is applied in the basic device structure of a metal-oxide-metal (MOM) oxide, a low resistance state is obtained in a high resistance state (HRS). , LRS). In other electrical signals, the oxide is changed from a low resistance state to a high resistance state. The change of the oxide from the high resistance state to the low resistance state is called a set, and the change from the low resistance state to the high resistance state is called a reset. The set state means a low resistance state and the reset state means a high resistance state. Through this switching phenomenon, the information is recorded and read.
이와 같은 저항변화 현상을 나타내는 소자를 기존의 다이나믹 랜덤 액세스 메모리와 같이 트랜지스터를 스위칭 소자로 사용하여 집적한 경우는 상전이 랜덤 액세스 메모리와 매우 유사한 구조를 갖게 된다. 그러나 초고집적화에 따른 트랜지스터의 성능 저하 때문에 이와 같은 구조를 사용하는 것보다는 직교막대 어레이 (Cross bar array) 구조를 사용하는 것이 더 바람직하다. When a device exhibiting such a resistance change phenomenon is integrated using a transistor as a switching device like a conventional dynamic random access memory, the phase change has a structure very similar to that of the random access memory. However, it is more preferable to use a cross bar array structure rather than using such a structure due to the deterioration of transistor performance due to ultra high integration.
종래의 저항변화 랜덤 액세스 메모리를 도 1a에 나타내었다. 도 1a에 도시된 바와 같이 종래의 저항변화 랜덤 액세스 메모리(100)는 직교하는 전극(110, 130) 사이에 저항변화층(120)이 구비된 저항변화기록소자(140)가 행 및 열로 정렬되어 있는 형태이다. 그리고 각 저항변화기록소자(140)에 구비된 저항변화층(120)의 저항 상태에 따라, 예컨대 저저항 상태를 "1"로 고저항 상태를 "0"으로 정보를 저장한다. A conventional resistance change random access memory is shown in Fig. 1A. As shown in FIG. 1A, in the conventional resistance change
참조번호 140으로 표시된 저항변화기록소자에 정보를 기록 및 판독하고자 하는 경우에 대해서 살펴본다. 선택된 저항변화기록소자(140)에 정보를 기록하기 위해서는 선택된 저항변화기록소자(140)에 구비된 전극(110, 130)에 저항변화층(120)을 저저항 상태 또는 고저항 상태로 변경시키기 위한 전압을 인가한다. 그리고 정보를 판독하기 위해서는 선택된 저항변화기록소자(140)에 구비된 전극(110, 130) 사이에 판독을 위한 전압을 인가한 다음, 하나의 전극(110 또는 130)에 흐르는 전류를 측정하는 방법이 이용된다. 즉 전류의 크기가 상대적으로 큰 경우가 저저항 상태로 "1"에 해당되고, 전류의 크기가 상대적으로 작은 경우가 고저항 상태로 "0"에 해당된다. The case where information is recorded and read in the resistance change recording device indicated by
그런데 종래의 저항변화 랜덤 액세스 메모리(100)의 정보를 판독하는 경우, 정보를 판독하고자 선택된 저항변화기록소자(140)에 구비된 저항변화층(120)의 저항상태 외에 다른 저항변화기록소자에 구비된 저항변화층의 저항상태에 영향을 받게 되는 문제점이 있다. 이러한 일 예를 도 1b에 도시하였다.However, when reading the information of the conventional resistance change
참조번호 151로 표시된 고저항 상태의 저항변화층(121)을 구비한 저항변화기록소자의 정보를 판독하고자 하는 경우에 대해서 살펴본다. 정보를 판독하기 위해서, 선택된 저항변화기록소자(151)에 구비된 전극(111, 131) 사이에 판독전압을 인가한다. 예컨대, 참조번호 111로 표시된 전극에 기준 전압인 0V를 인가하고 131로 표시된 전극에 판독전압인 Vread를 인가할 수 있다. 이와 같이 전압을 인가하면 참조번호 170으로 표시된 화살표 방향으로 전류가 흐르고, 이 전류를 측정하여 정보를 판독하게 된다. 선택된 저항변화기록소자(151)에 구비된 저항변화층(121)이 고저항 상태인 경우에는 상대적으로 작은 값의 전류가 측정되어야 정보가 바르게 판독된 것이다. The case where the information of the resistance change recording device having the
그러나 상술한 방법으로 전압을 인가하면, 참조번호 170으로 표시된 화살표 방향 외에 참조번호 180으로 표시된 화살표 방향으로도 전류가 흐르게 된다. 이때, 도 1b에 도시된 바와 같이 주변의 참조번호 152, 153, 154로 표시된 저항변화기록소자에 구비된 저항변화층(122, 123, 124)이 저저항 상태에 있는 경우에는, 참조번호 180으로 표시된 방향으로 흐르는 전류가 참조번호 170으로 표시된 화살표 방향으로 흐르는 전류보다 크게 된다. 따라서 선택된 저항변화기록소자(151)에 구비된 저항변화층(121)이 고저항 상태임에도 상대적으로 큰 값의 전류가 측정되어 저저항 상태로 판독되는 문제점이 있다.However, when the voltage is applied in the above-described manner, the current flows in the arrow direction indicated by
이를 극복하기 위해 도 2a에 도시된 바와 같이 메모리 소자(220)와 스위칭 다이오드(260)가 직렬로 연결된 구조의 저항변화기록소자(240)가 직교하는 전극(210, 230) 사이에 행 및 열로 정렬된 형태의 저항변화 랜덤 액세스 메모리(200)가 연구되고 있다. 메모리 소자(220)에는 도 1a에서 설명한 저항변화층이 구비되어 정보를 기록할 수 있다. 그리고 스위칭 다이오드(260)는 순방향의 전류는 잘 흐르게 하지만 역방향의 전류는 거의 차단하는 특성이 가진다. 따라서 이러한 스위칭 다이오드(260)의 특성을 이용하면 도 1b에 나타낸 문제점이 해결된다. 이를 설명하기 위한 도면을 도 2b에 도시하였다.To overcome this, as shown in FIG. 2A, the resistance
이 경우에도 참조번호 251로 표시된 저항변화기록소자의 정보를 판독하고자 하는 경우에 대해서 살펴본다. 이때 참조번호 251로 표시된 저항변화기록소자에 구비된 메모리 소자(221)는 고저항 상태에 있고, 나머지 저항변화기록소자(252, 253, 254)에 구비된 메모리 소자(222, 223, 224)는 저저항 상태에 있다. 모든 저항변화기록소자(251, 252, 253, 254)에 구비된 스위칭 다이오드(261, 262, 263, 264)는 상부 전극(230)에서 하부 전극(210)으로의 방향이 순방향이 되도록 형성시킨다. Also in this case, the case where the information of the resistance change recording element indicated by
이와 같이 저항변화 랜덤 액세스 메모리가 구성되면, 정보를 판독하고자 하는 저항변화기록소자(251)만을 흐르는 전류(참조번호 270으로 표시된 화살표)는 정보를 판독하고자 하는 저항변화기록소자(251)에 구비된 상부 전극(231)에서 하부 전극(211) 방향으로 흐르므로 스위칭 다이오드(261)가 순방향이 되어 전류의 흐름을 방해하지 않는다. 그러나 참조번호 280으로 표시된 화살표 방향으로 흐르는 전 류는 참조번호 253으로 표시된 저항변화기록소자를 흐를 때 하부 전극(212)에서 상부 전극(232) 방향으로 전류가 흐르므로 스위칭 다이오드(263)가 역방향이 되어 전류가 차단된다. 즉 정보를 판독하고자 하는 저항변화기록소자(251)만을 흐르는 전류(270) 외에 다른 저항변화기록소자(252, 253, 254)를 흐르는 전류(280)는 적어도 하나 이상의 스위칭 다이오드가 역방향이어서(도 2b의 경우는 참조번호 253으로 표시된 저항변화기록소자에 구비된 스위칭 다이오드(263)가 역방향) 다른 저항변화기록소자(252, 253, 254)에 의해 정보를 오독할 우려가 없게 된다.When the resistance change random access memory is constructed as described above, a current (arrow indicated by reference numeral 270) flowing only through the resistance
그러나 이와 같이 하나의 메모리 소자(220)와 하나의 스위칭 다이오드(260)가 직렬로 연결된 구조로 저항변화기록소자(240)를 제조하게 되면, 정보 판독시 주변의 저항변화기록소자에 의해 정보를 오독할 우려는 적어지지만 정보 판독시 판독 전압이 커지게 되는 문제점이 있다. 또한 온/오프(on/off) 전류 비율이 크지 않은 문제점이 있다.However, when the resistance
본 발명이 해결하고자 하는 기술적 과제는 정보 판독시 오류가 발생하지 않게 하면서 낮은 판독 전압에서 높은 온/오프 전류 비율을 갖는 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를 이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리를 제공하는 데 있다.The technical problem to be solved by the present invention is a switching diode used in a resistance change recording device having a high on / off current ratio at a low read voltage while the information is not generated error, and the resistance change recording device and the random resistance change using the same To provide access memory.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 저항변화기록소자에 이용되는 스위칭 다이오드는 반도체층; 상기 반도체층의 일면과 접촉되게 형성되어 상기 반도체층과 쇼트키 접합을 이루며, 전도성 물질로 이루어진 쇼트키 접합층; 상기 반도체층의 타면과 접촉되게 형성되어 상기 반도체층과 오믹 접합을 이루며, 전도성 물질로 이루어진 오믹 접합층;을 구비한다.In order to solve the above technical problem, the switching diode used in the resistance change recording device according to the present invention comprises a semiconductor layer; A Schottky junction layer formed to be in contact with one surface of the semiconductor layer to form a Schottky junction with the semiconductor layer and made of a conductive material; And an ohmic junction layer formed in contact with the other surface of the semiconductor layer to form an ohmic junction with the semiconductor layer and made of a conductive material.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 저항변화기록소자는 저항변화특성을 나타내는 메모리 소자와 스위칭 다이오드가 직렬로 연결되며, 상기 메모리 소자는, 전기적 신호에 의해 전기저항이 변하는 물질로 이루어진 저항변화층; 상기 저항변화층의 일측면에 접촉되게 형성되며, 전도성 물질로 이루어진 제1전도층; 및 상기 저항변화층의 타측면에 접촉되게 형성되며, 전도성 물질로 이루어진 제2전도층;을 구비하고, 상기 스위칭 다이오드는, 반도체 물질로 이루어진 반도체층; 상기 반도체층의 일면과 접촉되게 형성되어 상기 반도체층과 쇼트키 접합을 이루며, 전도성 물질로 이루어진 쇼트키 접합층; 및 상기 반도체층의 타면과 접촉 되게 형성되어 상기 반도체층과 오믹 접합을 이루며, 전도성 물질로 이루어진 오믹 접합층;을 구비한다.In order to solve the above technical problem, the resistance change recording device according to the present invention is connected in series with a memory device and a switching diode exhibiting a resistance change characteristic, the memory device is made of a material whose electrical resistance is changed by an electrical signal Resistance change layer; A first conductive layer formed to contact one side of the resistance change layer and made of a conductive material; And a second conductive layer formed in contact with the other side of the resistance change layer and made of a conductive material, wherein the switching diode comprises: a semiconductor layer made of a semiconductor material; A Schottky junction layer formed to be in contact with one surface of the semiconductor layer to form a Schottky junction with the semiconductor layer and made of a conductive material; And an ohmic junction layer formed in contact with the other surface of the semiconductor layer to form an ohmic junction with the semiconductor layer and made of a conductive material.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 저항변화 랜덤 액세스 메모리는 행 및 열로 정렬되는 저항변화기록소자의 어레이로서, 상기 저항변화기록소자는, 어느 한 방향으로 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 하부 전극; 상기 하부 전극 상에 형성되고, 전기적 신호에 의해 전기저항이 변하는 물질로 이루어진 저항변화층; 상기 저항변화층 상에 형성되고, 전도성 물질로 이루어진 쇼트키 접합층; 상기 쇼트키 접합층 상에 상기 쇼트키 접합층과 쇼트키 접합되도록 형성되고, 반도체 물질로 이루어진 반도체층; 상기 반도체층 상에 상기 반도체층과 오믹 접합되도록 형성되고, 전도성 물질로 이루어진 오믹 접합층; 및 상기 오믹 접합층 상에 상기 하부 전극의 형성방향과 서로 다른 방향으로 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 상부 전극;을 포함하고, 상기 각각의 저항변화기록소자는 인접한 저항변화기록소자와 상기 하부 전극 및 상기 상부 전극을 공유하여 어레이를 이룬다.In order to solve the above technical problem, the resistance change random access memory according to the present invention is an array of resistance change recording elements arranged in rows and columns, wherein the resistance change recording elements are formed in a shape extending in one direction. A lower electrode made of a conductive material; A resistance change layer formed on the lower electrode and made of a material whose electrical resistance is changed by an electrical signal; A Schottky bonding layer formed on the resistance change layer and made of a conductive material; A semiconductor layer formed on the Schottky bonding layer to be Schottky bonded with the Schottky bonding layer, the semiconductor layer comprising a semiconductor material; An ohmic bonding layer formed on the semiconductor layer to be ohmic-bonded with the semiconductor layer and made of a conductive material; And an upper electrode formed on the ohmic junction layer in a shape extending in a direction different from a direction in which the lower electrode is formed, and formed of a conductive material, wherein each of the resistance change recording elements comprises: an adjacent resistance change recording element; The lower electrode and the upper electrode are shared to form an array.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 다른 저항변화 랜덤 액세스 메모리는 행 및 열로 정렬되는 저항변화기록소자의 어레이로서, 상기 저항변화기록소자는, 어느 한 방향으로 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 하부 전극; 상기 하부 전극 상에 형성되고, 전기적 신호에 의해 전기저항이 변하는 물질로 이루어진 저항변화층; 상기 저항변화층 상에 형성되고, 전도성 물질로 이루어진 전도층; 상기 전도층 상에 형성되고, 전도성 물질로 이루어진 오 믹 접합층; 상기 오믹 접합층 상에 상기 오믹 접합층과 오믹 접합되도록 형성되고, 반도체 물질로 이루어진 반도체층; 및 상기 반도체층 상에 상기 하부 전극의 형성방향과 서로 다른 방향으로 길게 뻗은 형상으로 상기 반도체층과 쇼트키 접합되도록 형성되고, 전도성 물질로 이루어진 상부 전극;을 포함하고, 상기 각각의 저항변화기록소자는 인접한 저항변화기록소자와 상기 하부 전극 및 상기 상부 전극을 공유하여 어레이를 이룬다.In order to solve the above technical problem, another resistance change random access memory according to the present invention is an array of resistance change recording elements arranged in rows and columns, wherein the resistance change recording elements are formed in a shape extending in one direction. A lower electrode made of a conductive material; A resistance change layer formed on the lower electrode and made of a material whose electrical resistance is changed by an electrical signal; A conductive layer formed on the resistance change layer and made of a conductive material; An ohmic bonding layer formed on the conductive layer and made of a conductive material; A semiconductor layer formed on the ohmic bonding layer to be ohmic bonded to the ohmic bonding layer, the semiconductor layer being made of a semiconductor material; And an upper electrode formed on the semiconductor layer so as to be schottky bonded to the semiconductor layer in a shape extending in a direction different from a direction in which the lower electrode is formed, the upper electrode made of a conductive material. An array is formed by sharing an adjacent resistance change recording element with the lower electrode and the upper electrode.
본 발명에 따르면, 쇼트키 접합을 이용한 다이오드를 이용함에 따라 순방향 전류와 역방향 전류의 비가 p-n 다이오드를 이용하는 경우보다 커지게 된다. 또한, 이러한 쇼트키 타입의 스위칭 다이오드를 저항변화기록소자에 이용하면, 낮은 판독전압에서도 온/오프 전류비가 커지게 되어 저항변화기록소자에 기록된 정보를 작은 전력으로도 명확하게 판독할 수 있게 된다. 그리고 이러한 쇼트키 타입의 스위칭 다이오드 하나와 메모리 소자 하나가 직렬로 연결된 저항변화기록소자로 저항변화 랜덤 액세스 메모리를 제작하면 직교 막대 어레이를 형성할 수 있으면서도 정보를 오독할 우려가 없게 된다. 또한, 역방향 전압 인가시 누설 전류가 작기 때문에 한 개의 도선에 연결할 수 있는 저항변화기록소자의 개수를 증가시킬 수 있어 저항변롸 랜덤 액세스 메모리의 집적도를 향상시킬 수 있다.According to the present invention, the ratio of the forward current and the reverse current becomes larger than the case of using the p-n diode by using a diode using a Schottky junction. In addition, when the Schottky-type switching diode is used for the resistance change recording element, the on / off current ratio becomes large even at a low read voltage, so that the information recorded in the resistance change recording element can be clearly read even with a small power. . When a resistive random access memory is fabricated using a resistance change recording device in which one Schottky-type switching diode and one memory element are connected in series, an orthogonal bar array can be formed and there is no fear of misreading information. In addition, since the leakage current is small when the reverse voltage is applied, the number of resistance change recording elements that can be connected to one conductor can be increased, thereby improving the integration degree of the resistance change random access memory.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를 이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. Hereinafter, exemplary embodiments of a switching diode, a resistance change recording device using the same, and a resistance change random access memory using the same according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you.
도 3은 본 발명에 따른 저항변화기록소자에 이용되는 스위칭 다이오드에 대한 바람직한 일 실시예를 나타내는 도면이다.3 is a view showing a preferred embodiment of a switching diode used in the resistance change recording element according to the present invention.
도 3을 참조하면, 본 발명에 따른 저항변화기록소자에 이용되는 스위칭 다이오드(300)는 쇼트키 접합층(310), 반도체층(320), 오믹 접합층(330) 및 보호층(340)을 구비한다.Referring to FIG. 3, the switching
쇼트키 접합층(310)은 전도성 물질로 이루어진다. 바람직하게는 일함수(work fucntion)이 큰 백금(Pt), 이리듐(Ir), 루쎄늄(Ru), 금(Au), 오스뮴(Os) 및 레니움(Re) 중 어느 하나 또는 이들의 조합으로 이루어진다. 반도체층(320)은 반도체 물질로 이루어지며, 반도체층(320)의 일면과 쇼트키 접합층(310)은 접촉되게 형성되어 쇼트키 접합을 이룬다. 반도체층(320)은 n형의 전이금속 산화물로 이루어진다. 바람직하게는 산화티타늄(TiO2)으로 이루어진다.The
오믹 접합층(330)은 전도성 물질로 이루어지며, 반도체층(320)의 타면과 접촉되게 형성되어 오믹 접합을 이룬다. 오믹 접합층(330)은 일함수가 작은 (In, Sn)2O3(ITO)로 이루어지는 것이 바람직하다. 이때 ITO로 이루어진 오믹 접합층(330)의 두께는 5 내지 500nm의 범위로 설정된다. ITO로 이루어진 오믹 접합층(330)의 두께가 5nm보다 작게 되면 전체적으로 다이오드 특성이 나타나지 않고 반도체층(320)의 특성에 따라 메모리 또는 커패시턴스가 된다. 그리고 ITO로 이루어진 오믹 접합층(330)의 두께가 500nm보다 크게 되면, 전체적인 다이오드(300)의 크기가 증가되어 바람직하지 않다.The
이때 오믹 접합층(330)과 반도체층(320) 계면의 전위장벽은 낮아서 순방향 전류는 크게 된다. 그리고 쇼트키 접합층(310)과 반도체층(320) 계면의 전위장벽은 커서(예컨대, Pt/TiO2 계면의 전위장벽은 0.55eV), 역방향 전류는 작게 된다.따라서 이러한 스위칭 다이오드(300)는 저항변화기록소자에 이용하기에 적합하다.At this time, the potential barrier between the
보호층(340)은 오믹 접합층(330)을 보호하기 위한 층으로서 도 3에 도시된 바와 같이 반도체층(320)과의 사이에 오믹 접합층(330)이 배치되도록 오믹 접합층(330)의 일면과 접촉되게 형성된다. 보호층(340)은 오믹 접합층(330)이 ITO와 같은 산화물로 이루어진 경우 외부에 노출되면 손상이 발생할 수 있으므로 이를 방지하기 위한 층으로서 전도성 물질로 이루어진다. 바람직하게는 백금, 이리듐, 루쎄늄, 금, 오스뮴 및 레니움 중 어느 하나 또는 이들의 조합으로 이루어진다. 이때 보호층(340)은 공정을 간단하게 하기 위해서, 쇼트키 접합층(310)과 동일한 물질이 이용될 수 있다. 오믹 접합층(330)이 외부에 노출되더라도 손상이 발생하지 않는 경우에는 보호층(340) 없이 스위칭 다이오드가 구성될 수 있다.The
도 4는 본 발명에 따른 저항변화기록소자에 이용되는 스위칭 다이오드와 종래의 스위칭 다이오드의 전압에 따른 전류의 변화를 나타내는 도면이다. 그리고 도 5는 본 발명에 따른 저항변화기록소자에 이용되는 스위칭 다이오드와 종래의 스위칭 다이오드의 전압에 따른 순방향 전류와 역방향 전류의 비를 나타내는 도면이다. 4 is a view showing a change in current according to a voltage of a switching diode and a conventional switching diode used in the resistance change recording device according to the present invention. 5 is a view showing the ratio of the forward current and the reverse current according to the voltage of the switching diode and the conventional switching diode used in the resistance change recording device according to the present invention.
도 4의 참조번호 410으로 표시된 그래프와 도 5의 참조번호 510으로 표시된 그래프는 산화실리콘(SiO2) 기판 상에 백금, ITO, 산화티타늄 및 백금을 순차적으로 적층시켜 제작한 스위칭 다이오드의 특성을 평가한 것이다. 여기서 산화실리콘 기판 상의 백금은 DC 마그네트론 스퍼터링법으로 50nm를 증착한 것이고, 백금 상의 산화티타늄은 250℃에서 플라즈마 강화 원자층증착법(plasma enhanced atomic layer deposition ; PEALD)으로 40nm를 증착한 것이다. 그리고 산화티타늄 상의 ITO는 DC 스퍼터링 마그네트론 스퍼터링법으로 10 내지 20nm를 증착한 것이고, ITO 상의 백금은 DC 마그네트론 스퍼터링법으로 80nm를 증착한 것이다.The graph indicated by
그리고 도 4의 참조번호 420으로 표시된 그래프와 도 5의 참조번호 520으로 표시된 그래프는 종래의 CuO와 InZnO3(IZO)를 접합시킨 p-n 다이오드의 특성을 평가한 것이다.In addition, the graph indicated by
도 4에 도시된 바와 같이, 본 발명에 따른 쇼트키 타입의 스위칭 다이오드의 순방향 전류(410)가 종래의 p-n 다이오드의 순방향 전류(420)에 비해 훨씬 크다는 것을 알 수 있다. 그러나 역방향 전류는 약간 더 클 뿐이다. 이는 산화티타늄과 백금 계면의 전위장벽이 0.55eV로 크기 때문이다. 도 4를 기초로 하여 전압에 따른 순방향 전류와 역방향 전류의 비를 도 5에 도시하였다. 도 5에 도시된 바와 같이, 본 발명에 따른 쇼트키 타입의 스위칭 다이오드의 순방향 전류와 역방향 전류의 비(510)가 종래의 p-n 다이오드의 순방향 전류와 역방향 전류의 비(520)에 비해 모든 전압에서 큼을 알 수 있다. 본 발명에 따른 쇼트키 타입의 스위칭 다이오드는 약 1.1V에서 순방향 전류와 역방향 전류의 비가 약 1.6×104로 가장 큰 값을 나타내는 반면에 종래의 p-n 다이오드는 2V에서도 순방향 전류와 역방향 전류의 비가 약 103밖에 되지 않았다. 이는 저항변화기록소자에 이용되기 위한 스위칭 다이오드로서 본 발명에 따른 쇼트키 타입의 다이오드가 종래의 p-n 다이오드에 비해서 월등하다는 것을 의미한다.As shown in FIG. 4, it can be seen that the forward current 410 of the Schottky type switching diode according to the present invention is much larger than the forward current 420 of the conventional pn diode. But the reverse current is only slightly larger. This is because the potential barrier between the titanium oxide and the platinum interface is 0.55 eV. Based on FIG. 4, the ratio of the forward current and the reverse current according to the voltage is shown in FIG. 5. As shown in FIG. 5, the
도 6은 본 발명에 따른 저항변화기록소자에 대한 바람직한 실시예의 구성을 나타내는 도면이다.Fig. 6 is a diagram showing the configuration of a preferred embodiment of the resistance change recording element according to the present invention.
도 6을 참조하면, 본 발명에 따른 저항변화기록소자(600)는 저항변화 특성을 나타내는 메모리 소자(610)와 쇼트키 타입의 스위칭 다이오드(620)가 직렬로 연결된 구조이다. 그리고 저항변화특성을 나타내는 메모리 소자(610)의 일 예를 도 7에 나타내었다.Referring to FIG. 6, the resistance
도 7을 참조하면, 저항변화특성을 나타내는 메모리 소자(610)는 제1전도층(710), 저항변화층(720) 및 제2전도층(730)을 구비한다.Referring to FIG. 7, the
제1전도층(710)은 전도성 물질로 이루어진다. 바람직하게는 백금, 이리듐, 루쎄늄, 금, 오스뮴 및 레니움 중 어느 하나 또는 이들의 조합으로 이루어진다. The first
저항변화층(720)은 제1전도층(710)의 일면에 접촉되게 형성되며 전기적 신호에 의해 전기저항이 변하는 물질로 이루어진다. 전기적 신호에 의해 전기 저항이 변하는 물질로 저항변화층(720)은 페로브스카이트(perovskite), 전이금속 산화물 및 칼코제나이드계 물질 중 적어도 어느 하나가 이용된다. 저항변화층(720)은 TiO2, NiO, HfO2, Al2O3, ZrO2, ZnO, Ta2O5 및 Nb2O5와 같은 이성분계 물질과 SrTiO3, HfAlO, HfSiO 및 HfTiO와 같은 삼성분계 물질 중 어느 하나 또는 이들의 조합으로 형성될 수 있다. 또한 저항변화층(720)은 Cu가 도핑된 SiO2, Ag가 도핑된 SiO2, Cu가 도핑된 Ge-Se-Te화합물, Ag가 도핑된 Ge-Se-Te화합물, CuOx계 저항변화 물질 중 어느 하나 또는 이들의 조합으로 형성될 수 있다. The
제2전도층(730)은 제1전도층(710)과의 사이에 저항변화층(720)이 배치되도록 저항변화층(720)의 일면과 접촉되게 형성되며 전도성 물질로 이루어진다. 바람직하게는 백금, 이리듐, 루쎄늄, 금, 오스뮴 및 레니움 중 어느 하나 또는 이들의 조합으로 이루어진다. 제2전도층(730)은 공정을 간단하게 하기 위해 제1전도층(710)과 동일한 물질이 이용될 수 있다.The second
쇼트키 타입의 스위칭 다이오드(620)는 도 3에서 설명한 바와 같이 쇼트키 접합층(310), 반도체층(320) 및 오믹 접합층(330)을 구비한다.The schottky
상술한 바와 같이 본 발명에 따른 저항변화기록소자(600)는 메모리 소자(610)와 쇼트키 타입의 스위칭 다이오드(620)가 직렬로 연결된 구조이다. 따라서 직렬로 연결된 형태에 의해 두 형태의 저항변화기록소자(600)가 가능하다. 즉 제2전도층(730)(또는 제1전도층(710))과 쇼트키 접합층(310)이 직렬로 연결되는 경우와 제2전도층(730)(또는 제1전도층(710))과 오믹 접합층(330)이 직렬로 연결되는 경우에 의해 두 형태의 저항변화기록소자(600)가 가능하다. As described above, the resistance
이에 따른 두 형태의 저항변화기록소자(600)를 각각 도 8a 및 도 8b에 나타내었다. 도 8a는 제2전도층(730)과 오믹 접합층(330)이 직렬로 연결되는 경우이다. 그리고 도 8b는 제2전도층(730)과 쇼트키 접합층(310)이 직렬로 연결되는 경우이다. 도 8a 및 도 8b에서는 제2전도층(730)과 오믹 접합층(330) 및 쇼트키 접합층(310) 중 어느 하나가 연결되는 경우에 대해서 도시하고 설명하나 이에 한정되는 것은 아니고 제1전도층(710)과 오믹 접합층(330) 및 쇼트키 접합층(310) 중 어느 하나가 연결되는 경우도 마찬가지이다.Accordingly, two types of resistance
도 8a에 도시된 바와 같이 제2전도층(730)과 오믹 접합층(330)이 직렬로 연결되는 경우에는 저항변화기록소자(810)는 제1전도층(710), 저항변화층(720), 제2전도층(730), 오믹 접합층(330), 반도체층(320) 및 쇼트키 접합층(310)이 순차적으로 적층된 구조를 갖는다. 그리고 도 8b에 도시된 바와 같이 제2전도층(730)과 쇼트키 접합층(310)이 직렬로 연결되는 경우에는 제2전도층(730)과 쇼트키 접합층(310)은 일체로 형성될 수 있다. 따라서 도 8b에 도시된 저항변화기록소자(820)는 제1전도층(710), 저항변화층(720), 일체로 연결된 제2전도층-쇼트키 접합층(730, 310), 반도체층(320) 및 오믹 접합층(330)이 순차적으로 적층된 구조를 갖는다. 이때 상술한 바와 같이 오믹 접합층(330)이 외부로 노출되어 손상의 우려가 있으므로 오믹 접합층(330)의 상부에 오믹 접합층(330)을 보호할 수 있는 보호층(도면 미도시)을 더 구비할 수 있다. 여기서 보호층은 도 3에서 도시하고 설명한 보호층(340)과 동일하다.As shown in FIG. 8A, when the second
이상에서 제2전도층(730)이 오믹 접합층(330) 및 쇼트키 접합층(310) 중 어느 하나와 직렬로 연결되는 경우에 대해서 도시하고 설명하였으나, 제1전도층(710)이 오믹 접합층(330) 및 쇼트키 접합층(310) 중 어느 하나와 직렬로 연결되는 경우도 이와 유사하다.In the above, the case in which the second
도 9는 본 발명에 따른 저항변화기록소자와 종래의 저항변화기록소자의 전압에 따른 전류의 변화를 나타내는 도면이다. 그리고 도 10은 본 발명에 따른 저항변화기록소자와 종래의 저항변화기록소자의 전압에 따른 온/오프 전류 비율을 나타낸 도면이다.9 is a view showing a change in current according to the voltage of the resistance change recording element and the conventional resistance change recording element according to the present invention. 10 is a view showing the on / off current ratio according to the voltage of the resistance change recording device and the conventional resistance change recording device according to the present invention.
도 9의 참조번호 910, 920으로 표시된 그래프와 도 10의 참조번호 1010으로 표시된 그래프는 제1전도층과 제2전도층이 백금이고 저항변화층이 산화티타늄인 메모리 소자와 도 4 및 도 5에서 설명한 본 발명에 따른 쇼트키 타입의 스위칭 다이오드를 직렬로 연결한 저항변화기록소자의 특성을 평가한 것이다. 여기서 메모리소자에 이용되는 백금은 DC 마그네트론 스퍼터링법에 의해 증착한 것이고, 저항변화층인 산화티타늄은 250℃에서 PEALD법으로 40nm를 증착한 것이다.The graphs indicated by
그리고 도 9의 참조번호 930, 940으로 표시된 그래프와 도 10의 참조번호 1020으로 표시된 그래프는 제1전도층과 제2전도층이 백금이고 저항변화층이 산화니켈(NiO)인 메모리 소자와 도 4 및 도 5에서 설명한 종래의 p-n 다이오드를 직렬로 연결한 종래의 저항변화기록소자의 특성을 평가한 것이다.In addition, the graphs indicated by
도 9에 도시된 바와 같이, 순방향의 전압이 인가된 경우 본 발명에 따른 저항변화기록소자의 고저항 상태(920)와 저저항 상태(910)가 종래의 저항변화기록소 자의 고저항 상태(940)와 저저항 상태(930)에 비해 큰 전류가 흐르는 것을 알 수 있다. 그리고 역방향의 전압이 인가된 경우 본 발명에 따른 저항변화기록소자의 고저항 상태(920)와 저저항 상태(910)가 종래의 저항변화기록소자의 고저항 상태(940)와 저저항 상태(930)에 비해 작은 전류가 흐르는 것을 알 수 있다. 따라서 본 발명에 따른 저항변화기록소자의 순방향 전류와 역방향 전류의 비가 종래의 저항변화기록소자에 비해 훨씬 크게 된다. 따라서 본 발명에 따른 저항변화기록소자가 어레이를 이루어 저항변화 랜덤 액세스 메모리를 형성했을 경우, 정보 판독시 인접 저항변화기록소자에 의해 오류가 발생할 가능성이 적어지게 된다.As shown in FIG. 9, when the forward voltage is applied, the
도 9를 기초로 하여 전압에 따른 저저항 상태와 고저항 상태의 전류의 비(온/오프 전류비)를 도 10에 도시하였다. 도 10에 도시된 바와 같이, 본 발명에 따른 저항변화기록소자의 온/오프 전류비(1010)가 종래의 저항변화기록소자의 온/오프 전류비(1020)에 비해 훨씬 크다는 것을 알 수 있다. 뿐만 아니라, 본 발명에 따른 저항변화기록소자의 경우는 1V보다 작은 전압에서도 100배 이상의 온/오프 전류비를 나타낸 반면에 종래의 저항변화기록소자의 경우에는 2.4V에서도 20배 정도의 온/오프 전류비를 나타내었다. 이는 본 발명에 따른 저항변화기록소자가 작은 판독 전압에서도 명확하게 정보를 판독할 수 있다는 것을 의미한다.Based on FIG. 9, the ratio (on / off current ratio) of the current in the low resistance state and the high resistance state according to the voltage is shown in FIG. 10. As shown in FIG. 10, it can be seen that the on / off
도 11는 본 발명에 따른 저항변화 랜덤 액세스 메모리의 바람직한 일 실시예의 개략적인 구성을 나타내는 도면이다.FIG. 11 is a diagram illustrating a schematic configuration of a preferred embodiment of a resistance change random access memory according to the present invention.
도 11를 참조하면, 본 발명에 따른 저항변화 랜덤 액세스 메모리(1100)는 도 8a에 도시된 저항변화기록소자(810)가 행 및 열로 정렬된 어레이를 이루어 형성된 다. Referring to FIG. 11, the resistance change
저항변화기록소자(810)는 하부 전극(1110), 저항변화층(1120), 전도층(1130), 오믹 접합층(1140), 반도체층(1150) 및 상부 전극(1160)이 순차적으로 적층된 형태이다. 이러한 저항변화기록소자(810)는 도 8a에 도시된 저항변화기록소자(810)에 대응된다. 하부 전극(1110), 저항변화층(1120), 전도층(1130), 오믹 접합층(1140), 반도체층(1150) 및 상부 전극(1160)은 도 8a의 제1전도층(710), 저항변화층(720), 제2전도층(730), 오믹 접합층(330), 반도체층(320) 및 쇼트키 접합층(310)에 각각 대응된다. The resistance
이때 상부 전극(1160)은 하부 전극(1110)의 형성방향과 서로 다른 방향으로 길게 뻗은 형상으로 형성된다. 바람직하게는 하부 전극(1110)의 형성방향과 상부 전극(1160)의 형성방향이 직교하게 형성된다.In this case, the
그리고 각각의 저항변화기록소자에 구비된 하부 전극 및 상부 전극은 다른 저항변화기록소자와 하부 전극 및 상부 전극을 공유하여 어레이를 형성한다. 예컨대 참조번호 810a로 표시된 저항변화기록소자에 구비된 하부 전극(1110)은 참조번호 810b, 810c로 표시된 저항변화기록소자와 연결된다. 따라서 참조번호 810a, 810b, 810c로 표시된 저항변화기록소자들은 하부 전극(1110)을 공유하게 된다. 그리고 참조번호 810a로 표시된 저항변화기록소자에 구비된 상부 전극(1160)은 참조번호 810d, 810e로 표시된 저항변화기록소자와 연결된다. 즉 참조번호 810a, 810d, 810e로 표시된 저항변화기록소자들은 상부 전극(1160)을 공유하게 된다.The lower electrode and the upper electrode provided in each resistance change recording element share the lower electrode and the upper electrode with another resistance change recording element to form an array. For example, the
그리고 모든 저항변화기록소자(810)에 구비된 저항변화층(1120)의 특성이 동 일하도록 모든 저항변화기록소자(810)에서 저항변화층(1120)은 동일한 물질과 동일한 두께로 형성된다.The
이상의 설명에서 본 발명에 따른 저항변화 랜덤 액세스 메모리에 구비된 저항변화기록소자가 도 8a에 도시된 저항변화기록소자에 대응되는 경우에 대하여 도시하고 설명하였으나, 저항변화기록소자가 도 8b에 도시된 저항변화기록소자에 대응되는 경우도 유사하다. 본 발명에 따른 저항변화 랜덤 액세스 메모리에 구비된 저항변화기록소자가 도 8b에 도시된 저항변화기록소자에 대응되는 경우의 저항변화기록소자는 하부 전극, 저항변화층, 쇼트키 접합층, 반도체층, 오믹 접합층 및 상부 전극을 구비한다. 그리고 하부 전극, 저항변화층, 쇼트키 접합층, 반도체층 및 오믹 접합층은 도 8b에 도시된 제1전도층(710), 저항변화층(720), 일체로 연결된 제2전도층-쇼트키 접합층(730, 310), 반도체층(320) 및 오믹 접합층(330)에 대응된다. 이외에 하부 전극과 상부 전극의 구성은 도 11에서 상술한 바와 동일하다.In the above description, the case where the resistance change recording element provided in the resistance change random access memory according to the present invention corresponds to the resistance change recording element shown in FIG. 8A is illustrated and described. However, the resistance change recording element is shown in FIG. 8B. The same applies to the resistance change recording element. When the resistance change recording element included in the resistance change random access memory according to the present invention corresponds to the resistance change recording element shown in FIG. 8B, the resistance change recording element includes a lower electrode, a resistance change layer, a Schottky junction layer, and a semiconductor layer. And an ohmic bonding layer and an upper electrode. The lower electrode, the resistance change layer, the Schottky junction layer, the semiconductor layer, and the ohmic junction layer may include a first
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.Although the preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the specific preferred embodiments described above, and the present invention belongs to the present invention without departing from the gist of the present invention as claimed in the claims. Various modifications can be made by those skilled in the art, and such changes are within the scope of the claims.
도 1a는 종래의 저항변화 랜덤 액세스 메모리의 구조를 개략적으로 나타내는 사시도이다.1A is a perspective view schematically illustrating a structure of a conventional resistance change random access memory.
도 1b는 종래의 저항변화 랜덤 액세스 메모리에 있어서, 정보 판독시 오류가 발생하는 과정을 개략적으로 나타내는 도면이다.FIG. 1B schematically illustrates a process in which an error occurs when reading information in a conventional resistance change random access memory.
도 2a는 종래의 하나의 메모리 소자와 하나의 스위칭 다이오드가 직렬로 연결된 저항변화 랜덤 액세스 메모리의 구조를 개략적으로 나타내는 사시도이다.2A is a perspective view schematically illustrating a structure of a resistive random access memory in which a conventional memory device and a switching diode are connected in series.
도 2b는 종래의 하나의 메모리 소자와 하나의 스위칭 다이오드가 직렬로 연결된 저항변화 랜덤 액세스 메모리에 있어서, 정보 판독시 오류가 발생하지 않는 과정을 개략적으로 나타내는 도면이다.FIG. 2B is a diagram schematically illustrating a process in which an error does not occur when reading information in a conventional resistance change random access memory in which one memory element and one switching diode are connected in series.
도 3은 본 발명에 따른 저항변화기록소자에 이용되는 스위칭 다이오드에 대한 바람직한 일 실시예의 개략적인 구성을 나타내는 도면이다.3 is a view showing a schematic configuration of a preferred embodiment of a switching diode used in the resistance change recording element according to the present invention.
도 4는 본 발명에 따른 저항변화기록소자에 이용되는 스위칭 다이오드와 종래의 스위칭 다이오드의 전압에 따른 전류의 변화를 나타내는 도면이다.4 is a view showing a change in current according to a voltage of a switching diode and a conventional switching diode used in the resistance change recording device according to the present invention.
도 5는 본 발명에 따른 저항변화기록소자에 이용되는 스위칭 다이오드와 종래의 스위칭 다이오드의 전압에 따른 순방향 전류와 역방향 전류의 비를 나타내는 도면이다.5 is a view showing a ratio of the forward current and the reverse current according to the voltage of the switching diode and the conventional switching diode used in the resistance change recording device according to the present invention.
도 6은 본 발명에 따른 저항변화기록소자의 바람직한 일 실시예의 개략적인 구성을 나타내는 블록도이다.6 is a block diagram showing a schematic configuration of a preferred embodiment of a resistance change recording element according to the present invention.
도 7은 본 발명에 따른 저항변화기록소자에 구비된 메모리 소자의 일 예를 개략적으로 나타낸 도면이다.7 is a view schematically showing an example of a memory device provided in the resistance change recording device according to the present invention.
도 8a는 본 발명에 따른 저항변화기록소자의 바람직한 일 실시예의 개략적인 구성을 나타내는 도면이다.Fig. 8A is a diagram showing a schematic configuration of a preferred embodiment of the resistance change recording element according to the present invention.
도 8b는 본 발명에 따른 저항변화기록소자의 바람직한 다른 실시예의 개략적인 구성을 나타내는 도면이다.Fig. 8B is a diagram showing the schematic arrangement of another preferred embodiment of the resistance change recording element according to the present invention.
도 9는 본 발명에 따른 저항변화기록소자와 종래의 저항변화기록소자의 전압에 따른 전류의 변화를 나타내는 도면이다.9 is a view showing a change in current according to the voltage of the resistance change recording element and the conventional resistance change recording element according to the present invention.
도 10은 본 발명에 따른 저항변화기록소자와 종래의 저항변화기록소자의 전압에 따른 온/오프(on/off) 전류 비율을 나타낸 도면이다.10 is a view showing an on / off current ratio according to the voltage of the resistance change recording device and the conventional resistance change recording device according to the present invention.
도 11은 본 발명에 따른 저항변화 랜덤 액세스 메모리의 바람직한 일 실시예의 개략적인 구성을 나타내는 도면이다.FIG. 11 is a diagram illustrating a schematic configuration of a preferred embodiment of a resistance change random access memory according to the present invention.
Claims (28)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080023843A KR100976424B1 (en) | 2008-03-14 | 2008-03-14 | Switching diode for resistance switching element and resistance switching element and resistance random access memory using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080023843A KR100976424B1 (en) | 2008-03-14 | 2008-03-14 | Switching diode for resistance switching element and resistance switching element and resistance random access memory using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090098443A KR20090098443A (en) | 2009-09-17 |
| KR100976424B1 true KR100976424B1 (en) | 2010-08-17 |
Family
ID=41357521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080023843A KR100976424B1 (en) | 2008-03-14 | 2008-03-14 | Switching diode for resistance switching element and resistance switching element and resistance random access memory using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100976424B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11605428B2 (en) | 2020-01-14 | 2023-03-14 | Samsung Electronics Co., Ltd. | Vertical nonvolatile memory device including memory cell string |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI473209B (en) * | 2009-12-09 | 2015-02-11 | Univ Nat Taiwan Science Tech | Method of fabricating resistance memory |
| KR101384517B1 (en) * | 2012-01-05 | 2014-04-11 | 인텔렉추얼디스커버리 주식회사 | Memristor-based logic and memory devices and method of manufacturing the same |
| KR101999342B1 (en) | 2012-09-28 | 2019-07-12 | 삼성전자주식회사 | Resistive switching element and memory device including the same |
| WO2020045845A1 (en) * | 2018-08-31 | 2020-03-05 | 한양대학교 산학협력단 | Two-terminal phase-change memory device and operation method therefor |
| KR102193691B1 (en) * | 2018-08-31 | 2020-12-21 | 삼성전자주식회사 | Two terminal phase change memory element and operation method thereof |
| CN109888094A (en) * | 2019-03-06 | 2019-06-14 | 天津理工大学 | A kind of gating tube device and preparation method thereof based on doping type titanium oxide |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080031668A (en) * | 2005-05-09 | 2008-04-10 | 쌘디스크 3디 엘엘씨 | Nonvolatile memory cell comprising a diode and a resistance-switching material |
| WO2008140979A1 (en) | 2007-05-09 | 2008-11-20 | Intermolecular, Inc. | Resistive-switching nonvolatile memory elements |
| KR20080105979A (en) * | 2007-05-30 | 2008-12-04 | 삼성전자주식회사 | Resistive random access memory device |
| KR20090014007A (en) * | 2007-08-03 | 2009-02-06 | 삼성전자주식회사 | Schottky diode and memory device comprising the same |
-
2008
- 2008-03-14 KR KR1020080023843A patent/KR100976424B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080031668A (en) * | 2005-05-09 | 2008-04-10 | 쌘디스크 3디 엘엘씨 | Nonvolatile memory cell comprising a diode and a resistance-switching material |
| WO2008140979A1 (en) | 2007-05-09 | 2008-11-20 | Intermolecular, Inc. | Resistive-switching nonvolatile memory elements |
| KR20080105979A (en) * | 2007-05-30 | 2008-12-04 | 삼성전자주식회사 | Resistive random access memory device |
| KR20090014007A (en) * | 2007-08-03 | 2009-02-06 | 삼성전자주식회사 | Schottky diode and memory device comprising the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11605428B2 (en) | 2020-01-14 | 2023-03-14 | Samsung Electronics Co., Ltd. | Vertical nonvolatile memory device including memory cell string |
| US11894053B2 (en) | 2020-01-14 | 2024-02-06 | Samsung Electronics Co., Ltd. | Vertical nonvolatile memory device including memory cell string |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090098443A (en) | 2009-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5154138B2 (en) | Variable resistance random access memory device with n + interface layer | |
| US8933429B2 (en) | Using multi-layer MIMCAPs in the tunneling regime as selector element for a cross-bar memory array | |
| KR100718155B1 (en) | Non-volatile memory device using two oxide layer | |
| KR101176542B1 (en) | Nonvolatile memory device and memory array | |
| US8889492B2 (en) | Bipolar multistate nonvolatile memory | |
| US8525142B2 (en) | Non-volatile variable resistance memory device and method of fabricating the same | |
| US8125021B2 (en) | Non-volatile memory devices including variable resistance material | |
| US9397141B2 (en) | Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks | |
| US9177998B2 (en) | Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array | |
| KR100976424B1 (en) | Switching diode for resistance switching element and resistance switching element and resistance random access memory using the same | |
| US8586978B2 (en) | Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device | |
| US8023318B2 (en) | Resistance memory element, phase change memory element, resistance random access memory device, information reading method thereof, phase change random access memory device, and information reading method thereof | |
| KR20130097139A (en) | Composition of memory cell with resistance-switching layers | |
| WO2007023569A1 (en) | Nonvolatile semiconductor storage device and its write method | |
| JPWO2007046144A1 (en) | Resistance memory element and nonvolatile semiconductor memory device | |
| US20150137062A1 (en) | Mimcaps with quantum wells as selector elements for crossbar memory arrays | |
| KR20110072921A (en) | Memory device and method of operating the same | |
| US9680092B2 (en) | Current selectors formed using single stack structures | |
| US20170062522A1 (en) | Combining Materials in Different Components of Selector Elements of Integrated Circuits | |
| JP6092696B2 (en) | Memory cell using variable resistance element | |
| KR101320875B1 (en) | Resistive random access memory device and method of manufacturing the same | |
| KR101079662B1 (en) | Resistance random access memory and method for recording and read-out of information in resistance random access memory | |
| KR100998256B1 (en) | Vertical nonvolatile memory device and method for fabricating the same | |
| KR20080040734A (en) | Nonvolatile semiconductor storage device and its write method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130806 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150730 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160212 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 8 |