KR100975076B1 - 레이아웃 면적을 최소화하는 멀티 인덕터 및 이를 포함하는고주파 집적회로 - Google Patents

Abstract

레이아웃 면적을 최소화하는 멀티 인덕터 및 이를 포함하는 고주파 집적회로가 개시된다. 본 발명의 멀티 인덕터 및 이를 포함하는 고주파 집적회로에서는, 제1 인덕터의 제1 메탈층과 제2 인덕터의 제2 메탈층은 중첩적으로 레이아웃되거나, 그 중심축이 교호적(alternatively)으로 배치된다. 이에 따라, 레이아웃 면적이 현저히 감소될 수 있다. 또한, 이러한 제1 및 제2 인덕터는 서로 비중첩적인 액티브 타이밍으로 동작한다. 이에 따라, 제1 인덕터와 제2 인덕터 사이에 발생될 수 있는 비정상적인 영향이 최소화되며, 본 발명의 멀티 인덕터 및 이를 포함하는 고주파 집적회로의 정상적인 동작이 가능하게 된다.

Description

레이아웃 면적을 최소화하는 멀티 인덕터 및 이를 포함하는 고주파 집적회로{MULTI INDUCTOR WITH MINIMIZED LAYOUT AREA and HIGH FREQUENCY INTEGRATED CIRCUIT having the same}

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.

도 1은 본 발명의 일실시예에 따른 멀티 인덕터 및 이를 포함하는 고주파 집적회로를 개념적으로 설명하기 위한 도면이다.

도 2는 도 1의 인덕터 레이아웃 영역의 예를 나타내는 도면이다.

도 3은 도 2의 A-A'선의 단면을 나타내는 도면이다.

도 4는 도 1의 제1 수동블락과 제2 수동블락이 서로 비중첩적인 액티브 타이밍으로 동작함을 설명하기 위한 도면이다.

도 5는 도 1의 인덕터 레이아웃 영역의 레이아웃의 다른 예를 나타내는 다른 도면이다.

본 발명은 레이아웃 면적이 최소화되는 멀티 인덕터(Inductor) 및 이를 포함하는 고주파 집적회로에 관한 것으로서, 특히 서로 비중첩되는 액티브 타이밍으로 동작하는 멀티 인덕터 및 이를 포함하는 고주파 집적회로에 관한 것이다.

최근, 이동통신기술이 발달하면서 RFIC 등의 고주파 집적회로에 대한 수요가 크게 증가하고 있다. 이때, 인덕터(Inductor)는 고주파 집적회로에서 임피던스 매칭 또는 로드단, 공진기능을 위해 없어서는 아니되는 중요한 소자로서, 저잡음 증폭기, 전력 증폭기, 주파수 혼합기, 오실레이터 등에 사용되며, 큰 레이아웃 면적을 차지하는 소자 중의 하나이다. 종래의 고주파 집적회로의 구성에서는, 인덕터가 외장형 부품으로 채택되어 왔다. 그러나, 최근에는, 가격을 낮추고 성능을 개선시키기 위하여 인덕터가 내장되는 고주파 집적회로가 주류를 이룬다. 그리고, 하나의 고주파 집적회로에는, 다수개의 인덕터들 즉, 멀티 인덕터가 내장되기도 한다.

한편, 최근의 통신 칩은 여러 다른 주파수와 다른 통신 방식을 하나의 칩으로 집적하여 개발되는 경향을 보이고 있다. 일례로, 무선랜의 IEEE 802.11a, b, g의 경우, 802.11b는 2.4G 대역에서 DSSS 방식을 사용하고 802.11g는 2.4GHz 대역에서 OFDM 방식을 사용하며 802.11a는 5.2G 대역에서 OFDM 방식을 사용하는데, 주파수 및 통신 방식이 다른 세가지 통신 시스템이 하나의 칩으로 구현되어 시장에 출시되고 있다. 또 다른 예로 유럽식 휴대전화 칩의 경우, 주파수가 다른 GSM, EDGE, WCDMA, HSDPA 등이 하나의 칩으로 구현되고 있다. 그리고, 이러한 통신 칩을 사용하는 실제 응용 제품 사용에서는 칩 내 다수의 통신 시스템 중에서 하나만 사용하 는 것이 일반적이다. 즉, 동시에 사용되지 않는 다수의 통신 시스템이 시장의 요구에 따라 하나의 칩에 구현되고 있다. 이때, 하나의 칩내에 집적된 각 통신 시스템은 서로 동시에 동작되지 않도록 구성된다.

그런데, 기존의 기술에 따른 고주파 집적회로에서는, 다수개의 인덕터들이 서로 별개로 레이아웃되며, 이에 따라 레이아웃 면적이 크게 증가된다. 이는 고주파 집적회로의 소형화 및 저가격화에 큰 문제점으로 작용한다.

따라서, 레이아웃 면적이 최소화되는 멀티 인덕터 및 이를 포함하는 고주파 집적회로가 요구된다.

따라서, 본 발명의 목적은 레이아웃 면적을 최소화하는 멀티 인덕터 및 이를 포함하는 고주파 집적회로를 제공하는 데 있다.

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 제1 수동블락 및 제2 수동블락을 포함하는 고주파 집적회로에 관한 것이다. 본 발명의 고주파 집적회로는 상기 제1 수동블락에 포함되며, 제1 메탈층으로 이루어지는 제1 메인파트를 포함하여 형성되는 제1 인덕터로서, 상기 제1 메인파트는 상기 제1 인덕터의 1/2을 초과하여 형성하는 상기 제1 인덕터로서, 소정의 인덕터 레이아웃 영역에 형성되는 상기 제1 인덕터; 및 상기 제2 수동블락에 포함되며, 제2 메탈층으로 이루어지는 제2 메인파트를 포함하여 형성되는 제2 인덕터로서, 상기 제2 메인파트는 상기 제2 인덕터의 1/2을 초과하여 형성하는 상기 제2 인덕터로서, 상기 인덕터 레이아웃 영역에 형성되는 제2 인덕터를 구비한다. 그리고, 상기 인덕터 레이아웃 영역은 상기 제1 메인파트의 제1 메탈층의 중심축과 상기 제2 메인파트의 제2 메탈층의 중심축이 교호적으로 배치되는 단면을 포함한다. 그리고, 상기 제1 수동블락과 상기 제2 수동블락은 서로 비중첩적인 액티브 동작 타이밍을 가진다.

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 다른 일면도 제1 수동블락 및 제2 수동블락을 포함하는 고주파 집적회로에 관한 것이다. 본 발명의 고주파 집적회로는 상기 제1 수동블락에 포함되며, 제1 메탈층으로 이루어지는 제1 메인파트를 포함하여 형성되는 제1 인덕터로서, 상기 제1 메인파트는 상기 제1 인덕터의 1/2을 초과하여 형성하는 상기 제1 인덕터로서, 소정의 인덕터 레이아웃 영역에 형성되는 상기 제1 인덕터; 및 상기 제2 수동블락에 포함되며, 제2 메탈층으로 이루어지는 제2 메인파트를 포함하여 형성되는 제2 인덕터로서, 상기 제2 메인파트는 상기 제2 인덕터의 1/2을 초과하여 형성하는 상기 제2 인덕터로서, 상기 인덕터 레이아웃 영역에 형성되는 제2 인덕터를 구비한다. 상기 제1 메인파트의 제1 메탈층과 상기 제2 메인파트의 제2 메탈층은 서로 중첩되어 레이아웃된다. 그리고, 상기 제1 수동블락과 상기 제2 수동블락은 서로 비중첩적인 액티브 동작 타이밍을 가진다.

상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 일면은 멀티 인덕터에 관한 것이다. 본 발명의 멀티 인덕터는 제1 메탈층으로 이루어지는 제1 메인파트를 포함하여 형성되는 제1 인덕터로서, 상기 제1 메인파트는 상기 제1 인덕터의 1/2을 초과하여 형성하는 상기 제1 인덕터로서, 소정의 인덕터 레이아웃 영역에 형성되는 상기 제1 인덕터; 및 제2 메탈층으로 이루어지는 제2 메인파트를 포함하여 형성되는 제2 인덕터로서, 상기 제2 메인파트는 상기 제2 인덕터의 1/2을 초과하여 형성하는 상기 제2 인덕터로서, 상기 인덕터 레이아웃 영역에 형성되는 상기 제2 인덕터를 구비한다. 상기 제1 인덕터와 상기 제2 인덕터는 서로 비중첩적인 액티브 동작 타이밍을 가지며,, 상기 인덕터 레이아웃 영역은 상기 제1 메인파트의 제1 메탈층의 중심축과 상기 제2 메인파트의 제2 메탈층의 중심축이 교호적으로 배치되는 단면을 포함한다.

상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일면은 멀티 인덕터에 관한 것이다. 본 발명의 멀티 인덕터는 제1 메탈층으로 이루어지는 제1 메인파트를 포함하여 형성되는 제1 인덕터로서, 상기 제1 메인파트는 상기 제1 인덕터의 1/2을 초과하여 형성하는 상기 제1 인덕터로서, 소정의 인덕터 레이아웃 영역에 형성되는 상기 제1 인덕터; 및 제2 메탈층으로 이루어지는 제2 메인파트를 포함하여 형성되는 제2 인덕터로서, 상기 제2 메인파트는 상기 제2 인덕터의 1/2을 초과하여 형성하는 상기 제2 인덕터로서, 상기 인덕터 레이아웃 영역에 형성되는 상기 제2 인덕터를 구비한다. 상기 제1 인덕터와 상기 제2 인덕터는 서로 비중첩적인 액티브 동작 타이밍을 가지며, 상기 제1 메인파트의 제1 메탈층과 상기 제2 메인파트의 제2 메탈층은 서로 중첩되어 레이아웃된다.

본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.

도 1은 본 발명의 일실시예에 따른 멀티 인덕터 및 이를 포함하는 고주파 집적회로를 개념적으로 설명하기 위한 도면이다. 도 1을 참조하면, 본 발명의 멀티 인턱터는 제1 인덕터(110)와 제2 인덕터(210)를 포함한다.

이때, 상기 제1 인덕터(110)와 상기 제2 인덕터(210)는 각각 본 발명의 고주파 집적회로에 포함되는 제1 수동블락(100)과 제2 수동블락(200)에 포함된다. 그리고, 본 명세서에서는, 상기 제1 인덕터(110)와 상기 제2 인덕터(210) 모두는 '인덕터 레이아웃 영역(ARIND)'에 형성되며, 멀티 인덕터를 구성한다. 그리고, 본 실시예에서, 상기 제1 인덕터(110)는 제1 수동블락(100) 내의 회로에 연결되며, 상기 제2 인덕터(210)는 제2 수동블락(200) 내의 회로에 연결된다.

도 2는 도 1의 인덕터 레이아웃 영역의 예를 나타내는 도면이다.

도 2를 참조하면, 상기 제1 인덕터(110)의 메인파트는 제1 메탈층(LAY1)으로 형성되고, 상기 제2 인덕터(210)의 메인파트는 제2 메탈층(LAY2)으로 형성된다. 상기 '메인파트'는 해당 인덕터의 1/2을 초과하여 형성하는 것으로서, 본 실시예에서는, 해당 인덕터의 대부분을 형성한다.

바람직하기로는, 상기 제1 인덕터(110)의 보조파트는 제2 메탈층(LAY2)으로 형성되고, 상기 제2 인덕터(210)의 보조파트는 제1 메탈층(LAY1)으로 형성된다. 상기 '보조파트'는 해당 인덕터의 1/2 미만을 형성하는 것으로서, 본 실시예에서는, 해당 인덕터의 메인파트의 레이아웃이 겹쳐지는 것을 방지하기 위하여 사용된다(참조번호 310, 320 및 그의 확대부분 참조).

그리고, 상기 제1 인덕터(110)와 상기 제2 인덕터(210)의 보조파트는 제1 메탈층(LAY1) 또는 제2 메탈층(LAY2)이 아닌 별도의 메탈층으로 구성될 수 있음은 당업자에게는 자명한 사실이다.

도 3은 도 2의 A-A'선의 단면을 나타내는 도면이다. 도 3을 참조하면, 상기 제1 인덕터(110)의 메인파트를 형성하는 제1 메탈층(LAY1)의 중심축(pa1 내지pa4)과 상기 제2 인덕터(210)의 메인파트를 형성하는 제2 메탈층(LAY2)의 중심축(pb1 내지pb4)이 교호적(alternatively)으로 배치된다.

이와 같이, 상기 제1 인덕터(110)의 메인파트의 제1 메탈층(LAY1)의 중심축(pa1 내지pa4)과 상기 제2 인덕터(210)의 메인파트의 제2 메탈층(LAY2)의 중심축(pb1 내지pb4)으로 교호적(alternatively)으로 배치됨으로 인하여, 레이아웃 면적이 현저히 감소될 수 있다.

한편, 본 발명에 있어서, 상기 제1 수동블락(100)과 상기 제2 수동블락(200)은 서로 비중첩적인 액티브 타이밍으로 동작한다. 다시 기술하면, 본 발명에 있어서, 상기 제1 수동블락(100)과 상기 제2 수동블락(200)에 각각 포함되는 상기 제1 인덕터(110)와 상기 제2 인덕터(210)는, 도 4에 도시되는 바와 같이, 서로 비중첩적인 액티브 타이밍으로 동작한다. 이는 상기 제1 인덕터(110)와 상기 제2 인덕 터(210) 사이에 발생될 수 있는 비정상적인 영향을 최소화하기 위함이다. 이에 따라, 본 발명의 멀티 인덕터 및 이를 포함하는 고주파 집적회로의 정상적인 동작이 가능하게 된다.

도 5는 도 1의 인덕터 레이아웃 영역의 레이아웃의 다른 예를 나타내는 다른 도면으로서, 도 2의 변형예이다.

도 5의 예에 따른 인덕터 레이아웃 영역에서는, 도 2의 예에 따른 인덕터 레이아웃 영역과는 달리, 상기 제1 인덕터(110)의 제1 메인파트의 제1 메탈층과 상기 제2 메인파트의 제2 메탈층은 서로 중첩되어 레이아웃된다.(도 5의 d1 내지 d6 참조)

이와 같이, 상기 제1 인덕터(110)의 메인파트의 제1 메탈층(LAY1)과 상기 제2 인덕터(210)의 메인파트의 제2 메탈층(LAY2)이 서로 중첩되어 레이아웃됨으로써, 레이아웃 면적이 현저히 감소될 수 있다.

또한, 도 5의 예에서도, 상기 제1 수동블락(100)과 상기 제2 수동블락(200)은 서로 비중첩적인 액티브 동작 타이밍을 가진다.

한편, 도 1의 상기 제1 수동블락(100)과 상기 제2 수동블락(200)은 공진수단, 로딩 수단, 매칭수단, 부하 등의 다양한 회로들의 형태로 구현될 수 있다.

하나의 예에서는, 상기 제1 수동블락(100)은 제1 주파수로 발진하는 제1 발진신호를 생성하는 제1 전압제어발진기이며, 상기 제2 수동블락(200)은 상기 제1 주파수와 상이한 제2 주파수로 발진하는 제2 발진신호를 생성하는 제2 전압제어발진기이다.

다른 하나의 예에서는, 상기 제1 수동블락(100)은 제1 내부신호를 수신하여 외부로 제공되는 제1 통신신호를 생성하는 제1 통신 송신기이며, 상기 제2 수동블락(200)은 제2 내부신호를 수신하여 외부로 제공되는 제2 통신신호를 생성하는 제2 통신 송신기이다.

또 다른 하나의 예에서는, 상기 제1 수동블락(100)은 외부로부터 제공되는 제1 통신신호를 수신하여 제1 내부신호로 생성하는 통신 수신기이며, 상기 제2 수동블락(200)은 제2 내부신호를 수신하여 외부로 제공되는 제2 통신신호를 생성하는 통신 송신기이다.

상기와 같은 본 발명의 멀티 인덕터 및 이를 포함하는 고주파 집적회로에서는, 제1 인덕터의 제1 메탈층과 제2 인덕터의 제2 메탈층은 중첩적으로 레이아웃되거나, 그 중심축이 교호적(alternatively)으로 배치된다. 이에 따라, 레이아웃 면적이 현저히 감소될 수 있다. 또한, 이러한 제1 및 제2 인덕터는 서로 비중첩적인 액티브 타이밍으로 동작한다. 이에 따라, 제1 인덕터와 제2 인덕터 사이에 발생될 수 있는 비정상적인 영향이 최소화되며, 본 발명의 멀티 인덕터 및 이를 포함하는 고주파 집적회로의 정상적인 동작이 가능하게 된다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들면, 본 명세서에서는, 제1 메탈층과 제2 메탈층을 포함하는 멀티 인덕터가 도시되고 기술되었다. 그러나, 본 발명의 멀티 인덕터 및 이를 포함하는 고주파 집적회로는 3개 이상의 메탈층을 포함하여 구현될 수 있음은 당업자에게는 자명한 사실이다. 이 경우, 상기 제1 메탈층과 제2 메탈층은 단면도에서 상부에 위치하는 2개의 메탈층으로 하는 것이 바람직함 또한, 당업자에게는 자명하다.

따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (6)

1. 제1 수동블락 및 제2 수동블락을 포함하는 고주파 집적회로에 있어서,

   상기 제1 수동블락에 포함되며, 제1 메탈층으로 이루어지는 제1 메인파트를 포함하여 형성되는 제1 인덕터로서, 상기 제1 메인파트는 상기 제1 인덕터의 1/2을 초과하여 형성하는 상기 제1 인덕터로서, 소정의 인덕터 레이아웃 영역에 형성되는 상기 제1 인덕터; 및

   상기 제2 수동블락에 포함되며, 제2 메탈층으로 이루어지는 제2 메인파트를 포함하여 형성되는 제2 인덕터로서, 상기 제2 메인파트는 상기 제2 인덕터의 1/2을 초과하여 형성하는 상기 제2 인덕터로서, 상기 인덕터 레이아웃 영역에 형성되는 제2 인덕터를 구비하며,

   상기 인덕터 레이아웃 영역은

   상기 제1 메인파트의 제1 메탈층의 중심축과 상기 제2 메인파트의 제2 메탈층의 중심축이 교호적으로 배치되는 단면을 포함하며,

   상기 제1 수동블락과 상기 제2 수동블락은

   서로 비중첩적인 액티브 동작 타이밍을 가지는 것을 특징으로 하는 고주파 집적회로.
2. 제1 항에 있어서,

   상기 제1 인덕터의 1/2 미만을 형성하는 제1 보조파트는 상기 제2 메탈층으 로 형성되며,

   상기 제2 인덕터의 1/2 미만을 형성하는 제2 보조파트는 상기 제1 메탈층으로 형성되는 것을 특징으로 하는 고주파 집적회로.
3. 제1 수동블락 및 제2 수동블락을 포함하는 고주파 집적회로에 있어서,

   상기 제1 수동블락에 포함되며, 제1 메탈층으로 이루어지는 제1 메인파트를 포함하여 형성되는 제1 인덕터로서, 상기 제1 메인파트는 상기 제1 인덕터의 1/2을 초과하여 형성하는 상기 제1 인덕터로서, 소정의 인덕터 레이아웃 영역에 형성되는 상기 제1 인덕터; 및

   상기 제2 수동블락에 포함되며, 제2 메탈층으로 이루어지는 제2 메인파트를 포함하여 형성되는 제2 인덕터로서, 상기 제2 메인파트는 상기 제2 인덕터의 1/2을 초과하여 형성하는 상기 제2 인덕터로서, 상기 인덕터 레이아웃 영역에 형성되는 제2 인덕터를 구비하며,

   상기 제1 메인파트의 제1 메탈층과 상기 제2 메인파트의 제2 메탈층은

   서로 중첩되어 레이아웃되며,

   상기 제1 수동블락과 상기 제2 수동블락은

   서로 비중첩적인 액티브 동작 타이밍을 가지는 것을 특징으로 하는 고주파 집적회로.
4. 제3 항에 있어서,

   상기 인덕터 레이아웃 영역은

   상기 제1 메인파트의 제1 메탈층의 중심축과 상기 제2 메인파트의 제2 메탈층의 중심축이 교호적으로 배치되는 단면을 포함하는 것을 특징으로 하는 고주파 집적회로.
5. 멀티 인덕터에 있어서,

   제1 메탈층으로 이루어지는 제1 메인파트를 포함하여 형성되는 제1 인덕터로서, 상기 제1 메인파트는 상기 제1 인덕터의 1/2을 초과하여 형성하는 상기 제1 인덕터로서, 소정의 인덕터 레이아웃 영역에 형성되는 상기 제1 인덕터; 및

   제2 메탈층으로 이루어지는 제2 메인파트를 포함하여 형성되는 제2 인덕터로서, 상기 제2 메인파트는 상기 제2 인덕터의 1/2을 초과하여 형성하는 상기 제2 인덕터로서, 상기 인덕터 레이아웃 영역에 형성되는 상기 제2 인덕터를 구비하며,

   상기 제1 인덕터와 상기 제2 인덕터는

   서로 비중첩적인 액티브 동작 타이밍을 가지며,

   상기 인덕터 레이아웃 영역은

   상기 제1 메인파트의 제1 메탈층의 중심축과 상기 제2 메인파트의 제2 메탈층의 중심축이 교호적으로 배치되는 단면을 포함하는 것을 특징으로 하는 멀티 인덕터.
6. 멀티 인덕터에 있어서,

   제1 메탈층으로 이루어지는 제1 메인파트를 포함하여 형성되는 제1 인덕터로서, 상기 제1 메인파트는 상기 제1 인덕터의 1/2을 초과하여 형성하는 상기 제1 인덕터로서, 소정의 인덕터 레이아웃 영역에 형성되는 상기 제1 인덕터; 및

   제2 메탈층으로 이루어지는 제2 메인파트를 포함하여 형성되는 제2 인덕터로서, 상기 제2 메인파트는 상기 제2 인덕터의 1/2을 초과하여 형성하는 상기 제2 인덕터로서, 상기 인덕터 레이아웃 영역에 형성되는 상기 제2 인덕터를 구비하며,

   상기 제1 인덕터와 상기 제2 인덕터는

   서로 비중첩적인 액티브 동작 타이밍을 가지며,

   상기 제1 메인파트의 제1 메탈층과 상기 제2 메인파트의 제2 메탈층은

   서로 중첩되어 레이아웃되는 것을 특징으로 하는 멀티 인덕터.

Images