KR100969608B1 - The method for reducing a leakage current of the nitride compound semiconductor device - Google Patents
The method for reducing a leakage current of the nitride compound semiconductor device Download PDFInfo
- Publication number
- KR100969608B1 KR100969608B1 KR1020080017069A KR20080017069A KR100969608B1 KR 100969608 B1 KR100969608 B1 KR 100969608B1 KR 1020080017069 A KR1020080017069 A KR 1020080017069A KR 20080017069 A KR20080017069 A KR 20080017069A KR 100969608 B1 KR100969608 B1 KR 100969608B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- leakage current
- substrate
- oxide film
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- -1 nitride compound Chemical class 0.000 title description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- 238000009832 plasma treatment Methods 0.000 claims abstract description 11
- 238000001459 lithography Methods 0.000 claims abstract description 10
- 238000001465 metallisation Methods 0.000 claims abstract description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 230000009467 reduction Effects 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000003085 diluting agent Substances 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 2
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 235000011149 sulphuric acid Nutrition 0.000 claims description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 2
- 229910002601 GaN Inorganic materials 0.000 abstract description 22
- 229910002704 AlGaN Inorganic materials 0.000 abstract description 12
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 19
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- CMIHHWBVHJVIGI-UHFFFAOYSA-N gadolinium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Gd+3].[Gd+3] CMIHHWBVHJVIGI-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Abstract
본 발명은 질화물 반도체 소자의 누설전류 감소 방법에 관한 것으로서, GaN, AlGaN/GaN의 금속-반도체 정류성 접합에서 금속과 반도체 사이의 역방향 누설전류를 줄이거나 금속-절연막-반도체 구조에서 누설전류를 줄이거나, 고립된 GaN 또는 AlGaN/GaN의 활성층 사이에 흐르는 누설전류를 줄이는 방법을 제공함에 그 특징적인 목적이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for reducing the leakage current of a nitride semiconductor device, wherein the reverse leakage current between a metal and a semiconductor is reduced in a metal-semiconductor rectifier junction of GaN, AlGaN / GaN, or a leakage current is reduced in a metal-insulator-semiconductor structure. It is a characteristic object of the present invention to provide a method for reducing leakage current flowing between active layers of isolated GaN or AlGaN / GaN.
이러한 목적을 달성하기 위한 본 발명은, 기판에 다층금속을 형성하고 열처리하여 소스 및 드레인의 저항성 접촉을 형성하는 제 1 단계; 리소그래피 및 금속증착 방법을 이용하여 금속 게이트를 형성하는 제 2 단계; 및 진공 챔버에서 기판의 표면을 N2O 플라즈마 처리하는 제 3 단계; 를 포함한다.The present invention for achieving this object, the first step of forming a multilayer metal on the substrate and heat treatment to form a resistive contact of the source and drain; A second step of forming a metal gate using a lithography and metal deposition method; And N 2 O plasma treatment of the surface of the substrate in the vacuum chamber; It includes.
게이트 누설전류, 갈륨질화물 반도체, 고이동도 트랜지스터 Gate Leakage Current, Gallium Nitride Semiconductor, High Mobility Transistor
Description
본 발명은 갈륨이 함유된 질화막 표면의 누설전류를 줄이기 위한 반도체 소자의 제조공정에 관한 것으로서, 더욱 상세하게는 AlGaN/GaN 또는 GaN으로 이루어진 활성층들 사이의 누설전류와, AlGaN/GaN 위에 형성된 정류성 금속과 저항성 금속 사이의 누설전류가 N2O, 또는 O2 플라즈마를 이용한 표면 처리를 통해 현저히 감소되어 소자의 특성이 개선되는, 질화물 반도체 소자의 누설전류 감소 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing process of a semiconductor device for reducing a leakage current on the surface of a nitride film containing gallium. The leakage current between the metal and the resistive metal is significantly reduced through the surface treatment using N 2 O, or O 2 plasma to improve the characteristics of the device, the present invention relates to a method for reducing leakage current of a nitride semiconductor device.
일반적으로, AlGaN/GaN의 이종접합은 매우 높은 전자밀도와 이동도 특성을 갖는 이차원전자 층을 형성할 수 있어 고전력, 고주파에서 동작하는 고전자 이동 트랜지스터(High Electron Mobility Transistor: HEMT)에 많이 이용되며 GaN는 이들 트랜지스터와 광소자제작을 위한 기반층으로 많이 이용된다. In general, heterojunctions of AlGaN / GaN can be used for high-electron mobility transistors (HEMTs) operating at high power and high frequency because they can form two-dimensional electron layers with very high electron density and mobility characteristics. GaN is widely used as a base layer for manufacturing these transistors and optical devices.
그러나, GaN 또는 AlGaN/GaN 구조를 이용하여 소자를 제작할 경우, 노출된 기판의 표면 상태에 의한 누설전류와 기생효과로 안정한 특성을 나타내기 어렵다.However, when the device is manufactured using a GaN or AlGaN / GaN structure, it is difficult to exhibit stable characteristics due to leakage current and parasitic effects due to the surface state of the exposed substrate.
이러한 문제점을 극복하기 위하여, 종래에는 노출된 영역에 보호막을 증착하는 방법이 많이 이용되고 있다. SiO2 보호막 증착은 누설전류 뿐 아니라 표면 trap으로 인한 효과를 개선하였으며 Sc2O3, MgO 등의 박막도 특성의 개선을 나타내었고 AlGaN, 또는 GaN의 직접 산화막 성장과 같은 또 다른 보호막의 형성 방법도 효과적으로 특성을 개선하였다.In order to overcome this problem, a method of depositing a protective film on an exposed area is conventionally used. The deposition of SiO 2 protective films not only improved the leakage current, but also the effects of surface traps, and improved the properties of thin films such as Sc 2 O 3 and MgO. Effectively improved the properties.
이러한 박막의 증착과 함께 종래의 기술에서는 화학적인 방법으로 기판 표면을 처리하거나 N2 플라즈마 또는 F플라즈마 등으로 표면을 처리하여 특성을 개선하였다. In addition to the deposition of such a thin film in the prior art by treating the surface of the substrate by a chemical method or by treating the surface with N2 plasma or F plasma to improve the properties.
그러나, 이는 누설전류의 충분한 감소가 이루어지지 않거나, 박막의 형성에 따른 박막의 증착, 리소그래피와 식각공정 같은 추가 공정이 필요한 문제점이 있었다. 또한, N2O 플라즈마 처리하여 기판의 표면 상태를 개선한 뒤 금속을 증착하여 저항성접촉의 향상을 꾀하기도 하였으나, 저항성 접촉 형성 후에 나타나는 누설전류를 감소시키기에는 한계가 있었다.However, this does not have a sufficient reduction of the leakage current, or there is a problem that additional processes such as thin film deposition, lithography and etching process according to the formation of the thin film is required. In addition, although the surface condition of the substrate was improved by N 2 O plasma treatment, metal was deposited to improve the ohmic contact, but there was a limit to reducing the leakage current appearing after the ohmic contact was formed.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, GaN, AlGaN/GaN의 금속-반도체 정류성 접합에서 금속과 반도체 사이의 역방향 누설전류를 줄이거나 금속-절연막-반도체 구조에서 누설전류를 줄이거나, 고립된 GaN 또는 AlGaN/GaN의 활성층 사이에 흐르는 누설전류를 줄이는 방법을 제공함에 그 특징적인 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and it is possible to reduce the reverse leakage current between a metal and a semiconductor in a metal-semiconductor rectifying junction of GaN, AlGaN / GaN, or to reduce the leakage current in a metal-insulating film-semiconductor structure. Its purpose is to provide a method for reducing leakage current flowing between active layers of isolated GaN or AlGaN / GaN.
본 발명은 질화물 반도체 소자의 누설전류 감소 방법에 관한 것으로서, 기판에 다층금속을 형성하고 열처리하여 소스 저항성금속 및 드레인 저항성금속을 형성하는 제 1 단계; 리소그래피 및 금속증착 방법을 이용하여 금속 게이트를 형성하는 제 2 단계; 및 진공 챔버에서 기판의 표면을 N2O 플라즈마 처리하는 제 3 단계; 를 포함한다. The present invention relates to a method for reducing leakage current of a nitride semiconductor device, the method comprising: forming a multi-layered metal on a substrate and performing heat treatment to form a source resistive metal and a drain resistive metal; A second step of forming a metal gate using a lithography and metal deposition method; And N 2 O plasma treatment of the surface of the substrate in the vacuum chamber; It includes.
바람직하게 상기 제 3 단계에서, 상기 기판을 700°C 이내의 온도로 가열하여 플라즈마 처리하는 것을 특징으로 한다.Preferably in the third step, the substrate is characterized in that the plasma treatment by heating to a temperature within 700 ° C.
또한 바람직하게 상기 제 3 단계에서, 상기 기판의 표면을 산소를 함유한 가스로 플라즈마 처리하는 것을 특징으로 한다.Also preferably, in the third step, the surface of the substrate is plasma treated with a gas containing oxygen.
또한 바람직하게 상기 제 3 단계 이후에, 상기 플라즈마에 노출된 영역을 표면처리 하는 단계; 를 더 포함하는 것을 특징으로 한다.Also preferably, after the third step, surface treating the area exposed to the plasma; It characterized in that it further comprises.
그리고 바람직하게 상기 플라즈마에 노출된 영역을, BOE, HCl, H2SO4, HNO3, NaOH, HF, KOH의 희석액으로 처리하는 것을 특징으로 한다.And preferably, the area exposed to the plasma, characterized in that the treatment with a dilution of BOE, HCl, H2SO4, HNO3, NaOH, HF, KOH.
한편, 본 발명은 질화물 반도체 소자의 누설전류 감소 방법에 관한 것으로서, 기판에 다층금속을 형성하고 열처리하여 소스 저항성금속 및 드레인 저항성금속을 형성하는 제 1 단계; 진공 챔버에서 기판의 표면을 N2O 플라즈마 처리하는 제 2 단계; 게이트 산화막을 증착하는 제 3 단계; 상기 3단계를 통해 증착된 산화막 위에 금속 게이트를 형성하는 제 4 단계; 및 전압을 인가할 수 있도록 저항성 접촉 부위의 산화막을 제거하는 제 5 단계; 를 포함한다.On the other hand, the present invention relates to a method for reducing the leakage current of a nitride semiconductor device, the first step of forming a multi-layer metal on the substrate and heat treatment to form a source resistive metal and drain resistive metal; Performing a N 2 O plasma treatment on the surface of the substrate in the vacuum chamber; A third step of depositing a gate oxide film; A fourth step of forming a metal gate on the oxide film deposited through the third step; And a fifth step of removing the oxide film of the ohmic contact portion to apply a voltage. It includes.
바람직하게 상기 게이트 산화막은, SiH4와 N2O의 혼합가스로 형성된 실리콘 산화막인 것을 특징으로 한다.Preferably, the gate oxide film is a silicon oxide film formed of a mixed gas of SiH 4 and N 2 O.
또한 바람직하게 상기 게이트 절연막은, MgO, NiO, TiO, TaO, Al2O3, Gd2O3, SrO3 중 어느 하나인 것을 특징으로 한다. Also preferably, the gate insulating film is any one of MgO, NiO, TiO, TaO, Al 2 O 3, Gd 2 O 3, and SrO 3.
또한 바람직하게 상기 제 2 단계에서, 상기 기판을 700°C 이내의 온도로 가열하여 플라즈마 처리하는 것을 특징으로 한다.Also preferably in the second step, the substrate is heated to a temperature within 700 ° C. characterized in that for plasma treatment.
그리고 바람직하게 상기 제 2 단계에서, 상기 기판의 표면을 산소를 함유한 가스로 플라즈마 처리하는 것을 특징으로 한다.Preferably, in the second step, the surface of the substrate is plasma treated with a gas containing oxygen.
상기와 같은 본 발명에 따르면, 갈륨함유 질화물반도체 기판의 표면에 형성된 금속전극을 이용한 소자들의 전극사이에 흐르는 원하지 않는 누설전류의 흐름이 억제되어 트랜지스터의 게이트 누설전류를 현저히 줄일 수 있으며 소자들간 분리층의 누설전류도 크게 줄일 수 있는 효과가 있다. According to the present invention as described above, the unwanted leakage current flowing between the electrodes of the elements using the metal electrode formed on the surface of the gallium-containing nitride semiconductor substrate can be suppressed to significantly reduce the gate leakage current of the transistor and the separation layer between the elements It is also possible to greatly reduce the leakage current.
본 발명의 구체적 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.Specific features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings. In the meantime, when it is determined that the detailed description of the known functions and configurations related to the present invention may unnecessarily obscure the subject matter of the present invention, it should be noted that the detailed description is omitted.
이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
본 발명에 따른 질화물 반도체 소자의 누설전류 감소 방법에 관하여 도 1 내지 도 6 을 참조하여 설명하면 다음과 같다. A method of reducing a leakage current of a nitride semiconductor device according to the present invention will be described with reference to FIGS. 1 to 6.
도 1 및 도 2 는 본 발명의 제 1 실시예에 따른 AlGaN/GaN 구조의 HEMT의 제조 공정에서 누설전류를 감소시키는 방법에 관한 흐름도로서, 도시된 바와 같이 (a) 기판(S) 상부에 전도성을 갖지 않는 양질의 단결정 GaN층(110)을 성장시키고(S110), Al을 함유한 30nm의 얇은 AlGaN층(120)을 성장시켜 이차원 전자층이 형성되도록 한다(S120). 본 실시예에서, 상기 기판(S)을 사파이어 기판으로 설정하겠으나, 본 발명이 이에 한정되지 않는 바, GaN을 성장시킬 수 있는 SiC 또는 Si 기판으로 설정 가능하다. 1 and 2 are flowcharts illustrating a method of reducing a leakage current in a manufacturing process of an HEGA having an AlGaN / GaN structure according to a first embodiment of the present invention. The single-
이후, (b) 리소그래피 및 건식식각 방법을 이용하여 상기 기판에서 소자가 제작될 활성층 영역을 형성하고(S130), 상기 활성층 영역에 리소그래피 및 금속증착 방법을 이용하여 다층금속을 형성하고 열처리하여 소스 저항성금속(130) 및 드레인 저항성 금속(140)을 형성한다(S140). 본 실시예에서 상기 저항성금속은 Ti/Al/Ni/Au 다층금속으로 설정하겠으나, 본 발명이 이에 한정되지 않는 바, 저항성을 나타내는 다양한 금속접합들이 이용될 수 있다. Thereafter, (b) forming an active layer region in which the device is to be fabricated on the substrate by using lithography and dry etching (S130), and forming a multilayer metal by using a lithography and metal deposition method on the active layer and then heat-treating it. The
이후, (c) 리소그래피 및 금속증착 방법을 이용하여 Ni/Au의 금속 게이트(150)를 형성하고(S150), (d) 유도결합플라즈마 장치를 이용하여 기판을 200°C의 온도로 가열한 상태에서 10초간 플라즈마를 처리한다(S160). 본 실시예에서, 기판 가열온도 및 가열시간을 각각 200°C 및 10초로 설정하였으나, 본 발명이 이에 한정되지 않는 바, 누설 정도에 따라 온도는 저항성 금속접촉과 정류성 금속접촉 특성이 손상되지 않는 700°C 이내에서, 시간은 공정 가능한 범위 내에서 적절히 설정하여 이용할 수 있다.Thereafter, (c) a
상기 (d) 단계는 누설전류를 줄이기 위한 공정으로서, N2O가 15sccm 흐르는 상태에서 진공챔버가 10mTorr가 되도록 하고 챔버에 부착된 유도결합플라즈마 장치를 이용한다. 본 실시예에서, N2O 플라즈마가 형성되도록 하는 플라즈마 형성 장치로 유도결합을 이용한 플라즈마 형성 장치 뿐 아니라 용량결합을 이용한 플라즈마 형성장치, 이들의 결합에 의한 플라즈마 형성장치가 모두 이용될 수 있으며, 가스는 산소 플라즈마가 형성될 수 있는 조건을 모두 이용할 수 있다. 이때, 기판의 가열은 기판 표면의 반응이 활발히 일어나도록 하는데 있으므로 플라즈마의 상태에 따라 상온에서부터 게이트 금속 특성의 저하가 일어나지 않는 온도 범위에서 사용이 가능하며 플라즈마 처리 시간은 기판의 가열 온도와 플라즈마의 상태에 따라 달리할 수 있다. Step (d) is a process for reducing the leakage current, the vacuum chamber is 10mTorr in the state of flowing NscO 15sccm and using an inductively coupled plasma device attached to the chamber. In the present embodiment, the plasma forming apparatus using inductive coupling, as well as the plasma forming apparatus using capacitive coupling, and the plasma forming apparatus using a combination thereof may be used as the plasma forming apparatus for forming the N 2 O plasma. All conditions under which plasma can be formed can be used. At this time, the heating of the substrate causes the reaction of the surface of the substrate to be active, so it can be used in a temperature range where the gate metal properties do not decrease from room temperature depending on the state of the plasma, and the plasma treatment time is the heating temperature of the substrate and the state of plasma. It can vary depending on.
이후, 6:1 로 희석된 BOE 용액을 이용하여 기판을 1초 동안 표면 처리한 다(S170). 본 실시예에서, 표면 처리하는 용액을 BOE로 설정하겠으나, 본 발명이 이에 한정되지 않는 바, HCl, H2SO4, HNO3, NaOH, HF, KOH와 같은 산 또는 알칼리 용액 또는 이들의 희석액으로 표면 처리 가능하다. Thereafter, the substrate is surface treated for 1 second using the BOE solution diluted to 6: 1 (S170). In the present embodiment, the solution to be surface-treated will be set to BOE, but the present invention is not limited thereto, and may be surface-treated with an acid or alkaline solution such as HCl, H 2 SO 4, HNO 3, NaOH, HF, KOH, or a diluent thereof. .
삭제delete
도 4 및 도 5 는 본 발명의 제 2 실시예에 따른 AlGaN/GaN 구조의 MOSHFET의 제조 공정에서 누설전류를 감소시키는 방법에 관한 흐름도로서, (e) 기판(S) 상부에 전도성을 갖지 않는 양질의 단결정 GaN층(210)을 성장시키고(S210), Al을 함유한 30nm의 얇은 AlGaN층(220)을 성장시켜 이차원 전자층이 형성되도록 한다(S220). 본 실시예에서, 상기 기판(S)을 사파이어 기판으로 설정하겠으나, 본 발명이 이에 한정되지 않는 바, GaN을 성장시킬 수 있는 SiC 또는 Si 기판으로 설정 가능하다. 4 and 5 are flowcharts illustrating a method of reducing leakage current in a manufacturing process of a MOSHFET having an AlGaN / GaN structure according to a second embodiment of the present invention, (e) a good quality having no conductivity on the substrate S; The single
이후, (f) 리소그래피 및 건식식각 방법을 이용하여 상기 기판에서 소자가 제작될 활성층 영역을 형성하고(S230), 상기 활성층 영역에 리소그래피 및 금속증착 방법을 이용하여 다층금속을 형성하고 열처리하여 소스 저항성금속(230) 및 드레인 저항성금속(240)을 형성한다(S240). 본 실시예에서 상기 저항성금속은 Ti/Al/Ni/Au 다층금속으로 설정하겠으나, 본 발명이 이에 한정되지 않는 바, 저항성을 나타내는 다양한 금속접합들이 이용될 수 있다. Subsequently, (f) forming an active layer region on which the device is to be fabricated in the substrate using lithography and dry etching (S230), and forming a multilayer metal using the lithography and metal deposition method in the active layer region and heat-treating them. A
전술한 바와 같이, 상기한 (e) 및 (f) 단계는 제 1 실시예의 (a) 및 (b) 단계와 동일한 단계로서, 동일한 방법으로 형성된다. As described above, steps (e) and (f) described above are the same steps as steps (a) and (b) of the first embodiment, and are formed in the same manner.
이후, (g) 유도결합플라즈마 장치를 이용하여 기판을 200°C의 온도로 가열한 상태에서 5분간 플라즈마를 처리한다(S250). 본 실시예에서, 기판 가열온도 및 가열시간을 각각 200°C 및 5분으로 설정하였으나, 본 발명이 이에 한정되지 않는 바, 누설 정도에 따라 온도는 저항성 금속접촉과 정류성 금속접촉 특성이 손상되지 않는 700°C 이내에서, 시간은 공정 가능한 범위 내에서 적절하게 설정하여 이용할 수 있다. Then, (g) the plasma is treated for 5 minutes while the substrate is heated to a temperature of 200 ° C using an inductively coupled plasma device (S250). In this embodiment, the substrate heating temperature and the heating time are set to 200 ° C. and 5 minutes, respectively, but the present invention is not limited thereto, and the temperature does not impair the resistive metal contact and the rectifier metal contact properties depending on the degree of leakage. Within 700 ° C., time can be used as appropriate within the processable range.
(h) SiH4와 N2O의 혼합가스를 이용한 플라즈마로 20nm의 게이트 산화막(250)을 증착한다(S260). 본 실시예에서, 상기 게이트 산화막(250)으로서 실리콘 산화막을 증착하는 것으로 설정하겠으나, 본 발명이 이에 한정되지 않는 바, 게이트 절연막으로 이용가능한 MgO, NiO, TiO, TaO, Al2O3, Gd2O3, SrO3 등으로 다양하게 증착가능하며, 상기 절연막의 두께는 트랜지스터의 특성을 고려하여 다양하게 설정 가능하다.(h) A 20 nm
상기 (g) 단계는 누설전류를 줄이기 위한 공정으로서, N2O가 15sccm 흐르는 상태에서 진공챔버가 10mTorr가 되도록 하고 챔버에 부착된 유도결합플라즈마 장치를 이용한다. Step (g) is a process for reducing the leakage current, so that the vacuum chamber is 10mTorr in the state of flowing NscO 15sccm and uses an inductively coupled plasma device attached to the chamber.
(i) 증착된 산화막 위에 Ni/Au의 금속 게이트(260)를 형성하고(S270), 전압 을 인가할 수 있도록 저항성 접촉 부위의 산화막을 일부 제거한다(S280).(i) A
삭제delete
지금까지 상술한 바와 같은 본 발명에 따른 질화물 반도체 소자의 누설전류 감소 방법은, N2O, O2와 같이 산소를 함유한 가스를 이용하여 유도결합플라즈마 발생장치 또는 용량결합플라즈마 발생장치를 이용하여 플라즈마를 형성하고, 플라즈마가 형성된 챔버내에서 갈륨함류질화막 반도체 기판을 가열하여 기판 표면이 활성화되도록 하여 표면이 플라즈마와 반응하여 누설전류의 원인이 되는 표면의 상태가 바뀌도록 하는 것을 특징으로 한다. As described above, the method for reducing the leakage current of the nitride semiconductor device according to the present invention includes forming an plasma using an inductively coupled plasma generator or a capacitively coupled plasma generator using an oxygen-containing gas such as N 2 O or O 2. In addition, the gallium nitride film semiconductor substrate is heated in the chamber in which the plasma is formed to activate the surface of the substrate so that the surface reacts with the plasma to change the state of the surface causing the leakage current.
이와 같은 금속과 반도체의 접합으로 형성된 정류성 접합의 두 전극, 즉 정류성 접합 전극과 저항성접촉 전극 사이의 표면에 형성된 전압의 인가에 따라 전도성을 띄게 되는 상태들이 전도성이 없는 상태로 바뀌어 누설전류의 흐름이 제한된다. 또한, 전도성을 띤 두 활성층 사이를 전기적으로 고립시키도록 하는 갈륨함유 질화막의 표면에 존재하는 전압의 인가에 따라 전도성을 띄게 되는 상태들도 상기한 플라즈마 처리를 함에 따라 전도성이 없는 상태로 바뀌어 누설전류의 흐름이 제 한된다. 따라서 갈륨함유 반도체 기판의 표면에 형성된 금속전극을 이용한 소자들의 전극사이에 흐르는 원하지 않는 누설전류의 흐름이 억제되어 다이오드, 트랜지스터와 같은 소자의 특성이 개선된다. The state that becomes conductive according to the application of the voltage formed on the surface between the two electrodes of the rectifying junction formed by the junction of the metal and the semiconductor, that is, the resistive contact electrode, is changed to the non-conductive state, thereby reducing the leakage current. The flow is restricted. In addition, the states that become conductive due to the application of a voltage present on the surface of the gallium-containing nitride film which electrically isolates between the two conductive layers that are conductive also become non-conductive by the plasma treatment, and thus the leakage current. Flow is limited. Accordingly, the flow of unwanted leakage current flowing between the electrodes of the devices using the metal electrodes formed on the surface of the gallium-containing semiconductor substrate is suppressed, thereby improving the characteristics of devices such as diodes and transistors.
그리고, 본 발명에 따른 질화물 반도체 소자의 누설전류 감소 방법은 GaN, AlGaN, InGaN, InAlGaN 등의 갈륨을 함유한 질화물반도체의 표면특성을 개선하는 데 이용할 수 있으며 트랜지스터 뿐 아니라 누설전류를 줄이고자 하는 소자에 모두 적용할 수 있다. In addition, the leakage current reduction method of the nitride semiconductor device according to the present invention can be used to improve the surface characteristics of a nitride semiconductor containing gallium such as GaN, AlGaN, InGaN, InAlGaN, etc. Applicable to both.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다. As described above and described with reference to a preferred embodiment for illustrating the technical idea of the present invention, the present invention is not limited to the configuration and operation as shown and described as described above, it is a deviation from the scope of the technical idea It will be understood by those skilled in the art that many modifications and variations can be made to the invention without departing from the scope of the invention. Accordingly, all such suitable changes and modifications and equivalents should be considered to be within the scope of the present invention.
도 1 및 도 2 는 본 발명의 제 1 실시예에 따른 질화물 반도체 소자의 누설전류 감소 방법에 관한 흐름도. 1 and 2 are flowcharts of a leakage current reduction method of a nitride semiconductor device according to a first embodiment of the present invention.
삭제delete
도 4 및 도 5 는 본 발명의 제 2 실시예에 따른 질화물 반도체 소자의 누설전류 감소 방법에 관한 흐름도. 4 and 5 are flowcharts illustrating a leakage current reducing method of a nitride semiconductor device according to a second exemplary embodiment of the present invention.
삭제delete
** 도면의 주요 부분에 대한 부호의 설명 **** Description of symbols for the main parts of the drawing **
S: 기판 110,210: GaN층 S:
120,220:AlGaN층 130,230: 소스 저항성금속120,220: AlGaN layer 130,230: source resistive metal
140,240: 드레인 저항성금속 150,260: 금속 게이트140,240 drain resistant metal 150,260 metal gate
250: 게이트 산화막250: gate oxide film
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080017069A KR100969608B1 (en) | 2008-02-26 | 2008-02-26 | The method for reducing a leakage current of the nitride compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080017069A KR100969608B1 (en) | 2008-02-26 | 2008-02-26 | The method for reducing a leakage current of the nitride compound semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090091868A KR20090091868A (en) | 2009-08-31 |
| KR100969608B1 true KR100969608B1 (en) | 2010-07-12 |
Family
ID=41209066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080017069A KR100969608B1 (en) | 2008-02-26 | 2008-02-26 | The method for reducing a leakage current of the nitride compound semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100969608B1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101679054B1 (en) | 2010-05-04 | 2016-11-25 | 삼성전자주식회사 | High Electron Mobility Transistor comprising oxygen processed region and method of manufacturing the same |
| US8878246B2 (en) | 2010-06-14 | 2014-11-04 | Samsung Electronics Co., Ltd. | High electron mobility transistors and methods of fabricating the same |
| WO2011163465A2 (en) * | 2010-06-25 | 2011-12-29 | Massachusetts Institute Of Technology | Improving the performance of nitride semiconductor devices |
| KR101830170B1 (en) | 2011-05-17 | 2018-02-21 | 삼성디스플레이 주식회사 | Oxide semiconductor device, method of forming an oxide semiconductor device, and display device having an oxide semiconductor device, method of manufacturing a display device having an oxide semiconductor device |
| KR101596113B1 (en) * | 2014-01-29 | 2016-02-19 | 전북대학교산학협력단 | METAL CONTACT HAVING RESISTANCE CHARACTERISTICS OF GaN SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME |
| CN116387158B (en) * | 2023-04-18 | 2024-02-02 | 山东大学 | Preparation method of high-performance GaN MIS-HEMT |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04250635A (en) * | 1991-01-25 | 1992-09-07 | Nec Corp | Manufacture of two dimensional electron gas field effect transistor |
| JP2003257996A (en) | 2002-02-28 | 2003-09-12 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for manufacturing the same |
-
2008
- 2008-02-26 KR KR1020080017069A patent/KR100969608B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04250635A (en) * | 1991-01-25 | 1992-09-07 | Nec Corp | Manufacture of two dimensional electron gas field effect transistor |
| JP2003257996A (en) | 2002-02-28 | 2003-09-12 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090091868A (en) | 2009-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI500149B (en) | Gan high voltage hfet with passivation plus gate dielectric multilayer structure | |
| CN103681835B (en) | Heterostructure transistors with multiple gate dielectric layers | |
| TWI656644B (en) | Heterostructure power transistor and method of fabricating heterostructure semiconductor device | |
| US8748274B2 (en) | Method for fabricating semiconductor device | |
| TWI450342B (en) | Compound semiconductor device and method of manufacturing the same | |
| TWI515894B (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP7178121B2 (en) | Semiconductor device manufacturing method and use thereof | |
| CN102487079B (en) | Compound semiconductor device and method of manufacturing same | |
| Park et al. | High-Quality ICPCVD $\hbox {SiO} _ {2} $ for Normally Off AlGaN/GaN-on-Si Recessed MOSHFETs | |
| Iwakami et al. | AlGaN/GaN heterostructure field-effect transistors (HFETs) on Si substrates for large-current operation | |
| US8653558B2 (en) | Semiconductor device and method of making | |
| CN103930978B (en) | Field-effect transistor and its manufacture method | |
| WO2007108404A1 (en) | Semiconductor field effect transistor and method for fabricating the same | |
| KR100969608B1 (en) | The method for reducing a leakage current of the nitride compound semiconductor device | |
| JP2011198837A (en) | Semiconductor device and method of manufacturing the same | |
| Xu et al. | 0.2-$\mu {\rm m} $ AlGaN/GaN High Electron-Mobility Transistors With Atomic Layer Deposition ${\rm Al} _ {2}{\rm O} _ {3} $ Passivation | |
| JP2010098076A (en) | Method for manufacturing semiconductor device | |
| JP5685020B2 (en) | Manufacturing method of semiconductor device | |
| US20160013305A1 (en) | Nitride semiconductor device and method for manufacturing nitride semiconductor device | |
| JP2017157589A (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2012033688A (en) | Method of manufacturing semiconductor device | |
| JP5183975B2 (en) | Enhanced mode field effect device and manufacturing method thereof | |
| Zhu et al. | Improvement of electron transport property and on-resistance in normally-OFF Al₂O₃/AlGaN/GaN MOS-HEMTs using post-etch surface treatment | |
| TW201901750A (en) | Method of manufacturing semiconductor device and the semiconductor device | |
| WO2023045046A1 (en) | Gold-free ohmic contact electrode, semiconductor device, and radio-frequency device and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150624 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |