KR100968572B1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR100968572B1
KR100968572B1 KR1020090027103A KR20090027103A KR100968572B1 KR 100968572 B1 KR100968572 B1 KR 100968572B1 KR 1020090027103 A KR1020090027103 A KR 1020090027103A KR 20090027103 A KR20090027103 A KR 20090027103A KR 100968572 B1 KR100968572 B1 KR 100968572B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
insulating substrate
signal line
image
electrode
Prior art date
Application number
KR1020090027103A
Other languages
Korean (ko)
Other versions
KR20090036557A (en
Inventor
송장근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090027103A priority Critical patent/KR100968572B1/en
Publication of KR20090036557A publication Critical patent/KR20090036557A/en
Application granted granted Critical
Publication of KR100968572B1 publication Critical patent/KR100968572B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/13743Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on electrohydrodynamic instabilities or domain formation in liquid crystals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134318Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명에 따른 액정 표시 장치는 제1 절연 기판, 제1 절연 기판 위에 제1 방향으로 형성되어 있는 제1 신호선 및 제2 신호선, 제1 절연 기판 위에 제2 방향으로 형성되어 있으며 제1 및 제2 신호선과 절연되어 교차하고 있는 제3 신호선, 제1 신호선 및 제3 신호선에 연결되어 있는 제1 박막 트랜지스터, 제2 신호선 및 제3 신호선에 연결되어 있는 제2 박막 트랜지스터, 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극, 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극, 제1 절연 기판과 대향하는 제2 절연 기판, 제2 절연 기판 위에 형성되어 있는 기준 전극, 제1 기판과 제2 기판 사이에 주입되어 있는 액정 물질층, 그리고 제1 절연 기판과 제2 절연 기판 중의 적어도 어느 한 기판 위에 형성되어 있으며 제1 화소 전극과 제2 화소 전극을 다수의 소도메인으로 분할하는 도메인 분할 수단을 포함하고, 도메인 분할 수단에 의하여 분할되는 각 도메인의 가장 긴 두 변은 제1 및 제2 게이트선에 대하여 45도를 이루고, 제1 및 제2 화소 전극에 제 1 계조 이하인 계조가 입력될 때, 제1 화소 전극에 대응하는 화면에 제1 이미지가 표시되고, 제2 화소 전극에 대응하는 화면에 블랙(black) 이미지가 표시되며, 제1 이미지의 휘도는 블랙 이미지의 휘도보다 크며, 제1 및 제2 화소 전극에 제1 계조 초과인 계조가 입력될 때, 제1 화소 전극에 대응하는 화면에 제1 이미지가 표시되고, 제2 화소 전극에 대응하는 화면에 제2 이미지가 표시되며, 제1 이미지의 휘도는 제2 이미지의 휘도보다 크며, 제 1 및 제 2 화소 전극에 제 3 신호선을 통해 입력되는 계조는 동일하다.The liquid crystal display according to the present invention is formed on a first insulating substrate, a first signal line and a second signal line formed in a first direction on the first insulating substrate, and a second signal line formed on the first insulating substrate in a second direction. The first thin film transistor connected to the third signal line, the first signal line, and the third signal line that are insulated from and cross the signal line, the second thin film transistor connected to the second signal line and the third signal line, and the first thin film transistor. A first pixel electrode, a second pixel electrode connected to the second thin film transistor, a second insulating substrate facing the first insulating substrate, a reference electrode formed on the second insulating substrate, between the first substrate and the second substrate A liquid crystal material layer injected into the substrate and formed on at least one of the first insulating substrate and the second insulating substrate, and the first pixel electrode and the second pixel electrode are divided into a plurality of small domains. And domain dividing means for dividing, wherein the longest two sides of each domain divided by the domain dividing means forms 45 degrees with respect to the first and second gate lines, and is equal to or less than the first gray level on the first and second pixel electrodes. When grayscales are input, a first image is displayed on a screen corresponding to the first pixel electrode, a black image is displayed on a screen corresponding to the second pixel electrode, and the luminance of the first image is the luminance of the black image. When a gray scale greater than a first gray scale is input to the first and second pixel electrodes, a first image is displayed on a screen corresponding to the first pixel electrode, and a second image is displayed on a screen corresponding to the second pixel electrode. The luminance of the first image is greater than that of the second image, and the gray level input through the third signal line to the first and second pixel electrodes is the same.

액정표시장치, 시인성, 용량성결합 LCD, visibility, capacitive coupling

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}Liquid crystal display {LIQUID CRYSTAL DISPLAY}

본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.

액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전압을 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different voltage to form an electric field to change the arrangement of the liquid crystal molecules, and through this to adjust the transmittance of light to represent the image.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 개구 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다. However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. In order to overcome these disadvantages, various methods for widening the viewing angle have been developed. Among them, liquid crystal molecules are oriented vertically with respect to the upper and lower substrates, and a method of forming a constant opening pattern or forming protrusions on the pixel electrode and the common electrode opposite thereto is performed. This is becoming potent.

개구 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 개구 패턴을 형성하여 이들 개구 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다. As a method of forming the opening pattern, an opening pattern is formed in each of the pixel electrode and the common electrode, and the viewing angle is widened by adjusting the direction in which the liquid crystal molecules lie down using a fringe field formed by the opening patterns. .

돌기를 형성하는 방법은 상하 기판 위에 형성되어 있는 화소 전극과 공통 전극 위에 각각 돌기를 형성해 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.The method of forming the protrusions is a method of controlling the lying direction of the liquid crystal molecules by using the electric field distorted by the protrusions by forming protrusions on the pixel electrode and the common electrode formed on the upper and lower substrates, respectively.

또 다른 방법으로는, 하부 기판 위에 형성되어 있는 화소 전극에는 개구 패턴을 형성하고 상부 기판에 형성되어 있는 공통 전극 위에는 돌기를 형성하여 개구 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이 있다.In another method, an opening pattern is formed on the pixel electrode formed on the lower substrate, and a protrusion is formed on the common electrode formed on the upper substrate, so that the liquid crystal lies down using the fringe field formed by the opening pattern and the protrusion. There is a way to form a domain by controlling.

이러한 다중 도메인 액정 표시 장치는 1:10의 대비비를 기준으로 하는 대비비 기준 시야각이나 계조간의 휘도 반전의 한계 각도로 정의되는 계조 반전 기준 시야각은 전 방향 80°이상으로 매우 우수하다. 그러나 정면의 감마(gamma)곡선과 측면의 감마 곡선이 일치하지 않는 측면 감마 곡선 왜곡 현상이 발생하여 TN(twisted nematic) 모드 액정 표시 장치에 비하여도 좌우측면에서 열등한 시인성을 나타낸다. 예를 들어, 도메인 분할 수단으로 개구부를 형성하는 PVA(patterned vertically aligned) 모드의 경우에는 측면으로 갈수록 전체적으로 화면이 밝게 보이고 색은 흰색 쪽으로 이동하는 경향이 있으며, 심한 경우에는 밝은 계조 사이의 간격 차이가 없어져서 그림이 뭉그러져 보이는 경우도 발생한다. 그런데 최근 액정 표시 장치가 멀티 미디어용으로 사용되면서 그림을 보거나 동영상을 보는 일이 증가하면서 시인성이 점점 더 중요시되고 있다. In such a multi-domain liquid crystal display, the gray scale inversion reference viewing angle defined as a contrast ratio reference viewing angle based on a contrast ratio of 1:10 or a limit angle of luminance inversion between gray scales is excellent, more than 80 ° in all directions. However, a side gamma curve distortion phenomenon occurs in which the front gamma curve and the side gamma curve do not coincide with each other, thereby inferior visibility in the left and right sides compared to the TN (twisted nematic) mode liquid crystal display. For example, in the patterned vertically aligned (PVA) mode in which openings are formed by domain dividing means, the screen looks brighter toward the side and the color tends to shift toward white. Occasionally, the picture appears clumped and disappears. However, as liquid crystal display devices are used for multimedia in recent years, visibility has become increasingly important as pictures and moving pictures are viewed.

본 발명이 이루고자 하는 기술적 과제는 시인성이 우수한 다중 도메인 액정 표시 장치를 구현하는 것이다.The technical problem to be achieved by the present invention is to implement a multi-domain liquid crystal display device having excellent visibility.

상기한 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는 제1 절연 기판, 제1 절연 기판 위에 제1 방향으로 형성되어 있는 제1 신호선 및 제2 신호선, 제1 절연 기판 위에 제2 방향으로 형성되어 있으며 제1 및 제2 신호선과 절연되어 교차하고 있는 제3 신호선, 제1 신호선 및 제3 신호선에 연결되어 있는 제1 박막 트랜지스터, 제2 신호선 및 제3 신호선에 연결되어 있는 제2 박막 트랜지스터, 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극, 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극, 제1 절연 기판과 대향하는 제2 절연 기판, 제2 절연 기판 위에 형성되어 있는 기준 전극, 제1 기판과 제2 기판 사이에 주입되어 있는 액정 물질층, 그리고 제1 절연 기판과 제2 절연 기판 중의 적어도 어느 한 기판 위에 형성되어 있으며 제1 화소 전극과 제2 화소 전극을 다수의 소도메인으로 분할하는 도메인 분할 수단을 포함하고, 도메인 분할 수단에 의하여 분할되는 각 도메인의 가장 긴 두 변은 제1 및 제2 게이트선에 대하여 45도를 이루고, 제1 및 제2 화소 전극에 제 1 계조 이하인 계조가 입력될 때, 제1 화소 전극에 대응하는 화면에 제1 이미지가 표시되고, 제2 화소 전극에 대응하는 화면에 블랙(black) 이미지가 표시되며, 제1 이미지의 휘도는 블랙 이미지의 휘도보다 크며, 제1 및 제2 화소 전극에 제1 계조 초과인 계조가 입력될 때, 제1 화소 전극에 대응하는 화면에 제1 이미지가 표시되고, 제2 화소 전극에 대응하는 화면에 제2 이미지가 표시되며, 제1 이미지의 휘도는 제2 이미지의 휘도보다 크며, 제 1 및 제 2 화소 전극에 제 3 신호선을 통해 입력되는 계조는 동일하다.
제1 화소 전극의 하부변과 제2 화소 전극의 상부변은 마주하고, 마주하는 두 화소 전극의 하부 변 및 상부 변은 각각 제1 신호선 또는 제2 신호선과 0°보다 크고 90°보다 작은 소정의 각도를 이루며 맞물려 있을 수 있다.
제1 화소 전극의 도메인 분할 수단과 제2 화소 전극의 도메인 분할 수단은 수직할 수 있다.
제1 방향으로 뻗은 유지 전극선을 더 포함하고, 유지 전극선은 제1 화소 전극의 경계선과 제2 화소 전극의 경계선 사이에 위치할 수 있다.
제1 화소 전극과 제2 화소 전극은 용량성 결합을 이룰 수 있다.
도메인 분할 수단은 제1 화소 전극 또는 제2 화소 전극에 형성되어 있는 절개부일 수 있다.
A liquid crystal display according to the present invention for achieving the above object is formed on the first insulating substrate, the first signal line and the second signal line, which are formed in the first direction on the first insulating substrate, on the first insulating substrate in the second direction. A third thin film transistor connected to the first and second signal lines, the third thin film transistor connected to the first signal line and the third signal line, the second thin film transistor connected to the second signal line and the third signal line, A first pixel electrode connected to the first thin film transistor, a second pixel electrode connected to the second thin film transistor, a second insulating substrate facing the first insulating substrate, a reference electrode formed on the second insulating substrate, and A liquid crystal material layer injected between the first substrate and the second substrate, and formed on at least one of the first insulating substrate and the second insulating substrate, and forming the first pixel electrode and the second pixel; Domain dividing means for dividing the electrode into a plurality of small domains, wherein the two longest sides of each domain divided by the domain dividing means form 45 degrees with respect to the first and second gate lines, and the first and second When a gradation less than or equal to the first gradation is input to the pixel electrode, the first image is displayed on the screen corresponding to the first pixel electrode, and a black image is displayed on the screen corresponding to the second pixel electrode, and the first image is displayed. The luminance of is greater than that of the black image, and when a gray level exceeding the first gray level is input to the first and second pixel electrodes, the first image is displayed on a screen corresponding to the first pixel electrode, and the second pixel electrode The second image is displayed on the corresponding screen, the luminance of the first image is greater than the luminance of the second image, and the gray level input to the first and second pixel electrodes through the third signal line is the same.
The lower side of the first pixel electrode and the upper side of the second pixel electrode face each other, and the lower side and the upper side of the two pixel electrodes facing each other respectively have a predetermined value greater than 0 ° and smaller than 90 ° with the first signal line or the second signal line. Can be engaged at an angle.
The domain dividing means of the first pixel electrode and the domain dividing means of the second pixel electrode may be vertical.
The storage electrode line may further include a storage electrode line extending in the first direction, and the storage electrode line may be positioned between the boundary line of the first pixel electrode and the boundary line of the second pixel electrode.
The first pixel electrode and the second pixel electrode may form a capacitive coupling.
The domain dividing means may be a cutout formed in the first pixel electrode or the second pixel electrode.

본 발명에서는 하나의 화소 영역에 두 개의 화소 전극과 박막 트랜지스터를 배치하고, 이들 두 화소 전극을 용량성으로 결합시킴으로써 전방향에서의 시인성을 개선한다. 또한, 액정의 평균 방향자가 게이트선 또는 데이터선에 대하여 45°방향을 향하도록 도메인을 분할하기 때문에 편광축이 게이트선 또는 데이터선과 나란한 편광판을 사용할 수 있다. 따라서 편광판의 제작비용을 절감할 수 있다.In the present invention, two pixel electrodes and a thin film transistor are disposed in one pixel region, and the two pixel electrodes are capacitively coupled to improve visibility in all directions. Further, since the domain is divided so that the average director of the liquid crystal is directed toward the 45 ° direction with respect to the gate line or the data line, a polarizing plate in which the polarization axis is parallel to the gate line or the data line can be used. Therefore, the manufacturing cost of the polarizing plate can be reduced.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 설명한다.Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 II-II'선에 대한 단면도이다.1 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II 'of FIG. 1.

본 발명의 실시예에 따른 액정 표시 장치는 서로 대향하고 있는 박막 트랜지스터 기판과 색 필터 기판 및 그 사이에 주입되어 있는 액정층으로 이루어진다. 박막 트랜지스터 기판에는 박막 트랜지스터와 절개부를 가지는 화소 전극이 매트릭스 모양으로 반복 배치되어 있고, 색 필터 기판에는 색 필터와 절개부를 가지는 기준 전극이 형성되어 있다. 액정층의 액정 분자는 전계가 인가되지 않은 상태에서 두 기판에 대하여 수직으로 이루도록 배향되어 있다. 이하에서는 이들 각각에 대하여 좀더 구체적으로 살펴본다.The liquid crystal display according to the exemplary embodiment of the present invention includes a thin film transistor substrate and a color filter substrate facing each other, and a liquid crystal layer injected therebetween. The thin film transistor and the pixel electrode having the cutout are repeatedly arranged in a matrix shape on the thin film transistor substrate, and the reference electrode having the color filter and the cutout is formed on the color filter substrate. The liquid crystal molecules of the liquid crystal layer are aligned so as to be perpendicular to the two substrates without an electric field applied thereto. Hereinafter, each of them will be described in more detail.

먼저 박막 트랜지스터 기판에 대하여 설명한다.First, the thin film transistor substrate will be described.

유리 등의 투명한 절연 기판(110) 위에 가로 방향으로 뻗어 있는 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부는 게이트 전극(123)을 이룬다. A gate line 121 extending in a horizontal direction is formed on a transparent insulating substrate 110 such as glass, and a portion of the gate line 121 forms a gate electrode 123.

또, 절연 기판(110) 위에는 유지 전극선(131)이 형성되어 있다. 유지 전극선(131)은 전체적으로 가로 방향으로 뻗어 있으나 부분적으로 굴곡을 이루고 있다. In addition, the storage electrode line 131 is formed on the insulating substrate 110. The storage electrode line 131 extends in the horizontal direction as a whole but is partially curved.

게이트 배선(121, 123)과 유지 전극선(131)의 위에는 게이트 절연막(140)이 형성되어 있고, 게이트 전극(123) 상부의 게이트 절연막(140) 위에는 비정질 규소층(151)이 형성되어 있다. 비정질 규소층(151)은 게이트 전극(123)과 중첩하여 박막 트랜지스터의 채널부를 이룬다. 비정질 규소층(151)의 위에는 인(P) 등의 N형 불순물이 고농도로 도핑되어 있는 비정질 규소로 이루어진 드레인부 저항성 접촉층(165a, 165b)이 형성되어 있다. 단면도에 나타나지는 않았으나 드레인부 저항성 접촉층(165a, 165b)과 마주하는 소스부 저항성 접촉층(163)이 형성되어 있다. A gate insulating layer 140 is formed on the gate lines 121 and 123 and the storage electrode line 131, and an amorphous silicon layer 151 is formed on the gate insulating layer 140 on the gate electrode 123. The amorphous silicon layer 151 overlaps the gate electrode 123 to form a channel portion of the thin film transistor. On the amorphous silicon layer 151, drain resistive contact layers 165a and 165b made of amorphous silicon doped with N-type impurities such as phosphorus (P) at a high concentration are formed. Although not shown in the cross-sectional view, source resistive contact layers 163 are formed to face drain resistive contact layers 165a and 165b.

저항성 접촉층(163, 165a, 165b) 및 게이트 절연막(140) 위에는 데이터 배선(171, 173, 175a, 175b) 및 결합 전극(174)이 형성되어 있다. 데이터 배선(171, 173, 175a, 175b)은 세로 방향으로 뻗어 있는 데이터선(171)과 그 일부분인 소스 전극(173) 및 이들과 분리되어 있는 제1 및 제2 드레인 전극(175a, 175b)을 포함한다. 소스 전극(173)은 게이트 전극(123) 상부에서 제1 및 제2 드레인 전극(175a, 175b)과 마주하고 있고, 제1 및 제2 드레인 전극(175a, 175b)의 한쪽 끝은 각각 게이트선(121)을 중심으로 하여 양쪽에 위치하는 제1 및 제2 화소 영역의 안쪽으로 뻗어 있다. 결합 전극(174)은 후술하는 바와 같이, 양쪽으로 분리되어 있는 제1 화소 전극(190a)과 제2 화소 전극(190b)을 전자기적으로 결합하고 있다. 여기에서, 저항성 접촉층(163, 165a, 165b)은 비정질 규소층(151)과 데이터 배선(171, 173, 175a, 175b)이 중첩하는 부분에만 형성되어 있다. The data lines 171, 173, 175a, and 175b and the coupling electrode 174 are formed on the ohmic contacts 163, 165a, and 165b and the gate insulating layer 140. The data lines 171, 173, 175a, and 175b may include a data line 171 extending in the vertical direction, a source electrode 173 that is a part thereof, and first and second drain electrodes 175a and 175b separated from the data line 171. Include. The source electrode 173 faces the first and second drain electrodes 175a and 175b on the gate electrode 123, and one end of each of the first and second drain electrodes 175a and 175b has a gate line ( It extends inwardly of the first and second pixel regions positioned at both sides with respect to 121. As described below, the coupling electrode 174 electromagnetically couples the first pixel electrode 190a and the second pixel electrode 190b which are separated from each other. Here, the ohmic contacts 163, 165a, and 165b are formed only at portions where the amorphous silicon layer 151 and the data lines 171, 173, 175a, and 175b overlap.

데이터 배선(171, 173, 175a, 175b)의 위에는 보호막(180)이 형성되어 있다. 이 때, 보호막(180)은 제1 및 제2 드레인 전극(171, 173, 175a, 175b)의 한쪽 끝을 각각 노출하는 제1 및 제2 접촉구(181, 182)와 결합 전극(174)의 한쪽 끝을 노출하는 제3 접촉구(183)를 가지고 있다. The passivation layer 180 is formed on the data lines 171, 173, 175a, and 175b. In this case, the passivation layer 180 may include the first and second contact holes 181 and 182 exposing one end of the first and second drain electrodes 171, 173, 175a and 175b, respectively. It has the 3rd contact hole 183 which exposes one end.

보호막(180)의 위에는 제1 접촉구(181)와 제2 접촉구(182)를 통하여 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 각각 연결되어 있는 제1 및 제2 화소 전극(190a, 190b)이 형성되어 있다. 여기서 제2 화소 전극(190b)은 결합 전극(174)과 제3 접촉구(183)를 통하여 연결되어 있고, 제1 화소 전극(190a)은 결합 전극(174)과 중첩되어 있어서 전자기적으로 결합(용량성 결합)되어 있다. 결국, 제1 화소 전극(190a)과 제2 화소 전극(190b)은 결합 전극(174)을 매개로 하여 용량성 결합을 이루고 있다. 또한, 제1 및 제2 화소 전극(190a, 190b)은 유지 전극선(131)과 중첩하여 유지 용량을 형성한다. 제1 및 제2 화소 전극(190a, 190b)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진다. 한편, 제1 화소 전극(190a)은 제1 내지 제3 하측 절개부(191, 192, 193)를 가진다. 제3 하측 절개부(193)는 제1 화소 전극(190a)의 상하 중앙에 위치하며 좌에서 우로 파고 들어간 모양으로 형성되어 있고, 제1 및 제2 하측 절개부(191, 192)는 각각 제3 하측 절개부(193)에 의하여 상하로 구분된 제1 화소 전극(190a)의 상부 및 하부에 사선 방향으로 형성되어 있다. 제1 하측 절개부(191)와 제2 하측 절개부(192)는 제3 하측 절개부(193)를 중심으로 하여 서로 대칭을 이루고 있다. 제1 화소 전극(190a)과 제2 화소 전극(190b)이 인접하는 변은 V자 모 양으로 꺾여 있다. 이 때, 제1 화소 전극(190a)의 변은 볼록한 V자이고 제2 화소 전극(190b)의 변은 오목한 V자이다.First and second pixel electrodes connected to the first drain electrode 175a and the second drain electrode 175b through the first contact hole 181 and the second contact hole 182 on the passivation layer 180, respectively. 190a and 190b are formed. In this case, the second pixel electrode 190b is connected to the coupling electrode 174 and the third contact hole 183, and the first pixel electrode 190a overlaps the coupling electrode 174 to be electromagnetically coupled ( Capacitively coupled). As a result, the first pixel electrode 190a and the second pixel electrode 190b form capacitive coupling through the coupling electrode 174. In addition, the first and second pixel electrodes 190a and 190b overlap the storage electrode line 131 to form a storage capacitor. The first and second pixel electrodes 190a and 190b are made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). Meanwhile, the first pixel electrode 190a has first to third lower cutouts 191, 192, and 193. The third lower cutout 193 is positioned at the top and bottom centers of the first pixel electrode 190a and is formed to dig from left to right, and the first and second lower cutouts 191 and 192 are respectively formed in a third shape. The upper and lower portions of the first pixel electrode 190a divided up and down by the lower cutout 193 are formed in diagonal directions. The first lower cutout 191 and the second lower cutout 192 are symmetrical with respect to the third lower cutout 193. Sides adjacent to the first pixel electrode 190a and the second pixel electrode 190b are bent in a V shape. At this time, the sides of the first pixel electrode 190a are convex, and the sides of the second pixel electrode 190b are concave, V.

다음 색필터 기판에 대하여 설명한다.Next, the color filter substrate will be described.

유리 등의 투명한 절연 기판(210) 위에 블랙 매트릭스(220)가 형성되어 있고, 블랙 매트릭스(220)에 의하여 정의되는 각 화소 영역에는 적, 녹, 청색의 색필터(230)가 반복적으로 형성되어 있다. 색필터(230) 위에는 오버코트막(250)이 형성되어 있고, 오버코트막(250)의 위에는 ITO 등의 투명한 도전 물질로 이루어진 기준 전극(270)이 형성되어 있다. 기준 전극(270)은 제1 내지 제4 상측 절개부(271, 272, 273, 274)를 가진다. 제1 내지 제3 상측 절개부(271, 272, 273)는 제1 화소 전극(190a)과 중첩하는 위치에 배치되어 제1 내지 제3 하측 절개부(191, 192, 193)와 함께 제1 화소 전극(190a)의 영역을 다수의 소도메인으로 분할하고 있고, 제4 상측 절개부(274)는 제2 화소 전극(190b)의 영역을 상하로 양분하여 4개의 소도메인으로 분할하고 있다. The black matrix 220 is formed on a transparent insulating substrate 210 such as glass, and the red, green, and blue color filters 230 are repeatedly formed in each pixel region defined by the black matrix 220. . An overcoat layer 250 is formed on the color filter 230, and a reference electrode 270 made of a transparent conductive material such as ITO is formed on the overcoat layer 250. The reference electrode 270 has first to fourth upper cutouts 271, 272, 273, and 274. The first to third upper cutouts 271, 272, and 273 are disposed at positions overlapping with the first pixel electrode 190a, and together with the first to third lower cutouts 191, 192, and 193, the first pixel. The region of the electrode 190a is divided into a plurality of small domains, and the fourth upper cutout 274 divides the region of the second pixel electrode 190b up and down into four small domains.

이 때, 하측 절개부(191, 192, 193)와 상측 절개부(271, 272, 273, 274)에 의하여 분할되는 각 소도메인은 실질적으로 4각형을 이루고, 그 장변 두 개는 게이트선(121)과 데이터선(171)에 대하여 약 45°를 이룬다. At this time, each of the small domains divided by the lower cutouts 191, 192, and 193 and the upper cutouts 271, 272, 273, and 274 substantially forms a quadrangular shape, and two long sides thereof are gate lines 121. ) And the data line 171.

두 기판(110, 210)의 바깥쪽에는 하부 및 상부 편광판(12, 22)이 부착되어 있다. 이 때, 이들 편광판(12, 22)의 편광축은 게이트선(121) 또는 데이터선(171)과 평행하고, 서로간에는 직교하도록 배치된다.Lower and upper polarizers 12 and 22 are attached to the outer sides of the two substrates 110 and 210. At this time, the polarization axes of these polarizing plates 12 and 22 are parallel to the gate line 121 or the data line 171, and are arranged to be orthogonal to each other.

이러한 구조의 액정 표시 장치에서 제1 화소 전극(190a)과 제2 화소 전 극(190b)은 서로 다른 박막 트랜지스터에 의하여 스위칭되므로 서로 다른 전압을 인가받을 수 있다. 또한 화소 행별로 위에서 아래로 순차적으로 구동하는 경우에는 제1 화소 전극(190a)에 인가되는 전압이 제2 화소 전극(190b)에 인가되는 전압보다 일정 정도 낮게 유지된다. 따라서 각 계조에 따라 제1 화소 전극(190a)에 인가하는 전압은 제2 화소 전극(190b)에 인가하는 전압보다 일정 정도 낮게 설정[전압 쉬프트(shift)]되며, 이로 인하여 감마 곡선의 왜곡이 저감한다. 이 때, 제1 화소 전극(190a)과 제2 화소 전극(190b)의 면적비와 전압 쉬프트의 크기에 의하여 시인성이 크게 달라진다. 따라서 이들 값을 결정함에 있어 신중하여야 한다.In the liquid crystal display having the structure, the first pixel electrode 190a and the second pixel electrode 190b are switched by different thin film transistors, and thus may receive different voltages. In the case of sequentially driving the pixel rows from top to bottom, the voltage applied to the first pixel electrode 190a is maintained to be lower than the voltage applied to the second pixel electrode 190b. Therefore, the voltage applied to the first pixel electrode 190a according to each gray level is set to be lower than the voltage applied to the second pixel electrode 190b (voltage shift) by a certain amount, thereby reducing the distortion of the gamma curve. do. In this case, the visibility is greatly changed by the area ratio of the first pixel electrode 190a and the second pixel electrode 190b and the magnitude of the voltage shift. Therefore, care must be taken in determining these values.

그러면 제1 화소 전극(190a)의 전압이 제2 화소 전극(190b)의 전압보다 낮게 유지되는 이유를 도 3을 참고로 하여 설명한다.Next, the reason why the voltage of the first pixel electrode 190a is lower than the voltage of the second pixel electrode 190b will be described with reference to FIG. 3.

하나의 화소 영역 내에 배치되어 있는 두 화소 전극[P(n)-a, P(n)-b] 전압{V[P(n)-a], V[P(n)-b)]} 사이의 관계를 도출한다.Between two pixel electrodes P (n) -a, P (n) -b] voltages {V [P (n) -a], V [P (n) -b)] disposed in one pixel region To derive the relationship.

도 3에서 Clca는 a 화소 전극과 기준 전극 사이에서 형성되는 액정 용량, Csta는 유지 전극선과 a 화소 전극 사이에서 형성되는 유지 용량, Clcb는 b 화소 전극과 기준 전극 사이에서 형성되는 액정 용량, Cstb는 유지 전극선과 b 화소 전극 사이에서 형성되는 유지 용량, Cpp는 a 화소 전극과 b 화소 전극 사이에서 형성되는 결합 용량을 나타낸다. In FIG. 3, Clca is a liquid crystal capacitor formed between a pixel electrode and a reference electrode, Csta is a storage capacitor formed between a sustain electrode line and a pixel electrode, Clcb is a liquid crystal capacitor formed between a b pixel electrode and a reference electrode, and Cstb is The storage capacitor formed between the storage electrode line and the b pixel electrode, Cpp, represents the coupling capacitance formed between the a pixel electrode and the b pixel electrode.

도 3을 보면 동일한 게이트선과 데이터선에 제1 및 제2 박막 트랜지스터가 연결되어 있고, 제1 및 제2 박막 트랜지스터에는 각각 제1 화소 전극과 제2 화소 전극이 연결되어 있다. 유지 전극선(131)을 사이에 두고 있는 제1 화소 전극과 제 2 화소 전극은 서로 용량성 결합(Cpp)을 이루고 있다.3, the first and second thin film transistors are connected to the same gate line and the data line, and the first pixel electrode and the second pixel electrode are connected to the first and second thin film transistors, respectively. The first pixel electrode and the second pixel electrode having the storage electrode line 131 interposed therebetween form a capacitive coupling Cpp.

하나의 데이터선(171)을 기준으로 볼 때, n 번째 게이트선(121)이 온(on)되면 두 개의 박막 트랜지스터(TFT) 채널이 온되고 이를 통하여 제1 및 제2 화소 전극[P(n)-a, P(n)-b]에 전압이 인가된다. 그런데 P(n)-b는 P(n+1)-a와 용량성으로 결합되어 있어서 P(n+1)-a가 온될 때 P(n)-b가 영향을 받는다. 따라서 P(n)-a,와 P(n)-b의 전압은 다음과 같이 주어진다.Based on one data line 171, when the n-th gate line 121 is turned on, two thin film transistor (TFT) channels are turned on and thereby the first and second pixel electrodes P (n). ) -a, P (n) -b] is applied. However, P (n) -b is capacitively coupled to P (n + 1) -a so that P (n) -b is affected when P (n + 1) -a is on. Therefore, the voltages of P (n) -a and P (n) -b are given by

V[P(n)-a]=Vd(n)V [P (n) -a] = Vd (n)

Figure 112009019174724-pat00001
Figure 112009019174724-pat00001

수학식 1 및 2에서 Vd(n)은 P(n) 화소를 구동하기 위하여 데이터선에 인가되는 전압을 의미하고, Vd(n+1)은 P(n+1)를 구동하기 위하여 인가된 데이터선 전압을 의미한다. 또, V'd(n+1)은 이전 프레임(frame)의 P(n+1) 화소에 인가되었던 전압을 의미한다. In Equations 1 and 2, Vd (n) denotes a voltage applied to a data line to drive a P (n) pixel, and Vd (n + 1) denotes a data applied to drive P (n + 1). Means line voltage. In addition, V'd (n + 1) means a voltage applied to the P (n + 1) pixel of the previous frame.

수학식 1 및 2에 나타낸 바와 같이, P(n)-b 화소에 인가되는 전압과 P(n)-a에 인가되는 전압은 서로 다르다. 특히, 점 반전 구동 또는 선 반전 구동을 하고, 다음 화소 행이 이전 화소 행과 동일한 계조를 표시하는 경우(실제로 대부분의 화소가 이러한 경우에 해당하는 시간이 많다.)에는 Vd(n)=-Vd(n+1), Vd(n)=-V'd(n)(기준 전극 전압은 접지 전압으로 가정함)이므로 수학식 2는 다음과 같이 정 리할 수 있다.As shown in Equations 1 and 2, the voltage applied to the P (n) -b pixel and the voltage applied to the P (n) -a are different from each other. In particular, when dot inversion driving or line inversion driving is performed, and the next pixel row displays the same gray scale as the previous pixel row (actually, most of the pixels have a lot of time in this case), Vd (n) =-Vd Since (n + 1) and Vd (n) =-V'd (n) (assuming that the reference electrode voltage is the ground voltage), Equation 2 can be arranged as follows.

Figure 112009019174724-pat00002
Figure 112009019174724-pat00002

Figure 112010014545071-pat00003
Figure 112010014545071-pat00003

수학식 3에 의하면, P(n)-b에는 P(n)-a보다 낮은 전압이 인가된다. 따라서 P(n+1) 화소가 P(n) 화소와 동일한 계조를 표시하는 경우에는 P(n+1)-a(제2 화소 전극에 해당)에 인가되는 전압이 P(n)-b(제1 화소 전극에 해당)에 인가되는 전압보다 높게된다.According to Equation 3, a voltage lower than P (n) -a is applied to P (n) -b. Therefore, when the P (n + 1) pixel displays the same gray level as the P (n) pixel, the voltage applied to P (n + 1) -a (corresponding to the second pixel electrode) is P (n) -b ( The voltage applied to the first pixel electrode).

도 4는 전압 쉬프트와 도메인 비율에 따른 시인성 왜곡량을 나타내는 그래프이다.4 is a graph showing visibility distortion amount according to voltage shift and domain ratio.

도 4에서 세로축은 시인성 왜곡량을 정량화한 값이고, 가로축은 제1 화소 전극(190a)과 제2 화소 전극(190b)의 면적비와 전압 쉬프트의 크기를 나타낸다.In FIG. 4, the vertical axis indicates the amount of visibility distortion, and the horizontal axis indicates the area ratio of the first pixel electrode 190a and the second pixel electrode 190b and the magnitude of the voltage shift.

시인성 왜곡량이 0.1~0.2 이면 CRT(cathode ray tube) 수준의 극히 우수한 시인성을 나타냄을 의미하고, 0.2~0.25 이면 매우 우수한 시인성을 나타내는 것이고, 0.25~0.3이면 시인성이 우수한 편이며, 0.3~0.35이면 양호한 정도이다. 0.35 이하는 시인성이 열등하여 표시 품질이 좋지 못하다.Visibility of 0.1 ~ 0.2 means very good visibility at the level of cathode ray tube (CRT), 0.2 ~ 0.25 indicates very good visibility, 0.25 ~ 0.3 is good visibility, and 0.3 ~ 0.35 is good. It is enough. Less than 0.35 is inferior in visibility and the display quality is not good.

도 4를 바탕으로 하여 판단할 때, 제1 화소 전극과 제2 화소 전극의 면적비가 50:50 ~ 80:20일 때 우수한 시인성을 나타내고, 전압 쉬프트량은 Vth 부근에서 0.4에서 1.0V 일 때 우수한 시인성을 나타낸다. 즉, 제1 화소 전극을 제2 화소 전극에 비하여 크게 설계하는 것이 바람직하다. 그러나 킥백(kick-back) 전압 등의 문제로 인하여 제1 화소 전극이 제2 화소 전극보다 80% 이상이 되면 플리커(flicker) 등의 다양한 문제가 발생하여 바람직하지 못하다. 또, 제1 화소 전극의 Vth 전압이 제2 화소 전극의 Vth 전압보다 0.4V~1.0V 낮게 되면 시인성이 향상된다. 제1 화소 전극과 제2 화소 전극의 전압차는 고계조로 가면 더 커질 수 있다.Judging from FIG. 4, excellent visibility is seen when the area ratio of the first pixel electrode and the second pixel electrode is 50:50 to 80:20, and the voltage shift amount is excellent when 0.4 to 1.0V near Vth. It shows visibility. In other words, it is preferable to design the first pixel electrode larger than the second pixel electrode. However, when the first pixel electrode is 80% or more than the second pixel electrode due to a problem such as a kick-back voltage, various problems such as flicker may occur, which is not preferable. In addition, the visibility is improved when the Vth voltage of the first pixel electrode is 0.4V to 1.0V lower than the Vth voltage of the second pixel electrode. The voltage difference between the first pixel electrode and the second pixel electrode may become larger when the gray level is high.

그러면 본 발명에 따른 액정 표시 장치에서 시인성이 개선되는 이유를 도 5와 도 6을 참고로 하여 설명한다.Next, the reason why the visibility is improved in the liquid crystal display according to the present invention will be described with reference to FIGS. 5 and 6.

도 5는 종래의 액정 표시 장치의 측면에서의 감마 곡선 왜곡을 나타내는 그래프이고, 도 6은 본 발명에 의하여 측면에서의 감마 곡선 왜곡이 감소하는 것을 나타내는 그래프이다.FIG. 5 is a graph showing gamma curve distortion at the side of a conventional liquid crystal display, and FIG. 6 is a graph showing the reduction of gamma curve distortion at the side according to the present invention.

도 5를 보면, 종래와 같이 하나의 화소 전극만을 형성하는 경우에는 정면 감마 곡선에 비하여 측면의 감마 곡선이 위쪽으로 크게 왜곡됨을 알 수 있다. 그러나 본 발명과 같이, 화소 전극을 두 개의 서브 전극(제1 화소 전극 및 제2 화소 전극)으로 나누고, 이들 두 서브 전극을 용량성으로 결합하면, 한쪽 서브 전극(제1 화소 전극)에 인가되는 전압이 쉬프트된다. 이 때, 제1 화소 전극에 인가하는 전압이 통상의 계조 전압보다 낮게 되도록 화상 신호 전압을 설정하면, 저계조의 소정 범위에서 제1 화소 전극의 전압이 문턱 전압(Vth) 이하로 유지되므로 제1 화소 전극 부분은 블랙 상태로 유지되고 제2 화소 전극 부분만이 휘도 증가에 기여하게 된다. 그런데 제2 화소 전극 부분의 면적이 작으므로 휘도 증가도 적다(도 6의 '제2 화소 전극만 on' 부분). 일정 계조 이상이 되면 제1 화소 전극의 전압도 문턱 전압 이상으로 올라가게 되므로 제1 화소 전극도 휘도 증가에 기여하게 되어 휘도 증가가 커진다(도 6의 '제1 화소 전극과 제2 화소 전극 on' 부분). 따라서, 도 6에 나타낸 바와 같이, 감마 곡선의 왜곡이 감소하게 된다.Referring to FIG. 5, it can be seen that when only one pixel electrode is formed as in the related art, the gamma curve of the side surface is greatly distorted upward compared to the front gamma curve. However, as in the present invention, when the pixel electrode is divided into two sub-electrodes (the first pixel electrode and the second pixel electrode), and these two sub-electrodes are capacitively coupled, they are applied to one sub-electrode (the first pixel electrode). The voltage is shifted. At this time, when the image signal voltage is set so that the voltage applied to the first pixel electrode is lower than the normal gray voltage, the voltage of the first pixel electrode is kept below the threshold voltage Vth in a predetermined range of low grayscale, so that the first The pixel electrode portion remains black and only the second pixel electrode portion contributes to the increase in luminance. However, since the area of the second pixel electrode portion is small, the luminance increase is also small (the 'only second pixel electrode on' portion of FIG. 6). When the gray level is higher than the predetermined gray level, the voltage of the first pixel electrode also rises above the threshold voltage, so that the first pixel electrode also contributes to the increase in brightness, thereby increasing the brightness ('first pixel electrode and second pixel electrode on' of FIG. 6). part). Therefore, as shown in Fig. 6, the distortion of the gamma curve is reduced.

도 7은 종래의 PVA(Patterned Vertically Aligned) 모드 액정 표시 장치를 실측한 감마 곡선이고, 도 8은 본 발명의 실시예에 따른 액정 표시 장치를 실측한 감마 곡선이다.FIG. 7 is a gamma curve obtained by measuring a conventionally patterned vertically aligned (PVA) mode liquid crystal display, and FIG. 8 is a gamma curve measured by a liquid crystal display according to an exemplary embodiment of the present invention.

도 7과 도 8을 비교하면 본 발명의 실시예에 따른 액정 표시 장치의 감마 곡선 왜곡이 모든 방향에서 종래의 액정 표시 장치에 비하여 적음을 알 수 있다.7 and 8 illustrate that the gamma curve distortion of the liquid crystal display according to the exemplary embodiment of the present invention is smaller than that of the conventional liquid crystal display in all directions.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 배치도이고,1 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 도 1의 II-II'선에 대한 단면도이고,FIG. 2 is a cross-sectional view taken along line II-II 'of FIG. 1,

도 3은 본 발명의 실시예에 따른 액정 표시 장치의 회로도이고,3 is a circuit diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 전압 쉬프트와 도메인 비율에 따른 시인성 왜곡량을 나타내는 그래프이고,4 is a graph showing the amount of visibility distortion according to voltage shift and domain ratio,

도 5는 종래의 액정 표시 장치의 측면에서의 감마 곡선 왜곡을 나타내는 그래프이고,5 is a graph illustrating gamma curve distortion in a side of a conventional liquid crystal display device.

도 6은 본 발명에 의하여 측면에서의 감마 곡선 왜곡이 감소하는 것을 나타내는 그래프이고,6 is a graph showing that the gamma curve distortion at the side is reduced according to the present invention,

도 7은 종래의 PVA(Patterned Vertically Aligned) 모드 액정 표시 장치를 실측한 감마 곡선이고,7 is a gamma curve measured by a conventional patterned vertically aligned (PVA) mode liquid crystal display device.

도 8은 본 발명의 실시예에 따른 액정 표시 장치를 실측한 감마 곡선이다.8 is a gamma curve measured by the liquid crystal display according to the exemplary embodiment of the present invention.

110 : 절연 기판 121 : 게이트선110: insulated substrate 121: gate line

123 : 게이트 전극 131 : 유지 전극선 123: gate electrode 131: sustain electrode line

140 : 게이트 절연막 171 : 데이터 선 140: gate insulating film 171: data line

173 : 소스 전극 175a, 175b : 드레인 전극173: source electrodes 175a and 175b: drain electrodes

174 : 결합 전극 180 : 보호막174: bonding electrode 180: protective film

190a, 190b : 화소 전극190a, 190b: pixel electrode

191, 192, 193 : 하측 절개부 271, 272, 273, 274 : 상측 절개부191, 192, 193: lower incision 271, 272, 273, 274: upper incision

Claims (8)

제1 절연 기판,First insulating substrate, 상기 제1 절연 기판 위에 제1 방향으로 형성되어 있는 제1 신호선 및 제2 신호선,First and second signal lines formed on the first insulating substrate in a first direction; 상기 제1 절연 기판 위에 제2 방향으로 형성되어 있으며 상기 제1 및 제2 신호선과 절연되어 교차하고 있는 제3 신호선,A third signal line formed on the first insulating substrate in a second direction and insulated from and intersecting the first and second signal lines; 상기 제1 신호선 및 상기 제3 신호선에 연결되어 있는 제1 박막 트랜지스터,A first thin film transistor connected to the first signal line and the third signal line, 상기 제2 신호선 및 제3 신호선에 연결되어 있는 제2 박막 트랜지스터,A second thin film transistor connected to the second signal line and the third signal line, 상기 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극,A first pixel electrode connected to the first thin film transistor, 상기 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극,A second pixel electrode connected to the second thin film transistor, 상기 제1 절연 기판과 대향하는 제2 절연 기판,A second insulating substrate facing the first insulating substrate, 상기 제2 절연 기판 위에 형성되어 있는 기준 전극,A reference electrode formed on the second insulating substrate, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입되어 있는 액정 물질층, 그리고A liquid crystal material layer injected between the first insulating substrate and the second insulating substrate, and 상기 제1 절연 기판과 상기 제2 절연 기판 중의 적어도 어느 한 기판 위에 형성되어 있으며 상기 제1 화소 전극과 상기 제2 화소 전극을 다수의 소도메인으로 분할하는 도메인 분할 수단Domain dividing means formed on at least one of the first insulating substrate and the second insulating substrate and dividing the first pixel electrode and the second pixel electrode into a plurality of small domains; 을 포함하고, Including, 상기 제2 절연 기판의 도메인 분할 수단은 상기 제1 화소 전극의 변과 중첩하는 가지를 포함하고, The domain dividing means of the second insulating substrate includes a branch overlapping the side of the first pixel electrode, 상기 제1 및 제2 화소 전극에 제 1 계조 이하인 계조가 입력될 때, 상기 제1 화소 전극에 대응하는 화면에 제1 이미지가 표시되고, 상기 제2 화소 전극에 대응하는 화면에 블랙(black) 이미지가 표시되며, 상기 제1 이미지의 휘도는 블랙 이미지의 휘도보다 크며,When a gray scale of less than or equal to a first gray scale is input to the first and second pixel electrodes, a first image is displayed on a screen corresponding to the first pixel electrode, and black is displayed on a screen corresponding to the second pixel electrode. An image is displayed, and the luminance of the first image is greater than that of the black image, 상기 제1 및 제2 화소 전극에 제1 계조 초과인 계조가 입력될 때, 상기 제1 화소 전극에 대응하는 화면에 제1 이미지가 표시되고, 상기 제2 화소 전극에 대응하는 화면에 제2 이미지가 표시되며, 상기 제1 이미지의 휘도는 상기 제2 이미지의 휘도보다 크며, 상기 제 1 및 제 2 화소 전극에 제 3 신호선을 통해 입력되는 계조는 동일한 액정 표시 장치.When a gray level exceeding a first gray level is input to the first and second pixel electrodes, a first image is displayed on a screen corresponding to the first pixel electrode, and a second image is displayed on a screen corresponding to the second pixel electrode. Wherein the luminance of the first image is greater than the luminance of the second image, and the gray level input to the first and second pixel electrodes through a third signal line is the same. 제1항에서,In claim 1, 상기 제1 화소 전극의 하부변과 상기 제2 화소 전극의 상부변은 마주하고, 마주하는 두 화소 전극의 하부 변 및 상부 변은 각각 제1 신호선 또는 제2 신호선과 0°보다 크고 90°보다 작은 소정의 각도를 이루며 맞물려 있는 액정 표시 장치.The lower side of the first pixel electrode and the upper side of the second pixel electrode face each other, and the lower side and the upper side of the two pixel electrodes facing each other are greater than 0 ° and less than 90 ° with the first signal line or the second signal line, respectively. A liquid crystal display device which is engaged at a predetermined angle. 제2항에서,In claim 2, 상기 제1 화소 전극의 도메인 분할 수단과 상기 제2 화소 전극의 도메인 분할 수단은 각각 상기 제1 신호선 또는 제2 신호선에 대하여 기울어진 제1 사선부와 제2 사선부를 포함하고, 상기 제1 및 제2 사선부는 서로 수직한 액정 표시 장치.The domain dividing means of the first pixel electrode and the domain dividing means of the second pixel electrode each include a first diagonal portion and a second diagonal portion inclined with respect to the first signal line or the second signal line, respectively. 2 diagonal lines are perpendicular to each other. 제2항에서,In claim 2, 상기 제1 방향으로 뻗은 유지 전극선을 더 포함하고,Further comprising a storage electrode line extending in the first direction, 상기 유지 전극선은 상기 제1 화소 전극의 경계선과 상기 제2 화소 전극의 경계선 사이에 위치하는 액정 표시 장치.The storage electrode line is positioned between the boundary line of the first pixel electrode and the boundary line of the second pixel electrode. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 제1 화소 전극과 제2 화소 전극은 용량성 결합을 이루는 액정 표시 장치.The first pixel electrode and the second pixel electrode form a capacitive coupling. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 제1 절연 기판의 도메인 분할 수단은 상기 제1 화소 전극 또는 상기 제2 화소 전극에 형성되어 있는 절개부인 액정 표시 장치.The domain dividing means of the first insulating substrate is a cutout formed in the first pixel electrode or the second pixel electrode. 제2항에서,In claim 2, 상기 제1 화소 전극의 가지는 상기 제1 화소 전극의 가상의 가로 중심선과 중첩하는 중심 가지를 더 포함하는 액정 표시 장치.And the branch of the first pixel electrode further comprises a center branch overlapping an imaginary horizontal center line of the first pixel electrode. 제3항에서,4. The method of claim 3, 상기 가지는 상기 제1 사선부와 둔각을 이루는 액정 표시 장치.The branch forms an obtuse angle with the first oblique portion.
KR1020090027103A 2009-03-30 2009-03-30 Liquid crystal display KR100968572B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090027103A KR100968572B1 (en) 2009-03-30 2009-03-30 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090027103A KR100968572B1 (en) 2009-03-30 2009-03-30 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080041971A Division KR100925473B1 (en) 2008-05-06 2008-05-06 Liquid crystal display

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020100020323A Division KR20100030646A (en) 2010-03-08 2010-03-08 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20090036557A KR20090036557A (en) 2009-04-14
KR100968572B1 true KR100968572B1 (en) 2010-07-08

Family

ID=40761498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090027103A KR100968572B1 (en) 2009-03-30 2009-03-30 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR100968572B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0519298A (en) * 1990-11-06 1993-01-29 Honeywell Inc Flat panel back plane and manufacture thereof
KR19990036740A (en) * 1997-10-01 1999-05-25 다카노 야스아키 Vertically Aligned Liquid Crystal Display
JPH11352490A (en) * 1998-05-19 1999-12-24 Samsung Electronics Co Ltd Wide viewing angle liquid crystal display device
KR20000011961A (en) * 1998-07-24 2000-02-25 마찌다 가쯔히꼬 Liquid crystal display device and method for producing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0519298A (en) * 1990-11-06 1993-01-29 Honeywell Inc Flat panel back plane and manufacture thereof
KR19990036740A (en) * 1997-10-01 1999-05-25 다카노 야스아키 Vertically Aligned Liquid Crystal Display
JPH11352490A (en) * 1998-05-19 1999-12-24 Samsung Electronics Co Ltd Wide viewing angle liquid crystal display device
KR20000011961A (en) * 1998-07-24 2000-02-25 마찌다 가쯔히꼬 Liquid crystal display device and method for producing the same

Also Published As

Publication number Publication date
KR20090036557A (en) 2009-04-14

Similar Documents

Publication Publication Date Title
KR100840326B1 (en) a liquid crystal display and a thin film transistor array panel for the same
JP4571855B2 (en) Substrate for liquid crystal display device, liquid crystal display device including the same, and driving method thereof
US7692750B2 (en) Liquid crystal display device and method of driving the same
KR101833498B1 (en) Liquid crystal display
RU2510065C2 (en) Liquid crystal display device
KR20030042221A (en) a thin film transistor array panel for a liquid crystal display
JP5951840B2 (en) Display device
KR101046929B1 (en) Liquid crystal display
US8259278B2 (en) Liquid crystal display
KR20140021105A (en) Liquid crystal display
KR20080022920A (en) Liquid crystal display device
JP5939790B2 (en) Liquid crystal display
KR20160081655A (en) Display device, method for driving display device and method for minimizing afterimage of display device
KR20100024140A (en) Liquid crystal display
US20150187290A1 (en) Display device and driving method thereof
TW201626356A (en) Liquid crystal display
KR20120090369A (en) Liquid crystal display
KR102335825B1 (en) Liquid crystal display device
KR100968572B1 (en) Liquid crystal display
KR100925473B1 (en) Liquid crystal display
KR101261612B1 (en) Liquid crystal display
KR101367744B1 (en) Liquid crystal display
KR20100030646A (en) Liquid crystal display
KR100895317B1 (en) Liquid crystal display
KR20030029218A (en) a thin film transistor array panel for a liquid crystal display

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E90F Notification of reason for final refusal
A107 Divisional application of patent
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 10