KR100965982B1 - Polycrystalline Silicon Solar Cell and Method for Fabricating the Same - Google Patents

Polycrystalline Silicon Solar Cell and Method for Fabricating the Same Download PDF

Info

Publication number
KR100965982B1
KR100965982B1 KR1020080032637A KR20080032637A KR100965982B1 KR 100965982 B1 KR100965982 B1 KR 100965982B1 KR 1020080032637 A KR1020080032637 A KR 1020080032637A KR 20080032637 A KR20080032637 A KR 20080032637A KR 100965982 B1 KR100965982 B1 KR 100965982B1
Authority
KR
South Korea
Prior art keywords
layer
polycrystalline silicon
silicon layer
conductive
silc
Prior art date
Application number
KR1020080032637A
Other languages
Korean (ko)
Other versions
KR20090107237A (en
Inventor
주승기
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020080032637A priority Critical patent/KR100965982B1/en
Publication of KR20090107237A publication Critical patent/KR20090107237A/en
Application granted granted Critical
Publication of KR100965982B1 publication Critical patent/KR100965982B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/208—Particular post-treatment of the devices, e.g. annealing, short-circuit elimination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 투명한 절연기판과, 상기 투명한 절연기판 상에 패터닝되어 형성된 후면전극과, 상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 응력유도 저온결정화(SILC)에 의해 결정화된 제 1 도전형 다결정 실리콘층과, 상기 제 1 도전형 다결정 실리콘층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되어 입사되는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 광흡수층과, 상기 광흡수층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되는 제 2 도전형 다결정 실리콘층과, 상기 제 2 도전형 다결정 실리콘층 상에 형성되는 투명 전극층과, 상기 투명 전극층 상에 형성되는 상기 후면전극과 대응되게 형성된 전면전극을 포함한다. 따라서, 광흡수층을 응력유도 저온결정화(SILC) 방법으로 결정화므로 대면적의 결정화가 가능할 뿐만 아니라 금속 등의 오염이 없는 다결정 실리콘을 형성할 수 있어 광전 효율이 저하되는 것을 방지할 수 있다.The present invention provides a transparent insulating substrate, a rear electrode formed by patterning on the transparent insulating substrate, and a first side formed on the transparent insulating substrate to expose one side of the rear electrode and crystallized by stress induced low temperature crystallization (SILC). Light composed of a conductive polycrystalline silicon layer and intrinsic polycrystalline silicon formed on the first conductive polycrystalline silicon layer and generating electron-hole pairs in response to incident light crystallized by the stress-induced low temperature crystallization (SILC). An absorbing layer, a second conductive polycrystalline silicon layer formed on the light absorbing layer and crystallized by the stress-induced low temperature crystallization (SILC), a transparent electrode layer formed on the second conductive polycrystalline silicon layer, and the transparent electrode layer It includes a front electrode formed to correspond to the back electrode formed on. Therefore, since the light absorbing layer is crystallized by the stress-induced low temperature crystallization (SILC) method, it is possible not only to crystallize a large area but also to form polycrystalline silicon free of contamination such as metal, thereby preventing the photoelectric efficiency from being lowered.

응력유도 저온결정화(SILC), 다결정 실리콘, 광흡수층, 재결합, 태양전지 Stress Induced Low Temperature Crystallization (SILC), Polycrystalline Silicon, Light Absorption Layer, Recombination, Solar Cell

Description

다결정 실리콘 태양전지 및 그의 제조방법{Polycrystalline Silicon Solar Cell and Method for Fabricating the Same}Polycrystalline Silicon Solar Cell and Method for Fabricating the Same

본 발명은 다결정 실리콘 태양전지 및 그의 제조방법에 관한 것으로, 특히 광흡수층을 응력유도 저온결정화(Stress Induced Low temperature Crystallization ; 이하, SILC라 칭함) 방법으로 결정화하는 다결정 실리콘 태양전지 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polycrystalline silicon solar cell and a method of manufacturing the same, and more particularly, to a polycrystalline silicon solar cell and a method of manufacturing the same, in which a light absorbing layer is crystallized by a stress induced low temperature crystallization method (hereinafter referred to as SILC). will be.

태양전지는 1954년 미국 Belldusrnthdml Chapin, Fuller와 Pearson 등이 최초로 개발한 이래 지금까지 40년 이상의 역사를 가지고 있다. 1960년대 중반까지는 우주용 전원 등의 원격지용 독립전원에 주로 사용되었으나, 1970년대 석유위기를 계기로 연구개발의 주류가 상용전력시스템과 경쟁할 수 있는 저가격화를 지향함에 따라 현재는 지상용 전원으로도 이용 가능하게 되었다. Solar cells have a history of more than 40 years since they were first developed in 1954 by Belldusrnthdml Chapin, Fuller and Pearson. Until the mid-1960s, it was mainly used for remote power supplies for remote locations such as space power.However, since the oil crisis in the 1970s, the mainstream of research and development aimed at lowering prices to compete with commercial power systems. Also became available.

태양광 발전은 태양광 에너지를 광기전력 효과에 의해 직접 전기 에너지로 변화시키는 기술로서, 열적 공해와 환경오염이 없을 뿐만 아니라 태양이 존재하는 한 고갈되지 않는 영구자원이라는 측면에서 가장 먼저 실용화가 추진되고 있는 미래의 에너지원이다.Photovoltaic power generation is a technology that directly converts solar energy into electrical energy by the photovoltaic effect. Is the energy source of the future.

2000년 이후 태양광 발전 산업은 하나의 주요 산업으로 자리잡아 가고 있고 최근 수년간 시장이 30%이상의 가파른 규모로 성장하고 있다. 현재 국가별 태양전지 연구상황을 보면 일본을 선두로 유럽과 미국이 뒤따르고 있는 상황이며, 세계 각국은 정부주도의 지원 사업으로 시장이 확대되고 있다. 이들 산업이 대부분 다국적 대기업에 의해 선점되어 가고 있고, 이에 우리나라도 빠른 대응이 필요하다. Since 2000, the photovoltaic industry has become a major industry and the market has grown at a steep scale of over 30% in recent years. The current state of solar cell research shows that Europe and the United States are following Japan, and the world is expanding its market with government-led support projects. Most of these industries are preoccupied by multinational conglomerates, and Korea needs to respond quickly.

웨이퍼형 실리콘 태양전지는 현재 상용화되어 세계 태양전지 시장의 80% 이상을 차지하고 있다. 이러한 웨이퍼형 실리콘 태양전지 제품의 가격 구성 요소를 살펴보면 실리콘 웨이퍼의 원재료 가격이 제품의 가격 구성 요소 중에서 가장 큰 비중을 차지하고 있다. Wafer-type silicon solar cells are currently commercialized, accounting for more than 80% of the global solar cell market. Looking at the price components of such wafer-type silicon solar cell products, the raw material prices of silicon wafers account for the largest portion of the price components of the product.

단결정 실리콘(c-Si) 태양전지의 경우 300-400㎛ 두께의 기판을 사용하여 제조되고 있으나 실제로 태양전지에서 빛을 흡수하여 전기를 생산하는데 필요한 실리콘의 두께는 50㎛이면 충분하다. 그러나 잉곳(ingot)으로부터 실리콘 웨이퍼를 절단하는 과정에서 300㎛ 이하로는 절단이 어려우며 차후 공정에 있어 파손의 우려가 있어 그 이하의 두께로는 태양전지 제조가 불가능한 실정이다. Single crystal silicon (c-Si) solar cells are manufactured using a 300-400 μm thick substrate, but the thickness of silicon required to absorb electricity from the solar cell to produce electricity is 50 μm. However, in the process of cutting a silicon wafer from an ingot, it is difficult to cut it to 300 μm or less, and there is a risk of breakage in a subsequent process, and thus it is impossible to manufacture a solar cell with a thickness less than that.

이러한 웨이퍼형 태양전지의 문제점을 해결하기 위한 방법으로 유리와 같은 저가의 기판 위에 실리콘 박막을 증착하여 태양전지를 제조하는 기술이 1980년대부터 본격적으로 연구되어 왔다. 그 대표적인 예로 비정질 실리콘(a-Si) 박막 태양전지를 들 수 있다. a-Si 박막 태양전지는 유리와 같은 저가의 기판 위에 두께 1㎛ 이하의 비정질 실리콘 박막을 진공 증착하여 태양전지를 제조하는 기술로서, 태양전지를 구성하는 실리콘의 두께를 줄여 태양전지 제조 가격을 줄일 수 있지만, 제 작된 태양전지는 c-Si 태양전지에 비해 효율이 낮고 빛에 오랫동안 노출되었을 때 Staebler-Wronski 효과에 의해 태양전지의 특성이 열화되는 근원적인 문제점이 20여 년이 지난 현재까지도 완전히 해결되지 못하고 있다. 이러한 a-Si 박막 태양전지의 낮은 효율과 안정성 문제의 근원은 광흡수층인 실리콘 박막이 비정질이기 때문인 것으로 분석되고 있다.As a method for solving the problems of the wafer-type solar cell, a technique for manufacturing a solar cell by depositing a silicon thin film on a low-cost substrate such as glass has been studied in earnest from the 1980s. A representative example thereof is an amorphous silicon (a-Si) thin film solar cell. a-Si thin-film solar cell is a technology to manufacture solar cell by vacuum depositing amorphous silicon thin film with thickness less than 1㎛ on low-cost substrate such as glass, and reduce solar cell manufacturing price by reducing thickness of silicon constituting solar cell However, manufactured solar cells are less efficient than c-Si solar cells, and the fundamental problem that the characteristics of solar cells are degraded by Staebler-Wronski effect when exposed to light for a long time has been completely solved to the present twenty years. I can't. The source of low efficiency and stability of the a-Si thin film solar cell is analyzed to be due to the amorphous silicon thin film as the light absorption layer.

따라서, 비정질의 실리콘 박막 대신 결정질 실리콘 박막을 광흡수층으로 사용하여 태양전지를 제작할 경우, 효율은 c-Si 웨이퍼형 태양전지 수준으로 높아지고 태양전지의 제조가격은 a-si 박막 태양전지 수준으로 낮출 수 있는 장점이 있다. 또한, 유리를 기판으로 한 모듈의 경우 기존 건물의 창문 대신 활용할 수 있어 모듈의 상대적인 저가화가 가능하며, 더욱이, 금속 기판을 이용한 가요성(Flexible) 구조의 모듈로 제작할 수 있어 그 적용분야가 다양한 장점이 있다. Therefore, if the solar cell is manufactured using the crystalline silicon thin film as the light absorption layer instead of the amorphous silicon thin film, the efficiency can be increased to the level of the c-Si wafer type solar cell and the manufacturing price of the solar cell can be lowered to the level of the a-si thin film solar cell. There is an advantage. In addition, glass-based modules can be used in place of the windows of existing buildings, so that the module can be relatively inexpensive, and furthermore, since the module can be manufactured as a flexible structure using a metal substrate, its application fields have various advantages. There is this.

태양전지의 제조 가격을 낮추고 고효율을 얻기 위해서는 저가의 유리 기판이 변형되지 않는 500℃ 이하의 온도에서 고품질의 결정질 실리콘 박막을 형성할 수 있는 기술 개발이 반드시 선행되어야 한다.In order to lower the manufacturing cost and obtain high efficiency of the solar cell, the development of a technology capable of forming a high quality crystalline silicon thin film at a temperature of 500 ° C. or less where a low-cost glass substrate is not deformed must be preceded.

저온에서 다결정 실리콘을 형성하는 방법에는 크게 두 가지가 있다. 실리콘 박막을 처음부터 다결정 실리콘 형태로 증착하는 방법과 비정질 실리콘 박막을 형성하고 후 공정을 통해 비정질 실리콘을 다결정 실리콘으로 상변이 시키는 방법이다. There are two ways to form polycrystalline silicon at low temperature. It is a method of depositing a silicon thin film from the beginning in the form of polycrystalline silicon and forming an amorphous silicon thin film and then phase-transforming the amorphous silicon into polycrystalline silicon through a post-process.

첫 번째 언급한 직접적인 다결정 실리콘 박막을 형성하기 위해서 많이 사용 되는 방법은 화학 기상 증착법(CVD)으로 SiH4와 같은 원료 가스가 플라즈마 CVD(PECVD)나 열선 CVD(Hot-wire CVD : HWCVD) 등의 에너지에 의해 분해된 후 실리콘 박막이 형성되게 된다. 그러나, PECVD 시스템의 경우 기판 온도에 너무 민감하고 형성된 결정질 실리콘 박막이 매우 포러스(porous)한 것으로 알려져 있으며, 또한, HWCVD 시스템의 경우는 대면적 시스템에 적용하기 어려워 태양전지의 제조에 사용되는데 어려움이 있다.The first widely used method for forming a direct polycrystalline silicon thin film is chemical vapor deposition (CVD), in which raw materials such as SiH 4 are converted into energy such as plasma CVD (PECVD) or hot-wire CVD (HWCVD). After decomposition by the silicon thin film is formed. However, in the case of PECVD system, it is known that the crystalline silicon thin film is very sensitive to the substrate temperature, and that the formed crystalline silicon thin film is very porous. have.

두 번째 언급된 비정질 실리콘 박막 형성 후 결정화하는 방법에는, 증착된 비정질 실리콘을 레이저를 사용하거나 금속촉매를 사용하여 결정화한다. 상기에서 레이저로 비정질 실리콘을 결정화하는 방법은 고가의 장비를 사용하기 때문에 대면적화가 필수적인 태양전지 제조에는 적합하지 않다. In the second method of crystallizing after forming the amorphous silicon thin film, the deposited amorphous silicon is crystallized using a laser or a metal catalyst. The method of crystallizing amorphous silicon with a laser is not suitable for manufacturing a solar cell, which requires a large area, because expensive equipment is used.

또한, Ni, Pd, Au, Al 등과 같은 금속촉매를 사용하여 비정질 실리콘을 결정화하는 방법은 금속유도 결정화(Metal Induced Crystallization; MIC)라고 부르는데, 이 방법은 대면적의 비정질 실리콘을 다결정 실리콘으로 결정화할 수 있다. 즉, 광흡수층을 MIC 방법으로 비정질 실리콘을 결정화하면 광흡수층 내에 촉매 금속이 많이 존재하게 되는데, 금속 불순물(오염물)이 많아지면 빛에 의해 발생한 전자-홀의 쌍이 불순물에 존재하고 있던 전자와 홀에 의해 재결합(recombination)이 일어나 p형 실리콘층 및 n형 실리콘층에 도달하지 못하여 축적이 되지 않게 된다. 따라서, 광흡수층으로 사용되는 결정화된 다결정 실리콘 내에 잔류하는 금속 오염물은 태양전지의 효율을 저하시키므로 금속 오염을 최소한으로 줄일 수 있는 결정 화 기술 개발이 필요하다.In addition, a method of crystallizing amorphous silicon using a metal catalyst such as Ni, Pd, Au, Al, etc. is called metal induced crystallization (MIC), which is a method of crystallizing a large area of amorphous silicon into polycrystalline silicon. Can be. In other words, when the amorphous silicon is crystallized by the MIC method, a large amount of catalytic metal is present in the light absorbing layer. When the metal impurities (contaminants) increase, electron-hole pairs generated by light are generated by electrons and holes in the impurities. Recombination occurs and thus does not reach the p-type silicon layer and the n-type silicon layer, thereby preventing accumulation. Therefore, the metal contaminants remaining in the crystallized polycrystalline silicon used as the light absorption layer reduces the efficiency of the solar cell, it is necessary to develop a crystallization technology that can minimize the metal contamination.

이하, 도면을 참조하여, 종래의 태양전지의 원리에 대하여 보다 상세히 설명한다.Hereinafter, with reference to the drawings, the principle of the conventional solar cell will be described in more detail.

도 1은 종래 태양전지의 구조를 간략히 도시한 단면도이다.1 is a cross-sectional view briefly showing the structure of a conventional solar cell.

도 1을 참조하면, 종래 태양전지는 p형 실리콘층(2)/광흡수층(3)/n형 실리콘층(4)으로 이루어진 pin 구조를 가지고 있고, 그의 상부면 및 하부면에는 전면전극(1) 및 후면전극(5)이 형성되고, 전면전극(1)의 상부면에는 반사방지막(6)이 형성되어 있다. 상기에서 광흡수층(3)은 레이저 결정화 방법 또는 금속유도 결정화(MIC) 방법으로 다결정 실리콘으로 결정화한다.Referring to FIG. 1, a conventional solar cell has a pin structure composed of a p-type silicon layer 2 / a light absorption layer 3 / an n-type silicon layer 4, and the front electrode 1 is disposed on the upper and lower surfaces thereof. ) And a back electrode 5 are formed, and an anti-reflection film 6 is formed on the top surface of the front electrode 1. The light absorption layer 3 is crystallized from polycrystalline silicon by laser crystallization or metal induced crystallization (MIC).

상기한 태양전지의 원리를 살펴보면, 빛이 전면 반사방지막(6)과 p형 반도체층(2)을 지나 광흡수층(3)에 도달하면 실리콘 내부에는 전자와 홀(hole)(정공)의 쌍이 발생하게 되고 p형 실리콘층(2)과 n형 실리콘층(4)에 의해 발생되는 내부 전계에 의해 각각 p형 실리콘층(2), n형 실리콘층(4)으로 빨려가게 된다. p형 실리콘층(2)에 홀(정공)이 축적되고 n형 실리콘층(4)에 전자가 축적되는데 p형 실리콘층(2) 및 n형 실리콘층(4)과 각각 연결된 전면전극(1) 및 후면전극(5)으로부터 전류가 발생하여 전지로 동작하게 된다. Referring to the principle of the solar cell described above, when light reaches the light absorption layer 3 through the front anti-reflection film 6 and the p-type semiconductor layer 2, a pair of electrons and holes (holes) are generated in the silicon. The internal electric field generated by the p-type silicon layer 2 and the n-type silicon layer 4 is sucked into the p-type silicon layer 2 and the n-type silicon layer 4, respectively. Holes (holes) are accumulated in the p-type silicon layer 2 and electrons are accumulated in the n-type silicon layer 4, and the front electrode 1 connected to the p-type silicon layer 2 and the n-type silicon layer 4, respectively. And current is generated from the rear electrode 5 to operate as a battery.

여기서 같은 양의 빛을 받을 때 얼마나 많은 전자, 홀을 축적할 수 있느냐가 전지의 효율을 결정하게 된다. 즉, 광흡수층(3)에서 발생된 전자-홀(정공)의 재결합 사이트 역할을 하는 결함(Defect)을 줄이는 것에 따라 효율이 결정된다.Here, how much electrons and holes can be accumulated when receiving the same amount of light determines the efficiency of the battery. In other words, the efficiency is determined by reducing defects that serve as recombination sites of electron-holes (holes) generated in the light absorption layer 3.

그러나, 종래 기술은 광흡수층을 MIC 방법에 의해 결정화하면 이 광흡수층 내에 촉매 금속이 잔류하게 되어 태양전지의 광전 효율이 저하되는 문제점이 있었다. 또한, 광흡수층을 레이저 결정화 방법으로 결정화하면 대면적화가 어려운 문제점이 있었다.However, in the prior art, when the light absorbing layer is crystallized by the MIC method, the catalyst metal remains in the light absorbing layer, thereby lowering the photoelectric efficiency of the solar cell. In addition, when the light absorption layer is crystallized by the laser crystallization method, there is a problem that it is difficult to large area.

따라서, 본 발명의 목적은 광흡수층 내에 촉매 금속이 잔류되지 않도록 하여 광전 효율이 저하되는 것을 방지할 수 있도록 광흡수층을 응력유도 저온결정화(SILC) 방법으로 결정화하는 다결정 실리콘 태양전지 및 그의 제조방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a polycrystalline silicon solar cell and a method of manufacturing the same, which crystallize the light absorbing layer by a stress-induced low temperature crystallization (SILC) method so that the catalyst metal does not remain in the light absorbing layer to prevent photoelectric efficiency from being lowered. To provide.

본 발명의 다른 목적은 절연기판의 열처리시에 수축되는 것을 방지하기 위한 압축(compaction) 공정을 미리 별도로 실시하지 않고 압축 공정과 동시에 응력유도 저온결정화(SILC) 방법으로 비정질 광흡수층의 결정화를 진행함에 의해 공정시간과 비용을 단축함과 동시에 대면적 결정화가 용이한 다결정 실리콘 태양전지 및 그의 제조방법을 제공하는 데 있다.Another object of the present invention is to perform the crystallization of the amorphous light absorbing layer by the stress induction low temperature crystallization (SILC) method simultaneously with the compression process without performing a compression process to prevent shrinkage during heat treatment of the insulating substrate. The present invention provides a polycrystalline silicon solar cell and a method for manufacturing the same, which shorten the process time and the cost and facilitate the large-area crystallization.

상기 목적들을 달성하기 위한 본 발명의 일 실시 예에 따른 다결정 실리콘 태양전지는 투명한 절연기판과, 상기 투명한 절연기판 상에 패터닝되어 형성된 후면전극과, 상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 응력유도 저온결정화(SILC)에 의해 결정화된 제 1 도전형 다결정 실리콘층과, 상기 제 1 도전형 다결정 실리콘층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의 해 결정화되어 입사되는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 광흡수층과, 상기 광흡수층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되는 제 2 도전형 다결정 실리콘층과, 상기 제 2 도전형 다결정 실리콘층 상에 형성되는 투명 전극층과, 상기 투명 전극층 상에 형성되는 상기 후면전극과 대응되게 형성된 전면전극을 포함한다.Polycrystalline silicon solar cell according to an embodiment of the present invention for achieving the above object is a transparent insulating substrate, a back electrode formed by patterning on the transparent insulating substrate, and one side of the back electrode on the transparent insulating substrate is exposed Formed on the first conductive polycrystalline silicon layer and crystallized by the stress induced low temperature crystallization (SILC), and formed on the first conductive polycrystalline silicon layer and crystallized by the stress induced low temperature crystallization (SILC) A light absorbing layer made of intrinsic polycrystalline silicon generating electron-hole pairs in response to light, a second conductive type polycrystalline silicon layer formed on the light absorbing layer and crystallized by the stress-induced low temperature crystallization (SILC); The transparent electrode layer formed on the second conductive polycrystalline silicon layer and the back electrode formed on the transparent electrode layer It includes a front electrode formed.

상기에서 제 1 도전형 다결정 실리콘층, 광흡수층 및 제 2 도전형 다결정 실리콘층은 각각 제 1 도전형 비정질 실리콘층, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘이 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 각각 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)에 의해 순차적으로 증착되고 동시에 응력유도 저온결정화(SILC) 방법에 의해 결정화되어 형성된다.In the above description, the first conductive polycrystalline silicon layer, the light absorbing layer, and the second conductive polycrystalline silicon layer each have a first conductivity type amorphous silicon layer, an intrinsic amorphous silicon, and a second conductivity type amorphous silicon having 100 to 10000 Pa, 0.3 to 10 μm, and It is deposited sequentially by low pressure chemical vapor deposition (LPCVD) or plasma chemical vapor deposition (PECVD) to a thickness of 100 to 10000 Pa, and crystallized and formed by stress induction low temperature crystallization (SILC).

또한, 상기 응력유도 저온결정화(SILC) 방법은 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리한다.In addition, the stress-induced low temperature crystallization (SILC) method is heat-treated for 1 to 60 minutes at a temperature of 580 ~ 1000 ℃.

상기 목적들을 달성하기 위한 본 발명의 다른 실시 예에 따른 다결정 실리콘 태양전지는 투명한 절연기판과, 상기 투명한 절연기판 상에 패터닝되어 형성된 후면전극과, 상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 제 1의 전지부와, 상기 제 1의 전지부 상에 형성된 층간절연층과, 상기 층간절연층 상에 형성되며 상기 제 1의 전지부 보다 큰 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 제 2의 전지부와, 상기 제 2의 전지부 상에 형성되는 투명 전극층과, 상기 투명 전극층 상에 형성되는 상기 후면전극과 대응되게 형성된 전면전극을 포함한다.Polycrystalline silicon solar cell according to another embodiment of the present invention for achieving the above object is a transparent insulating substrate, a back electrode formed by patterning on the transparent insulating substrate, and one side of the rear electrode is exposed on the transparent insulating substrate A first battery portion formed to be an electron-hole pair in response to light having energy, an interlayer insulating layer formed on the first battery portion, and formed on the interlayer insulating layer, A second battery part generating an electron-hole pair in response to light having a greater energy than the battery part, a transparent electrode layer formed on the second battery part, the back electrode formed on the transparent electrode layer; It includes a front electrode correspondingly formed.

상기에서 제 1의 전지부는 상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 응력유도 저온결정화(SILC)에 의해 결정화된 제 1의 제 1 도전형 다결정 실리콘층과, 상기 제 1의 제 1 도전형 다결정 실리콘층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되어 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 제 1의 광흡수층과, 상기 제 1의 광흡수층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되는 제 1의 제 2 도전형 다결정 실리콘층으로 구성된다.The first battery unit is formed so that one side of the rear electrode is exposed on the transparent insulating substrate, and is the first first conductivity type polycrystalline silicon layer crystallized by stress induced low temperature crystallization (SILC), and the first A first light absorbing layer formed of intrinsic polycrystalline silicon formed on a first conductivity type polycrystalline silicon layer and crystallized by the stress-induced low temperature crystallization (SILC) to generate an electron-hole pair in response to light having energy; It is formed of a first second conductivity type polycrystalline silicon layer formed on the first light absorption layer and crystallized by the stress induction low temperature crystallization (SILC).

또한, 상기 제 1의 제 1 도전형 다결정 실리콘층, 제 1의 광흡수층 및 제 1의 제 2 도전형 다결정 실리콘층은 동시에 응력유도 저온결정화(SILC)에 의해 결정화된다.In addition, the first first conductivity type polycrystalline silicon layer, the first light absorption layer, and the first second conductivity type polycrystalline silicon layer are simultaneously crystallized by stress induced low temperature crystallization (SILC).

더욱이, 상기 응력유도 저온결정화(SILC)는 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하여 진행한다.Further, the stress-induced low temperature crystallization (SILC) is carried out by heat treatment for 1 to 60 minutes at a temperature of 580 ~ 1000 ℃.

상기에서 층간절연층이 SiO2, SiNx 또는 ZnO으로 형성된다.In the above, the interlayer insulating layer is formed of SiO 2 , SiN x or ZnO.

상기에서 제 2의 전지부는 상기 층간절연층 상에 형성된 응력유도 저온결정화(SILC)에 의해 결정화된 제 2의 제 1 도전형 다결정 실리콘층과, 상기 제 2의 제 1 도전형 다결정 실리콘층 상에 형성되며 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 진성 비정질 실리콘으로 이루어진 제 2의 광흡수층과, 상기 제 2의 광흡수층 상에 형성되며 금속유도 결정화(MIC) 방법에 의해 결정화되는 제 2의 제 2 도전형 다결정 실리콘층으로 구성되는 것이 바람직하다.Wherein the second battery portion on the second first conductivity type polycrystalline silicon layer crystallized by the stress-induced low temperature crystallization (SILC) formed on the interlayer insulating layer, and on the second first conductivity type polycrystalline silicon layer A second light absorbing layer made of intrinsic amorphous silicon that is formed and generates electron-hole pairs in response to energetic light, and a second crystal formed on the second light absorbing layer and crystallized by a metal induced crystallization (MIC) method. It is preferable that it is comprised from the 2nd conductivity type polycrystal silicon layer of 2.

상기 제 2의 제 2 광흡수층은 0.3 ∼ 10㎛의 두께로 형성될 수 있다.The second second light absorption layer may be formed to a thickness of 0.3 ~ 10㎛.

상기 목적들을 달성하기 위한 본 발명의 또 다른 실시 예에 따른 다결정 실리콘 태양전지의 제조방법은 투명한 절연기판 상에 패터닝된 후면전극을 형성하는 공정과, 상기 절연기판 상에 상기 후면전극을 덮도록 제 1 도전형 비정질 실리콘, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘을 증착하고 응력유도 저온결정화(SILC) 방법으로 결정화하여 제 1 도전형 다결정 실리콘층, 광흡수층 및 제 2 도전형 다결정 실리콘층을 형성하는 공정과, 상기 제 2 도전형 다결정 실리콘층 상에 투명 전극층을 형성하는 공정과, 상기 투명 전극층의 상기 후면전극과 대응하는 부분에 전면전극을 형성하고 상기 투명 전극층, 제 2 도전형 다결정 실리콘층, 광흡수층 및 제 1 도전형 다결정 실리콘층을 상기 절연기판 및 후면전극이 노출되도록 패터닝하는 공정을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a polycrystalline silicon solar cell, the method including forming a patterned back electrode on a transparent insulating substrate, and covering the back electrode on the insulating substrate. 1 conductive amorphous silicon, intrinsic amorphous silicon, and second conductive amorphous silicon are deposited and crystallized by a stress induced low temperature crystallization (SILC) method to form a first conductive polycrystalline silicon layer, a light absorbing layer, and a second conductive polycrystalline silicon layer. Forming a transparent electrode layer on the second conductive polycrystalline silicon layer, and forming a front electrode on a portion of the transparent electrode layer corresponding to the rear electrode, and forming the transparent electrode layer and the second conductive polycrystalline silicon layer. And patterning the light absorbing layer and the first conductive polycrystalline silicon layer to expose the insulating substrate and the rear electrode. The.

상기에서 제 1 도전형 비정질 실리콘, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘을 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)으로 각각 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 순차적으로 증착하여 형성한다.The first conductivity type amorphous silicon, the intrinsic amorphous silicon, and the second conductivity type amorphous silicon in the above-described low pressure chemical vapor deposition (LPCVD) or plasma chemical vapor deposition (PECVD), respectively, have a thickness of 100 to 10000 Pa, 0.3 to 10 ㎛ and 100 to 10000 Pa It is formed by depositing sequentially.

상기에서 증착된 제 1 도전형 비정질 실리콘, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘의 응력유도 저온결정화(SILC) 방법은 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리한다.The stress-induced low temperature crystallization (SILC) method of the first conductive amorphous silicon, the intrinsic amorphous silicon, and the second conductive amorphous silicon deposited above is heat-treated for 1 to 60 minutes at a temperature of 580 to 1000 ° C.

상기 목적들을 달성하기 위한 본 발명의 다른 실시 예에 따른 다결정 실리콘 태양전지의 제조방법은 투명한 절연기판 상에 패터닝된 후면전극을 형성하는 공정과, 상기 절연기판 상에 상기 후면전극을 덮도록 제 1의 제 1 도전형 비정질 실리콘, 제 1의 진성 비정질 실리콘, 제 1의 제 2 도전형 비정질 실리콘, 층간 절연층 및 제 2의 제 1 도전형 비정질층을 증착하고 응력유도 저온결정화(SILC) 방법으로 결정화하여 제 1의 제 1 도전형 다결정 실리콘층, 제 1의 광흡수층, 제 1의 제 2 도전형 다결정 실리콘층 및 제 2의 제 1 도전형 다결정 실리콘층을 형성하는 공정과, 상기 제 2의 제 1 도전형 다결정 실리콘층 상에 제 2의 진성 비정질 실리콘층 및 제 2의 제 2 도전형 비정질 실리콘층을 각각 증착하는 공정과, 상기 제 2의 제 2 도전형 비정질 실리콘층 상에 결정화 씨드층을 형성하는 공정과, 상기 결정화 씨드층을 씨드로 사용하는 금속유도 결정화(MIC) 방법을 진행하여 상기 제 2의 진성 비정질 실리콘층을 제외하고 상기 제 2의 제 2 도전형 비정질 실리콘층을 결정화하여 제 2의 광흡수층과 제 2의 제 2 도전형 다결정 실리콘층을 형성하는 공정과, 상기 제 2의 제 2 도전형 다결정 실리콘층 상에 투명 전극층을 형성하는 공정과, 상기 투명 전극층의 상기 후면전극과 대응하는 부분에 전면전극을 형성하고 상기 투명 전극층, 제 2의 제 2 도전형 다결정 실리콘층, 제 2의 광흡수층, 제 2의 제 1 도전형 다결정 실리콘층, 제 1의 제 2 도전형 다결정 실리콘층, 제 1의 광흡수층 및 제 1의 제 1 도전형 다결정 실리콘층을 상기 절연기판 및 후면전극이 노출되도록 패터닝하는 공정을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a polycrystalline silicon solar cell, the method including forming a patterned back electrode on a transparent insulating substrate, and covering the back electrode on the insulating substrate. The first conductivity type amorphous silicon, the first intrinsic amorphous silicon, the first second conductivity type amorphous silicon, the interlayer insulating layer and the second first conductivity type amorphous layer were deposited by a stress-induced low temperature crystallization (SILC) method. Crystallizing to form a first first conductive polycrystalline silicon layer, a first light absorbing layer, a first second conductive polycrystalline silicon layer, and a second first conductive polycrystalline silicon layer; Depositing a second intrinsic amorphous silicon layer and a second second conductive amorphous silicon layer on the first conductive polycrystalline silicon layer, respectively, and crystallization on the second second conductive amorphous silicon layer A process of forming a seed seed layer and a metal induced crystallization (MIC) method using the crystallized seed layer as a seed are performed to remove the second intrinsic amorphous silicon layer except for the second intrinsic amorphous silicon layer. Crystallizing to form a second light absorption layer and a second second conductive polycrystalline silicon layer, forming a transparent electrode layer on the second second conductive polycrystalline silicon layer, and A front electrode is formed at a portion corresponding to the back electrode, and the transparent electrode layer, the second second conductive polycrystalline silicon layer, the second light absorption layer, the second first conductive polycrystalline silicon layer, and the first second And patterning a conductive polycrystalline silicon layer, a first light absorbing layer, and a first first conductive polycrystalline silicon layer to expose the insulating substrate and the back electrode.

상기에서 응력유도 저온결정화(SILC)를 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하여 진행한다.In the above, the stress-induced low temperature crystallization (SILC) is performed by heat treatment at a temperature of 580 to 1000 ° C. for 1 to 60 minutes.

상기에서 층간절연층을 SiO2, SiNx 또는 ZnO으로 형성한다.The interlayer insulating layer is formed of SiO 2 , SiN x or ZnO.

상기에서 제 2의 제 2 광흡수층을 0.3 ∼ 10㎛의 두께로 형성한다.In the above, the second second light absorption layer is formed to a thickness of 0.3 to 10 mu m.

상기 결정화 씨드층은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt 중 어느 하나를 1 ∼ 1000Å의 두께로 형성하는 것이 바람직하다.The crystallized seed layer may be formed of any one of Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, and Pt in a thickness of 1 to 1000 kPa. It is preferable.

상기에서 금속유도 결정화(MIC) 방법을 400 ∼ 550℃의 온도로 1 ∼ 60분 열처리하여 진행한다.The metal induction crystallization (MIC) method is performed by heat treatment for 1 to 60 minutes at a temperature of 400 to 550 ° C.

따라서, 본 발명은 광흡수층을 응력유도 저온결정화(SILC) 방법으로 결정화하므로 대면적의 결정화가 가능할 뿐만 아니라 금속 등의 오염이 없는 다결정 실리콘을 형성할 수 있어 광전 효율이 저하되는 것을 방지할 수 있는 이점이 있다.Therefore, the present invention crystallizes the light absorbing layer by a stress-induced low temperature crystallization (SILC) method, which enables crystallization of a large area and can form polycrystalline silicon without contamination of metals, thereby preventing photoelectric efficiency from being lowered. There is an advantage.

본 발명과 본 발명의 동작성의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the advantages of the operability of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 2는 본 발명의 일 실시 예에 따른 다결정 실리콘 태양전지의 단면도이다.2 is a cross-sectional view of a polycrystalline silicon solar cell according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 다결정 실리콘 태양전지는 투명한 절연기판(11) 상에 패터닝되어 형성된 후면전극(13); 상기 투명한 절연기판(11) 상에 후면전극(13)의 일측이 노출되며 응력유도 저온결정화(SILC)에 의해 결정화되어 전자가 축적되는 n형 다결정 실리콘층(15); 상기 n형 다결정 실리콘층(15) 위에 형성되며 응력유도 저온결정화(SILC)에 의해 결정화되어 입사되는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 광흡수층(17); 상기 광흡수층(17) 상에 형성되며 응력유도 저온결정화(SILC)에 의해 결정화되어 홀이 축적되는 p형 다결정 실리콘층(19); 상기 p형 다결정 실리콘층(19) 상에 형성되는 투명 전극층(21); 상기 투명 전극층(21) 상에 형성되는 전면전극(23)을 포함하고 있다.Polycrystalline silicon solar cell according to an embodiment of the present invention is a rear electrode 13 formed by patterning on a transparent insulating substrate (11); An n-type polycrystalline silicon layer 15 in which one side of the rear electrode 13 is exposed on the transparent insulating substrate 11 and crystallized by stress induced low temperature crystallization (SILC) to accumulate electrons; A light absorbing layer (17) formed on the n-type polycrystalline silicon layer (15) and made of intrinsic polycrystalline silicon in which electron-hole pairs are generated in response to incident light crystallized by stress-induced low temperature crystallization (SILC); A p-type polycrystalline silicon layer 19 formed on the light absorption layer 17 and crystallized by stress induced low temperature crystallization (SILC) to accumulate holes; A transparent electrode layer 21 formed on the p-type polycrystalline silicon layer 19; The front electrode 23 is formed on the transparent electrode layer 21.

상술한 구성의 다결정 실리콘 태양전지는 PIN 접합 구조를 갖는 것으로 투명 전극층(21)을 통해 광이 입사되면 광흡수층(17)에서 전자(Electron)와 홀(Hole)의 쌍이 발생하게 되어 p형 실리콘층(19)과 n형 실리콘층(15)에 의해 발생되는 내부 전계에 의해 각각 p형 실리콘층(19)과 n형 실리콘층(15)으로 흐른다. 따라서, p형 실리콘층(19)에 홀(정공)이 축적되고 n형 실리콘층(15)에 전자가 각각 축적되어 n형 실리콘층(15) 및 p형 실리콘층(19)과 각각 연결된 전면전극(13) 및 후면전극(23) 사이에 전류가 흐르게 된다.The polycrystalline silicon solar cell having the above-described configuration has a PIN junction structure, and when light is incident through the transparent electrode layer 21, a pair of electrons and holes are generated in the light absorption layer 17, thereby forming a p-type silicon layer. The internal electric field generated by the 19 and n-type silicon layers 15 flows into the p-type silicon layer 19 and the n-type silicon layer 15, respectively. Accordingly, holes (holes) are accumulated in the p-type silicon layer 19 and electrons are accumulated in the n-type silicon layer 15, respectively, and the front electrodes connected to the n-type silicon layer 15 and the p-type silicon layer 19, respectively. Current flows between the 13 and the rear electrode 23.

상기에서 후면전극(13)은 MoW, Mo, W, Pt 또는 Ti 등의 전극 재료를 사용하여 1000 ∼ 5000Å 정도의 두께로 형성된다. 그리고, n형 다결정 실리콘층(15), 광흡수층(17) 및 p형 다결정 실리콘층(19)은 절연기판(11) 상에 증착된 n형 비정질 실리콘층, 진성 비정질 실리콘 및 p형 비정질 실리콘이 응력유도 저온결정화(SILC) 방법에 의해 결정화되어 형성된다. 상기에서 n형 비정질 실리콘층, 진성 비정질 실리콘 및 p형 비정질 실리콘은 각각 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)에 의해 순차적으로 증착된 후 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하는 응력유도 저온결정화(SILC) 방법에 의해 동시에 결정화된다. In the above, the back electrode 13 is formed to a thickness of about 1000 to 5000 kPa using an electrode material such as MoW, Mo, W, Pt or Ti. The n-type polycrystalline silicon layer 15, the light absorption layer 17, and the p-type polycrystalline silicon layer 19 may be formed of an n-type amorphous silicon layer, intrinsic amorphous silicon, and p-type amorphous silicon deposited on the insulating substrate 11. The stress is also crystallized and formed by the low temperature crystallization (SILC) method. The n-type amorphous silicon layer, the intrinsic amorphous silicon, and the p-type amorphous silicon are sequentially formed by low pressure chemical vapor deposition (LPCVD) or plasma chemical vapor deposition (PECVD) at a thickness of 100 to 10000 Pa, 0.3 to 10 μm and 100 to 10000 Pa, respectively. It is simultaneously crystallized by a stress-induced low temperature crystallization (SILC) method which is deposited and then heat treated at a temperature of 580-1000 ° C. for 1-60 minutes.

상기에서 n형 다결정 실리콘층(15), 광흡수층(17) 및 p형 다결정 실리콘층(19)이 응력유도 저온결정화(SILC) 방법에 의해 결정화되므로 대면적화가 가능하고, 특히, 광흡수층(17) 촉매 금속이 잔류하지 않게 되어 전자(Electron)와 홀(Hole)의 재결합 사이트를 줄임으로써 태양전지의 효율이 저하되는 것이 방지된다.Since the n-type polycrystalline silicon layer 15, the light absorbing layer 17 and the p-type polycrystalline silicon layer 19 are crystallized by a stress-induced low temperature crystallization (SILC) method, a large area is possible, and in particular, the light absorbing layer 17 The reduction of the efficiency of the solar cell can be prevented by reducing the recombination sites of the electrons and the holes since no catalytic metal remains.

또한, 투명 전극층(21)은 ITO(Indium-Tin Oxide) 또는 TO(Tin Oxide) 등의 투명한 도전 물질로 1000 ∼ 3000Å 정도의 두께로 형성되며, 전면전극(23)은 Al, Ni, Mo, W 또는 Ti 등의 도전성 금속으로 1000 ∼ 3000Å 정도의 두께로 형성된다.In addition, the transparent electrode layer 21 is formed of a transparent conductive material such as ITO (Indium-Tin Oxide) or TO (Tin Oxide) to a thickness of about 1000 ~ 3000Å, the front electrode 23 is Al, Ni, Mo, W Or conductive metals such as Ti, and have a thickness of about 1000 to 3000 Pa.

상기에서 진성 다결정 실리콘으로 이루어진 광흡수층(17)이 n형 다결정 실리콘층(15)과 p형 다결정 실리콘층(19) 사이에 배치되도록 하고 있으나, 광흡수층(17)을 별도로 형성하지 않고 n형 다결정 실리콘층(15) 위에 p형 다결정 실리콘층(19)을 직접 형성하는 것도 가능하다. 이 경우, n형 다결정 실리콘층(15)과 p형 다결정 실리콘층(19)가 pn 접합되어 이 pn 접합된 부분에는 광흡수층 역할을 하는 공핍층이 자연 발생적으로 형성된다.Although the light absorbing layer 17 made of intrinsic polycrystalline silicon is disposed between the n-type polycrystalline silicon layer 15 and the p-type polycrystalline silicon layer 19, the n-type polycrystal is not formed separately. It is also possible to form the p-type polycrystalline silicon layer 19 directly on the silicon layer 15. In this case, the n-type polycrystalline silicon layer 15 and the p-type polycrystalline silicon layer 19 are pn-bonded so that a depletion layer acting as a light absorption layer is naturally formed at the pn-bonded portion.

또한, 상기에서 광흡수층(17)으로 불순물이 도핑되지 않은 진성 다결정 실리 콘으로 이루어진 것을 사용하고 있으나, p형 또는 n형 불순물이 약하게 도핑된 p- 또는 n- 실리콘층을 사용하는 것도 가능하다.In addition, although the light absorbing layer 17 uses an intrinsic polycrystalline silicon that is not doped with impurities, it is also possible to use a p- or n-silicon layer that is lightly doped with p-type or n-type impurities.

한편, 상기에서 광흡수층(17)의 하측에 n형 다결정 실리콘층(15)이 형성되고 상측에 p형 다결정 실리콘층(19)이 배치된 구조를 예시하였으나, 이와 반대로 광흡수층(17)의 상측에 n형 다결정 실리콘층(15)이 형성되고 하측에 p형 다결정 실리콘층(19)이 배치된 구조를 갖는 것도 가능하다.Meanwhile, the structure in which the n-type polycrystalline silicon layer 15 is formed on the lower side of the light absorbing layer 17 and the p-type polycrystalline silicon layer 19 is disposed on the upper side of the light absorbing layer 17 is illustrated. It is also possible to have a structure in which an n-type polycrystalline silicon layer 15 is formed in a p-type polycrystalline silicon layer 19 is arranged below.

도 3은 본 발명의 다른 실시 예에 따른 다결정 실리콘 태양전지의 단면도이다.3 is a cross-sectional view of a polycrystalline silicon solar cell according to another embodiment of the present invention.

본 발명의 다른 실시 예에 따른 다결정 실리콘 태양전지는 투명한 절연기판(31) 상에 패터닝되어 형성된 후면전극(33)과; 상기 투명한 절연기판(31) 상에 후면전극(33)의 일측이 노출되며 응력유도 저온결정화(SILC)에 의해 결정화되어 전자가 축적되는 제 1 n형 다결정 실리콘층(35), 상기 제 1 n형 다결정 실리콘층(35) 위에 형성되며 응력유도 저온결정화(SILC)에 의해 결정화되어 입사되는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 제 1 광흡수층(37), 및 상기 제 1 광흡수층(37) 상에 형성되며 응력유도 저온결정화(SILC)에 의해 결정화되어 홀이 축적되는 제 1 p형 다결정 실리콘층(39)으로 이루어진 제 1 전지부(40)와; 상기 제 1 전지부(40) 상에 형성된 중간절연층(41)과; 상기 중간절연층(41) 상에 형성된 전자가 축적되는 제 2 n형 다결정 실리콘층(43), 상기 제 2 n형 다결정 실리콘층(43) 위에 형성되며 입사되는 광에 응답하여 전자-홀 쌍을 생성하는 진성 비정질 실리콘으로 이루어진 제 2 광흡수층(45), 및 상기 제 2 광흡수 층(45) 상에 형성되며 홀이 축적되는 제 2 p형 다결정 실리콘층(51)으로 이루어진 제 2 전지부(52)와; 상기 제 2 p형 다결정 실리콘층(52) 상에 형성되는 투명 전극층(53)과; 상기 투명 전극층(53) 상에 형성되는 전면전극(55)을 포함하고 있다.Polycrystalline silicon solar cell according to another embodiment of the present invention comprises a back electrode 33 formed by patterning on a transparent insulating substrate 31; The first n-type polycrystalline silicon layer 35 in which one side of the rear electrode 33 is exposed on the transparent insulating substrate 31 and crystallized by stress induced low temperature crystallization (SILC), accumulates electrons, and the first n-type. A first light absorption layer 37 formed of intrinsic polycrystalline silicon formed on the polycrystalline silicon layer 35 and crystallized by stress-induced low temperature crystallization (SILC) to generate an electron-hole pair in response to incident light, and the first A first battery part 40 formed on the light absorption layer 37 and made of a first p-type polycrystalline silicon layer 39 crystallized by stress induced low temperature crystallization (SILC) to accumulate holes; An intermediate insulating layer 41 formed on the first battery unit 40; The electron-hole pair is formed on the second n-type polycrystalline silicon layer 43 and the second n-type polycrystalline silicon layer 43 in which electrons are formed on the intermediate insulating layer 41. A second battery part made of a second light absorbing layer 45 made of intrinsic amorphous silicon, and a second p-type polycrystalline silicon layer 51 formed on the second light absorbing layer 45 and accumulating holes ( 52); A transparent electrode layer 53 formed on the second p-type polycrystalline silicon layer 52; The front electrode 55 is formed on the transparent electrode layer 53.

상술한 구성의 다결정 실리콘 태양전지는 PIN 구조의 제 1 및 제 2 전지부(40)(52)가 적층된 2중 PIN 접합 구조를 갖는 탄뎀(Tandem) 구조 태양전지이다. 상기에서 탄뎀 구조 태양전지는 제 1 및 제 2 전지부(40)(52)를 구성하는 제 1 및 제 2 광흡수층(37)(45)을 에너지 밴드갭이 서로 다른 물질로 형성되어 입사되는 태양 빛의 흡수를 최대화하여 효율을 높인다. 즉, 빛을 받는 상부의 제 2 전지부(52)의 제 2 광흡수층(45)은 에너지 밴드갭이 1.8eV인 비정질 실리콘으로 형성되고, 제 1 전지부(40)의 제 1 광흡수층(37)은 에너지 밴드갭이 1.1eV인 다결정 실리콘으로 형성된다. The polycrystalline silicon solar cell having the above-described configuration is a tandem structured solar cell having a double PIN junction structure in which the first and second battery units 40 and 52 of the PIN structure are stacked. In the tandem structured solar cell, the first and second light absorbing layers 37 and 45 constituting the first and second battery units 40 and 52 are formed of materials having different energy band gaps. Maximize the absorption of light to increase efficiency. That is, the second light absorbing layer 45 of the second battery unit 52 of the upper portion that receives light is formed of amorphous silicon having an energy band gap of 1.8 eV, and the first light absorbing layer 37 of the first battery unit 40 is formed. ) Is formed of polycrystalline silicon with an energy bandgap of 1.1 eV.

상기에서 제 1 n형 다결정 실리콘층(35), 제 1 광흡수층(37) 및 제 1 p형 다결정 실리콘층(39)은 절연기판(31) 상에 n형 비정질 실리콘, 진성 비정질 실리콘 및 p형 비정질 실리콘이 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 각각 순차적으로 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)으로 증착된 후 응력유도 저온결정화(SILC) 방법에 의해 결정화되어 형성되어 제 1 전지부(40)를 구성한다. In the above description, the first n-type polycrystalline silicon layer 35, the first light absorption layer 37, and the first p-type polycrystalline silicon layer 39 are n-type amorphous silicon, intrinsic amorphous silicon, and p-type on the insulating substrate 31. Amorphous silicon was deposited sequentially by low pressure chemical vapor deposition (LPCVD) or plasma chemical vapor deposition (PECVD) to a thickness of 100 to 10000 Pa, 0.3 to 10 μm and 100 to 10000 Pa, respectively, and then crystallized by stress induced low temperature crystallization (SILC). It is formed to constitute the first battery unit 40.

그리고, 제 2 n형 다결정 실리콘층(43), 제 2 광흡수층(45) 및 제 2 p형 다결정 실리콘층(51)은 층간 절연층(41) 상에 각각 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 순차적으로 적층되게 형성되어 제 2 전지부(40)를 구성한 다. 상기에서 제 2 n형 다결정 실리콘층(43)은 n형 비정질 실리콘을 응력유도 저온결정화(SILC) 방법에 의해 결정화하는 것에 의해 형성되고, 제 2 p형 다결정 실리콘층(51)은 p형 비정질 실리콘을 금속유도 결정화(MIC) 방법에 의해 결정화하는 것에 의해 형성된다. 이 경우, 제 2 광흡수층(45)은 제 1 광흡수층(37) 보다 얇은 두께의 진성 비정질 실리콘으로 형성되는 것이 바람직하다.The second n-type polycrystalline silicon layer 43, the second light absorption layer 45, and the second p-type polycrystalline silicon layer 51 are each 100 to 10000 Pa, 0.3 to 10 mu m, on the interlayer insulating layer 41, and It is formed to be sequentially stacked with a thickness of 100 ~ 10000Å to constitute a second battery unit 40. The second n-type polycrystalline silicon layer 43 is formed by crystallizing n-type amorphous silicon by a stress-induced low temperature crystallization (SILC) method, and the second p-type polycrystalline silicon layer 51 is formed of p-type amorphous silicon. It is formed by crystallizing by the metal induced crystallization (MIC) method. In this case, the second light absorption layer 45 is preferably formed of intrinsic amorphous silicon having a thickness thinner than that of the first light absorption layer 37.

상기에서 탄뎀(Tandem) 구조의 태양전지는 빛이 입사되는 제 2 전지부(52)의 제 2 광흡수층(45)은 상대적으로 큰 에너지를 가지는 빛을 흡수하고, 제 1 전지부(40)의 제 1 광흡수층(37)은 제 2 광흡수층(45)에서 흡수되지 않고 투과되는 상대적으로 작은 에너지를 가지는 빛을 흡수한다. 그리고, 절연층(41)은 제 1 및 제 2 전지부(40)(52) 사이를 PN 터널링 접합(Tunneling Junction)시키는 것으로 SiO2, SiNx 또는 ZnO 등의 절연물질이 1 ∼ 1000Å의 두께로 형성된다. In the solar cell having a tandem structure, the second light absorption layer 45 of the second battery unit 52 to which light is incident absorbs light having a relatively large energy, and the first battery unit 40 The first light absorbing layer 37 absorbs light having a relatively small energy transmitted through the second light absorbing layer 45 without being absorbed. Then, the insulating layer 41 has a thickness of the first and second cell section 40, 52, the PN tunneling junction between (Tunneling Junction) to the insulating material such as SiO 2, SiN x or ZnO 1 ~ 1000Å to Is formed.

그러므로, 탄뎀(Tandem) 구조의 태양전지는 제 1 및 제 2 광흡수층(37)(45)에서 서로 다른 대역의 에너지를 갖는 빛을 각각 흡수하고 절연층(41)에 의해 PN 터널링 접합되므로 어느 하나의 에너지 대역을 갖는 빛만을 흡수하는 단일의 전지부를 갖는 것보다 높은 광흡수율을 얻을 수 있다. Therefore, a tandem solar cell absorbs light having energy of different bands in the first and second light absorption layers 37 and 45, respectively, and is PN tunneled by the insulating layer 41. It is possible to obtain a higher light absorption rate than having a single battery unit which only absorbs light having an energy band of.

또한, 제 2 전지부(52)의 제 2 광흡수층(45)이 0.3 ∼ 10㎛ 정도 두께의 비정질 실리콘으로 형성된다. 상기에서 비정질 실리콘의 광흡수층은 상당한 수의 댕글링 본딩(Dangling Bonding)을 포함하여 생성되어 이동되는 전자와 홀의 재결합 사이트를 제공하여 소자의 특성을 저하시킬 수 있는데, 본 발명의 다른 실시 예에 따른 탄뎀(Tandem) 구조의 태양전지는 제 2 광흡수층(45)은 제 1 광흡수층(37)의 두께보다 얇은 것이 바람직하다. 그러므로, 제 2 광흡수층(45)은 높은 안정성을 가지면서 빛에 의해 생성된 전자와 홀이 제 2 n형 다결정 실리콘층(43) 및 제 2 p형 다결정 실리콘층(51)으로 이동할 때 거리가 짧아 재결합되는 것이 감소된다.In addition, the second light absorption layer 45 of the second battery unit 52 is formed of amorphous silicon having a thickness of about 0.3 to 10 μm. The light absorbing layer of amorphous silicon may reduce the characteristics of the device by providing a recombination site of electrons and holes generated and moved, including a significant number of dangling bonding, according to another embodiment of the present invention In the tandem solar cell, the second light absorption layer 45 is preferably thinner than the thickness of the first light absorption layer 37. Therefore, the second light absorbing layer 45 has high stability and has a high distance when electrons and holes generated by light move to the second n-type polycrystalline silicon layer 43 and the second p-type polycrystalline silicon layer 51. Shorter recombination is reduced.

그리고, 제 1 및 제 2 n형 다결정 실리콘층(35)(43)과 제 1 및 제 2 p형 다결정 실리콘층(39)(51)은 결정화되어 도펀트가 활성화 되는 경우 저항이 크게 낮아지기 때문에 다결정인 것이 바람직하다. In addition, the first and second n-type polycrystalline silicon layers 35 and 43 and the first and second p-type polycrystalline silicon layers 39 and 51 are crystallized because the resistance is greatly lowered when the dopant is activated. It is preferable.

또한, 투명 전극층(53)은 ITO(Indium-Tin Oxide) 또는 TO(Tin Oxide) 등의 투명한 도전 물질로 1000 ∼ 3000Å 정도의 두께로 형성되며, 전면전극(55)은 Al, Ni, Mo, W 또는 Ti 등의 도전성 금속으로 1000 ∼ 3000Å 정도의 두께로 형성된다.In addition, the transparent electrode layer 53 is formed of a transparent conductive material such as ITO (Indium-Tin Oxide) or TO (Tin Oxide) to a thickness of about 1000 ~ 3000Å, the front electrode 55 is Al, Ni, Mo, W Or conductive metals such as Ti, and have a thickness of about 1000 to 3000 Pa.

이하에서 본 발명의 일 실시 예 및 다른 실시 예에 따른 다결정 실리콘 태양전지의 제조방법에 대하여 설명한다.Hereinafter, a method of manufacturing a polycrystalline silicon solar cell according to one embodiment and another embodiment of the present invention will be described.

도 4a 내지 도 4d는 본 발명의 바람직한 일 실시 예에 따른 다결정 실리콘 태양전지의 제조방법을 도시한 단면도이다.4A to 4D are cross-sectional views illustrating a method of manufacturing a polycrystalline silicon solar cell according to an exemplary embodiment of the present invention.

먼저, 도 4a를 참조하면, 유리 또는 석영 등의 투명한 절연기판(11) 상에 MoW, Mo, W, Pt 또는 Ti 등의 전극 재료를 스퍼터링 또는 CVD 방법으로 1000 ∼ 5000Å 정도의 두께로 증착하고 포토리쏘그래피 방법으로 패터닝하여 후면전극(13)을 형성한다. 상기에서 절연기판(11)은 열처리시 수축되는 것을 방지하기 위한 압축(compaction) 공정을 실시하지 않는 것을 사용한다.First, referring to FIG. 4A, an electrode material such as MoW, Mo, W, Pt, or Ti is deposited on a transparent insulating substrate 11 such as glass or quartz to a thickness of about 1000 to 5000 GPa by sputtering or CVD. The back electrode 13 is formed by patterning by lithography. In the above-described insulating substrate 11, a compression process for preventing shrinkage during heat treatment is used.

도 4b를 참조하면, 절연기판(11) 상에 후면전극(13)을 덮도록 n형 비정질 실 리콘, 진성 비정질 실리콘 및 p형 비정질 실리콘을 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)으로 각각 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 순차적으로 증착한다. Referring to FIG. 4B, n-type amorphous silicon, intrinsic amorphous silicon, and p-type amorphous silicon are covered by low pressure chemical vapor deposition (LPCVD) or plasma chemical vapor deposition (PECVD) to cover the back electrode 13 on the insulating substrate 11. It deposits sequentially with thickness of 100-10000 Pa, 0.3-10 micrometers, and 100-10000 Pa, respectively.

그리고, 증착된 n형 비정질 실리콘, 진성 비정질 실리콘 및 p형 비정질 실리콘을 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안, 바람직하게는 600℃에서 1시간 동안 열처리하는 응력유도 저온결정화(SILC) 방법으로 결정화하여 n형 다결정 실리콘층(15), 광흡수층(17) 및 p형 다결정 실리콘층(19)을 형성한다. In addition, the stress-induced low temperature crystallization (SILC) method in which the deposited n-type amorphous silicon, intrinsic amorphous silicon, and p-type amorphous silicon are heat-treated at a temperature of 580 to 1000 ° C for 1 to 60 minutes, preferably at 600 ° C for 1 hour. Crystallization to form an n-type polycrystalline silicon layer 15, a light absorption layer 17 and a p-type polycrystalline silicon layer 19.

이때, 절연기판(11)은 열처리시 수평방향으로 압축(compaction)되어 2 ~ 100㎛ 정도 수축되어 압축 응력(compressive stress)이 걸리게 된다. 이에 의해, 절연기판(11) 상의 n형 비정질 실리콘, 진성 비정질 실리콘 및 p형 비정질 실리콘은 인장 응력(tensile stress)이 걸리게 되어 결정화 에너지 장벽이 낮아진다. 그러므로, n형 비정질 실리콘, 진성 비정질 실리콘 및 p형 비정질 실리콘은 가해지는 온도에 의해 내부 원자들 사이의 본딩이 용이하게 끊어지고 재결합하는 것에 의해 결정화 속도가 빠르게 다결정 실리콘으로 상변이 된다. At this time, the insulating substrate 11 is compacted in the horizontal direction during heat treatment and contracted by about 2 to 100 μm, thereby causing a compressive stress. As a result, the n-type amorphous silicon, the intrinsic amorphous silicon, and the p-type amorphous silicon on the insulating substrate 11 are subjected to tensile stress, which lowers the crystallization energy barrier. Therefore, the n-type amorphous silicon, the intrinsic amorphous silicon, and the p-type amorphous silicon are easily dissociated from bonding between internal atoms due to the applied temperature, and the crystallization rate is rapidly changed to polycrystalline silicon by recombination.

상기에서 n형 다결정 실리콘층(15), 광흡수층(17) 및 p형 다결정 실리콘층(19)을 응력유도 저온결정화(SILC) 방법에 의해 결정화하므로 대면적화가 가능할 뿐만 아니라 광흡수층(17) 촉매 금속이 잔류하지 않게 되어 전자(Electron)와 홀(Hole)의 재결합 사이트를 줄임으로써 태양전지의 효율이 저하되는 것을 방지할 수 있다.Since the n-type polycrystalline silicon layer 15, the light absorbing layer 17 and the p-type polycrystalline silicon layer 19 are crystallized by a stress-induced low temperature crystallization (SILC) method, a large area can be obtained as well as the light absorbing layer 17 catalyst. Since the metal does not remain and the recombination sites of the electrons and the holes are reduced, the efficiency of the solar cell can be prevented from being lowered.

도 4c를 참조하면, p형 다결정 실리콘층(19) 상에 ITO(Indium-Tin Oxide) 또 는 TO(Tin Oxide) 등의 투명한 도전 물질을 스퍼터링 또는 CVD 방법으로 1000 ∼ 3000Å 정도의 두께로 증착하여 투명 전극층(21)을 형성한다. 그리고, 투명 전극층(21) 상에 Al, Ni, Mo, W 또는 Ti 등의 도전성 금속을 스퍼터링 또는 CVD 방법으로 1000 ∼ 3000Å 정도의 두께로 증착하고 포토리쏘그래피 방법으로 패터닝하여 후면전극(13)과 대응하는 전면전극(23)을 형성한다.Referring to FIG. 4C, a transparent conductive material such as indium-tin oxide (ITO) or tin oxide (TO) is deposited on the p-type polycrystalline silicon layer 19 to a thickness of about 1000 to 3000 Pa by sputtering or CVD. The transparent electrode layer 21 is formed. Then, a conductive metal such as Al, Ni, Mo, W, or Ti is deposited on the transparent electrode layer 21 to a thickness of about 1000 to 3000 mV by sputtering or CVD and patterned by photolithography to form the back electrode 13 and the back electrode. The corresponding front electrode 23 is formed.

도 4d를 참조하면, 투명 전극층(21), p형 다결정 실리콘층(19), 광흡수층(17) 및 n형 다결정 실리콘층(15)을 절연기판(11) 및 후면전극(13)이 노출되도록 포토리쏘그래피 방법으로 패터닝한다.Referring to FIG. 4D, the insulating substrate 11 and the rear electrode 13 are exposed to expose the transparent electrode layer 21, the p-type polycrystalline silicon layer 19, the light absorption layer 17, and the n-type polycrystalline silicon layer 15. Patterning is performed by photolithography.

상술한 바와 같이 본 발명의 일 실시예는 p형 다결정 실리콘층, 광흡수층 및 n형 다결정 실리콘층을 형성하기 위하여 비정질 실리콘을 결정화하기 위한 열처리시에 압축(compaction) 공정을 실시하지 않은 절연기판을 이용하며, 절연기판이 수축되는 응력유도 저온결정화(SLIC)를 이용하여 결정화 속도가 빠르게 다결정 실리콘으로 상변이 되도록 한다. As described above, an embodiment of the present invention provides an insulating substrate that is not subjected to a compression process during heat treatment for crystallizing amorphous silicon to form a p-type polycrystalline silicon layer, a light absorbing layer, and an n-type polycrystalline silicon layer. In this case, the crystallization rate is rapidly changed to polycrystalline silicon by using stress-induced low temperature crystallization (SLIC) in which the insulating substrate shrinks.

따라서, 절연기판의 열처리시에 수축되는 것을 방지하기 위한 압축(compaction) 공정을 미리 별도로 실시하지 않고 압축 공정과 동시에 응력유도 저온결정화(SILC) 방법으로 비정질 광흡수층의 결정화를 진행함에 의해 공정시간과 비용을 단축함과 동시에 대면적 결정화가 용이하게 이루어지게 된다.Therefore, the process time and the crystallization of the amorphous light absorbing layer by the stress induction low temperature crystallization (SILC) method simultaneously with the compression process without separately performing a compression process to prevent shrinkage during heat treatment of the insulating substrate. At the same time, large-scale crystallization is easily achieved while reducing costs.

도 5a 도 5e는 본 발명의 바람직한 다른 실시예에 따른 다결정 실리콘 태양전지의 제조방법을 도시한 단면도이다.5A and 5E are cross-sectional views illustrating a method of manufacturing a polycrystalline silicon solar cell according to another exemplary embodiment of the present invention.

도 5a를 참조하면, 유리 또는 석영 등의 투명한 절연기판(31) 상에 MoW, Mo, W, Pt 또는 Ti 등의 전극 재료를 스퍼터링 또는 CVD 방법으로 1000 ∼ 5000Å 정도의 두께로 증착하고 포토리쏘그래피 방법으로 패터닝하여 후면전극(33)을 형성한다. 상기에서 절연기판(31)은 열처리시 수축되는 것을 방지하기 위한 압축(compaction) 공정을 실시하지 않는 것을 사용한다.Referring to FIG. 5A, an electrode material such as MoW, Mo, W, Pt, or Ti is deposited on a transparent insulating substrate 31 such as glass or quartz to a thickness of about 1000 to 5000 GPa by sputtering or CVD and then photolithography. The back electrode 33 is formed by patterning by the method. In this case, the insulating substrate 31 is one that does not perform a compression process to prevent shrinkage during heat treatment.

도 5b를 참조하면, 절연기판(31) 상에 후면전극(33)을 덮도록 n형 비정질 실리콘, 진성 비정질 실리콘, p형 비정질 실리콘, 절연물질 및 n형 비정질 실리콘을 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)으로 각각 100 ∼ 10000Å, 0.3 ∼ 10㎛, 100 ∼ 10000Å, 10 ∼ 1000Å 및 100 ∼ 10000Å의 두께로 형성된다. 상기에서 절연물질은 층간 절연층(41)을 이루는 것으로 SiO2, SiNx 또는 ZnO 등으로 형성된다.Referring to FIG. 5B, n-type amorphous silicon, intrinsic amorphous silicon, p-type amorphous silicon, insulating material, and n-type amorphous silicon are covered by low pressure chemical vapor deposition (LPCVD) or the like so as to cover the back electrode 33 on the insulating substrate 31. Plasma chemical vapor deposition (PECVD) forms a thickness of 100 to 10000 Pa, 0.3 to 10 µm, 100 to 10000 Pa, 10 to 1000 Pa, and 100 to 10000 Pa, respectively. In this case, the insulating material forms an interlayer insulating layer 41 and is formed of SiO 2 , SiNx, or ZnO.

그리고, 증착된 n형 비정질 실리콘층, 진성 비정질 실리콘, p형 비정질 실리콘, 절연물질 및 n형 비정질 실리콘을 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하는 응력유도 저온결정화(SILC) 방법으로 결정화하여 제 1 n형 다결정 실리콘층(35), 제 1 광흡수층(37), 제 1 p형 다결정 실리콘층(39) 및 제 2 n형 다결정 실리콘층(43)을 형성한다.In addition, the deposited n-type amorphous silicon layer, intrinsic amorphous silicon, p-type amorphous silicon, insulating material and n-type amorphous silicon by a stress-induced low temperature crystallization (SILC) method for heat treatment for 1 to 60 minutes at a temperature of 580 ~ 1000 ℃ Crystallization is performed to form the first n-type polycrystalline silicon layer 35, the first light absorption layer 37, the first p-type polycrystalline silicon layer 39, and the second n-type polycrystalline silicon layer 43.

이때, 절연기판(31)은 열처리시 수평방향으로 압축(compaction)되어 2 ∼ 100㎛ 정도 수축되어 압축 응력(compressive stress)이 걸리게 된다. 이에 의해, 절연기판(31) 상의 n형 비정질 실리콘, 진성 비정질 실리콘, p형 비정질 실리콘 및 n형 비정질 실리콘은 인장 응력(tensile stress)이 걸리게 되어 결정화 에너지 장 벽이 낮아진다. 그러므로, n형 비정질 실리콘, 진성 비정질 실리콘, p형 비정질 실리콘 및 n형 비정질 실리콘은 가해지는 온도에 의해 내부 원자들 사이의 본딩이 용이하게 끊어지고 재결합하는 것에 의해 결정화 속도가 빠르게 다결정 실리콘으로 상변이가 이루어진다.At this time, the insulating substrate 31 is compressed in the horizontal direction during heat treatment and shrinks by about 2 to 100 μm, thereby causing a compressive stress. As a result, the n-type amorphous silicon, the intrinsic amorphous silicon, the p-type amorphous silicon, and the n-type amorphous silicon on the insulating substrate 31 are subjected to tensile stress, thereby lowering the crystallization energy barrier. Therefore, n-type amorphous silicon, intrinsic amorphous silicon, p-type amorphous silicon, and n-type amorphous silicon phase-transform into polycrystalline silicon with a high crystallization rate due to easy bonding between internal atoms due to the applied temperature and recombination. Is done.

상기에서 결정화된 제 1 n형 다결정 실리콘층(35), 제 1 광흡수층(37) 및 제 1 p형 다결정 실리콘층(39)은 제 1 전지부(40)가 된다.The first n-type polycrystalline silicon layer 35, the first light absorbing layer 37, and the first p-type polycrystalline silicon layer 39 crystallized above become the first battery unit 40.

상기에서 제 1 n형 다결정 실리콘층(35), 제 1 광흡수층(37), 제 1 p형 다결정 실리콘층(39) 및 제 2 n형 다결정 실리콘층(43)을 응력유도 저온결정화(SILC) 방법에 의해 결정화하므로 대면적화가 가능할 뿐만 아니라 제 1 광흡수층(37)에 촉매 금속이 잔류하지 않게 되어 전자(Electron)와 홀(Hole)의 재결합 사이트를 줄임으로써 제 1 전지부(40)의 효율이 저하되는 것을 방지할 수 있다.In the above, the first n-type polycrystalline silicon layer 35, the first light absorption layer 37, the first p-type polycrystalline silicon layer 39 and the second n-type polycrystalline silicon layer 43 are stress induced low temperature crystallization (SILC) The crystallization by the method enables not only large area but also no catalyst metal remaining in the first light absorption layer 37, thereby reducing the recombination sites of electrons and holes. This deterioration can be prevented.

도 5c를 참조하면, 제 2 n형 다결정 실리콘층(43)에 PH3(phosphorous)를 도핑한다. 그리고, 제 2 n형 다결정 실리콘층(43) 상에 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)으로 진성 비정질 실리콘층(45) 및 p형 비정질 실리콘층(47)을 각각 0.3 ∼ 10㎛, 100 ∼ 10000Å 정도 두께로 증착한다.Referring to FIG. 5C, PH 2 (phosphorous) is doped into the second n-type polycrystalline silicon layer 43. The intrinsic amorphous silicon layer 45 and the p-type amorphous silicon layer 47 are respectively 0.3 to 10 탆 on the second n-type polycrystalline silicon layer 43 by low pressure chemical vapor deposition (LPCVD) or plasma chemical vapor deposition (PECVD). And to a thickness of about 100 to 10000 Pa.

그리고, p형 비정질 실리콘층(47) 상에 Ni 등을 1 ∼ 1000Å 정도 두께로 증착하여 결정화 씨드층(49)을 형성한다. 상기 결정화 씨드층(49)으로 사용 가능한 재료는 예를 들어, Ni 이외에, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt 중 어느 하나가 사용될 수 있다.Then, Ni and the like are deposited on the p-type amorphous silicon layer 47 to a thickness of about 1 to 1000 GPa to form a crystallization seed layer 49. Materials usable as the crystallization seed layer 49 are, for example, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt, in addition to Ni. Either of which may be used.

도 5d를 참조하면, p형 비정질 실리콘층(47) 및 결정화 씨드층(49)을 400 ∼ 500℃ 정도의 온도로 20 ∼ 40분, 바람직하게는 450℃에서 30분 정도 열처리하여 금속유도 결정화(MIC) 방법을 진행한다. 이에 따라, p형 비정질 실리콘층(47)은 결정화 씨드층(49)의 Ni 등을 결정화 씨드(seed)로 이용하여 결정화함에 의해 제 2 p형 다결정 실리콘층(51)을 형성한다. 이때, 진성 비정질 실리콘층(45)은 결정화 온도가 낮고 열처리 시간이 짧으므로 결정화되지 않는다. 상기에서 결정화되지 않은 진성 비정질 실리콘층(45)은 제 2 광흡수층이 되고 제 2 n형 다결정 실리콘층(43) 및 제 2 p형 다결정 실리콘층(51)과 함께 제 2 전지부(52)를 구성한다.Referring to FIG. 5D, the p-type amorphous silicon layer 47 and the crystallization seed layer 49 are heat treated at a temperature of about 400 to 500 ° C. for 20 to 40 minutes, preferably at about 450 ° C. for about 30 minutes to induce metal induction crystallization ( MIC) method. Accordingly, the p-type amorphous silicon layer 47 forms the second p-type polycrystalline silicon layer 51 by crystallization using Ni of the crystallization seed layer 49 as the crystallization seed. At this time, the intrinsic amorphous silicon layer 45 is not crystallized because the crystallization temperature is low and the heat treatment time is short. The non-crystallized intrinsic amorphous silicon layer 45 becomes the second light absorbing layer and the second battery part 52 together with the second n-type polycrystalline silicon layer 43 and the second p-type polycrystalline silicon layer 51. Configure.

상기에서 제 2 광흡수층(45)은 p형 비정질 실리콘층(47)을 결정화하여 제 2 p형 다결정 실리콘층(51)을 형성할 때 열처리 시간이 짧으므로 결정화 씨드(seed)로 이용된 Ni 등이 확산되지 않을 뿐만 아니라 얇은 두께로 형성된다. 그러므로, 제 2 광흡수층(45)은 높은 안정성을 가지면서 빛에 의해 생성된 전자와 홀이 제 2 n형 다결정 실리콘층(43) 및 제 2 p형 다결정 실리콘층(51)으로 이동할 때 거리가 짧아 재결합되는 것이 감소된다.Since the second light absorption layer 45 has a short heat treatment time when crystallizing the p-type amorphous silicon layer 47 to form the second p-type polycrystalline silicon layer 51, Ni and the like used as a crystallization seed. It is not only diffused but also formed in a thin thickness. Therefore, the second light absorbing layer 45 has high stability and has a high distance when electrons and holes generated by light move to the second n-type polycrystalline silicon layer 43 and the second p-type polycrystalline silicon layer 51. Shorter recombination is reduced.

도 5e를 참조하면, 결정화 씨드층(49)을 제거하고, 제 2 p형 다결정 실리콘층(51) 상에 ITO(Indium-Tin Oxide) 또는 TO(Tin Oxide) 등의 투명한 도전 물질을 1000 ∼ 3000Å 정도의 두께로 증착하여 투명 전극층(53)을 형성한다. 그리고, 투명 전극층(53) 상에 Al, Ni, Mo, W 또는 Ti 등의 도전성 금속을 1000 ∼ 3000Å 정도의 두께로 증착하고 포토리쏘그래피 방법으로 패터닝하여 후면전극(33)과 대응하는 전면전극(55)을 형성한다.Referring to FIG. 5E, the crystallization seed layer 49 is removed, and a transparent conductive material such as indium tin oxide (ITO) or tin oxide (TO) is formed on the second p-type polycrystalline silicon layer 51. Deposition to a thickness of approximately enough to form a transparent electrode layer 53. Then, a conductive metal such as Al, Ni, Mo, W or Ti is deposited on the transparent electrode layer 53 to a thickness of about 1000 to 3000 GPa and patterned by a photolithography method so that the front electrode corresponding to the rear electrode 33 ( 55).

그리고, 투명 전극층(53), 제 2 p형 다결정 실리콘층(51), 제 2 광흡수층(45), 제 2 n형 다결정 실리콘층(43), 층간절연층(41), 제 1 p형 다결정 실리콘층(39), 제 1 광흡수층(37) 및 제 1 n형 다결정 실리콘층(35)을 절연기판(31) 및 후면전극(33)이 노출되도록 포토리쏘그래피 방법으로 패터닝한다.The transparent electrode layer 53, the second p-type polycrystalline silicon layer 51, the second light absorption layer 45, the second n-type polycrystalline silicon layer 43, the interlayer insulating layer 41, and the first p-type polycrystal The silicon layer 39, the first light absorption layer 37, and the first n-type polycrystalline silicon layer 35 are patterned by a photolithography method so that the insulating substrate 31 and the back electrode 33 are exposed.

상술한 바와 같이 본 발명의 다른 실시 예는 각각 서로 다른 대역의 에너지를 갖는 빛을 흡수하는 제 1 및 제 2 광흡수층을 포함하는 PIN 구조의 제 1 및 제 2 전지부로 구성되어 높은 광흡수율을 얻을 수 있는 탄뎀 구조의 태양전지를 형성한다. As described above, another embodiment of the present invention is composed of first and second battery units having a PIN structure including first and second light absorption layers respectively absorbing light having energy of different bands, thereby obtaining high light absorption. It can form a solar cell of tandem structure.

상기 다른 실시 예에서는 제 1 및 제 2 전지부(40)(52) 사이를 PN 터널링 접합(Tunneling Junction)시키는 절연층(41)을 형성한 것을 예시하였으나, 생략하는 것도 가능하다. 이 경우, 제 1 p형 다결정 실리콘층(39)과 제 2 n형 다결정 실리콘층(43)이 pn 접합되어 이 pn 접합된 부분에는 광흡수층 역할을 하는 공핍층이 자연 발생적으로 형성될 수 있다.In the above embodiment, the insulating layer 41 forming the PN tunneling junction between the first and second battery units 40 and 52 is exemplified, but it may be omitted. In this case, the first p-type polycrystalline silicon layer 39 and the second n-type polycrystalline silicon layer 43 may be pn-bonded to form a depletion layer that acts as a light absorbing layer.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments illustrated in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

도 1은 종래 태양전지의 구조를 간략히 도시한 단면도.1 is a cross-sectional view schematically showing the structure of a conventional solar cell.

도 2는 본 발명의 일 실시 예에 따른 다결정 실리콘 태양전지의 단면도.2 is a cross-sectional view of a polycrystalline silicon solar cell according to an embodiment of the present invention.

도 3은 본 발명의 다른 실시 예에 따른 다결정 실리콘 태양전지의 단면도.3 is a cross-sectional view of a polycrystalline silicon solar cell according to another embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 바람직한 일 실시 예에 따른 다결정 실리콘 태양전지의 제조방법을 도시한 단면도.4A to 4D are cross-sectional views illustrating a method of manufacturing a polycrystalline silicon solar cell according to an exemplary embodiment of the present invention.

도 5a 도 5e는 본 발명의 바람직한 다른 실시예에 따른 다결정 실리콘 태양전지의 제조방법을 도시한 단면도.5A and 5E are cross-sectional views illustrating a method of manufacturing a polycrystalline silicon solar cell according to another exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11, 31: 절연기판 13, 33: 후면전극11, 31: insulation substrate 13, 33: rear electrode

15: n형 다결정 실리콘층 17: 광흡수층15: n-type polycrystalline silicon layer 17: light absorption layer

19: p형 다결정 실리콘층 21, 53: 투명 전극층19: p-type polycrystalline silicon layer 21, 53: transparent electrode layer

23, 55: 전면전극 49: 결정화 씨드층23, 55: front electrode 49: crystallized seed layer

35, 43: 제 1 및 제 2 n형 다결정 실리콘층35, 43: first and second n-type polycrystalline silicon layers

37, 45: 제 1 및 제 2 광흡수층37, 45: first and second light absorption layers

39, 51: 제 1 및 제 2 p형 다결정 실리콘층39, 51: first and second p-type polycrystalline silicon layers

40, 52: 제 1 및 제 2 전지부40, 52: First and second battery sections

Claims (20)

투명한 절연기판과,Transparent insulation board, 상기 투명한 절연기판 상에 패터닝되어 형성된 후면전극과,A back electrode formed by patterning the transparent insulating substrate; 상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 응력유도 저온결정화(SILC)에 의해 결정화된 제 1 도전형 다결정 실리콘층과,A first conductive polycrystalline silicon layer formed on the transparent insulating substrate so that one side of the rear electrode is exposed and crystallized by stress induced low temperature crystallization (SILC); 상기 제 1 도전형 다결정 실리콘층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되어 입사되는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 광흡수층과,A light absorption layer made of intrinsic polycrystalline silicon formed on the first conductivity type polycrystalline silicon layer and generating electron-hole pairs in response to incident light crystallized by the stress-induced low temperature crystallization (SILC); 상기 광흡수층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되는 제 2 도전형 다결정 실리콘층과,A second conductivity type polycrystalline silicon layer formed on the light absorption layer and crystallized by the stress induction low temperature crystallization (SILC); 상기 제 2 도전형 다결정 실리콘층 상에 형성되는 투명 전극층과,A transparent electrode layer formed on the second conductive polycrystalline silicon layer; 상기 투명 전극층 상에 형성되는 상기 후면전극과 대응되게 형성된 전면전극을 포함하는 다결정 실리콘 태양전지.A polycrystalline silicon solar cell comprising a front electrode formed to correspond to the back electrode formed on the transparent electrode layer. 제1항에 있어서, 상기 제 1 도전형 다결정 실리콘층, 광흡수층 및 제 2 도전형 다결정 실리콘층은 각각 제 1 도전형 비정질 실리콘층, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘이 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 각각 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)에 의해 순차적으로 증착되고 동시에 응력유도 저온결정화(SILC) 방법에 의해 결정화되어 형성 되는 다결정 실리콘 태양전지.The method of claim 1, wherein the first conductive polycrystalline silicon layer, the light absorbing layer and the second conductive polycrystalline silicon layer are 100 to 10000 Pa, respectively, the first conductive amorphous silicon layer, the intrinsic amorphous silicon and the second conductive amorphous silicon, Polycrystalline silicon solar cells, which are deposited sequentially by low pressure chemical vapor deposition (LPCVD) or plasma chemical vapor deposition (PECVD), and are crystallized by stress-induced low temperature crystallization (SILC), respectively. . 제1항에 있어서, 상기 응력유도 저온결정화(SILC) 방법은 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하는 다결정 실리콘 태양전지.The polycrystalline silicon solar cell of claim 1, wherein the stress-induced low temperature crystallization (SILC) method is heat-treated at a temperature of 580 to 1000 ° C. for 1 to 60 minutes. 투명한 절연기판과,Transparent insulation board, 상기 투명한 절연기판 상에 패터닝되어 형성된 후면전극과,A back electrode formed by patterning the transparent insulating substrate; 상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 제 1의 전지부와,A first battery part formed on the transparent insulating substrate so that one side of the back electrode is exposed and generating an electron-hole pair in response to light having energy; 상기 제 1의 전지부 상에 형성된 층간절연층과,An interlayer insulating layer formed on said first battery portion, 상기 층간절연층 상에 형성되며 상기 제 1의 전지부 보다 큰 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 제 2의 전지부와,A second battery part formed on the interlayer insulating layer and generating an electron-hole pair in response to light having a greater energy than the first battery part; 상기 제 2의 전지부 상에 형성되는 투명 전극층과,A transparent electrode layer formed on said second battery portion, 상기 투명 전극층 상에 형성되는 상기 후면전극과 대응되게 형성된 전면전극을 포함하는 다결정 실리콘 태양전지.A polycrystalline silicon solar cell comprising a front electrode formed to correspond to the back electrode formed on the transparent electrode layer. 투명한 절연기판과,Transparent insulation board, 상기 투명한 절연기판 상에 패터닝되어 형성된 후면전극과,A back electrode formed by patterning the transparent insulating substrate; 상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 제 1의 전지부와,A first battery part formed on the transparent insulating substrate so that one side of the back electrode is exposed and generating an electron-hole pair in response to light having energy; 상기 제 1의 전지부 상에 형성되며 상기 제 1의 전지부 보다 큰 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 제 2의 전지부와,A second battery unit formed on the first battery unit and generating an electron-hole pair in response to light having greater energy than the first battery unit; 상기 제 2의 전지부 상에 형성되는 투명 전극층과,A transparent electrode layer formed on said second battery portion, 상기 투명 전극층 상에 형성되는 상기 후면전극과 대응되게 형성된 전면전극을 포함하는 다결정 실리콘 태양전지.A polycrystalline silicon solar cell comprising a front electrode formed to correspond to the back electrode formed on the transparent electrode layer. 제4항 또는 제5항에 있어서, 상기 제 1의 전지부는 상기 투명한 절연기판상에 상기 후면전극의 일측이 노출되도록 형성되며 응력유도 저온결정화(SILC)에 의해 결정화된 제 1의 제 1 도전형 다결정 실리콘층과,6. The first conductive type of claim 4 or 5, wherein the first battery unit is formed such that one side of the rear electrode is exposed on the transparent insulating substrate and is crystallized by stress induced low temperature crystallization (SILC). A polycrystalline silicon layer, 상기 제 1의 제 1 도전형 다결정 실리콘층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되어 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 진성 다결정 실리콘으로 이루어진 제 1의 광흡수층과,A first light made of intrinsic polycrystalline silicon formed on the first first conductivity type polycrystalline silicon layer and crystallized by the stress-induced low temperature crystallization (SILC) to generate an electron-hole pair in response to the light having energy With an absorbent layer, 상기 제 1의 광흡수층 상에 형성되며 상기 응력유도 저온결정화(SILC)에 의해 결정화되는 제 1의 제 2 도전형 다결정 실리콘층으로 구성된 다결정 실리콘 태양전지.And a first second conductive polycrystalline silicon layer formed on the first light absorbing layer and crystallized by the stress-induced low temperature crystallization (SILC). 제6항에 있어서, 제 1의 제 1 도전형 다결정 실리콘층, 제 1의 광흡수층 및 제 1의 제 2 도전형 다결정 실리콘층은 동시에 응력유도 저온결정화(SILC)에 의해 결정화되는 다결정 실리콘 태양전지.The polycrystalline silicon solar cell of claim 6, wherein the first first conductivity type polycrystalline silicon layer, the first light absorption layer, and the first second conductivity type polycrystalline silicon layer are simultaneously crystallized by stress induced low temperature crystallization (SILC). . 제6항에 있어서, 상기 응력유도 저온결정화(SILC)는 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하여 진행하는 다결정 실리콘 태양전지.The polycrystalline silicon solar cell of claim 6, wherein the stress-induced low temperature crystallization (SILC) is performed by heat treatment at a temperature of 580 to 1000 ° C. for 1 to 60 minutes. 제4항에 있어서, 상기 층간절연층이 SiO2, SiNx 또는 ZnO으로 형성되는 다결정 실리콘 태양전지.The polycrystalline silicon solar cell of claim 4, wherein the interlayer insulating layer is formed of SiO 2 , SiN x, or ZnO. 제4항 또는 제5항에 있어서, 상기 제 2의 전지부는 응력유도 저온결정화(SILC)에 의해 결정화된 제 2의 제 1 도전형 다결정 실리콘층과,6. The method of claim 4 or 5, wherein the second battery portion is a second first conductivity type polycrystalline silicon layer crystallized by stress induced low temperature crystallization (SILC), 상기 제 2의 제 1 도전형 다결정 실리콘층 상에 형성되며 에너지를 가지는 광에 응답하여 전자-홀 쌍을 생성하는 진성 비정질 실리콘으로 이루어진 제 2의 광흡수층과,A second light absorbing layer made of intrinsic amorphous silicon formed on the second first conductivity type polycrystalline silicon layer and generating electron-hole pairs in response to light having energy; 상기 제 2의 광흡수층 상에 형성되며 금속유도 결정화(MIC) 방법에 의해 결정화되는 제 2의 제 2 도전형 다결정 실리콘층으로 구성된 다결정 실리콘 태양전지.And a second second conductivity type polycrystalline silicon layer formed on the second light absorption layer and crystallized by a metal induced crystallization (MIC) method. 제4항 또는 제5항에 있어서, 상기 제 2의 제 2 광흡수층이 0.3 ∼ 10㎛의 두께로 형성되는 다결정 실리콘 태양전지.The polycrystalline silicon solar cell of claim 4 or 5, wherein the second second light absorption layer is formed to a thickness of 0.3 to 10 µm. 투명한 절연기판 상에 패터닝된 후면전극을 형성하는 공정과,Forming a patterned back electrode on the transparent insulating substrate; 상기 절연기판 상에 상기 후면전극을 덮도록 제 1 도전형 비정질 실리콘, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘을 증착하고 응력유도 저온결정화(SILC) 방법으로 결정화하여 제 1 도전형 다결정 실리콘층, 광흡수층 및 제 2 도전형 다결정 실리콘층을 형성하는 공정과,Depositing first conductive amorphous silicon, intrinsic amorphous silicon, and second conductive amorphous silicon so as to cover the back electrode on the insulating substrate, and crystallization by a stress induced low temperature crystallization (SILC) method to form a first conductive polycrystalline silicon layer; Forming a light absorption layer and a second conductive polycrystalline silicon layer; 상기 제 2 도전형 다결정 실리콘층 상에 투명 전극층을 형성하는 공정과,Forming a transparent electrode layer on the second conductivity type polycrystalline silicon layer; 상기 투명 전극층의 상기 후면전극과 대응하는 부분에 전면전극을 형성하고 상기 투명 전극층, 제 2 도전형 다결정 실리콘층, 광흡수층 및 제 1 도전형 다결정 실리콘층을 상기 절연기판 및 후면전극이 노출되도록 패터닝하는 공정을 포함하는 다결정 실리콘 태양전지의 제조방법.Forming a front electrode on a portion of the transparent electrode layer corresponding to the back electrode, and patterning the transparent electrode layer, the second conductive polycrystalline silicon layer, the light absorption layer, and the first conductive polycrystalline silicon layer to expose the insulating substrate and the rear electrode. Method for producing a polycrystalline silicon solar cell comprising a step of. 제12항에 있어서, 상기 제 1 도전형 비정질 실리콘, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘을 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)으로 각각 100 ∼ 10000Å, 0.3 ∼ 10㎛ 및 100 ∼ 10000Å의 두께로 순차적으로 증착하는 다결정 실리콘 태양전지의 제조방법.The method of claim 12, wherein the first conductive amorphous silicon, the intrinsic amorphous silicon and the second conductive amorphous silicon are low pressure chemical vapor deposition (LPCVD) or plasma chemical vapor deposition (PECVD), respectively, 100 to 10000 Pa, 0.3 to 10 ㎛ and 100 A method for producing a polycrystalline silicon solar cell that is deposited sequentially at a thickness of ˜10000 kPa. 제13항에 있어서, 상기 증착된 제 1 도전형 비정질 실리콘, 진성 비정질 실리콘 및 제 2 도전형 비정질 실리콘의 응력유도 저온결정화(SILC) 방법은 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하는 다결정 실리콘 태양전지의 제조방법.14. The method of claim 13, wherein the deposited stress-induced low temperature crystallization (SILC) method of the first conductive amorphous silicon, the intrinsic amorphous silicon, and the second conductive amorphous silicon is heat-treated at a temperature of 580 to 1000 ° C. for 1 to 60 minutes. Method of manufacturing polycrystalline silicon solar cell. 투명한 절연기판 상에 패터닝된 후면전극을 형성하는 공정과,Forming a patterned back electrode on the transparent insulating substrate; 상기 절연기판 상에 상기 후면전극을 덮도록 제 1의 제 1 도전형 비정질 실리콘, 제 1의 진성 비정질 실리콘, 제 1의 제 2 도전형 비정질 실리콘, 층간 절연층 및 제 2의 제 1 도전형 비정질층을 증착하고 응력유도 저온결정화(SILC) 방법으로 결정화하여 제 1의 제 1 도전형 다결정 실리콘층, 제 1의 광흡수층, 제 1의 제 2 도전형 다결정 실리콘층 및 제 2의 제 1 도전형 다결정 실리콘층을 형성하는 공정과,A first first conductive amorphous silicon, a first intrinsic amorphous silicon, a first second conductive amorphous silicon, an interlayer insulating layer and a second first conductive amorphous to cover the back electrode on the insulating substrate The layer was deposited and crystallized by a stress-induced low temperature crystallization (SILC) method to obtain a first first conductivity type polycrystalline silicon layer, a first light absorption layer, a first second conductivity type polycrystalline silicon layer, and a second first conductivity type. Forming a polycrystalline silicon layer, 상기 제 2의 제 1 도전형 다결정 실리콘층 상에 제 2의 진성 비정질 실리콘층 및 제 2의 제 2 도전형 비정질 실리콘층을 각각 증착하는 공정과,Depositing a second intrinsic amorphous silicon layer and a second second conductive amorphous silicon layer on the second first conductive polycrystalline silicon layer, respectively; 상기 제 2의 제 2 도전형 비정질 실리콘층 상에 결정화 씨드층을 형성하는 공정과,Forming a crystallization seed layer on said second second conductivity type amorphous silicon layer; 상기 결정화 씨드층을 씨드로 사용하는 금속유도 결정화(MIC) 방법을 진행하여 상기 제 2의 진성 비정질 실리콘층을 제외하고 상기 제 2의 제 2 도전형 비정질 실리콘층을 결정화하여 제 2의 광흡수층과 제 2의 제 2 도전형 다결정 실리콘층을 형성하는 공정과,The second light absorption layer is crystallized by performing a metal induced crystallization (MIC) method using the crystallized seed layer as a seed to crystallize the second conductive amorphous silicon layer except for the second intrinsic amorphous silicon layer. Forming a second second conductive polycrystalline silicon layer; 상기 제 2의 제 2 도전형 다결정 실리콘층 상에 투명 전극층을 형성하는 공정과,Forming a transparent electrode layer on the second second conductive polycrystalline silicon layer; 상기 투명 전극층의 상기 후면전극과 대응하는 부분에 전면전극을 형성하고 상기 투명 전극층, 제 2의 제 2 도전형 다결정 실리콘층, 제 2의 광흡수층, 제 2의 제 1 도전형 다결정 실리콘층, 제 1의 제 2 도전형 다결정 실리콘층, 제 1의 광흡수층 및 제 1의 제 1 도전형 다결정 실리콘층을 상기 절연기판 및 후면전극이 노출되도록 패터닝하는 공정을 포함하는 다결정 실리콘 태양전지의 제조방법.A front electrode is formed on a portion of the transparent electrode layer corresponding to the rear electrode, and the transparent electrode layer, the second second conductive polycrystalline silicon layer, the second light absorption layer, the second first conductive polycrystalline silicon layer, and A method of manufacturing a polycrystalline silicon solar cell, comprising: patterning a second conductive polycrystalline silicon layer of 1, a first light absorbing layer, and a first first conductive polycrystalline silicon layer to expose the insulating substrate and the back electrode. 제15항에 있어서, 상기 응력유도 저온결정화(SILC)를 580 ∼ 1000℃의 온도로 1 ∼ 60분 동안 열처리하여 진행하는 다결정 실리콘 태양전지의 제조방법.The method of claim 15, wherein the stress-induced low temperature crystallization (SILC) is performed by heat treatment at a temperature of 580 to 1000 ° C. for 1 to 60 minutes. 제15항에 있어서, 상기 층간 절연층을 SiO2, SiNx 또는 ZnO으로 형성하는 다결정 실리콘 태양전지의 제조방법.The method of claim 15, wherein the interlayer insulating layer is formed of SiO 2 , SiN x, or ZnO. 제15항에 있어서, 상기 제 2의 제 2 광흡수층을 0.3 ∼ 10㎛의 두께로 형성하는 다결정 실리콘 태양전지의 제조방법.The method of manufacturing a polycrystalline silicon solar cell according to claim 15, wherein the second second light absorption layer is formed to a thickness of 0.3 to 10 μm. 제15항에 있어서, 상기 결정화 씨드층으로 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt 중 어느 하나를 1 ∼ 1000Å의 두께로 형성하는 다결정 실리콘 태양전지의 제조방법.The method of claim 15, wherein the crystallized seed layer is any one of Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt A method for producing a polycrystalline silicon solar cell formed to a thickness of 1000 kHz. 제15항에 있어서, 상기 금속유도 결정화(MIC) 방법을 400 ∼ 500℃의 온도로 1 ∼ 60분 열처리하여 진행하는 다결정 실리콘 태양전지의 제조방법.The method of manufacturing a polycrystalline silicon solar cell according to claim 15, wherein the metal induction crystallization (MIC) process is performed by heat treatment for 1 to 60 minutes at a temperature of 400 to 500 ° C.
KR1020080032637A 2008-04-08 2008-04-08 Polycrystalline Silicon Solar Cell and Method for Fabricating the Same KR100965982B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080032637A KR100965982B1 (en) 2008-04-08 2008-04-08 Polycrystalline Silicon Solar Cell and Method for Fabricating the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080032637A KR100965982B1 (en) 2008-04-08 2008-04-08 Polycrystalline Silicon Solar Cell and Method for Fabricating the Same

Publications (2)

Publication Number Publication Date
KR20090107237A KR20090107237A (en) 2009-10-13
KR100965982B1 true KR100965982B1 (en) 2010-06-24

Family

ID=41537069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032637A KR100965982B1 (en) 2008-04-08 2008-04-08 Polycrystalline Silicon Solar Cell and Method for Fabricating the Same

Country Status (1)

Country Link
KR (1) KR100965982B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10338706B2 (en) * 2013-11-27 2019-07-02 Lg Chem, Ltd. Conductive structure body precursor, conductive structure body and method for manufacturing the same
KR101868792B1 (en) * 2016-08-05 2018-06-19 박준형 Rechargeable display panel by self power generation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888172A (en) * 1994-09-16 1996-04-02 Sharp Corp Manufacture of polycrystalline silicon film
JPH09181344A (en) * 1995-12-27 1997-07-11 Tdk Corp Polycrystalline si thin film solar battery and manufacture of the same
JP2000332268A (en) 1999-05-19 2000-11-30 Mitsubishi Heavy Ind Ltd Thin-film polycrystalline silicon, solar battery using the same, and manufacture of thin-film polycrystalline silicon
KR20070068004A (en) * 2005-12-26 2007-06-29 (주)포인트엔지니어링 Poly crystalline si thin film fabrication method and apparatus using transparent substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888172A (en) * 1994-09-16 1996-04-02 Sharp Corp Manufacture of polycrystalline silicon film
JPH09181344A (en) * 1995-12-27 1997-07-11 Tdk Corp Polycrystalline si thin film solar battery and manufacture of the same
JP2000332268A (en) 1999-05-19 2000-11-30 Mitsubishi Heavy Ind Ltd Thin-film polycrystalline silicon, solar battery using the same, and manufacture of thin-film polycrystalline silicon
KR20070068004A (en) * 2005-12-26 2007-06-29 (주)포인트엔지니어링 Poly crystalline si thin film fabrication method and apparatus using transparent substrate

Also Published As

Publication number Publication date
KR20090107237A (en) 2009-10-13

Similar Documents

Publication Publication Date Title
US9812599B2 (en) Method of stabilizing hydrogenated amorphous silicon and amorphous hydrogenated silicon alloys
KR100965778B1 (en) Polycrystalline Silicon Solar Cell Having High Efficiency
US6784361B2 (en) Amorphous silicon photovoltaic devices
US6288325B1 (en) Producing thin film photovoltaic modules with high integrity interconnects and dual layer contacts
CN101836300A (en) Method for manufacturing solar cell
KR100961757B1 (en) Polycrystalline Silicon Solar Cell Having High Efficiency and Method for Fabricating the Same
US20130000706A1 (en) Tandem solar cell with improved tunnel junction
US20100159633A1 (en) Method of manufacturing photovoltaic device
KR100927428B1 (en) Solar cell and manufacturing method
KR20080069448A (en) High efficiency photovoltaic device module through lateral crystallization process and fabrication method thereof
WO2010050035A1 (en) Process for producing photoelectric conversion apparatus
KR100965982B1 (en) Polycrystalline Silicon Solar Cell and Method for Fabricating the Same
KR101065749B1 (en) Solar cell and method for fabricating the same
KR20110015998A (en) Solar cell and method for manufacturing the same
JP5308225B2 (en) Photoelectric conversion device and manufacturing method thereof
JP4875566B2 (en) Method for manufacturing photoelectric conversion device
TW200933908A (en) A silicon-based thin film solar-cell
US20100170565A1 (en) Photovoltaic device and method for producing the same
CN102315312B (en) Manufacturing process of silicon heterojunction solar battery
JP4173692B2 (en) Solar cell element and manufacturing method thereof
KR20110076398A (en) Solar cell including barrier layer and method for fabricating of the same
JP2003142705A (en) Photovoltaic element
JP2002343990A (en) Photovoltaic element
JP5308226B2 (en) Photoelectric conversion device and manufacturing method thereof
JP2010118695A (en) Photoelectric conversion apparatus, and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130605

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140613

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170524

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190520

Year of fee payment: 10