KR100960691B1 - Method of fabricating a bipolar-junction transistor using a nanowire - Google Patents
Method of fabricating a bipolar-junction transistor using a nanowire Download PDFInfo
- Publication number
- KR100960691B1 KR100960691B1 KR1020080020574A KR20080020574A KR100960691B1 KR 100960691 B1 KR100960691 B1 KR 100960691B1 KR 1020080020574 A KR1020080020574 A KR 1020080020574A KR 20080020574 A KR20080020574 A KR 20080020574A KR 100960691 B1 KR100960691 B1 KR 100960691B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- nanowire
- conductivity type
- impurities
- ion implantation
- Prior art date
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 40
- 238000005468 ion implantation Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 4
- 239000002086 nanomaterial Substances 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000012686 silicon precursor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
고집적 반도체 소자에 적합한, 나노와이어를 이용한 바이폴라-접합 트랜지스터의 제조 방법이 제공된다. 기판 상에, 제 1 영역, 제 2 영역 및 제 3 영역을 갖는 적어도 하나의 나노와이어를 제공한다. 상기 적어도 하나의 나노와이어의 상기 제 1 영역에 이온 주입을 이용하여 제 1 도전형의 제 1 불순물들을 도핑하여 베이스 영역을 형성한다. 상기 적어도 하나의 나노와이어의 상기 제 2 영역에 이온 주입을 이용하여 상기 제 1 도전형의 반대인 제 2 도전형의 제 2 불순물들을 도핑하여 콜렉터 영역을 형성한다. 그리고, 상기 적어도 하나의 나노와이어의 상기 제 3 영역에 이온 주입을 이용하여 상기 제 2 도전형의 제 3 불순물들을 도핑하여 에미터 영역을 형성한다.A method of making a bipolar-junction transistor using nanowires, which is suitable for highly integrated semiconductor devices, is provided. On the substrate, at least one nanowire having a first region, a second region and a third region is provided. A base region is formed by doping first impurities of a first conductivity type to the first region of the at least one nanowire using ion implantation. An ion implantation is performed in the second region of the at least one nanowire to dope the second impurities of the second conductivity type opposite to the first conductivity type to form a collector region. The emitter region is formed by doping the third impurities of the second conductivity type using ion implantation into the third region of the at least one nanowire.
나노와이어, 바이폴라-접합 트랜지스터, 이온 주입 Nanowires, Bipolar Junction Transistors, Ion Implantation
Description
본 발명은 반도체 소자에 관한 것으로서, 특히 나노와이어를 이용한 바이폴라-접합 트랜지스터(BJT)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to bipolar-junction transistors (BJTs) using nanowires.
최근 반도체 제품들의 소형화 및 고용량화 추세로 인해, 나노와이어를 이용한 반도체 소자가 제조되고 있다. 예를 들어, G.M. Cohen 등은 Applied Physics Letter, 90, 233110 (2007)에 개재된 논문에서 도핑된 에피택셜 콘택을 갖는 나노와이어 금속-산화물-반도체 전계효과 트랜지스터(MOSFET)를 개시하고 있다. 에피택셜 콘택은 나노와이어를 직접 도핑하기 어려운 단점을 극복하기 위해 채용된다.Due to the recent trend toward miniaturization and high capacity of semiconductor products, semiconductor devices using nanowires have been manufactured. For example, G.M. Cohen et al. Disclose a nanowire metal-oxide-semiconductor field effect transistor (MOSFET) with doped epitaxial contacts in a paper published in Applied Physics Letter, 90, 233110 (2007). Epitaxial contacts are employed to overcome the disadvantages of directly doping nanowires.
다른 예로, Yi Cui 등은 J. Phys. Chem. B, Vol. 104, No. 22, 5213 (2000)에 개재된 논문에서 실리콘 나노와이어의 성장 동안 반응 기체를 유입시켜 나노와이어를 도핑하는 방법을 개시하고 있다. 하지만, 이러한 반응 기체를 이용한 도핑 방법으로는 바이폴라-접합 구조의 나노와이어를 형성하기 어렵다.In another example, Yi Cui et al. J. Phys. Chem. B, Vol. 104, No. A paper published in 22, 5213 (2000) discloses a method of doping nanowires by introducing a reaction gas during growth of silicon nanowires. However, it is difficult to form a bipolar-bonded nanowire by the doping method using such a reaction gas.
이러한 문제로 Yi Cui 등은 Science, Vol. 291 2 February, 851(2001)에 개재된 논문에서 나노와이어 빌딩 블록을 이용한 접합 구조를 개시하고 있다. 하지 만, 이 논문에서 접합 구조는 단순히 서로 다른 극성의 나노와이어들을 교차시켜 접촉시키는 것에 불과하다. 따라서, 이러한 접합 구조는 고집적 반도체 제품에 적용하기 어렵다.Due to this problem, Yi Cui et al., Science, Vol. 291 2 February, 851 (2001) discloses a junction structure using nanowire building blocks. In this paper, however, the junction structure is simply the contact of the nanowires of different polarity crossing each other. Therefore, such a junction structure is difficult to apply to highly integrated semiconductor products.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 고집적 반도체 소자에 적합한, 나노와이어를 이용한 바이폴라-접합 트랜지스터의 제조 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a bipolar junction transistor using nanowires, which is suitable for highly integrated semiconductor devices.
상기 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 바이폴라-접합 트랜지스터가 제공된다. 기판 상에, 제 1 영역, 제 2 영역 및 제 3 영역을 갖는 적어도 하나의 나노와이어를 제공한다. 상기 적어도 하나의 나노와이어의 상기 제 1 영역에 이온 주입을 이용하여 제 1 도전형의 제 1 불순물들을 도핑하여 베이스 영역을 형성한다. 상기 적어도 하나의 나노와이어의 상기 제 2 영역에 이온 주입을 이용하여 상기 제 1 도전형의 반대인 제 2 도전형의 제 2 불순물들을 도핑하여 콜렉터 영역을 형성한다. 그리고, 상기 적어도 하나의 나노와이어의 상기 제 3 영역에 이온 주입을 이용하여 상기 제 2 도전형의 제 3 불순물들을 도핑하여 에미터 영역을 형성한다.A bipolar junction transistor of one embodiment of the present invention for achieving the above technical problem is provided. On the substrate, at least one nanowire having a first region, a second region and a third region is provided. A base region is formed by doping first impurities of a first conductivity type to the first region of the at least one nanowire using ion implantation. An ion implantation is performed in the second region of the at least one nanowire to dope the second impurities of the second conductivity type opposite to the first conductivity type to form a collector region. The emitter region is formed by doping the third impurities of the second conductivity type using ion implantation into the third region of the at least one nanowire.
상기 본 발명에 따른 바이폴라-접합 트랜지스터의 일 예에 의하면, 상기 에미터 영역, 상기 베이스 영역 및 상기 콜렉터 영역은 상기 적어도 하나의 나노와이어의 길이 방향을 따라서 순차적으로 접하도록 배열될 수 있다.According to one example of the bipolar-junction transistor according to the present invention, the emitter region, the base region and the collector region may be arranged to sequentially contact along the longitudinal direction of the at least one nanowire.
상기 본 발명에 따른 바이폴라-접합 트랜지스터의 다른 예에 의하면, 상기 베이스 영역, 상기 에미터 영역 및 상기 콜렉터 영역을 형성하는 단계들에서, 이온 주입은 5 ~ 20 keV의 에너지 조건으로 수행할 수 있다.According to another example of the bipolar junction transistor according to the present invention, in the forming of the base region, the emitter region and the collector region, ion implantation may be performed under an energy condition of 5 to 20 keV.
상기 본 발명에 따른 바이폴라-접합 트랜지스터의 또 다른 예에 의하면, 상기 콜렉터 영역 및 상기 에미터 영역은 동시에 형성할 수 있다.According to another example of the bipolar junction transistor according to the present invention, the collector region and the emitter region may be formed at the same time.
본 발명에 따른 제조 방법에 의하면, 이온 주입을 이용하여 서로 다른 극성의 불순물들을 나노와이어의 선택적인 위치에 주입함으로써, 바이폴라-접합 트랜지스터를 형성할 수 있다. 따라서, 서로 다른 극성의 나노와이어들을 접합시키지 않고, 하나의 나노와이어로 바이폴라-접합 트랜지스터를 형성하는 것이 가능하다. 이러한 바이폴라-접합 트랜지스터는 고집적 반도체 제품에 응용될 수 있다.According to the manufacturing method according to the present invention, bipolar junction transistors can be formed by implanting impurities of different polarities into selective positions of nanowires using ion implantation. Thus, it is possible to form bipolar junction transistors with one nanowire without bonding nanowires of different polarities. Such bipolar-junction transistors can be applied to highly integrated semiconductor products.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. In the drawings, the components may be exaggerated in size for convenience of description.
본 발명의 실시예들에서, 나노와이어는 원칙적으로 나노미터(nanometer) 단위의 직경, 예를 들어 수 ~ 수백 나노미터, 바람직하게는 수 ~ 수십 나노미터의 직경을 갖고 소정의 길이를 갖는 구조를 통상적으로 지칭한다. 하지만, 나노와이어는 이러한 나노스케일에 국한하지 않고 미세 직경 구조를 통칭하는 것으로 확장해서 넓은 의미로 해석될 수도 있다.In embodiments of the present invention, nanowires in principle have a structure having a diameter in nanometer units, for example several to several hundred nanometers, preferably several to several tens of nanometers, and having a predetermined length. Usually referred to. However, the nanowires may be interpreted in a broad sense by expanding them to generic names of micro-diameter structures without being limited to such nanoscales.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 바이폴라-접합 트랜지스터의 제조 방법을 보여주는 사시도들이다.1 to 5 are perspective views illustrating a method of manufacturing a bipolar junction transistor according to an embodiment of the present invention.
도 1을 참조하면, 기판(110) 상에 적어도 하나의 나노와이어(120)를 제공할 수 있다. 예컨대, 기판(110) 상에 나노와이어(120)를 직접 형성하거나 또는 이미 형성된 나노와이어(120)를 기판(110) 상에 뿌릴 수 있다. 나노와이어(120)는 반도체 물질, 예컨대 주기율표 상의 IV족 물질 또는 III-VI족 화합물을 포함할 수 있다. 나노와이어(120)의 수는 예시적으로 도시되었고, 그 용도에 따라서 적절하게 선택될 수 있다.Referring to FIG. 1, at least one
나노와이어(120)는 다양한 방법으로 형성될 수 있다. 예를 들어, VLS(vapor-liquid-solid)법 또는 LCG(laser assisted catalytic growth)법을 이용하여 나노와이어를 제조할 수 있다. 예컨대, 실란(silane)을 실리콘 전구체로 이용하고 금(gold)을 촉매로 이용한 경우, 실리콘 나노와이어를 제조할 수 있다.The
나노와이어(120)는 제 1 영역(120a), 제 2 영역(120b) 및 제 3 영역(120c)을 포함할 수 있다. 제 2 영역(120b) 및 제 3 영역(120c)은 제 1 영역(120a)의 양단에 각각 배치될 수 있고, 제 1 영역(120a)과 각각 접하도록 배치될 수 있다. 예컨대, 제 3 영역(120c), 제 1 영역(120a) 및 제 2 영역(120b)은 나노와이어(120)의 길이 방향을 따라서 순서대로 배열되고, 인접한 두 개가 서로 접하도록 배열될 수 있다.The
도 2를 참조하면, 기판(110) 상에 제 1 영역(120a)을 노출하는 제 1 마스크(125)를 형성한다. 제 1 마스크(125)는 포토리소그래피를 이용하여 형성할 수 있 다. 예를 들어, 기판(110) 상에 포토레지스트층(미도시)을 형성한 후 제 1 영역(120a)을 노출하도록 포토레지스트층을 패터닝하여 형성할 수 있다.Referring to FIG. 2, a
이어서, 노출된 제 1 영역(120a)에 제 1 도전형의 제 1 불순물들(130)을 도핑하여 베이스 영역(135)을 형성할 수 있다. 제 1 불순물들(130)은 이온 주입(ion implantation)을 이용하여 제 1 영역(120a)에 주입될 수 있다. 제 1 마스크(125)는 제 2 영역(120b) 및 제 3 영역(120c)으로 제 1 불순물들(130)이 주입되는 것을 막아줄 수 있다. 도 2에서 제 1 마스크(125)로 내부로 입사되는 제 1 불순물들(130)은 도시되지 않았다.Subsequently, the
선택적으로, 제 1 마스크(125)를 제거하고, 제 1 불순물들(130)을 활성화시키기 위해서 열처리 단계가 부가될 수 있다. 열처리는 나노와이어(120)의 크기를 고려하여 단시간 열처리가 가능한 급속 열처리 방법을 이용할 수 있다.Optionally, a heat treatment step may be added to remove the
도 3을 참조하면, 기판(110) 상에 제 2 영역(120b)을 노출하는 제 2 마스크(140)를 형성할 수 있다. 제 2 마스크(140)는 제 1 마스크(125)와 동일하게 포토리소그래피를 이용하여 형성할 수 있다. 이어서, 노출된 제 2 영역(120b)에 제 1 도전형과 반대인 제 2 도전형의 제 2 불순물들(145)을 도핑하여 콜렉터 영역(150)을 형성할 수 있다. 이에 따라, 콜렉터 영역(150)은 베이스 영역(135)과 불순물 접합을 형성할 수 있다.Referring to FIG. 3, a
예를 들어, 제 1 도전형 및 제 2 도전형은 n형 및 p형에서 서로 다른 하나로 선택될 수 있다. n형 불순물로는 인(P), 비소(As) 또는 안티몬(Sb)을 예로 들 수 있고, p형 불순물로는 붕소(B), 갈륨(Ga) 또는 인듐(In)을 예로 들 수 있다.For example, the first conductivity type and the second conductivity type may be selected from one of n type and p type. Examples of the n-type impurity include phosphorus (P), arsenic (As), and antimony (Sb). Examples of the p-type impurity include boron (B), gallium (Ga), or indium (In).
선택적으로, 제 2 마스크(140)를 제거하고, 제 2 불순물들(145)을 활성화시키기 위해서 열처리 단계가 부가될 수 있다. 열처리는 전술한 바와 같이 급속 열처리 방법을 이용할 수 있다.Optionally, a heat treatment step may be added to remove the
도 4를 참조하면, 기판(110) 상에 제 3 영역(120c)을 노출하는 제 3 마스크(155)를 형성할 수 있다. 제 3 마스크(155)는 제 1 마스크(125)와 동일하게 포토리소그래피를 이용하여 형성할 수 있다. 이어서, 노출된 제 3 영역(120c)에 제 2 도전형의 제 3 불순물들(160)을 도핑하여 에미터 영역(165)을 형성할 수 있다. 이에 따라, 에미터 영역(165)은 베이스 영역(135)과 불순물 접합을 형성할 수 있다.Referring to FIG. 4, a
선택적으로, 제 3 마스크(155)를 제거하고, 제 3 불순물들(160)을 활성화시키기 위해서 열처리 단계가 부가될 수 있다. 열처리는 전술한 바와 같이 급속 열처리 방법을 이용할 수 있다.Optionally, a heat treatment step may be added to remove the
한편, 도 2 및 도 3의 베이스 영역(135) 및 콜렉터 영역(150)의 형성 단계에서, 열처리 단계가 생략되고, 에미터 영역(165) 형성 후 열처리 단계에서, 제 1 불순물들(130), 제 2 불순물들(145) 및 제 3 불순물들(160)이 동시에 활성화될 수도 있다.Meanwhile, in the forming of the
도 5를 참조하면, 기판(110) 상에 바이폴라-접합 트랜지스터(100)를 완성할 수 있다. 에미터 영역(165), 베이스 영역(135) 및 콜렉터 영역(150)은 나노와이어(120)의 길이 방향을 따라서 순차로 접하도록 배열될 수 있다. 예를 들어, 제 1 도전형이 n형이고 제 2 도전형이 p형인 경우, 트랜지스터(100)는 PNP 접합 구조를 가질 수 있다. 다른 예로, 제 1 도전형이 p형이고 제 2 도전형이 n형인 경우, 트랜 지스터(100)는 NPN 접합 구조를 가질 수 있다.Referring to FIG. 5, the
이온 주입에 있어서, 주입 에너지는 제 1 불순물들(130), 제 2 불순물들(145) 및 제 3 불순물들(160)이 나노와이어(120) 내에 분포되도록 적절하게 선택될 수 있다. 예를 들어, 나노와이어(120)가 수 내지 수 백 나노미터의 직경을 갖는 경우, 주입 에너지는 5 ~ 20 keV의 범위를 가질 수 있다.In ion implantation, the implantation energy may be appropriately selected such that the
제 1 불순물들(130)의 이온 도즈는 베이스 영역(135)의 목표 저항에 따라서 선택되고, 제 2 불순물들(145)의 이온 도즈는 콜렉터 영역(150)의 목표 저항에 따라서 선택되고, 제 3 불순물들(160)의 이온 도즈는 에미터 영역(165)의 목표 저항에 따라서 적절하게 선택될 수 있다. 예를 들어, 이온 도즈는 1013~ 1015 이온/cm2 범위 내에서 선택될 수 있다.The ion dose of the
이 실시예의 변형된 예에서, 도 2 내지 도 4의 베이스 영역(135) 형성 단계, 콜렉터 영역 형성 단계(150) 및 에미터 영역(165) 형성 단계는 임의의 순서로 재배치될 수 있음은 자명하다.In a modified example of this embodiment, it is apparent that the
따라서 이 실시예에 따른 제조 방법에 의하면, 이온 주입 조건, 즉 주입 에너지 및 이온 도즈를 조절하여 원하는 바이폴라-접합 형태의 트랜지스터(100)를 용이하게 형성할 수 있다. 또한, 나노와이어(120) 내에 바이폴라-접합 구조를 형성할 수 있기 때문에, 트랜지스터(100)는 그 구조가 단순하여 고집적 반도체 소자에 적합하다.Therefore, according to the manufacturing method according to this embodiment, it is possible to easily form the desired bipolar-
도 6은 본 발명의 일 실시예에 따라 제조된 바이폴라-접합 트랜지스터(100) 를 보여주는 단면도이다.6 is a cross-sectional view illustrating a bipolar-
도 6을 참조하면, 베이스 영역(135)에 베이스 전극(B)을 연결하고, 콜렉터 영역(150)에 콜렉터 전극(C)을 연결하고, 에미터 영역(165)에 에미터 전극(E)을 연결할 수 있다. 트랜지스터(100)의 동작 방법은 해당 기술 분야에서 통상의 지식을 가진 자에게 잘 알려져 있으므로 그 상세한 설명은 생략한다.Referring to FIG. 6, the base electrode B is connected to the
도 7은 본 발명의 다른 실시예에 따른 바이폴라-접합 트랜지스터의 제조 방법의 일부를 보여주는 사시도이다. 도 7은 도 1 내지 도 5의 실시예에서, 도 3 및 도 4를 대신할 수 있다.7 is a perspective view showing a part of a method of manufacturing a bipolar-junction transistor according to another embodiment of the present invention. FIG. 7 may replace FIGS. 3 and 4 in the embodiment of FIGS. 1-5.
도 7을 참조하면, 기판(110) 상에 제 2 영역(120b) 및 제 3 영역(120c)을 동시에 노출하는 제 4 마스크(142)를 형성할 수 있다. 도 2의 제 1 마스크(125)와 유사하게, 제 4 마스크(142)는 포토리소그래피를 이용하여 형성할 수 있다.Referring to FIG. 7, a
이어서, 노출된 제 2 영역(120b) 및 제 3 영역(120c)에 제 2 도전형의 제 4 불순물들(147)을 이온 주입을 이용하여 동시에 도핑할 수 있다. 이에 따라, 콜렉터 영역(150) 및 에미터 영역(165)이 동시에 형성될 수 있다. 이러한 방법은 도 3 및 도 4에 비해서 경제성을 갖는 반면, 콜렉터 영역(150)과 에미터 영역(165)을 불순물 농도를 따로 조절할 수 없다는 단점이 있다. 제 4 불순물들(147)의 이온 주입 조건은 전술한 도 3 및 도 4의 설명을 참조할 수 있다.Subsequently,
선택적으로, 제 4 마스크(147)를 제거하고, 제 4 불순물들(147)을 활성화시키기 위해서 열처리 단계가 부가될 수 있다. 열처리는 전술한 바와 같이 급속 열처 리 방법을 이용할 수 있다.Optionally, a heat treatment step may be added to remove the
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.The foregoing description of specific embodiments of the invention has been presented for purposes of illustration and description. The present invention is not limited to the above embodiments, and it is apparent that many modifications and changes can be made in the technical spirit of the present invention by those having ordinary skill in the art in combination. .
도 1 내지 도 5는 본 발명의 일 실시예에 따른 바이폴라-접합 트랜지스터의 제조 방법을 보여주는 사시도들이고;1 to 5 are perspective views showing a method of manufacturing a bipolar-junction transistor according to an embodiment of the present invention;
도 6은 본 발명의 일 실시예에 따라 제조된 바이폴라-접합 트랜지스터를 보여주는 단면도이고; 그리고6 is a cross-sectional view showing a bipolar-junction transistor fabricated in accordance with one embodiment of the present invention; And
도 7은 본 발명의 다른 실시예에 따른 바이폴라-접합 트랜지스터의 제조 방법의 일부를 보여주는 사시도이다.7 is a perspective view showing a part of a method of manufacturing a bipolar-junction transistor according to another embodiment of the present invention.
<도면의 부호에 대한 간략한 설명><Brief description of the symbols in the drawings>
110; 기판 120; 나노와이어110; A
120a, 120b, 120c; 제 1 영역, 제 2 영역, 제 3 영역120a, 120b, 120c; 1st area, 2nd area, 3rd area
125; 제 1 마스크 130; 제 1 불순물125;
135; 베이스 영역 140; 제 2 마스크135;
145; 제 2 불순물 150; 콜렉터 영역145;
155; 제 3 마스크 160; 제 3 불순물155;
165; 에미터 영역 142; 제 4 마스크165;
147; 제 4 불순물147; Fourth impurity
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080020574A KR100960691B1 (en) | 2008-03-05 | 2008-03-05 | Method of fabricating a bipolar-junction transistor using a nanowire |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080020574A KR100960691B1 (en) | 2008-03-05 | 2008-03-05 | Method of fabricating a bipolar-junction transistor using a nanowire |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090095305A KR20090095305A (en) | 2009-09-09 |
| KR100960691B1 true KR100960691B1 (en) | 2010-05-31 |
Family
ID=41295622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080020574A KR100960691B1 (en) | 2008-03-05 | 2008-03-05 | Method of fabricating a bipolar-junction transistor using a nanowire |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100960691B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11804542B2 (en) | 2021-08-27 | 2023-10-31 | Globalfoundries U.S. Inc. | Annular bipolar transistors |
| US12009412B2 (en) | 2021-09-21 | 2024-06-11 | Globalfoundries U.S. Inc. | Bipolar transistors |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124154B (en) * | 2013-04-28 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | The forming method of bipolar transistor, semiconductor devices and bipolar transistor |
| CN104217945B (en) * | 2013-06-05 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | Bipolar transistor, semiconductor device and bipolar transistor forming method |
| KR102149331B1 (en) | 2013-08-30 | 2020-08-28 | 삼성전자주식회사 | Wire structure and semiconductor device having the same, and method of manufacturing the wire structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002044A (en) * | 1998-06-16 | 2000-01-15 | 김영환 | Transistor |
| KR20030056570A (en) * | 2001-12-28 | 2003-07-04 | 한국전자통신연구원 | Semiconductor device using a single carbon nanotube and a method for manufacturing of the same |
| KR20050042774A (en) * | 2002-07-08 | 2005-05-10 | 비티지 인터내셔널 리미티드 | Nanostructures and methods for manufacturing the same |
-
2008
- 2008-03-05 KR KR1020080020574A patent/KR100960691B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002044A (en) * | 1998-06-16 | 2000-01-15 | 김영환 | Transistor |
| KR20030056570A (en) * | 2001-12-28 | 2003-07-04 | 한국전자통신연구원 | Semiconductor device using a single carbon nanotube and a method for manufacturing of the same |
| KR20050042774A (en) * | 2002-07-08 | 2005-05-10 | 비티지 인터내셔널 리미티드 | Nanostructures and methods for manufacturing the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11804542B2 (en) | 2021-08-27 | 2023-10-31 | Globalfoundries U.S. Inc. | Annular bipolar transistors |
| US12009412B2 (en) | 2021-09-21 | 2024-06-11 | Globalfoundries U.S. Inc. | Bipolar transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090095305A (en) | 2009-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI282623B (en) | MOSFET device having geometry that permits frequent body contact | |
| Tutuc et al. | Realization of a Linear Germanium Nanowire p− n Junction | |
| CN104576395B (en) | With the nanowire MOS FET for source electrode and the supporting construction of drain electrode | |
| DE102009049775B4 (en) | Vertically integrated electronic component, fin bipolar transistor and method for its production | |
| KR100960691B1 (en) | Method of fabricating a bipolar-junction transistor using a nanowire | |
| KR100426495B1 (en) | Semiconductor device using a single carbon nanotube and a method for manufacturing of the same | |
| US20160365411A1 (en) | Series resistance reduction in vertically stacked silicon nanowire transistors | |
| US9831452B2 (en) | Method for forming PN junction in graphene with application of DNA and PN junction structure formed using the same | |
| KR102395778B1 (en) | Method of forming nanostructure, method of manufacturing semiconductor device using the same and semiconductor device including nanostructure | |
| JP2010062564A (en) | Poly-emitter type bipolar transistor, bcd device, poly-emitter type bipolar transistor manufacturing method, and bcd device manufacturing method | |
| US8058703B2 (en) | Semiconductor transistor device and method of manufacturing the same | |
| JP2009539248A (en) | Structure and method for reducing collector substrate capacitance for bipolar junction transistors | |
| CN106030808A (en) | Segmented npn vertical bipolar transistor | |
| CN101114671A (en) | Semiconductor device and method of manufacturing the same | |
| KR20090105951A (en) | Electronic device and method of making the same | |
| TWI474481B (en) | High β bipolar junction transistor and method of manufature thereof | |
| JP2008282878A (en) | Semiconductor device and manufacturing method thereof | |
| CN101783367A (en) | Nanowire MOS transistor based on III-V element and preparation method thereof | |
| KR101049797B1 (en) | Device and fabrication method of high-performance tvs | |
| KR20190056024A (en) | Vertical nanowire thermoelectric device including silicide layer and a method for manufacturing the same | |
| KR101995614B1 (en) | Thermoelectric device using asymmetric vertical nanowire array and a method for manufacturing the same | |
| JP2006231507A (en) | Nanowire, and method for manufacturing the same | |
| KR101475732B1 (en) | Silicon nanowire device | |
| JP3959695B2 (en) | Semiconductor integrated circuit | |
| CN104078495B (en) | Bipolar junction transistors and its operating method and manufacture method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130514 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140509 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |