JP2006231507A - Nanowire, and method for manufacturing the same - Google Patents

Nanowire, and method for manufacturing the same Download PDF

Info

Publication number
JP2006231507A
JP2006231507A JP2006037217A JP2006037217A JP2006231507A JP 2006231507 A JP2006231507 A JP 2006231507A JP 2006037217 A JP2006037217 A JP 2006037217A JP 2006037217 A JP2006037217 A JP 2006037217A JP 2006231507 A JP2006231507 A JP 2006231507A
Authority
JP
Japan
Prior art keywords
substrate
nanowire
region
layer
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006037217A
Other languages
Japanese (ja)
Inventor
Eun-Kyung Lee
銀 京 李
Byoung-Iyong Choi
秉 龍 崔
Sang-Jun Choi
崔 俊 相
Hoon Kim
勳 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006231507A publication Critical patent/JP2006231507A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D1/00—Steering controls, i.e. means for initiating a change of direction of the vehicle
    • B62D1/02—Steering controls, i.e. means for initiating a change of direction of the vehicle vehicle-mounted
    • B62D1/04—Hand wheels
    • B62D1/06—Rims, e.g. with heating means; Rim covers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2410/00—Constructional features of vehicle sub-units
    • B60Y2410/13—Materials or fluids with special properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2913—Rod, strand, filament or fiber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Engineering (AREA)
  • Transportation (AREA)
  • Combustion & Propulsion (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Led Devices (AREA)
  • Silicon Compounds (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a nanowire capable of growing the nanowire, while regulating the diameter and distribution of the nanowire, and the nanowire precisely grown by this. <P>SOLUTION: This method includes (a) a step of laminating a mask layer on a substrate (21), and patterning the mask layer in a stripe structure, and (b) a step of conducting an oxygen ion implantation process to the substrate (21) and the mask layer to form an oxygen ion implantation range (24) in the substrate (21) to be embedded in the substrate (21), and forming a nanowire range (26) separated from the substrate (21) by the oxygen ion implantation range (24). <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、ナノワイヤー及びその製造方法に係り、より詳しくは、シリコン基板内にその形成領域及びその大きさを精密に制御したナノワイヤー及びその製造方法に関する。   The present invention relates to a nanowire and a manufacturing method thereof, and more particularly to a nanowire in which a formation region and a size thereof are precisely controlled in a silicon substrate and a manufacturing method thereof.

ナノワイヤーは、近年、ナノ技術分野で広く研究されており、レーザのような光素子、トランジスタ及びメモリ素子など多様な分野に広く応用されている次世代技術である。現在ナノワイヤーに使用される材料は、シリコン、スズ酸化物と発光半導体であるガリウム窒化物などがある。現在、ナノワイヤー製造工程の技術は、ナノワイヤーの長さ及び幅を調節できるレベルまで発展した。   In recent years, nanowires have been extensively studied in the nanotechnology field, and are next-generation technologies that are widely applied in various fields such as optical devices such as lasers, transistors, and memory devices. Currently, materials used for nanowires include silicon, tin oxide and gallium nitride which is a light emitting semiconductor. Currently, the technology of the nanowire manufacturing process has been developed to a level where the length and width of the nanowire can be adjusted.

従来のナノ発光素子の場合、量子ドットを用いたナノ発光素子が使用された。量子ドットを使用した有機ＥＬの場合、放射再結合効率は非常に高いが、キャリヤ注入効率が非常に低い短所がある。量子ウェルを用いたＧａＮ ＬＥＤの場合、放射再結合効率及びキャリヤ注入効率が比較的高いが、一般的に使用するサファイア基板との結晶構造の差異による欠陥が発生して大面積に非常に生産しにくく、製造コストも比較的高価である短所がある。しかしながら、ナノワイヤーを用いたナノ発光素子の場合、放射再結合効率が非常に高く、キャリヤ注入効率が比較的高い。また、その製造工程が簡単であり、かつ基板と殆ど同一な結晶構造を持つように形成でき、大面積に形成させやすいという長所がある。   In the case of a conventional nano light emitting device, a nano light emitting device using quantum dots is used. In the case of organic EL using quantum dots, the radiative recombination efficiency is very high, but the carrier injection efficiency is very low. In the case of a GaN LED using a quantum well, the radiative recombination efficiency and the carrier injection efficiency are relatively high. However, defects due to the difference in crystal structure with the sapphire substrate generally used cause a large area to be produced. It is difficult and the manufacturing cost is relatively high. However, in the case of a nano light emitting device using nanowires, the radiative recombination efficiency is very high and the carrier injection efficiency is relatively high. In addition, the manufacturing process is simple, and it can be formed to have almost the same crystal structure as that of the substrate.

図１Ａ〜図１Ｄは、従来技術によるナノワイヤー製造方法であるＶａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ（ＶＬＳ）方法を示した図面である。   1A to 1D are diagrams illustrating a Vapor-Liquid-Solid (VLS) method, which is a nanowire manufacturing method according to the prior art.

図１Ａを参照すれば、先ず基板１１を設ける。ここで、基板１１は広く使用されるシリコン基板を用いる。   Referring to FIG. 1A, a substrate 11 is first provided. Here, a widely used silicon substrate is used as the substrate 11.

次に、図１Ｂを参照すれば、基板１１上にＡｕのような金属を塗布して金属層１２を形成する。   Next, referring to FIG. 1B, a metal layer 12 is formed on the substrate 11 by applying a metal such as Au.

その次に図１Ｃを参照すれば、約５００℃で熱処理工程を実施すれば、金属層１２の物質の密集化（ａｇｇｌｏｍｅｒａｔｉｏｎ）が進んで触媒１３を形成する。図１Ｃに示したように、このとき、形成された触媒１３は、それぞれその大きさが一定ではなく、ランダムな大きさを持つようになることが分かる。   Next, referring to FIG. 1C, if the heat treatment process is performed at about 500 ° C., the material of the metal layer 12 is agglomerated and the catalyst 13 is formed. As shown in FIG. 1C, it can be seen that at this time, the formed catalysts 13 are not constant in size but have random sizes.

次に、図１Ｄを参照すれば、触媒１３を核生成位置にしてナノワイヤー１４を形成する。この際、ナノワイヤー１４を成長させるために触媒１３にシリコン水素化合物であるシラン（ＳｉＨ４）などを供給して、工程温度でシランのＳｉ元素を触媒１３の下部領域で核生成を誘導する。シランの供給量を調節すれば、図１Ｄに示したように、触媒１３の下部で所望の長さを持ったナノワイヤーの成長を制御できるようになる。 Next, referring to FIG. 1D, the nanowire 14 is formed with the catalyst 13 as a nucleation position. At this time, in order to grow the nanowire 14, silane (SiH 4 ) or the like which is a silicon hydrogen compound is supplied to the catalyst 13 to induce nucleation of the Si element of silane in the lower region of the catalyst 13 at the process temperature. If the supply amount of silane is adjusted, as shown in FIG. 1D, the growth of nanowires having a desired length under the catalyst 13 can be controlled.

前述したように、１Ａ〜図１Ｄに示したナノワイヤー形成方法は、シランのような原料ガスの供給量を適切に調節することによって形成できる。しかしながら、ナノワイヤーは、触媒１３の直径及びその分布に制限されて成長させることができるため、正確な厚さ、位置及び分布を均一に調節しにくい問題点がある。また、このような方法は、垂直方向にのみ形成することができるものであり、基板自体に水平方向にナノワイヤーを形成させる技術が要求される。   As described above, the nanowire forming method shown in FIGS. 1A to 1D can be formed by appropriately adjusting the supply amount of a source gas such as silane. However, since nanowires can be grown limited to the diameter of the catalyst 13 and its distribution, there is a problem that it is difficult to uniformly adjust the exact thickness, position and distribution. Further, such a method can be formed only in the vertical direction, and a technique for forming nanowires in the horizontal direction on the substrate itself is required.

本発明の技術的課題は、ナノワイヤーの直径及び分布を調節して成長させることができるナノワイヤー製造方法、及びこれにより精密に成長されたナノワイヤーを提供するところにある。   The technical problem of the present invention is to provide a nanowire manufacturing method capable of growing by adjusting the diameter and distribution of the nanowire, and a nanowire precisely grown thereby.

本発明の他の技術的課題は、精密な大きさに形成され、ＰＮ接合構造を持ったナノワイヤー及びその製造方法を提供するところにある。   Another technical object of the present invention is to provide a nanowire having a PN junction structure and a manufacturing method thereof having a precise size.

前記技術的課題を達成するために本発明は、（イ）基板上にマスク層を積層し、前記マスク層をストライプ構造にパターニングする段階と、（ロ）前記基板及び前記マスク層に対して酸素イオン注入工程を実施して、前記基板内に酸素イオン注入領域を形成して前記基板内に埋設し、前記酸素イオン注入領域によって前記基板と分離されたナノワイヤー領域を形成する段階と、を含むナノワイヤー製造方法を提供する。   In order to achieve the technical problem, the present invention includes (a) stacking a mask layer on a substrate and patterning the mask layer into a stripe structure, and (b) oxygen with respect to the substrate and the mask layer. Performing an ion implantation step to form an oxygen ion implantation region in the substrate and burying the oxygen ion implantation region in the substrate, and forming a nanowire region separated from the substrate by the oxygen ion implantation region. A method for producing a nanowire is provided.

本発明において、前記段階（イ）は、前記基板上にフォトレジストを塗布してＰＲ層を形成する段階と、前記ＰＲ層をパターニングした後、熱処理して第１のマスク層に形成する段階と、を含むことができる。   In the present invention, the step (a) includes a step of forming a PR layer by applying a photoresist on the substrate, and a step of patterning the PR layer and then heat-treating it to form a first mask layer. , Can be included.

本発明において、前記段階（イ）は、前記基板上にフォトレジストを塗布してＰＲ層を形成する段階と、前記ＰＲ層上にストライプ形格子を位置させ、レーザーを照射してストライプ形態の第２のマスク層を形成する段階と、を含むことができる。   In the present invention, the step (a) includes a step of forming a PR layer by applying a photoresist on the substrate, a step of forming a stripe lattice on the PR layer, and irradiating a laser to form a stripe-shaped first layer. Forming two mask layers.

本発明において、前記基板及び前記ナノワイヤー領域の表面に対して酸化工程を実施して、前記基板及び前記ナノワイヤー表面に酸化層を形成させて前記ナノワイヤーの大きさを調節する段階をさらに含むことを特徴とする。   The method may further include adjusting the size of the nanowire by performing an oxidation process on the surface of the substrate and the nanowire region to form an oxide layer on the surface of the substrate and the nanowire. It is characterized by that.

本発明において、前記基板は、シリコン基板であることを特徴とする。   In the present invention, the substrate is a silicon substrate.

また、本発明では、（イ）第１型の不純物でドーピングされた基板上にマスク層を積層し、前記マスク層をストライプ構造にパターニングする段階と、（ロ）前記基板及び前記マスク層に対して酸素イオン注入工程を実施して、前記基板内に酸素イオン注入領域を形成して前記基板内に埋め込み、前記酸素イオン注入領域によって前記基板と分離されたナノワイヤー領域を形成する段階と、（ハ）前記基板及び前記マスク層上の一部領域に第３のマスク層を位置させ、第２型の不純物をドーピングして、前記ナノワイヤーに第１の不純物領域と接合された第２の不純物領域を形成する段階と、を含むｐ−ｎ接合ナノワイヤーの製造方法を提供する。   In the present invention, (b) a step of laminating a mask layer on a substrate doped with a first type impurity, and patterning the mask layer into a stripe structure; (b) the substrate and the mask layer; Performing an oxygen ion implantation step, forming an oxygen ion implantation region in the substrate and embedding in the substrate, and forming a nanowire region separated from the substrate by the oxygen ion implantation region; C) a second mask formed by positioning a third mask layer in a partial region on the substrate and the mask layer, doping a second type impurity, and joining the nanowire to the first impurity region; Forming a region, and a method of manufacturing a pn junction nanowire.

本発明において、前記マスク層を除去し、前記基板上に伝導性物質を塗布して、前記第１の不純物領域と接触する第１の電極、及び前記第２の不純物領域と接触する第２の電極を形成する段階をさらに含むことを特徴とする。   In the present invention, the mask layer is removed, a conductive material is applied on the substrate, and a first electrode in contact with the first impurity region and a second electrode in contact with the second impurity region are formed. The method further includes forming an electrode.

また、本発明では、基板と、前記基板内にストライプ形態に形成されたナノワイヤーと、前記基板及び前記ナノワイヤーの境界に形成され、前記基板及び前記ナノワイヤーを分離する酸素イオン注入領域と、を備えるナノワイヤーを提供する。   Further, in the present invention, a substrate, nanowires formed in a stripe form in the substrate, an oxygen ion implantation region formed at a boundary between the substrate and the nanowire, and separating the substrate and the nanowire, A nanowire comprising:

また、本発明では、第１の不純物にドーピングされた基板と、前記基板内にストライプ形態で形成され、第１の不純物領域及び第２の不純物領域を備えるナノワイヤーと、前記基板及び前記ナノワイヤーの境界に形成され、前記基板及び前記ナノワイヤーを分離する酸素イオン注入領域と、前記第１の不純物領域と接触し前記基板上に形成された第１の電極、及び前記第２の不純物領域と接触し前記基板上に形成された第２の電極と、を備えるｐ−ｎ接合ナノワイヤーを提供する。   In the present invention, a substrate doped with a first impurity, a nanowire formed in a stripe shape in the substrate and having a first impurity region and a second impurity region, the substrate and the nanowire An oxygen ion-implanted region that separates the substrate and the nanowire, a first electrode that is in contact with the first impurity region and formed on the substrate, and a second impurity region And a second electrode in contact with and formed on the substrate.

本発明によれば、次の通りの長所がある。   The present invention has the following advantages.

第一に、従来の垂直方向に形成させたナノワイヤーとは違って、水平方向の基板内に埋め込み構造でナノワイヤー形成が可能であり、素子の応用範囲が非常に広い。   First, unlike conventional nanowires formed in the vertical direction, nanowires can be formed with a buried structure in a horizontal substrate, and the application range of the device is very wide.

第二に、それぞれのナノワイヤー形成位置、大きさ及び分布を調節できてアレイ構造の大量生産が可能である。   Second, the nanowire formation position, size, and distribution can be adjusted, and mass production of array structures is possible.

第三に、ナノワイヤーを実際に素子に応用するためのｐ−ｎ接合構造に形成する工程が非常に簡単に実施でき、ＭＯＳ−ＦＥＴを使用しないため工程自体が単純であり、従来の半導体工程技術をそのまま用いることができる。   Third, the process of forming a nanowire into a pn junction structure for practical application to a device can be carried out very easily, and the process itself is simple because no MOS-FET is used. The technology can be used as it is.

第四に、トランジスタの構造の半導体素子の場合、現在、４５ｎｍ以下の精度を持った構造の生産が難しいが、本発明の場合のように、単純なｐ−ｎ接合構造としては４５ｎｍ以下の精度を持った高集積メモリ素子の具現が可能である。   Fourthly, in the case of a semiconductor element having a transistor structure, it is difficult to produce a structure having an accuracy of 45 nm or less at present. However, as in the case of the present invention, a simple pn junction structure has an accuracy of 45 nm or less. It is possible to implement a highly integrated memory device having

以下、添付した図面に基づき本発明によるナノワイヤー及びその製造方法について詳細に説明する。ここで、以下では、便宜のため、図面での各層の長さ及び大きさを誇張して示しているが、これは発明の内容の理解を容易にするためである。   Hereinafter, a nanowire and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings. Here, in the following, for convenience, the length and size of each layer in the drawings are exaggerated, but this is for the purpose of facilitating understanding of the contents of the invention.

図２Ａ〜図２Ｅは、本発明の第１の実施形態によるナノワイヤーの製造方法を示した図面である。   2A to 2E are diagrams illustrating a method of manufacturing a nanowire according to the first embodiment of the present invention.

図２Ａを参照すれば、先ず基板２１上にフォトレジスト物質を数ｎｍ〜数十ｎｍの厚さに塗布してＰＲ層２２を形成する。ここで、基板２１は、広く使用されるシリコン基板を用いる。   Referring to FIG. 2A, first, a PR material 22 is formed on the substrate 21 by applying a photoresist material to a thickness of several nanometers to several tens of nanometers. Here, a widely used silicon substrate is used as the substrate 21.

次に、図２Ｂを参照すれば、ＰＲ層２２が形成された基板２１に対してＰＲ層２２をストライプ形態にパターニングを実施した後、融解点付近に過熱する。それにより、ストライプ形態のＰＲ層２２は、その断面が半円状に形成させることができる。結果的に、その断面が半円状であるストライプ形のマスク層２３を形成させる。   Next, referring to FIG. 2B, after patterning the PR layer 22 in a stripe form on the substrate 21 on which the PR layer 22 is formed, the substrate 21 is heated near the melting point. Thereby, the stripe-shaped PR layer 22 can be formed in a semicircular cross section. As a result, a stripe-shaped mask layer 23 having a semicircular cross section is formed.

その次に、図２Ｃを参照すれば、基板２１上から酸素（Ｏ２）をイオン注入するインプランテーション工程を実施する。ここで、酸素イオン注入をプラズマドーピング工程にする場合には、イオン注入エネルギーを約１ｋｅＶ〜１００ｋｅＶ範囲で選択的に調節できる。ドーズは、ＳＩＭＯＸ（ｓｅｐａｒａｔｉｏｎ ｂｙ ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ Ｏｘｙｇｅｎ）のように、酸素イオンの濃度を５×１０１７〜３×１０１８／ｃｍ２で使用できる。ここで、基板２１に対して直接イオン注入される場合のイオン注入領域は、マスク層２３を通じて基板２１内に注入される場合に比べて、さらに深い部位で形成されるのである。すなわち、酸素イオン注入領域２４は、図２Ｃに示したように、マスク層２３の断面形態の影響を受ける。マスク層２３の断面は、半円形なので、相対的に厚い部分でイオン注入された酸素は、基板２１内に注入されず、マスク層２３内に残留するようになり、相対的に薄い領域では酸素イオン注入の深さがさらに深くなる。従って、酸素イオン注入領域２４の形態及びその形成領域を決定するためには、マスク層２３の形態及び厚さを調節するか、或いはイオン注入工程条件を調節して制御できることが分かる。 Next, referring to FIG. 2C, an implantation process for implanting oxygen (O 2 ) ions from above the substrate 21 is performed. Here, when oxygen ion implantation is a plasma doping process, the ion implantation energy can be selectively adjusted in a range of about 1 keV to 100 keV. The dose can be used at a concentration of oxygen ions of 5 × 10 17 to 3 × 10 18 / cm 2 , as in SIMOX (separation by implantation of oxygen). Here, the ion implantation region in the case where ions are directly implanted into the substrate 21 is formed at a deeper portion than in the case where the ion implantation region is implanted into the substrate 21 through the mask layer 23. That is, the oxygen ion implantation region 24 is affected by the cross-sectional shape of the mask layer 23 as shown in FIG. 2C. Since the cross section of the mask layer 23 is semicircular, the oxygen ion-implanted in the relatively thick portion is not implanted into the substrate 21 but remains in the mask layer 23, and in a relatively thin region, oxygen is implanted. The depth of ion implantation is further increased. Therefore, it can be seen that in order to determine the form of the oxygen ion implantation region 24 and the formation region thereof, the form and thickness of the mask layer 23 can be adjusted, or the ion implantation process conditions can be adjusted.

図２Ｄを参照すれば、マスク層２３を除去し、基板２１の上部表面を酸素雰囲気で酸化工程を実施する。ここで、酸化工程は選択的なものであり、これは、酸素イオン注入領域２４の大きさを制御するための目的に実施できる。図２Ｃの説明で、酸素イオン注入領域２４の大きさ及び形態を制御するためマスク層２３の形態及びイオン注入工程条件を調節できることを示した。これに加えて、酸素イオン注入領域２４の基板２１の表面からの深さを調節するために、基板２１に酸化工程をさらに実施できる。図２Ｄに示したように、基板２１の表面に酸化工程を実施すれば、酸化層２５が形成され、酸化層２５が厚く形成されるほど、酸素イオン注入領域２４の深さは薄くなる。   Referring to FIG. 2D, the mask layer 23 is removed, and the upper surface of the substrate 21 is oxidized in an oxygen atmosphere. Here, the oxidation process is optional and can be performed for the purpose of controlling the size of the oxygen ion implantation region 24. The description of FIG. 2C shows that the shape of the mask layer 23 and the ion implantation process conditions can be adjusted to control the size and shape of the oxygen ion implantation region 24. In addition, an oxidation process can be further performed on the substrate 21 in order to adjust the depth of the oxygen ion implantation region 24 from the surface of the substrate 21. As shown in FIG. 2D, when the oxidation process is performed on the surface of the substrate 21, the oxide layer 25 is formed. The thicker the oxide layer 25 is, the thinner the oxygen ion implantation region 24 becomes.

図２Ｅを参照すれば、基板２１の表面の酸化層２５を除去すれば、基板２１内に埋め込まれたナノワイヤー２６の領域を得ることができる。ナノワイヤー２６は、基板２１と酸素イオン注入領域２４によって分離されており、その形態及び幅は、図２Ｃ及び図２Ｄで説明したようにマスク層２３の形態、酸素イオン注入工程条件、及び酸化層２５の厚さ範囲を任意に調節して容易に得ることができることが分かる。   Referring to FIG. 2E, if the oxide layer 25 on the surface of the substrate 21 is removed, a region of the nanowire 26 embedded in the substrate 21 can be obtained. The nanowire 26 is separated by the substrate 21 and the oxygen ion implantation region 24. The shape and width of the nanowire 26 are the same as those of the mask layer 23, the oxygen ion implantation process conditions, and the oxide layer as described with reference to FIGS. 2C and 2D. It can be seen that it can be easily obtained by arbitrarily adjusting the thickness range of 25.

次に、図３Ａ〜図３Ｅを参照して本発明の第２の実施形態によるナノワイヤーの製造方法を詳細に説明する。   Next, a method of manufacturing a nanowire according to the second embodiment of the present invention will be described in detail with reference to FIGS. 3A to 3E.

図３Ａを参照すれば、基板３１上にフォトレジスト物質を数十ｎｍの厚さに塗布してＰＲ層３２を形成する。ここで、基板３１は、一般に半導体素子製造工程に用いられるシリコン基板を用いることができる。   Referring to FIG. 3A, a PR layer 32 is formed on the substrate 31 by applying a photoresist material to a thickness of several tens of nanometers. Here, the substrate 31 can be a silicon substrate generally used in a semiconductor element manufacturing process.

その次に、図３Ｂを参照すれば、ＰＲ層３２が形成された基板３１の上部にストライブ形の格子３３を位置させ、レーザーを用いてＰＲ層３２をパターニングする。例えば、ＤＦＢ−ｌａｓｅｒのｇｒａｔｉｎｇを作るパターニング工程と類似する。この際、固体レーザーやガスレーザーを使用する。パターニング工程によってレーザーが照射された領域のＰＲ層３２は除去される。それにより、ＰＲ層３２は、図３Ｂのように、その断面が菱形の形状になる。ここでは、図２Ｂに示したように、別途の熱処理工程を実施しない。   Next, referring to FIG. 3B, a stripe type grating 33 is positioned on the substrate 31 on which the PR layer 32 is formed, and the PR layer 32 is patterned using a laser. For example, it is similar to a patterning process for making DFB-laser grating. At this time, a solid laser or a gas laser is used. The PR layer 32 in the region irradiated with the laser is removed by the patterning process. As a result, the PR layer 32 has a diamond-shaped cross section as shown in FIG. 3B. Here, as shown in FIG. 2B, a separate heat treatment step is not performed.

次に図３Ｃを参照すれば、基板３１上から酸素（Ｏ２）をイオン注入するインプランテーション工程を実施する。この際、イオン注入される酸素のイオン注入エネルギーを均一に制御すれば、基板３１に直接注入される酸素の場合は、ＰＲ層３２を通じて基板３１内にイオン注入される場合に比べて、さらに深い部位で形成される。結果的に、酸素イオン注入領域３４は、図３Ｃに示したようにＰＲ層３２の断面形態の影響を受けて菱形状になることが分かる。勿論、イオン注入エネルギーをさらに大きくすれば、酸素イオン注入領域３４の深さは、さらに深くなり、これは、任意に調節可能である。 Next, referring to FIG. 3C, an implantation process is performed in which oxygen (O 2 ) is ion-implanted from above the substrate 31. At this time, if the ion implantation energy of oxygen to be ion-implanted is controlled uniformly, the oxygen directly implanted into the substrate 31 is deeper than the case where ions are implanted into the substrate 31 through the PR layer 32. Formed at the site. As a result, it can be seen that the oxygen ion implantation region 34 has a rhombus shape under the influence of the cross-sectional shape of the PR layer 32 as shown in FIG. 3C. Of course, if the ion implantation energy is further increased, the depth of the oxygen ion implantation region 34 becomes deeper and can be arbitrarily adjusted.

図３Ｄを参照すれば、ＰＲ層３２を除去し、基板３１の上部表面に対して酸素雰囲気下で酸化工程を実施する。このような酸化工程の目的は、前述した図２Ｄに関する説明のように、酸素イオン注入領域３４の深さを調節しようとするものであり、酸化層の深さは、選択的に調節できる。   Referring to FIG. 3D, the PR layer 32 is removed, and an oxidation process is performed on the upper surface of the substrate 31 in an oxygen atmosphere. The purpose of such an oxidation step is to adjust the depth of the oxygen ion implantation region 34 as described above with reference to FIG. 2D, and the depth of the oxide layer can be selectively adjusted.

図３Ｅを参照すれば、酸化層を除去すれば、基板３１内に埋め込まれたナノワイヤー３６を得ることができる。ナノワイヤー３６は、基板３１と酸素イオン注入領域３４によって分離されており、その成分は、基板３１と同一な物質であることが分かる。但し、図２Ｃ及び図３Ｃに示したように、ナノワイヤー２６、３６は、酸素イオン注入工程によって形成される。すなわち、酸素イオン注入工程によって、基板２１、３１内に酸素イオン注入領域２４、３４が形成され、基板２１、３１と分離された領域が形成されることが分かる。その後の工程であるマスク２３又はＰＲ層３２の除去と酸化工程は、付加的なものであり、特に、酸化工程は、ナノワイヤー２６、３６の大きさを制御するための選択的な工程であることに留意しなければならない。   Referring to FIG. 3E, the nanowire 36 embedded in the substrate 31 can be obtained by removing the oxide layer. The nanowire 36 is separated by the substrate 31 and the oxygen ion implantation region 34, and it can be seen that the component is the same material as the substrate 31. However, as shown in FIGS. 2C and 3C, the nanowires 26 and 36 are formed by an oxygen ion implantation process. That is, it can be seen that oxygen ion implantation regions 24 and 34 are formed in the substrates 21 and 31 and regions separated from the substrates 21 and 31 are formed by the oxygen ion implantation process. Subsequent steps such as removal of mask 23 or PR layer 32 and oxidation step are additive, and in particular, the oxidation step is a selective step for controlling the size of nanowires 26 and 36. It must be noted.

以下、図４Ａ〜図４Ｆを参照して本発明の実施形態によるｐ−ｎ接合構造を持ったナノワイヤーについて詳細に説明する。   Hereinafter, a nanowire having a pn junction structure according to an embodiment of the present invention will be described in detail with reference to FIGS. 4A to 4F.

図４Ａは、図３Ｃで示した酸素イオン注入工程によって形成された酸素イオン注入領域３４とナノワイヤー３６とを形成した試片の一部を示したものである。勿論、図２Ｃの試片に関しても同一な工程が適用できることに留意しなければならない。図４Ｂは、図４Ａの試片を立体的に示した斜視図である。   FIG. 4A shows a part of a specimen in which the oxygen ion implantation region 34 and the nanowire 36 formed by the oxygen ion implantation process shown in FIG. 3C are formed. Of course, it should be noted that the same process can be applied to the specimen of FIG. 2C. FIG. 4B is a perspective view showing the specimen of FIG. 4A in three dimensions.

図４Ａ及び図４Ｂを参照すれば、シリコンのような半導体工程に広く使用される基板３１内に酸素イオン注入領域３４が形成されており、酸素イオン注入領域３４によって基板３１と分離されたナノワイヤー３６の領域が形成されている。すなわち、基板３１がシリコンで形成された場合には、基板３１内に水平方向にシリコンナノワイヤーが形成されたものである。そして、基板３１の上部には、その断面が菱形にパターニングされたＰＲ層３２が形成されている。初期に、基板３１の自体をｐ型又はｎ型不純物がドーピングされた半導体基板３１を使用した場合に、ナノワイヤー３６もまたｐ型又はｎ型不純物がドーピングされた状態になる。従って、基板３１及びナノワイヤー３６が第１の不純物がドーピングされた状態に限定する。   4A and 4B, an oxygen ion implantation region 34 is formed in a substrate 31 widely used in a semiconductor process such as silicon, and the nanowire separated from the substrate 31 by the oxygen ion implantation region 34. 36 regions are formed. That is, when the substrate 31 is formed of silicon, silicon nanowires are formed in the substrate 31 in the horizontal direction. A PR layer 32 having a diamond-shaped cross section is formed on the substrate 31. Initially, when the semiconductor substrate 31 doped with p-type or n-type impurities is used as the substrate 31 itself, the nanowire 36 is also in a state doped with p-type or n-type impurities. Therefore, the substrate 31 and the nanowire 36 are limited to a state in which the first impurity is doped.

図４Ｃを参照すれば、基板３１の上方にマスク３７を位置させ、第２の不純物をドーピングする。この際、使用される第２の不純物は、特に制限はされず、一般的な半導体工程で使用される物質であれば使用できる。   Referring to FIG. 4C, a mask 37 is positioned above the substrate 31 and is doped with a second impurity. At this time, the second impurity to be used is not particularly limited, and any substance used in a general semiconductor process can be used.

結果的に、図４Ｄを参照すれば、ドーピング工程によってナノワイヤー３６は、二つの領域に分離される。図４Ｅは、図４Ｄの斜視図を平面図に示したものである。図４Ｄ及び図４Ｅを参照すれば、一つのナノワイヤー３６は、第１の不純物領域３６ａ及び第２の不純物領域３６ｂが形成されたｐ−ｎ接合構造を持つようになる。そして、ＰＲ層３２及びマスク３７を除去すれば、基板３１内には、ナノワイヤー領域が形成されており、基板３１とナノワイヤーは、酸素イオン注入領域３４によって構造的に分離されたことを確認できる。ナノワイヤーは、第１の不純物領域３６ａ及び第２の不純物領域３６ｂに分離されている。   As a result, referring to FIG. 4D, the nanowire 36 is separated into two regions by the doping process. FIG. 4E is a plan view of the perspective view of FIG. 4D. Referring to FIGS. 4D and 4E, one nanowire 36 has a pn junction structure in which a first impurity region 36a and a second impurity region 36b are formed. Then, if the PR layer 32 and the mask 37 are removed, a nanowire region is formed in the substrate 31, and it is confirmed that the substrate 31 and the nanowire are structurally separated by the oxygen ion implantation region 34. it can. The nanowire is separated into a first impurity region 36a and a second impurity region 36b.

そして、図４Ｆを参照すれば、第１の不純物領域３６ａと接触するように基板３１上に伝導性物質を塗布して第１の電極３９を形成し、第２の不純物領域３６ｂと接触するように基板３１上に伝導性物質を塗布して第２の電極３８を形成すれば、完全な形態のｐ−ｎ接合半導体素子を得ることができることを確認できる。   Then, referring to FIG. 4F, a conductive material is applied on the substrate 31 so as to be in contact with the first impurity region 36a to form the first electrode 39, and to be in contact with the second impurity region 36b. It can be confirmed that a complete pn junction semiconductor device can be obtained by applying a conductive material to the substrate 31 to form the second electrode 38.

前記の説明で多くの事項が具体的に記載されているが、これらは発明の範囲を限定するというより、好ましいな実施の形態の例示として解釈されなければならない。例えば、図２Ｅ又は図３Ｅに示した試片を用いて不純物をドーピングしてｐ−ｎ接合ナノワイヤーを形成することも可能である。従って、本発明の範囲は、説明された実施形態によって決められるものではなく、特許請求の範囲に記載された技術的思想によって決まるものである。   Although many items have been specifically described in the above description, these should be construed as examples of preferred embodiments rather than limiting the scope of the invention. For example, it is also possible to form a pn junction nanowire by doping impurities using the specimen shown in FIG. 2E or FIG. 3E. Accordingly, the scope of the present invention is not determined by the described embodiments, but is determined by the technical ideas described in the claims.

本発明は、ナノワイヤー及びその製造方法に係り、より詳しくは、シリコン基板内にその形成領域及びその大きさを精密に制御したナノワイヤー及びその製造方法に係り、例えば光素子、トランジスタ、メモリ素子などに効果的に適用可能である。   The present invention relates to a nanowire and a manufacturing method thereof, and more particularly, to a nanowire in which a formation region and a size thereof are precisely controlled in a silicon substrate and a manufacturing method thereof, for example, an optical element, a transistor, and a memory element. It can be effectively applied.

従来技術によるナノワイヤー製造方法を示した図面である。1 is a diagram illustrating a conventional nanowire manufacturing method. 従来技術によるナノワイヤー製造方法を示した図面である。1 is a diagram illustrating a conventional nanowire manufacturing method. 従来技術によるナノワイヤー製造方法を示した図面である。1 is a diagram illustrating a conventional nanowire manufacturing method. 従来技術によるナノワイヤー製造方法を示した図面である。1 is a diagram illustrating a conventional nanowire manufacturing method. 本発明の第１の実施形態によるナノワイヤー製造方法を示した図面である。1 is a diagram illustrating a nanowire manufacturing method according to a first embodiment of the present invention. 本発明の第１の実施形態によるナノワイヤー製造方法を示した図面である。1 is a diagram illustrating a nanowire manufacturing method according to a first embodiment of the present invention. 本発明の第１の実施形態によるナノワイヤー製造方法を示した図面である。1 is a diagram illustrating a nanowire manufacturing method according to a first embodiment of the present invention. 本発明の第１の実施形態によるナノワイヤー製造方法を示した図面である。1 is a diagram illustrating a nanowire manufacturing method according to a first embodiment of the present invention. 本発明の第１の実施形態によるナノワイヤー製造方法を示した図面である。1 is a diagram illustrating a nanowire manufacturing method according to a first embodiment of the present invention. 本発明の第２の実施形態によるナノワイヤー製造方法を示した図面である。5 is a diagram illustrating a method for manufacturing a nanowire according to a second embodiment of the present invention. 本発明の第２の実施形態によるナノワイヤー製造方法を示した図面である。5 is a diagram illustrating a method for manufacturing a nanowire according to a second embodiment of the present invention. 本発明の第２の実施形態によるナノワイヤー製造方法を示した図面である。5 is a diagram illustrating a method for manufacturing a nanowire according to a second embodiment of the present invention. 本発明の第２の実施形態によるナノワイヤー製造方法を示した図面である。5 is a diagram illustrating a method for manufacturing a nanowire according to a second embodiment of the present invention. 本発明の第２の実施形態によるナノワイヤー製造方法を示した図面である。5 is a diagram illustrating a method for manufacturing a nanowire according to a second embodiment of the present invention. 本発明の前記本発明の第１又は第２の実施形態によって製造したナノワイヤーについてｐ−ｎ接合構造を形成させたナノワイヤー製造方法を示した図面である。It is drawing which showed the nanowire manufacturing method in which the pn junction structure was formed about the nanowire manufactured by the said 1st or 2nd embodiment of this invention of this invention. 本発明の前記本発明の第１又は第２の実施形態によって製造したナノワイヤーについてｐ−ｎ接合構造を形成させたナノワイヤー製造方法を示した図面である。It is drawing which showed the nanowire manufacturing method in which the pn junction structure was formed about the nanowire manufactured by the said 1st or 2nd embodiment of this invention of this invention. 本発明の前記本発明の第１又は第２の実施形態によって製造したナノワイヤーについてｐ−ｎ接合構造を形成させたナノワイヤー製造方法を示した図面である。It is drawing which showed the nanowire manufacturing method in which the pn junction structure was formed about the nanowire manufactured by the said 1st or 2nd embodiment of this invention of this invention. 本発明の前記本発明の第１又は第２の実施形態によって製造したナノワイヤーについてｐ−ｎ接合構造を形成させたナノワイヤー製造方法を示した図面である。It is drawing which showed the nanowire manufacturing method in which the pn junction structure was formed about the nanowire manufactured by the said 1st or 2nd embodiment of this invention of this invention. 本発明の前記本発明の第１又は第２の実施形態によって製造したナノワイヤーについてｐ−ｎ接合構造を形成させたナノワイヤー製造方法を示した図面である。It is drawing which showed the nanowire manufacturing method in which the pn junction structure was formed about the nanowire manufactured by the said 1st or 2nd embodiment of this invention of this invention. 本発明の前記本発明の第１又は第２の実施形態によって製造したナノワイヤーについてｐ−ｎ接合構造を形成させたナノワイヤー製造方法を示した図面である。It is drawing which showed the nanowire manufacturing method in which the pn junction structure was formed about the nanowire manufactured by the said 1st or 2nd embodiment of this invention of this invention.

符号の説明Explanation of symbols

１１、２１、３１ 基板
１２ 金属層
１３ 触媒
１４、２６、３６ ナノワイヤー
２２、３２ ＰＲ層
２３ マスク層
２４、３４ 酸素イオン注入領域
２５ 酸化層
３３ ストライブ形の格子
３６ａ、３６ｂ 第１及び第２の不純物領域
３７ マスク
３８ 第２電極
３９ 第１電極 11, 21, 31 Substrate 12 Metal layer 13 Catalyst 14, 26, 36 Nanowire 22, 32 PR layer 23 Mask layer 24, 34 Oxygen ion implantation region 25 Oxidized layer 33 Striped lattice 36a, 36b First and second Impurity region 37 mask 38 second electrode 39 first electrode

Claims (13)

（イ）基板上にマスク層を積層し、前記マスク層をストライプ構造にパターニングする段階と、
（ロ）前記基板及び前記マスク層に対して酸素イオン注入工程を実施して、前記基板内に酸素イオン注入領域を形成して前記基板内に埋め込み、前記酸素イオン注入領域によって前記基板と分離されたナノワイヤー領域を形成する段階と、
を含むことを特徴とするナノワイヤー製造方法。 (A) laminating a mask layer on a substrate and patterning the mask layer into a stripe structure;
(B) An oxygen ion implantation step is performed on the substrate and the mask layer to form an oxygen ion implantation region in the substrate and embedded in the substrate, and the substrate is separated from the substrate by the oxygen ion implantation region. Forming a nanowire region,
The nanowire manufacturing method characterized by including. 前記段階（イ）は、
前記基板上にフォトレジストを塗布してＰＲ層を形成する段階と、
前記ＰＲ層をパターニングした後、熱処理して第１のマスク層に形成する段階と、
を含むことを特徴とする請求項１に記載のナノワイヤー製造方法。 In the step (a),
Applying a photoresist on the substrate to form a PR layer;
Patterning the PR layer and then heat-treating it to form a first mask layer;
The method for producing nanowires according to claim 1, comprising: 前記段階（イ）は、
前記基板上にフォトレジストを塗布してＰＲ層を形成する段階と、
前記ＰＲ層上にストライプ形格子を位置させてレーザーを照射して、ストライプ形態の第２のマスク層を形成する段階と、
を含むことを特徴とする請求項１に記載のナノワイヤー製造方法。 In the step (a),
Applying a photoresist on the substrate to form a PR layer;
Irradiating a laser with a stripe grating positioned on the PR layer to form a second mask layer having a stripe shape;
The method for producing nanowires according to claim 1, comprising: 前記基板及び前記ナノワイヤー領域の表面に対して酸化工程を実施して、前記基板及び前記ナノワイヤー表面に酸化層を形成して、前記ナノワイヤーの大きさを調節する段階をさらに含むことを特徴とする請求項１に記載のナノワイヤー製造方法。   The method may further include adjusting the size of the nanowire by performing an oxidation process on the surface of the substrate and the nanowire region to form an oxide layer on the surface of the substrate and the nanowire. The nanowire manufacturing method according to claim 1. 前記基板は、シリコン基板であることを特徴とする請求項１に記載のナノワイヤー製造方法。   The method of claim 1, wherein the substrate is a silicon substrate. （イ）第１型の不純物でドーピングされた基板上にマスク層を積層し、前記マスク層を
ストライプ構造にパターニングする段階と、
（ロ）前記基板及び前記マスク層に対して酸素イオン注入工程を実施して、前記基板内に酸素イオン注入領域を形成して前記基板内に埋め込み、前記酸素イオン注入領域によって前記基板と分離されたナノワイヤー領域を形成する段階と、
（ハ）前記基板及び前記マスク層上の一部領域に第３のマスク層を配置させ、第２型の不純物をドーピングして、前記ナノワイヤーに第１の不純物領域と接合された第２の不純物領域を形成する段階と、
を含むことを特徴とするｐ−ｎ接合ナノワイヤーの製造方法。 (A) laminating a mask layer on a substrate doped with a first type impurity, and patterning the mask layer into a stripe structure;
(B) An oxygen ion implantation step is performed on the substrate and the mask layer to form an oxygen ion implantation region in the substrate and embedded in the substrate, and the substrate is separated from the substrate by the oxygen ion implantation region. Forming a nanowire region,
(C) a third mask layer is disposed in a partial region on the substrate and the mask layer, doped with a second type impurity, and a second impurity bonded to the first impurity region on the nanowire; Forming an impurity region;
The manufacturing method of the pn junction nanowire characterized by including. 前記段階（イ）は、
前記基板上にフォトレジストを塗布してＰＲ層を形成する段階と、
前記ＰＲ層をパターニングした後、熱処理して第１のマスク層に形成する段階と、
を含むことを特徴とする請求項６に記載のｐ−ｎ接合ナノワイヤーの製造方法。 In the step (a),
Applying a photoresist on the substrate to form a PR layer;
Patterning the PR layer and then heat-treating it to form a first mask layer;
The manufacturing method of the pn junction nanowire of Claim 6 characterized by the above-mentioned. 前記段階（イ）は、
前記基板上にフォトレジストを塗布してＰＲ層を形成する段階と、
前記ＰＲ層上にストライプ形格子を位置させ、レーザーを照射してストライプ形態の第２のマスク層を形成する段階と、
を含むことを特徴とする請求項６に記載のｐ−ｎ接合ナノワイヤーの製造方法。 In the step (a),
Applying a photoresist on the substrate to form a PR layer;
Forming a stripe-shaped grating on the PR layer and irradiating a laser to form a stripe-shaped second mask layer;
The manufacturing method of the pn junction nanowire of Claim 6 characterized by the above-mentioned. 前記マスク層を除去し、前記基板上に伝導性物質を塗布して、前記第１の不純物領域と接触する第１の電極、及び前記第２の不純物領域と接触する第２の電極を形成する段階をさらに含むことを特徴とする請求項６に記載のｐ−ｎ接合ナノワイヤーの製造方法。   The mask layer is removed, and a conductive material is applied on the substrate to form a first electrode in contact with the first impurity region and a second electrode in contact with the second impurity region. The method of manufacturing a pn junction nanowire according to claim 6, further comprising a step. 基板と、
前記基板内にストライプ形態に形成されるナノワイヤーと、
前記基板及び前記ナノワイヤーの境界に形成され、前記基板及び前記ナノワイヤーを分離する酸素イオン注入領域と、
を備えることを特徴とするナノワイヤー。 A substrate,
Nanowires formed in a stripe form in the substrate;
An oxygen ion implantation region formed at a boundary between the substrate and the nanowire and separating the substrate and the nanowire;
Nanowire characterized by comprising. 前記基板及び前記ナノワイヤーは、シリコンで形成されることを特徴とする請求項１０に記載のナノワイヤー。   The nanowire according to claim 10, wherein the substrate and the nanowire are made of silicon. 第１の不純物でドーピングされた基板と、
前記基板内にストライプ形態で形成され、第１の不純物領域及び第２の不純物領域を備えるナノワイヤーと、
前記基板及び前記ナノワイヤーの境界に形成され、前記基板及び前記ナノワイヤーを分離する酸素イオン注入領域と、
前記第１の不純物領域と接触し前記基板上に形成される第１の電極、及び前記第２の不純物領域と接触し前記基板上に形成される第２の電極と、
を備えることを特徴とするｐ−ｎ接合ナノワイヤー。 A substrate doped with a first impurity;
A nanowire formed in a stripe form in the substrate and comprising a first impurity region and a second impurity region;
An oxygen ion implantation region formed at a boundary between the substrate and the nanowire, and separating the substrate and the nanowire;
A first electrode formed on the substrate in contact with the first impurity region; and a second electrode formed on the substrate in contact with the second impurity region;
A pn junction nanowire comprising: 前記基板及び前記ナノワイヤーは、シリコンを含んで形成されることを特徴とする請求項１２に記載のｐ−ｎ接合ナノワイヤー。   The pn junction nanowire according to claim 12, wherein the substrate and the nanowire are formed to include silicon.
JP2006037217A 2005-02-25 2006-02-14 Nanowire, and method for manufacturing the same Pending JP2006231507A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050016185A KR100624461B1 (en) 2005-02-25 2005-02-25 Nano wire and manfacturing methof for the same

Publications (1)

Publication Number Publication Date
JP2006231507A true JP2006231507A (en) 2006-09-07

Family

ID=37039709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006037217A Pending JP2006231507A (en) 2005-02-25 2006-02-14 Nanowire, and method for manufacturing the same

Country Status (3)

Country Link
US (1) US20060269745A1 (en)
JP (1) JP2006231507A (en)
KR (1) KR100624461B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006248893A (en) * 2005-03-09 2006-09-21 Samsung Electronics Co Ltd Nano-wires and method of manufacturing the same
JP2016025178A (en) * 2014-07-18 2016-02-08 勇 城之下 Method for manufacturing material having quantum dot

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11316022B2 (en) * 2019-11-19 2022-04-26 International Business Machines Corporation Ion implant defined nanorod in a suspended Majorana fermion device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS563679A (en) 1979-06-22 1981-01-14 Mitsubishi Electric Corp Formation of metallic pattern
JPS59108317A (en) 1982-12-13 1984-06-22 Mitsubishi Electric Corp Forming method of electrode wiring
KR950010038B1 (en) * 1991-11-11 1995-09-06 금성일렉트론주식회사 Aluminium metalizing method
KR970003732B1 (en) * 1994-01-14 1997-03-21 Lg Semicon Co Ltd Method of forming the multilayer wiring on the semiconductor device
KR100249774B1 (en) * 1997-11-25 2000-03-15 정선종 Growing method of high quality gaas quantum dots
RU2173003C2 (en) * 1999-11-25 2001-08-27 Септре Электроникс Лимитед Method for producing silicon nanostructure, lattice of silicon quantum conducting tunnels, and devices built around them
TWI294636B (en) * 2000-08-22 2008-03-11 Harvard College Doped elongated semiconductor articles, growing such articles, devices including such articles and fabricating such devices
JP4237660B2 (en) * 2004-03-19 2009-03-11 株式会社東芝 Manufacturing method of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006248893A (en) * 2005-03-09 2006-09-21 Samsung Electronics Co Ltd Nano-wires and method of manufacturing the same
JP2016025178A (en) * 2014-07-18 2016-02-08 勇 城之下 Method for manufacturing material having quantum dot

Also Published As

Publication number Publication date
KR100624461B1 (en) 2006-09-19
US20060269745A1 (en) 2006-11-30
KR20060094753A (en) 2006-08-30

Similar Documents

Publication Publication Date Title
CN101910050B (en) Nanowire growth on dissimilar material
US20120009749A1 (en) Method for fabricating nano devices
US7736919B2 (en) Method of producing a light-emitting diode comprising a nanostructured PN junction and diode thus obtained
US7625812B2 (en) Silicon nano wires, semiconductor device including the same, and method of manufacturing the silicon nano wires
CN104769732A (en) Nanopyramid sized opto-electronic structure and method for manufacturing of same
KR100723418B1 (en) Silicon nano wire, Semicondutor device comprising silicon nano wire and manufacturing method of silicon nano wire
JP4920872B2 (en) Manufacturing method of nanowire
JP2010171425A (en) Manufacturing method of pn homojunction in nanostructure
JP2006349673A (en) Nanowire sensor device and method of fabricating nanowire sensor device structure
EP3181516A1 (en) Multilayer graphene, method of forming the same, device including the multilayer graphene, and method of manufacturing the device
US7247885B2 (en) Carrier confinement in light-emitting group IV semiconductor devices
JP2008034483A (en) Compound semiconductor element, illumination apparatus using the same and method of manufacturing the same
KR20090105951A (en) Electronic device and method of making the same
JP3761319B2 (en) Manufacturing method of semiconductor device
KR100601973B1 (en) Methode for fabricating a nano-scale semiconductor device using nano-particle
JP2006231507A (en) Nanowire, and method for manufacturing the same
TW200917604A (en) Laser diode having nano patterns and method of fabricating the same
JP4309869B2 (en) Semiconductor device and manufacturing method thereof
KR101541529B1 (en) Graphene device and manufacturing mehtod of thereof
US20050181624A1 (en) Method of forming quantum dots at predetermined positions on a substrate
KR20090095305A (en) Method of fabricating a bipolar-junction transistor using a nanowire
JP2005228899A (en) Semiconductor quantum dot, microwiring forming method, semiconductor device using the dot and the method, and method for manufacturing the device
US9196477B2 (en) Semiconductor device and method
JP5388954B2 (en) Light emitting device and manufacturing method thereof
JP4500963B2 (en) Quantum semiconductor device and manufacturing method thereof