KR100959432B1 - Image Sensor and Method for Manufacturing Thereof - Google Patents

Image Sensor and Method for Manufacturing Thereof Download PDF

Info

Publication number
KR100959432B1
KR100959432B1 KR1020070137054A KR20070137054A KR100959432B1 KR 100959432 B1 KR100959432 B1 KR 100959432B1 KR 1020070137054 A KR1020070137054 A KR 1020070137054A KR 20070137054 A KR20070137054 A KR 20070137054A KR 100959432 B1 KR100959432 B1 KR 100959432B1
Authority
KR
South Korea
Prior art keywords
insulating layer
blocking pattern
photosensitive device
disposed
blocking
Prior art date
Application number
KR1020070137054A
Other languages
Korean (ko)
Other versions
KR20090069405A (en
Inventor
신창엽
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070137054A priority Critical patent/KR100959432B1/en
Publication of KR20090069405A publication Critical patent/KR20090069405A/en
Application granted granted Critical
Publication of KR100959432B1 publication Critical patent/KR100959432B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지 센서는, 광감지 소자를 포함하는 반도체 기판; 상기 반도체 기판 상에 배치된 금속배선을 포함하는 제1 절연층; 상기 광감지 소자를 가리지 않도록 상기 제1 절연층 상에 배치된 제1 차단 패턴을 포함하는 제2 절연층; 상기 광감지 소자에 대응하도록 상기 제1 차단 패턴 사이의 상기 제2 절연층에 형성된 오목한 반구 형태의 트랜치; 상기 트랜치 내부에 형성된 마이크로 렌즈; 상기 마이크로 렌즈를 포함하는 제2 절연층 상에 배치된 패시베이션층; 상기 제1 차단 패턴에 대응하는 상기 패시베이션층 상에 배치된 제2 차단 패턴; 및 상기 제2 차단 패턴 상에 배치된 페이스 쉬프터를 포함한다.An image sensor according to an embodiment includes a semiconductor substrate including a light sensing element; A first insulating layer including metal wiring disposed on the semiconductor substrate; A second insulating layer including a first blocking pattern disposed on the first insulating layer so as not to cover the photosensitive device; A concave hemispherical trench formed in the second insulating layer between the first blocking patterns to correspond to the photosensitive device; A micro lens formed in the trench; A passivation layer disposed on a second insulating layer including the micro lens; A second blocking pattern disposed on the passivation layer corresponding to the first blocking pattern; And a face shifter disposed on the second blocking pattern.

이미지 센서, 광감지소자, 차단패턴 Image sensor, photosensitive device, blocking pattern

Description

이미지 센서 및 그 제조방법{Image Sensor and Method for Manufacturing Thereof}Image Sensor and Method for Manufacturing Thereof}

실시예에서는 이미지 센서 및 그 제조방법이 개시된다.In an embodiment, an image sensor and a method of manufacturing the same are disclosed.

이미지 센서(Image sensor)는 광학적 영상((optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게 전하결합소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)(CIS)를 포함한다.An image sensor is a semiconductor device that converts an optical image into an electrical signal, and is largely a charge coupled device (CCD) and a CMOS (Complementary Metal Oxide Silicon) image sensor. Sensor (CIS).

씨모스 이미지센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시키는 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.The CMOS image sensor implements an image by sequentially detecting an electrical signal of each unit pixel in a switching method of forming a photodiode and a MOS transistor in the unit pixel.

씨모스 이미지 센서의 광감도를 향상시키기 위하여 컬러필터 상에 마이크로렌즈를 형성하는 방법이 있다. 마이크로렌즈는 감광성 유기물 물질을 노광(expose), 현상(development) 및 리플로우(reflow)의 순서로 진행하여 반구형의 모양을 최종 형성시킨다. 그러면 단위화소 상에 마이크로 렌즈가 형성되어 빛을 포토다이오드로 집광시킬 수 있다. There is a method of forming a microlens on a color filter in order to improve light sensitivity of the CMOS image sensor. The microlens advances the photosensitive organic material in the order of exposure, development and reflow to finally form a hemispherical shape. As a result, a microlens may be formed on the unit pixel to condense light with the photodiode.

이러한 마이크로 렌즈는 단위화소 별로 각각 형성되고 상기 마이크로 렌즈의 크기 및 개수에 따라 입사광의 양이 변화될 수 있다. The microlenses are formed for each unit pixel, and the amount of incident light may vary according to the size and number of the microlenses.

실시예에서는 입사광의 인텐시티(intensity)를 향상시킬 수 있는 이미지 센서 및 그 제조방법을 제공한다.The embodiment provides an image sensor and a method of manufacturing the same that can improve the intensity of incident light.

실시예에 따른 이미지 센서는, 광감지 소자를 포함하는 반도체 기판; 상기 반도체 기판 상에 배치된 금속배선을 포함하는 제1 절연층; 상기 광감지 소자를 가리지 않도록 상기 제1 절연층 상에 배치된 제1 차단 패턴을 포함하는 제2 절연층; 상기 광감지 소자에 대응하도록 상기 제1 차단 패턴 사이의 상기 제2 절연층에 형성된 오목한 반구 형태의 트랜치; 상기 트랜치 내부에 형성된 마이크로 렌즈; 상기 마이크로 렌즈를 포함하는 제2 절연층 상에 배치된 패시베이션층; 상기 제1 차단 패턴에 대응하는 상기 패시베이션층 상에 배치된 제2 차단 패턴; 및 상기 제2 차단 패턴 상에 배치된 페이스 쉬프터를 포함한다.An image sensor according to an embodiment includes a semiconductor substrate including a light sensing element; A first insulating layer including metal wiring disposed on the semiconductor substrate; A second insulating layer including a first blocking pattern disposed on the first insulating layer so as not to cover the photosensitive device; A concave hemispherical trench formed in the second insulating layer between the first blocking patterns to correspond to the photosensitive device; A micro lens formed in the trench; A passivation layer disposed on a second insulating layer including the micro lens; A second blocking pattern disposed on the passivation layer corresponding to the first blocking pattern; And a face shifter disposed on the second blocking pattern.

실시예에 따른 이미지 센서는, 반도체 기판에 광감지 소자를 형성하는 단계; 상기 반도체 기판 상에 금속배선을 포함하는 제1 절연층을 형성하는 단계; 상기 광감지 소자를 가리지 않도록 상기 제1 절연층 상에 제1 차단 패턴을 포함하는 제2 절연층을 형성하는 단계; 상기 광감지 소자에 대응하도록 상기 제1 차단 패턴 사이의 상기 제2 절연층에 오목한 반구 형태의 트랜치를 형성하는 단계; 상기 트랜치 내부에 마이크로 렌즈를 형성하는 단계; 상기 마이크로 렌즈를 포함하는 제2 절연층 상에 패시베이션층을 형성하는 단계; 상기 제1 차단 패턴에 대응하는 상기 패시 베이션층 상에 제2 차단 패턴을 형성하는 단계; 및 상기 제2 차단 패턴 상에 페이스 쉬프터를 형성하는 단계를 포함한다.An image sensor according to the embodiment comprises the steps of forming a light sensing element on a semiconductor substrate; Forming a first insulating layer including metal wiring on the semiconductor substrate; Forming a second insulating layer including a first blocking pattern on the first insulating layer so as not to cover the photosensitive device; Forming a concave hemispherical trench in the second insulating layer between the first blocking patterns so as to correspond to the photosensitive device; Forming a micro lens in the trench; Forming a passivation layer on the second insulating layer including the micro lens; Forming a second blocking pattern on the passivation layer corresponding to the first blocking pattern; And forming a face shifter on the second blocking pattern.

실시예에 따른 이미지 센서 및 그 제조방법에 따르면, 차단 패턴 상부에 페이스 쉬프터가 형성되어 빛이 이동하므로 광감지 소자의 입사광의 인텐시티(intensity)를 향상시킬 수 있다.According to the image sensor and the manufacturing method thereof according to the embodiment, since the face shifter is formed on the blocking pattern to move the light, the intensity of the incident light of the photosensitive device can be improved.

실시예에 따른 이미지 센서 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.An image sensor and a method of manufacturing the same according to an embodiment will be described in detail with reference to the accompanying drawings.

본 실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다. In the description of this embodiment, when described as being formed "on / over" of each layer, the on / over is directly or through another layer. (indirectly) includes everything formed.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

도 6은 실시예에 따른 이미지 센서의 단면도이다.6 is a cross-sectional view of an image sensor according to an embodiment.

실시예에 따른 이미지 센서는, 광감지 소자(15)를 포함하는 반도체 기판(10)과, 상기 반도체 기판(10) 상에 배치된 금속배선(30)을 포함하는 제1 절연층과, 상기 광감지 소자(15)를 가리지 않도록 상기 제1 절연층 상에 배치된 제1 차단패턴(40)을 포함하는 제2 절연층과, 상기 광감지 소자(15)에 대응하도록 상기 제1 차 단패턴(40) 사이의 상기 제2 절연층에 형성된 오목한 반구 형태의 트랜치(25)와, 상기 트랜치(25) 내부에 형성된 마이크로 렌즈(55)와, 상기 마이크로 렌즈(55)를 포함하는 제2 절연층 상에 배치된 패시베이션층(50)과, 상기 제1 차단패턴(40)에 대응하는 상기 패시베이션층(50) 상에 배치된 제2 차단패턴(65)과, 상기 제2 차단패턴(65) 상에 배치된 페이스 쉬프터(75)를 포함한다. The image sensor according to the embodiment includes a semiconductor substrate 10 including a light sensing element 15, a first insulating layer including a metal wiring 30 disposed on the semiconductor substrate 10, and the light. A second insulating layer including a first blocking pattern 40 disposed on the first insulating layer so as not to cover the sensing element 15, and the first blocking pattern so as to correspond to the light sensing element 15. A concave hemispherical trench 25 formed in the second insulating layer between 40, a microlens 55 formed in the trench 25, and a second insulating layer including the microlens 55. On the passivation layer 50, the second blocking pattern 65 disposed on the passivation layer 50 corresponding to the first blocking pattern 40, and the second blocking pattern 65. Disposed face shifter 75.

상기 금속배선(30)은 1 내지 4개의 층으로 형성될 수 있으며 상기 금속배선(30)을 포함하는 제1 절연층도 1 내지 4개의 층으로 형성될 수 있다. 상기 금속배선(30)은 상기 광감지 소자(15)로 입사되는 빛을 차단하지 않도록 배치될 수 있다.The metal wire 30 may be formed of 1 to 4 layers, and the first insulating layer including the metal wire 30 may also be formed of 1 to 4 layers. The metal wire 30 may be disposed so as not to block light incident to the photosensitive device 15.

상기 제1 차단패턴(40)은 광감지 소자(15) 이외의 영역으로 빛이 입사되는 것을 방지하기 위하여 상기 광감지 소자(15)를 제외한 나머지 영역에 형성될 수 있다. 예를 들어 상기 제1 차단패턴(40)은 Al, W, Ti 및 Ti/TiN 과 같은 금속물질로 형성될 수 있다. 또한, 상기 제1 절연층 및 제2 절연층은 산화막 또는 질화막으로 형성될 수 있다. 상기 제1 절연층 및 제2 절연층을 층간 절연막(20)이라고 칭한다. The first blocking pattern 40 may be formed in the remaining areas except for the light sensing element 15 to prevent light from being incident to an area other than the light sensing element 15. For example, the first blocking pattern 40 may be formed of a metal material such as Al, W, Ti, and Ti / TiN. In addition, the first insulating layer and the second insulating layer may be formed of an oxide film or a nitride film. The first insulating layer and the second insulating layer are referred to as an interlayer insulating film 20.

상기 트랜치(25)는 상기 제1 차단패턴(40) 사이의 상기 층간 절연막(20)에 형성된다. 즉 상기 트랜치(25)는 상기 광감지 소자(15)에 대응하는 위치에 형성되며 하부를 향하여 볼록한 반구형태로 형성될 수 있다. The trench 25 is formed in the interlayer insulating layer 20 between the first blocking patterns 40. That is, the trench 25 may be formed at a position corresponding to the photosensitive device 15 and may have a hemispherical shape convex toward the bottom.

상기 패시베이션층(50) 및 마이크로 렌즈(55)는 동일한 물질로 형성될 수 있다. 예를 들어, 상기 패시베이션층(50) 및 마이크로 렌즈(55)는 TaOx로 형성될 수 있다. 상기 패시베이션층(50) 및 마이크로 렌즈(55)를 이루는 물질인 TaOx는 상기 층간 절연막(20)의 굴절률보다 높으므로 입사광을 상기 광감지 소자로 집광시킬 수 있다. The passivation layer 50 and the micro lens 55 may be formed of the same material. For example, the passivation layer 50 and the micro lens 55 may be formed of TaO x . Since TaO x , which is a material forming the passivation layer 50 and the microlens 55, is higher than the refractive index of the interlayer insulating layer 20, incident light may be focused on the photosensitive device.

상기 제2 차단패턴(65)은 상기 제1 차단패턴(40)과 얼라인 되도록 형성될 수 있다. 즉, 상기 제2 차단패턴(65)은 상기 광감지 소자(15) 및 마이크로 렌즈(55)가 형성된 패시베이션층(50) 표면은 노출시키고 나머지 영역은 가리도록 형성될 수 있다. 예를 들어, 상기 제1 차단패턴(40)은 Ti 및 TiN이 적층된 구조일 수 있다. 또한, 상기 Ti는 300~700Å의 두께를 가질 수 있고 상기 TiN 600~1000Å의 두께를 가질 수 있다. The second blocking pattern 65 may be formed to be aligned with the first blocking pattern 40. That is, the second blocking pattern 65 may be formed to expose the surface of the passivation layer 50 on which the photosensitive device 15 and the microlens 55 are formed and cover the remaining area. For example, the first blocking pattern 40 may have a structure in which Ti and TiN are stacked. In addition, the Ti may have a thickness of 300 ~ 700 Å and may have a thickness of the TiN 600 ~ 1000 Å.

상기 제1 차단패턴(40) 상에 제2 차단패턴(65)이 형성되므로 광감지 소자(15) 이외의 영역으로 빛이 입사되는 것을 차단하여 크로스 토크 및 노이즈 발생을 차단할 수 있다. Since the second blocking pattern 65 is formed on the first blocking pattern 40, light may be blocked from being incident to a region other than the light sensing element 15 to block crosstalk and noise.

상기 페이스 쉬프터(75)는 상기 제2 차단패턴(65) 상에 배치된다. 예를 들어, 상기 페이스 쉬프터(75)는 TiNSiN으로 형성되고 750~850Å의 두께로 형성될 수 있다. The face shifter 75 is disposed on the second blocking pattern 65. For example, the face shifter 75 may be formed of TiNSiN and formed to a thickness of 750 to 850 Å.

상기 페이스 쉬프터(75)는 약 6%의 투과율을 가지는 하프톤으로 형성되어 상기 페이스 쉬프터(75)를 통과하는 빛은 이동되어 상기 마이크로 렌즈(55)로 광 경로가 진행될 수 있다. 따라서, 상기 페이스 쉬프터(75)에 의하여 수광된 빛의 인텐시티가 높아져 광감도가 향상될 수 있다. The face shifter 75 may be formed of halftones having a transmittance of about 6% so that light passing through the face shifter 75 may be moved so that an optical path may travel to the microlens 55. Therefore, the intensity of the light received by the face shifter 75 may be increased, thereby improving light sensitivity.

도 1 내지 도 6을 참조하여 실시예에 따른 이미지 센서의 제조공정을 설명하 도록 한다. 1 to 6 to describe the manufacturing process of the image sensor according to the embodiment.

도 1을 참조하여, 반도체 기판(10)에 픽셀 영역(A) 및 로직 영역(B)이 형성된다. Referring to FIG. 1, a pixel region A and a logic region B are formed in a semiconductor substrate 10.

상기 픽셀 영역(A)은 광감지 소자(15) 및 상기 광감지 소자(15)에서 발생된 빛을 처리하는 트랜지스터 구조물(미도시)을 포함한다. The pixel area A includes a photosensitive device 15 and a transistor structure (not shown) for processing light generated by the photosensitive device 15.

상기 광감지 소자(15)는 적색 광감지 소자(red photo diode), 녹색 광감지 소자(green photo diode) 및 청색 광감지 소자(blue photo diode)를 포함하여 형성되므로, 하나의 화소에 3가지 색 모두를 수직으로 배열되어 고화질의 이미지를 구현할 수 있게 된다. 또한, 상기 광감지 소자(15)에 의해 별도의 컬러 필터 공정없이 다양한 색채를 표현할 수 있게 된다. 또는 상기 광 감지 소자는 PN 접합구조로 형성될 수도 있다. The photosensitive device 15 is formed by including a red photodiode, a green photodiode, and a blue photodiode, and thus, three colors in one pixel. All of them are arranged vertically to achieve high quality images. In addition, the photosensitive device 15 may express various colors without a separate color filter process. Alternatively, the photosensitive device may be formed of a PN junction structure.

상기 로직 영역(B)은 상기 픽셀 영역(A)에서 생성된 광 전하를 처리하기 위한 것으로 트랜지스터 구조물(미도시)을 포함할 수 있다. The logic region B may process a photo charge generated in the pixel region A and may include a transistor structure (not shown).

상기 픽셀 영역(A) 및 로직 영역(B)을 포함하는 반도체 기판(10) 상으로 금속배선(M1, M2, M3, M4)(30) 및 제1 차단패턴(40)을 포함하는 제1 절연층이 형성된다. 상기 금속배선이 M1, M2, M3 및 M4로 구성되므로 상기 제1 절연층도 4개의 층으로 형성될 수 있다. 예를 들어, 상기 제1 절연층은 산화막 또는 질화막으로 형성될 수 있다. 또한, 상기 금속배선(30)은 금속, 합금 또는 살리사이드를 포함하는 다양한 전도성 물질 예를 들어 알루미늄, 구리, 코발트 또는 텅스텐등으로 형성될 수 있다. First insulation including metal wires M1, M2, M3, and M4 30 and a first blocking pattern 40 on the semiconductor substrate 10 including the pixel area A and the logic area B. FIG. A layer is formed. Since the metal wiring is composed of M1, M2, M3, and M4, the first insulating layer may also be formed of four layers. For example, the first insulating layer may be formed of an oxide film or a nitride film. In addition, the metal wire 30 may be formed of various conductive materials including metal, alloy, or salicide, for example, aluminum, copper, cobalt, or tungsten.

상기 금속배선(M1, M2, M3, M4)(30)은 전원라인, 신호라인과 연결되는 것으로 상기 광감지 소자(15)로 입사되는 빛을 가리지 않도록 의도적으로 배치될 수 있다. 따라서, 상기 광감지 소자(15)에 대응하는 상기 제1 절연층에는 상기 금속배선(30)이 위치되지 않게 되어 입사광은 상기 광감지 소자(15)로 집광될 수 있다. The metal wires M1, M2, M3, and M4 30 may be intentionally disposed so as to be connected to a power line and a signal line so as not to block light incident to the light sensing element 15. Therefore, the metal wiring 30 is not positioned in the first insulating layer corresponding to the photosensitive device 15, so that incident light may be focused on the photosensitive device 15.

상기 금속배선(30)을 포함하는 제1 절연층 상에 제1 차단패턴(40)이 선택적으로 형성된다. 상기 제1 차단패턴(40)은 상기 제1 절연층 상으로 광차단층(미도시)을 형성한 후 마스크를 이용한 사진 및 식각 공정에 의하여 선택적으로 형성될 수 있다.The first blocking pattern 40 is selectively formed on the first insulating layer including the metal wiring 30. The first blocking pattern 40 may be selectively formed by a photo and etching process using a mask after forming a light blocking layer (not shown) on the first insulating layer.

상기 제1 차단패턴(40)은 상기 광감지 소자(15) 이외의 영역으로 빛이 입사되는 것을 방지하기 위한 것이다. 상기 제1 차단패턴(40)은 상기 픽셀 영역(A)의 트랜지스터 구조물에 대응하는 상기 제1 절연층 상에 형성될 수 있다. 그러면 상기 제1 차단패턴(40)은 상기 픽셀 영역(A)의 금속배선(30)과 동일선상에 형성될 수 있다. 또한, 상기 제1 차단패턴(40)은 상기 로직 영역(B)의 트랜지스터 구조물에 대응하는 상기 제1 절연층에 형성될 수 있다. 예를 들어, 상기 제1 차단패턴(40)은 Al, W, Ti 및 Ti/TiN 과 같은 금속물질로 형성될 수 있다. The first blocking pattern 40 is to prevent light from being incident to a region other than the light sensing element 15. The first blocking pattern 40 may be formed on the first insulating layer corresponding to the transistor structure of the pixel area A. Then, the first blocking pattern 40 may be formed on the same line as the metal line 30 of the pixel area A. FIG. In addition, the first blocking pattern 40 may be formed in the first insulating layer corresponding to the transistor structure of the logic region B. For example, the first blocking pattern 40 may be formed of a metal material such as Al, W, Ti, and Ti / TiN.

상기 제1 차단패턴(40) 상에 제2 절연층이 형성된다. 상기 제2 절연층은 제1 절연층과 동일한 물질로 형성될 수 있다. 이하에서는 상기 제1 절연층과 제2 절연층을 층간 절연막(20)이라고 칭한다.A second insulating layer is formed on the first blocking pattern 40. The second insulating layer may be formed of the same material as the first insulating layer. Hereinafter, the first insulating layer and the second insulating layer will be referred to as an interlayer insulating film 20.

따라서, 상기 광감지 소자(15) 상부 영역은 층간 절연막(20)이 위치될 수 있다. Therefore, the interlayer insulating layer 20 may be located in the upper region of the light sensing element 15.

상기 층간 절연막(20)에 상기 광감지 소자(15)에 대응하도록 트랜치(25)가 형성된다. 상기 트랜치(25)는 하부를 향해 볼록한 반원 형태를 가지도록 형성될 수 있다. 상기 트랜치(25)는 상기 층간 절연막(20) 상에 상기 제1 차단패턴(40)을 가리는 포토레지스트 패턴(미도시)을 형성한 후 상기 포토레지스트 패턴을 식각마스크로 하여 상기 층간 절연막(20)을 식각함으로써 형성할 수 있다. 특히, 상기 층간 절연막(20)의 식각시 건식식각 공정을 컨트롤 함으로써 상기 트랜치(25)의 바닥면이 곡면을 가지도록 형성할 수 있다. 또한, 상기 트랜치(25) 깊이는 상기 금속배선(30) 중 최종 금속배선(30)이 형성된 층간 절연막(20)까지 제거됨으로써 형성할 수도 있다. 상기 트랜치(25)의 깊이는 상기 식각공정을 조절하여 더 깊게 또는 얕게 형성할 수 있다.A trench 25 is formed in the interlayer insulating layer 20 to correspond to the light sensing element 15. The trench 25 may be formed to have a semicircular shape convex toward the bottom. The trench 25 forms a photoresist pattern (not shown) covering the first blocking pattern 40 on the interlayer insulating film 20, and then uses the photoresist pattern as an etching mask to form the interlayer insulating film 20. Can be formed by etching. In particular, the bottom surface of the trench 25 may be formed to have a curved surface by controlling a dry etching process when the interlayer insulating layer 20 is etched. In addition, the trench 25 may be formed by removing up to the interlayer insulating layer 20 on which the final metal wiring 30 is formed. The depth of the trench 25 may be formed deeper or shallower by adjusting the etching process.

도 2를 참조하여, 상기 트랜치(25)를 포함하는 층간 절연막(20) 상에 패시베이션층(50)이 형성된다. 상기 패시베이션층(50)은 상기 트랜치(25)가 채워지도록 상기 층간 절연막(20)을 모두 덮은 후 CMP 공정을 진행하여 형성될 수 있다. 상기 트랜치(25) 내부에 채워진 상기 패시베이션층(50)에 의하여 마이크로 렌즈(55)가 형성된다. 상기 트랜치(25)가 하부를 향해 볼록한 반원형태로 형성되어 있기 때문에 상기 마이크로 렌즈(55)는 상기 층간 절연막(20) 표면에 대하여 오목한 반구 형태로 형성될 수 있다. 예를 들어, 상기 패시베이션층(50) 및 마이크로 렌즈(55)는 TaOx 로 형성될 수 있다. 여기서, 상기 TaOx의 굴절률은 약 1.4 ~ 1.6 정도이다. Referring to FIG. 2, a passivation layer 50 is formed on the interlayer insulating film 20 including the trench 25. The passivation layer 50 may be formed by covering the interlayer insulating film 20 to fill the trench 25 and then performing a CMP process. The microlens 55 is formed by the passivation layer 50 filled in the trench 25. Since the trench 25 is formed in a semicircular shape convex toward the bottom, the microlens 55 may be formed in a semispherical shape concave with respect to the surface of the interlayer insulating film 20. For example, the passivation layer 50 and the micro lens 55 may be formed of TaO x . Here, the refractive index of the TaO x is about 1.4 to 1.6.

상기 패시베이션층(50) 및 상기 마이크로 렌즈(55)가 TaOx로 형성되므로 상 기 층간 절연막(20)과의 굴절률 차이로 인하여 상기 마이크로 렌즈(55)를 통과한 광은 상기 광감지 소자(15)로 집광될 수 있다. 이는 상기 층간 절연막(20)인 산화막의 굴절률은 1.0~1.2 정도이지만 상기 패시베이션층(50)의 굴절률은 1.4~1.6로 상기 산화막보다 크기 때문이다. Since the passivation layer 50 and the microlens 55 are formed of TaO x , light passing through the microlens 55 due to a difference in refractive index from the interlayer insulating layer 20 is transferred to the light sensing element 15. Can be condensed into. This is because the refractive index of the oxide film, which is the interlayer insulating film 20, is about 1.0 to 1.2, but the refractive index of the passivation layer 50 is 1.4 to 1.6, which is larger than that of the oxide film.

따라서, 상기 광감지 소자(15)에 대응하는 상기 층간 절연막(20)에 오목한 반원형태의 마이크로 렌즈(55)가 형성되어 광을 집광시킬 수 있다. 또한, 상기 마이크로 렌즈(55)가 오목한 형태로 형성되므로 소자의 집적화가 가능하다. 또한, 상기 패시베이션층(50) 형성시 마이크로 렌즈(55)가 동시에 형성되므로 공정단계가 감소될 수 있다. 또한, 상기 마이크로 렌즈(55)가 산화막 계열의 물질로 파티클 및 크랙 등의 손상을 방지하여 이미지 센서의 품질을 향상시킬 수 있다.Thus, a concave semi-circular microlens 55 is formed in the interlayer insulating film 20 corresponding to the light sensing element 15 to condense light. In addition, since the microlens 55 is formed in a concave shape, it is possible to integrate the device. In addition, since the microlens 55 is simultaneously formed when the passivation layer 50 is formed, the process step may be reduced. In addition, the microlens 55 may be formed of an oxide-based material to prevent damage to particles and cracks, thereby improving the quality of the image sensor.

도 3을 참조하여, 상기 패시베이션층(50) 상에 광 차단층(60)이 형성된다. 상기 광 차단층(60)은 스퍼터링 공정에 의하여 상기 패시베이션층(50) 상에 형성될 수 있다. 예를 들어, 상기 광 차단층(60)은 Ti 및 TiN으로 형성될 수 있다. 상기 Ti는 300~700Å의 두께로 형성되고 상기 TiN은 800~1200Å의 두께로 형성될 수 있다. Referring to FIG. 3, the light blocking layer 60 is formed on the passivation layer 50. The light blocking layer 60 may be formed on the passivation layer 50 by a sputtering process. For example, the light blocking layer 60 may be formed of Ti and TiN. The Ti may be formed to a thickness of 300 ~ 700Å and the TiN may be formed to a thickness of 800 ~ 1200Å.

도 4를 참조하여, 상기 광 차단층(60) 상에 부분 투과층(70)이 형성된다. 상기 부분 투과층(70)은 TiNSiN을 600~1000Å두께를 가지도록 형성할 수 있다. 상기 TiNSiN은 하프톤(Half Tone) 물질로 약 6%의 투과율을 가질 수 있다. Referring to FIG. 4, a partial transmission layer 70 is formed on the light blocking layer 60. The partial transmission layer 70 may be formed to have a TiNSiN of 600 ~ 1000 600 thickness. The TiNSiN is a half tone material and may have a transmittance of about 6%.

도 5를 참조하여, 상기 부분 투과층(70) 상에 포토레지스트 패턴(100)이 선택적으로 형성된다. 상기 포토레지스트 패턴(100)은 제1 차단 패턴(40)을 형성할 때 사용했던 마스크와 동일한 마스크에 형성될 수 있다. 즉, 포토레지스트 패턴(100)은 상기 제1 차단패턴(40)에 대응하는 상기 부분 투과층(70)은 가리고 상기 광감지 소자(15)에 대응하는 상기 부분 투과층(70)은 노출시킬 수 있다. 이후, 상기 포토레지스트 패턴(100)을 식각마스크로 사용하여 상기 부분 투과층(70) 및 광 차단층(60)을 식각한다.Referring to FIG. 5, a photoresist pattern 100 is selectively formed on the partial transmissive layer 70. The photoresist pattern 100 may be formed on the same mask as the mask used to form the first blocking pattern 40. That is, the photoresist pattern 100 may cover the partial transmissive layer 70 corresponding to the first blocking pattern 40 and expose the partial transmissive layer 70 corresponding to the light sensing element 15. have. Subsequently, the partial transmission layer 70 and the light blocking layer 60 are etched using the photoresist pattern 100 as an etching mask.

도 6을 참조하여, 상기 패시베이션층(50) 상에 제2 차단패턴(65) 및 페이스 쉬프터(75)가 형성된다. 상기 제2 차단패턴(65) 및 페이스 쉬프터(75)는 상기 포토레지스트 패턴(100)을 이용한 식각 공정에 의하여 형성될 수 있다. 즉, 상기 제2 차단패턴(65) 및 페이스 쉬프터(75)는 상기 제1 차단패턴(40)과 얼라인되어 상기 광감지 소자(15)에 대응하는 상기 패시베이션층(50)은 노출시킬 수 있다. Referring to FIG. 6, a second blocking pattern 65 and a face shifter 75 are formed on the passivation layer 50. The second blocking pattern 65 and the face shifter 75 may be formed by an etching process using the photoresist pattern 100. That is, the second blocking pattern 65 and the face shifter 75 may be aligned with the first blocking pattern 40 to expose the passivation layer 50 corresponding to the light sensing element 15. .

상기 제1 차단패턴(40)에 대응하는 상기 패시베이션층(50) 상에 제2 차단패턴(65)이 형성되어 상기 픽셀 영역(A) 및 로직 영역(B)의 트랜지스터로 빛이 입사되는 것을 이중으로 차단하여 크로스 토크 및 노이즈가 발생되는 것을 방지할 수 있다.The second blocking pattern 65 is formed on the passivation layer 50 corresponding to the first blocking pattern 40 so that light is incident on the transistors of the pixel area A and the logic area B. It is possible to prevent the occurrence of crosstalk and noise by blocking the signal.

상기 제2 차단패턴(65) 상에 페이스 쉬프터(75)가 형성되어 상기 페이스 쉬프터(75)를 통과한 빛은 위상이동되므로 상기 마이크로 렌즈(55) 방향으로 이동될 수 있다. 상기 페이스 쉬프터(75)는 광 투과율이 약 6% 정도 되므로 상기 페이스 쉬프터(75)에 의하여 빛이 이동되어 상기 마이크로 렌즈(55)를 통과하는 광량이 증가될 수 있다. 따라서, 상기 페이스 쉬프터(75)에 의하여 빛이 이동되어 수광된 빛의 인텐시티(intensity)를 높일 수 있다. 또한, 상기 페이스 쉬프터(75)에 의하여 저광량 또는 일반 광량에서의 센서의 광감지률이 증가되므로 정확한 이미지 구현이 가능하다.The face shifter 75 is formed on the second blocking pattern 65 so that the light passing through the face shifter 75 may be shifted in the direction of the micro lens 55. Since the face shifter 75 has a light transmittance of about 6%, light may be moved by the face shifter 75 to increase the amount of light passing through the micro lens 55. Therefore, the light is moved by the face shifter 75 to increase the intensity of the received light. In addition, as the face shifter 75 increases the light detection rate of the sensor at a low light amount or a general light amount, accurate image realization is possible.

이상에서 설명한 본 실시예는 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present embodiment described above is not limited to the above-described embodiment and drawings, and it is common knowledge in the technical field to which the present invention pertains that various substitutions, modifications and changes can be made without departing from the technical spirit of the present embodiment. It will be apparent to those who have

도 1 내지 도 6은 실시예에 따른 이미지 센서의 제조 공정을 나타내는 단면도이다. 1 to 6 are cross-sectional views illustrating a manufacturing process of an image sensor according to an embodiment.

Claims (8)

광감지 소자를 포함하는 반도체 기판;A semiconductor substrate including a photosensitive device; 상기 반도체 기판 상에 배치된 금속배선을 포함하는 제1 절연층;A first insulating layer including metal wiring disposed on the semiconductor substrate; 상기 광감지 소자를 가리지 않도록 상기 제1 절연층 상에 배치된 제1 차단 패턴을 포함하는 제2 절연층;A second insulating layer including a first blocking pattern disposed on the first insulating layer so as not to cover the photosensitive device; 상기 광감지 소자에 대응하도록 상기 제1 차단 패턴 사이의 상기 제2 절연층에 형성된 오목한 반구 형태의 트랜치;A concave hemispherical trench formed in the second insulating layer between the first blocking patterns to correspond to the photosensitive device; 상기 트랜치 내부에 형성된 마이크로 렌즈;A micro lens formed in the trench; 상기 마이크로 렌즈를 포함하는 제2 절연층 상에 배치된 패시베이션층;A passivation layer disposed on a second insulating layer including the micro lens; 상기 제1 차단 패턴에 대응하는 상기 패시베이션층 상에 배치된 제2 차단 패턴; 및A second blocking pattern disposed on the passivation layer corresponding to the first blocking pattern; And 상기 제2 차단 패턴 상에 배치되고, 광 경로를 상기 마이크로 렌즈로 이동시키도록 하프톤(Half tone) 물질로 형성된 페이스 쉬프터를 포함하는 이미지 센서.And a face shifter disposed on the second blocking pattern and formed of a half tone material to move an optical path to the micro lens. 제1항에 있어서,The method of claim 1, 상기 패시베이션층 및 마이크로 렌즈는 TaO로 형성되는 이미지 센서.The passivation layer and the micro lens is formed of TaO. 제1항에 있어서, The method of claim 1, 상기 페이스 쉬프터는 TiNSiN으로 형성되는 이미지 센서.The face shifter is formed of TiNSiN. 반도체 기판에 광감지 소자를 형성하는 단계;Forming a photosensitive device on the semiconductor substrate; 상기 반도체 기판 상에 금속배선을 포함하는 제1 절연층을 형성하는 단계;Forming a first insulating layer including metal wiring on the semiconductor substrate; 상기 광감지 소자를 가리지 않도록 상기 제1 절연층 상에 제1 차단 패턴을 포함하는 제2 절연층을 형성하는 단계;Forming a second insulating layer including a first blocking pattern on the first insulating layer so as not to cover the photosensitive device; 상기 광감지 소자에 대응하도록 상기 제1 차단 패턴 사이의 상기 제2 절연층에 오목한 반구 형태의 트랜치를 형성하는 단계;Forming a concave hemispherical trench in the second insulating layer between the first blocking patterns so as to correspond to the photosensitive device; 상기 트랜치 내부에 마이크로 렌즈를 형성하는 단계;Forming a micro lens in the trench; 상기 마이크로 렌즈를 포함하는 제2 절연층 상에 패시베이션층을 형성하는 단계;Forming a passivation layer on the second insulating layer including the micro lens; 상기 제1 차단 패턴에 대응하는 상기 패시베이션층 상에 제2 차단 패턴을 형성하는 단계; 및Forming a second blocking pattern on the passivation layer corresponding to the first blocking pattern; And 상기 제2 차단 패턴 상에 광 경로를 상기 마이크로 렌즈로 이동시키도록 하프톤(Half tone) 물질을 사용하여 페이스 쉬프터를 형성하는 단계를 포함하는 이미지 센서의 제조방법.Forming a face shifter using a halftone material to move an optical path to the microlens on the second blocking pattern. 제4항에 있어서,The method of claim 4, wherein 상기 마이크로 렌즈 및 패시베이션층은 상기 트랜치를 포함하는 제2 절연층 상에 TaO을 증착하여 동시에 형성되는 이미지 센서의 제조방법.And the microlens and passivation layer are simultaneously formed by depositing TaO on a second insulating layer including the trench. 제4항에 있어서,The method of claim 4, wherein 상기 제2 차단 패턴 및 상기 페이스 쉬프터는 동시에 형성되는 이미지 센서 의 제조방법.And the second blocking pattern and the face shifter are formed at the same time. 제4항에 있어서,The method of claim 4, wherein 상기 제1 차단 패턴 및 상기 제2 차단 패턴은 동일한 마스크를 사용한 포토레지스트 패턴에 의하여 형성되는 이미지 센서의 제조방법.And the first blocking pattern and the second blocking pattern are formed by a photoresist pattern using the same mask. 제4항에 있어서,The method of claim 4, wherein 상기 페이스 쉬프터는 TiNSiN으로 형성되는 이미지 센서의 제조방법.The face shifter is a manufacturing method of an image sensor formed of TiNSiN.
KR1020070137054A 2007-12-26 2007-12-26 Image Sensor and Method for Manufacturing Thereof KR100959432B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070137054A KR100959432B1 (en) 2007-12-26 2007-12-26 Image Sensor and Method for Manufacturing Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137054A KR100959432B1 (en) 2007-12-26 2007-12-26 Image Sensor and Method for Manufacturing Thereof

Publications (2)

Publication Number Publication Date
KR20090069405A KR20090069405A (en) 2009-07-01
KR100959432B1 true KR100959432B1 (en) 2010-05-25

Family

ID=41321048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137054A KR100959432B1 (en) 2007-12-26 2007-12-26 Image Sensor and Method for Manufacturing Thereof

Country Status (1)

Country Link
KR (1) KR100959432B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249634A (en) 2002-02-25 2003-09-05 Sony Corp Solid imaging device and manufacturing method thereof
KR20040093981A (en) * 2003-04-30 2004-11-09 매그나칩 반도체 유한회사 Image sensor for reduced crosstalk between adjacent pixel
KR20060077669A (en) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 Cmos image sensor and method of manufacturing the same
KR100776168B1 (en) 2006-08-03 2007-11-12 동부일렉트로닉스 주식회사 Mask used for manufacturing cmos image sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249634A (en) 2002-02-25 2003-09-05 Sony Corp Solid imaging device and manufacturing method thereof
KR20040093981A (en) * 2003-04-30 2004-11-09 매그나칩 반도체 유한회사 Image sensor for reduced crosstalk between adjacent pixel
KR20060077669A (en) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 Cmos image sensor and method of manufacturing the same
KR100776168B1 (en) 2006-08-03 2007-11-12 동부일렉트로닉스 주식회사 Mask used for manufacturing cmos image sensor

Also Published As

Publication number Publication date
KR20090069405A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
JP2009252949A (en) Solid-state imaging device and manufacturing method thereof
KR20090061310A (en) Image sensor and method for manufacturing thereof
KR20080097709A (en) Image sensor and method for fabricating of the same
KR20090034429A (en) Image sensor and method for manufacturing thereof
KR100905596B1 (en) Image Sensor and Method for Manufacturing Thereof
KR101057653B1 (en) Image sensor and its manufacturing method
KR100906558B1 (en) Image Sensor and Method for Manufacturing Thereof
KR20090034428A (en) Image sensor and method for manufacturing thereof
KR100882732B1 (en) Image sensor and method for manufacturing thereof
KR100883038B1 (en) Image sensor and method for manufacturing thereof
US7785916B2 (en) Image sensor and method for manufacturing the same
KR100449951B1 (en) Image sensor and method of fabricating the same
KR100959432B1 (en) Image Sensor and Method for Manufacturing Thereof
KR20110031582A (en) Image sensor and method for manufacturing the same
KR100843967B1 (en) Image sensor and method for fabrication of the same
KR20110068679A (en) Image sensor and method for manufacturing thereof
KR20100080135A (en) Image sensor and method for manufacturing thereof
KR20090068409A (en) Image sensor and method for manufacturing threrof
KR20100079177A (en) Cmos image sensor and its fabrication mehod
KR20100078108A (en) Method for manufacturing of image sensor
KR100924046B1 (en) Image Sensor and Methof for Manufacturing Thereof
KR100866254B1 (en) Image sensor and method for manufacuring thereof
KR20090068403A (en) Image sensor and method for fabricating the same
KR100902583B1 (en) CMOS Image Sensor and Method for Fabricating the same
KR100954908B1 (en) Image Sensor and Method for Manufacturing Thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee