KR100957357B1 - Apparatus and method for frequency deinterliving in ???????? receiver - Google Patents
Apparatus and method for frequency deinterliving in ???????? receiver Download PDFInfo
- Publication number
- KR100957357B1 KR100957357B1 KR1020070065706A KR20070065706A KR100957357B1 KR 100957357 B1 KR100957357 B1 KR 100957357B1 KR 1020070065706 A KR1020070065706 A KR 1020070065706A KR 20070065706 A KR20070065706 A KR 20070065706A KR 100957357 B1 KR100957357 B1 KR 100957357B1
- Authority
- KR
- South Korea
- Prior art keywords
- segment
- carrier
- segments
- index
- memory
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/0001—Arrangements for dividing the transmission path
- H04L5/0003—Two-dimensional division
- H04L5/0005—Time-frequency
- H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 주파수 디인터리버에서 쉬프트 및 디인터리빙을 수행하는 장치 및 방법을 제공한다.
이러한 본 발명은 주파수 디인터리버가 입력되는 OFDM(Orthogonal Frequency Division Multiplexing) 프레임의 세그먼트 캐리어들에 대해 쉬프트 동작과 디인터리빙을 동시에 수행함으로서 상기 주파수 디인터리버의 동작시간 및 보유하는 메모리의 용량을 단축하는 이점을 가진다.
세그먼트, 디인터리빙, 쉬프트, ISDB, Deinterleaving
The present invention provides an apparatus and method for performing shift and deinterleaving in a frequency deinterleaver.
According to the present invention, the shift operation and the deinterleaving are simultaneously performed on segment carriers of an Orthogonal Frequency Division Multiplexing (OFDM) frame to which a frequency deinterleaver is input, thereby reducing the operation time of the frequency deinterleaver and the capacity of a memory. Has
Segment, Deinterleaving, Shift, ISDB, Deinterleaving
Description
도 1은 종래기술에 따른 ISDB-Tsb(Integrated Services Digital Broadcasting for Terrestrial Sound Broadcasting) 시스템에서 사용되는 세그먼트의 구조도1 is a structural diagram of a segment used in an ISDB-Tsb (Integrated Services Digital Broadcasting for Terrestrial Sound Broadcasting) system according to the prior art
도 2는 종래기술에 따른 주파수 디인터리버의 블록도2 is a block diagram of a frequency deinterleaver according to the prior art
도 3은 종래기술에 따른 각 세그먼트에서 캐리어에 대해 쉬프트를 실시하는 블록 구성도3 is a block diagram illustrating shifting of a carrier in each segment according to the related art.
도 4는 종래기술에 따라 모드변화에 따른 각 세그먼트 디인터리빙의 구조도4 is a structural diagram of each segment deinterleaving according to a mode change according to the related art.
도 5는 종래기술에 따른 주파수 디인터리버에서 세그먼트의 배열을 나타낸 흐름도5 is a flowchart showing the arrangement of segments in a frequency deinterleaver according to the prior art.
도 6은 종래기술에 따른 주파수 디인터리버의 동작을 나타낸 타이밍도6 is a timing diagram showing the operation of the frequency deinterleaver according to the prior art.
도 7은 보 발명의 바람직한 실시예에 따른 주파수 디인터리버의 블록도7 is a block diagram of a frequency deinterleaver according to a preferred embodiment of the present invention.
도 8은 본 발명의 바람직한 실시예에 따른 주파수 디인터리버에서 세그먼트의 배열을 나타낸 흐름도8 is a flowchart showing an arrangement of segments in a frequency deinterleaver according to a preferred embodiment of the present invention.
도 9는 본 발명의 바람직한 실시예에 따른 주파수 디인터리버의 동작을 나타 낸 타이밍도9 is a timing diagram showing the operation of the frequency deinterleaver according to the preferred embodiment of the present invention.
도 10은 본 발명의 바람직한 실시예에 따른 세그먼트 캐리어 쉬프트&디인터리버기에서 쉬프트와 디인터리빙을 수행하는 동작을 나타낸 도면FIG. 10 is a view illustrating an operation for performing shift and deinterleaving in a segment carrier shift & deinterleave bug according to an embodiment of the present invention.
도 11은 본 발명의 바람직한 실시예에 따른 세그먼트 캐리어 쉬프트&디인터리버기의 동작을 나타낸 흐름도11 is a flowchart showing the operation of the segment carrier shift & deinterleave buggy according to the preferred embodiment of the present invention.
본 발명은 ISDB-Tsb(Integrated Services Digital Broadcasting for Terrestrial Sound Broadcasting) 시스템에서 디지털 방송을 수신하는 장치 및 방법에 관한 것으로, 상기 디지털 방송을 수신시에 디인터리빙을 하는 방법 및 장치에 관한 것이다.The present invention relates to an apparatus and method for receiving digital broadcasting in an ISDB-Tsb (Integrated Services Digital Broadcasting for Terrestrial Sound Broadcasting) system, and to a method and apparatus for deinterleaving upon receiving the digital broadcasting.
무선통신은 버스트 에러(연속적으로 발생하는 에러)의 발생빈도가 매우 높기 때문에 상기 버스트 에러를 방지하기 위해 데이터를 연속적으로 보내지 않고 특정패턴의 순서로 상기 데이터의 순서를 바꾸는 인터리빙(Interleaving)을 실시한다. 상기 인터리빙된 데이터는 상기 특정패턴으로 순서가 뒤바뀌어 수신측으로 전송되기 때문에, 상기 수신측에서 상기 특정패턴으로 순서가 뒤바뀐 상기 인터리빙된 데이터를 상기 특정패턴의 역으로 되돌려 상기 데이터를 수신한다. 상기 인터리빙된 데이터를 상기 특정패턴의 역으로 되돌려 원래의 데이터로 만드는 것을 디인터리 빙(Deinterleaving)이라 하며 복호라고도 한다.Since wireless communication has a very high frequency of burst errors (continuously occurring errors), interleaving is performed to change the order of the data in a specific pattern order instead of continuously transmitting data to prevent the burst error. . Since the interleaved data is transmitted to the receiver by reversing the order of the specific pattern, the interleaved data is reversed in the order of the specific pattern by the receiver to receive the data. Deinterleaving and returning the interleaved data to the inverse of the specific pattern is called deinterleaving.
상기 ISDB-Tsb 시스템은 일본전파산업협회(Association of Radio Industries and Businesses)에서 정한 디지털 방송 표준규격에 명시된 바와 같이 TV방송의 OFDM(Orthogonal Frequency Division Multiplexing)대역폭을 14등분한 대역폭을 가지는 OFDM 세그먼트 1개 또는 연속된 3개의 세그먼트를 분류하여 수신한다.The ISDB-Tsb system includes one OFDM segment having a bandwidth equal to 14 times the bandwidth of the Orthogonal Frequency Division Multiplexing (OFDM) of TV broadcasting, as specified in the digital broadcasting standard set by the Association of Radio Industries and Businesses. Alternatively, three consecutive segments are classified and received.
도 1은 종래기술에 따른 ISDB-Tsb(Integrated Services Digital Broadcasting for Terrestrial Sound Broadcasting) 시스템에서 사용되는 세그먼트의 구조도이다.1 is a structural diagram of a segment used in an ISDB-Tsb (Integrated Services Digital Broadcasting for Terrestrial Sound Broadcasting) system according to the prior art.
하나의 세그먼트(100)는 세로축인 캐리어(Carrier)방향으로 심볼을 수신하며 가로축인 시간(Time)방향으로 상기 심볼을 여러개 수신하여 이루어진다. 즉, 에서 i는 모드에 따라 달라지는 캐리어 숫자(Carrier Number, Nc)를 나타내는데 모드1일때 상기 캐리어 개수는 96개, 모드2일때 상기 캐리어 개수는 192개, 모드3일때 상기 캐리어 개수는 384개로서 0부터 시작하는 Nc-1로 미리 정의되어 있다. j는 가로축 시간방향으로 누적되는 상기 세로축 캐리어 묶음(예를들어 모드1일때 i가 0~95)의 개수이자 심벌이라고 부르며, k는 세그먼트 여러개가 연속되어 송수신되면 상기 연속된 세그먼트 각각에 부여되는 숫자이다. 상기 도 1에서 3개의 연속된 세그먼트는 0세그먼트(110), 1세그먼트(120), 2세그먼트(130)이며 일예에 따라, 각 세그먼트는 상기 모드 2에 맞추어 세로축의 캐리어가 0부터 191까지인 192개로 이루어져있다. 또한, 각 세그먼트의 캐리어 수를 더하면 192*3이므로, 576개, 즉, 0부터 575까지의 캐리어가 존재한다.One
도 2는 종래기술에 따른 주파수 디인터리버의 블록도이다.2 is a block diagram of a frequency deinterleaver according to the prior art.
세그먼트 캐리어 배열기(IntraSegment Carrier Derandomizing)(210)는 OFDM 프레임을 받아 상기 OFDM 프레임의 여러개 세그먼트들중에 연속된 3개의 세그먼트들을 분류하고, 각 모드의 캐리어 개수에 따라 다른 주소개수를 가지는 주소 테이블(200)에서 입력되는 주소를 참조하여 상기 각 세그먼트가 가지는 캐리어를 상기 입력된 주소의 위치로 지정하여 출력한다. 메모리1,2,3(220)는 상기 입력된 주소를 받아 1메모리에는 0세그먼트의 지정된 캐리어를, 2메모리에는 1세그먼트의 지정된 캐리어를, 3메모리에는 2세그먼트의 지정된 캐리어를 상기 각각의 메모리에 저장하고 출력한다. 세그먼트 캐리어 쉬프트기(230)는 상기 각각의 메모리에 배열된 상기 캐리어들을 받아 각각의 세그먼트 숫자를 참조하여 쉬프트를 실시한다. 예를들어, 0세그먼트 일 경우 쉬프트를 실시하지 않고 1세그먼트일 경우 쉬프트를 1번, 2세그먼트일 경우 쉬프트를 2번 수행한다. 상기 0세그먼트는 상기 쉬프트와 디인터리빙을 수행하지 않아도 되기 때문에 먹스(260)로 출력되고 상기 쉬프트된 1세그먼트와 상기 쉬프트된 2세그먼트는 메모리4,5(240)에 각각 저장된다. 상기 메모리4,5(240)에서 상기 쉬프트된 세그먼트들을 읽어온 세그먼트 디인터리버기(250)는 상기 쉬프트된 1세그먼트과 상기 쉬프트된 2세그먼트를 합하여 캐리어 숫자와 심벌넘버, 세그먼트 숫자의 순서대로 정렬을 시켜 상기 먹스(260)로 출력한다. 상기 먹스(260)는 상기 정렬된 1세그먼트, 2세그먼트, 0세그먼트를 합하여 출력한다.The segment carrier arranger 210 receives an OFDM frame, classifies three consecutive segments among several segments of the OFDM frame, and has an address table 200 having a different number of addresses according to the number of carriers in each mode. By referring to the address entered in the), the carrier of each segment is designated as the position of the input address and output. The
도 3은 종래기술에 따른 각 세그먼트에서 캐리어에 대해 쉬프트를 실시하는 블록 구성도이다.3 is a block diagram illustrating shifting of a carrier in each segment according to the related art.
(300)은 j심볼열에서 k 세그먼트일 때의 k mod Nc부터 k+Nc-1 mod Nc까지의 캐리어를 나열해 놓은 k세그먼트의 구조도로서 Nc는 캐리어의 개수를 나타낸다.Numeral 300 denotes a structural diagram of k segments in which carriers from k mod Nc to k + Nc-1 mod Nc when k segments in the j symbol string are arranged, where Nc represents the number of carriers.
상기 mod는 나머지를 구하는 명령으로서 상기 k mod Nc는 k/Nc에서 나머지를 구하는 것이고, 상기 k+Nc-1 mod Nc는 k+Nc-1/Nc에서 나머지를 구하는 것이다.The mod is a command for finding the remainder, wherein k mod Nc calculates the remainder at k / Nc, and k + Nc-1 mod Nc calculates the remainder at k + Nc-1 / Nc.
(310)은 쉬프트 연산후의 k세그먼트 구조도이다.Numeral 310 shows a k-segment structure after the shift operation.
(320)은 Nc개의 캐리어를 가질때 j심볼열에서 0부터 Nc-1까지의 캐리어를 나열해 놓은 0세그먼트의 구조도로서 상기 0세그먼트이므로 k=0을 상기 (300)에 대입하면 된다. 상기 0세그먼트는 i가 0부터 i-1까지 순서대로 나열되어 있으므로 자리의 위치이동이 없다. 따라서 (330)에서와 같이 상기 0세그먼트는 상기 쉬프트를 수행해도 변화가 없다.A
(340)은 Nc개의 캐리어를 가질때 j심볼열에서 1부터 0까지의 캐리어를 나열해 놓은 1세그먼트의 구조도로서 상기 (300)에 대입하면 된다. 예를들어 1 mod Nc는 나머지가 1이므로 i는 1이되며 1+Nc-1 mod Nc는 나머지가 0이므로 i는 0이된다. 즉, (350)은 1세그먼트에서 쉬프트 후의 데이터 위치를 나타내며 상기 (340)에 비추어 각 캐리어는 오른쪽으로 한번 이동하며 0캐리어는 상기 1세그먼트의 처음으로 이동한다.
(360)은 Nc개의 캐리어를 가질때 j심볼열에서 2부터 1까지의 캐리어를 나열해 놓은 2세그먼트의 구조도로서 k=2를 상기 (300)에 대입하면 된다. 예를들어 2 mod Nc는 나머지가 2이므로 i는 2가되며 2+Nc-1 mod Nc는 나머지가 1이므로 i는 1 이된다. 즉, 상기 (360)에 비추어 각 캐리어는 오른쪽으로 두번 이동하며 0캐리어 및 1캐리어는 상기 (360)의 세그먼트의 처음으로 이동한다.
도 4는 종래기술에 따라 모드변화에 따른 각 세그먼트 디인터리빙의 구조도이다.4 is a structural diagram of each segment deinterleaving according to a mode change according to the prior art.
각 세그먼트의 위치는 1세그먼트, 0세그먼트, 2세그먼트의 순서가 하나의 포맷을 이루며, 예를들어 모드1일때 상기 0세그먼트의 캐리어는 …의 순서대로 배열되어 있기 때문에 디인터리빙을 실시할 필요가 없다. 이는 모드2와 모드3일때에도 동일하다.The position of each segment has one format in order of 1 segment, 0 segment, and 2 segment. For example, in
(400)은 각 세그먼트에서 캐리어의 개수가 96개인 모드1일때를 예시한 것으로 0심볼일 때 부터 까지의 캐리어를 가지는 0세그먼트, …까지의 캐리어를 가지는 1세그먼트, …까지의 캐리어를 가지는 2세그먼트로 구성됨을 예시하고 있다. (400) is an example of
(410)은 상기 (400)에 배열된 캐리어가 재배열된 것으로 상기 0세그먼트는 순서대로 배열되어 있으므로 재배열을 하지 않고, 상기 1세그먼트는 상기 2세그먼트에서도 캐리어를 받아 …의 순서로 재배열되고 상기 2세그먼트는 상기 1세그먼트에서도 캐리어를 받아 … 의 순서로 재배열되는데, 이를 상기 디인터리빙이라고 하며 하기에서 서술되는 모드2와 모드3일 경우에도 상기 재배열과정은 동일하다.In
(420)은 각 세그먼트에서 캐리어의 개수가 192개인 모드2일때를 예시한 것으로 0심볼일 때 부터 까지의 캐리어를 가지는 0세그먼트, …까지의 캐리어를 가지는 1세그먼트, …까지의 캐리어를 가지는 2세그먼트로 구성됨을 예시하고 있다. (420) is an example of
(430)은 상기 (420)에 배열된 캐리어가 재배열된 것으로 상기 0세그먼트는 순서대로 배열되어 있으므로 재배열을 하지 않고, 상기 1세그먼트는 상기 2세그먼트에서도 캐리어를 받아 …의 순서로 재배열되고 상기 2세그먼트는 상기 1세그먼트에서도 캐리어를 받아 …의 순서대로 재배열되는 상기 디인터리빙을 수행한다.In 430, the carriers arranged in 420 are rearranged, and since the 0 segments are arranged in order, the rear segment is not rearranged, and the first segment receives the carrier in the second segment. … Rearranged in the order of … The deinterleaving is rearranged in the order of.
(440)은 각 세그먼트에서 캐리어의 개수가 384개인 모드3일때를 도시한 것으로 0심볼일 때 부터 까지의 캐리어를 가지는 0세그먼트, …까지의 캐리어를 가지는 1세그먼트, …까지의 캐리어를 가지는 2세그먼트로 구성됨을 예시하고 있다. (440) shows the
(450)은 상기 (440)에 배열된 캐리어가 재배열된 것으로 상기 0세그먼트는 순서대로 배열되어 있으므로 재배열을 하지 않고, 상기 1세그먼트는 상기 2세그먼트에서도 캐리어를 받아 …의 순서로 재배열되고 상기 2세그먼트는 상기 1세그먼트에서도 캐리어를 받아 …의 순서로 재배열되는 상기 디인터리빙을 수행한다.Reference numeral 450 is a rearrangement of the carriers arranged in 440, and since the 0 segments are arranged in order, the rear segment is not rearranged, and the first segment receives the carrier even in the second segment. … Rearranged in the order of … The deinterleaving is rearranged in the order of.
도 5는 종래기술에 따른 주파수 디인터리버에서 세그먼트의 배열을 나타낸 흐름도이다.5 is a flowchart illustrating an arrangement of segments in a frequency deinterleaver according to the prior art.
500단계에서 세그먼트 캐리어 배열기(210)는 주소테이블(200)에서 주어지는 주소를 참조하여 OFDM 프레임의 각 세그먼트별 캐리어들을 메모리1,2,3(220)에 저장한다.In
510단계에서 세그먼트 캐리어 쉬프트기(230)는 상기 메모리1,2,3(220)에 저장된 각 세그먼트를 읽어와서 쉬프트 연산을 수행한다. In
520단계에서 상기 세그먼트 캐리어 쉬프트기(230)는 상기 메모리1,2,3(220)에서 읽어온 세그먼트들중에서 0세그먼트를 분류하여 0세그먼트이면 550단계로 진행하고 1,2세그먼트이면 530단계로 진행한다.In
상기 530단계에서 메모리4,5(240)는 상기 1,2세그먼트를 받아 저장한다. In
540단계에서 세그먼트 디인터리버기(250)는 상기 메모리4,5에 저장된 상기 1,2세그먼트를 읽어와서 디인터리빙을 수행한다.In
550단계에서 먹스(260)는 상기 디인터리빙된 세그먼트들과 상기 0세그먼트를 합하여 출력한다. In
도 6은 종래기술에 따른 주파수 디인터리버의 동작을 나타낸 타이밍도이다. 6 is a timing diagram showing the operation of the frequency deinterleaver according to the prior art.
세그먼트 캐리어 배열기(210)는 메모리1에 0세그먼트를, 메모리2에 1세그먼트를, 메모리3에 2세그먼트를 입력되는 주소를 참조하여 저장하면서 각 세그먼트의 캐리어를 배열하는 동작을 (600)시간동안 수행한다.The segment
세그먼트 캐리어 쉬프트기(230)는 메모리1에서 0세그먼트를, 메모리1에서 1세그먼트를, 메모리3에서 2세그먼트를 각각 읽어 상기 0세그먼트, 상기 1세그먼트와 상기 2세그먼트에 대해 쉬프트를 수행하고 상기 0세그먼트는 먹스로 전달한다. 또한 쉬프트된 상기 1,2세그먼트들은 메모리4,5에 각각 저장되는 동작을 (610)시간동안 수행한다. The
세그먼트 디인터리버기(250)는 상기 메모리4,5에서 쉬프트된 1,2세그먼트들을 읽어와서 디인터리빙을 (630)시간동안 수행한다.The segment deinterleaver 250 reads the first and second segments shifted from the
상기와 같은 종래기술은 세그먼트 캐리어 쉬프트기(230)와 세그먼트 디인터리버기(250)기의 동작과정이 순차적으로 수행되기 때문에 상기 세그먼트 디인터리버기(250)의 동작에서 전력소모가 많고 불필요하게 메모리를 읽고 쓰는 동작이 반복적으로 수행되어 전력손실이 많아진다. 또한 상기 메모리를 읽고 쓰는 동작에 따른 버퍼링시간도 증가하게 되어 주파수 인터리버의 동작시간이 증가하는 문제점이 있었다. In the prior art as described above, since the operation of the
따라서 본 발명의 목적은 ISDB-Tsb 시스템에서 3세그먼트 수신시에 주파수 인터리버(Frequency Deinterleaver)가 차지하는 메모리영역, 소비전력, 동작시간을 감소시키는 장치 및 방법을 제공한다.Accordingly, an object of the present invention is to provide an apparatus and method for reducing memory area, power consumption, and operation time occupied by a frequency deinterleaver when receiving three segments in an ISDB-Tsb system.
본 발명의 장치는, SDB-Tsb(Integrated Services Digital Broadcasting for Terrestrial Sound Broadcasting) 시스템에서 주파수 디인터리빙을 실시하는 장치로서, An apparatus of the present invention is a device for performing frequency deinterleaving in an SDB-Tsb (Integrated Services Digital Broadcasting for Terrestrial Sound Broadcasting) system,
모드에 따라 입력되는 각 세그먼트의 캐리어에 주소를 부여하는 주소 테이블과, OFDM 프레임을 받아 3개의 연속된 세그먼트들을 분류하고, 상기 주소 테이블의 주소를 참조하여 상기 각 세그먼트의 캐리어를 상기 주소의 위치로 지정하여 출력하는 세그먼트 캐리어 배열기와, 상기 출력된 3개의 세그먼트들인 0세그먼트는 1메모리에, 1세그먼트는 2메모리에, 2세그먼트는 3메모리에 저장하였다가 출력하는 메모리1,2,3과, 상기 2메모리와 상기 3메모리에 저장된 세그먼트 단위의 캐리어를 받아 각 세그먼트의 숫자를 참조하여 쉬프트를 실시하고, 상기 쉬프트된 2세그먼트와 3세그먼트를 캐리어 숫자와 심벌넘버, 세그먼트 숫자의 순서로 재정렬을 시키는 세그먼트 캐리어 쉬프트&디인터리버기와, 상기 0세그먼트와 상기 디인터리빙된 2세그먼트와 3세그먼트를 받아 합하여 출력하는 먹스를 포함함을 특징으로 하는 것이다.An address table for assigning an address to a carrier of each segment to be input according to a mode, and classifying three consecutive segments by receiving an OFDM frame, and referring to the address of the address table, the carrier of each segment to the location of the address A segment carrier arranger for specifying and outputting the memory, and storing the outputted three segments, 0 segment in 1 memory, 1 segment in 2 memory, 2 segment in 3 memory, and outputting the
본 발명의 바람직한 실시예는, ISDB-Tsb(Integrated Services Digital Broadcasting for Terrestrial Sound Broadcasting) 시스템에서 주파수 디인터리빙을 실시하는 방법으로서,A preferred embodiment of the present invention is a method for performing frequency deinterleaving in an ISDB-Tsb (Integrated Services Digital Broadcasting for Terrestrial Sound Broadcasting) system.
세그먼트 캐리어 배열기는 모드에 따라 입력되는 OFDM 프레임에서 3개의 연 속된 세그먼트들을 분류하고, 주소 테이블의 주소를 참조하여 상기 각 세그먼트의 캐리어를 상기 주소의 위치로 지정하여 출력하면, 메모리 1,2,3은 상기 출력된 3개의 세그먼트들인 0세그먼트는 1메모리에, 1세그먼트는 2메모리에, 2세그먼트는 3메모리에 저장하는 과정과, 상기 메모리 1,2,3은 저장된 세그먼트들중 상기 0세그먼트를 분류하여 먹스로 전달하는 과정과, 세그먼트 캐리어 쉬프트&디인터리버기는 상기 2메모리와 상기 3메모리에 저장된 세그먼트 단위의 캐리어를 받아 각 세그먼트의 숫자를 참조하여 쉬프트를 실시하고, 상기 쉬프트된 2세그먼트와 3세그먼트를 캐리어 숫자와 심벌넘버, 세그먼트 숫자의 순서로 재정렬을 시키는 과정과, 상기 먹스는 상기 0세그먼트와 상기 디인터리빙된 2세그먼트와 3세그먼트를 받아 합하여 출력하는 과정을 포함함을 특징으로 하는 것이다.The segment carrier arranger classifies three consecutive segments in an OFDM frame input according to a mode, and refers to an address of an address table and outputs a carrier of each segment as the location of the address, and outputs the
이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다. 또한 본 발명의 요지를 흐릴 수 있는 공지기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, detailed descriptions of well-known functions and configurations that may obscure the gist of the present invention will be omitted.
본 발명의 주요한 요지는 주파수 디인터리버에서 세그먼트 캐리어 쉬프트기와 세그먼트 디인터리버기를 통합하여 동시에 쉬프트와 디인터리빙을 수행하는 방법 및 장치를 제공하는 것이다.The main subject of the present invention is to provide a method and apparatus for integrating a segment carrier shifter and a segment deinterleaver in a frequency deinterleaver to perform shift and deinterleaving at the same time.
도 7은 보 발명의 바람직한 실시예에 따른 주파수 디인터리버의 블록도이다.7 is a block diagram of a frequency deinterleaver according to a preferred embodiment of the present invention.
세그먼트 캐리어 배열기(IntraSegment Carrier Derandomizing)(710)는 OFDM 프레임을 받아 상기 OFDM 프레임내의 연속된 3개의 세그먼트들을 분류하고, 각 모드의 캐리어 개수에 따라 다른 주소개수를 가지는 주소 테이블(700)에서 입력되는 주소를 참조하여 상기 각 세그먼트가 가지는 캐리어를 상기 입력된 주소의 위치로 지정하여 출력한다. 메모리1,2,3(720)은 상기 입력된 주소로 상기 1메모리에는 0세그먼트의 지정된 캐리어를, 상기 2메모리에는 1세그먼트의 지정된 캐리어를, 상기 3메모리에는 2세그먼트의 지정된 캐리어를 상기 각각의 메모리에 저장한다. The
세그먼트 캐리어 쉬프트&디인터리버기(730)는 상기 각각의 메모리에 저장된 세그먼트 단위의 캐리어를 받아 각각의 세그먼트 숫자를 참조하여 쉬프트를 실시한다. 예를들어, 0세그먼트 일 경우 쉬프트를 실시하지 않고 1세그먼트일 경우 쉬프트를 1번, 2세그먼트일 경우 쉬프트를 2번 수행한다. 상기 0세그먼트는 세그먼트 디인터리빙을 수행하지 않아도 되기 때문에 먹스(740)로 전달되고 상기 쉬프트된 1세그먼트와 상기 쉬프트된 2세그먼트를 합하여 캐리어 숫자와 심벌넘버, 세그먼트 숫자의 순서대로 정렬을 시켜 상기 먹스(740)로 출력한다. 상기 먹스(740)는 정렬된 상기 1세그먼트, 상기 2세그먼트, 상기 0세그먼트를 합하여 출력한다.The segment carrier shift &
도 8은 본 발명의 바람직한 실시예에 따른 주파수 디인터리버에서 세그먼트의 배열을 나타낸 흐름도이다.8 is a flowchart illustrating an arrangement of segments in a frequency deinterleaver according to a preferred embodiment of the present invention.
800단계에서 세그먼트 캐리어 배열기(710)는 주소테이블(700)에서 주어지는 주소를 참조하여 OFDM 프레임의 각 세그먼트별 캐리어들을 메모리1,2,3(720)에 저장한다.In
810단계에서 메모리(720)는 저장된 세그먼트들중에서 0세그먼트를 분류하여 0세그먼트이면 840단계로 진행하고 1,2세그먼트이면 820단계로 진행한다.In
820단계에서 세그먼트 캐리어 쉬프트&디인터리버기(730)는 상기 메모리2,3(720)에 저장된 각 세그먼트를 읽어와서 쉬프트 연산을 수행하고 상기 1,2세그먼트를 합하여 디인터리빙을 수행한다.In
830단계에서 먹스(740)는 상기 디인터리빙된 1,2세그먼트와 상기 0세그먼트를 합하여 출력한다. In
도 9는 본 발명의 바람직한 실시예에 따른 파수 디인터리버의 동작을 나타낸 타이밍도이다. 9 is a timing diagram showing the operation of the frequency deinterleaver according to the preferred embodiment of the present invention.
세그먼트 캐리어 배열기(710)는 메모리1에 0세그먼트를, 메모리2에 1세그먼트를, 메모리3에 2세그먼트를 입력되는 주소를 참조하여 저장하면서 각 세그먼트의 캐리어를 배열하고 메모리(720)는 상기 메모리1에 저장된 0세그먼트를 먹스(740)로 전달하는 동작을 (900)시간동안 수행한다.The
세그먼트 캐리어 쉬프트&디인터리버기(730)는 메모리1에서 1세그먼트를, 메모리3에서 2세그먼트를 각각 읽어 상기 1세그먼트와 상기 2세그먼트에 대해 쉬프트를 수행한다. 또한 쉬프트된 상기 1,2세그먼트들은 디인터리빙을 (910)시간동안 수행한다.The segment carrier shift and
도 10은 본 발명의 바람직한 실시예에 따른 세그먼트 캐리어 쉬프트&디인터리버기에서 쉬프트와 디인터리빙을 수행하는 동작을 나타낸 도면이다.FIG. 10 is a diagram illustrating an operation of performing shift and deinterleaving in a segment carrier shift & deinterleaving bug according to an exemplary embodiment of the present invention.
캐리어가 배열된 0세그먼트, 1세그먼트, 2세그먼트들은 세그먼트 캐리어 쉬프트&디인터리버기에서 쉬프트와 디인터리빙이 되도록 수행되는데 상기 0세그먼트 는 쉬프트와 디인터리빙을 거쳐도 변하지 않으므로 바이패스(Bypass)되어 먹스(740)로 전달된다. Carrier-arranged 0 segment, 1 segment, and 2 segment are performed to be shifted and deinterleaved in segment carrier shift & deinterleaving, and the 0 segment is bypassed because it does not change through shift and deinterleaving. 740.
상기 1세그먼트와 상기 2세그먼트에 대해 상기 쉬프트와 상기 디인터리빙을 수행하면 상기 세그먼트들의 캐리어들이 재배열되는 것이므로 재배열되는 세그먼트들에 일종의 캐리어 분류인 Index(인덱스)를 부여한다. 예를들어, Index 0, Index 1,Index 2…Index 2Nc-1까지의 캐리어에 숫자를 부여하는 것이다. 상기와 같이 Index를 부여하는 것은 법칙이 있는데 상기 법칙은 다음과 같다. 상기 1세그먼트와 상기 2세그먼트의 캐리어들이 순차적으로 캐리어 숫자를 부여받으면 Index 0에는 메모리(720)에서 Nc-1번째의 캐리어를 읽어와서 위치시키고 Index 1에는 상기 메모리(720)에서 2Nc-2번째의 캐리어를 읽어와서 위치시키고 Index 3에는 상기 메모리(720)에서 2Nc-1번째의 캐리어를 읽어와서 위치시킨다. 또한 상기 메모리에서(720)에서 캐리어를 읽어와서 위치시켜야하는 Index가 짝수이면 상기 Index/2-1을, 위치시켜야하는 Index가 홀수이면 상기 Index/2+Nc-2를 적용한다. 상기 1세그먼트와 상기 2세그먼트에 상기와 같은 법칙을 적용하면 캐리어 쉬프트와 디인터리빙이 수행된 세그먼트들이 출력된다.When the shift and the deinterleaving are performed on the first segment and the second segment, carriers of the segments are rearranged, thereby giving an index, which is a sort of carrier, to the rearranged segments. For example,
예를들어, 모드가 1이라면 각 세그먼트는 96개의 캐리어를 가지고 있는데 0세그먼트는 쉬프트와 디인터리빙을 수행하지 않아도 되므로 바이패스(Bypass)한다. 1세그먼트는 0부터 95까지의 캐리어를, 2세그먼트는 96부터 191까지의 캐리어를 가지고 있다. 상기 1부터 2까지의 세그먼트들에 쉬프트와 디인터리빙을 수행하면 Index 0에는 Nc-1인 95캐리어를 메모리(720)에서 읽어와서 위치시키고 Index 1에는 2Nc-2인 190캐리어를 상기 메모리(720)에서 읽어와서 위치시키고 Index 3에는 2Nc-1인 191캐리어를 상기 메모리(720)에서 읽어와서 위치시킨다. Index가 짝수라면 상기 Index/2-1의 캐리어를 상기 메모리(720)에서 읽어와서 위치시키고 Index가 홀수라면 상기 Index/2+Nc-2의 캐리어를 읽어와서 위치시킨다.For example, if the mode is 1, each segment has 96 carriers, and the 0 segment bypasses since it does not need to perform shift and deinterleaving. One segment has carriers from 0 to 95, and two segments have carriers from 96 to 191. When the shift and deinterleaving is performed on the
도 11은 본 발명의 바람직한 실시예에 따른 세그먼트 캐리어 쉬프트&디인터리버기의 동작을 나타낸 흐름도이다.11 is a flowchart illustrating an operation of a segment carrier shift & deinterleaver bug according to a preferred embodiment of the present invention.
1100단계에서 세그먼트 캐리어 쉬프트&디인터리버기(730)는 재배열되는 캐리어의 Index가 0 또는 1또는 3인지를 판단하여 상기 0또는 1또는 3이면 1110단계로 진행하고 아니라면 1150단계로 진행한다.In
상기 1110단계에서 상기 Index가 0이면 1120단계로, Index가 1이면 1130단계로, Index가 3이면 1140단계로 진행한다. 상기 1120단계에서 상기 세그먼트 캐리어 쉬프트&디인터리버기(730)는 메모리(720)내에서 Nc-1인 캐리어를 찾아 상기 Index 0에 위치시키고 상기 1130단계에서 상기 세그먼트 캐리어 쉬프트&디인터리버기(730)는 메모리(720)내에서 2Nc-2인 캐리어를 찾아 상기 Index 1에 위치시키고 상기 1140단계에서 상기 세그먼트 캐리어 쉬프트&디인터리버기(730)는 메모리(720)내에서 2Nc-1인 캐리어를 찾아 상기 Index 2에 위치시킨다.In
상기 1150단계에서 상기 세그먼트 캐리어 쉬프트&디인터리버기(730)는 Index가 짝수인지를 판단하여 상기 짝수라면 1160단계로 진행하고 아니라면 1170단계로 진행한다. 상기 1160단계에서 상기 세그먼트 캐리어 쉬프트&디인터리버기(730)는 메모리(720)내에서 캐리어를 위치시키고자하는Index/2-1인 캐리어를 찾아 위치시키 고 상기 1170단계에서 상기 세그먼트 캐리어 쉬프트&디인터리버기(730)는 메모리(720)내에서 캐리어를 위치시키고자하는 Index/2+Nc-2인 캐리어를 찾아 위치시킨다. 상기 1120단계, 상기 1130단계, 1140단계, 상기 1160단계, 상기 1170단계를 마치면 종료한다.In
본 발명은 주파수 디인터리버기에서 세그먼트들의 캐리어가 쉬프트 및 디인터리빙 동작을 일예로서 나타낸 것이다.In the present invention, the carrier of the segments in the frequency deinterleaver shows shift and deinterleaving operations as an example.
그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the scope of the following claims, but also by those equivalent to the scope of the claims.
본 발명은 주파수 디인버리버에서 입력되는 세그먼트의 캐리어에 대해 쉬프트와 디인터리빙을 동시에 수행하는 것이 특징이다.The present invention is characterized in that the shift and deinterleaving are simultaneously performed on the carriers of the segments input from the frequency deaveriver.
이상에서 상술한 본 발명은 세그먼트들이 저장되는 메모리의 용량을ㅇ줄일 수 있으며 상기 메모리에 읽고 쓰는 반복적인 동작을 줄임으로서 상기 주파수 디인터리버의 동작시간이 단축되는 이점이 있다.The present invention described above can reduce the capacity of the memory in which the segments are stored and can reduce the operation time of the frequency deinterleaver by reducing the repetitive operation of reading and writing the memory.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070065706A KR100957357B1 (en) | 2007-06-29 | 2007-06-29 | Apparatus and method for frequency deinterliving in ???????? receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070065706A KR100957357B1 (en) | 2007-06-29 | 2007-06-29 | Apparatus and method for frequency deinterliving in ???????? receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090001378A KR20090001378A (en) | 2009-01-08 |
KR100957357B1 true KR100957357B1 (en) | 2010-05-12 |
Family
ID=40484464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070065706A KR100957357B1 (en) | 2007-06-29 | 2007-06-29 | Apparatus and method for frequency deinterliving in ???????? receiver |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100957357B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030054987A (en) * | 2001-12-26 | 2003-07-02 | 엘지전자 주식회사 | Deinterleaving apparatus in digital audio broadcasting |
-
2007
- 2007-06-29 KR KR1020070065706A patent/KR100957357B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030054987A (en) * | 2001-12-26 | 2003-07-02 | 엘지전자 주식회사 | Deinterleaving apparatus in digital audio broadcasting |
Also Published As
Publication number | Publication date |
---|---|
KR20090001378A (en) | 2009-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101953077B (en) | De-interleaving mechanism involving a multi-banked LLR buffer | |
MX2008015539A (en) | Interleaver apparatus and receiver for a signal produced by the interleaver apparatus. | |
CN106105041B (en) | Time interleaver and time deinterleaver, and time interleaving method and time deinterleaving method | |
JP2008135813A (en) | Turbo decoder and turbo decoding method | |
US20220200629A1 (en) | Receiver receiving a signal including physical layer frames, and including a convolutional deinterleaver and a deinterleaver selector | |
KR100957357B1 (en) | Apparatus and method for frequency deinterliving in ???????? receiver | |
US20100042899A1 (en) | Deinterleaver | |
CN101404555B (en) | Convolution interleaving/de-interleaving method in digital transmission | |
EP0892501A1 (en) | Convolutional interleaver and convolutional de-interleaver | |
KR20030030991A (en) | Multiplexing-interleaving and demultiplexing-deinterleaving | |
EP0026050A1 (en) | Improvements in or relating to interleavers and de-interleavers | |
CN1954503A (en) | Turbo decoder input reordering | |
US8572456B1 (en) | Avoiding interleaver memory conflicts | |
US20050160342A1 (en) | Method and device of de-interleaving successive sequences of interleaved data samples | |
JP3865743B2 (en) | Digital broadcast receiving apparatus and digital broadcast receiving method | |
US10819469B2 (en) | High speed interleaver/deinterleaver device supporting line rate, and method thereof | |
KR100252984B1 (en) | Apparatus and method of interleaving of digital broadcasting system | |
US6714606B1 (en) | Integrated services digital broadcasting deinterleaver architecture | |
US8767847B2 (en) | Time-deinterleaver and method for input signal processing and computer program products using the same | |
US20050154963A1 (en) | Deinterleaving device for digital broadcast receivers having a downsized deinterleaver memory and deinterleaving method thereof | |
US7899022B2 (en) | Block de-interleaving system | |
KR0183171B1 (en) | Interleaver and deinterleaver and method thereof | |
JPH10163887A (en) | Interleave device and deinterleave device | |
CN117978326A (en) | Signal de-interleaving method and system for 5G-NR system | |
US20140359397A1 (en) | Memory access apparatus and method for interleaving and deinterleaving |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130429 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140429 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |