KR100956218B1 - Wireless communication module - Google Patents

Wireless communication module Download PDF

Info

Publication number
KR100956218B1
KR100956218B1 KR1020080007190A KR20080007190A KR100956218B1 KR 100956218 B1 KR100956218 B1 KR 100956218B1 KR 1020080007190 A KR1020080007190 A KR 1020080007190A KR 20080007190 A KR20080007190 A KR 20080007190A KR 100956218 B1 KR100956218 B1 KR 100956218B1
Authority
KR
South Korea
Prior art keywords
substrate
wireless communication
communication module
dielectric sheet
stacked
Prior art date
Application number
KR1020080007190A
Other languages
Korean (ko)
Other versions
KR20090081221A (en
Inventor
조윤희
박윤휘
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080007190A priority Critical patent/KR100956218B1/en
Priority to US12/336,102 priority patent/US20090184779A1/en
Priority to JP2008322240A priority patent/JP2009177799A/en
Publication of KR20090081221A publication Critical patent/KR20090081221A/en
Application granted granted Critical
Publication of KR100956218B1 publication Critical patent/KR100956218B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

본 발명은, 제1 유전율을 갖는 적어도 하나의 제1 유전체 시트가 적층된 제1 적층영역 및 상기 제1 유전율보다 작은 제2 유전율을 갖는 적어도 하나의 제2 유전체 시트가 적층된 제2 적층영역을 포함하는 기판과, 상기 기판의 제1 적층영역에 형성되는 캐패시터와, 상기 기판의 제2 적층영역에 형성되는 대역통과필터, 및 상기 기판의 제2 적층영역에 형성되며, 상기 대역통과 필터와 연결되는 발룬회로를 포함하며, 상기 대역통과 필터 및 발룬회로 중 적어도 하나는 정수분포 소자를 사용하여 형성되는 것을 특징으로 하는 무선통신 모듈을 제공할 수 있다. The present invention provides a first stacked region in which at least one first dielectric sheet having a first dielectric constant is stacked, and a second stacked region in which at least one second dielectric sheet having a second dielectric constant smaller than the first dielectric constant is stacked. A substrate, a capacitor formed in the first stacked region of the substrate, a bandpass filter formed in the second stacked region of the substrate, and a second stacked region formed in the substrate, and connected to the bandpass filter. And a balun circuit, wherein at least one of the bandpass filter and the balun circuit may be formed using an integer distribution element.

적층기판(laminated board), 캐패시터(capacitor) Laminated Boards, Capacitors

Description

무선통신 모듈{WIRELESS COMMUNICATION MODULE}Wireless Communication Module {WIRELESS COMMUNICATION MODULE}

본 발명은 무선통신 모듈에 관한 것으로서, 보다 상세하게는 적층 기판의 내부에 복수개의 부품을 형성함에 있어서 소형화가 가능한 무선통신 모듈에 관한 것이다. The present invention relates to a wireless communication module, and more particularly, to a wireless communication module that can be miniaturized in forming a plurality of components inside a laminated substrate.

휴대전화기 등의 무선통신 기기에 대한 기술이 발달함에 따라 다양한 형태의 무선통신 기기가 개발되고 있으며, 무선통신 기기의 효율을 극대화하기 위해서 소형화 및 박형화가 요구되고 있다.As technologies for wireless communication devices such as mobile phones have developed, various types of wireless communication devices have been developed, and miniaturization and thinning are required to maximize the efficiency of wireless communication devices.

이러한 소형화, 및 박형화의 요구를 만족시키기 위해서 복수개의 유전체 시트가 적층된 적층기판의 내부에 부품을 형성하는 기술이 소개되었다. 이처럼 적층 기판 내부에 부품을 형성할 때 물리적인 부피를 최대한 줄이기 위해서 다양한 노력이 계속되고 있다.In order to satisfy the demand of miniaturization and thinning, a technique of forming a part in a laminated substrate in which a plurality of dielectric sheets are laminated has been introduced. As such, various efforts have been made to minimize the physical volume when forming a part inside the laminated substrate.

상기한 문제점을 해결하기 위해서, 본 발명은 적층기판의 내부에 형성되는 부품의 소형화를 위해 필요한 구조 및 배열을 제공하는 것을 목적으로 한다. In order to solve the above problems, it is an object of the present invention to provide a structure and arrangement necessary for the miniaturization of the components formed inside the laminated substrate.

본 발명은, 제1 유전율을 갖는 적어도 하나의 제1 유전체 시트가 적층된 제1 적층영역 및 상기 제1 유전율보다 작은 제2 유전율을 갖는 적어도 하나의 제2 유전체 시트가 적층된 제2 적층영역을 포함하는 기판과, 상기 기판의 제1 적층영역에 형성되는 캐패시터와, 상기 기판의 제2 적층영역에 형성되는 대역통과필터, 및 상기 기판의 제2 적층영역에 형성되며, 상기 대역통과 필터와 연결되는 발룬회로를 포함하며, 상기 대역통과 필터 및 발룬회로 중 적어도 하나는 정수분포 소자를 사용하여 형성되는 것을 특징으로 하는 무선통신 모듈을 제공할 수 있다. The present invention provides a first stacked region in which at least one first dielectric sheet having a first dielectric constant is stacked, and a second stacked region in which at least one second dielectric sheet having a second dielectric constant smaller than the first dielectric constant is stacked. A substrate, a capacitor formed in the first stacked region of the substrate, a bandpass filter formed in the second stacked region of the substrate, and a second stacked region formed in the substrate, and connected to the bandpass filter. And a balun circuit, wherein at least one of the bandpass filter and the balun circuit may be formed using an integer distribution element.

상기 제1 유전율은 유전상수(εr)가 약 500 이상일 수 있다.The first dielectric constant may have a dielectric constant ε r of about 500 or more.

상기 제2 유전율은 유전상수(εr)가 약 10 이하일 수 있다.The second dielectric constant is the dielectric constant (ε r ) About 10 or less.

상기 무선통신 모듈은, 상기 제1 적층영역과 제2 적층영역 사이에 적층되는 버퍼층을 더 포함할 수 있다.The wireless communication module may further include a buffer layer stacked between the first stacked region and the second stacked region.

상기 발룬회로는, 하나의 불평형 소자, 제1 평형소자, 및 제2 평형소자를 포함하며, 상기 불평형 소자와 상기 제1 평형 소자 사이의 용량 결합에 의해 발생된 평형전류가 상기 제2 평형소자에 흐르는 것일 수 있다.The balun circuit includes one unbalanced element, a first balanced element, and a second balanced element, wherein a balanced current generated by capacitive coupling between the unbalanced element and the first balanced element is transferred to the second balanced element. It may be flowing.

상기 발룬회로는, 상기 적층 기판의 일 유전체 시트상에 형성되며 일단이 상기 대역통과 필터에 연결되는 불평형 소자와, 상기 불평형 소자와 용량 결합을 이루도록 상기 일유전체 시트와 다른 유전체 시트상에 형성되며 일단이 제1 매칭회로에 연결되는 제1 평형소자, 및 상기 일유전체 시트와 다른 유전체 시트에 형성되고, 일단이 상기 제1 평형소자와 연결되며 타단은 제2 매칭회로에 연결되는 제2 평형소자를 포함할 수 있다.The balun circuit is formed on one dielectric sheet of the laminated substrate and has one end connected to the bandpass filter and one dielectric sheet and another dielectric sheet formed to form a capacitive coupling with the unbalanced element. A first balance element connected to the first matching circuit, and a second balance element formed on a dielectric sheet different from the one dielectric sheet, one end connected to the first balance element and the other end connected to the second matching circuit. It may include.

상기 불평형 소자와 상기 제2 평형 소자 사이에 형성되어 상기 불평형 소자와 제2 평형 소자 사이의 용량결합을 방지하는 접지면을 더 포함할 수 있다.A ground plane may be further formed between the unbalanced element and the second balance element to prevent capacitive coupling between the unbalanced element and the second balance element.

상기 불평형 소자, 제1 평형소자, 및 제2 평형소자는 각각 λ/4 의 길이를 가질 수 있다.The unbalanced element, the first balance element, and the second balance element may each have a length of λ / 4.

상기 대역통과 필터는, 상기 적층기판의 일 유전체 시트 상에 형성된 상호 대칭형의 제1 및 제2 인덕터 패턴과, 상기 제1 및 제2 인덕터 패턴과 적어도 일부가 중첩되도록 상기 일유전체 시트와 다른 유전체 시트에 형성된 상호 대칭형의 제1 및 제2 커패시터 패턴을 갖는 제1 및 제2 공진기, 및 상기 제1 및 제2 공진기의 일단에 각각 전기적으로 용량결합되는 제1 및 제2 부하 커패시터 패턴을 포함하며, 상기 제1 및 제2 인턱터 패턴은 각각 광폭 라인으로 형성된 저임피던스부 및 상기 저임피던스부로부터 연장되어 미앤더(meander) 타입의 협폭 라인으로 형성된 고임피던스부로 형성될 수 있다.The bandpass filter may include a dielectric sheet different from the dielectric sheet so that at least a portion of the first and second inductor patterns, which are symmetrical to each other, formed on one dielectric sheet of the laminated substrate, and at least partially overlap the first and second inductor patterns. First and second resonators having mutually symmetrical first and second capacitor patterns formed on the first and second resonators, and first and second load capacitor patterns electrically capacitively coupled to one ends of the first and second resonators, respectively. Each of the first and second inductor patterns may be formed of a low impedance part formed of a wide line and a high impedance part formed of a narrow line of a meander type extending from the low impedance part.

상기 대역통과 필터는, 상기 제1 및 제2 공진기의 타단에 각각 전기적으로 용량결합되는 제1 및 제2 노치용 캐패시터 패턴을 더 포함할 수 있다.The bandpass filter may further include first and second notch capacitor patterns electrically capacitively coupled to the other ends of the first and second resonators, respectively.

상기 제1 및 제2 노치용 캐패시터 패턴은 각각 상기 제1 및 제2 공진기의 고임피던스부와 용량 결합할 수 있다.The first and second notch capacitor patterns may be capacitively coupled to the high impedance portions of the first and second resonators, respectively.

본 발명에 따르면, 적층 기판 내부에 전자 부품을 형성하는 무선통신 모듈에 있어서 보다 소형화된 전자부품을 제공할 수 있고, 기판 상에 실장되는 소자의 수를 감소시킴으로써 무선통신 모듈을 소형화할 수 있다. According to the present invention, it is possible to provide a more compact electronic component in a wireless communication module for forming an electronic component inside a laminated substrate, and to reduce the size of the wireless communication module by reducing the number of elements mounted on the substrate.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 1은, 본 발명의 일실시 형태에 따른 무선통신 모듈의 단면도이다.1 is a cross-sectional view of a wireless communication module according to an embodiment of the present invention.

도 1을 참조하면, 본 실시형태에 따른 무선통신 모듈(100)은, 제1 유전체 시트가 적층된 제1 적층영역(150) 및 제2 유전체 시트가 적층된 제2 적층영역(140)을 갖는 적층기판(160), 상기 제1 적층영역에 형성된 캐패시터(170), 상기 제2 적층영역에 형성되는 대역통과 필터(110), 발룬회로(120)를 포함할 수 있다.Referring to FIG. 1, the wireless communication module 100 according to the present embodiment includes a first stacked region 150 in which a first dielectric sheet is stacked and a second stacked region 140 in which a second dielectric sheet is stacked. The multilayer substrate 160 may include a capacitor 170 formed in the first stacked region, a band pass filter 110 formed in the second stacked region, and a balun circuit 120.

상기 적층기판(160)은 제1 유전체 시트가 적층된 제1 적층영역(150) 및 제2 유전체 시트가 적층된 제2 적층영역(140)으로 나눌 수 있다. The laminated substrate 160 may be divided into a first stacked region 150 in which a first dielectric sheet is stacked and a second stacked region 140 in which a second dielectric sheet is stacked.

상기 제1 적층영역(150)은 제1 유전율을 갖는 복수개의 제1 유전체 시트가 적층되어 형성될 수 있다. 본 실시형태에서, 상기 제1 유전체 시트는 유전상수(εr)가 약 500 이상인 고유전율을 가질 수 있다.The first stacked region 150 may be formed by stacking a plurality of first dielectric sheets having a first dielectric constant. In the present embodiment, the first dielectric sheet may have a high dielectric constant having a dielectric constant ε r of about 500 or more.

상기 제2 적층영역(140)은 제2 유전율을 갖는 복수개의 제2 유전체 시트가 적층되어 형성될 수 있다. 본 실시형태에서, 상기 제2 유전체 시트는 유전상수(εr)가 약 10 이하인 저유전율을 가질 수 있다.The second stacked region 140 may be formed by stacking a plurality of second dielectric sheets having a second dielectric constant. In the present embodiment, the second dielectric sheet may have a low dielectric constant having a dielectric constant ε r of about 10 or less.

상기 적층 기판(160)을 이루는 복수개의 유전체 시트 각각에는 내부 회로를 연결하는 회로 패턴이 형성될 수 있으며, 상기 유전체 시트를 사이에 두고 형성되는 소자들의 전기적인 연결을 위해 상기 각각의 유전체 시트에는 도전성 비아가 형 성될 수 있다. 상기 적층기판(160)의 표면에는 반도체 소자 등이 탑재되고, 이들은 도전성 비아에 의해 상기 적층 기판 내부에 형성되는 회로패턴에 연결될 수 있다. Circuit patterns for connecting internal circuits may be formed in each of the plurality of dielectric sheets constituting the laminated substrate 160, and conductive materials may be formed in the respective dielectric sheets for electrical connection of devices formed with the dielectric sheets interposed therebetween. Vias can be formed. Semiconductor devices and the like are mounted on the surface of the laminated substrate 160, and they may be connected to circuit patterns formed inside the laminated substrate by conductive vias.

상기 유전체 시트들은, 유리 에폭시 수지 등의 유기계 유전체 기판을 사용할 수 있으며, 상기 유전체 시트에 형성되는 도체패턴은 구리 등의 도체가 사용될 수 있다. 또한, 세라믹 재료 등의 무기계 유전체 시트에 각종 도체패턴을 형성하고, 이들을 적층후 동시에 소성한 것이 사용될 수도 있다.The dielectric sheets may use an organic dielectric substrate such as glass epoxy resin, and a conductor pattern formed on the dielectric sheet may be a conductor such as copper. Further, various conductor patterns may be formed on an inorganic dielectric sheet such as a ceramic material, and those obtained by laminating and firing them simultaneously may also be used.

상기 적층기판(160)은, 상기 제1 적층영역(150)과 제2 적층영역(140) 사이에 버퍼층(180)을 더 포함할 수 있다.The laminated substrate 160 may further include a buffer layer 180 between the first stacked region 150 and the second stacked region 140.

상기 버퍼층(180)은, 상기 제1 적층영역을 이루는 제1 유전체 시트의 고유전율 재료와 상기 제2 적층영역을 이루는 제2 유전체 시트의 저유전율 재료가 서로 혼입되는 것을 방지할 수 있다. The buffer layer 180 may prevent the high dielectric constant material of the first dielectric sheet constituting the first stacked region and the low dielectric constant material of the second dielectric sheet constituting the second stacked region from being mixed with each other.

상기 캐패시터(170)는, 상기 적층기판의 제1 적층영역(150)에 적층되는 유전체 시트를 사이에 두고 서로 대향하도록 형성되는 전극에 의해 형성될 수 있다. 상기 대향하는 전극들은 각각 서로 다른 극성을 갖도록 연결되고, 상기 전극 사이에 배치된 제1 유전체 시트의 유전율에 의해 캐패시턴스가 발생될 수 있다. The capacitor 170 may be formed by an electrode formed to face each other with a dielectric sheet stacked on the first stacked region 150 of the laminated substrate therebetween. Each of the opposing electrodes may be connected to have different polarities, and capacitance may be generated by a dielectric constant of a first dielectric sheet disposed between the electrodes.

본 실시형태에서는, 상기 제2 유전체 시트의 유전율보다 상대적으로 큰 유전율을 갖는 제1 유전체 시트를 사용함으로써 상기 제1 적층영역에 형성되는 캐패시터를 고용량으로 구현할 수 있다. In the present exemplary embodiment, the capacitor formed in the first stacked region may be implemented at a high capacity by using the first dielectric sheet having a dielectric constant relatively larger than that of the second dielectric sheet.

상기 대역통과 필터(110)는, 정수분포 소자를 이용해서 형성될 수 있다. 상기 대역통과 필터를 형성하기 위해서 상기 적층기판의 제2 적층영역(140)에 적층된 유전체 시트 사이에 소정의 인덕터 패턴 및 캐패시터 패턴이 형성될 수 있다. The bandpass filter 110 may be formed using an integer distribution element. In order to form the bandpass filter, a predetermined inductor pattern and a capacitor pattern may be formed between the dielectric sheets stacked on the second stacking region 140 of the multilayer substrate.

본 실시형태에서는, 상기 대역통과 필터를 구성하는 인덕터 패턴 및 캐패시터 패턴을 정수분포 소자로 구현함으로써 상기 대역통과 필터의 크기를 줄일 수 있다. 정수분포 소자를 사용하여 형성된 대역 통과 필터의 구체적인 실시형태에 대해서는 도 3에서 상세히 설명하겠다. In this embodiment, the size of the band pass filter can be reduced by implementing the inductor pattern and the capacitor pattern constituting the band pass filter with an integer distribution element. Specific embodiments of the band pass filter formed by using the integer distribution element will be described in detail with reference to FIG. 3.

상기 발룬회로(120)는, 하나의 불평형 소자 및 두 개의 평형 소자를 포함할 수 있다. 일반적으로 발룬회로는 하나의 불평형 소자로 입력되는 신호를 두 개의 평형소자로 출력하거나, 두 개의 평형 소자로 입력되는 신호를 하나의 불평형 신호로 출력할 수 있다. 이 때, 상기 두 개의 평형소자 각각으로 출력되는 신호는 서로 크기가 동일하고 180도의 위상차를 가질 수 있다.The balun circuit 120 may include one unbalanced element and two balance elements. In general, the balun circuit may output a signal input to one unbalanced device to two balanced devices, or output a signal input to two balanced devices as a single unbalanced signal. In this case, the signals output to each of the two balance elements may have the same magnitude and have a phase difference of 180 degrees.

본 실시형태에서는, 상기 불평형 소자는 상기 대역통과 필터(110)에 연결되며, 상기 불평형 소자에 흐르는 불평형 전류에 의해 상기 두 개의 평형 소자 중 하나의 평형 소자에 평형 전류가 유도될 수 있다. 상기 두 개의 평형소자는 서로 연결되어 있어, 상기 하나의 평형소자에 유도된 평형전류는 다른 하나의 평형소자로 흐를 수 있다.In the present embodiment, the unbalanced element is connected to the bandpass filter 110, the balance current can be induced in one balance element of the two balance elements by the unbalance current flowing through the unbalanced element. The two balancing elements are connected to each other, so that a balanced current induced in the one balancing element may flow to the other balancing element.

본 실시형태에서는, 상기 발룬회로를 구성하는 불평형 소자, 및 두 개의 평형소자를 정수분포 소자로 구현함으로써 상기 발룬회로의 크기를 줄일 수 있다. 상 기 발룬회로는 상기 적층기판의 제2 적층영역(140)에 형성될 수 있다. 정수분포 소자를 사용하여 형성된 발룬회로의 구체적인 실시형태에 대해서는 도 2에서 상세히 설명하겠다. In the present embodiment, the size of the balun circuit can be reduced by implementing the unbalanced element constituting the balun circuit and the two balanced elements as an integer distribution element. The balun circuit may be formed in the second stacked region 140 of the laminated substrate. Specific embodiments of the balun circuit formed by using the integer distribution element will be described in detail with reference to FIG. 2.

이와같이, 본 실시형태의 무선통신 모듈은, 적층기판 내부에 대역통과 필터, 발룬회로, 및 캐패시터를 형성함으로써 외부에 실장되는 소자의 수를 감소시켜 제조비용을 절감할 수 있으며, 대량 생산시 불량을 감소시킬 수 있다. 또한, 고유전율을 갖는 유전체 시트 사이에 상기 캐패시터를 형성함으로써 일반 실장용 캐패시터보다 소형이면서 고용량의 캐패시터를 형성할 수 있어, 전체 모듈특성을 안정적으로 구현할 수 있다. As described above, the wireless communication module of the present embodiment can reduce manufacturing costs by reducing the number of devices mounted externally by forming a band pass filter, a balun circuit, and a capacitor inside the laminated substrate, thereby reducing defects in mass production. Can be reduced. In addition, by forming the capacitors between the dielectric sheets having a high dielectric constant, it is possible to form a capacitor having a smaller capacity and a higher capacity than a general mounting capacitor, thereby stably realizing the overall module characteristics.

도 2는, 본 발명의 일실시 형태에 따른 무선통신 모듈에 사용되는 발룬회로의 구조도이다.2 is a structural diagram of a balun circuit used in a wireless communication module according to an embodiment of the present invention.

도 2를 참조하면, 본 실시형태에 사용되는 발룬회로(120)는 불평형 소자(121), 제1 및 제2 평형 소자(122, 123), 및 접지면(124)을 포함할 수 있다.Referring to FIG. 2, the balun circuit 120 used in the present embodiment may include an unbalance element 121, first and second balance elements 122 and 123, and a ground plane 124.

본 실시형태에서 상기 불평형소자, 제1 평형소자 및 제2 평형소자는 각각 상기 적층 기판의 제2 적층영역 중 서로 다른 유전체 시트(145, 144, 146)에 형성될 수 있다. In the present exemplary embodiment, the unbalanced element, the first balancer, and the second balancer may be formed on different dielectric sheets 145, 144, and 146 among the second stacked regions of the stacked substrate.

상기 불평형 소자(121)는, 일단이 상기 대역통과 필터(110)에 연결되고, 타단은 접지부에 연결될 수 있다.The unbalanced element 121 may have one end connected to the band pass filter 110 and the other end connected to a ground portion.

상기 제1 평형소자(122)는, 상기 불평형 소자(121)와 용량 결합을 하도록 상기 불평형소자와 중첩되는 면적을 갖도록 형성될 수 있다. 본 실시형태에서 상기 제1 평형소자(122)는 상기 불평형 소자가 형성된 유전체 시트(145)와 다른 유전체 시트(144)에 형성될 수 있다. The first balance element 122 may be formed to have an area overlapping with the unbalance element so as to perform capacitive coupling with the unbalance element 121. In the present exemplary embodiment, the first balancer 122 may be formed on a dielectric sheet 144 different from the dielectric sheet 145 on which the unbalanced element is formed.

상기 제1 평형소자(122)의 일단은 상기 제2 평형소자(123)의 일단에 연결될 수 있으며, 상기 제1 평형소자(122)의 타단은 제1 매칭회로(131)에 연결될 수 있다. One end of the first balancer 122 may be connected to one end of the second balancer 123, and the other end of the first balancer 122 may be connected to the first matching circuit 131.

상기 불평형 소자(121)와 상기 제1 평형소자(122)는 용량 결합을 일으키며, 상기 불평형 소자(121)에 흐르는 불평형 전류에 의해 상기 제1 평형 소자(122)에 평형 전류가 유도될 수 있다. The unbalanced element 121 and the first balanced element 122 may cause capacitive coupling, and a balanced current may be induced in the first balanced element 122 by an unbalanced current flowing through the unbalanced element 121.

상기 제2 평형소자(123)는, 일단이 상기 제1 평형소자(122)와 연결되고 타단이 제2 매칭회로(132)와 연결될 수 있다. One end of the second balance element 123 may be connected to the first balance element 122, and the other end thereof may be connected to the second matching circuit 132.

상기 제1 평형소자(122)에 유도된 평형전류는 상기 제2 평형소자(123)에도 흐르게 된다. The balance current induced in the first balance element 122 also flows in the second balance element 123.

본 실시형태에서는, 상기 제1 평형소자 및 제2 평형소자의 길이를 λ/4 의 길이로 형성할 수 있다. 따라서, 상기 제1 매칭회로 및 제2 매칭회로로 출력되는 신호는 서로 크기는 동일하고 180도의 위상차를 갖는 신호가 출력될 수 있다. In this embodiment, the lengths of the first balance element and the second balance element can be formed to have a length of? / 4. Accordingly, the signals output to the first matching circuit and the second matching circuit may be equal in magnitude to each other and may have a signal having a phase difference of 180 degrees.

상기 제2 평형소자(123)와 상기 불평형 소자(121) 사이에 접지면(124)이 형 성될 수 있다. 상기 접지면(124)은, 상기 제2 평형 소자(123)와 상기 불평형 소자(121) 사이의 용량 결합을 막을 수 있다. 따라서, 상기 제1 평형소자(122)에서 유도된 평형전류가 상기 제2 평형소자(123)로 흐를 때 외부의 영향을 받지 않게 할 수 있다. A ground plane 124 may be formed between the second balance element 123 and the unbalance element 121. The ground plane 124 may prevent capacitive coupling between the second balance element 123 and the unbalance element 121. Therefore, when the balance current induced in the first balance element 122 flows to the second balance element 123, it is possible to prevent the external influence.

도 3은, 본 발명의 일실시 형태에 따른 무선통신 모듈에 사용되는 대역통과 필터의 분해 사시도이다.3 is an exploded perspective view of a bandpass filter used in a wireless communication module according to an embodiment of the present invention.

도 3을 참조하면, 본 실시형태에 사용되는 대역통과 필터(110)는, 제1 및 제2 공진기(Q1, Q2), 부하용 캐패시터 패턴(113a, 113b)을 포함할 수 있다.Referring to FIG. 3, the bandpass filter 110 used in the present embodiment may include first and second resonators Q1 and Q2 and load capacitor patterns 113a and 113b.

상기 제1 공진기(Q1)는 일 유전체 시트(142)의 상면에 형성된 인덕터 패턴(111a) 및 다른 유전체 시트(141)의 상면에 형성된 캐패시터 패턴(112a)을 포함할 수 있다. 상기 캐패시터 패턴(112a)은 상기 인덕터 패턴(111a)과 적어도 일부가 중첩되도록 형성될 수 있다. 상기 인덕터 패턴(111a)은, 광폭 라인으로 형성된 저임피던스부(L1a) 및 상기 저임피던스로부터 연장되어 미앤더(meander) 타입의 협폭 라인으로 형성된 고임피던스부(L1b)로 형성될 수 있다. The first resonator Q1 may include an inductor pattern 111a formed on an upper surface of one dielectric sheet 142 and a capacitor pattern 112a formed on an upper surface of another dielectric sheet 141. The capacitor pattern 112a may be formed to overlap at least a portion of the inductor pattern 111a. The inductor pattern 111a may be formed of a low impedance portion L1a formed of a wide line and a high impedance portion L1b extending from the low impedance to a narrow line of a meander type.

상기 제2 공진기(Q2)는 일 유전체 시트(142)의 상면에 형성된 인덕터 패턴(111b) 및 다른 유전체 시트(141)의 상면에 형성된 캐패시터 패턴(112b)을 포함할 수 있다. 상기 캐패시터 패턴(112b)은 상기 인덕터 패턴(111b)과 적어도 일부가 중첩되도록 형성될 수 있다.상기 인덕터 패턴(111b)은, 광폭 라인으로 형성된 저임피던스부(L2a) 및 상기 저임피던스로부터 연장되어 미앤더(meander) 타입의 협폭 라인으로 형성된 고임피던스부(L2b)로 형성될 수 있다. The second resonator Q2 may include an inductor pattern 111b formed on an upper surface of one dielectric sheet 142 and a capacitor pattern 112b formed on an upper surface of another dielectric sheet 141. The capacitor pattern 112b may be formed to overlap at least a portion of the inductor pattern 111b. The inductor pattern 111b extends from the low impedance part L2a formed of the wide line and the low impedance to extend the meander ( Meander) may be formed of a high impedance portion (L2b) formed of narrow lines.

상기 제1 공진기(Q1)를 이루는 인덕터 패턴(111a) 및 캐패시터 패턴(112a)은, 상기 제2 공진기(Q2)를 이루는 인덕터 패턴(111b) 및 캐패시터 패턴(112b)과 상호 대칭형으로 평행하게 배치될 수 있다. The inductor pattern 111a and the capacitor pattern 112a constituting the first resonator Q1 are arranged to be symmetrically parallel to the inductor pattern 111b and the capacitor pattern 112b constituting the second resonator Q2. Can be.

본 실시형태에서는, 공진기를 이루는 인덕터 패턴이 광폭 및 협폭으로 이루어진 단차(step) 임피던스 공진기가 사용되어 고임피던스부와 저임피던스부의 비를 일정하게 유지함으로써 통과 대역 이외의 부분에서 저지 특성을 개선시킬 수 있다. 그리고, 고임피던스부가 미앤더 타입으로 구현되기 때문에 필터 전체의 크기를 줄일 수 있다. In this embodiment, a step impedance resonator having a wide and narrow inductor pattern forming a resonator is used to keep the ratio of the high impedance portion and the low impedance portion constant so that the rejection characteristics can be improved in portions other than the pass band. . In addition, since the high impedance part is implemented as a meander type, the size of the entire filter can be reduced.

즉, 본 실시형태에 따른 공진기는 신호를 통과시키고자 하는 주파수에 해당하는 λ/4 길이를 동일한 넓이를 갖는 구조가 아닌, 넓은 면적과 좁은 면적을 일정한 길이의 비로 연결하여 제조될 수 있다. 이러한 구조를 갖는 공진기로 구성된 필터를 일반적으로 동일 넓이를 갖는 공진기로 구성된 필터와 비교하면, 중심주파수를 중심으로 상당대역의 저지 특성이 뛰어나서 추가적인 구조가 불필요한 동시에 좁은 면적의 부분을 미앤더 형태로 구현할 수 있기 때문에 물리적 크기를 줄일 수 있는 효과를 얻을 수 있다. That is, the resonator according to the present embodiment may be manufactured by connecting a large area and a narrow area at a constant length ratio, not a structure having a same width, λ / 4 length corresponding to a frequency for passing a signal. Compared with a filter composed of a resonator having the same width, a filter composed of a resonator having such a structure generally has excellent blocking characteristics around a center frequency, so that an additional structure is unnecessary and a small area can be realized in a meander form. As a result, the physical size can be reduced.

상기 제1 및 제2 공진기(Q1, Q2)는 부하 캐패시터 패턴(113a, 113b)에 의해 전기적으로 결합될 수 있다. 즉, 공진기(Q1, Q2)의 저임피던스부(L1a, L2a) 선로 끝부분과 상기 부하 캐패시터 패턴(113a, 113b)이 용량결합을 일으켜 부하 캐패시 턴스를 형성하고, 상기 부하 캐패시터 패턴(113a, 113b)은 각각 접지부(미도시)로 연결될 수 있다. The first and second resonators Q1 and Q2 may be electrically coupled by the load capacitor patterns 113a and 113b. That is, end portions of the low impedance parts L1a and L2a of the resonators Q1 and Q2 and the load capacitor patterns 113a and 113b form capacitive coupling to form load capacitance, and the load capacitor patterns 113a and 113b. ) May be connected to ground portions (not shown), respectively.

이와 같이, 부하 캐패시터 패턴(113a, 113b)을 공진기(Q1, Q2)의 저임피던스부(L1a, L2a)에 연결하면, 상단 대역의 저지 특성을 개선시킬 수 있는 동시에 λ/4 길이의 공진기 길이를 줄일 수 있게 된다. In this way, when the load capacitor patterns 113a and 113b are connected to the low impedance portions L1a and L2a of the resonators Q1 and Q2, the blocking characteristic of the upper band can be improved and the resonator length of λ / 4 length is reduced. It becomes possible.

본 실시형태에서는, 상기 공진기(Q1, Q2)와 용량결합을 이루는 노치용 캐패시터 패턴(114a, 114b)이 더 포함될 수 있다. In the present exemplary embodiment, the notch capacitor patterns 114a and 114b may be further included in capacitive coupling with the resonators Q1 and Q2.

상기 노치용 캐패시터 패턴(114a, 114b)은 상기 공진기(Q1, Q2)의 고임피던스부(L1b, L2b)와 각각 용량 결합을 이루어 노치용 캐패시턴스를 형성하고, 상기 노치용 캐패시터 패턴(114a, 114b) 각각은 접지부에 연결될 수 있다. 이와 같이 연결하여 노치용 캐패시터를 구현하면 필터의 하단 대역의 저지특성을 증가시킬 수 있다. The notch capacitor patterns 114a and 114b are capacitively coupled to the high impedance parts L1b and L2b of the resonators Q1 and Q2 to form a notch capacitance, and each of the notch capacitor patterns 114a and 114b is in contact with each other. It can be connected to the branch. Implementing a notch capacitor by connecting in this way can increase the stop characteristic of the lower band of the filter.

도 4는, 본 발명의 일실시 형태에 따른 무선통신 모듈에 사용되는 캐패시터의 단면도이다.4 is a cross-sectional view of a capacitor used in a wireless communication module according to one embodiment of the present invention.

도 4를 참조하면, 본 실시형태에 따른 캐패시터(170)는, 제1 유전율을 갖는 제1 유전체 시트(152, 153, 154, 155, 165, 157)를 사이에 두고 형성되며, 각각 서로 다른 극성에 연결되는 복수개의 전극(171, 172, 173, 174, 175, 176, 177)을 포함할 수 있다.Referring to FIG. 4, the capacitor 170 according to the present embodiment is formed with the first dielectric sheets 152, 153, 154, 155, 165, and 157 having a first dielectric constant therebetween, respectively having different polarities. It may include a plurality of electrodes (171, 172, 173, 174, 175, 176, 177) connected to.

본 실시형태에서, 상기 복수개의 제1 유전체 시트들 각각을 사이에 두고 형성되는 복수개의 전극은 각각 서로 다른 극성을 갖도록 연결될 수 있다. 본 실시형태에서 일부 전극(171, 173, 175, 177)은 접지부에 연결될 수 있고, 나머지 전극(172, 174, 176)은 전원부에 연결될 수 있다.In the present embodiment, a plurality of electrodes formed with each of the plurality of first dielectric sheets interposed therebetween may be connected to have different polarities. In the present embodiment, some of the electrodes 171, 173, 175, and 177 may be connected to the ground, and the other electrodes 172, 174, and 176 may be connected to the power supply.

본 실시형태에서, 상기 제1 유전체 시트는 유전상수(εr)가 약 500 이상인 고유전율을 가질 수 있다. 따라서, 상기 전극에 의해 형성되는 캐패시터를 고용량으로 구현할 수 있다. In the present embodiment, the first dielectric sheet may have a high dielectric constant having a dielectric constant ε r of about 500 or more. Therefore, the capacitor formed by the electrode can be implemented with a high capacity.

상기 제1 유전체 시트가 적층되는 제1 적층영역(150)과 제2 유전체 시트가 적층되는 제2 적층영역(140) 사이에는 버퍼층(181)이 형성될 수 있다. 상기 버퍼층은 상기 제1 적층영역(150)의 고유전율 세라믹 재료와 상기 제2 적층영역(140)의 저유전율 세라믹 재료가 혼입되는 것을 방지할 수 있다. A buffer layer 181 may be formed between the first stacked region 150 in which the first dielectric sheet is stacked and the second stacked region 140 in which the second dielectric sheet is stacked. The buffer layer may prevent the high dielectric constant ceramic material of the first stacked region 150 and the low dielectric constant ceramic material of the second stacked region 140 from being mixed.

또한, 상기 제1 적층영역(150)이 외부로 노출되지 않도록 상기 제1 적층영역의 노출된 일면에도 버퍼층(182)이 형성될 수 있다. In addition, the buffer layer 182 may be formed on one exposed surface of the first stacked region so that the first stacked region 150 is not exposed to the outside.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다. It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.

도 1은 본 발명의 일실시 형태에 따른 무선 통신 모듈의 단면도이다.1 is a cross-sectional view of a wireless communication module according to an embodiment of the present invention.

도 2는, 본 발명의 일실시 형태에 따른 무선통신 모듈에 사용되는 발룬회로의 구조도이다.2 is a structural diagram of a balun circuit used in a wireless communication module according to an embodiment of the present invention.

도 3은, 본 발명의 일실시 형태에 따른 무선통신 모듈에 사용되는 대역통과 필터의 분해 사시도이다.3 is an exploded perspective view of a bandpass filter used in a wireless communication module according to an embodiment of the present invention.

도 4는, 본 발명의 일실시 형태에 따른 무선통신 모듈에 사용되는 캐패시터의 단면도이다.4 is a cross-sectional view of a capacitor used in a wireless communication module according to one embodiment of the present invention.

<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>

110 : 대역통과 필터 120 : 발룬회로110: bandpass filter 120: balun circuit

140 : 제2 적층영역 150 : 제1 적층영역140: second stacked region 150: first stacked region

170 : 캐패시터 180 : 버퍼층170: capacitor 180: buffer layer

Claims (11)

제1 유전율을 갖는 적어도 하나의 제1 유전체 시트가 적층된 제1 적층영역 및 상기 제1 유전율보다 작은 제2 유전율을 갖는 적어도 하나의 제2 유전체 시트가 적층된 제2 적층영역을 포함하는 기판;A substrate comprising a first stacked region in which at least one first dielectric sheet having a first dielectric constant is stacked and a second stacked region in which at least one second dielectric sheet having a second dielectric constant smaller than the first dielectric constant is stacked; 상기 기판의 제1 적층영역에 형성되는 캐패시터;A capacitor formed in the first stacked region of the substrate; 상기 기판의 제2 적층영역에 형성되는 대역통과필터; 및A band pass filter formed in the second stacked region of the substrate; And 상기 기판의 제2 적층영역에 형성되며, 상기 대역통과 필터와 연결되는 발룬회로를 포함하며,A balun circuit formed in a second stacked region of the substrate and connected to the band pass filter; 상기 대역통과 필터 및 발룬회로 중 적어도 하나는 분포정수 소자를 사용하여 형성되고,At least one of the bandpass filter and the balun circuit is formed using a distribution constant element, 상기 발룬회로는,The balun circuit, 하나의 불평형 소자, 제1 평형소자, 및 제2 평형소자를 포함하며,One unbalance element, a first balance element, and a second balance element, 상기 불평형 소자와 상기 제1 평형 소자 사이의 용량 결합에 의해 발생된 평형전류가 상기 제2 평형소자에 흐르는 것을 특징으로 하는 무선통신 모듈.And a balanced current generated by the capacitive coupling between the unbalanced element and the first balanced element flows through the second balanced element. 제1항에 있어서,The method of claim 1, 상기 제1 유전율은 유전상수(εr)가 500 이상인 것을 특징으로 하는 무선통신 모듈.The first dielectric constant is a wireless communication module, characterized in that the dielectric constant (ε r ) is 500 or more. 제1항에 있어서,The method of claim 1, 상기 제2 유전율은 유전상수(εr)가 10 이하인 것을 특징으로 하는 무선통신 모듈.The second dielectric constant is the dielectric constant (ε r ) Wireless communication module, characterized in that less than 10. 제1항에 있어서,The method of claim 1, 상기 제1 적층영역과 제2 적층영역 사이에 적층되는 버퍼층A buffer layer stacked between the first stacked region and the second stacked region 을 더 포함하는 것을 특징으로 하는 무선통신 모듈.Wireless communication module comprising a further. 삭제delete 제1항에 있어서,The method of claim 1, 상기 발룬회로는,The balun circuit, 상기 기판의 일 유전체 시트상에 형성되며 일단이 상기 대역통과 필터에 연결되는 불평형 소자;An unbalanced element formed on one dielectric sheet of the substrate, one end of which is connected to the bandpass filter; 상기 불평형 소자와 용량 결합을 이루도록 상기 기판의 일유전체 시트와 다른 제3 유전체 시트상에 형성되며 일단이 제1 매칭회로에 연결되는 제1 평형소자; 및A first balance element formed on a third dielectric sheet different from the one dielectric sheet of the substrate to form a capacitive coupling with the unbalanced element, and one end thereof connected to a first matching circuit; And 상기 기판의 일유전체 시트와 또 다른 제4 유전체 시트에 형성되고, 일단이 상기 제1 평형소자와 연결되며 타단은 제2 매칭회로에 연결되는 제2 평형소자A second balancing element formed on the dielectric sheet of the substrate and another fourth dielectric sheet, one end of which is connected to the first balancing element and the other end of which is connected to a second matching circuit; 를 포함하는 것을 특징으로 하는 무선통신 모듈.Wireless communication module comprising a. 제6항에 있어서,The method of claim 6, 상기 불평형 소자와 상기 제2 평형 소자 사이에 형성되어 상기 불평형 소자와 제2 평형 소자 사이의 용량결합을 방지하는 접지면A ground plane formed between the unbalanced element and the second balanced element to prevent capacitive coupling between the unbalanced element and the second balanced element 을 더 포함하는 것을 특징으로 하는 무선통신 모듈.Wireless communication module comprising a further. 제6항에 있어서,The method of claim 6, 상기 불평형 소자, 제1 평형소자, 및 제2 평형소자는The unbalanced element, the first balance element, and the second balance element 각각 신호를 통과시키고자 하는 주파수에 해당하는 λ/4 의 길이를 갖는 것을 특징으로 하는 무선통신 모듈.A wireless communication module, characterized in that each having a length of λ / 4 corresponding to the frequency to pass the signal. 제1항에 있어서,The method of claim 1, 상기 대역통과 필터는,The bandpass filter, 상기 기판의 일 유전체 시트 상에 형성된 상호 대칭형의 제1 및 제2 인덕터 패턴과, 상기 제1 및 제2 인덕터 패턴과 적어도 일부가 중첩되도록 상기 기판의 일유전체 시트와 다른 유전체 시트에 형성된 상호 대칭형의 제1 및 제2 커패시터 패턴을 갖는 제1 및 제2 공진기; 및Mutually symmetrical first and second inductor patterns formed on one dielectric sheet of the substrate, and mutually symmetrical forms formed on one dielectric sheet of the substrate and another dielectric sheet such that at least a portion of the first and second inductor patterns overlap each other; First and second resonators having first and second capacitor patterns; And 상기 제1 및 제2 공진기의 일단에 각각 전기적으로 용량결합되는 제1 및 제2 부하 커패시터 패턴을 포함하며,And first and second load capacitor patterns electrically capacitively coupled to one end of the first and second resonators, respectively. 상기 제1 및 제2 인턱터 패턴은 각각 사전에 설정된 폭을 갖는 광폭 라인으로 형성되어 상기 광폭라인에 의해 설정된 임피던스를 갖는 저임피던스부 및 상기 저임피던스부로부터 연장되어 미앤더(meander) 타입의 상기 광폭 라인의 폭보다 좁은 폭을 갖는 협폭 라인으로 형성되어 상기 저임피던스부보다 높은 임피던스를 갖는 고임피던스부로 형성되는 것을 특징으로 하는 무선통신 모듈.Each of the first and second inductor patterns is formed of a wide line having a predetermined width, and extends from the low impedance portion and the low impedance portion having an impedance set by the wide line to extend the width of the meander type meander. A wireless communication module, characterized in that formed in a narrow line having a width narrower than the width of the high impedance portion having a higher impedance than the low impedance portion. 제9항에 있어서,The method of claim 9, 상기 제1 및 제2 공진기의 타단에 각각 전기적으로 용량결합되는 제1 및 제2 노치용 캐패시터 패턴First and second notch capacitor patterns electrically capacitively coupled to the other ends of the first and second resonators, respectively. 을 더 포함하는 것을 특징으로 하는 무선통신 모듈.Wireless communication module comprising a further. 제10항에 있어서,The method of claim 10, 상기 제1 및 제2 노치용 캐패시터 패턴은 각각 상기 제1 및 제2 공진기의 고임피던스부와 용량 결합하는 것을 특징으로 하는 무선통신 모듈.And the first and second notch capacitor patterns are capacitively coupled to high impedance parts of the first and second resonators, respectively.
KR1020080007190A 2008-01-23 2008-01-23 Wireless communication module KR100956218B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080007190A KR100956218B1 (en) 2008-01-23 2008-01-23 Wireless communication module
US12/336,102 US20090184779A1 (en) 2008-01-23 2008-12-16 Wireless communication module
JP2008322240A JP2009177799A (en) 2008-01-23 2008-12-18 Radio communication module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080007190A KR100956218B1 (en) 2008-01-23 2008-01-23 Wireless communication module

Publications (2)

Publication Number Publication Date
KR20090081221A KR20090081221A (en) 2009-07-28
KR100956218B1 true KR100956218B1 (en) 2010-05-04

Family

ID=41292228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007190A KR100956218B1 (en) 2008-01-23 2008-01-23 Wireless communication module

Country Status (1)

Country Link
KR (1) KR100956218B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060002123A (en) * 2004-07-01 2006-01-09 전자부품연구원 Stack filter for use in signal transmitting and receiving part of mobile phone
KR100649751B1 (en) 2005-10-27 2006-11-27 삼성전기주식회사 Composite rf module using ltcc multi-layer substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060002123A (en) * 2004-07-01 2006-01-09 전자부품연구원 Stack filter for use in signal transmitting and receiving part of mobile phone
KR100649751B1 (en) 2005-10-27 2006-11-27 삼성전기주식회사 Composite rf module using ltcc multi-layer substrate

Also Published As

Publication number Publication date
KR20090081221A (en) 2009-07-28

Similar Documents

Publication Publication Date Title
JP4992345B2 (en) Transmission line type resonator, and high frequency filter, high frequency module and wireless device using the same
US7741929B2 (en) Miniature quadrature hybrid
US7443268B2 (en) Bandpass filter within a multilayered low temperature co-fired ceramic substrate
US7183872B2 (en) Laminated balun transformer
US6137376A (en) Printed BALUN circuits
CN107210268B (en) High-frequency model
KR101060870B1 (en) Laminating filter
JP4580795B2 (en) Unbalanced to balanced converter
KR20160137374A (en) Composite electronic component
JP2003087008A (en) Laminated type dielectric filter
KR20080092853A (en) Compact coils for high performance filters
US6850127B2 (en) Laminated electronic component
US6903628B2 (en) Lowpass filter formed in multi-layer ceramic
JP2008182598A (en) Left-handed system transmission line, bypass filter and communication equipment
JP2009177799A (en) Radio communication module
TW201315010A (en) Balun
KR100905873B1 (en) Wireless communication module
KR100956218B1 (en) Wireless communication module
KR20080100663A (en) Lattice type lc balun with series lc resonant circuit
KR20100005594A (en) Multi-layer filter
KR100550843B1 (en) Miniaturized laminated balance filter
US11362634B2 (en) Filter module and high frequency module
JP5084669B2 (en) BANDPASS FILTER, RADIO COMMUNICATION MODULE AND COMMUNICATION DEVICE DEVICE USING THE SAME
US20090051459A1 (en) Filter
JP2000223906A (en) High-pass filter and circuit board equipped with same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee