KR100956100B1 - Light emitting device and electronic equipment having the same - Google Patents

Light emitting device and electronic equipment having the same Download PDF

Info

Publication number
KR100956100B1
KR100956100B1 KR1020090086916A KR20090086916A KR100956100B1 KR 100956100 B1 KR100956100 B1 KR 100956100B1 KR 1020090086916 A KR1020090086916 A KR 1020090086916A KR 20090086916 A KR20090086916 A KR 20090086916A KR 100956100 B1 KR100956100 B1 KR 100956100B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
layer
emitting layer
insulator
Prior art date
Application number
KR1020090086916A
Other languages
Korean (ko)
Other versions
KR20090106373A (en
Inventor
순페이 야마자키
토시지 하마타니
토루 타카야마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority to KR1020090086916A priority Critical patent/KR100956100B1/en
Publication of KR20090106373A publication Critical patent/KR20090106373A/en
Application granted granted Critical
Publication of KR100956100B1 publication Critical patent/KR100956100B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00Properties of the organic materials covered by group H10K85/00
    • H10K2101/90Multiple hosts in the emissive layer

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

고선명, 고개구율 및 고신뢰성을 갖는 발광장치를 제공한다. 본 발명은, 의도적으로 인접하는 발광소자끼리 다른 유기화합물층을 일부 겹치게 하여 적층부를 형성함으로써, 유기화합물층의 막형성 방법이나 막형성 정밀도에 상관없이, 적색, 녹색, 청색의 발광색을 사용하는 풀 컬러의 플랫 패널 디스플레이로서, 고선명화와 고개구율화를 실현한다.Provided is a light emitting device having high definition, high opening ratio, and high reliability. According to the present invention, a light emitting device intentionally adjacent to another organic compound layer is partially overlapped to form a laminated portion, so that a full color using red, green, and blue light emission colors regardless of the film formation method or the precision of film formation of the organic compound layer can be obtained. As a flat panel display, high definition and high aperture ratio are realized.

발광장치, 풀 컬러, 유기화합물층, 유기발광소자, 전자기기 Light emitting device, full color, organic compound layer, organic light emitting device, electronic device

Description

발광장치 및 그것을 포함한 전자기기{LIGHT EMITTING DEVICE AND ELECTRONIC EQUIPMENT HAVING THE SAME}LIGHT EMITTING DEVICE AND ELECTRONIC EQUIPMENT HAVING THE SAME}

본 발명은 반도체장치에 관한 것으로, 특히, 절연표면을 갖는 기판상에 형성된 유기발광소자(OLED : Organic Light Emitting Device)를 갖는 발광장치에 관한 것이다. 또한, 본 발명은 유기발광패널에 콘트롤러를 포함하는 IC 등을 실장한, 유기발광 모듈에 관한 것이다. 이때, 본 명세서에서, 유기발광 패널 및 유기발광 모듈을 동시에 발광장치라 총칭한다. 본 발명은, 또한, 그 발광장치를 제조하는 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a light emitting device having an organic light emitting device (OLED) formed on a substrate having an insulating surface. The present invention also relates to an organic light emitting module in which an IC including a controller is mounted on the organic light emitting panel. At this time, in the present specification, the organic light emitting panel and the organic light emitting module are collectively referred to as a light emitting device. The present invention also relates to an apparatus for manufacturing the light emitting device.

또한, 본 명세서에서 반도체장치란, 반도체특성을 이용함으로써 기능할 수 있는 장치 전반을 나타내며, 발광장치, 전기광학장치, 반도체회로 및 전자기기는 모두 반도체장치이다.In addition, in this specification, a semiconductor device refers to the general apparatus which can function by utilizing a semiconductor characteristic, and a light emitting device, an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.

최근, 기판상에 TFT(박막 트랜지스터)를 형성하는 기술이 대폭 진보하고, 액티브 매트릭스형 표시장치로의 응용개발이 진행되고 있다. 특히, 폴리실리콘막을 사용한 TFT는, 종래의 비결정질 실리콘막을 사용한 TFT보다도 전계효과 이동도(모빌리티라고도 함)가 높으므로, 고속동작이 가능하다. 그 때문에, 폴리실리콘막을 사용한 TFT로 이루어지는 구동회로를 화소와 동일한 기판상에 설치하고, 각 화소의 제어를 행하기 위한 개발이 활발히 행해지고 있다. 동일 기판상에 화소와 구동회로를 조립한 액티브 매트릭스형 표시장치는, 제조비용의 감소, 표시장치의 소형화, 수율의 상승, 스루풋의 감소 등, 여러 가지 이점을 얻을 수 있다고 예상된다.In recent years, the technology of forming a TFT (thin film transistor) on a substrate has advanced significantly, and the application development to an active matrix type display device is progressing. In particular, since the TFT using the polysilicon film has a higher field effect mobility (also referred to as mobility) than the TFT using a conventional amorphous silicon film, high-speed operation is possible. Therefore, the development of the control circuit which controls each pixel by providing the drive circuit which consists of TFT which uses a polysilicon film on the same board | substrate as a pixel is actively performed. An active matrix display device in which pixels and driving circuits are assembled on the same substrate is expected to have various advantages, such as a reduction in manufacturing cost, a smaller display device, an increase in yield, and a decrease in throughput.

또한, 자발광형 소자로서 OLED를 가진 액티브 매트릭스형 발광장치(이하, 간단히 발광장치라고도 부름)의 연구가 활성화되고 있다. 발광장치는 유기발광장치(OELD : Organic EL Display) 또는 유기 발광 다이오드(OLED : Organic Light Emitting Diode)라고도 불리우고 있다.In addition, research into active matrix light emitting devices (hereinafter, simply referred to as light emitting devices) having OLEDs as self-luminous devices is being activated. The light emitting device is also called an organic light emitting diode (OELD) or an organic light emitting diode (OLED).

액티브 매트릭스형 발광장치는, 각 화소의 각각에 TFT로 이루어지는 스위칭소자(이하, 스위칭소자라 함)를 설치하고, 그 스위칭용 TFT에 의해 전류제어를 행하는 구동소자(이하, 전류제어용 TFT라 함)를 동작시켜 EL층(엄밀하게는 발광층)을 발광시킨다. 예컨대 일본특허공개평 10-189252호 공보에 기재된 발광장치가 공지되어 있다.An active matrix light emitting device is provided with a switching element (hereinafter referred to as a switching element) consisting of TFTs in each pixel, and a driving element (hereinafter referred to as current control TFT) for controlling current by the switching TFT. Is operated to emit an EL layer (strictly light emitting layer). For example, the light emitting device disclosed in Japanese Patent Laid-Open No. 10-189252 is known.

유기발광소자는, 스스로 발광하기 위한 인식성이 높고, 액정표시장치(LCD)에서 필요한 백라이트가 필요하지 않고 박형화에 최적임과 동시에, 시야각에도 제한이 없다. 그 때문에, 유기발광소자를 사용한 발광장치는, CRT나 LCD로 대체되는 표시장치로서 주목되고 있다.The organic light emitting device has a high recognition ability to emit light by itself, is not required for a backlight required in a liquid crystal display (LCD), is optimal for thinning, and has no limitation on the viewing angle. Therefore, the light emitting device using the organic light emitting element is attracting attention as a display device replaced with a CRT or LCD.

이때, EL소자는, 전계를 가함으로써 발생하는 전계발광을 얻을 수 있는 유기 화합물을 포함하는 층(이하, EL층이라 기재)과, 양극과, 음극을 갖는다. 유기화합물에서의 루미네센스에는, 단일항 여기 상태로부터 기저상태로 되돌아갈 때의 발광(형광)과 3중항 여기상태로부터 기저상태로 되돌아갈 때의 발광(인광)이 있지만, 본 발명의 제조장치 및 막 형성방법에 의해 제조되는 발광장치는, 어느 쪽의 발광을 사용한 경우에도 적용 가능하다.At this time, the EL element has a layer containing an organic compound capable of obtaining electroluminescence generated by applying an electric field (hereinafter referred to as an EL layer), an anode, and a cathode. The luminescence in the organic compound includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state (phosphorescence). And the light emitting device manufactured by the film forming method can be applied to any of the light emitting devices.

EL소자는 한 쌍의 전극 사이에 EL층이 끼워진 구조로 되어 있지만, EL층은 통상, 적층구조로 되어 있다. 대표적으로는, 코닥·이스트만·컴퍼니의 Tang 등이 제안한 "정공 수송층/발광층/전자 수송층"이라 하는 적층구조를 들 수 있다. 이 구조는 매우 발광효율이 높고, 현재, 연구개발이 진행되고 있는 발광장치는 거의 이 구조를 채용하고 있다.The EL element has a structure in which an EL layer is sandwiched between a pair of electrodes, but the EL layer usually has a laminated structure. Representatively, a lamination structure called "hole transporting layer / light emitting layer / electron transporting layer" proposed by Tang et al., Kodak Eastman Company. This structure has a very high luminous efficiency. Currently, a light emitting device that is being researched and developed employs this structure.

또한, 그 이외에도 양극상에 "정공주입층, 정공수송층, 발광층, 전자수송층", 또는 "정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층"의 순서대로 적층하는 구조도 된다. 발광층에 대하여 형광성 색소 등을 도핑해도 된다. 또한, 이것들의 층은, 모두 저분자계의 재료를 사용하여 형성해도 되고, 모두 고분자계의 재료를 사용하여 형성해도 된다. 이 층들은, 실리콘 등의 무기재료를 구비하여도 된다.In addition, a structure in which a "hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer", or a "hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer" is stacked on the anode in this order. You may dope fluorescent dye etc. with respect to a light emitting layer. In addition, all of these layers may be formed using the material of a low molecular weight, and may all form using the material of a polymeric system. These layers may be provided with inorganic materials, such as silicon.

이때, 본 명세서에서, 음극과 양극과의 사이에 설치되는 모든 층을 총칭하여 EL층이라 한다. 따라서, 상술한 정공주입층, 정공수송층, 발광층, 전자수송층 및 전자주입층은, 모두 EL층에 포함된다.At this time, in this specification, all the layers provided between the cathode and the anode are collectively referred to as an EL layer. Therefore, the above-described hole injection layer, hole transport layer, light emitting layer, electron transport layer and electron injection layer are all included in the EL layer.

EL소자의 중심이라고 할 수 있는 EL층(엄밀하게는 발광층)이 되는 유기화합 물 재료는, 저분자계 유기화합물 재료와 고분자계(폴리머계) 유기화합물 재료가 각각 연구되고 있다.As the organic compound material serving as the EL layer (strictly the light emitting layer), which is the center of the EL element, low molecular weight organic compound materials and high molecular weight (polymer type) organic compound materials have been studied.

이것들의 유기화합물 재료의 막형성 방법에는, 잉크젯법이나, 증착법이나, 스핀코팅법이라는 방법이 알려져 있다.As a film formation method of these organic compound materials, the method of the inkjet method, the vapor deposition method, or the spin coating method is known.

그러나, 적색, 녹색, 청색의 발광색을 사용하여 풀컬러의 플랫패널 디스플레이를 제조하는 것을 생각한 경우, 막형성 정밀도가 그 만큼 높지 않기 때문에, 다른 화소 사이의 간격을 넓게 설계하거나, 화소 사이에 뱅크라 불리우는 절연물을 설치하기도 한다.However, in the case of manufacturing a full-color flat panel display using red, green, and blue light emitting colors, the film forming precision is not so high, so a wide interval between different pixels is designed or a bank is formed between the pixels. Sometimes called insulators.

또한, 적색, 녹색, 청색의 발광색을 사용하는 풀 컬러의 플랫패널 디스플레이로서, 고선명화나 고개구율화나 고신뢰성의 요구가 높아지고 있다. 이러한 요구는, 발광장치의 고선명화(화소수의 증대) 및 소형화에 따른 각 표시화소 피치의 미세화를 진행시키는 데 있어서 큰 과제로 되어 있다. 또한, 동시에 생산성의 향상이나 저 비용화의 요구도 높아지고 있다.In addition, as a full-color flat panel display using red, green, and blue emission colors, there is an increasing demand for high definition, high opening ratio, and high reliability. This demand is a major problem in advancing the miniaturization of each display pixel pitch due to the high definition (increase in the number of pixels) and the miniaturization of the light emitting device. At the same time, there is an increasing demand for productivity improvement and cost reduction.

본 발명의 목적은, 의도적으로 인접하는 발광소자끼리 다른 유기화합물층을 일부 겹치는 것에 의해, 유기화합물층의 막형성 방법이나 막형성 정밀도에 상관없이, 적색, 녹색, 청색의 발광색을 사용하는 풀 컬러의 플랫 패널 디스플레이로서, 고선명화나 고개구율화를 실현하는데 있다.An object of the present invention is to intentionally overlap a portion of different organic compound layers with adjacent light emitting devices, thereby making it possible to use a red, green, and blue light emitting color regardless of the method of forming an organic compound layer or the accuracy of film formation. A panel display is intended to realize high definition and high opening ratio.

이때, 다른 유기화합물층이 일부 겹친 부분은, 발광휘도가 약 0.1%로 저하하여, 흐르는 전류도 약 0.1%로 되어 버리지만, 높은 전압(약 9V 이상)을 인가하면 충분히 인식할 수 있는 정도로 발광시키는 것도 가능하다.At this time, the portion of the other organic compound layer partially overlaps with the luminance of light emitted to about 0.1% and the current flowing to about 0.1%. However, when a high voltage (approximately 9 V or more) is applied, light is emitted to a degree that can be sufficiently recognized. It is also possible.

본 명세서에서 개시하는 발명의 구성 1은, 음극과, 그 음극에 접하는 유기화합물층과, 그 유기화합물층에 접하는 양극을 각각 갖는 복수의 발광소자를 구비한 발광장치에 있어서, 하나의 발광소자에는, 음극, 그 음극에 접하는 유기화합물층, 그 유기화합물층에 접하는 양극으로 구성되는 제 1 발광영역과, 음극, 그 음극에 접하는 유기화합물층의 적층, 그 유기화합물층의 적층에 접하는 양극으로 구성되는 제 2 발광영역을 가지고 있는 것을 특징으로 하는 발광장치이다.In the configuration 1 of the present invention disclosed in the present specification, a light emitting device including a cathode, an organic compound layer in contact with the cathode, and a plurality of light emitting elements each having an anode in contact with the organic compound layer, wherein one cathode includes: A first light emitting region comprising an organic compound layer in contact with the cathode, an anode in contact with the organic compound layer, a stack of a cathode, an organic compound layer in contact with the cathode, and a second light emitting region comprising an anode in contact with the stack of the organic compound layer. It is a light-emitting device characterized by having.

상기 구성 1에 있어서, 상기 유기화합물의 적층은, 상기 제 1 발광영역에서의 유기화합물층과, 상기 하나의 발광소자에 인접한 다른 발광색의 발광소자의 유기화합물층과의 적층인 것을 특징으로 한다.In the above structure 1, the organic compound layer is laminated with the organic compound layer in the first light emitting region and the organic compound layer of the light emitting element of another light emitting color adjacent to the one light emitting element.

또한, RGB의 풀 컬러화로 한 경우, 3종류의 발광소자가 적절히 배치되게 되고, 본 명세서에서 개시하는 발명의 구성 2는, 음극, 그 음극에 접하는 유기화합물층, 그 유기화합물층에 접하는 양극을 각각 갖는 복수의 발광소자를 구비한 발광장치에 있어서, 제 1 유기화합물층을 갖는 제 1 발광소자와, 제 2 유기화합물층을 갖는 제 2 발광소자와, 제 3 유기화합물을 갖는 제 3 발광소자가 배치되어 있고, 상기 제 1 발광소자에서, 상기 제 1 유기화합물층과 상기 제 2 유기화합물층이 일부 겹치게 되어 있는 것을 특징으로 하는 발광장치이다.In the case of full-color RGB, three kinds of light emitting elements are disposed appropriately, and configuration 2 of the present invention disclosed in the present specification includes a cathode, an organic compound layer in contact with the cathode, and an anode in contact with the organic compound layer, respectively. In a light emitting device having a plurality of light emitting elements, a first light emitting element having a first organic compound layer, a second light emitting element having a second organic compound layer, and a third light emitting element having a third organic compound are disposed. In the first light emitting device, the first organic compound layer and the second organic compound layer partially overlap each other.

또한, 본 명세서에서 개시하는 발명의 구성 3은, 음극, 그 음극에 접하는 유기화합물층, 그 유기화합물층에 접하는 양극을 각각 갖는 복수의 발광소자를 구비한 발광장치에 있어서, 제 1 유기화합물층을 갖는 제 1 발광소자와, 제 2 유기화합물층을 갖는 제 2 발광소자와, 제 3 유기화합물층을 갖는 제 3 발광소자가 배치되어 있고, 상기 제 1 발광소자에서, 상기 제 1 유기화합물층과 상기 제 2 유기화합물층이 일부 겹쳐 있고, 또한, 상기 제 2 발광소자에서, 상기 제 2 유기화합물층과 상기 제 3 유기화합물층이 일부 겹쳐 있는 것을 특징으로 하는 발광장치이다.In addition, the configuration 3 of the invention disclosed in the present specification is a light emitting device having a plurality of light emitting devices each having a cathode, an organic compound layer in contact with the cathode, and an anode in contact with the organic compound layer. A first light emitting device, a second light emitting device having a second organic compound layer, and a third light emitting device having a third organic compound layer are disposed, and in the first light emitting device, the first organic compound layer and the second organic compound layer are disposed. The light emitting device is partially overlapped and the second organic compound layer and the third organic compound layer are partially overlapped in the second light emitting device.

또한, 상기 구성 2, 3에 있어서, 상기 제 1 발광소자는, 적색, 녹색 및 청색 중 어느 하나의 색을 발광하는 것을 특징으로 한다. 또한, 상기 제 1 발광소자, 상기 제 2 발광소자 및 상기 제 3 발광소자는 서로 다른 색을 발광하는 것을 특징으로 한다.Further, in the above structures 2 and 3, the first light emitting element emits one of red, green and blue colors. The first light emitting device, the second light emitting device, and the third light emitting device may emit light of different colors.

또한, 상기 구성 1, 2, 3에 있어서, 밀봉시에, 밀봉기판, 예컨대 유리기판 또는 플라스틱 기판을 사용하여 발광소자 전체를 밀폐하는 것이 바람직하다.In addition, in the above-mentioned structures 1, 2 and 3, during sealing, it is preferable to seal the entire light emitting element by using a sealing substrate such as a glass substrate or a plastic substrate.

또한, 발광장치에 있어서, 발광하고 있지 않은 화소에서는 입사한 외광(발광장치의 외부의 빛)이 음극의 이면(발광층에 접하는 측의 면)에서 반사되고, 음극의 이면이 거울과 같이 작용하여 외부의 경치가 관측면(관측자측으로 향하는 면)에 비친다는 문제가 있었다. 또한, 이 문제를 회피하기 위해, 발광장치의 관측면에 원편광 필름을 부착하고, 관측면에 외부의 경치가 비치지 않도록 하는 연구가 이루어지고 있지만, 원편광 필름이 매우 비싸므로, 제조비용의 증가를 초래한다는 문제가 있었다.In the light emitting device, external light (light outside the light emitting device) that is incident on the pixel that is not emitting light is reflected on the rear surface of the cathode (the surface of the side in contact with the light emitting layer), and the rear surface of the cathode acts like a mirror to the outside. There was a problem that the view of the light reflected on the observation surface (the side facing the observer's side). In addition, in order to avoid this problem, studies have been made to attach a circularly polarized film to the observation surface of the light emitting device and to prevent the external view from being reflected on the observation surface. However, since the circularly polarized film is very expensive, the manufacturing cost is increased. There was a problem that caused.

본 발명의 목적은, 원편광 필름을 사용하지 않고 발광장치의 경면화를 방지하고, 그것에 의해 발광장치의 제조비용을 감소하여 저렴한 발광장치를 제공하는데 있다. 그래서, 본 발명에서는, 원편광 필름대신에 저렴한 컬러필터를 사용하는 것을 특징으로 한다. 상기 구성 1, 2, 3에 있어서, 색순도를 향상시키기 위해, 상기 발광장치에는 각 화소에 대응하는 컬러필터를 구비하는 것이 바람직하다. 또한, 컬러필터의 검은색의 부분(검은색의 유기수지)이 각 발광영역의 공간과 겹치도록 하여도 된다. 또한, 컬러필터의 검은색의 부분이, 다른 유기화합물층이 일부 겹치는 부분과 겹치도록 해도 된다.An object of the present invention is to provide an inexpensive light emitting device by preventing the mirroring of the light emitting device without using the circularly polarized film, thereby reducing the manufacturing cost of the light emitting device. Thus, in the present invention, an inexpensive color filter is used in place of the circularly polarized film. In the above structures 1, 2 and 3, in order to improve color purity, the light emitting device is preferably provided with a color filter corresponding to each pixel. In addition, the black part (black organic resin) of a color filter may overlap with the space of each light emitting area | region. Moreover, you may make it the black part of a color filter overlap with the part which another organic compound layer overlaps.

이때, 발광의 출사방향, 즉, 상기 발광소자와 관찰자의 사이에 컬러필터를 설치한다. 예컨대, 발광소자가 설치되는 기판을 통과시키지 않은 경우에는, 밀봉기판에 컬러필터를 부착하면 된다. 혹은, 발광소자가 설치되는 기판을 통과시키는 경우에는, 발광소자가 설치되는 기판에 컬러필터를 부착하면 된다. 이렇게 함으로써, 원편광 필름을 필요로 하지 않게 된다.At this time, a color filter is provided between the light emitting direction, that is, between the light emitting element and the observer. For example, when not passing through the substrate on which the light emitting element is installed, the color filter may be attached to the sealing substrate. Or when passing the board | substrate with which a light emitting element is provided, what is necessary is just to attach a color filter to the board | substrate with which a light emitting element is provided. This eliminates the need for a circularly polarized film.

또한, EL소자의 실용화에서의 최대의 문제는, 소자의 수명이 불충분한 점이다. 또한, 소자의 열화는, 장시간 발광시킴과 동시에 다크 스폿이 넓어지는 형태로 나타나지만, 그 원인으로서 EL층의 열화가 큰 문제로 되어 있다.Moreover, the biggest problem in practical use of an EL element is that the lifetime of an element is inadequate. In addition, the deterioration of the element appears in a form where the dark spot is widened at the same time as it emits light for a long time, but as a reason, the deterioration of the EL layer is a major problem.

이 문제를 해결하기 위해, 본 발명은, 질화실리콘막 또는 질화산화실리콘막으로 이루어진 보호막으로 덮는 구조로 하고, 그 보호막의 응력을 완화하기 위한 버퍼층으로서 산화실리콘막 또는 질화산화실리콘막을 설치하는 것을 특징으로 한 다.In order to solve this problem, the present invention has a structure of covering a protective film made of a silicon nitride film or a silicon nitride oxide film, and providing a silicon oxide film or a silicon nitride oxide film as a buffer layer for relieving stress of the protective film. Do it.

본 발명의 구성 4는, 음극, 그 음극에 접하는 유기화합물층, 그 유기화합물층에 접하는 양극을 각각 갖는 복수의 발광소자를 구비한 발광장치에 있어서, 투명도전막으로 이루어진 상기 양극은, 버퍼층과 보호막과의 적층으로 덮여 있는 것을 특징으로 하는 발광장치이다.The configuration 4 of the present invention is a light emitting device having a plurality of light emitting elements each having a cathode, an organic compound layer in contact with the cathode, and an anode in contact with the organic compound layer, wherein the anode formed of a transparent conductive film is formed of a buffer layer and a protective film. A light emitting device characterized by being laminated.

상기 구성 4에서, 상기 버퍼층은, 스퍼터링법(RF 스퍼터링 또는 DC 스퍼터링), 혹은 원격 플라즈마법에 의해 얻을 수 있는 산화실리콘 또는 산화질화실리콘을 주성분으로 하는 절연막으로 하며, 보호막은, 스퍼터링법에 의해 얻을 수 있는 질화실리콘 또는 산화질화실리콘을 주성분으로 하는 절연막으로 하면 된다.In the configuration 4, the buffer layer is an insulating film mainly composed of silicon oxide or silicon oxynitride which can be obtained by sputtering (RF sputtering or DC sputtering) or by remote plasma method, and the protective film is obtained by sputtering What is necessary is just to set it as the insulating film whose main component is silicon nitride or silicon oxynitride.

또한, 음극 또는 양극으로서, 투명도전막(대표적으로는 ITO)을 사용하고, 그 위에 보호막을 형성하는 경우, 상기 구성 4는 매우 유용하다. 또한, 스퍼터링법에 의해 투명도전막으로 이루어지는 막에 접하여 질화실리콘막을 형성하는 경우, 투명도전막에 포함되는 불순물(In, Sn, Zn 등)이 질화실리콘막으로 혼입할 우려가 있지만, 본 발명의 버퍼층을 사이에 형성함으로써 질화실리콘막으로의 불순물 혼입을 방지하는 것도 할 수 있다. 상기 구성 4에 의해 버퍼층을 형성함으로써, 투명도전막으로부터의 불순물(In, Sn 등)의 혼입을 방지하고, 불순물이 없는 뛰어난 보호막을 형성할 수 있다.In addition, when the transparent conductive film (typically ITO) is used as a cathode or an anode, and a protective film is formed on it, the said structure 4 is very useful. In addition, when the silicon nitride film is formed in contact with the film made of the transparent conductive film by the sputtering method, impurities (In, Sn, Zn, etc.) contained in the transparent conductive film may be mixed into the silicon nitride film. By forming in between, it is also possible to prevent impurity mixing into the silicon nitride film. By forming the buffer layer according to the above configuration 4, the incorporation of impurities (In, Sn, etc.) from the transparent conductive film can be prevented, and an excellent protective film free of impurities can be formed.

또한, 상기 구성 4를 실현하는 제조방법에 있어서, 버퍼층과 보호막은 다른 챔버를 사용하는 것이 바람직하다. 본 발명의 제조방법에 관한 구성은, 음극과, 그 음극에 접하는 유기화합물층과, 그 유기화합물층에 접하는 양극을 갖는 복수의 발 광소자를 구비한 발광장치의 제조방법에 있어서, 동일 챔버에서 투명도전막으로 이루어지는 양극과, 그 양극을 덮는 버퍼층을 형성한 후, 상기 버퍼층상에 다른 챔버에서 보호막을 형성하는 것을 특징으로 하는 발광장치의 제조방법이다.In addition, in the manufacturing method which realizes the said structure 4, it is preferable to use another chamber for a buffer layer and a protective film. A structure according to the manufacturing method of the present invention is a method of manufacturing a light emitting device having a light emitting device having a cathode, an organic compound layer in contact with the cathode, and an anode in contact with the organic compound layer, wherein the same chamber is used as a transparent conductive film. And forming a protective film in another chamber on the buffer layer after forming the anode and the buffer layer covering the anode.

또한, 액티브 매트릭스형 발광장치는, 빛의 방사방향에서 2종류의 구조를 생각할 수 있다. 하나는, EL소자로부터 발한 빛이 대향기판을 투과하여 방사되어 관측자의 눈에 들어가는 구조이다. 이 경우, 관측자는 대향기판측으로부터 화상을 인식할 수 있다. 또 하나는, EL소자로부터 발한 빛이 소자기판을 투과하여 방사되어 관측자의 눈에 들어가는 구조이다. 이 경우, 관측자는 소자기판측으로부터 화상을 인식할 수 있다.In addition, two types of structures can be considered in the active matrix light emitting device in the radial direction of light. One is a structure in which the light emitted from the EL element is transmitted through the opposing substrate and radiated into the eyes of the observer. In this case, the observer can recognize the image from the opposite substrate side. Another is a structure in which the light emitted from the EL element is transmitted through the element substrate and radiated into the eyes of the observer. In this case, the observer can recognize the image from the element substrate side.

본 발명은, 이 2종류의 구조를 나누어 만드는 것이 가능한 제조장치를 제공한다.This invention provides the manufacturing apparatus which can make these two types of structures separate.

본 발명의 구성 5는, 제조장치에 관한 것으로, 로드실과, 그 로드실에 연결된 제 1 반송실과, 그 제 1 반송실에 연결된 유기화합물층 막형성실과, 상기 제 1 반송실에 연결된 제 2 반송실과, 그 제 2 반송실에 연결된 금속층 막형성실과, 투명도전막 막형성실과, 보호막 형성실과, 상기 제 2 반송실에 연결된 제 3 반송실과, 그 제 3 반송실에 연결된 디스펜서(dispenser)실과, 밀봉기판 로드실과, 밀봉실을 갖는 것을 특징으로 하는 제조장치이다.The configuration 5 of the present invention relates to a manufacturing apparatus, comprising a rod chamber, a first transfer chamber connected to the rod chamber, an organic compound layer film forming chamber connected to the first transfer chamber, and a second transfer chamber connected to the first transfer chamber; A metal layer film forming chamber connected to the second conveying chamber, a transparent conductive film forming chamber, a protective film forming chamber, a third conveying chamber connected to the second conveying chamber, a dispenser chamber connected to the third conveying chamber, and a sealing substrate. It is a manufacturing apparatus characterized by having a rod chamber and a sealing chamber.

상기 구성 5에서, 상기 투명도전막 막형성실에는, 복수의 타겟이 설치되어 있고, 투명도전 재료로 이루어진 타겟과, 실리콘으로 이루어진 타겟을 적어도 가지고 있는 것을 특징으로 한다. 또한, 상기 구성 5에 있어서, 상기 투명도전막의 막 형성실은, 원격 플라즈마법에 의해 막을 형성하는 장치가 구비되어 있는 것을 특징으로 한다.In the configuration 5, the transparent conductive film forming chamber is provided with a plurality of targets, and has at least a target made of a transparent conductive material and a target made of silicon. In addition, in the said structure 5, the film formation chamber of the said transparent conductive film is equipped with the apparatus which forms a film by a remote plasma method. It is characterized by the above-mentioned.

또한, 상기 구성 5에 있어서, 밀봉기판 로드실에는, 건조제가 부착한 기판이 설치되어 있는 것을 특징으로 한다. 또한, 밀봉기판 로드실에는, 진공배기계가 설치되어 있다.In addition, in the said structure 5, the board | substrate with a desiccant is provided in the sealing substrate rod chamber. In addition, a vacuum exhaust machine is provided in the sealed substrate rod chamber.

또한, 상기 구성 5에 있어서, 제 1 반송실, 제 2 반송실, 제 3 반송실, 밀봉실에도 진공배기계가 설치되어 있다.In addition, in the said structure 5, the vacuum exhaust machine is provided also in a 1st conveyance chamber, a 2nd conveyance chamber, a 3rd conveyance chamber, and a sealing chamber.

또한, 상기 구성 5에 나타낸 제조장치를 사용하여, 버퍼층이나 보호막을 설치한 상기 구성 4를 스루풋 좋게 제조할 수 있다.Moreover, the structure 4 provided with the buffer layer and the protective film can be manufactured with good throughput using the manufacturing apparatus shown in the structure 5 above.

본 발명에 의해, 매우 고가인 원편광판을 불필요하게 할 수 있으므로, 제조비용의 삭감을 할 수 있다.According to the present invention, since an extremely expensive circular polarizing plate can be made unnecessary, the manufacturing cost can be reduced.

또한, 본 발명에 의해, 적색, 녹색, 청색의 발광색을 사용하는 풀 컬러의 플랫 패널 디스플레이로서, 고선명화, 고개구율화 및 고신뢰성을 실현할 수 있다.In addition, the present invention can realize high definition, high aperture ratio, and high reliability as a full color flat panel display using red, green, and blue emission colors.

(발명의 실시형태)Embodiment of the Invention

본 발명의 실시형태에 대하여, 이하에 설명한다.Embodiments of the present invention will be described below.

(실시형태 1)(Embodiment 1)

여기서는, 화소부에 규칙적으로 배치되는 다수의 화소 중, 3×3의 화소를 예로 본 발명을 이하에 설명한다.Here, the present invention will be described below using, for example, a 3x3 pixel among a plurality of pixels regularly arranged in the pixel portion.

도 1a는 평면도이다. 도 1a에서, 발광영역 10R은 적색의 발광영역을 나타내고 있고, 발광영역 10G는 녹색의 발광영역을 나타내고 있으며, 발광영역 10B는 청색의 발광영역을 나타내고 있고, 이것들의 3색의 발광영역에 의해 풀 컬러화된 발광표시장치를 실현하고 있다.1A is a plan view. In Fig. 1A, the light emitting area 10R shows a red light emitting area, the light emitting area 10G shows a green light emitting area, and the light emitting area 10B shows a blue light emitting area, and these three color light emitting areas are pulled together. A colored light emitting display device is realized.

또한, 도 1b는 쇄선 A-A'으로 절단한 경우의 단면도이다. 본 발명에서는, 도 1b에 나타낸 바와 같이, 적색을 발광하는 EL층(예를 들면, 나일(nile) 적색, 적색 발광성 안료를 Alq3에 첨가한 EL층)(17) 부분과, 녹색을 발광하는 EL층(예를 들면, DMQd(디메틸 퀴나크리돈)을 Alq3에 첨가한 EL층)(18) 부분을 일부 겹치게 하여, 적층부(21)를 형성하고 있다. 또한, 녹색을 발광하는 EL층(18) 부분을, 청색을 발광하는 EL층(예를 들면, 페릴렌(perylene)을 BAlq에 첨가한 EL층)(19)을 일부 겹치게 하여, 적층부(22)를 형성하고 있다. 이때, 도 1a-도 1c에서는, 발광영역의 일측만(우측 단부)이 겹친 예를 도시하였지만, 원주부의 일부가 겹친다고 가정하는 경우, 겹친 부분 위로 한정을 하지 않는다. 또한, 양 모서리, 상부측 모서리 또는 하부측 모서리가 겹쳐도 된다.1B is a cross sectional view taken along the line A-A '. In the present invention, as shown in Fig. 1B, a portion of the EL layer (e.g., an EL layer in which nile red and a red luminescent pigment is added to Alq 3 ) 17, which emits red, and emits green A part of the EL layer (for example, the EL layer in which DMQd (dimethyl quinacridone) is added to Alq 3 ) 18 is partially overlapped to form a laminated portion 21. In addition, a part of the EL layer 18 that emits green light is partially overlapped with an EL layer that emits blue light (for example, an EL layer in which perylene is added to BAlq) 19. ). 1A to 1C show an example in which only one side (right end) of the light emitting region overlaps, but assuming that a part of the circumferential portion overlaps, no limitation is placed on the overlapping portion. In addition, both edges, an upper edge, or a lower edge may overlap.

이와 같이 EL층을 일부 겹치게 해도 상관없는 구성으로 하므로, 유기화합물층의 막형성 방법(잉크젯법이나, 증착법이나, 스핀코팅법 등)이나 그것들의 막형성 정밀도에 상관없이, 적색, 녹색, 청색의 발광색을 사용하는 풀 컬러의 플랫 패널 디스플레이로서, 고선명화나 고개구율화를 실현할 수 있다.In this way, the EL layers may be partially overlapped, and thus, regardless of the film formation method (inkjet method, vapor deposition method, spin coating method, etc.) of organic compound layers or their film forming accuracy, the emission color of red, green, and blue light is emitted. As a full-color flat panel display using, high definition and high aperture ratio can be realized.

또한, 도 1b에서, TFT1은, 적색을 발광하는 EL층(17)에 흐르는 전류를 제어하는 소자이고, 도면부호 4는 소스전극 또는 드레인전극이고, 도면부호 7은 나머지 소스전극 또는 드레인전극이다. 또한, TFT2는, 녹색을 발광하는 EL층(18)에 흐르는 전류를 제어하는 소자이며, 도면부호 5는 소스전극 또는 드레인전극이고, 도면부호 8은 나머지 소스전극 또는 드레인전극이다. TFT3은, 청색을 발광하는 EL층(19)에 흐르는 전류를 제어하는 소자이고, 도면부호 6은 소스전극 또는 드레인전극이고, 도면부호 9는 나머지 소스전극 또는 드레인전극이다. 도면부호 15, 16은 유기절연재료 또는 무기절연막재료로 이루어진 층간절연막이다.In Fig. 1B, TFT1 is an element for controlling the current flowing through the EL layer 17 emitting red light, 4 is a source electrode or a drain electrode, and 7 is a remaining source electrode or drain electrode. In addition, TFT2 is an element for controlling the current flowing through the EL layer 18 emitting green light, 5 is a source electrode or a drain electrode, and 8 is a remaining source electrode or drain electrode. TFT3 is an element for controlling the current flowing through the EL layer 19 emitting blue light, 6 is a source electrode or a drain electrode, and 9 is a remaining source electrode or a drain electrode. Reference numerals 15 and 16 denote interlayer insulating films made of an organic insulating material or an inorganic insulating film material.

또한, 도면부호 11∼13은, OLED의 음극(혹은 양극)이고, 20은, OLED의 양극(혹은 음극)이다. 전극(11∼13)이 양극일 경우 p채널형 TFT를 사용하고, 전극(11∼13)이 음극일 경우 n채널형 TFT를 사용하는 것이 바람직하다. 일함수가 작은 재료(Al, Ag, Li, Ca, 또는 그들의 합금, MgAg, MgIn, AlLi, CaF2, 또는 CaN)는, 전극(11∼13)이 음극일 경우 사용하여도 된다. 또한, 전극(11∼13)이 양극일 경우, Ti, TiN, TiSixNy, Ni, W, WSix, WNx, WSixNy, NbN, Mo, Cr, Pt, Zn, Sn 및 In으로 이루어진 군으로부터 선택된 재료, 그것을 주성분으로서 상술한 재료 중 하나를 갖는 합금재료, 그것을 주성분으로서 이들 재료의 화합물을 갖는 필름, 또는 이러한 막을 갖는 적층막을 사용하여도 된다. 전극(11∼13)의 양단부 및 그것들의 사이는 무기절연물(14)로 덮어져 있다. 여기서는, 음극으로서 전극(11∼13)은, Cr로 형성된 다. 전극(20)은, 양극으로서, 일함수가 높은 투명도전막(ITO(인듐 주석 옥사이드 합금), 산화인듐 및 산화아연의 합금(In2O3-ZnO), 산화아연(ZnO) 등)으로 형성된다. 각 발광소자로부터 방출된 빛은 양극(20)을 통과한다. 또한, 광을 통과시키는 금속성 박막의 적층막(MgAg, MgIn, 또는 AlLi)과 투명 도전막은, 전극(11∼13)이 양극이고 그 전극(20)이 음극일 경우 사용하여도 된다.Reference numerals 11 to 13 denote cathodes (or anodes) of OLEDs, and 20 denote anodes (or cathodes) of OLEDs. It is preferable to use a p-channel TFT when the electrodes 11 to 13 are anodes, and to use an n-channel TFT when the electrodes 11 to 13 are cathodes. Materials having a small work function (Al, Ag, Li, Ca, or alloys thereof, MgAg, MgIn, AlLi, CaF 2 , or CaN) may be used when the electrodes 11 to 13 are cathodes. When the electrodes 11 to 13 are anodes, Ti, TiN, TiSi x N y , Ni, W, WSi x , WN x , WSi x N y , NbN, Mo, Cr, Pt, Zn, Sn, and In You may use the material selected from the group which consists of these, the alloy material which has one of the above-mentioned materials as a main component, the film which has the compound of these materials as a main component, or the laminated film which has such a film. Both ends of the electrodes 11 to 13 and between them are covered with an inorganic insulator 14. Here, the electrodes 11 to 13 are formed of Cr as the cathode. The electrode 20 is formed of a transparent conductive film (ITO (indium tin oxide alloy), an alloy of indium oxide and zinc oxide (In 2 O 3 -ZnO), zinc oxide (ZnO, etc.) having a high work function as an anode. . Light emitted from each light emitting element passes through the anode 20. In addition, the laminated film (MgAg, MgIn, or AlLi) and the transparent conductive film of the metallic thin film which let light pass may be used when the electrodes 11-13 are an anode and the electrode 20 is a cathode.

또한, 약 10㎛의 간격이 유지되도록 밀봉재(여기서는 도시하지 않음)에 의해 밀봉기판(30)이 부착되어 있고, 모든 발광소자는 밀폐되어 있다. 또한, 색순도를 높이기 위해, 밀봉기판(30)에는 각 화소에 대응하는 컬러필터가 설치되어 있다. 컬러필터 중, 적색의 착색층(31b)은 적색의 발광영역(10R)에 대향하여 설치되고, 녹색의 착색층(31c)은 녹색의 발광영역(10G)에 대향하여 설치되며, 청색의 착색층(31d)은 청색의 발광영역(10B)에 대향하여 설치된다. 또한, 발광영역 이외의 영역은, 컬러필터의 검은색 부분, 즉 차광부(31a)에 의해 차광되어 있다. 이때, 차광부(31a)는, 금속막(크롬 등) 또는 검은색 안료를 함유한 유기재료막으로 구성되어 있다.In addition, the sealing substrate 30 is attached by the sealing material (not shown here) so that the space | interval of about 10 micrometers is maintained, and all the light emitting elements are sealed. In addition, in order to increase the color purity, the sealing substrate 30 is provided with a color filter corresponding to each pixel. Among the color filters, the red colored layer 31b is provided to face the red light emitting region 10R, and the green colored layer 31c is provided to face the green light emitting region 10G, and the blue colored layer is provided. 31d is provided opposite to the blue light emitting region 10B. In addition, the area | region other than a light emitting area is light-shielded by the black part of a color filter, ie, the light shielding part 31a. At this time, the light shielding portion 31a is composed of a metal film (chromium or the like) or an organic material film containing a black pigment.

본 발명에서는, 컬러필터를 설치함으로써 원편광판을 불필요로 하고 있다.In this invention, the circular polarizing plate is unnecessary by providing a color filter.

또한, 도 1c는, 쇄선 B-B'으로 절단한 경우의 단면도이다. 도 1c에서도 도면부호 11a∼11c의 양단부 및 그것들의 사이는 무기절연물(14)로 덮어져 있다. 여기서는 적색을 발광하는 EL층(17)이 공통으로 되어 있는 예를 나타냈지만, 특별히 한정되지 않고, 동일한 색을 발광하는 화소마다 EL층을 형성해도 된다.1C is sectional drawing when it cuts by the broken line BB '. Also in FIG. 1C, the both ends and 11 between them are covered with the inorganic insulator 14. Although the example which the EL layer 17 which emits red light in common is shown here, it is not specifically limited, You may form an EL layer for every pixel which emits the same color.

여기서, 발광영역(10R, 10G, 10B)에서의 발광휘도와 인가되는 전압과의 관계와, 적층부(21∼23)에서의 발광휘도와 인가되는 전압과의 관계를 비교하는 실험을 행하고, 그 결과를 도 2d에 나타낸다.Here, an experiment is performed to compare the relationship between the luminance of light emitted from the light emitting regions 10R, 10G, and 10B and the voltage applied thereto, and the relationship between the luminance of light emitted from the stacked parts 21 to 23 and the voltage applied thereto. The results are shown in Figure 2d.

도 2d는, 횡축이 전압(V), 종축이 휘도(cd/m2)의 관계를 나타낸 그래프이다. 도 2d중, 원형 표시로 나타낸 데이터는, 양극과, 유기발광층과, 음극을 합쳐서 3층으로 구성되는 발광소자의 전압과 휘도의 관계를 나타낸 것이다. 또한 사각형 표시로 나타낸 데이터는, 양극과, 제 1 유기발광층과, 제 2 유기발광층과, 음극을 합쳐서 4층으로 구성되는 발광소자의 전압과 휘도의 관계를 나타낸 것이다. 여기서, 유기발광층은, 발광층과, 정공수송층(HTL)과, 정공주입층(HIL)이 적층된 구조로 한다. 요컨대, 도 2d중, 사각형 표시로 나타낸 데이터는, 도 2a에 나타낸 적층구조, 즉, 양극과, 제 1 유기발광층(제 1 발광층, 제 1 정공수송층, 제 1 정공주입층)과, 제 2 유기발광층(제 2 발광층, 제 2 정공수송층, 제 2 정공주입층)과, 음극이 적층된 발광소자의 전압과 휘도의 관계를 나타낸 그래프이다.2D is a graph showing the relationship between the horizontal axis of the voltage (V) and the vertical axis of the luminance (cd / m 2 ). In Fig. 2D, the data shown by the circular display shows the relationship between the voltage and the luminance of the light emitting element composed of three layers of the anode, the organic light emitting layer, and the cathode. In addition, the data shown by the square display shows the relationship between the voltage and the luminance of the light emitting element composed of four layers of the anode, the first organic light emitting layer, the second organic light emitting layer, and the cathode. The organic light emitting layer has a structure in which a light emitting layer, a hole transport layer (HTL), and a hole injection layer (HIL) are stacked. In other words, in FIG. 2D, the data indicated by the square display is the laminated structure shown in FIG. 2A, that is, the anode, the first organic light emitting layer (first light emitting layer, first hole transport layer, first hole injection layer), and second organic. It is a graph showing the relationship between voltage and luminance of a light emitting device in which a light emitting layer (a second light emitting layer, a second hole transport layer, a second hole injection layer) and a cathode are stacked.

도 2d에 나타낸 바와 같이, 양극과, 2층의 유기발광층과, 음극과 합쳐서 4층으로 구성되는 발광소자로부터 발생하는 빛의 휘도는, 도 2c에 나타낸 적층구조, 즉, 양극과, 유기발광층과, 음극을 합쳐서 3층으로 구성되는 발광소자로부터 발생하는 빛의 휘도와 비교하면, 약 4자리수 떨어지고 있다. 이것은, 유기발광층을 2층 겹치게 하면, 역방향 다이오드가 형성되므로, 전류가 흐르기 어렵게 되기 때문이라 예상할 수 있다. 또한, 막두께가 두꺼워지므로, 저항이 커지고, 전류가 흐르기 어 렵게 되기 때문이라 예상할 수 있다.As shown in FIG. 2D, the luminance of light generated from a light emitting element composed of four layers in combination with an anode, two organic light emitting layers, and a cathode has a laminated structure shown in FIG. 2C, that is, an anode, an organic light emitting layer, When compared with the luminance of light generated from the light emitting element composed of three layers by combining the cathodes, the order of magnitude decreases by about four digits. This is because the reverse diode is formed when two layers of the organic light emitting layer are overlapped, and thus, it is expected that the current is difficult to flow. In addition, since the film thickness becomes thick, it can be expected that the resistance becomes large and the current hardly flows.

도 1a∼도 1c와 대응시켜 생각하면, 발광영역(10R, 10G, 10B)에서의 발광휘도는, 도 2c에 나타낸 적층구조의 휘도이고, 적층부(21∼23)에서의 발광휘도는, 도 2a에 나타낸 적층구조의 휘도라 볼 수 있으므로, 적층부(21∼23)에서의 발광휘도는, 발광영역(10R, 10G, 10B)에서의 발광휘도의 약 1000분의 1이 된다.1A to 1C, the light emission luminance in the light emitting regions 10R, 10G, and 10B is the luminance of the laminated structure shown in FIG. 2C, and the light emission luminance in the laminates 21 to 23 is shown in FIG. Since the luminance of the laminated structure shown in 2a can be seen, the luminance of luminance in the laminated portions 21 to 23 is about one thousandth of the luminance of luminance in the emission regions 10R, 10G, and 10B.

또한, 유기발광층중, 적어도 1층, 예컨대 정공주입층을 공통으로 하여, 그 위에 제 1 유기발광층과, 제 2 유기발광층을 일부 겹치게 해도 된다. 정공주입층을 공통으로한 도 2b에 나타낸 적층구조, 즉, 양극과, 제 1 유기발광층(제 1 발광층, 제 1 정공수송층)과, 제 2 유기발광층(제 2 발광층, 제 2 정공수송층, 제 1 정공주입층)과, 음극이 적층된 발광소자의 전압과 휘도의 관계를 측정한 경우에서도, 도 2a에 나타낸 적층구조와 동일한 결과를 얻을 수 있었다.In addition, at least one layer, such as a hole injection layer, may be common among the organic light emitting layers, and the first organic light emitting layer and the second organic light emitting layer may be partially overlapped thereon. The laminated structure shown in FIG. 2B having the hole injection layer in common, that is, the anode, the first organic light emitting layer (the first light emitting layer, the first hole transport layer), and the second organic light emitting layer (the second light emitting layer, the second hole transport layer, the first) 1 hole injection layer) and the relationship between the voltage and the brightness of the light emitting element in which the cathode was laminated, the same results as in the lamination structure shown in Fig. 2A were obtained.

또한, 도 1a∼도 1c와 구성이 일부 다른 예를 도 3a∼도 3c에 나타낸다. 또한, 간략화를 위해, 도 3a∼도 3c에서, 도 1a∼도 1c와 동일한 부분은, 동일한 부호를 사용한다.3A to 3C show examples in which the configuration is different from those in FIGS. 1A to 1C. In addition, for the sake of simplicity, in Figs. 3A to 3C, the same parts as those of Figs. 1A to 1C use the same reference numerals.

도 3a에 나타낸 바와 같이, 유기수지로 이루어진 뱅크(25)를 발광영역 10R과 발광영역 10G와의 사이 및, 발광영역 10G와 발광영역 10B와의 사이에 설치한 예이다. 이와 같은 뱅크(25)를 형성하면, 패터닝 정밀도에 의하지만, 필연적으로 발광영역(10G)과 발광영역(10B)과의 사이를 좁게하는 것이 곤란하게 된다. 많은 경우, 이 뱅크를 각 화소마다의 주위에 설치하고 있었지만, 도 3a∼도 3c에서는, 화소열마다 뱅크를 설치하는 구성으로 한다.As shown in Fig. 3A, the bank 25 made of organic resin is provided between the light emitting region 10R and the light emitting region 10G, and between the light emitting region 10G and the light emitting region 10B. If such a bank 25 is formed, it is difficult to narrow the gap between the light emitting region 10G and the light emitting region 10B although it depends on the patterning accuracy. In many cases, this bank is provided around each pixel. However, in Figs. 3A to 3C, a bank is provided for each pixel column.

도 1a∼도 1c에서는, 뱅크를 설치하지 않으므로, 각 발광영역 사이의 간격을 좁게 할 수 있고, 고선명의 발광장치를 실현할 수 있다.In Figs. 1A to 1C, since no bank is provided, the interval between each light emitting area can be narrowed, and a high definition light emitting device can be realized.

또한, 도 1a∼도 1c 및 도 3a∼도 3c에서, 신뢰성을 높이기 위해 보호막(33)이 형성되어 있다. 이 보호막(33)은 질화실리콘 또는 질화산화실리콘을 주성분으로 하는 절연막이다. 이 보호막(33)의 막응력을 완화하기 위해, 보호막을 형성하기 전에 버퍼층(32)을 형성한다. 이 버퍼층(32)은, DC방식의 스퍼터링장치, RF방식의 스퍼터링장치, 원격 플라즈마법을 사용한 막형성장치를 사용하여 형성되는 산화실리콘 또는 산화질화실리콘을 주성분으로 하는 절연막으로 형성하면 된다. 또한, 도 1a∼도 1c 및 도 3a∼도 3c에서, 보호막에 발광을 통과시키기 위한, 보호막의 막두께는, 가능한 한 얇게 하는 것이 바람직하다.1A-1C and 3A-3C, the protective film 33 is formed in order to improve reliability. This protective film 33 is an insulating film mainly composed of silicon nitride or silicon nitride oxide. In order to alleviate the film stress of the protective film 33, the buffer layer 32 is formed before forming the protective film. The buffer layer 32 may be formed of an insulating film mainly composed of silicon oxide or silicon oxynitride formed using a DC sputtering apparatus, an RF sputtering apparatus, or a film forming apparatus using a remote plasma method. 1A to 1C and 3A to 3C, the thickness of the protective film for allowing light emission to pass through the protective film is preferably as thin as possible.

또한, 도 1a∼도 1c 및 도 3a∼도 3c에서, 음극 또는 양극으로서, 투명도전막(대표적으로는 ITO)을 사용하고 있고, 투명도전막으로 이루어진 막에 접하여 보호막(33)을 형성하고자 하는 경우, 투명도전막에 포함되는 불순물(In, Sn, Zn 등)이 보호막으로 혼입할 우려가 있지만, 버퍼층(32)을 사이에 형성함으로써 보호막으로의 불순물 혼입을 방지할 수도 있다.1A to 1C and 3A to 3C, when a transparent conductive film (typically ITO) is used as a cathode or an anode, and a protective film 33 is to be formed in contact with a film made of a transparent conductive film, Although impurities (In, Sn, Zn, etc.) contained in the transparent conductive film may be mixed into the protective film, the impurity mixing into the protective film can be prevented by forming the buffer layer 32 therebetween.

또한, 도 1a∼도 1c 및 도 3a∼도 3c에서는, EL층으로부터 보호막을 통과시켜 밀봉기판으로 향하는 방향으로 발광시키는 구성을 나타냈지만, 상기 구성에 한정되지 않는 것은 말할 필요도 없다. 예컨대, EL층으로부터 층간절연막을 통과시키는 방향으로 발광시켜도 되고, 그 경우는, TFT가 설치되어 있는 기판에 컬러필터를 적절히 설치하면 된다.1A to 1C and FIGS. 3A to 3C show a configuration in which the protective film passes through the EL layer to emit light in a direction toward the sealing substrate, but needless to say, the configuration is not limited to the above configuration. For example, light may be emitted from the EL layer in the direction of passing the interlayer insulating film. In that case, the color filter may be appropriately provided on the substrate on which the TFT is provided.

(실시형태 2)(Embodiment 2)

여기서는, 버퍼층과 보호막에 대하여, 도 5a 및 도 5b를 사용하여 설명한다.Here, the buffer layer and the protective film will be described with reference to FIGS. 5A and 5B.

도 5a는, 도면에서 화살표 방향으로 발광시키는 경우의 적층구조의 일례를 나타낸 모식도이다. 도 5a에서, 도면부호 200은 음극(혹은 양극), 201은 EL층, 202는 양극(혹은 음극), 203은 응력 완화층(버퍼층), 204는 보호막이다. 도면에서의 화살표 방향으로 발광시키는 경우, 전극(202)으로서, 투광성을 갖는 재료 또는 매우 얇은 금속막, 혹은 그것들의 적층을 사용한다.5A is a schematic diagram illustrating an example of a laminated structure in the case where light is emitted in the direction of the arrow in the drawing. In Fig. 5A, reference numeral 200 denotes a cathode (or anode), 201 denotes an EL layer, 202 denotes an anode (or cathode), 203 denotes a stress relaxation layer (buffer layer), and 204 denotes a protective film. In the case of emitting light in the direction of the arrow in the drawing, as the electrode 202, a light-transmitting material, a very thin metal film, or a stack thereof is used.

보호막(204)은, 스퍼터링법에 의해 얻을 수 있는 질화실리콘 또는 질화산화실리콘을 주성분으로 하는 절연막을 사용하면 된다. 실리콘 타겟을 사용하여, 질소와 아르곤을 포함하는 분위기에서 형성하면, 질화실리콘막을 얻을 수 있다. 또한, 질화실리콘 타겟을 사용해도 된다. 이 보호막(204)의 막응력을 완화하기 위해, 보호막을 형성하기 전에 버퍼층(203)을 형성한다. 이 버퍼층(203)은, DC방식의 스퍼터링장치, RF방식의 스퍼터링 장치, 원격 플라즈마법을 사용한 막형성장치를 사용하여 형성되는 산화실리콘 또는 산화질화실리콘을 주성분으로 하는 절연막으로 형성하면 된다. 스퍼터링 장치를 사용하는 경우, 예컨대, 실리콘 타겟을 사용하여, 산소와 아르곤을 포함하는 분위기, 혹은 질소와 산소와 아르곤을 포함하는 분위기로 형성하면 된다. 또한, 보호막에 발광을 통과시키기 위한, 보호막의 막 두께는, 가능한 한 얇게 하는 것이 바람직하다.As the protective film 204, an insulating film mainly composed of silicon nitride or silicon nitride oxide obtained by the sputtering method may be used. When the silicon target is used and formed in an atmosphere containing nitrogen and argon, a silicon nitride film can be obtained. In addition, a silicon nitride target may be used. In order to alleviate the film stress of the protective film 204, the buffer layer 203 is formed before forming the protective film. The buffer layer 203 may be formed of an insulating film mainly composed of silicon oxide or silicon oxynitride formed using a DC sputtering apparatus, an RF sputtering apparatus, or a film forming apparatus using a remote plasma method. When using a sputtering apparatus, what is necessary is just to form in the atmosphere containing oxygen and argon, or the atmosphere containing nitrogen, oxygen, and argon using a silicon target, for example. Moreover, it is preferable to make the film thickness of a protective film as thin as possible for allowing light emission to pass through a protective film.

이와 같은 구성으로 함으로써, 발광소자를 보호할 수 있으므로, 고신뢰성을 얻을 수 있다.By setting it as such a structure, since a light emitting element can be protected, high reliability can be obtained.

도 5b는, 도면에서의 화살표 방향으로 발광시키는 경우의 적층구조의 일례를 나타낸 모식도이다. 도 5b에서, 도면부호 300은 음극(혹은 양극), 301은 EL층, 302는 양극(혹은 음극), 303은 응력 완화층(버퍼층), 304는 보호막이다.FIG. 5B is a schematic diagram illustrating an example of a laminated structure in the case of emitting light in the arrow direction in the drawing. FIG. In Fig. 5B, reference numeral 300 denotes a cathode (or anode), 301 denotes an EL layer, 302 denotes an anode (or cathode), 303 denotes a stress relaxation layer (buffer layer), and 304 denotes a protective film.

도 5a의 구조와 동일하게, 발광소자를 보호할 수 있으므로, 고신뢰성을 얻을 수 있다.As in the structure of FIG. 5A, the light emitting device can be protected, and thus high reliability can be obtained.

또한, 도 5a의 적층구조와, 도 5b의 적층구조를 나누어 만드는 것이 가능한 제조장치(멀티 챔버방식)의 일례를 도 4에 나타낸다.4A shows an example of a manufacturing apparatus (multi-chamber method) capable of dividing the lamination structure of FIG. 5A and the lamination structure of FIG. 5B.

도 4에서, 도면부호 100a∼100k, 100m∼100u는 게이트, 101, 119는 수수(delivery)실, 102, 104a, 107, 108, 111, 114는 반송실, 105, 106R, 106B, 106G, 109, 110, 112, 113은 막형성실, 103은 사전 처리실, 117a, 117b는 밀봉기판 로드실, 115는 디스펜서실, 116은 밀봉실, 118은 자외선 조사실이다.In Fig. 4, reference numerals 100a to 100k, 100m to 100u are gates, 101 and 119 are delivery chambers, 102, 104a, 107, 108, 111 and 114 are transfer chambers, 105, 106R, 106B, 106G and 109. 110, 112, and 113 are film forming chambers, 103 are pre-processing chambers, 117a and 117b are sealed substrate load chambers, 115 are dispenser chambers, 116 are sealed chambers, and 118 are ultraviolet irradiation chambers.

이하, 미리 TFT 및 음극이 설치된 기판을 도 4에 나타낸 제조장치에 반입하고, 도 5a에 나타낸 적층구조를 형성하는 순서를 나타낸다.Hereinafter, the procedure in which the board | substrate with which TFT and the cathode were installed previously is carried in to the manufacturing apparatus shown in FIG. 4, and the laminated structure shown in FIG. 5A is formed.

우선, 수수실(101)에 TFT 및 음극(200)이 설치된 기판을 세트한다. 이어서, 수수실(101)에 연결된 반송실(102)에 반송한다. 미리, 반송실내에는 최후의 수분이나 산소가 존재하지 않도록, 진공 배기한 후, 불활성가스를 도입하여 대기압으로 두는 것이 바람직하다First, the board | substrate with which TFT and the cathode 200 were provided in the receiving chamber 101 is set. Subsequently, it conveys to the conveyance room 102 connected to the delivery room 101. It is preferable to evacuate in advance so that the last moisture or oxygen does not exist in a conveyance chamber, and to introduce an inert gas and put it at atmospheric pressure beforehand.

또한, 반송실(102)에는, 반송실내를 진공으로 하는 진공배기 처리실과 연결되어 있다. 진공배기 처리실로서는, 자기부상형의 터보분자펌프, 크라이오(cryo) 펌프, 또는 드라이펌프가 구비되어 있다. 이것에 의해 반송실의 도달진공도를 10-5∼10-6Pa로 하는 것이 가능하고, 또한 펌프측 및 배기계에서의 불순물의 역확산을 제어할 수 있다. 장치 내부에 불순물이 도입되는 것을 막기 위해, 도입하는 가스로서는, 질소나 희가스 등의 불활성 가스를 사용한다. 장치 내부에 도입되는 이들 가스는 장치내에 도입되기 전에 가스 정제기에 의해 고순도화된 것을 사용한다. 따라서, 가스가 고순도화된 후에 막형성장치에 도입되도록 가스정제기를 구비해 놓을 필요가 있다. 이것에 의해, 가스 중에 포함되는 산소나 물, 그 밖의 불순물을 미리 제거할 수 있으므로, 장치 내부에 이들 불순물이 도입되는 것을 방지할 수 있다.Moreover, the conveyance chamber 102 is connected with the vacuum exhaust process chamber which makes the inside of a conveyance chamber a vacuum. As the vacuum exhaust treatment chamber, a magnetic levitation turbomolecular pump, a cryo pump, or a dry pump is provided. As a result, it is possible to set the attained vacuum degree of the transfer chamber to 10 -5 to 10 -6 Pa, and to control the back diffusion of impurities in the pump side and the exhaust system. In order to prevent impurities from being introduced into the apparatus, an inert gas such as nitrogen or a rare gas is used as the gas to be introduced. These gases introduced inside the apparatus use those that have been purified by a gas purifier before they are introduced into the apparatus. Therefore, it is necessary to provide a gas purifier so that the gas is introduced into the film forming apparatus after the gas has been highly purified. As a result, since oxygen, water, and other impurities contained in the gas can be removed in advance, the introduction of these impurities into the device can be prevented.

또한, 기판에 포함되는 수분이나 그 밖의 가스를 제거하기 위해, 탈기를 위한 어닐링을 진공 중에서 행하는 것이 바람직하고, 반송실(102)에 연결된 사전 처리실(103)에 반송하고, 거기서 어닐링을 행하면 된다. 또한, 음극의 표면을 클리닝할 필요가 있으면, 반송실(102)에 연결된 사전 처리실(103)에 반송하고, 거기서 클리닝을 행하면 된다.Moreover, in order to remove moisture and other gas contained in a board | substrate, it is preferable to perform annealing for degassing in vacuum, and may convey to the preprocessing chamber 103 connected to the conveyance chamber 102, and annealing there. In addition, if it is necessary to clean the surface of a cathode, it is good to convey to the preprocessing chamber 103 connected to the conveyance chamber 102, and to clean there.

이어서, 대기에 노출시키지 않고, 반송실(102)로부터 반송실(104)로 기판(104c)을 반송한 후, 반송기구(104b)에 의해, 막형성실(106R)에 반송하고, 음극(200)상에 적색 발광하는 EL층을 적절히 형성한다. 여기서는 증착에 의해 형성하는 예를 나타낸다. 막형성실(106R)에는, 기판의 피막형성면을 하향으로 하여 세트한다. 이때, 기판을 반입하기 전에 막형성실 내는 진공 배기해 두는 것이 바람직하다.Subsequently, after conveying the board | substrate 104c from the conveyance chamber 102 to the conveyance chamber 104, without exposing to air | atmosphere, it conveys to the film formation chamber 106R by the conveyance mechanism 104b, and the cathode 200 is carried out. The EL layer emitting red light is appropriately formed on the? Here, the example formed by vapor deposition is shown. In the film forming chamber 106R, the film forming surface of the substrate is set downward. At this time, it is preferable to evacuate the inside of the film formation chamber before carrying in a board | substrate.

예컨대, 진공도가 5×10-3Torr(0.665Pa) 이하, 바람직하게는 10-4∼10-6Pa까지 진공배기된 막형성실(106R)에서 증착을 행한다. 증착시, 미리, 저항가열에 의해 유기화합물은 기화되어 있고, 증착시에 셔터(도시하지 않음)가 개방함으로써 기판의 방향으로 비산한다. 기화된 유기화합물은, 위쪽으로 비산하고, 금속마스크(도시하지 않음)에 설치된 개구부(도시하지 않음)를 통해 기판에 증착된다. 또한, 증착시, 기판을 가열하는 수단에 의해 기판의 온도(T1)는, 50∼200℃, 바람직하게는 65∼150℃로 한다.For example, vapor deposition is performed in the film forming chamber 106R having a vacuum degree of 5 × 10 -3 Torr (0.665 Pa) or less, preferably 10 −4 to 10 −6 Pa. At the time of vapor deposition, the organic compound is vaporized by resistance heating in advance, and the shutter (not shown) is opened at the time of vapor deposition to scatter in the direction of the substrate. The vaporized organic compound is scattered upward and deposited on the substrate through an opening (not shown) provided in a metal mask (not shown). Further, the temperature (T 1) of the substrate by a means for heating the vapor deposition, the substrate is preferably, 50~200 ℃, is to be 65~150 ℃.

풀 컬러로 하기 위해, 3종류의 EL층을 형성하는 경우에는, 막형성실(106R)에서 막형성한 후, 순차로, 각 막형성실(106G, 106B)에서 막형성을 행하여 형성하면 된다.In order to make full color, when forming three types of EL layers, it is good to form in a film formation chamber 106R, and to form in order by carrying out film formation in each film formation chamber 106G, 106B sequentially.

음극(200)상에 원하는 EL층(201)을 얻었으면, 이어서, 대기에 노출하지 않고, 반송실 104로부터 반송실 107로 기판을 반송한 후, 대기에 노출하지 않고, 반송실 107로부터 반송실 108로 기판을 반송한다.After the desired EL layer 201 is obtained on the cathode 200, the substrate is conveyed from the transfer chamber 104 to the transfer chamber 107 without being exposed to the atmosphere. The substrate is conveyed to 108.

이어서, 반송실(108)내에 설치되어 있는 반송기구에 의해, 막형성실(109)에 반송하고, EL층(201)상에 투명도전막으로 이루어진 양극(202)을 적절히 형성한다. 여기서는, 막형성실(109)내에, 복수의 타겟이 설치되어 있고, 투명도전 재료로 이루어진 타겟과, 실리콘으로 이루어진 타겟을 적어도 가지고 있는 스퍼터링 장치로 한다. 따라서, 동일 챔버에서 양극(202)과 응력 완화층(203)을 형성할 수 있다. 또한, 응력 완화층(203)을 형성하는 전용의 막형성실을 별도로 설치해도 되며, 그 경 우, 스퍼터링 장치(RF방식 또는 DC방식), 혹은 원격 플라즈마법을 사용한 장치를 사용하면 된다.Next, the conveyance mechanism provided in the conveyance chamber 108 conveys it to the film formation chamber 109, and forms the anode 202 which consists of a transparent conductive film on EL layer 201 suitably. In this case, a plurality of targets are provided in the film formation chamber 109, and a sputtering apparatus having at least a target made of a transparent conductive material and a target made of silicon. Accordingly, the anode 202 and the stress relaxation layer 203 may be formed in the same chamber. In addition, a dedicated film forming chamber for forming the stress relaxation layer 203 may be separately provided. In that case, a sputtering apparatus (RF method or DC method) or a device using a remote plasma method may be used.

이어서, 대기에 노출하지 않고, 반송실(108)로부터 막형성실(113)로 반송하여 응력 완화층(203)상에 보호막(204)을 형성한다. 여기서는, 막형성실(113)내에, 실리콘으로 이루어진 타겟 또는 질화실리콘으로 이루어진 타겟을 구비한 스퍼터링장치로 한다. 막형성실 분위기를 질소분위기 또는 질소와 아르곤을 포함하는 분위기로 함으로써 질화실리콘막을 형성할 수 있다.Subsequently, the protective film 204 is formed on the stress relaxation layer 203 by conveying from the conveyance chamber 108 to the film formation chamber 113, without exposing to air. Here, a sputtering apparatus having a target made of silicon or a target made of silicon nitride is provided in the film forming chamber 113. The silicon nitride film can be formed by setting the atmosphere of the film formation chamber to a nitrogen atmosphere or an atmosphere containing nitrogen and argon.

이상의 공정에서 기판상에 보호막 및 응력 완화층으로 덮인 발광소자가 형성된다.In the above process, the light emitting element covered with the protective film and the stress relaxation layer is formed on the substrate.

이어서, 발광소자가 형성된 기판을 대기에 노출하지 않고, 반송실(108)로부터 반송실(111)로 반송하고, 또한 반송실(111)로부터 반송실(114)로 반송한다.Subsequently, the board | substrate with a light emitting element is conveyed from the conveyance chamber 108 to the conveyance chamber 111, and also conveys from the conveyance chamber 111 to the conveyance chamber 114, without exposing to the atmosphere.

이어서, 발광소자가 형성된 기판을 반송실(114)로부터 밀봉실(116)로 반송한다. 또한, 밀봉실(116)에는, 밀봉재가 설치된 밀봉기판을 준비해 두는 것이 바람직하다.Next, the board | substrate with a light emitting element is conveyed from the conveyance chamber 114 to the sealing chamber 116. In the sealing chamber 116, it is preferable to prepare a sealing substrate provided with a sealing material.

밀봉기판은, 밀봉기판 로드실(117a, 117b)에서 외부로부터 세트된다. 또한, 수분 등의 불순물을 제거하기 위해 미리 진공 중에서 어닐링, 예컨대, 밀봉기판 로드실(117a, 117b)내에서 어닐링을 행하는 것이 바람직하다. 그리고, 밀봉기판에 밀봉재를 형성하는 경우에는, 반송실(108)을 대기압으로 한 후, 밀봉기판을 밀봉기판 로드실에서 디스펜서실(115)에 반송하고, 발광소자가 설치된 기판과 접합하기 위한 밀봉재를 형성하고, 밀봉재를 형성한 밀봉기판을 밀봉실(116)에 반송한다.The sealing substrate is set from the outside in the sealing substrate rod chambers 117a and 117b. Further, in order to remove impurities such as moisture, it is preferable to perform annealing in advance in vacuum, for example, in the sealed substrate load chambers 117a and 117b. And when forming a sealing material in a sealing substrate, after making the conveyance chamber 108 into atmospheric pressure, the sealing substrate is conveyed from the sealing substrate load chamber to the dispenser chamber 115, and the sealing material for joining with the board | substrate with which the light emitting element was provided. Is formed and the sealing substrate on which the sealing material is formed is conveyed to the sealing chamber 116.

이어서, 진공 또는 불활성 분위기 중에서, 밀봉재가 설치된 밀봉기판과, 발광소자가 형성된 기판을 접합한다. 이때, 여기서는, 밀봉기판에 밀봉재를 형성한 예를 나타냈지만, 특별히 한정되지 않고, 발광소자가 형성된 기판에 밀봉재를 형성해도 된다.Subsequently, the sealing substrate provided with the sealing material and the substrate on which the light emitting element is formed are bonded together in a vacuum or inert atmosphere. In this case, an example in which a sealing material is formed on the sealing substrate is shown here, but is not particularly limited, and a sealing material may be formed on the substrate on which the light emitting element is formed.

이어서, 접합한 쌍의 기판을 반송실(114)로부터 자외선 조사실(118)로 반송한다. 이어서, 자외선 조사실(118)에서 UV광을 조사하여 밀봉재를 경화시킨다. 이때, 여기서는 밀봉재로서 자외선 경화수지를 사용했지만, 접착재이면, 특별히 한정되지 않는다.Next, the bonded pair of substrates is conveyed from the transfer chamber 114 to the ultraviolet irradiation chamber 118. Subsequently, UV light is irradiated from the ultraviolet irradiation chamber 118 to cure the sealing material. Under the present circumstances, although ultraviolet curing resin was used as a sealing material, if it is an adhesive material, it will not specifically limit.

이어서, 반송실(114)로부터 수수실(119)로 반송하여 추출한다.Subsequently, it conveys and extracts from the conveyance chamber 114 to the cultivation chamber 119.

이상과 같이, 도 4에 나타낸 제조장치를 사용함으로써 완전히 발광소자를 밀폐공간으로 봉입하기까지 외기에 노출되지 않고 끝내므로, 신뢰성이 높은 발광장치를 제조하는 것이 가능하게 된다.As described above, by using the manufacturing apparatus shown in Fig. 4, the light emitting device is finished without being exposed to the outside until the light emitting element is completely enclosed in the sealed space, thereby making it possible to manufacture a highly reliable light emitting device.

이때, 인라인 방식의 막 형성장치로 하는 것도 가능하다.At this time, it is also possible to set it as the in-line type film forming apparatus.

이하, 미리 TFT 및 양극이 설치된 기판을 도 4에 나타낸 제조장치에 반입하고, 도 5b에 나타낸 적층구조를 형성하는 순서를 나타낸다.Hereinafter, the procedure in which the board | substrate with which TFT and anode were installed previously was carried in to the manufacturing apparatus shown in FIG. 4, and the laminated structure shown in FIG. 5B is formed.

우선, 수수실(101)에 TFT 및 양극(300)이 설치된 기판을 세트한다. 이어서 수수실(101)에 연결된 반송실(102)에 반송한다. 미리, 반송실내에는 최후의 수분이나 산소가 존재하지 않도록, 진공 배기한 후, 불활성 가스를 도입하여 대기압으로 해 두는 것이 바람직하다. 양극(300)을 형성하는 재료는, 투명도전성 재료가 사용되고, 인듐 주석화합물이나 산화아연 등을 사용할 수 있다. 이어서, 반입실(102)에 연결된 사전 처리실(103)에 반송한다. 이 사전 처리실에서는, 양극 표면의 클리닝이나 산화처리나 가열처리 등을 행하면 된다. 양극표면의 클리닝으로서는, 진공 중에서의 자외선조사, 또는 산소 플라즈마 처리를 행하여, 양극표면을 클리닝한다. 또한, 산화처리로서는, 100∼120℃로 가열하면서, 산소를 포함하는 분위기 중에서 자외선을 조사하면 되며, 양극이 ITO와 같은 산화물인 경우에 유효하다. 또한, 가열처리로서는, 진공 중에서 기판이 견딜 수 있는 50℃ 이상의 가열온도, 바람직하게는 65∼150℃의 가열을 행하면 되고, 기판에 부착된 산소나 수분 등의 불순물이나, 기판상에 형성한 막중의 산소나 수분 등의 불순물을 제거한다. 특히, EL재료는, 산소나 물 등의 불순물에 의해 열화를 받기 쉬우므로, 증착전에 진공 중에서 가열하는 것이 유효하다.First, the board | substrate with which TFT and the anode 300 were provided in the receiving chamber 101 is set. Subsequently, it conveys to the conveyance room 102 connected to the delivery room 101. It is preferable to introduce | transduce an inert gas and make it atmospheric pressure after evacuating so that last water and oxygen may not exist in a conveyance chamber beforehand. As the material for forming the anode 300, a transparent conductive material is used, and an indium tin compound, zinc oxide, or the like can be used. Next, it conveys to the preprocessing chamber 103 connected to the carrying-in chamber 102. In this pretreatment chamber, the surface of the anode may be cleaned, oxidized or heated. As the cleaning of the anode surface, ultraviolet irradiation in a vacuum or oxygen plasma treatment is performed to clean the anode surface. In addition, as an oxidation process, ultraviolet-ray may be irradiated in the atmosphere containing oxygen, heating at 100-120 degreeC, and it is effective when an anode is an oxide like ITO. The heat treatment may be performed at a heating temperature of 50 ° C. or higher, preferably from 65 ° C. to 150 ° C., which the substrate can withstand in a vacuum, and includes impurities such as oxygen and moisture attached to the substrate, and a film formed on the substrate. Remove impurities such as oxygen and moisture. In particular, EL materials are susceptible to deterioration due to impurities such as oxygen and water, and therefore, it is effective to heat them in vacuum before vapor deposition.

이어서, 대기에 노출하지 않고, 반송실 102로부터 반송실 104로 기판(104c)을 반송한 후, 반송기구(104b)에 의해, 막형성실(105)에 반송하고, 양극(300)상에 EL층의 1층인 정공 주입층 또는 정공 수송층 등을 적절히 형성한다. 여기서는 증착에 의해 형성하는 예를 나타낸다. 막형성실(105)에는, 기판의 피막형성면을 하향으로 하여 세트한다. 이때, 기판을 반입하기 전에 막형성실 내는 진공배기해 두는 것이 바람직하다.Subsequently, after conveying the board | substrate 104c from the conveyance chamber 102 to the conveyance chamber 104, without exposing to air | atmosphere, it conveys to the film formation chamber 105 by the conveyance mechanism 104b, and is carried out on the anode 300 by EL. A hole injection layer or a hole transporting layer, which is one layer of the layer, is appropriately formed. Here, the example formed by vapor deposition is shown. In the film formation chamber 105, the film formation surface of a board | substrate is set downward. At this time, it is preferable to evacuate the inside of the film formation chamber before carrying in a board | substrate.

이어서, 대기에 노출하지 않고, 반송기구(104b)에 의해, 막형성실(106R)에 반송하고, 정공주입층 또는 정공수송층상에 적색발광하는 EL층을 적절히 형성한다.Subsequently, without conveying to air, the conveyance mechanism 104b conveys to the film formation chamber 106R, and forms the EL layer which red-emits on a positive hole injection layer or a positive hole transport layer suitably.

풀 컬러로 하기 위해, 3종류의 EL층을 형성하는 경우에는, 막형성실(106R)에서 막형성한 후, 순차로, 각 막형성실(106G, 106B)에서 막형성을 행하여 형성하면 된다.In order to make full color, when forming three types of EL layers, it is good to form in a film formation chamber 106R, and to form in order by carrying out film formation in each film formation chamber 106G, 106B sequentially.

양극(300)상에 원하는 EL층(301)을 형성한 후, 대기에 노출하지 않고, 반송실 104로부터 반송실 107로 기판을 반송한다. 또한, 그 후, 대기에 노출하지 않고, 반송실 107로부터 반송실 108로 기판을 반송한다.After forming the desired EL layer 301 on the anode 300, the substrate is conveyed from the transfer chamber 104 to the transfer chamber 107 without being exposed to the atmosphere. Moreover, after that, a board | substrate is conveyed from the conveyance chamber 107 to the conveyance chamber 108, without exposing to air | atmosphere.

이어서, 반송실(108)내에 설치되어 있는 반송기구에 의해, 막형성실 110 또는 112에 반송하고, EL층(301)상에 금속재료로 이루어진 음극(302)을 적절히 형성한다. 여기서는, 막형성실 111은 증착장치 또는 스퍼터링 장치로 한다.Next, the conveyance mechanism provided in the conveyance chamber 108 conveys it to the film formation chamber 110 or 112, and forms the cathode 302 which consists of metal materials on the EL layer 301 suitably. Here, the film formation chamber 111 is a vapor deposition apparatus or a sputtering apparatus.

이어서, 대기에 노출하지 않고, 반송실 108로부터 막형성실 113으로 반송하여 응력완화층(303) 및 보호막(304)을 형성한다. 여기서는, 막형성실(113)내에, 실리콘으로 이루어진 타겟 또는 질화실리콘으로 이루어진 타겟 또는 산화실리콘을 구비한 스퍼터링 장치로 한다. 막형성실 분위기를 질소분위기, 또는 질소와 아르곤을 포함하는 분위기, 또는 산소와 질소와 아르곤을 포함하는 분위기로 함으로써 산화실리콘막, 산화질화실리콘막, 또는 질화실리콘막을 형성할 수 있다.Subsequently, the stress relaxation layer 303 and the protective film 304 are formed by conveying from the conveyance chamber 108 to the film formation chamber 113, without exposing to air. Here, a sputtering apparatus is provided in the film forming chamber 113 with a target made of silicon or a target made of silicon nitride or silicon oxide. A silicon oxide film, a silicon oxynitride film, or a silicon nitride film can be formed by setting the atmosphere of the film forming chamber to a nitrogen atmosphere, an atmosphere containing nitrogen and argon, or an atmosphere containing oxygen, nitrogen and argon.

이상의 공정에서 기판상에 보호막 및 응력 완화층으로 덮인 발광소자가 형성된다.In the above process, the light emitting element covered with the protective film and the stress relaxation layer is formed on the substrate.

이후의 공정은, 도 5a에 나타낸 적층구조를 형성하는 순서와 동일하므로, 여기서는 설명을 생략한다.Since the subsequent steps are the same as the procedure for forming the laminated structure shown in Fig. 5A, the description is omitted here.

이와 같이, 도 4에 나타낸 제조장치를 사용하면, 도 5a에 나타낸 적층구조와, 도 5b에 나타낸 적층구조를 나누어 만들 수 있다.Thus, using the manufacturing apparatus shown in FIG. 4, the laminated structure shown in FIG. 5A and the laminated structure shown in FIG. 5B can be divided and created.

또한, 본 실시형태 2는, 실시형태 1과 자유롭게 조합할 수 있다.In addition, the second embodiment can be freely combined with the first embodiment.

이상의 구성으로 이루어진 본 발명에 대하여, 이하에 나타낸 실시예에서 더 상세하게 설명한다.EMBODIMENT OF THE INVENTION The present invention which consists of the above structure is demonstrated in detail in the Example shown below.

[실시예]EXAMPLE

(실시예 1)(Example 1)

본 실시예에서는, 절연표면상에 제조한 액티브 매트릭스형 발광장치에 대하여 설명한다. 도 6은, 액티브 매트릭스형 발광장치의 단면도이다. 또한, 능동소자로서 여기서는 박막트랜지스터(이하, 「TFT」라 기재)를 사용하고 있지만, MOS 트랜지스터를 사용해도 된다.In this embodiment, an active matrix light emitting device manufactured on an insulating surface will be described. 6 is a cross-sectional view of an active matrix light emitting device. In addition, although a thin film transistor (hereinafter, referred to as "TFT") is used here as an active element, you may use a MOS transistor.

또한, TFT로서 톱 게이트형 TFT(구체적으로는 플래이너형(planar) TFT)를 예시하지만, 보텀 게이트형 TFT(전형적으로는 역스태거형 TFT)를 사용하는 것도 할 수 있다.Although the top gate TFT (specifically, planar TFT) is exemplified as the TFT, a bottom gate TFT (typically an inverse staggered TFT) may be used.

본 실시예에서는, 기판(800)으로서 바륨보로실리케이트 유리, 또는 알루미늄 보로실리케이트 유리 등의 유리로 이루어진 기판, 석영기판이나 실리콘기판, 금속기판 또는 스테인레스 기판의 표면에 절연막을 형성한 것을 사용하여도 된다. 또한, 본 실시예의 처리온도에 견딜 수 있는 내열성을 갖는 플라스틱기판을 사용해도 되며, 가요성 기판을 사용해도 된다.In this embodiment, the substrate 800 may include a substrate made of glass such as barium borosilicate glass or aluminum borosilicate glass, or an insulating film formed on the surface of a quartz substrate, a silicon substrate, a metal substrate, or a stainless substrate. do. In addition, a plastic substrate having heat resistance that can withstand the processing temperature of the present embodiment may be used, or a flexible substrate may be used.

우선, 두께 0.7mm의 내열성 유리기판(기판(800))상에 플라즈마 CVD법에 의해 하지절연막의 하층(801)으로서, 플라즈마 CVD법으로 막형성온도 400℃, 원료가스 SiH4, NH3, N2O로 제조되는 산화질화실리콘막(조성비: Si=32%, O=27%, N=24%, H=17%)을 50nm(바람직하게는 10∼200nm)형성한다. 이어서, 표면을 오존수로 세정한 후, 표면의 산화막을 희불산(1/100 희석)으로 제거한다. 이어서, 하지절연막의 상층(802)으로서, 플라즈마 CVD법으로 막형성온도 400℃, 원료가스 SiH4, N2O로 제조되는 산화질화실리콘막(조성비: Si=32%, O=59%, N=7%, H=2%)을 100nm(바람직하게는 50∼200nm)의 두께로 적층형성하고, 또한 대기노출하지 않고 플라즈마 CVD법으로 막형성온도 300℃, 막형성가스 SiH4로 비정질 구조를 갖는 반도체막(여기서는 비결정질 실리콘막)을 54nm의 두께(바람직하게는 25∼200nm)로 형성한다.First, as a lower layer 801 of the base insulating film on the heat-resistant glass substrate (substrate 800) having a thickness of 0.7 mm by the plasma CVD method, the film formation temperature of 400 ° C. by the plasma CVD method, the source gas SiH 4 , NH 3 , N A silicon oxynitride film (composition ratio: Si = 32%, O = 27%, N = 24%, H = 17%) made of 2O is formed to 50 nm (preferably 10 to 200 nm). Subsequently, after washing the surface with ozone water, the oxide film on the surface is removed with dilute hydrofluoric acid (1/100 dilution). Subsequently, as an upper layer 802 of the underlying insulating film, a silicon oxynitride film made of plasma gas CVD with a film formation temperature of 400 ° C. and source gas SiH 4 , N 2 O (composition ratio: Si = 32%, O = 59%, N = 7%, H = 2%) to a thickness of 100 nm (preferably 50 to 200 nm), and the amorphous structure is formed by the film forming temperature of 300 DEG C and the film forming gas SiH 4 by plasma CVD without atmospheric exposure. A semiconductor film (here, an amorphous silicon film) is formed to have a thickness of 54 nm (preferably 25 to 200 nm).

본 실시예에서는 하지절연막을 2층 구조로서 나타냈지만, 실리콘을 주성분으로 하는 절연막의 단층막 또는 2층 이상 적층시킨 구조로서 형성해도 된다. 또한, 반도체막의 재료에 한정은 없지만, 바람직하게는 실리콘 또는 실리콘게르마늄(SiXGe1-X(X=0.0001∼0.02))합금 등을 사용하고, 공지의 수단(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법 등)에 의해 형성하면 된다. 또한, 플라즈마 CVD장치는, 웨이퍼 단위 처리식의 장치이어도 되며, 배치(batch) 처리식의 장치이어도 된다. 또한, 동일한 막형성실에서 대기에 노출하지 않고 하지 절연막과 반도체막을 연속적으로 형성해도 된다.Although the underlying insulating film is shown as a two-layer structure in this embodiment, it may be formed as a single layer film or a structure in which two or more layers of the insulating film containing silicon as a main component are laminated. The material of the semiconductor film is not limited, but is preferably a silicon or silicon germanium (Si X Ge 1-X (X = 0.0001 to 0.02)) alloy or the like, and known means (sputtering method, LPCVD method, or plasma). CVD method or the like). In addition, the plasma CVD apparatus may be a wafer processing apparatus or a batch processing apparatus. Further, the base insulating film and the semiconductor film may be continuously formed in the same film forming chamber without being exposed to the atmosphere.

이어서, 비정질 구조를 갖는 반도체막의 표면을 세정한 후, 오존수로 표면에 약 2nm의 매우 얇은 산화막을 형성한다. 이어서, TFT의 경계치를 제어하기 위해 미량인 불순물 원소(붕소 또는 인)의 도핑을 행한다. 여기서는, 디보란(B2H6)을 질량분리하지 않고 플라즈마 여기한 이온 도핑법을 사용하며, 도핑조건을 가속전압 15kV, 디보란을 수소로 1%로 희석한 가스를 유량 30sccm으로 하고, 도우즈량 2×1012atoms/cm2로 비정질 실리콘막에 붕소를 첨가한다.Subsequently, after cleaning the surface of the semiconductor film having an amorphous structure, a very thin oxide film of about 2 nm is formed on the surface with ozone water. Then, a small amount of impurity element (boron or phosphorus) is doped to control the threshold value of the TFT. In this case, the ion doping method in which plasma is excited without plasma separation of diborane (B 2 H 6 ) is used, and the gas obtained by diluting the doping condition with an acceleration voltage of 15 kV and diborane with hydrogen at 1% is flow rate 30 sccm. Boron is added to the amorphous silicon film at the amount of 2 × 10 12 atoms / cm 2 .

이어서, 중량환산으로 10ppm의 니켈을 포함하는 아세트산니켈염 용액을 스피너로 도포했다. 도포 대신에 스퍼터링법으로 니켈원소를 전체 면에 살포하는 방법을 사용해도 된다.Subsequently, a nickel acetate salt solution containing 10 ppm of nickel in weight terms was applied with a spinner. Instead of coating, a method of spraying nickel on the whole surface by sputtering may be used.

이어서, 가열처리를 행하여 결정화시켜 결정구조를 갖는 반도체막을 형성한다. 이 가열처리는, 전기로의 열처리 또는 강한 빛의 조사를 사용하면 된다. 전기로의 열처리로 행하는 경우는, 500℃∼650℃로 4∼24시간으로 행하면 된다. 여기서는 탈수소화를 위한 열처리(500℃, 1시간) 후, 결정화를 위한 열처리(550℃, 4시간)를 행하여 결정구조를 갖는 실리콘막을 얻었다. 또한, 여기서는 퍼니스를 사용한 열처리를 사용하여 결정화를 행했지만, 단시간으로 결정화가 가능한 램프 어닐링장치로 결정화를 행해도 된다.Next, heat treatment is performed to crystallize to form a semiconductor film having a crystal structure. In this heat treatment, heat treatment of an electric furnace or irradiation of strong light may be used. What is necessary is just to perform in 4 to 24 hours at 500 degreeC-650 degreeC, when performing by the heat processing of an electric furnace. Here, after the heat treatment for dehydrogenation (500 DEG C, 1 hour), the heat treatment for crystallization (550 DEG C, 4 hours) was performed to obtain a silicon film having a crystal structure. In addition, although crystallization was performed here using the heat processing using a furnace, you may crystallize with the lamp annealing apparatus which can crystallize in a short time.

이어서, 결정구조를 갖는 실리콘막 표면의 산화막을 희불산 등으로 제거한 후, 대입경인 결정을 얻기 위해, 연속발진이 가능한 고체레이저를 사용하고, 기본파의 제 2 고조파∼제 4 고조파를 반도체막에 조사한다. 레이저광의 조사는 대기중, 또는 산소 분위기 중에서 행한다. 또한, 대기중, 또는 산소 분위기 중에서 행하므로, 레이저광의 조사에 의해 표면에 산화막이 형성된다. 대표적으로는, Nd:YVO4 레이저(기본파 1064nm)의 제 2 고조파(532nm)나 제 3 고조파(355nm)를 적용하면 된다. 출력 10W의 연속발진의 YVO4 레이저로부터 사출된 레이저광을 비선형 광학소자 에 의해 고조파로 변환된다. 또한, 공진기 중에 YVO4 결정과 비선형 광학소자를 넣어, 고조파를 사출하는 방법도 있다. 그리고, 바람직하게는 광학계에 의해 조사면에서 구형형 또는 타원형상의 레이저광으로 성형하며, 피처리체에 조사한다. 이때의 에너지밀도는 0.01∼100MW/cm2 정도(바람직하게는 0.1∼10MW/cm2)가 필요하다. 그리고, 10∼2000cm/s 정도의 속도로 레이저광에 대하여 상대적으로 반도체막을 이동시켜 조사하면 된다.Subsequently, after removing the oxide film on the surface of the silicon film having the crystal structure with dilute hydrofluoric acid or the like, in order to obtain a crystal having a large particle size, a solid laser capable of continuous oscillation is used, and the second to fourth harmonics of the fundamental wave are transferred to the semiconductor film. Investigate. Irradiation of a laser beam is performed in air | atmosphere or oxygen atmosphere. Moreover, since it is performed in air | atmosphere or oxygen atmosphere, an oxide film is formed in the surface by irradiation of a laser beam. Typically, Nd: YVO 4 The second harmonic (532 nm) or the third harmonic (355 nm) of the laser (fundamental wave 1064 nm) may be applied. YVO 4 with 10 W continuous oscillation The laser light emitted from the laser is converted into harmonics by the nonlinear optical element. In addition, YVO 4 in the resonator There is also a method of injecting harmonics by inserting crystals and nonlinear optical elements. Then, it is preferably formed into a spherical or elliptical laser light on the irradiation surface by an optical system, and irradiated to the target object. Energy density at this time is 0.01-100MW / cm 2 Accuracy (preferably 0.1-10 MW / cm 2 ) is required. Then, the semiconductor film is moved and irradiated with respect to the laser beam at a speed of about 10 to 2000 cm / s.

물론, 연속발진의 YVO4 레이저의 제 2 고조파를 조사하기 전의 결정구조를 갖는 실리콘막을 사용하여 TFT를 제조하는 것도 할 수 있지만, 레이저광 조사 후의 결정구조를 갖는 실리콘막의 쪽이 결정성이 향상하고 있으므로, TFT의 전기적 특성이 향상하므로 바람직하다. 예컨대, 상기 레이저광 조사 전의 결정구조를 갖는 실리콘막을 사용하여 TFT를 제조하면, 이동도는 300cm2/Vs 정도이지만, 상기 레이저광 조사후의 결정구조를 갖는 실리콘막을 사용하여 TFT를 제조하면, 이동도는 500∼600 cm2/Vs 정도로 현저히 향상된다.Of course, a TFT can be manufactured using a silicon film having a crystal structure before irradiating the second harmonic of the YVO 4 laser of continuous oscillation, but the crystallinity of the silicon film having a crystal structure after laser light irradiation is improved. This is preferable because the electrical characteristics of the TFT are improved. For example, when the TFT is manufactured using the silicon film having the crystal structure before the laser light irradiation, the mobility is about 300 cm 2 / Vs, but when the TFT is manufactured using the silicon film having the crystal structure after the laser light irradiation, the mobility is obtained. Is significantly improved to about 500 to 600 cm 2 / Vs.

또한, 여기서는 실리콘의 결정화를 조장하는 금속원소로서 니켈을 사용하여 결정화시킨 후, 또 연속발진의 YVO4 레이저의 제 2 고조파를 조사했지만, 특별히 한정되지 않고, 비정질 구조를 갖는 실리콘막을 막형성하고, 탈수소화를 위한 열처리를 행한 후, 상기 연속발진의 YVO4 레이저의 제 2 고조파를 조사하여 결정구조를 갖는 실리콘막을 얻어도 된다.In addition, after crystallization using nickel as a metal element that promotes crystallization of silicon, the second harmonic of YVO 4 laser of continuous oscillation was irradiated, but not particularly limited, a silicon film having an amorphous structure was formed into a film, After the heat treatment for dehydrogenation, the second harmonic of the YVO 4 laser of continuous oscillation may be irradiated to obtain a silicon film having a crystal structure.

또한, 연속발진의 레이저 대신에 펄스발진의 레이저를 사용하는 것도 할 수 있고, 펄스발진의 엑시머 레이저를 사용하는 경우에는, 주파수 300Hz로 하여, 레이저 에너지 밀도를 100∼1000mJ/cm2(대표적으로는 200∼800mJ/cm2)로 하는 것이 바람직하다. 이때, 레이저광을 50∼98% 오버랩시켜도 된다.In addition, a pulse oscillation laser can be used instead of the laser of continuous oscillation. When using an excimer laser of pulse oscillation, the frequency is 300 Hz, and the laser energy density is 100-1000 mJ / cm 2 (typically It is preferable to set it as 200-800mJ / cm <2> . At this time, you may overlap 50-98% of laser beams.

이어서, 상기 레이저광의 조사에 의해 형성된 산화막에 더하여, 오존수로 표면을 120초 처리하여 합계 1∼5nm의 산화막으로 이루어진 장벽층을 형성한다. 본 실시예에서는 오존수를 사용하여 장벽층을 형성했지만, 산소분위기 하의 자외선의 조사로 결정구조를 갖는 반도체막의 표면을 산화하는 방법이나 산소 플라즈마처리에 의해 결정구조를 갖는 반도체막의 표면을 산화하는 방법이나 플라즈마 CVD법이나 스퍼터링법이나 증착법 등으로 1∼10nm 정도의 산화막을 퇴적하여 장벽층을 형성해도 된다. 또한, 장벽층을 형성하기 전에 레이저광의 조사에 의해 형성된 산화막을 제거해도 된다.Subsequently, in addition to the oxide film formed by the laser light irradiation, the surface is treated with ozone water for 120 seconds to form a barrier layer composed of an oxide film having a total of 1 to 5 nm. In this embodiment, the barrier layer was formed using ozone water, but the method of oxidizing the surface of the semiconductor film having a crystal structure by irradiation of ultraviolet light under an oxygen atmosphere or the method of oxidizing the surface of the semiconductor film having a crystal structure by oxygen plasma treatment; The barrier layer may be formed by depositing an oxide film of about 1 to 10 nm by plasma CVD, sputtering, vapor deposition, or the like. In addition, you may remove the oxide film formed by irradiation of a laser beam before forming a barrier layer.

이어서, 상기 장벽층 상에 플라즈마 CVD법 또는 스퍼터링법으로 게터링 사이트가 되는 아르곤원소를 포함하는 비정질 실리콘막을 50nm∼400nm, 여기서는 막두께 150nm로 형성한다. 본 실시예에서는, 스퍼터링법으로 실리콘 게이트를 사용하고, 아르곤 분위기하, 압력 0.3Pa로 막형성한다.Subsequently, an amorphous silicon film containing an argon element serving as a gettering site by a plasma CVD method or a sputtering method is formed on the barrier layer at a thickness of 50 nm to 400 nm, here a film thickness of 150 nm. In this embodiment, a silicon gate is used by the sputtering method, and a film is formed at a pressure of 0.3 Pa under an argon atmosphere.

그 후, 650℃로 가열된 퍼니스에 넣어 3분의 열처리를 행하고 게터링하여, 결정구조를 갖는 반도체막중의 니켈농도를 감소시킨다. 퍼니스 대신에 램프 어닐링장치를 사용해도 된다.Thereafter, the resultant was put into a furnace heated to 650 ° C. for 3 minutes of heat treatment and gettered to reduce the nickel concentration in the semiconductor film having the crystal structure. A lamp annealing device may be used instead of the furnace.

이어서, 장벽층을 에칭 스토퍼로서, 게터링 사이트인 아르곤 원소를 포함하는 비정질 실리콘막을 선택적으로 제거한 후, 장벽층을 희불산으로 선택적으로 제거한다. 또한, 게터링시, 니켈은 산소농도가 높은 영역으로 이동하기 쉬운 경향이 있으므로, 산화막으로 이루어진 장벽층을 게터링 후에 제거하는 것이 바람직하다.Subsequently, after removing the amorphous silicon film containing the argon element which is a gettering site as a barrier layer as an etching stopper, the barrier layer is selectively removed with dilute hydrofluoric acid. In addition, during gettering, nickel tends to move to a region with high oxygen concentration, and therefore, it is preferable to remove the barrier layer made of an oxide film after gettering.

이어서, 얻어진 결정구조를 갖는 실리콘막(폴리실리콘막이라고도 부름)의 표면에 오존수로 얇은 산화막을 형성한 후, 레지스트로 이루어진 마스크를 형성하고, 원하는 형상으로 식각처리하여 섬 형상으로 분리된 반도체층을 형성한다. 반도체층을 형성한 후, 레지스트로 이루어진 마스크를 제거한다.Subsequently, after forming a thin oxide film with ozone water on the surface of the obtained silicon film (also called a polysilicon film) having a crystal structure, a mask made of a resist is formed, and a semiconductor layer separated into islands is etched into a desired shape. Form. After the semiconductor layer is formed, the mask made of resist is removed.

이어서, 불산을 포함하는 에쳔트(etchant)로 산화막을 제거하면, 동시에 실리콘막의 표면을 세정한 후, 게이트 절연막(803)이 되는 실리콘을 주성분으로 하는 절연막을 형성한다. 여기서는, 플라즈마 CVD법에 의해 115nm의 두께로 산화질화 실리콘막(조성비: Si=32%, O=59%, N=7%, H=2%)으로 형성했다.Subsequently, when the oxide film is removed with an etchant containing hydrofluoric acid, the surface of the silicon film is washed at the same time, and then an insulating film containing silicon as the gate insulating film 803 as a main component is formed. Here, the silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N = 7%, H = 2%) was formed in the thickness of 115 nm by the plasma CVD method.

이어서, 게이트 절연막상에 막두께 20∼100nm의 제 1 도전막과, 막두께 100∼400nm의 제 2 도전막을 적층형성한다. 본 실시예에서는, 게이트 절연막(803)상에 막두께 50nm의 질화탄탈막, 막두께 370nm의 텅스텐막을 순차로 적층하여, 이하에 나타낸 순서대로 패터닝하여 각 게이트 전극 및 각 배선을 형성한다.Subsequently, a first conductive film having a film thickness of 20 to 100 nm and a second conductive film having a film thickness of 100 to 400 nm are formed on the gate insulating film. In this embodiment, a tantalum nitride film having a film thickness of 50 nm and a tungsten film having a film thickness of 370 nm are sequentially stacked on the gate insulating film 803, and patterned in the order shown below to form respective gate electrodes and respective wirings.

제 1 도전막 및 제 2 도전막을 형성하는 도전성 재료로서는 Ta, W, Ti, Mo, Al, Cu로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료로 형성한다. 또한, 제 1 도전막 및 제 2 도전막으로서 인 등의 불순물 원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막이나, AgPdCu 합금을 사용해도 된다. 또한, 2층 구조로 한정되지 않고, 예컨대, 막두께 50nm의 텅스텐막, 막두께 500nm의 알루미늄과 실리콘의 합금(Al-Si)막, 막두께 30nm의 질화티타늄막을 순차 적층한 3층 구조로 해도 된다. 또한, 3층 구조로 하는 경우, 제 1 도전막의 텅스텐대신에 질화텅스텐을 사용해도 되며, 제 2 도전막의 알루미늄과 실리콘의 합금(Al-Si)막 대신에 알루미늄과 티타늄의 합금막(Al-Ti)을 사용해도 되고, 제 3 도전막의 질화티타늄막 대신에 티타늄막을 사용해도 된다. 또한, 단층구조이어도 된다.As a conductive material which forms a 1st conductive film and a 2nd conductive film, it forms with the element chosen from Ta, W, Ti, Mo, Al, Cu, or the alloy material or compound material which has the said element as a main component. As the first conductive film and the second conductive film, a semiconductor film represented by a polycrystalline silicon film doped with an impurity element such as phosphorus or an AgPdCu alloy may be used. In addition, the present invention is not limited to a two-layer structure. For example, a three-layer structure in which a tungsten film having a film thickness of 50 nm, an alloy (Al-Si) film of aluminum and silicon having a film thickness of 500 nm, and a titanium nitride film having a film thickness of 30 nm are sequentially stacked is provided. do. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten of the first conductive film, and an alloy film of aluminum and titanium (Al-Ti) instead of an aluminum (Al-Si) film of aluminum and silicon of the second conductive film. ) May be used, or a titanium film may be used instead of the titanium nitride film of the third conductive film. Moreover, a single layer structure may be sufficient.

상기 제 1 도전막 및 제 2 도전막의 식각(제 1 식각처리 및 제 2 식각처리)에는 ICP(Inductively Coupled Plasma:유도결합형 플라즈마)식각법을 사용하면 된다. ICP 식각법을 사용하고, 식각조건(코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극온도 등)을 적절히 조절함으로써 원하는 테이퍼 형상으로 막을 식각할 수 있다. 여기서는, 레지스트로 이루어진 마스크를 형성한 후, 제 1 식각조건으로서 1Pa의 압력으로 코일형의 전극에 700W의 RF(13.56MHz)전력을 투입하고, 식각용 가스로 CF4와 Cl2와 O2를 사용하고, 각각의 가스유량비를 25:25:10(sccm)으로 하며, 기판측(시료스테이지)에도 150W의 RF(13,56MHz)전력을 투입하고, 실질적으로 부의 자기 바이어스 전압을 인가한다. 또한, 기판측의 전극면적 사이즈는, 12.5cm×12.5cm이고, 코일형의 전극면적 사이즈(여기서는 코일이 설치된 석영원판)는, 직경 25cm의 원판이다. 이 제 1 식각조건에 의해 W막을 식각하여 단부를 테이퍼 형상으로 한다. 이후, 레지스트로 이루어진 마스크를 제거하지 않고 제 2 식각조건으로 바꿔, 식각용 가스로 CF4와 Cl2를 사용 하여, 각각의 가스유량비를 30:30(sccm)으로 하고, 1Pa의 압력으로 코일형의 전극에 500W의 RF(13.56MHz)전력을 투입하여 플라즈마를 생성하여 약 30초 정도의 식각을 행했다. 기판측(시료 스테이지)에도 20W의 RF(13.56 MHz)전력을 투입하여, 실질적으로 부의 자기 바이어스 전압을 인가한다. CF4와 Cl2를 혼합한 제 2 식각조건으로서는 W막 및 TaN막과도 동일한 정도로 식각된다. 또한, 여기서는, 제 1 식각조건 및 제 2 식각조건을 제 1 식각처리라고 부른다.ICP (Inductively Coupled Plasma) etching method may be used for etching the first conductive film and the second conductive film (first etching treatment and second etching treatment). By using the ICP etching method, the film can be etched in a desired tapered shape by appropriately adjusting the etching conditions (the amount of power applied to the coil type electrode, the amount of power applied to the electrode on the substrate side, the electrode temperature on the substrate side, etc.). Here, after forming a mask made of resist, 700 W of RF (13.56 MHz) power is supplied to the coil electrode at a pressure of 1 Pa as the first etching condition, and CF 4 , Cl 2, and O 2 are used as etching gases. Each gas flow rate is set to 25:25:10 (sccm), and 150W of RF (13,56MHz) power is also supplied to the substrate side (sample stage), and a negative self bias voltage is applied substantially. In addition, the electrode area size of the board | substrate side is 12.5 cm x 12.5 cm, and the electrode area size of a coil shape (here, a quartz disc with a coil installed) is a disc of diameter 25cm. The W film is etched under this first etching condition to form an end portion in a tapered shape. Thereafter, without removing the mask made of resist, the second etching condition was changed, and CF 4 and Cl 2 were used as the etching gases, and the gas flow ratio was set to 30:30 (sccm), and the coil type was formed at a pressure of 1 Pa. 500 W of RF (13.56 MHz) power was supplied to the electrodes of the plasma to generate plasma, and the etching was performed for about 30 seconds. 20 W of RF (13.56 MHz) power is also supplied to the substrate side (sample stage) to substantially apply a negative self bias voltage. As a second etching condition in which CF 4 and Cl 2 are mixed, etching is performed to the same degree as that of the W film and the TaN film. Here, the first etching condition and the second etching condition are referred to as first etching processing.

이어서, 레지스트 마스크를 제거하지 않고 제 2 식각처리를 행한다. 여기서는, 제 3 식각조건으로서 식각용 가스로 CF4와 Cl2를 사용하고, 각각의 가스 유량비를 30:30(sccm)으로 하며, 1Pa의 압력으로 코일형의 전극에 500W의 RF(13.56MHz)전력을 투입하여 플라즈마를 생성하여 식각을 60초 행하였다. 기판측(시료 스테이지)에도 20W의 RF(13.56 MHz)전력을 투입하여, 실질적으로 부의 자기 바이어스 전압을 인가한다. 이후, 레지스트로 이루어진 마스크를 제거하지 않고 제 4 식각조건으로 바꾸어, 식각용 가스로 CF4와 Cl2와 O2를 사용하고, 각각의 가스 유량비를 20:20:20(sccm)으로 하며, 1Pa의 압력으로 코일형의 전극에 500W의 RF(13.56 MHz)전력을 투입하여 플라즈마를 생성하여 약 20초 정도의 식각을 행했다. 기판측(시료 스테이지)에도 20W의 RF(13.56 MHz)전력을 투입하여, 실질적으로 부의 자기 바이어스 전압을 인가한다. 또한, 여기서는, 제 3 식각조건 및 제 4 식각조건을 제 2 식각 처리로 부르는 것으로 한다. 이 단계에서 제 1 도전층(804a)을 하층으로 하여, 제 2 도전층(804b)을 상층으로 하는 게이트 전극(804) 및 각 전극(805∼807)이 형 성된다.Subsequently, a second etching process is performed without removing the resist mask. Here, CF 4 and Cl 2 are used as the etching gas as the third etching condition, and each gas flow rate is 30:30 (sccm), and 500W RF (13.56MHz) is applied to the coil electrode at a pressure of 1 Pa. The plasma was generated by applying electric power, and etching was performed for 60 seconds. 20 W of RF (13.56 MHz) power is also supplied to the substrate side (sample stage) to substantially apply a negative self bias voltage. Thereafter, the mask is made of a resist and is replaced with a fourth etching condition without removing the resist, and CF 4 , Cl 2, and O 2 are used as etching gases, and each gas flow rate is 20:20:20 (sccm), and 1Pa. The plasma was generated by applying 500 W of RF (13.56 MHz) power to the coil-shaped electrode at a pressure of. The etching was performed for about 20 seconds. 20 W of RF (13.56 MHz) power is also supplied to the substrate side (sample stage) to substantially apply a negative self bias voltage. In this case, the third etching condition and the fourth etching condition are referred to as a second etching process. In this step, the gate electrode 804 and the respective electrodes 805 to 807 are formed with the first conductive layer 804a as the lower layer and the second conductive layer 804b as the upper layer.

이어서, 레지스트로 이루어진 마스크를 제거한 후, 게이트 전극(804∼807)을 마스크로 하여 전체 면에 도핑하는 제 1 도핑처리를 행한다. 제 1 도핑처리는 이온도핑법, 또는 이온주입법으로 행하면 된다. 이온도핑법의 조건은 도우즈량을 1.5×1014atoms/cm2로 하고, 가속전압을 60∼100keV로 하여 행한다. n형 도전성을 부여하는 불순물 원소로서, 전형적으로는 인(p) 또는 비소(As)를 사용한다. 자기 정합적으로 제 1 불순물영역(n--영역)(822∼825)이 형성된다.Subsequently, after removing the mask made of resist, a first doping treatment is performed in which the gate electrodes 804 to 807 are doped as a mask and doped over the entire surface. The first doping treatment may be performed by ion doping or ion implantation. The conditions of the ion doping method are performed with the dose of 1.5 x 10 14 atoms / cm 2 and the acceleration voltage of 60 to 100 keV. As an impurity element imparting n-type conductivity, phosphorus (p) or arsenic (As) is typically used. Self-aligned first impurity regions (n - regions) 822 to 825 are formed.

이어서, 새롭게 레지스트로 이루어진 마스크를 형성하지만, 이때, 스위칭 TFT(903)의 오프 전류치를 낮추기 위해, 마스크는, 화소부(901)의 스위칭 TFT(903)를 형성하는 반도체층의 채널형성영역 및 그 일부를 덮어 형성한다. 또한, 마스크는 구동회로의 p채널형 TFT(906)를 형성하는 반도체층의 채널형성영역 및 그 주변의 영역을 보호하기 위해서도 설치된다. 부가하여, 마스크는, 화소부(901)의 전류제어용 TFT(904)를 형성하는 반도체층의 채널형성영역 및 그 주변의 영역을 덮어 형성된다.Subsequently, a mask made of resist is newly formed, but at this time, in order to lower the off current value of the switching TFT 903, the mask is formed of the channel forming region of the semiconductor layer forming the switching TFT 903 of the pixel portion 901 and its Cover part and form. Further, a mask is also provided to protect the channel formation region and the area around the semiconductor layer forming the p-channel TFT 906 of the driving circuit. In addition, the mask is formed so as to cover the channel forming region of the semiconductor layer forming the current control TFT 904 of the pixel portion 901 and the region around it.

이어서, 상기 레지스트로 이루어진 마스크를 사용하고, 선택적으로 제 2 도핑처리를 행하여, 게이트 전극의 일부와 겹치는 불순물 영역(n-영역)을 형성한다. 제 2 도핑처리는 이온 도핑법, 또는 이온주입법으로 행하면 된다. 여기서는, 이온도핑법을 사용하고, 포스핀(PH3)을 수소로 5%로 희석한 가스를 유량 30sccm으로 하 며, 도우즈량을 1.5×1014atoms/cm2로 하고, 가속전압을 90keV로 하여 행한다. 이 경우, 레지스트로 이루어진 마스크와 제 2 도전층이 n형 도전성을 부여하는 불순물 원소에 대한 마스크가 되며, 제 2 불순물영역(311, 312)이 형성된다. 제 2 불순물영역에는 1×1016∼1×1017atoms/cm3의 농도범위로 n형 도전성을 부여하는 불순물 원소가 첨가된다. 여기서는, 제 2 불순물영역과 같은 농도범위의 영역을 n-영역이라고도 부른다.Subsequently, a second doping treatment is performed selectively using a mask made of the resist to form an impurity region (n region) overlapping with a part of the gate electrode. The second doping treatment may be performed by ion doping or ion implantation. Here, the ion doping method is used, a gas obtained by diluting phosphine (PH 3 ) to 5% with hydrogen is 30 sccm, the dose is 1.5 × 10 14 atoms / cm 2 , and the acceleration voltage is 90 keV. Do it. In this case, the mask made of resist and the second conductive layer serve as a mask for the impurity element imparting n-type conductivity, and the second impurity regions 311 and 312 are formed. An impurity element for imparting n-type conductivity in a concentration range of 1 × 10 16 to 1 × 10 17 atoms / cm 3 is added to the second impurity region. Here, the region having the same concentration range as the second impurity region is also referred to as n region.

이어서, 레지스트로 이루어진 마스크를 제거하지 않고 제 3 도핑처리를 행한다. 제 3 도핑처리는 이온도핑법, 또는 이온주입법으로 행하면 된다. n형 도전성을 부여하는 불순물 원소로서, 전형적으로는 인(P) 또는 비소(As)를 사용한다. 여기서는, 이온 도핑법을 사용하고, 포스핀(PH3)을 수소로 5%로 희석한 가스를 유량 40sccm으로 하고, 도우즈량을 2×1015 atoms/cm2로 하며, 가속전압을 80keV로 하여 행한다. 이 경우, 레지스트로 이루어진 마스크와 제 1 도전층 및 제 2 도전층이 n형 도전성을 부여하는 불순물 원소에 대한 마스크가 되며, 제 3 불순물영역(813, 814, 826∼828)이 형성된다. 제 3 불순물영역에는 1×1020∼1×1021atoms/cm3의 농도범위로 n형 도전성을 부여하는 불순물 원소가 첨가된다. 여기서는, 제 3 불순물영역과 동일한 농도범위의 영역을 n+영역이라고도 부른다.Next, a third doping process is performed without removing the mask made of resist. The third doping treatment may be performed by ion doping or ion implantation. As an impurity element imparting n-type conductivity, phosphorus (P) or arsenic (As) is typically used. Here, using the ion doping method, a gas obtained by diluting phosphine (PH 3 ) to 5% with hydrogen is 40 sccm, the dose is 2x10 15 atoms / cm 2 , and the acceleration voltage is 80 keV. Do it. In this case, the mask made of resist, the first conductive layer and the second conductive layer serve as a mask for the impurity element imparting n-type conductivity, and third impurity regions 813, 814, and 826 to 828 are formed. An impurity element for imparting n-type conductivity in a concentration range of 1 × 10 20 to 1 × 10 21 atoms / cm 3 is added to the third impurity region. Here, the region having the same concentration range as the third impurity region is also referred to as n + region.

이어서, 레지스트로 이루어진 마스크를 제거한 후, 새롭게 레지스트로 이루 어진 마스크를 형성하여 제 4 도핑처리를 행한다. 제 4 도핑처리에 의해, p채널형 TFT를 형성하는 반도체층을 형성하는 반도체층에 P형의 도전형 도전성을 부여하는 불순물 원소가 첨가된 제 4 불순물영역(818, 819, 832, 833) 및 제5 불순물영역(816, 817, 830, 831)을 형성한다.Subsequently, after removing the mask made of resist, a new mask made of resist is formed to perform a fourth doping treatment. Fourth impurity regions 818, 819, 832, and 833 to which an impurity element for imparting P-type conductivity is added to the semiconductor layer forming the semiconductor layer for forming the p-channel TFT by the fourth doping process; Fifth impurity regions 816, 817, 830, and 831 are formed.

또한, 제 4 불순물영역(818, 819, 832, 833)에는 1×1020∼1×1021atoms/cm3의 농도범위로 p형 도전성을 부여하는 불순물 원소가 첨가되도록 한다. 또한, 제 4 불순물영역(818, 819, 832, 833)에는 먼저 공정에서 인(P)이 첨가된 영역(n--영역)이지만, p형 도전성을 부여하는 불순물 원소의 농도가 인 농도의 1.5∼3배 첨가되어 있고 도전형은 p형으로 되어 있다. 여기서는, 제 4 불순물영역과 동일한 농도범위의 영역을 p+영역이라고도 부른다.Further, the fourth impurity regions such that there is an impurity element that gives the p type conductivity in a concentration range of 1 × 10 20 ~1 × 10 21 atoms / cm 3 was added (818, 819, 832, 833). The fourth impurity regions 818, 819, 832, and 833 are regions in which phosphorus (P) is added in the process (n - region), but the impurity element imparting p-type conductivity is 1.5 at the phosphorus concentration. It is added 3 times and the conductivity type is p-type. Here, the region having the same concentration range as the fourth impurity region is also referred to as p + region.

또한, 제5 불순물영역(816, 817, 830, 831)은 제 2 도전층의 테이퍼부와 겹치는 영역에 형성되는 것이고, 1×1018∼1×1020atoms/cm3의 농도범위로 p형 도전성을 부여하는 불순물 원소가 첨가되도록 한다. 여기서는, 제5 불순물영역과 동일한 농도범위의 영역을 p-영역이라고도 부른다.In addition, the fifth impurity regions 816, 817, 830, and 831 are formed in a region overlapping with the tapered portion of the second conductive layer, and have a p-type in a concentration range of 1x10 18 to 1x10 20 atoms / cm 3 . Impurity elements imparting conductivity are added. Here, the region having the same concentration range as the fifth impurity region is also referred to as p region.

이상까지의 공정에서 각각의 반도체층에 n형 또는 p형의 도전형을 갖는 불순물영역이 형성된다. 도전층(804∼807)은 TFT의 게이트전극이 된다.In the above steps, an impurity region having an n-type or p-type conductivity is formed in each semiconductor layer. The conductive layers 804 to 807 become the gate electrodes of the TFTs.

이어서, 거의 전체 면을 덮는 절연막(도시하지 않음)을 형성한다. 본 실시예에서는, 플라즈마 CVD법에 의해 막두께 50nm의 산화실리콘막을 형성했다. 물론, 이 절연막은 산화실리콘막에 한정되는 것이 아니며, 다른 실리콘을 포함하는 절연막을 단층 또는 적층 구조로서 사용해도 된다.Next, an insulating film (not shown) covering almost the entire surface is formed. In this embodiment, a silicon oxide film having a thickness of 50 nm was formed by plasma CVD. Of course, this insulating film is not limited to the silicon oxide film, and an insulating film containing other silicon may be used as the single layer or the laminated structure.

이어서, 각각의 반도체층에 첨가된 불순물 원소를 활성화 처리하는 공정을 행한다. 이 활성화 공정은, 램프광원을 사용한 급속 열 어닐링법(RTA법), 혹은 레이저를 조사하는 방법, 혹은 퍼니스를 사용한 열처리, 혹은 이것들의 방법 중, 어느 하나와 조합한 방법에 의해 행한다.Subsequently, a process of activating the impurity element added to each semiconductor layer is performed. This activation process is performed by the rapid thermal annealing method (RTA method) using a lamp light source, the method of irradiating a laser, the heat processing using a furnace, or the method combined with any of these methods.

또한, 본 실시예에서는, 상기 활성화 전에 절연막을 형성한 예를 나타냈지만, 상기 활성화를 행한 후, 절연막을 형성하는 공정으로 해도 된다.In addition, although the example which formed the insulating film before the said activation was shown in this Example, it is good also as a process of forming an insulating film after performing the said activation.

이어서, 질화실리콘막으로 이루어진 제 1 층간절연막(808)을 형성하여 열처리(300∼550℃로 1∼12시간의 열처리)를 행하고, 반도체층을 수소화하는 공정을 행한다. 이 공정은 제 1 층간절연막(808)에 포함되는 수소에 의해 반도체층의 댕글링 본드를 종단하는 공정이다. 산화실리콘막으로 이루어진 절연막(도시하지 않음)의 존재에 관계없이 반도체층을 수소화할 수 있다. 수소화의 다른 방법으로서, 플라즈마 수소화(플라즈마에 의해 여기된 수소를 사용함)를 행해도 된다.Subsequently, a first interlayer insulating film 808 made of a silicon nitride film is formed to perform a heat treatment (heat treatment at 300 to 550 캜 for 1 to 12 hours) to hydrogenate the semiconductor layer. This step is a step of terminating the dangling bond of the semiconductor layer by hydrogen included in the first interlayer insulating film 808. The semiconductor layer can be hydrogenated regardless of the presence of an insulating film (not shown) made of a silicon oxide film. As another method of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

이어서, 제 1 층간절연막(808)상에 유기절연물재료로 이루어진 제 2 층간절연막(809a)을 형성한다. 본 실시예에서는 도포법에 의해 막두께 1.6㎛의 아크릴 수지막(809a)을 형성한다.Subsequently, a second interlayer insulating film 809a made of an organic insulating material is formed on the first interlayer insulating film 808. In this embodiment, an acrylic resin film 809a having a film thickness of 1.6 mu m is formed by a coating method.

이어서, 게이트전극 또는 게이트배선이 되는 도전층에 도달하는 콘택홀과, 각 불순물영역에 도달하는 콘택홀을 형성한다. 본 실시예에서는 복수의 식각처리를 순차로 행한다. 본 실시예에서는 제 1 층간절연막을 식각 스토퍼로서 제 2 층간절 연막을 식각하고 나서 제 1 층간절연막을 식각한다. Subsequently, a contact hole reaching the conductive layer serving as the gate electrode or the gate wiring and a contact hole reaching each impurity region are formed. In this embodiment, a plurality of etching processes are performed sequentially. In this embodiment, the first interlayer insulating film is etched using the first interlayer insulating film as an etch stopper, and then the first interlayer insulating film is etched.

그 후, Al, Ti, Mo, W 등을 사용하여 전극(835∼841), 구체적으로는 소스배선, 전원공급선, 인출전극 및 접속전극 등을 형성한다. 여기서는, 이것들의 전극 및 배선의 재료는, Ti막(막두께 100nm)과 실리콘을 포함하는 Al막(막두께 350nm)과 Ti막(막두께 50nm)과의 적층막을 사용하고, 패터닝을 행했다. 이렇게 하여, 소스전극 및 소스배선, 접속전극, 인출전극, 전원공급선 등이 적절히 형성된다. 또한, 층간절연막으로 덮인 게이트 배선과 접촉하기 위한 인출전극은, 게이트 배선의 단부에 설치되고, 다른 각 배선의 단부에도, 외부회로나 외부전원과 접속하기 위한 전극이 복수로 설치된 입출력 단자부를 형성한다.Thereafter, the electrodes 835 to 841, specifically, the source wiring, the power supply line, the drawing electrode, the connecting electrode, and the like are formed using Al, Ti, Mo, W, or the like. Here, the material of these electrodes and wirings was patterned using a laminated film of a Ti film (film thickness 100 nm), an Al film containing silicon (film thickness 350 nm), and a Ti film (film thickness 50 nm). In this way, the source electrode, the source wiring, the connecting electrode, the drawing electrode, the power supply line, and the like are appropriately formed. Further, the lead-out electrode for contacting the gate wiring covered with the interlayer insulating film is provided at the end of the gate wiring, and the input / output terminal portion provided with a plurality of electrodes for connecting to an external circuit or an external power supply is also formed at the end of each other wiring. .

이상과 같이 하여, n채널형 TFT(905), p채널형 TFT(906) 및 이들을 상보적으로 조합한 CMOS 회로를 갖는 구동회로(902)와, 하나의 화소내에 n채널형 TFT(903)또는 p채널형 TFT(904)를 복수로 구비한 화소부(901)를 형성할 수 있다.As described above, the driver circuit 902 having the n-channel TFT 905, the p-channel TFT 906, and a CMOS circuit complementarily combining them, the n-channel TFT 903 in one pixel, or The pixel portion 901 including a plurality of p-channel TFTs 904 can be formed.

이어서, 제 2 층간절연막(809a)상에 무기절연물 재료로 이루어진 제 3 층간절연막(809b)을 형성한다. 여기서는, 스퍼터링법에 의해 200nm의 질화실리콘막(809b)을 형성한다.Subsequently, a third interlayer insulating film 809b made of an inorganic insulating material is formed on the second interlayer insulating film 809a. Here, the silicon nitride film 809b of 200 nm is formed by sputtering.

이어서, p채널형 TFT로 이루어진 전류제어용 TFT(904)의 드레인영역에 접하여 형성된 접속전극(841)에 도달하는 콘택홀을 형성한다. 이어서, 접속전극(841)에 접하여 겹치도록 화소전극(834)을 형성한다. 본 실시예에서는, 화소전극(834)은 유기발광소자의 양극으로서 기능시켜, 유기발광소자의 발광을 화소전극 및 기판에 통과시키기 위한 투명 도전막으로 한다.Subsequently, a contact hole reaching the connection electrode 841 formed in contact with the drain region of the current control TFT 904 made of the p-channel TFT is formed. Subsequently, the pixel electrode 834 is formed so as to be in contact with and connected to the connection electrode 841. In this embodiment, the pixel electrode 834 functions as an anode of the organic light emitting element, and serves as a transparent conductive film for passing light emission of the organic light emitting element through the pixel electrode and the substrate.

이어서, 화소전극(834)의 단부를 덮도록 양단에 무기절연물(842)을 형성한다. 무기절연물(842)은 스퍼터링법에 의해 실리콘을 포함하는 절연막으로 형성하고, 패터닝하면 된다. 또한, 무기절연물(842) 대신에, 유기절연물로 이루어진 뱅크를 형성해도 된다.Subsequently, an inorganic insulator 842 is formed at both ends to cover the end portion of the pixel electrode 834. The inorganic insulator 842 may be formed of an insulating film containing silicon by the sputtering method and patterned. Instead of the inorganic insulator 842, a bank made of an organic insulator may be formed.

이어서, 양단이 무기절연물(842)로 덮어져 있는 화소전극(834)상에 EL층(843) 및 유기발광소자의 음극(844)을 형성한다. EL층(843)의 막형성 방법으로서는 잉크젯법이나, 증착법이나, 스핀코팅법 등에 의해 형성하면 된다.Subsequently, the EL layer 843 and the cathode 844 of the organic light emitting element are formed on the pixel electrode 834 whose both ends are covered with the inorganic insulator 842. The film forming method of the EL layer 843 may be formed by an inkjet method, a vapor deposition method, a spin coating method, or the like.

EL층(843)으로서는, 발광층, 전하 수송층 또는 전하 주입층을 자유롭게 조합하여 EL층(발광 및 그 때문에 캐리어의 이동을 행하기 위한 층)을 형성하면 된다. 예컨대, 저분자계 유기EL 재료나 고분자계 유기EL 재료를 사용하면 된다. 또한, EL층으로서 단일항 여기에 의해 발광(형광)하는 발광재료(단일항 화합물)로 이루어진 박막, 또는 3중항 여기에 의해 발광(인광)하는 발광재료(3중항 화합물)로 이루어진 박막을 사용할 수 있다. 또한, 전하 수송층이나 전하 주입층으로서 탄화실리콘 등의 무기재료를 사용하는 것도 가능하다. 이것들의 유기 EL 재료나 무기재료는 공지의 재료를 사용할 수 있다.As the EL layer 843, an EL layer (a layer for emitting light and thereby moving carriers) may be formed by freely combining a light emitting layer, a charge transport layer or a charge injection layer. For example, a low molecular weight organic EL material or a high molecular weight organic EL material may be used. As the EL layer, a thin film made of a light emitting material (single term compound) that emits (fluoresces) by a singlet excitation, or a thin film made of a light emitting material (triplet compound) that emits (phosphates) a triplet excitation can be used. have. It is also possible to use an inorganic material such as silicon carbide as the charge transport layer or the charge injection layer. Known materials can be used for these organic EL materials and inorganic materials.

또한, 음극(844)에 사용하는 재료로서는 일함수가 작은 금속(대표적으로는 주기표의 1족 또는 2족에 속하는 금속원소)이나, 이들을 포함하는 합금을 사용하는 것이 바람직하다고 되어 있다. 일함수가 작으면 작을수록 발광효율이 향상되기 때문에, 그 중에서도, 음극에 사용하는 재료로서는, 알칼리 금속의 하나인 Li(리튬)을 포함하는 합금재료가 바람직하다.As the material used for the cathode 844, it is preferable to use a metal having a small work function (typically a metal element belonging to Group 1 or 2 of the periodic table) or an alloy containing these. Since the smaller the work function is, the luminous efficiency is improved, the alloy material containing Li (lithium), which is one of alkali metals, is preferred among the materials used for the cathode.

이어서, 음극(844)을 덮는 보호막(846)을 형성한다. 보호막(846)으로서는, 스퍼터링법에 의해 질화실리콘 또는 산화질화실리콘을 주성분으로 하는 절연막을 형성하면 좋고, 보호막(846)의 막응력을 완화하기 위해, 버퍼층(845)을 설치하는 것이 바람직하다. 보호막(846)에 의해 외부로부터 수분이나 산소 등의 EL층의 산화에 의한 열화를 촉진하는 물질이 침입하는 것을 방지한다. 버퍼층(845)으로서는, 스퍼터링법에 의해 산화실리콘 또는 산화질화실리콘을 주성분으로 하는 절연막을 형성하면 된다. 버퍼층(845)은, 막형성시, 음극(844)으로부터의 불순물 혼입을 방지할 수 있다. 그러나, 후에 FPC와 접속할 필요가 있는 입출력 단자부에는 보호막 등은 설치하지 않아도 된다.Subsequently, a protective film 846 covering the cathode 844 is formed. As the protective film 846, an insulating film containing silicon nitride or silicon oxynitride as a main component may be formed by a sputtering method, and in order to relieve the film stress of the protective film 846, it is preferable to provide a buffer layer 845. The protective film 846 prevents invasion of substances that promote deterioration due to oxidation of an EL layer such as water or oxygen from the outside. As the buffer layer 845, an insulating film mainly composed of silicon oxide or silicon oxynitride may be formed by sputtering. The buffer layer 845 can prevent the incorporation of impurities from the cathode 844 during film formation. However, a protective film or the like does not need to be provided in the input / output terminal portion that needs to be connected to the FPC later.

지금까지의 공정이 종료한 단계가 도 6이다. 또한, 도 6에서는, 스위칭 TFT(903)와, 유기발광소자에 전류를 공급하는 TFT(전류제어용 TFT(904))를 나타냈지만, 그 TFT의 게이트전극의 가장자리에는 복수의 TFT 등으로 이루어진 여러 가지 회로를 설치해도 되며, 특별히 한정되지 않는다는 것은 말할 필요도 없다.6 is a step in which the process so far has been completed. In Fig. 6, the switching TFT 903 and the TFT (current control TFT 904) for supplying current to the organic light emitting element are shown. It goes without saying that a circuit may be provided and it is not specifically limited.

이어서, 음극과, 유기화합물층과, 양극을 적어도 갖는 유기발광소자를 밀봉기판, 혹은 밀봉 캔으로 봉입함으로써, 유기발광소자를 외부에서 완전히 차단하고, 외부로부터 수분이나 산소 등의 EL층의 산화에 의한 열화를 촉진하는 물질이 침입하는 것을 방지하는 것이 바람직하다.Subsequently, the organic light emitting element having at least the cathode, the organic compound layer, and the positive electrode is encapsulated with a sealing substrate or a sealing can, thereby completely blocking the organic light emitting element from the outside, and oxidizing the EL layer such as moisture or oxygen from the outside. It is desirable to prevent invasion of substances that promote deterioration.

이어서, 이방성 도전재료로 입출력 단자부의 각 전극에 FPC(플렉시블 프린트 회로)를 부착한다. 이방성 도전재료는, 수지와, 표면에 Au 등이 도금된 수십∼수백㎛ 지름의 도전성 입자로 이루어지고, 도전성 입자에 의해 입출력 단자부의 각 전 극과 FPC에 형성된 배선이 전기적으로 접속한다.Subsequently, an FPC (flexible printed circuit) is attached to each electrode of the input / output terminal part with an anisotropic conductive material. The anisotropic conductive material is made of resin and conductive particles having a diameter of several tens to several hundreds of micrometers in which Au and the like are plated on the surface, and the conductive particles electrically connect the wires formed at each of the input / output terminal portions to the FPC.

또한, 기판(400)에는 각 화소에 대응하는 컬러필터(421)를 설치한다. 컬러필터(421)를 설치함으로써 원편광판은 필요하지 않게 된다. 또한, 필요하다면, 다른 광학필름을 설치해도 된다. 또한, IC칩 등을 실장시켜도 된다.In addition, a color filter 421 corresponding to each pixel is provided on the substrate 400. By providing the color filter 421, the circularly polarizing plate is not necessary. If necessary, another optical film may be provided. In addition, an IC chip or the like may be mounted.

이상의 공정에서 FPC가 접속된 모듈형의 발광장치가 완성된다.In the above process, the modular light emitting device to which the FPC is connected is completed.

또한, 본 실시예는, 실시형태 1 또는 실시형태 2와 자유롭게 조합할 수 있다.In addition, this example can be combined freely with Embodiment 1 or Embodiment 2.

(실시예 2)(Example 2)

상기 실시예 1에 의해 얻은 모듈형의 발광장치(EL모듈이라고도 부름)의 평면도 및 단면도를 나타낸다.The top view and sectional drawing of the modular light-emitting device (also called an EL module) obtained by the said Example 1 is shown.

도 7a는, EL모듈을 나타낸 평면도, 도 7b는 도 7a를 A-A'으로 절단한 단면도이다. 도 7a에서, 기판(400)(예컨대, 내열성 유리 등)에, 하지절연막(401)이 설치되고, 그 위에 화소부(402), 소스측 구동회로(404) 및 게이트측 구동회로(403)가 형성되어 있다. 이것들의 화소부나 구동회로는, 상기 실시예 1에 따르면 얻을 수 있다.Fig. 7A is a plan view showing an EL module, and Fig. 7B is a cross-sectional view taken along the line A-A 'of Fig. 7A. In Fig. 7A, a base insulating film 401 is provided on a substrate 400 (e.g., heat resistant glass), and a pixel portion 402, a source side driver circuit 404, and a gate side driver circuit 403 are disposed thereon. Formed. These pixel portions and drive circuits can be obtained according to the first embodiment.

또한, 도면부호 419는 보호막이고, 화소부 및 구동회로부는 보호막(419)으로 덮어져 있다. 또한, 접착제를 사용하여 커버재(420)로 밀봉한다. 커버재(420)는, 밀봉기판(유리기판, 플라스틱 기판 등)을 사용하고, EL층과 커버재(20)의 공간에는, 불활성 가스를 봉입하면 된다. 커버재(420)에는 양면 테이프 등으로 건조제를 설비해도 된다.Reference numeral 419 denotes a protective film, and the pixel portion and the driving circuit portion are covered with the protective film 419. In addition, an adhesive is used to seal the cover member 420. The cover member 420 may use a sealing substrate (a glass substrate, a plastic substrate, or the like), and an inert gas may be enclosed in the space between the EL layer and the cover member 20. The cover material 420 may be equipped with a desiccant with a double-sided tape or the like.

또한, 도면부호 408은 소스측 구동회로(404) 및 게이트측 구동회로(403)에 입력되는 신호를 전송하기 위한 배선이고, 외부입력단자가 되는 FPC(플렉시블 프린트회로)(409)로부터 비디오 신호나 클록 신호를 수신한다. 또한, 여기서는 FPC 밖에 도시되어 있지 않지만, 이 FPC에는 프린트 배선기반(PWB)이 부착되어도 된다. 본 명세서에서의 발광장치에는, 발광장치 본체뿐만 아니라, 그것에 FPC 또는 PWB가 부착된 상태도 포함하는 것으로 한다.Reference numeral 408 denotes a wiring for transmitting signals input to the source side driver circuit 404 and the gate side driver circuit 403, and the video signal from the FPC (Flexible Printed Circuit) 409 serving as an external input terminal. Receive a clock signal. Although only the FPC is shown here, a printed wiring board (PWB) may be attached to the FPC. The light emitting device in this specification includes not only the light emitting device body but also a state in which FPC or PWB is attached thereto.

다음에, 단면구조에 대하여 도 7b를 사용하여 설명한다. 기판(400)상에 접하여 하지 절연막(401)이 설치된다. 절연막(401)의 위쪽에는 화소부(402), 게이트측 구동회로(403)가 형성되어 있다. 화소부(402)는 전류제어용 TFT(411)와 그 드레인에 전기적으로 접속된 화소전극(412)을 포함하는 복수의 화소로 형성된다. 또한, 게이트측 구동회로(403)는 n채널형 TFT(413)와 p채널형 TFT(414)를 조합한 CMOS 회로를 사용하여 형성된다.Next, the cross-sectional structure will be described with reference to FIG. 7B. A ground insulating film 401 is provided on the substrate 400 in contact with it. The pixel portion 402 and the gate side driving circuit 403 are formed above the insulating film 401. The pixel portion 402 is formed of a plurality of pixels including a current control TFT 411 and a pixel electrode 412 electrically connected to the drain thereof. The gate side driver circuit 403 is formed using a CMOS circuit in which an n-channel TFT 413 and a p-channel TFT 414 are combined.

이것들의 TFT(411, 413, 414를 포함함)는, 상기 실시예 1의 n채널형 TFT, 상기 실시예 1의 p채널형 TFT의 형태로 제조하여도 된다. 도 7에서는, 유기발광소자에 전류를 공급하는 TFT(전류제어용 TFT(411))만을 나타냈지만, 그 TFT의 게이트 전극의 가장자리에는 복수의 TFT 등으로 이루어진 여러 가지 회로를 설치해도 된다.These TFTs 411, 413, and 414 may be manufactured in the form of the n-channel TFT of the first embodiment and the p-channel TFT of the first embodiment. In Fig. 7, only the TFT (current control TFT 411) for supplying current to the organic light emitting element is shown, but various circuits including a plurality of TFTs may be provided at the edge of the gate electrode of the TFT.

또한, 실시예 1에 따라 동일 기판상에 화소부(402), 소스측 구동회로(404) 및 게이트측 구동회로(403)를 형성한다.Further, according to the first embodiment, the pixel portion 402, the source side driver circuit 404 and the gate side driver circuit 403 are formed on the same substrate.

화소전극(412)은 유기발광소자(OLED)의 음극으로서 기능한다. 또한, 화소전극(412)의 양단에는 무기절연물(415)이 형성되고, 화소전극(412)상에는 유기화합물층(416) 및 발광소자의 양극(417)이 형성된다.The pixel electrode 412 functions as a cathode of the organic light emitting element OLED. In addition, an inorganic insulator 415 is formed at both ends of the pixel electrode 412, and an organic compound layer 416 and an anode 417 of the light emitting device are formed on the pixel electrode 412.

유기화합물층(416)으로서는, 발광층, 전하 수송층 또는 전하 주입층을 자유롭게 조합하여 유기화합물층(발광 및 그 때문에 캐리어의 이동을 행하게 하기 위한 층)을 형성하여도 된다.As the organic compound layer 416, a light emitting layer, a charge transport layer or a charge injection layer may be freely combined to form an organic compound layer (a layer for emitting light and thereby causing carrier movement).

양극(417)은 전체 화소에 공통의 배선으로서도 기능하고, 접속배선(408)을 경유하여 FPC(409)에 전기적으로 접속되어 있다. 또한, 화소부(402) 및 게이트측 구동회로(403)에 포함되는 소자는 모두 보호막(419)으로 덮여 있다.The anode 417 also functions as wiring common to all the pixels, and is electrically connected to the FPC 409 via the connection wiring 408. In addition, the elements included in the pixel portion 402 and the gate side driver circuit 403 are all covered with the protective film 419.

또한, 기판(400)의 이면을 포함하는 전체 면에 보호막을 설치해도 된다. 여기서, 외부입력단자(FPC)가 설치되는 부분에 보호막이 형성되지 않도록 주의할 필요가 있다. 마스크를 사용하여 보호막이 형성되지 않도록 해도 되며, CVD장치에서 마스킹 테이프로서 사용하는 테프론(등록상표) 등의 테이프로 외부입력단자 부분을 덮음으로써 보호막이 형성되지 않도록 해도 된다. 보호막(419)으로서, 질화실리콘막, DLC막, 또는 AlNxOy막을 사용하여도 된다.In addition, you may provide a protective film in the whole surface containing the back surface of the board | substrate 400. FIG. In this case, care should be taken not to form a protective film on a portion where the external input terminal FPC is installed. A protective film may not be formed using a mask, or a protective film may not be formed by covering the external input terminal part with a tape such as Teflon (registered trademark) used as a masking tape in a CVD apparatus. As the protective film 419, a silicon nitride film, a DLC film, or an AlN x O y film may be used.

이상과 같은 구조로 발광소자를 보호막(419)으로 봉입함으로써, 발광소자를 외부에서 완전히 차단할 수 있고, 외부에서 수분이나 산소 등의 유기화합물층의 산화에 의한 열화를 촉진하는 물질이 침입하는 것을 방지할 수 있다. 따라서, 신뢰성이 높은 발광장치를 얻을 수 있다. 또한, EL층의 막형성으로부터 봉입까지의 공정 을 도 4에 나타낸 장치를 사용하여 행해도 된다.By encapsulating the light emitting device in the protective film 419 as described above, the light emitting device can be completely blocked from the outside, and the outside can prevent the entry of a material that promotes deterioration by oxidation of an organic compound layer such as moisture or oxygen. Can be. Thus, a highly reliable light emitting device can be obtained. In addition, you may perform the process from film formation of an EL layer to sealing, using the apparatus shown in FIG.

또한, 화소전극을 양극으로 하고, 유기화합물층과 음극을 적층하여 도 7과는 역방향으로 발광하는 구성으로 해도 된다. 도 8에 그 일례를 나타낸다. 또한, 평면도는 도 7에 도시된 평면도와 동일하므로 생략한다.The pixel electrode may be an anode, and the organic compound layer and the cathode may be stacked to emit light in a reverse direction to FIG. 7. 8 shows an example thereof. In addition, the plan view is omitted because it is the same as the plan view shown in FIG.

도 8에 나타낸 단면구조에 대하여 이하에 설명한다. 기판(600)상에 절연막(610)이 설치되고, 절연막(610)의 위쪽에는 화소부(602), 게이트측 구동회로(603)가 형성되어 있으며, 화소부(602)는 전류제어용 TFT(611)와 그 드레인에 전기적으로 접속된 화소전극(612)을 포함하는 복수의 화소로 형성된다. 또한, 게이트측 구동회로(603)는 n채널형 TFT(613)와 p채널형 TFT(614)를 조합한 CMOS 회로를 사용하여 형성된다.The cross-sectional structure shown in FIG. 8 will be described below. An insulating film 610 is provided on the substrate 600, and a pixel portion 602 and a gate side driving circuit 603 are formed above the insulating film 610, and the pixel portion 602 is a current control TFT 611. ) And a pixel electrode 612 electrically connected to the drain thereof. The gate side driver circuit 603 is formed using a CMOS circuit in which an n-channel TFT 613 and a p-channel TFT 614 are combined.

이것들의 TFT(611, 613, 614를 포함함)는, 상기 실시예 1의 n채널형 TFT, 상기 실시예 1의 p채널형 TFT의 형태로 제조하면 된다. 또한, 도 8에서는, 유기발광소자에 전류를 공급하는 TFT(전류제어용 TFT(611))만을 나타냈지만, 그 TFT의 게이트전극의 가장자리에는 복수의 TFT 등으로 이루어진 여러 가지 회로를 설치해도 되며, 특별히 한정되지 않는다는 것은 말할 필요도 없다.These TFTs 611, 613, and 614 may be manufactured in the form of the n-channel TFT of the first embodiment and the p-channel TFT of the first embodiment. In Fig. 8, only the TFT (current control TFT 611) for supplying current to the organic light emitting element is shown, but various circuits including a plurality of TFTs or the like may be provided at the edges of the gate electrodes of the TFTs. Needless to say, it is not limited.

화소전극(612)은 유기발광소자(OLED)의 양극으로서 기능한다. 또한, 화소전극(612)의 양단에는 무기절연물(615)이 형성되고, 화소전극(612)상에는 유기화합물층(616) 및 발광소자의 음극(617)이 형성된다.The pixel electrode 612 functions as an anode of the organic light emitting element OLED. An inorganic insulator 615 is formed at both ends of the pixel electrode 612, and an organic compound layer 616 and a cathode 617 of the light emitting device are formed on the pixel electrode 612.

음극(617)은 전체 화소에 공통의 배선으로서도 기능하고, 접속배선(608)을 경유하여 FPC(609)에 전기적으로 접속되어 있다. 또한, 화소부(602) 및 게이트측 구동회로(603)에 포함되는 소자는 모두 보호막(619)으로 덮여 있다. 여기서는, 도시하지 않지만, 실시 형태 2에 나타낸 바와 같이 보호막(619)을 형성하기 전에 버퍼층을 설치하는 것이 바람직하다. 여기서는, 투명도전막으로 이루어진 음극(617)상에 스퍼터링법으로 버퍼층이 되는 산화실리콘막과, 보호막이 되는 질화실리콘막을 순차로 막형성한다.The cathode 617 also functions as a wiring common to all the pixels, and is electrically connected to the FPC 609 via the connection wiring 608. In addition, all elements included in the pixel portion 602 and the gate side driver circuit 603 are covered with the protective film 619. Although not shown here, as shown in Embodiment 2, it is preferable to provide a buffer layer before forming the protective film 619. Here, a silicon oxide film serving as a buffer layer and a silicon nitride film serving as a protective film are sequentially formed on the cathode 617 made of a transparent conductive film by sputtering.

또한, 커버부재(620)는, 접착제로 소자층에 접합된다. 또한, 커버부재(620)에는, 색순도를 높이기 위해, 각 화소에 대응하는 컬러필터(621)가 설치된다. 이 컬러필터(621)를 설치함으로써, 원편광판을 설치할 필요가 없어진다. 또한, 커버부재(620)에는 건조제를 설치해도 된다.The cover member 620 is bonded to the element layer with an adhesive. In addition, the cover member 620 is provided with a color filter 621 corresponding to each pixel in order to increase the color purity. By providing this color filter 621, it is not necessary to provide a circularly polarizing plate. The cover member 620 may also be provided with a desiccant.

또한, 도 8에서는, 화소전극을 양극으로 하고, 유기화합물층과 음극을 적층했기 때문에, 발광방향은 도 8에 나타낸 화살표의 방향으로 되어 있다.In Fig. 8, since the pixel electrode is the anode and the organic compound layer and the cathode are laminated, the light emission direction is in the direction of the arrow shown in Fig. 8.

또한, 여기서는 탑 게이트형 TFT을 예로서 설명했지만, TFT 구조에 관계없이 본 발명을 적용하는 것이 가능하다. 예컨대, 보텀 게이트형(역스태거형) TFT나 순스태거형 TFT에 적용하는 것이 가능하다.In addition, although the top gate type TFT was demonstrated here as an example, it is possible to apply this invention regardless of TFT structure. For example, it is possible to apply to a bottom gate type (reverse staggered) TFT or forward staggered TFT.

또한, 본 실시예는, 실시형태 1, 실시형태 2, 실시예 1중 어느 하나와 자유롭게 조합할 수 있다.In addition, a present Example can be combined freely with any one of Embodiment 1, Embodiment 2, and Example 1.

(실시예 3)(Example 3)

본 발명을 실시하여 EL모듈(액티브 매트릭스형 EL모듈, 패시브형 EL모듈)을 완성할 수 있다. 즉, 본 발명을 실시함으로써, 그것들을 조립한 모든 전자기기가 완성된다.By implementing the present invention, an EL module (active matrix type EL module, passive type EL module) can be completed. That is, by implementing this invention, all the electronic devices which assembled them are completed.

그와 같은 전자기기로서는, 비디오 카메라, 디지털 카메라, 헤드 마운트 디스플레이(고글형 디스플레이), 카네비게이션 시스템, 카스테레오, 퍼스널 컴퓨터, 휴대정보 단말기(모바일 컴퓨터, 휴대전화 또는 전자서적 등) 등을 들 수 있다. 그것들의 일례를 도 9a∼도 9f, 도 10a∼도 10c에 나타낸다.Examples of such electronic devices include video cameras, digital cameras, head mounted displays (goggle displays), car navigation systems, car stereos, personal computers, portable information terminals (mobile computers, mobile phones or electronic books, etc.). . Examples of those are shown in Figs. 9A to 9F and Figs. 10A to 10C.

도 9a는 퍼스널 컴퓨터로, 본체(2001), 화상입력부(2002), 표시부(2003), 키보드(2004) 등을 포함한다.9A is a personal computer, which includes a main body 2001, an image input unit 2002, a display unit 2003, a keyboard 2004, and the like.

도 9b는 비디오 카메라로, 본체(2101), 표시부(2102), 음성입력부(2103),조작스위치(2104), 배터리(2105), 화상 수신부(2106) 등을 포함한다.9B is a video camera and includes a main body 2101, a display portion 2102, an audio input portion 2103, an operation switch 2104, a battery 2105, an image receiving portion 2106, and the like.

도 9c는 모바일 컴퓨터로, 본체(2201), 카메라부(2202),화상 수신부(2203), 조작스위치(2204), 표시부(2205) 등을 포함한다.9C is a mobile computer, which includes a main body 2201, a camera portion 2202, an image receiving portion 2203, an operation switch 2204, a display portion 2205, and the like.

도 9d는 고글형 디스플레이로, 본체(2301), 표시부(2302), 아암부(2303) 등을 포함한다.9D is a goggle display, which includes a main body 2301, a display portion 2302, an arm portion 2303, and the like.

도 9e는 프로그램을 기록한 기록매체(이하, 기록매체라 칭함)를 사용하는 재생장치로, 본체(2401), 표시부(2402), 스피커부(2403), 기록매체(2404), 조작스위치(2405) 등을 포함한다. 또한, 이 재생장치는, 기록매체로서 DVD(Digital Versatile Disc), CD 등을 사용하며, 음악감상, 영화감상, 게임 또는 인터넷을 행할 수 있다.FIG. 9E shows a playback apparatus using a recording medium (hereinafter, referred to as a recording medium) on which a program is recorded, which includes a main body 2401, a display portion 2402, a speaker portion 2403, a recording medium 2404, and an operation switch 2405. And the like. In addition, the playback apparatus uses a DVD (Digital Versatile Disc), a CD, or the like as a recording medium, and can play music, watch movies, play games, or play the Internet.

도 9f는 디지털 카메라로, 본체(2501), 표시부(2502), 접안부(2503), 조작스위치(2504), 화상 수신부(도시하지 않음) 등을 포함한다.9F is a digital camera, which includes a main body 2501, a display portion 2502, an eyepiece 2503, an operation switch 2504, an image receiving portion (not shown), and the like.

도 10a는 휴대전화로, 본체(2901), 음성 출력부(2902), 음성 입력부(2903), 표시부(2904), 조작 스위치(2905), 안테나(2906), 화상 입력부(CCD, 이미지 센서 등)(2907) 등을 포함한다.10A illustrates a mobile phone, which includes a main body 2901, an audio output unit 2902, an audio input unit 2907, a display unit 2904, an operation switch 2905, an antenna 2906, an image input unit (CCD, image sensor, etc.). (2907) and the like.

도 10b는 휴대서적(전자서적)으로, 본체(3001), 표시부(3002, 3003), 기억매체(3004), 조작 스위치(3005), 안테나(3006) 등을 포함한다.10B is a portable book (electronic book), which includes a main body 3001, display portions 3002 and 3003, a storage medium 3004, an operation switch 3005, an antenna 3006, and the like.

도 10c는 디스플레이로, 본체(3101), 지지대(3102), 표시부(3103) 등을 포함한다.10C is a display, which includes a main body 3101, a support 3102, a display portion 3103, and the like.

또한, 도 10c에 나타낸 디스플레이는 중소형 또는 대형의 것, 예컨대 5∼20인치의 화면 사이즈인 것이다. 또한, 이러한 사이즈의 표시부를 형성하기 위해서는, 기판이 1×1m인 것을 사용하여 다중 패턴을 실행하여 양산하는 것이 바람직하다.In addition, the display shown in FIG. 10C is a medium or small size, for example, a screen size of 5 to 20 inches. In addition, in order to form the display part of such a size, it is preferable to mass-produce by carrying out a multi-pattern using the thing whose board | substrate is 1 * 1m.

이상과 같이, 본 발명의 적용범위는 매우 넓고, 모든 분야의 전자기기의 제조방법에 적용하는 것이 가능하다. 또한, 본 실시예의 전자기기는, 실시형태 1, 실시형태 2, 실시예 1 또는 실시예 2의 어떤 조합으로 이루어진 구성을 사용해도 실현할 수 있다.As described above, the scope of application of the present invention is very wide, and it is possible to apply it to the manufacturing method of electronic equipment in all fields. In addition, the electronic device of the present embodiment can also be realized by using a configuration composed of any combination of the first embodiment, the second embodiment, the first embodiment or the second embodiment.

도 1은 화소(3×3)의 평면도 및 단면도,1 is a plan view and a sectional view of a pixel 3 × 3;

도 2는 휘도와 전압의 관계를 나타낸 그래프,2 is a graph showing a relationship between luminance and voltage;

도 3은 화소(3×3)의 평면도 및 단면도,3 is a plan view and a sectional view of a pixel 3 × 3;

도 4는 본 발명의 제조장치를 나타낸 도면(실시형태 2),4 is a view showing a manufacturing apparatus of the present invention (Embodiment 2),

도 5는 본 발명의 적층구조를 나타낸 도면(실시형태 2),5 is a view showing a laminated structure of the present invention (Embodiment 2),

도 6은 액티브 매트릭스형 EL 표시장치의 구성도,6 is a configuration diagram of an active matrix type EL display device;

도 7은 액티브 매트릭스형 EL 표시장치의 구성도,7 is a configuration diagram of an active matrix type EL display device;

도 8은 액티브 매트릭스형 EL 표시장치의 구성도,8 is a configuration diagram of an active matrix type EL display device;

도 9는 전자기기의 일례를 나타낸 도면,9 is a view showing an example of an electronic apparatus;

도 10은 전자기기의 일례를 나타낸 도면이다.10 is a diagram illustrating an example of an electronic device.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

4, 6, 7, 8, 9 : 소스전극 또는 드레인전극4, 6, 7, 8, 9: source electrode or drain electrode

10R, 10G, 10B : 발광영역 11∼13 : OLED의 음극(혹은 양극)10R, 10G, 10B: Light emitting region 11-13: OLED cathode (or anode)

14 : 무기절연물 15, 16 : 층간절연막14: inorganic insulator 15, 16: interlayer insulating film

17 : 적색 발광 EL층 18 : 녹색 발광 EL층17: red light emitting EL layer 18: green light emitting EL layer

19 : 청색 발광 EL층 20 : OLED의 양극(혹은 음극)19: Blue light emitting EL layer 20: OLED anode (or cathode)

21, 22 : 적층부 30 : 밀봉기판21, 22: laminated portion 30: sealing substrate

31a : 차광부 31b : 적색의 착색층31a: light shielding portion 31b: red colored layer

31c : 녹색의 착색층 31d :청색의 착색층31c: colored layer of green 31d: colored layer of blue

32 : 버퍼층 33 : 보호막32: buffer layer 33: protective film

Claims (18)

제 1 전극과 제 2 전극 사이에 제 1 발광층을 갖는 제 1 발광소자와,A first light emitting element having a first light emitting layer between the first electrode and the second electrode, 상기 제 1 발광소자에 인접하고, 상기 제 2 전극과 제 3 전극 사이에 제 2 발광층을 갖는 제 2 발광소자와, A second light emitting element adjacent to the first light emitting element and having a second light emitting layer between the second electrode and the third electrode; 상기 제 1 전극의 단부와 상기 제 3 전극의 단부를 덮는 절연물과, An insulator covering an end of the first electrode and an end of the third electrode; 상기 제 2 전극 위에 블랙 컬러 부분을 갖는 컬러 필터를 구비하고,A color filter having a black color portion on the second electrode, 상기 제 2 발광층은 상기 절연물 및 상기 제 1 발광층과 겹치고,The second light emitting layer overlaps the insulator and the first light emitting layer, 상기 제 1 발광층과 상기 제 2 발광층이 겹치는 부분은 상기 블랙 컬러 부분과 겹치는 것을 특징으로 하는 발광장치. And a portion where the first light emitting layer and the second light emitting layer overlap with the black color portion. 기판 위에 형성된 제 1 트랜지스터 및 제 2 트랜지스터와, A first transistor and a second transistor formed on the substrate, 상기 제 1 트랜지스터 위에 형성되고, 상기 제 1 트랜지스터에 전기적으로 접속된 제 1 전극과, A first electrode formed over said first transistor and electrically connected to said first transistor, 상기 제 2 트랜지스터 위에 형성되고, 상기 제 2 트랜지스터에 전기적으로 접속된 제 2 전극과, A second electrode formed on the second transistor and electrically connected to the second transistor; 상기 제 1 전극의 단부와 상기 제 2 전극의 단부를 덮는 절연물과, An insulator covering an end of the first electrode and an end of the second electrode; 상기 제 1 전극 및 상기 절연물 위에 형성된 제 1 EL 층과, A first EL layer formed on the first electrode and the insulator, 상기 제 2 전극 및 상기 절연물 위에 형성된 제 2 EL 층과, A second EL layer formed on the second electrode and the insulator, 상기 제 1 EL 층 및 상기 제 2 EL 층 위에 형성된 블랙 컬러 부분을 갖는 컬러 필터를 구비하고, A color filter having a black color portion formed on the first EL layer and the second EL layer, 상기 제 2 EL 층은 상기 제 1 EL 층 및 상기 절연물과 겹치고, The second EL layer overlaps the first EL layer and the insulator, 상기 제 1 EL 층과 상기 제 2 EL 층이 겹치는 부분은 상기 블랙 컬러 부분과 겹치는 것을 특징으로 하는 발광장치. A portion where the first EL layer and the second EL layer overlap with the black color portion. 기판 위에 형성된 제 1 트랜지스터 및 제 2 트랜지스터와,A first transistor and a second transistor formed on the substrate, 상기 제 1 트랜지스터 위에 형성되고, 상기 제 1 트랜지스터에 전기적으로 접속된 제 1 전극과, A first electrode formed over said first transistor and electrically connected to said first transistor, 상기 제 2 트랜지스터 위에 형성되고, 상기 제 2 트랜지스터에 전기적으로 접속된 제 2 전극과, A second electrode formed on the second transistor and electrically connected to the second transistor; 상기 제 1 전극의 단부와 상기 제 2 전극의 단부를 덮는 절연물과, An insulator covering an end of the first electrode and an end of the second electrode; 상기 제 1 전극 및 상기 절연물 위에 형성된 제 1 EL 층과, A first EL layer formed on the first electrode and the insulator, 상기 제 2 전극 및 상기 절연물 위에 형성된 제 2 EL 층과,A second EL layer formed on the second electrode and the insulator, 상기 제 1 EL 층 및 상기 제 2 EL 층 위에 형성된 제 3 전극과, A third electrode formed over the first EL layer and the second EL layer, 상기 제 3 전극 위에 형성된 블랙 컬러 부분을 갖는 컬러 필터를 구비하고, A color filter having a black color portion formed on the third electrode, 상기 제 2 EL 층은 상기 제 1 EL 층 및 상기 절연물과 겹치고, The second EL layer overlaps the first EL layer and the insulator, 상기 제 1 EL 층과 상기 제 2 EL 층이 겹치는 부분은 상기 블랙 컬러 부분과 겹치는 것을 특징으로 하는 발광장치.A portion where the first EL layer and the second EL layer overlap with the black color portion. 기판 위에 형성된 제 1 트랜지스터 및 제 2 트랜지스터와,A first transistor and a second transistor formed on the substrate, 상기 제 1 트랜지스터 위에 형성되고, 상기 제 1 트랜지스터에 전기적으로 접속된 제 1 전극과, A first electrode formed over said first transistor and electrically connected to said first transistor, 상기 제 2 트랜지스터 위에 형성되고, 상기 제 2 트랜지스터에 전기적으로 접속된 제 2 전극과, A second electrode formed on the second transistor and electrically connected to the second transistor; 상기 제 1 전극의 단부 및 상기 제 2 전극의 단부를 덮는 절연물과, An insulator covering an end of the first electrode and an end of the second electrode; 상기 제 1 전극 및 상기 절연물 위에 형성된 제 1 발광층과, A first light emitting layer formed on the first electrode and the insulator, 상기 제 2 전극 및 상기 절연물 위에 형성된 제 2 발광층과,A second light emitting layer formed on the second electrode and the insulator; 상기 제 1 발광층 및 상기 제 2 발광층 위에 형성된 블랙 컬러 부분을 갖는 컬러필터를 구비하고, A color filter having a black color portion formed on the first light emitting layer and the second light emitting layer, 상기 제 2 발광층은 상기 제 1 발광층 및 상기 절연물과 겹치고, The second light emitting layer overlaps the first light emitting layer and the insulator, 상기 제 1 발광층과 상기 제 2 발광층이 겹치는 부분은 상기 블랙 컬러 부분과 겹치는 것을 특징으로 하는 발광장치.And a portion where the first light emitting layer and the second light emitting layer overlap with the black color portion. 기판 위에 형성된 제 1 트랜지스터 및 제 2 트랜지스터와,A first transistor and a second transistor formed on the substrate, 상기 제 1 트랜지스터 위에 형성되고, 상기 제 1 트랜지스터에 전기적으로 접속된 제 1 전극과, A first electrode formed over said first transistor and electrically connected to said first transistor, 상기 제 2 트랜지스터 위에 형성되고, 상기 제 2 트랜지스터에 전기적으로 접속된 제 2 전극과, A second electrode formed on the second transistor and electrically connected to the second transistor; 상기 제 1 전극의 단부 및 상기 제 2 전극의 단부를 덮는 절연물과, An insulator covering an end of the first electrode and an end of the second electrode; 상기 제 1 전극 및 상기 절연물 위에 형성된 제 1 발광층과, A first light emitting layer formed on the first electrode and the insulator, 상기 제 2 전극 및 상기 절연물 위에 형성된 제 2 발광층과,A second light emitting layer formed on the second electrode and the insulator; 상기 제 1 발광층 및 상기 제 2 발광층 위에 형성된 제 3 전극과, A third electrode formed on the first light emitting layer and the second light emitting layer; 상기 제 3 전극 위에 형성된 블랙 컬러 부분을 갖는 컬러 필터를 구비하고, A color filter having a black color portion formed on the third electrode, 상기 제 2 발광층은 상기 제 1 발광층 및 상기 절연물과 겹치고, The second light emitting layer overlaps the first light emitting layer and the insulator, 상기 제 1 발광층과 상기 제 2 발광층이 겹치는 부분은 상기 블랙 컬러 부분과 겹치는 것을 특징으로 하는 발광장치.And a portion where the first light emitting layer and the second light emitting layer overlap with the black color portion. 기판 위에 형성된 제 1 반도체막 및 제 2 반도체막과, A first semiconductor film and a second semiconductor film formed on the substrate; 상기 제 1 반도체막 및 상기 제 2 반도체막 위에 형성된 게이트 절연막과,A gate insulating film formed on the first semiconductor film and the second semiconductor film; 상기 게이트 절연막 위에 형성된 제 1 게이트 전극 및 제 2 게이트 전극과,A first gate electrode and a second gate electrode formed on the gate insulating film; 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극 위에 형성된 제 1 절연막과,A first insulating film formed on the first gate electrode and the second gate electrode; 상기 제 1 절연막 위에 형성되고, 상기 제 1 반도체막에 전기적으로 접속된 제 1 소스 전극 및 제 1 드레인 전극과, A first source electrode and a first drain electrode formed on the first insulating film and electrically connected to the first semiconductor film; 상기 제 1 절연막 위에 형성되고, 상기 제 2 반도체막에 전기적으로 접속된 제 2 소스 전극 및 제 2 드레인 전극과, A second source electrode and a second drain electrode formed on the first insulating film and electrically connected to the second semiconductor film; 상기 제 1 소스 전극, 상기 제 1 드레인 전극, 상기 제 2 소스 전극 및 상기 제 2 드레인 전극 위에 형성된 제 2 절연막과,A second insulating film formed on the first source electrode, the first drain electrode, the second source electrode, and the second drain electrode; 상기 제 2 절연막 위에 형성되고, 상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 한쪽에 전기적으로 접속된 제 1 픽셀 전극과, A first pixel electrode formed on the second insulating film and electrically connected to one of the first source electrode and the first drain electrode; 상기 제 2 절연막 위에 형성되고, 상기 제 2 소스 전극 및 상기 제 2 드레인 전극 중 한쪽에 전기적으로 접속된 제 2 픽셀 전극과, A second pixel electrode formed on the second insulating film and electrically connected to one of the second source electrode and the second drain electrode; 상기 제 2 절연막 위에 형성되고, 상기 제 1 픽셀 전극의 단부 및 상기 제 2 픽셀 전극의 단부를 덮는 절연물과, An insulator formed on the second insulating film and covering an end portion of the first pixel electrode and an end portion of the second pixel electrode; 상기 제 1 픽셀 전극 및 상기 절연물 위에 형성된 제 1 발광층과, A first light emitting layer formed on the first pixel electrode and the insulator; 상기 제 2 픽셀 전극 및 상기 절연물 위에 형성된 제 2 발광층과, A second light emitting layer formed on the second pixel electrode and the insulator; 상기 제 1 발광층 및 상기 제 2 발광층 위에 형성된 블랙 컬러 부분을 갖는 컬러 필터를 구비하고, A color filter having a black color portion formed on the first light emitting layer and the second light emitting layer, 상기 제 2 발광층은 상기 제 1 발광층 및 상기 절연물과 겹치고,The second light emitting layer overlaps the first light emitting layer and the insulator, 상기 제 1 발광층과 상기 제 2 발광층이 겹치는 부분은 상기 블랙 컬러 부분과 겹치는 것을 특징으로 하는 발광장치.And a portion where the first light emitting layer and the second light emitting layer overlap with the black color portion. 기판 위에 형성된 제 1 반도체막 및 제 2 반도체막과, A first semiconductor film and a second semiconductor film formed on the substrate; 상기 제 1 반도체막 및 상기 제 2 반도체막 위에 형성된 게이트 절연막과,A gate insulating film formed on the first semiconductor film and the second semiconductor film; 상기 게이트 절연막 위에 형성된 제 1 게이트 전극 및 제 2 게이트 전극과,A first gate electrode and a second gate electrode formed on the gate insulating film; 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극 위에 형성된 제 1 절연막과,A first insulating film formed on the first gate electrode and the second gate electrode; 상기 제 1 절연막 위에 형성되고, 상기 제 1 반도체막에 전기적으로 접속된 제 1 소스 전극 및 제 1 드레인 전극과, A first source electrode and a first drain electrode formed on the first insulating film and electrically connected to the first semiconductor film; 상기 제 1 절연막 위에 형성되고, 상기 제 2 반도체막에 전기적으로 접속된 제 2 소스 전극 및 제 2 드레인 전극과, A second source electrode and a second drain electrode formed on the first insulating film and electrically connected to the second semiconductor film; 상기 제 1 소스 전극, 상기 제 1 드레인 전극, 상기 제 2 소스 전극 및 상기 제 2 드레인 전극 위에 형성된 제 2 절연막과,A second insulating film formed on the first source electrode, the first drain electrode, the second source electrode, and the second drain electrode; 상기 제 2 절연막 위에 형성되고, 상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 한쪽에 전기적으로 접속된 제 1 픽셀 전극과, A first pixel electrode formed on the second insulating film and electrically connected to one of the first source electrode and the first drain electrode; 상기 제 2 절연막 위에 형성되고, 상기 제 2 소스 전극 및 상기 제 2 드레인 전극 중 한쪽에 전기적으로 접속된 제 2 픽셀 전극과, A second pixel electrode formed on the second insulating film and electrically connected to one of the second source electrode and the second drain electrode; 상기 제 2 절연막 위에 형성되고, 상기 제 1 픽셀 전극의 단부 및 상기 제 2 픽셀 전극의 단부를 덮는 절연물과, An insulator formed on the second insulating film and covering an end portion of the first pixel electrode and an end portion of the second pixel electrode; 상기 제 1 픽셀 전극 및 상기 절연물 위에 형성된 제 1 발광층과, A first light emitting layer formed on the first pixel electrode and the insulator; 상기 제 2 픽셀 전극 및 상기 절연물 위에 형성된 제 2 발광층과, A second light emitting layer formed on the second pixel electrode and the insulator; 상기 제 1 발광층 및 상기 제 2 발광층 위에 형성된 대향 전극과,A counter electrode formed on the first light emitting layer and the second light emitting layer; 상기 대향 전극 위에 형성된 블랙 컬러 부분을 갖는 컬러 필터를 구비하고, A color filter having a black color portion formed on the counter electrode, 상기 제 2 발광층은 상기 제 1 발광층 및 상기 절연물과 겹치고,The second light emitting layer overlaps the first light emitting layer and the insulator, 상기 제 1 발광층과 상기 제 2 발광층이 겹치는 부분은 상기 블랙 컬러 부분 과 겹치는 것을 특징으로 하는 발광장치.And a portion where the first light emitting layer and the second light emitting layer overlap with the black color portion. 제1항, 제4항, 제5항, 제6항 또는 제7항 중 어느 한 항에 있어서, The method according to any one of claims 1, 4, 5, 6 or 7, 상기 제 1 발광층으로부터 방출된 광의 컬러는 상기 제 2 발광층으로부터 방출된 광의 컬러와 다른 것을 특징으로 하는 발광장치. The color of light emitted from the first light emitting layer is different from the color of light emitted from the second light emitting layer. 제 2 항 또는 제 3 항에 있어서,The method according to claim 2 or 3, 상기 제 1 EL 층으로부터 방출된 광의 컬러는 상기 제 2 EL 층으로부터 방출된 광의 컬러와 다른 것을 특징으로 하는 발광장치. The color of light emitted from the first EL layer is different from the color of light emitted from the second EL layer. 청구항 제1항 내지 제7항 중 어느 한 항의 발광장치를 갖는 전자기기에 있어서, An electronic device having the light emitting device according to any one of claims 1 to 7, 상기 전자기기는 비디오 카메라, 디지털 카메라, 헤드 마운트 디스플레이, 카 네비게이션 시스템, 카 스테레오, 퍼스널 컴퓨터, 모바일 컴퓨터, 휴대전화, 전자서적, 기록매체를 이용한 플레이어, 및 디스플레이로 이루어진 군으로부터 선택된 하나인 것을 특징으로 하는 전자기기.The electronic device is one selected from the group consisting of a video camera, a digital camera, a head mounted display, a car navigation system, a car stereo, a personal computer, a mobile computer, a mobile phone, an electronic book, a player using a recording medium, and a display. Electronic equipment. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 7, 상기 절연물은 무기 절연물인 것을 특징으로 하는 발광장치.Wherein said insulator is an inorganic insulator. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,The method according to any one of claims 2 to 5, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 각각 결정 구조를 갖는 실리콘막을 포함하는 것을 특징으로 하는 발광장치. And the first transistor and the second transistor each include a silicon film having a crystal structure. 제 6 항 또는 제 7 항에 있어서,The method according to claim 6 or 7, 상기 제 1 반도체막 및 상기 제 2 반도체막은 각각 결정 구조를 갖는 실리콘 막인 것을 특징으로 하는 발광장치. And the first semiconductor film and the second semiconductor film are silicon films each having a crystal structure. 제 1 항에 있어서,The method of claim 1, 상기 제 2 전극은 MgAg를 포함하는 음극인 것을 특징으로 하는 발광장치.The second electrode is a light emitting device, characterized in that the cathode containing MgAg. 제 3 항 또는 제 5 항에 있어서,The method according to claim 3 or 5, 상기 제 3 전극은 MgAg를 포함하는 음극인 것을 특징으로 하는 발광장치.The third electrode is a light emitting device, characterized in that the cathode containing MgAg. 제 7 항에 있어서,The method of claim 7, wherein 상기 대향 전극은 MgAg를 포함하는 음극인 것을 특징으로 하는 발광장치.The counter electrode is a light emitting device, characterized in that the cathode containing MgAg. 제 1 항에 있어서,The method of claim 1, 상기 발광장치는 개구부를 갖는 층간 절연막을 더 구비하고, The light emitting device further includes an interlayer insulating film having an opening, 상기 제 1 전극과 상기 제 3 전극은 상기 층간 절연막 위에 형성되고, The first electrode and the third electrode is formed on the interlayer insulating film, 상기 절연물은 상기 층간 절연막의 상기 개구부 위에 형성되어 있는 것을 특징으로 하는 발광장치.And said insulator is formed over said opening of said interlayer insulating film. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,The method according to any one of claims 2 to 5, 상기 발광장치는 개구부를 갖는 층간 절연막을 더 구비하고, The light emitting device further includes an interlayer insulating film having an opening, 상기 제 1 전극과 상기 제 2 전극은 상기 층간 절연막 위에 형성되고, The first electrode and the second electrode is formed on the interlayer insulating film, 상기 절연물은 상기 층간 절연막의 상기 개구부 위에 형성되어 있는 것을 특징으로 하는 발광장치.And said insulator is formed over said opening of said interlayer insulating film.
KR1020090086916A 2001-12-28 2009-09-15 Light emitting device and electronic equipment having the same KR100956100B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090086916A KR100956100B1 (en) 2001-12-28 2009-09-15 Light emitting device and electronic equipment having the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-401687 2001-12-28
KR1020090086916A KR100956100B1 (en) 2001-12-28 2009-09-15 Light emitting device and electronic equipment having the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020083936A Division KR20030057377A (en) 2001-12-28 2002-12-26 Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor

Publications (2)

Publication Number Publication Date
KR20090106373A KR20090106373A (en) 2009-10-08
KR100956100B1 true KR100956100B1 (en) 2010-05-07

Family

ID=41535993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090086916A KR100956100B1 (en) 2001-12-28 2009-09-15 Light emitting device and electronic equipment having the same

Country Status (1)

Country Link
KR (1) KR100956100B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101632298B1 (en) 2012-07-16 2016-06-22 삼성디스플레이 주식회사 Flat panel display device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000123975A (en) 1999-11-15 2000-04-28 Seiko Epson Corp Active matrix type organic el display body
KR20010098770A (en) * 2000-04-21 2001-11-08 야마자끼 순페이 A self-light emitting device and electrical applicance using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000123975A (en) 1999-11-15 2000-04-28 Seiko Epson Corp Active matrix type organic el display body
KR20010098770A (en) * 2000-04-21 2001-11-08 야마자끼 순페이 A self-light emitting device and electrical applicance using the same

Also Published As

Publication number Publication date
KR20090106373A (en) 2009-10-08

Similar Documents

Publication Publication Date Title
KR100924741B1 (en) Light emitting device
US9653519B2 (en) Light emitting device, method of preparing the same and device for fabricating the same
KR100979925B1 (en) Light emitting device and method of manufacturing the same
JP4627966B2 (en) Light emitting device and manufacturing method thereof
JP2003257657A (en) Light emitting device, and method and apparatus for manufacturing the device
JP2003288983A (en) Light emitting device, method for preparing and manufacturing the device
KR100956100B1 (en) Light emitting device and electronic equipment having the same
JP4408114B2 (en) Method for manufacturing light emitting device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 10