KR100949518B1 - A Vertical Transition Substrate having Compensation Capacitor and Method for manufacturing the same - Google Patents

A Vertical Transition Substrate having Compensation Capacitor and Method for manufacturing the same Download PDF

Info

Publication number
KR100949518B1
KR100949518B1 KR1020070098737A KR20070098737A KR100949518B1 KR 100949518 B1 KR100949518 B1 KR 100949518B1 KR 1020070098737 A KR1020070098737 A KR 1020070098737A KR 20070098737 A KR20070098737 A KR 20070098737A KR 100949518 B1 KR100949518 B1 KR 100949518B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
pad
ground plane
vertical
transition structure
Prior art date
Application number
KR1020070098737A
Other languages
Korean (ko)
Other versions
KR20090033617A (en
Inventor
노윤섭
염인복
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020070098737A priority Critical patent/KR100949518B1/en
Publication of KR20090033617A publication Critical patent/KR20090033617A/en
Application granted granted Critical
Publication of KR100949518B1 publication Critical patent/KR100949518B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Abstract

본 발명은 전도성 수직 신호 비아의 하부에 패드를 형성하여 커패시턴스가 형성되도록 함으로써, 높은 주파수에서 발생되는 반사 및 방사에 의한 특성 열화를 보상하기 위한 수직 천이 구조의 기판 및 이의 제조 방법에 관한 것으로, 본 발명에 따른 기판은, 복수 개의 유전체 층이 적층되고, 서로 다른 유전체 층에 도전 패턴이 형성되며, 상기 서로 다른 유전체 층에 형성된 도전 패턴들을 수직 신호 비아를 통해 전기적으로 연결하는 수직 천이 구조 기판에 있어서, 보상 커패시턴스를 형성하기 위해, 상기 수직 신호 비아와 대응되는 하부 위치의 유전체 층에 형성된 패드; 및 상기 패드와 하단 접지 평면을 전기적으로 연결하기 위한 비아를 포함한다.The present invention relates to a substrate having a vertical transition structure and a method of manufacturing the same in order to compensate for deterioration of characteristics due to reflection and radiation generated at a high frequency by forming a pad under a conductive vertical signal via to form a capacitance. In the substrate according to the present invention, a plurality of dielectric layers are stacked, conductive patterns are formed on different dielectric layers, and vertical transition structure substrates electrically connecting the conductive patterns formed on the different dielectric layers through vertical signal vias. A pad formed in the dielectric layer at a lower position corresponding to the vertical signal via to form a compensation capacitance; And a via for electrically connecting the pad to the bottom ground plane.

저온, 동시소성, 세라믹, LTCC, 기판, 스트립라인, 패드, 유전체, 비아 Low Temperature, Cofired, Ceramic, LTCC, Board, Stripline, Pad, Dielectric, Via

Description

보상 커패시터를 갖는 수직 천이 구조의 기판 및 이의 제조 방법{A Vertical Transition Substrate having Compensation Capacitor and Method for manufacturing the same}A Vertical Transition Substrate having Compensation Capacitor and Method for manufacturing the same}

본 발명은 보상 커패시터를 갖는 수직 천이 구조의 기판 및 이의 제조 방법에 관한 것으로, 더욱 자세하게는 전도성 수직 신호 비아의 하부에 패드를 형성하여 커패시턴스가 형성되도록 함으로써, 높은 주파수에서 발생되는 반사 및 방사에 의한 특성 열화를 보상하기 위한 수직 천이 구조의 기판 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate having a vertical transition structure having a compensation capacitor and a method of manufacturing the same, and more particularly, by forming a pad under a conductive vertical signal via to allow capacitance to be formed, thereby causing reflection and radiation generated at a high frequency. A substrate having a vertical transition structure for compensating for deterioration of properties and a method of manufacturing the same.

더욱이 본 발명은 저온 동시소성 세라믹(LTCC: Low Temperature Co-fired Ceramic) 기판과 같이 적층형 공정에 반드시 필요한 마이크로스트립(Microstrip)-스트립(Strip) 또는 접지 코플라나 웨이브 가이드(GCPW: Grounded Co-Planar Waveguide)-스트립(Strip) 천이 구조의 특성을 향상시키기 위한 것이다.Furthermore, the present invention provides a microstrip-strip or grounded coplanar waveguide (GCPW), which is essential for stacked processes, such as low temperature co-fired ceramic (LTCC) substrates. It is to improve the characteristics of the strip-strip transition structure.

저온 동시소성 세라믹(LTCC)을 사용한 패키징 방법은 다층 집적 능력, 금속 의 우수한 전도도, 저손실 특성 등의 장점을 바탕으로 마이크로웨이브 모듈 및 시스템을 위한 가장 좋은 패키징 방법 중 하나이다.Packaging methods using low temperature cofired ceramics (LTCC) are one of the best packaging methods for microwave modules and systems due to their multi-layer integration capability, excellent conductivity of metals and low loss characteristics.

저온 동시소성 세라믹(LTCC) 기술은 800 내지 1,000℃ 정도의 저온에서 세라믹과 금속의 동시소성 방법을 이용하여 기판을 형성하는 기술로서, 녹는점이 낮은 글래스와 세라믹을 혼합하여 원하는 유전율을 갖는 그린시트를 형성시키고, 그 위에 전도성 페이스트(paste)를 인쇄하여 신호라인을 패턴으로 형성한 후, 각각의 시트를 적층하여 기판을 형성하게 된다.Low-temperature co-fired ceramic (LTCC) technology is a technology for forming a substrate using a co-fired method of ceramic and metal at a low temperature of about 800 to 1,000 ℃, a glass sheet having a desired dielectric constant by mixing a glass with low melting point After forming, and printing a conductive paste on it to form a signal line in a pattern, each sheet is laminated to form a substrate.

유전체층에 도전 패턴을 형성하고, 각각의 유전체층을 적층하여 도전 패턴들의 조합으로 회로 소자를 구현하도록 하는 저온 동시소성 세라믹(LTCC) 기술은 세라믹과 금속의 동시 소성이 가능한 공정 특징에 따라서 모듈 내부에 수동 소자를 구현할 수 있는 장점을 갖고 있다.Low temperature co-fired ceramic (LTCC) technology, which forms a conductive pattern on a dielectric layer and stacks each dielectric layer to implement a circuit element with a combination of conductive patterns, is passive in the module according to a process feature that enables simultaneous firing of ceramic and metal. It has the advantage of realizing the device.

저온 동시소성 세라믹(LTCC) 기판에서는, 복수의 다른 층 상에 위치한 신호라인 패턴을 전도성 수직 비아를 통하여 수직 연결함으로써, 신호 라인을 3차원적으로 구성할 수 있다. 이와 같은 저온 동시소성 세라믹(LTCC) 기판에서 패키지의 크기를 줄이기 위해서는 신호 선로의 수직 이동이 불가피하며, 이때 발생하는 신호 손실을 최소화하여야 최적의 회로 설계가 가능하다.In low-temperature cofired ceramic (LTCC) substrates, signal lines may be three-dimensionally formed by vertically connecting signal line patterns disposed on a plurality of different layers through conductive vertical vias. In order to reduce the size of a package in such a low-temperature cofired ceramic (LTCC) substrate, vertical movement of the signal line is inevitable, and optimal signal design is possible by minimizing signal loss generated at this time.

일반적으로 기판의 수직 천이 구조는, 구조에서 오는 불연속 구조로 인하여 방사(Radiation)와 반사(Reflection)에 의하여 높은 주파수에서 그 특성이 우수하지 못하다.In general, the vertical transition structure of the substrate is not excellent at high frequency due to the radiation and reflection due to the discontinuous structure coming from the structure.

이에 따른 삽입 손실을 줄이기 위한 보상 기술로 F. J. Schmuckle는 마이크 로스트립-스트립 천이 구조에서 서로의 선로를 연결하는 비아(Via) 주위에 마이크로스트립과 스트립 선로를 위한 접지 구조를 두어서 마치 코엑셜과 같이 동작하게 하여 높은 주파수에서까지 우수한 반사 특성을 얻는 방법을 제안하였다.As a compensation technique to reduce insertion loss, FJ Schmuckle acts like a coaxial by placing ground structures for microstrip and strip lines around vias that connect each other's lines in a microstrip-strip transition structure. A method of obtaining excellent reflection characteristics even at high frequencies has been proposed.

도 1은 일반적인 수직 천이 구조를 갖는 기판의 구조를 설명하기 위한 도면이다.1 is a view for explaining the structure of a substrate having a general vertical transition structure.

일반적으로 기판은 복수의 유전체 층이 적층된 구조를 갖는다. 도 1을 참조하면, 기판은 총 6층으로 구성되어 있는데, 이 층수는 사용 구조에 따라 선택할 수 있다.In general, the substrate has a structure in which a plurality of dielectric layers are stacked. Referring to Figure 1, the substrate is composed of a total of six layers, the number of layers can be selected according to the structure used.

최상층에 형성되는 선로(101)는 GCPW(Grounded Co-Planar Waveguide)로 형성되어, 각각의 입/출력 포트(P1, P2)를 구성한다. 그리고 중간 층의 선로(102)는 상단의 접지 평면(104)과 하단의 접지 평면(106)에 의해 형성되는 스트립라인 (Stripline) 선로로 구성된다. 최상층에 형성된 선로(101)와 중간층에 형성된 선로(102)는 전도성 수직 신호 비아(103)를 통해 전기적으로 서로 연결된다. 상단의 접지 평면(104)과 하단의 접지 평면(106)은 수직 접지 비아(105)에 의해 서로 전기적으로 연결된다.The line 101 formed on the uppermost layer is formed of a grounded co-planar waveguide (GCPW) to configure respective input / output ports P1 and P2. The intermediate layer track 102 is composed of a stripline track formed by the ground plane 104 at the top and the ground plane 106 at the bottom. The line 101 formed in the uppermost layer and the line 102 formed in the middle layer are electrically connected to each other through the conductive vertical signal vias 103. The upper ground plane 104 and the lower ground plane 106 are electrically connected to each other by vertical ground vias 105.

저온 동시소성 세라믹(LTCC) 공정과 같이 층간 높이가 결정된 수직 천이 구조에서 사용하는 GCPW 선로 및 스트립라인(Stripline)은 50옴으로 설계되고, 정해진 직경의 비아 홀을 사용하여 수직 연결하게 된다. 하지만 비아 홀을 사용하여 수직 연결을 할 때 발생되는 구조에서 기인하는 불연속으로 인하여, 방사(Radiation)와 반사(Reflection)는 높은 주파수에서 특성을 열화시키게 되는 문제점이 있다.The GCPW line and stripline used in vertical transition structures, such as low temperature co-fired ceramic (LTCC) processes, are designed with 50 ohms and connected vertically using via holes of defined diameters. However, due to the discontinuity caused by the structure generated when the vertical connection is made using the via hole, radiation and reflection have a problem of deteriorating characteristics at high frequencies.

도 2는 일반적인 수직 천이 구조를 갖는 기판에서 삽입 손실과 반사 손실의 시뮬레이션 결과를 나타낸 그래프이다.2 is a graph showing simulation results of insertion loss and reflection loss in a substrate having a general vertical transition structure.

도 2를 참조하면, 47GHz 근처에서 반사손실이 -5.4dB, 삽입손실이 -1.6dB의 특성을 보임을 알 수 있다.Referring to FIG. 2, it can be seen that the reflection loss is -5.4 dB and the insertion loss is -1.6 dB near 47 GHz.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 전도성 수직 신호 비아의 하부에 패드를 형성하여 커패시턴스가 형성되도록 함으로써, 높은 주파수에서 발생되는 반사 및 방사에 의한 특성 열화를 보상하기 위한 수직 천이 구조의 기판 및 이의 제조 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been proposed to solve the above problems of the prior art, by forming a pad in the lower portion of the conductive vertical signal via to form a capacitance, thereby preventing the deterioration of characteristics due to reflection and radiation generated at a high frequency It is an object of the present invention to provide a substrate having a vertical transition structure and a method of manufacturing the same.

본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.Other objects and advantages of the present invention can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. Also, it will be readily appreciated that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the claims.

상기 목적을 달성하기 위한 본 발명에 따른 기판은, 복수 개의 유전체 층이 적층되고, 서로 다른 유전체 층에 도전 패턴이 형성되며, 상기 서로 다른 유전체 층에 형성된 도전 패턴들을 수직 신호 비아를 통해 전기적으로 연결하는 수직 천이 구조 기판에 있어서, 보상 커패시턴스를 형성하기 위해, 상기 수직 신호 비아와 대응되는 하부 위치의 유전체 층에 형성된 패드; 및 상기 패드와 하단 접지 평면을 전기적으로 연결하기 위한 비아를 포함한다.In the substrate according to the present invention for achieving the above object, a plurality of dielectric layers are stacked, conductive patterns are formed on different dielectric layers, and electrically conductive patterns formed on the different dielectric layers are electrically connected through vertical signal vias. A vertical transition structure substrate comprising: a pad formed in a dielectric layer at a lower position corresponding to the vertical signal via to form a compensation capacitance; And a via for electrically connecting the pad to the bottom ground plane.

바람직하게는 상기 패드는 일정 크기를 가지며, 상기 수직 신호 비아의 바로 한층 아래 유전체 층에 형성된다.Preferably the pad has a predetermined size and is formed in a dielectric layer just below the vertical signal via.

바람직하게는, 상기 기판은 저온 동시소성 세라믹 기판인 것을 특징으로 한다.Preferably, the substrate is characterized in that the low-temperature cofired ceramic substrate.

또한 상기 목적을 달성하기 위한 본 발명에 따른 기판의 제조 방법은, 수직 천이 구조 기판의 제조 방법에 있어서, 하단 접지 평면이 형성된 제1 유전체 층 상에 패드가 형성된 제2 유전체 층을 적층하는 단계; 상기 패드가 형성된 제2 유전체 층 상에 제1 도전 패턴이 형성된 제3 유전체 층을 적층하는 단계; 상기 제1 도전 패턴이 형성된 제3 유전체 층 상부에 제2 도전 패턴과 상단 접지 평면이 형성된 제4 유전체 층을 적층하는 단계; 상기 패드와 상기 하단 접지 평면을 전기적으로 연결하기 위한 제1 비아를 형성하는 단계; 상기 제2 도전 패턴과 상기 제1 도전 패턴을 전기적으로 연결하기 위한 제2 비아를 형성하는 단계; 상기 상단 접지 평면과 상기 하단 접지 평면을 전기적으로 연결하기 위한 제3 비아를 형성하는 단계; 및 일정 온도에서 소성하는 단계를 포함한다.In addition, a method of manufacturing a substrate according to the present invention for achieving the above object, the method of manufacturing a vertical transition structure substrate, comprising the steps of: laminating a second dielectric layer having a pad formed on the first dielectric layer having a bottom ground plane; Stacking a third dielectric layer having a first conductive pattern on the pad formed second dielectric layer; Stacking a fourth dielectric layer having a second conductive pattern and an upper ground plane formed on the third dielectric layer having the first conductive pattern formed thereon; Forming a first via for electrically connecting the pad and the bottom ground plane; Forming a second via for electrically connecting the second conductive pattern and the first conductive pattern; Forming a third via for electrically connecting the top ground plane and the bottom ground plane; And firing at a constant temperature.

바람직하게는 상기 제3 유전체 층과 상기 제4 유전체 층 사이에 적어도 하나 이상의 유전체 층을 적층하는 단계를 더 포함한다.Preferably, the method further comprises laminating at least one dielectric layer between the third dielectric layer and the fourth dielectric layer.

상기한 바와 같은 본 발명은, 천이되는 수직 신호 비아의 하부에 하단 접지면에 연결되는 패드를 추가하여 구조적으로 간단하면서 높은 주파수에서까지 우수한 삽입손실 및 반사손실 특성을 갖도록 할 수 있다. 또한, 본 발명은 수직 천이 구조의 크기나 부피의 증가 없이 실현할 수 있다.As described above, the present invention can add a pad connected to the lower ground plane to the lower portion of the vertical signal via to be transitioned to have a simple insertion and return loss characteristics even at a high frequency. In addition, the present invention can be realized without increasing the size or volume of the vertical transition structure.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.The above objects, features and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, whereby those skilled in the art may easily implement the technical idea of the present invention. There will be. In addition, in describing the present invention, when it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 수직 천이 구조 기판의 평면도이고, 도 4는 본 발명에 따른 수직 천이 구조 기판의 단면도이다. 도 4에 도시된 바와 같이 본 발명에 따른 수직 천이 구조 기판은 도 1에 도시된 종래 수직 천이 구조 기판과 다음과 같은 점에서 차이가 있다.3 is a plan view of a vertical transition structure substrate according to the present invention, and FIG. 4 is a cross-sectional view of a vertical transition structure substrate according to the present invention. As shown in FIG. 4, the vertical transition structure substrate according to the present invention is different from the conventional vertical transition structure substrate shown in FIG. 1 in the following points.

본 발명에 따른 수직 천이 구조 기판은 최상층의 GCPW 선로(201)와 중간층의 스트립 선로를 전기적으로 연결하는 전도성 수직 신호 비아의 하부 층에 패드(301) 를 형성하고, 상기 패드(301)와 하단의 접지 평면을 수직 접지 비아(302)를 이용해 전기적으로 연결하여, 보상 커패시턴스가 형성되도록 한 것에 그 특징이 있다. 이에 따라 본 발명에 따른 수직 천이 구조 기판은 높은 주파수에서도 우수한 삽입 손실 및 반사 손실 특성을 실현할 수 있다.In the vertical transition structure substrate according to the present invention, a pad 301 is formed on a lower layer of a conductive vertical signal via that electrically connects the GCPW line 201 of the uppermost layer to the strip line of the middle layer. The ground plane is electrically connected using a vertical ground via 302 to form a compensation capacitance. Accordingly, the vertical transition structure substrate according to the present invention can realize excellent insertion loss and return loss characteristics even at high frequencies.

이와 같은 본 발명에 따른 수직 천이 구조 기판의 구조를 도 3 및 도 4를 참조하여 설명한다.The structure of the vertical transition structure substrate according to the present invention will be described with reference to FIGS. 3 and 4.

최상층에 형성되는 선로(101)는 GCPW(Grounded Co-Planar Waveguide)로 형성되어, 각각의 입/출력 포트(P1, P2)와 연결된다.The line 101 formed on the uppermost layer is formed of a grounded co-plane waveguide (GCPW), and is connected to each of the input / output ports P1 and P2.

입력 포트(P1)로 입력된 신호는 GCPW 선로(201)를 통하여 전도성 수직 신호 비아(203)로 전달되고, 다시 전도성 수직 신호 비아(203)를 통해 스트립라인(202)으로 전달된다. 스트립라인(202)은 상단의 접지 평면(204)와 하단의 접지 평면에 의해 형성되는 스트립라인 선로로 구성되고, 수직 접지 비아(205)를 통하여 상호 연결된다. 도 3에서 206은 본 발명을 위해 추가된 패드를 나타낸다.The signal input to the input port P1 is transmitted to the conductive vertical signal via 203 through the GCPW line 201 and back to the stripline 202 through the conductive vertical signal via 203. Stripline 202 consists of a stripline line formed by a ground plane 204 at the top and a ground plane at the bottom, and is interconnected through vertical ground vias 205. In Figure 3 206 represents a pad added for the present invention.

도 4에 도시된 바와 같이 본 발명에 따른 수직 천이 구조 기판은 종래의 수직 천이 구조 기판에서 최상층의 GCPW 선로(303)와 중간층의 스트립 선로(307)를 전기적으로 연결하는 전도성 수직 신호 비아(306)와 대응되는 한층 하단에 일정 크기를 갖는 패드(301)를 형성하고, 상기 패드(301)를 수직 접지 비아(302)를 이용해 하단의 접지 평면(310)과 접지되도록 한다. 따라서 본 발명은 입력된 신호가 인덕터 성분을 가진 전도성 수직 신호 비아(306)를 통하여 중간의 스트립라인(307)으로 천이될 때, 커패시터 성분을 갖는 패드가 수직 천이 구조의 특성을 높은 주파수에서도 우수하게 유지할 수 있도록 한다.As shown in FIG. 4, the vertical transition structure substrate according to the present invention is a conductive vertical signal via 306 electrically connecting the GCPW line 303 of the uppermost layer and the strip line 307 of the intermediate layer in the conventional vertical transition structure substrate. A pad 301 having a predetermined size is formed at a lower side corresponding to the bottom surface of the pad 301, and the pad 301 is grounded with the ground plane 310 at the bottom using a vertical ground via 302. Thus, the present invention provides that the pad with the capacitor component provides excellent characteristics of the vertical transition structure even at high frequencies when the input signal transitions through the conductive vertical signal via 306 with the inductor component to the middle stripline 307. To maintain.

도 5는 본 발명은 이용한 수직 천이 구조의 삽입 손실과 반사 손실의 시뮬레이션 결과를 나타낸 그래프이다. 도 5에 도시된 바와 같이, 50GHz까지 반사손실이 -9.5dB와 삽입손실이 -0.59dB로, 종래의 수직 천이 구조 기판보다 우수한 특성을 보임을 알 수 있다. 본 발명은 간단한 비아와 패드만을 추가하여, 추가의 크기나 부피의 증가 없이 보상이 가능하다.5 is a graph showing simulation results of insertion loss and reflection loss of the vertical transition structure used in the present invention. As shown in FIG. 5, the reflection loss of -9.5 dB and the insertion loss of -0.59 dB up to 50 GHz are superior to those of the conventional vertical transition structure substrate. The invention adds only simple vias and pads, allowing compensation without additional size or volume increase.

다음 본 발명에 따른 수직 천이 구조 기판의 제조 방법에 대해 살펴본다. Next, a method of manufacturing a vertical transition structure substrate according to the present invention will be described.

하단 접지 평면(310)이 형성된 제1 유전체 층(311) 상에 패드(301)가 형성된 제2 유전체 층(312)을 적층한다. 그리고, 상기 패드(301)가 형성된 제2 유전체 층(312) 상에 제1 도전 패턴(스트립 선로)이 형성된 제3 유전체 층(313)을 적층한다. 이어서 필요에 따라 선택적으로 상기 제1 도전 패턴이 형성된 제3 유전체 층(313) 상부에 복수 개의 유전체 층을 더 적층할 수 있다. 일예로서, 제3 유전체 층(313) 상부에 제2 도전 패턴(GCPW 선로)과 상단 접지 평면이 형성된 제4 유전체 층(316)을 적층한다.The second dielectric layer 312 having the pad 301 is stacked on the first dielectric layer 311 having the bottom ground plane 310 formed thereon. A third dielectric layer 313 having a first conductive pattern (strip line) is formed on the second dielectric layer 312 on which the pad 301 is formed. Subsequently, if necessary, a plurality of dielectric layers may be further stacked on the third dielectric layer 313 having the first conductive pattern. As an example, a fourth dielectric layer 316 having a second conductive pattern (GCPW line) and a top ground plane formed on the third dielectric layer 313 is stacked.

다음으로, 패드(301)와 대응되는 하단 접지 평면(310)과 제1 유전체 층(311) 부분을 펀칭 등의 방법으로 제거하여 비아홀을 형성한 후, 상기 비아홀을 Ag 또는 Cu 페이스트 등의 전도성 물질로 채워 상기 패드(301)와 하단 접지 평면(310)을 서로 전기적으로 연결하는 비아(302)를 형성하고, 또한, 제2 도전 패턴(GCPW 선로)과 제1 도전 패턴(스트립 라인)을 전기적으로 연결하기 위한 비아홀(306)을 형성한 후, 전도성 물질로 채워 수직 신호 비아를 형성하며, 상단 접지 평면(304)과 하단 접지 평면(310)을 전기적으로 연결하기 위한 비아홀(305)을 형성한 후, 전도성 물질로 채워 비아를 형성한다.Next, the bottom ground plane 310 corresponding to the pad 301 and the portion of the first dielectric layer 311 are removed by punching to form a via hole, and then the via hole is formed of a conductive material such as Ag or Cu paste. A via 302 is formed to electrically connect the pad 301 and the bottom ground plane 310 to each other, and further electrically connects the second conductive pattern (GCPW line) and the first conductive pattern (strip line). After the via hole 306 is formed to connect, a vertical signal via is filled with a conductive material to form a via hole 305. The via hole 305 is formed to electrically connect the upper ground plane 304 and the lower ground plane 310. Fill with conductive material to form vias.

이후, 1000℃ 이하, 바람직하게는 약 800 내지 900℃ 정도의 온도 범위에서 소성하여 원하는 LTCC 기판을 완성한다.Thereafter, firing is performed at a temperature in the range of about 1000 ° C. or less, preferably about 800 to 900 ° C., to complete the desired LTCC substrate.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains. It is not limited by the drawings.

도 1은 종래 수직 천이 구조 기판의 측 단면도,1 is a side cross-sectional view of a conventional vertical transition structure substrate,

도 2는 종래 수직 천이 구조 기판의 특성을 나타낸 그래프,2 is a graph showing the characteristics of a conventional vertical transition structure substrate,

도 3은 본 발명에 따른 수직 천이 구조 기판의 평면도,3 is a plan view of a vertical transition structure substrate according to the present invention;

도 4는 본 발명에 따른 수직 천이 구조 기판의 측 단면도,4 is a side cross-sectional view of a vertical transition structure substrate according to the present invention;

도 5는 본 발명에 따른 수직 천이 구조 기판의 특성을 나타낸 그래프이다.5 is a graph showing the characteristics of the vertical transition structure substrate according to the present invention.

Claims (5)

복수 개의 유전체 층이 적층되고, 서로 다른 유전체 층에 도전 패턴이 형성되며, 상기 서로 다른 유전체 층에 형성된 도전 패턴들을 수직 신호 비아를 통해 전기적으로 연결하는 수직 천이 구조 기판에 있어서,A vertical transition structure substrate in which a plurality of dielectric layers are stacked, conductive patterns are formed on different dielectric layers, and electrically connect conductive patterns formed on the different dielectric layers through vertical signal vias. 보상 커패시턴스를 형성하기 위해, 상기 수직 신호 비아와 대응되는 하부 위치의 유전체 층에 형성된 패드; 및A pad formed in the dielectric layer at a lower position corresponding to the vertical signal via to form a compensation capacitance; And 상기 패드와 하단 접지 평면을 전기적으로 연결하기 위한 비아Vias for electrically connecting the pads to the bottom ground plane 를 포함하는 것을 특징으로 하는 수직 천이 구조 기판.Vertical transition structure substrate comprising a. 제 1 항에 있어서,The method of claim 1, 상기 패드는 일정 크기를 가지며, 상기 수직 신호 비아의 바로 한층 아래 유전체 층에 형성되는 것을 특징으로 하는 수직 천이 구조 기판.And wherein the pad has a predetermined size and is formed in a dielectric layer just below the vertical signal via. 제 2 항에 있어서,The method of claim 2, 상기 기판은 저온 동시소성 세라믹 기판인 것을 특징으로 하는 수직 천이 구조 기판.And said substrate is a low temperature cofired ceramic substrate. 수직 천이 구조 기판의 제조 방법에 있어서,In the manufacturing method of the vertical transition structure substrate, 하단 접지 평면이 형성된 제1 유전체 층 상에 패드가 형성된 제2 유전체 층을 적층하는 단계;Stacking a padded second dielectric layer on the first dielectric layer having the bottom ground plane formed thereon; 상기 패드가 형성된 제2 유전체 층 상에 제1 도전 패턴이 형성된 제3 유전체 층을 적층하는 단계;Stacking a third dielectric layer having a first conductive pattern on the pad formed second dielectric layer; 상기 제1 도전 패턴이 형성된 제3 유전체 층 상부에 제2 도전 패턴과 상단 접지 평면이 형성된 제4 유전체 층을 적층하는 단계;Stacking a fourth dielectric layer having a second conductive pattern and an upper ground plane formed on the third dielectric layer having the first conductive pattern formed thereon; 상기 패드와 상기 하단 접지 평면을 전기적으로 연결하기 위한 제1 비아를 형성하는 단계;Forming a first via for electrically connecting the pad and the bottom ground plane; 상기 제2 도전 패턴과 상기 제1 도전 패턴을 전기적으로 연결하기 위한 제2 비아를 형성하는 단계;Forming a second via for electrically connecting the second conductive pattern and the first conductive pattern; 상기 상단 접지 평면과 상기 하단 접지 평면을 전기적으로 연결하기 위한 제3 비아를 형성하는 단계; 및Forming a third via for electrically connecting the top ground plane and the bottom ground plane; And 일정 온도에서 소성하는 단계Firing at a constant temperature 를 포함하는 수직 천이 구조 기판의 제조 방법.Method of manufacturing a vertical transition structure substrate comprising a. 제 4 항에 있어서,The method of claim 4, wherein 상기 제3 유전체 층과 상기 제4 유전체 층 사이에 적어도 하나 이상의 유전 체 층을 적층하는 단계를 더 포함하는 것을 특징으로 하는 수직 천이 구조 기판의 제조 방법.Stacking at least one dielectric layer between the third dielectric layer and the fourth dielectric layer.
KR1020070098737A 2007-10-01 2007-10-01 A Vertical Transition Substrate having Compensation Capacitor and Method for manufacturing the same KR100949518B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070098737A KR100949518B1 (en) 2007-10-01 2007-10-01 A Vertical Transition Substrate having Compensation Capacitor and Method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070098737A KR100949518B1 (en) 2007-10-01 2007-10-01 A Vertical Transition Substrate having Compensation Capacitor and Method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20090033617A KR20090033617A (en) 2009-04-06
KR100949518B1 true KR100949518B1 (en) 2010-03-24

Family

ID=40759830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098737A KR100949518B1 (en) 2007-10-01 2007-10-01 A Vertical Transition Substrate having Compensation Capacitor and Method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100949518B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010018797A1 (en) 1999-03-16 2001-09-06 Shepherd Paul N. Low temperature co-fired ceramic with improved registration
KR20030074582A (en) * 2003-09-03 2003-09-19 학교법인 한국정보통신학원 Method for manufacturing multi chip module and multi chip module structure
KR20040082853A (en) * 2003-03-20 2004-09-30 삼성전기주식회사 Laminated ceramic board including a improved vertical connection structure for signal lines
JP2007227881A (en) 2005-11-14 2007-09-06 Tdk Corp Composite wiring board, and method of manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010018797A1 (en) 1999-03-16 2001-09-06 Shepherd Paul N. Low temperature co-fired ceramic with improved registration
KR20040082853A (en) * 2003-03-20 2004-09-30 삼성전기주식회사 Laminated ceramic board including a improved vertical connection structure for signal lines
KR20030074582A (en) * 2003-09-03 2003-09-19 학교법인 한국정보통신학원 Method for manufacturing multi chip module and multi chip module structure
JP2007227881A (en) 2005-11-14 2007-09-06 Tdk Corp Composite wiring board, and method of manufacturing same

Also Published As

Publication number Publication date
KR20090033617A (en) 2009-04-06

Similar Documents

Publication Publication Date Title
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US6184477B1 (en) Multi-layer circuit substrate having orthogonal grid ground and power planes
US7349196B2 (en) Composite distributed dielectric structure
Heyen et al. Novel LTCC/BGA modules for highly integrated millimeter-wave transceivers
US7975378B1 (en) Method of manufacturing high speed printed circuit board interconnects
EP3252870B1 (en) Antenna module
CN111316434A (en) Electronic substrate with differential coaxial vias
WO2007149046A1 (en) Quasi-planar circuits with air cavities
CA2574208A1 (en) Improved multi-layer integrated rf/if circuit board
CA2574211A1 (en) Improved multi-layer integrated rf/if circuit board
US6501181B2 (en) Arrangement relating to electronic circuitry
JP5842859B2 (en) Multilayer wiring board and module having the same
JP2015056719A (en) Multilayer wiring board
KR20000076755A (en) Distributed constant filter, method of manufacturing the same and distributed constant filter circuit board
Samanta Cost-effective technologies for next-generation system on package: Multilayer transmission lines and interconnects for 5G and millimeter-wave
JP3347607B2 (en) Laminated waveguide line
CN116169116A (en) Millimeter wave multilayer cofired ceramic packaging shell and preparation method and assembly thereof
KR100949518B1 (en) A Vertical Transition Substrate having Compensation Capacitor and Method for manufacturing the same
CN103945638A (en) Multi-layer composite medium substrate in system-level packaging
JPWO2009119849A1 (en) Composite wiring board
KR100649683B1 (en) Printed circuit board and method for manufacturing the same
Yildiz et al. Analysis of differential crosstalk and transmission for via arrays in low temperature cofired ceramics
JP4377725B2 (en) High frequency wiring board
JP2004259960A (en) Wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee