KR100947932B1 - Resistance memory device and method for fabricating the same - Google Patents

Resistance memory device and method for fabricating the same Download PDF

Info

Publication number
KR100947932B1
KR100947932B1 KR1020070127490A KR20070127490A KR100947932B1 KR 100947932 B1 KR100947932 B1 KR 100947932B1 KR 1020070127490 A KR1020070127490 A KR 1020070127490A KR 20070127490 A KR20070127490 A KR 20070127490A KR 100947932 B1 KR100947932 B1 KR 100947932B1
Authority
KR
South Korea
Prior art keywords
resistive memory
transition metal
metal film
material layer
memory material
Prior art date
Application number
KR1020070127490A
Other languages
Korean (ko)
Other versions
KR20090060610A (en
Inventor
오석준
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070127490A priority Critical patent/KR100947932B1/en
Publication of KR20090060610A publication Critical patent/KR20090060610A/en
Application granted granted Critical
Publication of KR100947932B1 publication Critical patent/KR100947932B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor

Abstract

실시예는 반도체 소자에서 저항성 메모리 소자 및 그 제조 방법에 관한 것이다. 실시예에 따른 저항성 메모리 소자는, 실리콘 기판 상에 형성된 전이금속막, 상기 전이금속막 상에 형성된 저항성 메모리 물질층 및 상기 저항성 메모리 물질층 상에 상부 전극을 포함하는 것을 특징으로 한다. 실시예는 실리콘 기판을 기반으로 저항성 캐패시터를 형성하여 저항성 메모리 소자를 간단히 형성할 수 있어 공정이 용이하고 단순하여 수율이 뛰어나며, 막질이 우수하고 저항성 메모리 특징이 우수하여 소자의 신뢰성을 향상시키는 효과가 있다.Embodiments relate to a resistive memory device and a method of manufacturing the same in a semiconductor device. The resistive memory device according to the embodiment may include a transition metal film formed on a silicon substrate, a resistive memory material layer formed on the transition metal film, and an upper electrode on the resistive memory material layer. The embodiment can form a resistive capacitor based on a silicon substrate to easily form a resistive memory device, which is easy and simple to process, so that the yield is excellent. have.

저항성 메모리 소자 Resistive memory devices

Description

저항성 메모리 소자 및 그 제조 방법{RESISTANCE MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}RESISTANCE MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}

실시예는 메모리 소자와 그 제조 방법에 관한 것이다.Embodiments relate to a memory device and a manufacturing method thereof.

현재 비휘발성 메모리로 상용화된 플래시 메모리(Flash memory)의 경우, 플로팅 폴리실리콘(floating polysilicon)이나 질화규소(silicon nitride)에 전자를 저장하거나 제거하여 문턱전압(Vth)을 변화시켜 기억소자로 이용한다. Flash memory, which is currently commercially available as a nonvolatile memory, stores or removes electrons in floating polysilicon or silicon nitride to change the threshold voltage (Vth) to be used as a storage device.

이에 반해, 최근 연구되고 있는 상변화형 메모리(phase change memory, 'PRAM'), 자기 메모리(magnetic memory, 'MRAM') 등은 외부에서 인가한 열이나 자기장을 이용하여 저항변화를 발생시켜서 기억소자로 사용한다.On the other hand, recently studied phase change memory (PRAM), magnetic memory (MRAM), etc. generate a change in resistance by using externally applied heat or magnetic field. Used as.

또 다른 비휘발성 메모리로서 전압인가에 의해 산화막의 저항이 변화되는 특성을 이용하는 저항성 메모리(RRAM:Resistance Random Access Memory)에 대한 연구가 이루어지고 있으나, 구체적인 저항성 메모리 소자의 구조에 대한 개발은 미흡한 실정이다.As another non-volatile memory, resistance random access memory (RRAM) using a characteristic in which the resistance of the oxide film is changed by applying a voltage has been studied, but the development of a specific resistive memory device structure is insufficient. .

실시예는 반도체 소자에서 저항성 메모리 소자는 질화된 전이금속막 및 저항메모리 물질을 이용하여 제조된 저항성 캐패시터를 포함하는 새로운 저항성 메모리 소자 및 그 제조 방법을 제공하고자 한다.Embodiments provide a new resistive memory device including a resistive capacitor fabricated using a nitrided transition metal film and a resistive memory material in a semiconductor device, and a method of manufacturing the same.

실시예에 따른 저항성 메모리 소자는, 실리콘 기판 상에 형성된 전이금속막, 상기 전이금속막 상에 형성된 저항성 메모리 물질층 및 상기 저항성 메모리 물질층 상에 상부 전극을 포함하는 것을 특징으로 한다.The resistive memory device according to the embodiment may include a transition metal film formed on a silicon substrate, a resistive memory material layer formed on the transition metal film, and an upper electrode on the resistive memory material layer.

실시예에 따른 저항성 메모리 소자의 제조 방법은, 실리콘 기판 상에 질화된 전이금속막을 형성하는 단계, 상기 전이금속막 상에 저항성 메모리 물질층을 형성하는 단계 및 상기 저항성 메모리 물질층 상에 상부 전극을 형성하는 단계를 포함한다.A method of manufacturing a resistive memory device according to an embodiment may include forming a nitrided transition metal film on a silicon substrate, forming a resistive memory material layer on the transition metal film, and forming an upper electrode on the resistive memory material layer. Forming a step.

실시예는 실리콘 기판을 기반으로 저항성 캐패시터를 형성하여 저항성 메모리 소자를 간단히 형성할 수 있어 공정이 용이하고 단순하여 수율이 뛰어난 효과가 있다.According to the embodiment, a resistive capacitor may be formed based on a silicon substrate to form a resistive memory device so that the process is easy and simple, and thus the yield is excellent.

실시예는 저항성 캐패시터의 하부 전극으로서 질화된 전이금속막을 사용하고 상기 전이금속막 상에 저항성 메모리 물질인 유전체막을 형성하여 막질이 우수하고 저항성 메모리 특징이 우수하여 소자의 신뢰성을 향상시키는 효과가 있다.The embodiment uses a nitrided transition metal film as the lower electrode of the resistive capacitor and forms a dielectric film, a resistive memory material, on the transition metal film, thereby improving the reliability of the device because of excellent film quality and excellent resistive memory characteristics.

이하, 첨부한 도면을 참조로 하여 실시예들에 따른 저항성 메모리 소자 및 그 제조 방법을 구체적으로 설명한다. 이하, "제 1 ", "제 2 " 등으로 언급되는 경우 이는 부재들을 한정하기 위한 것이 아니라 부재들을 구분하고 적어도 두개를 구비하고 있음을 보여주는 것이다. 따라서, 상기 "제 1 ", "제 2 "등으로 언급되는 경우 부재들이 복수 개 구비되어 있음이 명백하며, 각 부재들이 선택적으로 또는 교환적으로 사용될 수도 있다. 또한, 첨부한 도면의 각 구성요소들의 크기(치수)는 발명의 이해를 돕기 위하여 확대하여 도시한 것이며, 도시된 각 구성요소들의 치수의 비율은 실제 치수의 비율과 다를 수도 있다. 또한, 도면에 도시된 모든 구성요소들이 본 발명에 반드시 포함되어야 하거나 한정되는 것은 아니며 본 발명의 핵심적인 특징을 제외한 구성 요소들은 부가 또는 삭제될 수도 있다. 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.Hereinafter, a resistive memory device and a method of manufacturing the same according to embodiments will be described in detail with reference to the accompanying drawings. Hereinafter, when referred to as "first", "second", and the like, this is not intended to limit the members but to show that the members are divided and have at least two. Thus, when referred to as "first", "second", etc., it is apparent that a plurality of members are provided, and each member may be used selectively or interchangeably. In addition, the size (dimensions) of each component of the accompanying drawings are shown in an enlarged manner to help understanding of the invention, the ratio of the dimensions of each of the illustrated components may be different from the ratio of the actual dimensions. In addition, not all components shown in the drawings are necessarily included or limited to the present invention, and components other than the essential features of the present invention may be added or deleted. In the description of an embodiment according to the present invention, each layer (film), region, pattern or structure is "on / above / over / upper" of the substrate, each layer (film), region, pad or patterns or In the case described as being formed "down / below / under / lower", the meaning is that each layer (film), region, pad, pattern or structure is a direct substrate, each layer (film), region, It may be interpreted as being formed in contact with the pad or patterns, or may be interpreted as another layer (film), another region, another pad, another pattern, or another structure being additionally formed therebetween. Therefore, the meaning should be determined by the technical spirit of the invention.

도 1은 실시예에 따른 메모리 소자의 제조 공정을 보여주는 순서도이고, 도 2 내지 도 5는 실시예에 따른 메모리 소자의 제조 공정을 보여주는 단면도들이다.1 is a flowchart illustrating a manufacturing process of a memory device according to an embodiment, and FIGS. 2 to 5 are cross-sectional views illustrating a manufacturing process of a memory device according to an embodiment.

실시예는 저항성 메모리 소자인 RRAM(Resistance Random Access Memory)에 관한 것으로, 소자의 전기적인 저항특성이 외부 인가전압이나 전류에 의해 변화하는 원리를 이용한 비휘발성 메모리에 관한 것이다.Embodiments relate to a resistance random access memory (RRAM), which is a resistive memory device. The present invention relates to a nonvolatile memory using a principle in which an electrical resistance characteristic of the device is changed by an externally applied voltage or current.

도 1 및 도 2를 참조하면, 실리콘 기판(100) 상에 질화된 전이금속막으로 이루어진 하부 전극(110)을 형성한다(S100).1 and 2, the lower electrode 110 made of a nitrided transition metal film is formed on the silicon substrate 100 (S100).

상기 실리콘 기판(100)은 n 타입의 이온으로 도핑된 기판일 수 있으며, 0.001~0.005Ω·㎝의 저항을 가질 수 있다.The silicon substrate 100 may be a substrate doped with n-type ions, and may have a resistance of 0.001 to 0.005Ω · cm.

예를 들어, 상기 질화된 전이금속막은 니오븀나이트라이드(niobium nitride;NbN)막일 수 있다. 다른 예를 들어, 상기 질화된 전이금속막은 타이타늄나이트라이드(Titanium nitride;TiN)막일 수 있다.For example, the nitrided transition metal film may be a niobium nitride (NbN) film. In another example, the nitrided transition metal film may be a titanium nitride (TiN) film.

상기 질화된 전이금속막은 상기 실리콘 기판 상에 10-6 Torr 이하, 온도조건은 500~1000℃에서 PLD(pulsed laser deposition) 장비 및 KrF 엑시머 레이저(eximer laser)장비를 이용하여 증착된다.The nitrided transition metal film is deposited on the silicon substrate by using a pulsed laser deposition (PLD) device and a KrF excimer laser device at a temperature of 500 ° C. to 1000 ° C. or less at a temperature of 10 −6 Torr or less.

상기 질화된 전이금속막을 증착한 후 인-시츄(in-situ)로 1차 어닐링을 한다(S110).After depositing the nitrided transition metal film, primary annealing is performed in-situ (S110).

상기 1차 어닐링은 진공 상태에서 500~1000℃로 2분~10분간 실시할 수 있다.The first annealing may be performed at 500 to 1000 ° C. for 2 minutes to 10 minutes in a vacuum state.

이와 달리, 상기 증착과 어닐링을 반복하여 실시함으로써 상기 질화된 전이금속막을 완전히 형성할 수도 있다.Alternatively, the nitrided transition metal film may be completely formed by repeatedly performing the deposition and annealing.

도 1 및 도 3을 참조하면, 상기 질화된 전이금속막 상에 저항성 메모리 물질층을 형성한다(S120).1 and 3, a resistive memory material layer is formed on the nitrided transition metal film (S120).

상기 저항성 메모리 물질층은 인가되는 전류의 세기에 따라 저항특성이 변화하는 저항성 메모리 물질로 이루어지며, 전이금속이온이 도핑된 산화막 물질일 수 있다.The resistive memory material layer may be made of a resistive memory material whose resistance characteristics change according to the strength of an applied current, and may be an oxide film doped with transition metal ions.

예를 들어, 상기 저항성 메모리 물질층은 니오븀 이온이 도핑된 스트론튬타이타늄옥사이드(Nb-doped SrTiO3) 물질로 이루어질 수 있다.For example, the resistive memory material layer may be formed of a strontium titanium oxide (Nb-doped SrTiO 3 ) material doped with niobium ions.

상기 저항성 메모리 물질층은 페로브스카이트(perovskite) 산화막으로 이루어질 수 있다.The resistive memory material layer may be formed of a perovskite oxide layer.

상기 질화된 전이금속막은 상기 저항성 메모리 물질층과 상기 실리콘 기판 사이에서 산화가 발생되어 저항값이 커지는 것을 방지할 수 있고, 상기 저항성 메모리 물질층이 확산에 의하여 상기 실리콘 기판에 침투하는 것을 막는 확산방지막 역할도 하며, 저항성 캐패시터의 하부 전극(110)의 역할도 한다.The nitrided transition metal layer may prevent oxidation from occurring between the resistive memory material layer and the silicon substrate to increase resistance, and prevent the penetration of the resistive memory material layer from penetrating into the silicon substrate by diffusion. It also serves as a lower electrode 110 of the resistive capacitor.

상기 저항성 메모리 물질층은 상기 질화된 전이금속막 상에 10-6 Torr 이하, 온도조건은 500~1000℃에서 PLD(pulsed laser deposition) 장비 및 KrF 엑시머 레이저(eximer laser)장비를 이용하여 증착된다.The resistive memory material layer is deposited on the nitrided transition metal film using a pulsed laser deposition (PLD) device and a KrF excimer laser device at a temperature of 500 to 1000 ° C. at a temperature of 10 −6 Torr or less.

상기 저항성 메모리 물질층을 증착한 후 인-시츄(in-situ)로 2차 어닐링을 한다(S130).After the resistive memory material layer is deposited, secondary annealing is performed in-situ (S130).

상기 2차 어닐링은 진공 상태에서 500~1000℃로 2분~10분간 실시할 수 있다.The secondary annealing may be performed at 500 to 1000 ° C. for 2 minutes to 10 minutes in a vacuum state.

이와 달리, 상기 증착과 어닐링을 반복하여 실시함으로써 상기 저항성 메모리 물질층을 형성할 수도 있다.Alternatively, the resistive memory material layer may be formed by repeating the deposition and annealing.

상기 저항성 메모리 물질층을 형성한 후 패터닝하여 저항성 캐패시터의 유전체막(115)을 형성할 수 있다.The resistive memory material layer may be formed and then patterned to form the dielectric film 115 of the resistive capacitor.

도 1 및 도 4에 도시한 바와 같이, 상기 유전체막(115) 상에 상부 전극(120)을 형성한다(S140).1 and 4, the upper electrode 120 is formed on the dielectric film 115 (S140).

상기 상부 전극(120)은 적어도 Pt, Ti, TiN, Ta, TaN, Cu, Al, Pt, Ru, Ir, Rh, Os 및 이들의 합금으로 이루어지는 그룹으로부터 선택된 적어도 하나의 물질로 이루어질 수 있다.The upper electrode 120 may be made of at least one material selected from the group consisting of at least Pt, Ti, TiN, Ta, TaN, Cu, Al, Pt, Ru, Ir, Rh, Os, and alloys thereof.

이후,도 5에 도시한 바와 같이, 상기 실리콘 기판(100)을 덮는 절연막(130)을 형성하고, 상기 절연막(130)은 상기 하부 전극(110) 및 상기 상부 전극(120)의 일부를 노출시키는 콘택홀을 형성한다.Subsequently, as shown in FIG. 5, an insulating film 130 covering the silicon substrate 100 is formed, and the insulating film 130 exposes a portion of the lower electrode 110 and the upper electrode 120. A contact hole is formed.

상기 콘택홀 내에 제 1 플러그(131) 및 제 2 플러그(132)가 형성되고, 상기 제 1 및 제 2 플러그(131, 132) 상에 상기 하부 전극(110) 및 상기 상부 전극(120)과 각각 전기적으로 연결되는 제 1 배선(141) 및 제 2 배선(142)을 형성한다.A first plug 131 and a second plug 132 are formed in the contact hole, and the lower electrode 110 and the upper electrode 120 are respectively formed on the first and second plugs 131 and 132. The first wire 141 and the second wire 142 are electrically connected to each other.

상기 제 1 배선(141) 및 상기 제 2 배선(142)을 통해 인가되는 전류에 의해 상기 저항성 메모리 물질층의 저항특성이 달라지면서 저항성 메모리 소자로서의 기능을 하게 된다.The resistance characteristics of the resistive memory material layer are changed by currents applied through the first wiring 141 and the second wiring 142 to function as a resistive memory device.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although described above with reference to the embodiments, which are merely examples and are not intended to limit the present invention. Those skilled in the art to which the present invention pertains are not exemplified above without departing from the essential characteristics of the present invention. It will be appreciated that many variations and applications are possible. For example, each component specifically shown in the embodiment of the present invention can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

도 1은 실시예에 따른 메모리 소자의 제조 공정을 보여주는 순서도이다.1 is a flowchart illustrating a manufacturing process of a memory device according to an embodiment.

도 2 내지 도 5는 실시예에 따른 메모리 소자의 제조 공정을 보여주는 단면도들이다.2 to 5 are cross-sectional views illustrating a process of manufacturing a memory device according to an embodiment.

Claims (7)

삭제delete 삭제delete 삭제delete 실리콘 기판 상에 PLD(pulsed laser deposition) 장비를 이용하여 질화된 전이금속막을 형성하는 단계;Forming a nitrided transition metal film on a silicon substrate using pulsed laser deposition (PLD) equipment; 상기 실리콘 기판을 인-시츄(in-situ)로 진공 상태에서 500~1000℃로 2분~10분간 1차어닐링하는 단계;First annealing the silicon substrate in-situ at 500 to 1000 ° C. for 2 to 10 minutes in a vacuum state; 상기 전이금속막 상에 PLD(pulsed laser deposition) 장비를 이용하여 저항성 메모리 물질층을 형성하는 단계;Forming a resistive memory material layer on the transition metal film using pulsed laser deposition (PLD) equipment; 상기 실리콘 기판을 인-시츄(in-situ)로 진공 상태에서 500~1000℃로 2분~10분간 2차 어닐링하는 단계;Annealing the silicon substrate in-situ in a vacuum state at 500 to 1000 ° C. for 2 to 10 minutes; 상기 저항성 메모리 물질층 상에 상부 전극을 형성하는 단계를 포함하는 저항성 메모리 소자의 제조 방법.Forming an upper electrode on the resistive memory material layer. 제 4항에 있어서,The method of claim 4, wherein 상기 질화된 전이금속막을 형성하는 단계에 있어서,In the step of forming the nitrided transition metal film, 상기 PLD 장비 내에서 10-6 Torr 이하, 온도조건은 500~1000℃에서 상기 질화된 전이금속막이 증착되는 것을 특징으로 하는 저항성 메모리 소자의 제조 방법.The method of manufacturing a resistive memory device, characterized in that the nitrided transition metal film is deposited in the PLD equipment below 10 -6 Torr, the temperature condition is 500 ~ 1000 ℃. 제 4항에 있어서,The method of claim 4, wherein 상기 저항성 메모리 물질층을 형성하는 단계에 있어서,Forming the resistive memory material layer, 상기 PLD 장비 내에서 10-6 Torr 이하, 온도조건은 500~1000℃에서 상기 저항성 메모리 물질층이 증착되는 것을 특징으로 하는 저항성 메모리 소자의 제조 방법.The equipment in the PLD 10 -6 Torr or less, the temperature conditions are from 500 ~ 1000 ℃ method of manufacturing a resistive memory element, characterized in that the depositing the resistive memory material layer. 제 4항에 있어서,The method of claim 4, wherein 상기 질화된 전이금속막을 형성하는 단계와 상기 1차 어닐링 단계는 반복하여 실시하여 원하는 두께의 전이금속막을 형성하는 것을 특징으로 하는 저항성 메모리 소자의 제조 방법.And forming the nitrided transition metal film and the first annealing step repeatedly to form a transition metal film having a desired thickness.
KR1020070127490A 2007-12-10 2007-12-10 Resistance memory device and method for fabricating the same KR100947932B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070127490A KR100947932B1 (en) 2007-12-10 2007-12-10 Resistance memory device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127490A KR100947932B1 (en) 2007-12-10 2007-12-10 Resistance memory device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20090060610A KR20090060610A (en) 2009-06-15
KR100947932B1 true KR100947932B1 (en) 2010-03-15

Family

ID=40990328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127490A KR100947932B1 (en) 2007-12-10 2007-12-10 Resistance memory device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100947932B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134563A (en) * 2005-06-23 2006-12-28 한양대학교 산학협력단 Manufacturing method of rram by integrated deposition of insulation film
KR20070092503A (en) * 2006-03-10 2007-09-13 삼성전자주식회사 Resistance random access memory using a metal doped zno film
KR20070107861A (en) * 2006-05-04 2007-11-08 삼성전자주식회사 Variable resistive memory device comprising buffer layer on lower electrode
KR20090014491A (en) * 2007-08-06 2009-02-11 재단법인서울대학교산학협력재단 Resistance switching element, method for manufacturing, recording and reading the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134563A (en) * 2005-06-23 2006-12-28 한양대학교 산학협력단 Manufacturing method of rram by integrated deposition of insulation film
KR20070092503A (en) * 2006-03-10 2007-09-13 삼성전자주식회사 Resistance random access memory using a metal doped zno film
KR20070107861A (en) * 2006-05-04 2007-11-08 삼성전자주식회사 Variable resistive memory device comprising buffer layer on lower electrode
KR20090014491A (en) * 2007-08-06 2009-02-11 재단법인서울대학교산학협력재단 Resistance switching element, method for manufacturing, recording and reading the same

Also Published As

Publication number Publication date
KR20090060610A (en) 2009-06-15

Similar Documents

Publication Publication Date Title
KR100668846B1 (en) Method of manufacturing phase change RAM device
KR100672274B1 (en) Rram memory cell electrodes
JP3256603B2 (en) Semiconductor device and manufacturing method thereof
TWI535086B (en) Rram process with metal protection layer
US20070279974A1 (en) Forming heaters for phase change memories with select devices
US8049204B2 (en) Semiconductor memory device having variable resistance element and method for manufacturing the same
WO2009096363A1 (en) Resistance nonvolatile memory device and method for manufacturing same
JP5873981B2 (en) Method of manufacturing variable resistance nonvolatile memory device and variable resistance nonvolatile memory device
WO2016176936A1 (en) Non-volatile resistive switching memory device and manufacturing method therefor
TWI449146B (en) Fuse structure
KR20180002940A (en) Method for manufacturing magnetic memory device
JPWO2009125777A1 (en) Resistance change element and manufacturing method thereof
KR20100049824A (en) Resist random access memory device and method for manufacturing the same
US20130264536A1 (en) Siox-based nonvolatile memory architecture
KR20140058278A (en) Resistive memory device, resistive memory array and manufacturing method of resistive memory device
KR100842903B1 (en) Phase change RAM device and method of manufacturing the same
KR100973275B1 (en) Phase change memory device and method for manufacturing the same
KR20100078943A (en) Method for manufacturing resistance ram device
CN104377302B (en) Memory cell and its manufacture method with resistance-variable film
KR101528094B1 (en) Variable resistance element, and method for producing same
US8501574B2 (en) Resistive memory device and manufacturing method thereof and operating method thereof
CN102290528A (en) Memory storage device and method of manufacturing the same
JP2007288016A (en) Memory element, and method of manufacturing memory element
US20180145253A1 (en) Method of Forming Resistive Random Access Memory (RRAM) Cells
JP2006344948A (en) Phase transformation memory element and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee