KR100947524B1 - Display apparatus - Google Patents

Display apparatus Download PDF

Info

Publication number
KR100947524B1
KR100947524B1 KR1020030042356A KR20030042356A KR100947524B1 KR 100947524 B1 KR100947524 B1 KR 100947524B1 KR 1020030042356 A KR1020030042356 A KR 1020030042356A KR 20030042356 A KR20030042356 A KR 20030042356A KR 100947524 B1 KR100947524 B1 KR 100947524B1
Authority
KR
South Korea
Prior art keywords
gate
signal
data
control signal
display panel
Prior art date
Application number
KR1020030042356A
Other languages
Korean (ko)
Other versions
KR20050003479A (en
Inventor
정영배
이원규
전진
임지숙
정민경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030042356A priority Critical patent/KR100947524B1/en
Priority to US10/873,607 priority patent/US7385598B2/en
Priority to JP2006516942A priority patent/JP2007521504A/en
Priority to CN2004800172271A priority patent/CN1809864B/en
Priority to PCT/KR2004/001522 priority patent/WO2005001594A2/en
Priority to TW93118525A priority patent/TWI382378B/en
Publication of KR20050003479A publication Critical patent/KR20050003479A/en
Priority to US12/119,988 priority patent/US8928550B2/en
Application granted granted Critical
Publication of KR100947524B1 publication Critical patent/KR100947524B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

표시장치에서, 제1 표시패널은 제1 게이트 신호 및 제1 데이터 신호에 응답하여 제1 영상을 표시하고, 제2 표시패널은 제2 게이트 신호 및 제2 데이터 신호에 응답하여 제2 영상을 표시한다. 구동칩은 제1 게이트 제어신호, 제2 게이트 신호, 제1 및 제2 데이터 신호를 출력하여 제1 및 제2 표시패널을 구동하고, 제1 게이트 구동부는 제1 표시패널에 집적되고, 제1 게이트 제어신호에 응답하여 제1 게이트 신호를 출력한다. 따라서, 구동칩의 사이즈를 증가시키지 않으면서 고해상도를 구현할 수 있다.In the display device, the first display panel displays the first image in response to the first gate signal and the first data signal, and the second display panel displays the second image in response to the second gate signal and the second data signal. do. The driving chip outputs a first gate control signal, a second gate signal, and first and second data signals to drive the first and second display panels, and the first gate driver is integrated in the first display panel. The first gate signal is output in response to the gate control signal. Therefore, high resolution can be realized without increasing the size of the driving chip.

Description

표시장치{DISPLAY APPARATUS}Display device {DISPLAY APPARATUS}

도 1은 본 발명의 일 실시예에 따른 듀얼 액정표시장치를 갖는 셀룰러 폰을 나타낸 사시도이다.1 is a perspective view showing a cellular phone having a dual liquid crystal display according to an embodiment of the present invention.

도 2는 도 1에 도시된 제1 및 제2 액정표시패널을 구체적으로 나타낸 도면이다.FIG. 2 is a diagram illustrating the first and second liquid crystal display panels shown in FIG. 1 in detail.

도 3은 도 2에 도시된 제1 게이트 구동부의 내부 구성도이다.3 is a diagram illustrating an internal configuration of the first gate driver illustrated in FIG. 2.

도 4는 도 2에 도시된 구동칩의 내부 구성을 나타낸 블록도이다.4 is a block diagram illustrating an internal configuration of a driving chip illustrated in FIG. 2.

도 5a는 도 3의 A 부분의 확대도이다.5A is an enlarged view of a portion A of FIG. 3.

도 5b는 도 3의 A` 부분의 확대도이다.FIG. 5B is an enlarged view of portion A ′ of FIG. 3.

도 6은 본 발명의 다른 실시예에 따른 듀얼 액정표시장치를 나타낸 도면이다.6 is a diagram illustrating a dual liquid crystal display according to another exemplary embodiment of the present invention.

도 7은 도 5에 도시된 제2 게이트 구동부의 내부 구성도이다.FIG. 7 is a diagram illustrating an internal configuration of the second gate driver illustrated in FIG. 5.

도 8은 도 5에 도시된 구동칩의 내부 구성을 나타낸 블록도이다.8 is a block diagram illustrating an internal configuration of a driving chip illustrated in FIG. 5.

도 9a는 도 6의 B 부분의 확대도이다.9A is an enlarged view of a portion B of FIG. 6.

도 9b는 도 6의 B` 부분의 확대도이다.FIG. 9B is an enlarged view of a portion B ′ of FIG. 6.

도 10은 본 발명의 또 다른 실시예에 따른 듀얼 액정표시장치를 나타낸 도면이다. FIG. 10 is a diagram illustrating a dual liquid crystal display according to another exemplary embodiment of the present invention.                 

도 11은 도 10에 도시된 구동칩의 내부 구성을 나타낸 블록도이다.FIG. 11 is a block diagram illustrating an internal configuration of a driving chip shown in FIG. 10.

도 12a는 10의 C 부분의 확대도이다.12A is an enlarged view of portion C of 10.

도 12b는 도 10의 C` 부분의 확대도이다.FIG. 12B is an enlarged view of a portion C ′ of FIG. 10.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

200 : 제1 액정표시패널 210, 220, 230 : 구동칩200: first liquid crystal display panel 210, 220, 230: driving chip

211 : 제어부 213 : 데이터 구동부211: controller 213: data driver

214, 310 : 제2 게이트 구동부 240 : 제1 게이트 구동부214 and 310: second gate driver 240: first gate driver

250 : 제1 연성회로기판 300 : 제2 액정표시패널250: first flexible printed circuit board 300: second liquid crystal display panel

350 : 제2 연성회로기판350: second flexible circuit board

본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 구동칩의 사이즈를 증가시키지 않으면서 고해상도를 구현할 수 있는 표시장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device capable of realizing high resolution without increasing the size of a driving chip.

셀룰러 폰은 화상을 표시하는 액정표시패널이 외부로 노출된 플립형 및 액정표시패널과 셀룰러 폰을 조작하기 위한 키 입력부가 힌지로 연결되어 액정표시패널과 키 입력부가 서로 대향하게 결합하는 폴더형이 있다.Cellular phones have a flip type in which a liquid crystal display panel for displaying an image is exposed to the outside, and a folding type in which a liquid crystal display panel and a key input unit are opposed to each other by a hinge connected to the liquid crystal display panel and a key input unit for operating the cellular phone. .

폴더형은 액정표시패널의 개수에 따라 일반 폴더형과 듀얼 폴더형으로 분류된다. 듀얼 폴더형은 주 화상을 표시하는 메인 액정표시패널 및 대기 화상(예를 들어, 시간, 날짜, 수신감도 등)을 표시하는 서브 액정표시패널을 갖는다. The clamshell type is classified into a general clamshell type and a dual clamshell type according to the number of liquid crystal display panels. The dual clamshell type has a main liquid crystal display panel displaying a main image and a sub liquid crystal display panel displaying a standby image (e.g., time, date, reception sensitivity, etc.).                         

메인 액정표시패널은 키 입력부와 대향하게 결합하여 외부로 노출되지 않고, 서브 액정표시패널은 외부로 노출되어 사용자가 메인 액정표시패널을 확인하지 않고도 대기 정보를 확인할 수 있도록 한다.The main liquid crystal display panel is coupled to the key input unit so as not to be exposed to the outside, and the sub liquid crystal display panel is exposed to the outside so that the user can check the atmospheric information without checking the main liquid crystal display panel.

일반적으로, 메인 및 서브 액정표시패널은 데이터 신호를 인가하기 위한 데이터 구동칩 및 게이트 신호를 인가하기 위한 게이트 구동칩을 각각 구비한다. 이와 같이, 데이터 구동칩 및 게이트 구동칩을 메인 액정표시패널과 서브 액정표시패널에 각각 부착시키면, 제조 공정에 어려움이 발생하고 생산성도 저하된다.In general, the main and sub liquid crystal display panels each include a data driving chip for applying a data signal and a gate driving chip for applying a gate signal. As such, when the data driving chip and the gate driving chip are attached to the main liquid crystal display panel and the sub liquid crystal display panel, the manufacturing process is difficult and the productivity is lowered.

따라서, 본 발명의 목적은 구동칩의 사이즈를 증가시키기 않으면서 고해상도를 구현하기 위한 표시장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a display device for realizing high resolution without increasing the size of the driving chip.

본 발명의 일 특징에 따른 표시장치는 제1 표시패널, 제2 표시패널, 구동칩 및 제1 게이트 구동부를 포함한다.A display device according to an aspect of the present invention includes a first display panel, a second display panel, a driving chip, and a first gate driver.

상기 제1 표시패널은 제1 게이트 신호 및 제1 데이터 신호에 응답하여 제1 영상을 표시하고, 상기 제2 표시패널은 제2 게이트 신호 및 제2 데이터 신호에 응답하여 제2 영상을 표시한다.The first display panel displays a first image in response to a first gate signal and a first data signal, and the second display panel displays a second image in response to a second gate signal and a second data signal.

상기 구동칩은 제1 게이트 제어신호, 상기 제2 게이트 신호, 상기 제1 및 제2 데이터 신호를 출력하여 상기 제1 및 제2 표시패널을 구동하고, 상기 제1 게이트 구동부는 상기 제1 표시패널에 집적되고, 상기 제1 게이트 제어신호에 응답하여 상기 제1 게이트 신호를 출력한다. The driving chip outputs a first gate control signal, the second gate signal, and the first and second data signals to drive the first and second display panels, and the first gate driver includes the first display panel. And are output to the first gate signal in response to the first gate control signal.                     

본 발명의 다른 특징에 따른 표시장치는 제1 표시패널, 제2 표시패널, 구동칩, 제1 게이트 구동부 및 제2 게이트 구동부를 포함한다.According to another aspect of the present invention, a display device includes a first display panel, a second display panel, a driving chip, a first gate driver, and a second gate driver.

상기 제1 표시패널은 제1 게이트 신호 및 제1 데이터 신호에 응답하여 제1 영상을 표시하고, 상기 제2 표시패널은 제2 게이트 신호 및 제2 데이터 신호에 응답하여 제2 영상을 표시한다.The first display panel displays a first image in response to a first gate signal and a first data signal, and the second display panel displays a second image in response to a second gate signal and a second data signal.

상기 구동칩은 제1 게이트 제어신호, 상기 제2 게이트 제어신호, 상기 제1 및 제2 데이터 신호를 출력하여 상기 제1 및 제2 표시패널을 구동하고, 상기 제1 게이트 구동부는 상기 제1 표시패널에 집적되고, 상기 제1 게이트 제어신호에 응답하여 상기 제1 게이트 신호를 출력한다. 또한, 상기 제2 게이트 구동부는 상기 제2 표시패널에 집적되고, 상기 제2 게이트 제어신호에 응답하여 상기 제2 게이트 신호를 출력한다.The driving chip outputs a first gate control signal, the second gate control signal, and the first and second data signals to drive the first and second display panels, and the first gate driver includes the first display. It is integrated in a panel and outputs the first gate signal in response to the first gate control signal. The second gate driver is integrated in the second display panel and outputs the second gate signal in response to the second gate control signal.

이러한 표시장치에 따르면, 제1 및 제2 표시패널은 하나의 구동칩에 의해서 구동되고, 제1 및 제2 표시패널에 데이터 신호를 출력하는 데이터 구동부는 구동칩 내에 구비된다. 제1 및 제2 표시패널 중 하나 이상에는 게이트 구동부가 집적되고, 게이트 구동부는 구동칩으로부터 제어신호를 수신하여 제1 및 제2 표시패널 중 어느 하나에 게이트 신호를 출력한다. 따라서, 제1 및 제2 표시패널의 해상도가 증가함에 따라서 구동칩의 사이즈가 증가되는 것을 방지할 수 있다.According to the display device, the first and second display panels are driven by one driving chip, and the data driver for outputting data signals to the first and second display panels is provided in the driving chip. A gate driver is integrated in at least one of the first and second display panels, and the gate driver receives a control signal from the driving chip and outputs a gate signal to any one of the first and second display panels. Accordingly, it is possible to prevent the size of the driving chip from increasing as the resolution of the first and second display panels increases.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 일 실시예에 따른 듀얼 액정표시장치를 갖는 셀룰러 폰을 나타낸 사시도이다.1 is a perspective view showing a cellular phone having a dual liquid crystal display according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 셀룰러 폰(600)은 전원에 응답하여 화상을 표시하는 액정표시모듈(100), 상기 액정표시모듈(100)과 연결되고 상기 액정표시모듈(100)을 제어하는 제어모듈(400) 및 상기 제어모듈(400)의 배면에 착탈이 가능하도록 결합되어 상기 액정표시모듈(100) 및 제어모듈(400)로 상기 전원을 제공하는 전원 공급부(500)를 포함한다.Referring to FIG. 1, a cellular phone 600 according to an embodiment of the present invention is connected to a liquid crystal display module 100 for displaying an image in response to a power source, the liquid crystal display module 100, and the liquid crystal display module ( A power supply unit 500 which is coupled to the rear surface of the control module 400 and the control module 400 for controlling the control unit 100 and provides the power to the liquid crystal display module 100 and the control module 400. It includes.

상기 액정표시모듈(100)과 제어모듈(400)은 힌지에 의해 결합되어, 사용자의 개폐 동작에 의해 상기 제어모듈(400)이 외부로 개방되거나 폐쇄된다.The liquid crystal display module 100 and the control module 400 are coupled by a hinge so that the control module 400 is opened or closed to the outside by a user's opening and closing operation.

상기 액정표시모듈(100)은 대기 정보를 표시하는 제1 액정표시패널(200) 및 주요 정보를 표시하는 제2 액정표시패널(300)로 이루어진다. 상기 제1 액정표시패널(200)은 사용자의 조작에 의해서 입력되는 입력신호에 응답하여 구동되어, 상기 입력신호에 해당하는 메인 영상을 표시한다. 한편, 상기 제2 액정표시패널(300)은 사용자의 조작에 의한 입력신호가 제공되지 않는 상태에서 상기 서브 영상(예를 들어, 시간, 날짜 및 수신 감도 등)을 표시한다.The liquid crystal display module 100 includes a first liquid crystal display panel 200 displaying atmospheric information and a second liquid crystal display panel 300 displaying main information. The first liquid crystal display panel 200 is driven in response to an input signal input by a user's manipulation to display a main image corresponding to the input signal. Meanwhile, the second liquid crystal display panel 300 displays the sub image (eg, time, date, reception sensitivity, etc.) in a state where an input signal by a user's operation is not provided.

상기 제1 액정표시패널(200)은 제2 액정표시패널(300)보다 화면 사이즈도 크고 해상도도 높다. 또한, 상기 제2 액정표시패널(300)은 사용자가 상기 셀룰러 폰(600)을 열지 않은 상태에서도 육안으로 확인할 수 있도록 상기 액정표시모듈(300)의 외측면에 구비되어 외부에 개방된 상태로 유지된다. 한편, 상기 제1 액정표시패널(100)은 상기 액정표시모듈(300)의 내측면에 구비되어 개폐동작 시 외부로 개방되거나 폐쇄될 수 있다. The first liquid crystal display panel 200 has a larger screen size and higher resolution than the second liquid crystal display panel 300. In addition, the second liquid crystal display panel 300 is provided on the outer surface of the liquid crystal display module 300 so that the user can check the naked eye even when the cellular phone 600 is not opened and is kept open to the outside. do. On the other hand, the first liquid crystal display panel 100 is provided on the inner surface of the liquid crystal display module 300 may be opened or closed to the outside during the opening and closing operation.                     

한편, 상기 제어모듈(400)은 상기 사용자의 조작에 따른 명령을 입력받기 위한 키 입력부(410)를 포함하고, 특정 화상을 디스플레이하기 위한 제어신호를 생성하여 상기 액정표시모듈(300)로 전송한다.On the other hand, the control module 400 includes a key input unit 410 for receiving a command according to the user's operation, generates a control signal for displaying a specific image and transmits it to the liquid crystal display module 300 .

도 2는 도 1에 도시된 제1 및 제2 액정표시패널을 구체적으로 나타낸 도면이고, 도 3은 도 2에 도시된 제1 게이트 구동부의 내부 구성도이다.2 is a view illustrating in detail the first and second liquid crystal display panels illustrated in FIG. 1, and FIG. 3 is an internal configuration diagram of the first gate driver illustrated in FIG. 2.

도 2를 참조하면, 제1 액정표시패널(200)은 메인 영상을 표시하는 제1 표시영역(DA1), 상기 제1 표시영역(DA1)의 주변에 형성된 제1 내지 제4 주변영역(SA1, SA2, SA3, SA4)으로 이루어진다. 또한, 상기 제2 액정표시패널(300)은 서브 영상을 표시하기 위한 제2 표시영역(DA2) 상기 제2 표시영역(DA2)의 주변에 형성된 제5 및 제6 주변영역(SA5, SA6)으로 이루어진다.Referring to FIG. 2, the first liquid crystal display panel 200 may include a first display area DA1 displaying a main image and first to fourth peripheral areas SA1, which are formed around the first display area DA1. SA2, SA3, SA4). In addition, the second liquid crystal display panel 300 is a second display area DA2 for displaying a sub image and includes fifth and sixth peripheral areas SA5 and SA6 formed around the second display area DA2. Is done.

상기 제1 표시영역(DA1)에는 n개의 게이트 라인으로 이루어진 제1 게이트 라인군(GL1-1 ~ GL1-n) 및 상기 게이트 라인과 직교하는 m개의 데이터 라인으로 이루어진 제1 데이터 라인군(DL1-1 ~ DL1-m)이 구비된다. 또한, 상기 제2 표시영역(DA2)에는 i개의 게이트 라인으로 이루어진 제2 게이트 라인군(GL2-1 ~ GL2-i) 및 상기 게이트 라인과 직교하는 j개의 데이터 라인으로 이루어진 제2 데이터 라인군(DL2-1 ~ DL2-j)이 구비된다. 여기서, i 및 n은 2 이상의 자연수이고, i는 n보다는 작거나 같은 수이다. 또한, j 및 m은 2 이상의 자연수이고, j는 m보다 작거나 같은 수이다.The first display line DA1 includes a first gate line group GL1-1 to GL1-n formed of n gate lines and a first data line group DL1- made up of m data lines orthogonal to the gate line. 1 to DL1-m) are provided. Further, in the second display area DA2, a second gate line group GL2-1 to GL2-i including i gate lines and a second data line group including j data lines orthogonal to the gate line ( DL2-1 to DL2-j) are provided. Where i and n are two or more natural numbers and i is a number less than or equal to n. J and m are two or more natural numbers, and j is a number less than or equal to m.

상기 제1 액정표시패널(200)의 사이즈는 상기 제2 액정표시패널(300)의 사이즈보다 크고, 그에 따라서 상기 제1 표시영역(DA1)의 사이즈도 상기 제2 표시영역(DA2)의 사이즈보다 크다. 또한, 상기 제1 표시영역(DA1)의 해상도는 상기 제2 표시영역(DA2)의 해상도보다 높다. 예를 들어, 상기 제1 액정표시패널(200)의 해상도가 176 ×220이고, 상기 제2 액정표시패널(300)의 해상도는 96 ×64이다.The size of the first liquid crystal display panel 200 is larger than that of the second liquid crystal display panel 300, and accordingly, the size of the first display area DA1 is also larger than the size of the second display area DA2. Big. In addition, the resolution of the first display area DA1 is higher than that of the second display area DA2. For example, the resolution of the first liquid crystal display panel 200 is 176 × 220 and the resolution of the second liquid crystal display panel 300 is 96 × 64.

상기 제1 주변영역(SA1)에는 상기 제1 및 제2 액정표시패널(200, 300)을 구동하기 위한 구동칩(210)이 실장되고, 제1 연성회로기판(250)이 부착된다. 상기 제1 연성회로기판(250)은 상기 구동칩(210)에 전기적으로 연결되어 외부로부터 제공되는 각종 신호를 상기 구동칩(210)으로 인가한다.In the first peripheral area SA1, a driving chip 210 for driving the first and second liquid crystal display panels 200 and 300 is mounted, and a first flexible circuit board 250 is attached. The first flexible circuit board 250 is electrically connected to the driving chip 210 to apply various signals provided from the outside to the driving chip 210.

한편, 제2 주변영역(SA2)에는 제1 게이트 구동신호를 발생하는 제1 게이트 구동부(240)가 직접적으로 집적된다.In the meantime, the first gate driver 240 generating the first gate driving signal is directly integrated in the second peripheral area SA2.

도 3에 도시된 바와 같이, 상기 제1 게이트 구동부(240)는 상기 제1 게이트 라인군(GL1-1 ~ GL1-n)과 전기적으로 연결되어 상기 제1 게이트 구동신호를 순차적으로 출력한다.As illustrated in FIG. 3, the first gate driver 240 is electrically connected to the first gate line groups GL1-1 to GL1-n to sequentially output the first gate driving signal.

상기 제1 게이트 구동부(240)는 n+1개의 스테이지(SRC1 ~ SRCn+1)가 서로 종속적으로 연결된 하나의 쉬프트 레지스터로 이루어진다. 즉, 상기 쉬프트 레지스터는 각 스테이지의 출력단자(OUT)가 이전 스테이지의 제어단자(CT)에 연결되고, 다음 스테이지의 입력단자(IN)에 연결됨으로써 서로 종속적으로 연결된다.The first gate driver 240 includes one shift register in which n + 1 stages SRC1 to SRCn + 1 are dependently connected to each other. That is, the shift registers are connected to each other by being connected to the output terminal OUT of each stage to the control terminal CT of the previous stage and to the input terminal IN of the next stage.

상기 제1 게이트 구동부(240)에는 제1 개시신호(ST1), 제1 클럭(CK1), 상기 제1 클럭(CK1)과 반전된 위상을 갖는 제2 클럭(CKB1), 접지전압(VSS) 및 전원전압(VDD)이 입력되는 5개의 단자가 연결된다.The first gate driver 240 includes a first start signal ST1, a first clock CK1, a second clock CKB1 having a phase inverted from the first clock CK1, a ground voltage VSS, and Five terminals to which the power supply voltage VDD is input are connected.

특히, 상기 복수의 스테이지 중 홀수번째 스테이지(SRC1, SRC3, SRCn+1)에는 상기 제1 클럭(CK1)이 제공되고, 짝수번째 스테이지(SRC2, SRC4, SRCn)에는 상기 제2 클럭(CKB1)이 제공된다. 또한, 첫 번째 및 마지막 스테이지(SRC1, SRCn+1)에는 상기 제1 개시신호(ST1)가 인가된다.In particular, the first clock CK1 is provided to odd-numbered stages SRC1, SRC3, and SRCn + 1, and the second clock CKB1 is provided to even-numbered stages SRC2, SRC4, and SRCn. Is provided. In addition, the first start signal ST1 is applied to the first and last stages SRC1 and SRCn + 1.

상기 첫 번째 스테이지(SRC1)에 상기 제1 개시신호(ST1)가 인가되면, 상기 첫 번째 스테이지(SRC1)는 상기 제1 클럭(CK1)을 상기 제1 게이트 구동신호로 출력한다. 이후, 두 번째 스테이지(SRC2)는 상기 첫 번째 스테이지(SRC1)의 상기 제1 게이트 구동신호를 입력받아 상기 제2 클럭(CKB1)을 상기 제1 게이트 구동신호로써 출력한다. 이로써, n개의 스테이지(SRC1 ~ SRCn)가 순차적으로 상기 제1 게이트 구동신호를 출력한다.When the first start signal ST1 is applied to the first stage SRC1, the first stage SRC1 outputs the first clock CK1 as the first gate driving signal. Thereafter, the second stage SRC2 receives the first gate driving signal of the first stage SRC1 and outputs the second clock CKB1 as the first gate driving signal. As a result, the n stages SRC1 to SRCn sequentially output the first gate driving signal.

다시 도 2를 참조하면, 상기 제1 및 제2 액정표시패널(200, 300)은 제2 연성회로기판(350)에 의해서 서로 전기적으로 연결된다. 상기 제2 연성회로기판(350)의 제1 단부는 상기 제1 액정표시패널(200)의 제4 주변영역(SA4)에 부착되고, 제2 단부는 상기 제2 액정표시패널(300)의 제5 주변영역(SA5)에 부착된다. 따라서, 상기 구동칩(210)이 상기 제1 주변영역(SA2)에 실장되더라도, 상기 구동칩(230)은 상기 제2 연성회로기판(350)에 의해서 상기 제2 액정표시패널(300)과 전기적으로 연결된다.Referring back to FIG. 2, the first and second liquid crystal display panels 200 and 300 are electrically connected to each other by the second flexible printed circuit board 350. The first end of the second flexible printed circuit board 350 is attached to the fourth peripheral area SA4 of the first liquid crystal display panel 200, and the second end of the second flexible printed circuit board 350 is formed of the second liquid crystal display panel 300. 5 is attached to the peripheral area SA5. Therefore, even when the driving chip 210 is mounted in the first peripheral area SA2, the driving chip 230 is electrically connected to the second liquid crystal display panel 300 by the second flexible printed circuit board 350. Is connected.

도 4는 도 2에 도시된 구동칩의 내부 구성을 나타낸 블록도이다. 도 5a는 도 3의 A 부분의 확대도이고, 도 5b는 도 3의 A` 부분의 확대도이다.4 is a block diagram illustrating an internal configuration of a driving chip illustrated in FIG. 2. 5A is an enlarged view of portion A of FIG. 3, and FIG. 5B is an enlarged view of portion A ′ of FIG. 3.

도 2 및 도 4를 참조하면, 구동칩(210)은 제어부(211), 메모리부(212), 데이터 구동부(213) 및 제2 게이트 구동부(214)를 포함한다. 2 and 4, the driving chip 210 includes a controller 211, a memory unit 212, a data driver 213, and a second gate driver 214.                     

상기 구동칩(210)의 입력단자(IT)에는 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)가 제공된다. 여기서, 상기 원시 영상신호(O-DATA)는 R(Red), G(Green), B(Blue) 데이터를 포함하고, 상기 원시 제어신호(OCS)는 수직동기신호, 수평동기신호 및 메인클럭 등을 포함한다.The input terminal IT of the driving chip 210 is provided with a raw image signal O-DATA and a raw control signal OCS. Here, the raw video signal O-DATA includes R (Red), G (Green), and B (Blue) data, and the raw control signal OCS includes a vertical synchronization signal, a horizontal synchronization signal, a main clock, and the like. It includes.

상기 구동칩(210)은 사각 형상을 갖고, 제1 내지 제4 단부(EP1, EP2, EP3, EP4)를 구비한다. 상기 제1 및 제2 단부(EP1, EP2)는 서로 마주하고, 상기 제3 및 제4 단부(EP3, EP4)는 서로 마주한다. 여기서, 상기 입력단자(IT)는 상기 제1 단부(EP1)에 구비된다.The driving chip 210 has a quadrangular shape and has first to fourth end portions EP1, EP2, EP3, and EP4. The first and second ends EP1 and EP2 face each other, and the third and fourth ends EP3 and EP4 face each other. The input terminal IT is provided at the first end EP1.

상기 제어부(211)는 상기 원시 영상신호(O-DATA)를 상기 메모리부(212)에 저장한다(WRITE-DATA). 이후, 상기 제어부(211)는 상기 원시 제어신호(OCS)에 응답하여 적절한 시기에 상기 메모리부(212)로부터 영상신호를 라인 단위로 읽어들인다(READ-DATA). 이후, 상기 제어부(211)는 읽어들인 상기 메인 또는 서브 영상신호(M-DATA, S-DATA), 상기 데이터 구동부(213)를 제어하는 수평 제어신호(HCS), 상기 제1 게이트 구동부(240)를 제어하는 제1 수직 제어신호(VCS1) 및 상기 제2 게이트 구동부(214)를 제어하는 제2 수직 제어신호(VCS2)를 출력한다.The controller 211 stores the raw image signal O-DATA in the memory unit 212 (WRITE-DATA). Thereafter, the controller 211 reads an image signal from the memory unit 212 in units of lines at an appropriate time in response to the original control signal OCS (READ-DATA). Thereafter, the control unit 211 may read the main or sub image signals M-DATA and S-DATA, the horizontal control signal HCS for controlling the data driver 213, and the first gate driver 240. The first vertical control signal VCS1 for controlling the second output signal and the second vertical control signal VCS2 for controlling the second gate driver 214 are output.

상기 데이터 구동부(213)는 상기 제어부(211)로부터 제공되는 상기 수평 제어신호(HCS)에 응답하여 상기 메인 또는 서브 영상신호(M-DATA, S-DATA)를 상기 구동칩(210)의 제1 출력단자(OT1-1 ~ OT1-m)로 출력한다.The data driver 213 receives the main or sub image signals M-DATA and S-DATA in response to the horizontal control signal HCS provided from the controller 211. Output to the output terminals (OT1-1 to OT1-m).

도 5a에 도시된 바와 같이, 상기 제1 출력단자(D1-1 ~ D1-m)의 일부는 상기 구동칩(210)의 제2 단부(EP2)에 구비되고, 나머지 일부는 상기 구동칩(210)의 제3 단부(EP3)에 구비된다.As shown in FIG. 5A, a portion of the first output terminals D1-1 to D1-m is provided at the second end EP2 of the driving chip 210, and the other portion is the driving chip 210. Is provided at the third end EP3).

다시 도 2 및 도 4를 참조하면, 상기 제1 출력단자(OT1-1 ~ OT1-m)는 상기 제1 주변영역(SA1)에서 상기 제1 데이터 라인군(DL1-1 ~ DL1-m)과 전기적으로 연결된다.2 and 4, the first output terminal OT1-1 to OT1-m may be connected to the first data line group DL1-1 to DL1-m in the first peripheral area SA1. Electrically connected.

상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j)는 제1 연결 라인군(CL1-1 ~ CL1-j)을 통해 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)과 전기적으로 연결된다. 상기 제1 연결 라인군(CL1-1 ~ CL1-j)은 상기 제4 주변영역(SA4)에서 상기 제1 데이터 라인군(DL1-1 ~ DL1-j)과 결합되어 상기 제2 연성회로기판(350)을 통해 상기 제5 주변영역(SA5)으로 연장된다. 상기 제1 연결 라인군(CL1-1 ~ CL1-j)은 상기 제5 주변영역(SA5)에서 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)과 결합된다.Portions DL1-1 to DL1-j of the first data line group may be connected to the second data line groups DL2-1 to DL2-j through first connection line groups CL1-1 to CL1-j. Electrically connected. The first connection line group CL1-1 to CL1-j is coupled to the first data line group DL1-1 to DL1-j in the fourth peripheral area SA4 to form the second flexible circuit board ( It extends to the fifth peripheral area SA5 through 350. The first connection line group CL1-1 to CL1-j is coupled to the second data line group DL2-1 to DL2-j in the fifth peripheral area SA5.

따라서, 상기 데이터 구동부(213)로부터 출력된 상기 메인 영상신호(M-DATA)는 상기 제1 데이터 라인군(DL1-1 ~ DL1-m)으로 인가된다. 상기 서브 영상신호(S-DATA)는 상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j) 및 제1 연결 라인군(CL1-1 ~ CL1-j)을 거쳐서 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 인가된다.Therefore, the main image signal M-DATA output from the data driver 213 is applied to the first data line group DL1-1 to DL1-m. The sub image signal S-DATA passes through a portion DL1-1 to DL1-j of the first data line group and the first connection line group CL1-1 to CL1-j and the second data line group. (DL2-1 to DL2-j).

도 5a에 도시된 바와 같이, 상기 구동칩(210)은 상기 제1 수직 제어신호(VCS1)가 출력되는 제2 출력단자(OT2)를 더 포함하고, 상기 제2 출력단자(OT2)는 상기 구동칩(210)의 제3 단부(EP3)에 구비된다.As shown in FIG. 5A, the driving chip 210 further includes a second output terminal OT2 through which the first vertical control signal VCS1 is output, and the second output terminal OT2 is driven. The third end EP3 of the chip 210 is provided.

다시 도 2 및 도 4를 참조하면, 상기 제2 출력단자(OT2)는 상기 제2 주변영역(SA2)에서 상기 제1 게이트 구동부(240)와 전기적으로 연결된다. 여기서, 상기 제1 수직 제어신호(VCS1)는 상기 제1 개시신호(ST1), 제1 클럭(CK1), 제2 클럭(CKB1), 전원전압(VDD) 및 접지전압(VSS)을 포함한다.2 and 4, the second output terminal OT2 is electrically connected to the first gate driver 240 in the second peripheral area SA2. Here, the first vertical control signal VCS1 includes the first start signal ST1, the first clock CK1, the second clock CKB1, a power supply voltage VDD, and a ground voltage VSS.

상기 제2 게이트 구동부(214)는 상기 제어부(210)로부터 제공되는 상기 제2 수직 제어신호(VCS2)에 응답하여 제2 게이트 구동신호를 출력한다.The second gate driver 214 outputs a second gate driving signal in response to the second vertical control signal VCS2 provided from the controller 210.

도 5b에 도시된 바와 같이, 상기 구동칩(210)은 상기 제2 게이트 구동신호가 출력되는 제3 출력단자(OT3-1 ~ OT3-i)를 더 포함하고, 상기 제3 출력단자(OT3-1 ~ OT3-i)는 상기 구동칩(210)의 제4 단부(EP4)에 구비된다.As shown in FIG. 5B, the driving chip 210 further includes third output terminals OT3-1 to OT3-i through which the second gate driving signal is output, and the third output terminal OT3-. 1 to OT3-i are provided at the fourth end EP4 of the driving chip 210.

다시 도 2 및 도 4를 참조하면, 상기 제3 출력단자(OT3-1 ~ OT3-i)는 제2 연결 라인군(CL2-1 ~ CL2-i)에 결합되고, 상기 제2 연결 라인군(CL2-1 ~ CL2-i)은 상기 제3 주변영역(SA3) 및 상기 제2 연성회로기판(350)에 구비되어 상기 제2 액정표시패널(300)과 전기적으로 연결된다. 따라서, 상기 제3 출력단자(OT3-1 ~ OT3-i)를 통해 출력된 상기 제2 게이트 구동신호는 상기 제2 표시영역(DA2)에 구비된 제2 게이트 라인군(GL2-1 ~ GL2-i)에 순차적으로 제공된다.2 and 4, the third output terminals OT3-1 to OT3-i are coupled to second connection line groups CL2-1 to CL2-i, and the second connection line group ( CL2-1 to CL2-i are provided in the third peripheral area SA3 and the second flexible circuit board 350 to be electrically connected to the second liquid crystal display panel 300. Accordingly, the second gate driving signal output through the third output terminals OT3-1 to OT3-i is the second gate line group GL2-1 to GL2-2 provided in the second display area DA2. are provided sequentially in i).

상술한 바와 같이, 상기 구동칩(210)에는 제1 게이트 구동부(240)가 내장되지 않는다. 따라서, 상기 구동칩(210)의 제3 단부(EP3)에는 상기 제1 수직 제어신호(VCS1)를 출력하는 제2 출력단자(OT2) 뿐만 아니라 상기 데이터 신호가 출력되는 제1 출력단자(OT1-1 ~ OT1-m)의 일부가 구비된다. 이로써, 상기 구동칩(210)의 사이즈를 증가시키지 않고도 상기 제1 출력단자(OT1-1 ~ OT1-m)의 수를 전체적으로 증가시킬 있고, 그로 인해서 상기 제1 액정표시패널(200)의 해상도도 증가시킬 수 있다.As described above, the first gate driver 240 is not embedded in the driving chip 210. Therefore, not only the second output terminal OT2 for outputting the first vertical control signal VCS1 but also the first output terminal OT1- for outputting the data signal to the third end EP3 of the driving chip 210. 1 to OT1-m) are provided. As a result, the number of the first output terminals OT1-1 to OT1 -m may be increased as a whole without increasing the size of the driving chip 210, and thus, the resolution of the first liquid crystal display panel 200 is also increased. Can be increased.

상기 제1 표시영역(DA1)에서 메인 영상을 표시하는 경우, 상기 제1 게이트 구동부(240)는 제2 출력단자(OT2)로부터 출력된 제1 수직 제어신호(VCS1)에 응답하여 상기 제1 게이트 라인군(GL1-1 ~ GL1-n)에 제1 게이트 구동신호를 순차적으로 출력한다. 또한, 상기 데이터 구동부(213)는 수평 제어신호(HCS)에 응답하여 제1 출력단자(OT1-1 ~ OT1-m)에 메인 영상신호(M-DATA)를 출력한다.When the main image is displayed in the first display area DA1, the first gate driver 240 responds to the first vertical control signal VCS1 output from the second output terminal OT2. The first gate driving signal is sequentially output to the line groups GL1-1 to GL1-n. In addition, the data driver 213 outputs the main image signal M-DATA to the first output terminals OT1-1 to OT1-m in response to the horizontal control signal HCS.

한편, 상기 제2 표시영역(DA2)에 서브 영상을 표시하는 경우, 상기 제2 게이트 구동부(214)는 제2 수직 제어신호(VCS2)에 응답하여 상기 제3 출력단자(OT3-1 ~ OT3-i)에 상기 제2 게이트 구동신호를 순차적으로 출력한다. 상기 제2 게이트 구동신호는 제2 연결 라인군(CL2-1 ~ CL2-i)을 통해 상기 제2 게이트 라인군(GL2-1 ~ GL2-i)으로 인가된다. 또한, 상기 데이터 구동부(213)는 상기 수평 제어신호(HCS)에 응답하여 상기 제1 출력단자의 일부(OT1-1 ~ OT1-j)에 서브 영상신호(S-DATA)를 출력한다. 상기 서브 영상신호(S-DATA)는 상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j) 및 상기 제1 연결 라인군(CL1-1 ~ CL1-j)을 거쳐서 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 인가된다.On the other hand, when the sub image is displayed on the second display area DA2, the second gate driver 214 may output the third output terminals OT3-1 to OT3 in response to a second vertical control signal VCS2. The second gate driving signal is sequentially output to i). The second gate driving signal is applied to the second gate line groups GL2-1 to GL2-i through second connection line groups CL2-1 to CL2-i. In addition, the data driver 213 outputs the sub image signal S-DATA to the portions OT1-1 to OT1-j of the first output terminal in response to the horizontal control signal HCS. The sub image signal S-DATA passes through a portion DL1-1 to DL1-j of the first data line group and the second connection line through the first connection line group CL1-1 to CL1-j. It is applied to groups DL2-1 to DL2-j.

도면에 도시하지는 않았지만, 상기 구동칩(210)은 DC/DC 컨버터부 및 공통전압 발생부로 이루어진 전압 발생부를 더 구비할 수 있다. 상기 DC/DC 컨버터부는 외부로부터 전원전압을 입력받고, 상기 전원전압을 적절한 레벨로 다운시켜 상기 제어부(211), 데이터 구동부(213), 공통전압 발생부, 제1 및 제2 게이트 구동부(240, 214)로 공급한다. 또한, 상기 공통전압 발생부는 상기 제1 표시영역(DA1)으로 인가되는 제1 공통전압 및 상기 제2 표시영역(DA2)으로 인가되는 제2 공통전압을 출력한다. Although not shown, the driving chip 210 may further include a voltage generator including a DC / DC converter and a common voltage generator. The DC / DC converter receives a power supply voltage from the outside, and lowers the power supply voltage to an appropriate level so that the control unit 211, the data driver 213, the common voltage generator, and the first and second gate drivers 240, 214). The common voltage generator outputs a first common voltage applied to the first display area DA1 and a second common voltage applied to the second display area DA2.                     

도 6은 본 발명의 다른 실시예에 따른 듀얼 액정표시장치를 나타낸 도면이고, 도 7은 도 5에 도시된 제2 게이트 구동부의 내부 구성도이다.FIG. 6 is a diagram illustrating a dual liquid crystal display according to another exemplary embodiment. FIG. 7 is a diagram illustrating an internal configuration of the second gate driver illustrated in FIG. 5.

도 6을 참조하면, 본 발명의 다른 실시예에 따른 듀얼 액정표시장치는 제1 액정표시패널(200), 제2 액정표시패널(300), 제1 및 제2 연성회로기판(250, 350)을 포함한다.Referring to FIG. 6, a dual liquid crystal display according to another exemplary embodiment of the present invention may include a first liquid crystal display panel 200, a second liquid crystal display panel 300, and first and second flexible printed circuit boards 250 and 350. It includes.

상기 제1 액정표시패널(200)의 제1 주변영역(SA1)에는 구동칩(220)이 실장되고, 상기 제1 연성회로기판(250)이 부착된다. 상기 제1 액정표시패널(200)의 제2 주변영역(SA2)에는 제1 게이트 구동부(240)가 직접적으로 집적된다.The driving chip 220 is mounted on the first peripheral area SA1 of the first liquid crystal display panel 200, and the first flexible printed circuit board 250 is attached. The first gate driver 240 is directly integrated in the second peripheral area SA2 of the first liquid crystal display panel 200.

도 3에 도시된 바와 같이, 상기 제1 게이트 구동부(240)는 제1 표시영역에 구비된 제1 게이트 라인군(GL1-1 ~ GL1-n)과 전기적으로 연결되고 제1 게이트 구동신호를 순차적으로 출력한다.As illustrated in FIG. 3, the first gate driver 240 is electrically connected to the first gate line groups GL1-1 to GL1-n provided in the first display area and sequentially processes the first gate driving signal. Will output

한편, 상기 제1 액정표시패널(200)의 제4 주변영역(SA4) 및 상기 제2 액정표시패널(300)의 제5 주변영역(SA5)에는 제2 연성회로기판(350)이 부착된다. 따라서, 상기 제1 및 제2 액정표시패널(200, 300)은 상기 제2 연성회로기판(350)에 의해서 서로 전기적으로 연결된다. 상기 제2 액정표시패널(300)의 제6 주변영역(SA6)에는 제2 게이트 구동부(310)가 직접적으로 집적된다.The second flexible printed circuit board 350 is attached to the fourth peripheral area SA4 of the first liquid crystal display panel 200 and the fifth peripheral area SA5 of the second liquid crystal display panel 300. Therefore, the first and second liquid crystal display panels 200 and 300 are electrically connected to each other by the second flexible printed circuit board 350. The second gate driver 310 is directly integrated in the sixth peripheral area SA6 of the second liquid crystal display panel 300.

도 7에 도시된 바와 같이, 상기 제2 게이트 구동부(310)는 상기 제2 게이트 라인군(GL2-1 ~ GL2-i)과 전기적으로 연결되어 상기 제1 게이트 구동신호를 순차적으로 출력한다.As illustrated in FIG. 7, the second gate driver 310 is electrically connected to the second gate line groups GL2-1 to GL2-i to sequentially output the first gate driving signal.

상기 제1 게이트 구동부(310)는 i+1개의 스테이지(SRC1 ~ SRCi+1)가 서로 종 속적으로 연결된 하나의 쉬프트 레지스터로 이루어진다. 즉, 상기 쉬프트 레지스터는 각 스테이지의 출력단자(OUT)가 이전 스테이지의 제어단자(CT)에 연결되고, 다음 스테이지의 입력단자(IN)에 연결됨으로써 서로 종속적으로 연결된다.The first gate driver 310 includes one shift register in which i + 1 stages SRC1 to SRCi + 1 are continuously connected to each other. That is, the shift registers are connected to each other by being connected to the output terminal OUT of each stage to the control terminal CT of the previous stage and to the input terminal IN of the next stage.

상기 제1 게이트 구동부(310)에는 제2 개시신호(ST2), 제3 클럭(CK2), 상기 제3 클럭(CK2)과 반전된 위상을 갖는 제4 클럭(CKB2), 접지전압(VSS) 및 전원전압(VDD)이 입력되는 5개의 단자가 연결된다.The first gate driver 310 includes a second start signal ST2, a third clock CK2, a fourth clock CKB2 having a phase inverted from the third clock CK2, a ground voltage VSS, and Five terminals to which the power supply voltage VDD is input are connected.

특히, 상기 복수의 스테이지 중 홀수번째 스테이지(SRC1, SRC3, SRCn+1)에는 상기 제3 클럭(CK2)이 제공되고, 짝수번째 스테이지(SRC2, SRC4, SRCn)에는 상기 제4 클럭(CKB2)이 제공된다. 또한, 첫 번째 및 마지막 스테이지(SRC1, SRCn+1)에는 상기 제2 개시신호(ST2)가 인가된다.In particular, the third clock CK2 is provided to odd-numbered stages SRC1, SRC3, and SRCn + 1, and the fourth clock CKB2 is provided to even-numbered stages SRC2, SRC4, and SRCn. Is provided. In addition, the second start signal ST2 is applied to the first and last stages SRC1 and SRCn + 1.

상기 첫 번째 스테이지(SRC1)에 상기 제2 개시신호(ST2)가 인가되면, 상기 첫 번째 스테이지(SRC1)는 상기 제3 클럭(CK2)을 상기 제1 게이트 구동신호로 출력한다. 이후, 두 번째 스테이지(SRC2)는 상기 첫 번째 스테이지(SRC1)의 상기 제1 게이트 구동신호를 입력받아 상기 제4 클럭(CKB2)을 상기 제1 게이트 구동신호로써 출력한다. 이로써, i개의 스테이지(SRC1 ~ SRCi)가 순차적으로 상기 제1 게이트 구동신호를 출력한다.When the second start signal ST2 is applied to the first stage SRC1, the first stage SRC1 outputs the third clock CK2 as the first gate driving signal. Thereafter, the second stage SRC2 receives the first gate driving signal of the first stage SRC1 and outputs the fourth clock CKB2 as the first gate driving signal. As a result, the i stages SRC1 to SRCi sequentially output the first gate driving signal.

도 8은 도 1에 도시된 구동칩의 내부 구성을 나타낸 블록도이다. 도 9a는 도 6의 B 부분의 확대도이고, 도 9b는 도 B` 부분의 확대도이다. 8 is a block diagram illustrating an internal configuration of a driving chip illustrated in FIG. 1. FIG. 9A is an enlarged view of a portion B of FIG. 6, and FIG. 9B is an enlarged view of a portion B ′.

도 6 및 도 8을 참조하면, 상기 구동칩(220)은 제어부(221), 메모리부(222), 데이터 구동부(223)를 포함한다. 6 and 8, the driving chip 220 includes a controller 221, a memory unit 222, and a data driver 223.                     

상기 구동칩(220)의 입력단자(IT)에는 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)가 제공된다. 상기 구동칩(220)은 사각 형상을 갖고, 제1 내지 제4 단부(EP1, EP2, EP3, EP4)로 이루어진다. 상기 제1 및 제2 단부(EP1, EP2)는 서로 마주하고, 상기 제3 및 제4 단부(EP3, EP4)는 서로 마주한다. 여기서, 상기 입력단자(IT)는 상기 제1 단부(EP1)에 구비된다.The input terminal IT of the driving chip 220 is provided with a raw image signal O-DATA and a raw control signal OCS. The driving chip 220 has a quadrangular shape and includes first to fourth ends EP1, EP2, EP3, and EP4. The first and second ends EP1 and EP2 face each other, and the third and fourth ends EP3 and EP4 face each other. The input terminal IT is provided at the first end EP1.

상기 제어부(221)는 상기 원시 영상신호(O-DATA)를 상기 메모리부(222)에 저장한다(WRITE-DATA). 이후, 상기 제어부(221)는 상기 원시 제어신호(OCS)에 응답하여 적절한 시기에 상기 메모리부(222)로부터 영상신호를 라인 단위로 읽어들인다(READ-DATA). 이후, 상기 제어부(221)는 읽어들인 상기 메인 또는 서브 영상신호(M-DATA, S-DATA), 상기 데이터 구동부(223)를 제어하는 수평 제어신호(HCS), 상기 제1 게이트 구동부(240)를 제어하는 제1 수직 제어신호(VCS1) 및 상기 제2 게이트 구동부(310)를 제어하는 제2 수직 제어신호(VCS2)를 출력한다.The controller 221 stores the raw image signal O-DATA in the memory unit 222 (WRITE-DATA). Thereafter, the controller 221 reads an image signal from the memory unit 222 in units of lines at an appropriate time in response to the original control signal OCS (READ-DATA). Thereafter, the controller 221 reads the main or sub image signals M-DATA and S-DATA, the horizontal control signal HCS controlling the data driver 223, and the first gate driver 240. The first vertical control signal VCS1 for controlling the second output signal and the second vertical control signal VCS2 for controlling the second gate driver 310 are output.

상기 데이터 구동부(223)는 상기 제어부(221)로부터 제공되는 상기 수평 제어신호(HCS)에 응답하여 상기 메인 또는 서브 영상신호(M-DATA, S-DATA)를 상기 구동칩(220)의 제1 출력단자(OT1-1 ~ OT1-m)로 출력한다.The data driver 223 transmits the main or sub image signals M-DATA and S-DATA to the first portion of the driving chip 220 in response to the horizontal control signal HCS provided from the controller 221. Output to the output terminals (OT1-1 to OT1-m).

도 9a 및 도 9b에 도시된 바와 같이, 상기 제1 출력단자(OT1-1 ~ OT1-m)의 일부는 상기 구동칩(220)의 제2 단부(EP2)에 구비되고, 일부는 상기 구동칩(220)의 제3 단부(EP3)에 구비되고, 나머지 일부는 제4 단부(EP4)에 구비된다.9A and 9B, a portion of the first output terminals OT1-1 to OT1-m is provided at the second end EP2 of the driving chip 220, and a portion of the driving chip is provided. It is provided in the 3rd end EP3 of 220, and the remainder is provided in the 4th end EP4.

다시 도 6 및 도 8을 참조하면, 상기 제1 출력단자(OT1-1 ~ OT1-m)는 상기 제1 주변영역(SA1)에서 제1 표시영역(DA1)에 구비된 제1 데이터 라인군(DL1-1 ~ DL1-m)과 전기적으로 연결된다. 상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j)는 제1 연결 라인군(CL1-1 ~ CL1-j)을 통해 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)과 전기적으로 연결된다.6 and 8, the first output terminals OT1-1 to OT1 -m may include a first data line group provided in the first display area DA1 in the first peripheral area SA1. Is electrically connected to DL1-1 to DL1-m). Portions DL1-1 to DL1-j of the first data line group may be connected to the second data line groups DL2-1 to DL2-j through first connection line groups CL1-1 to CL1-j. Electrically connected.

따라서, 상기 데이터 구동부(213)로부터 출력된 상기 메인 영상신호(M-DATA)는 상기 제1 데이터 라인군(DL1-1 ~ DL1-m)으로 인가된다. 상기 서브 영상신호(S-DATA)는 상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j) 및 제1 연결 라인군(CL1-1 ~ CL1-j)을 거쳐서 상기 제2 표시영역(DA2)에 구비된 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 인가된다.Therefore, the main image signal M-DATA output from the data driver 213 is applied to the first data line group DL1-1 to DL1-m. The sub image signal S-DATA passes through a portion DL1-1 to DL1-j of the first data line group and the first connection line group CL1-1 to CL1-j to form the second display area (S-DATA). DA2) is applied to the second group of data lines DL2-1 to DL2-j.

상기 구동칩(210)은 상기 제1 수직 제어신호(VCS1)가 출력되는 제2 출력단자(OT2) 및 상기 제2 수직 제어신호(VCS2)가 출력되는 제3 출력단자(OT3)를 더 포함한다. The driving chip 210 further includes a second output terminal OT2 through which the first vertical control signal VCS1 is output and a third output terminal OT3 through which the second vertical control signal VCS2 is output. .

도 9a 및 도 9b에 도시된 바와 같이, 상기 제2 출력단자(OT2)는 상기 구동칩(210)의 제3 단부(EP3)에 구비되고, 상기 제3 출력단자(OT3)는 상기 제4 단부(EP4)에 구비된다.9A and 9B, the second output terminal OT2 is provided at the third end EP3 of the driving chip 210, and the third output terminal OT3 is provided at the fourth end. It is provided in EP4.

다시 도 6 및 도 8을 참조하면, 상기 제2 출력단자(OT2)는 상기 제2 주변영역(SA2)에서 상기 제1 게이트 구동부(240)와 전기적으로 연결되어, 상기 제1 수직 제어신호(VCS1)는 상기 제1 게이트 구동부(240)로 인가된다. 상기 제1 게이트 구동부(240)는 상기 제1 수직 제어신호(VCS1)에 응답하여 상기 제1 게이트 라인군(GL1-1 ~ GL1-n)에 제1 게이트 구동신호를 출력한다.6 and 8, the second output terminal OT2 is electrically connected to the first gate driver 240 in the second peripheral area SA2, so that the first vertical control signal VCS1 ) Is applied to the first gate driver 240. The first gate driver 240 outputs a first gate driving signal to the first gate line groups GL1-1 to GL1-n in response to the first vertical control signal VCS1.

상기 제3 출력단자(OT3)는 상기 제3 주변영역(SA3) 및 상기 제2 연성회로기 판(350)에 구비된 제2 연결 라인(CL2)을 통해 상기 제2 게이트 구동부(310)와 전기적으로 연결된다. 따라서, 상기 제2 수직 제어신호(VCS2)는 상기 제2 게이트 구동부(310)로 인가된다. 상기 제2 게이트 구동부(310)는 상기 제2 수직 제어신호(VCS2)에 응답하여 상기 제2 게이트 라인군(GL2-1 ~ GL2-i)에 제2 게이트 구동신호를 출력한다.The third output terminal OT3 is electrically connected to the second gate driver 310 through the second connection line CL2 provided in the third peripheral area SA3 and the second flexible circuit board 350. Is connected. Therefore, the second vertical control signal VCS2 is applied to the second gate driver 310. The second gate driver 310 outputs a second gate driving signal to the second gate line groups GL2-1 to GL2-i in response to the second vertical control signal VCS2.

상술한 바와 같이, 상기 구동칩(220)에는 상기 제1 및 제2 게이트 구동부(240, 310)가 내장되지 않는다. 따라서, 상기 구동칩(220)의 제3 및 제4 단부(EP3, EP4)에는 상기 제1 및 제2 수직 제어신호(VCS1, VCS2)를 각각 출력하는 제2 및 제3 출력단자(OT2, OT3) 뿐만 아니라 상기 데이터 신호가 출력되는 제1 출력단자(OT1-1 ~ OT1-m)의 일부가 각각 구비된다. 이로써, 상기 구동칩(220)의 사이즈를 증가시키지 않고도 상기 제1 출력단자(OT1-1 ~ OT1-m)의 수를 전체적으로 증가시킬 있고, 그로 인해서 상기 제1 액정표시패널(200)의 해상도도 증가시킬 수 있다.As described above, the first and second gate drivers 240 and 310 are not embedded in the driving chip 220. Accordingly, the second and third output terminals OT2 and OT3 which output the first and second vertical control signals VCS1 and VCS2 to the third and fourth ends EP3 and EP4 of the driving chip 220, respectively. In addition, a portion of the first output terminal OT1-1 to OT1-m through which the data signal is output is provided. As a result, the number of the first output terminals OT1-1 to OT1-m may be increased as a whole without increasing the size of the driving chip 220, and thus the resolution of the first liquid crystal display panel 200 is also increased. Can be increased.

도 10은 본 발명의 또 다른 실시예에 따른 듀얼 액정표시장치를 나타낸 도면이다.FIG. 10 is a diagram illustrating a dual liquid crystal display according to another exemplary embodiment of the present invention.

도 10을 참조하면, 본 발명의 또 다른 실시예에 따른 듀얼 액정표시장치는 제1 액정표시패널(200), 제2 액정표시패널(300), 제1 및 제2 연성회로기판(250, 350)을 포함한다.Referring to FIG. 10, a dual liquid crystal display according to another exemplary embodiment of the present invention may include a first liquid crystal display panel 200, a second liquid crystal display panel 300, and first and second flexible printed circuit boards 250 and 350. ).

상기 제1 액정표시패널(200)의 제1 주변영역(SA1)에는 구동칩(220)이 실장되고, 상기 제1 연성회로기판(250)이 부착된다. 상기 제1 액정표시패널(200)의 제2 주변영역(SA2)에는 제1 게이트 구동부(240)가 직접적으로 집적된다.The driving chip 220 is mounted on the first peripheral area SA1 of the first liquid crystal display panel 200, and the first flexible printed circuit board 250 is attached. The first gate driver 240 is directly integrated in the second peripheral area SA2 of the first liquid crystal display panel 200.

한편, 상기 제1 액정표시패널(200)의 제4 주변영역(SA4) 및 상기 제2 액정표시패널(300)의 제5 주변영역(SA5)에는 제2 연성회로기판(350)이 부착된다. 따라서, 상기 제1 및 제2 액정표시패널(200, 300)은 상기 제2 연성회로기판(350)에 의해서 서로 전기적으로 연결된다. 상기 제2 액정표시패널(300)의 제7 주변영역(SA7)에는 제2 게이트 구동부(310)가 직접적으로 집적된다.The second flexible printed circuit board 350 is attached to the fourth peripheral area SA4 of the first liquid crystal display panel 200 and the fifth peripheral area SA5 of the second liquid crystal display panel 300. Therefore, the first and second liquid crystal display panels 200 and 300 are electrically connected to each other by the second flexible printed circuit board 350. The second gate driver 310 is directly integrated in the seventh peripheral area SA7 of the second liquid crystal display panel 300.

도 11은 도 10에 도시된 구동칩의 내부 구성을 나타낸 블록도이다. 도 12a는 도 10의 C 부분의 확대도이고, 도 12b는 도 10의 C` 부분의 확대도이다.FIG. 11 is a block diagram illustrating an internal configuration of a driving chip shown in FIG. 10. 12A is an enlarged view of portion C of FIG. 10, and FIG. 12B is an enlarged view of portion C ′ of FIG. 10.

도 10 및 도 11을 참조하면, 상기 구동칩(220)은 제어부(221), 메모리부(222), 데이터 구동부(223)를 포함한다.10 and 11, the driving chip 220 includes a controller 221, a memory 222, and a data driver 223.

상기 구동칩(220)의 입력단자(IT)에는 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)가 제공된다. 상기 구동칩(220)은 사각 형상을 갖고, 제1 내지 제4 단부(EP1, EP2, EP3, EP4)를 구비한다. 여기서, 상기 입력단자(IT)는 상기 구동칩(220)의 제1 단부(EP1)에 구비된다.The input terminal IT of the driving chip 220 is provided with a raw image signal O-DATA and a raw control signal OCS. The driving chip 220 has a quadrangular shape and has first to fourth ends EP1, EP2, EP3, and EP4. The input terminal IT is provided at the first end EP1 of the driving chip 220.

상기 제어부(221)는 상기 원시 영상신호(O-DATA) 및 원시 제어신호(OCS)에 응답하여 메인 또는 서브 영상신호(M-DATA, S-DATA), 수평 제어신호(HCS), 제1 수직 제어신호(VCS1) 및 제2 수직 제어신호(VCS2)를 출력한다.The controller 221 may control the main or sub image signals M-DATA and S-DATA, the horizontal control signal HCS, and the first vertical signal in response to the original image signal O-DATA and the original control signal OCS. The control signal VCS1 and the second vertical control signal VCS2 are output.

상기 데이터 구동부(223)는 상기 제어부(221)로부터 제공되는 상기 수평 제어신호(HCS)에 응답하여 상기 메인 또는 서브 영상신호(M-DATA, S-DATA)를 상기 구동칩(220)의 제1 출력단자(OT1-1 ~ OT1-m)로 출력한다. The data driver 223 transmits the main or sub image signals M-DATA and S-DATA to the first portion of the driving chip 220 in response to the horizontal control signal HCS provided from the controller 221. Output to the output terminals (OT1-1 to OT1-m).                     

도 12a 및 도 12b에 도시된 바와 같이, 상기 제1 출력단자(OT1-1 ~ OT1-m)의 일부는 상기 구동칩(220)의 제2 단부(EP2)에 구비되고, 일부는 상기 구동칩(220)의 제3 단부(EP3)에 구비되고, 나머지 일부는 제4 단부(EP4)에 구비된다.As shown in FIGS. 12A and 12B, some of the first output terminals OT1-1 to OT1-m are provided at the second end EP2 of the driving chip 220, and some are the driving chips. It is provided in the 3rd end EP3 of 220, and the remainder is provided in the 4th end EP4.

다시 도 10 및 도 11을 참조하면, 상기 제1 출력단자(OT1-1 ~ OT1-m)는 상기 제1 주변영역(SA1)에서 제1 표시영역(DA1)에 구비된 제1 데이터 라인군(DL1-1 ~ DL1-m)과 전기적으로 연결된다.Referring back to FIGS. 10 and 11, the first output terminals OT1-1 to OT1-m may include a first data line group provided in the first display area DA1 in the first peripheral area SA1. Is electrically connected to DL1-1 to DL1-m).

상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j)는 제1 연결 라인군(CL1-1 ~ CL1-j)을 통해 상기 제2 데이터 라인군(DL2-1 ~ DL2-j)과 전기적으로 연결된다. 따라서, 상기 데이터 구동부(213)로부터 출력된 상기 메인 영상신호(M-DATA)는 상기 제1 데이터 라인군(DL1-1 ~ DL1-m)으로 인가된다. 상기 서브 영상신호(S-DATA)는 상기 제1 데이터 라인군의 일부(DL1-1 ~ DL1-j) 및 제1 연결 라인군(CL1-1 ~ CL1-j)을 거쳐서 상기 제2 표시영역(DA2)에 구비된 제2 데이터 라인군(DL2-1 ~ DL2-j)으로 인가된다.Portions DL1-1 to DL1-j of the first data line group may be connected to the second data line groups DL2-1 to DL2-j through first connection line groups CL1-1 to CL1-j. Electrically connected. Therefore, the main image signal M-DATA output from the data driver 213 is applied to the first data line group DL1-1 to DL1-m. The sub image signal S-DATA passes through a portion DL1-1 to DL1-j of the first data line group and the first connection line group CL1-1 to CL1-j to form the second display area (S-DATA). DA2) is applied to the second group of data lines DL2-1 to DL2-j.

상기 구동칩(210)은 상기 제1 및 제2 수직 제어신호(VCS1, VCS2)가 출력되는 제2 출력단자(OT2)를 더 포함한다. 도 12a에 도시된 바와 같이, 상기 제2 출력단자(OT2)는 상기 구동칩(210)의 제3 단부(EP3)에 구비된다.The driving chip 210 further includes a second output terminal OT2 through which the first and second vertical control signals VCS1 and VCS2 are output. As shown in FIG. 12A, the second output terminal OT2 is provided at the third end EP3 of the driving chip 210.

다시 도 10 및 도 11을 참조하면, 상기 제2 출력단자(OT2)는 상기 제2 주변영역(SA2)에서 상기 제1 게이트 구동부(240)와 전기적으로 연결되어, 상기 제1 수직 제어신호(VCS1)는 상기 제1 게이트 구동부(240)로 인가된다. 상기 제1 게이트 구동부(240)는 상기 제1 수직 제어신호(VCS1)에 응답하여 상기 제1 게이트 라인군(GL1-1 ~ GL1-n)에 제1 게이트 구동신호를 출력한다.Referring back to FIGS. 10 and 11, the second output terminal OT2 is electrically connected to the first gate driver 240 in the second peripheral area SA2 and the first vertical control signal VCS1. ) Is applied to the first gate driver 240. The first gate driver 240 outputs a first gate driving signal to the first gate line groups GL1-1 to GL1-n in response to the first vertical control signal VCS1.

한편, 상기 제1 게이트 구동부(240)는 제2 연결 라인(CL2)을 통해 상기 제2 게이트 구동부(310)와 전기적으로 연결된다. 따라서, 상기 제2 수직 제어신호(VCS2)는 상기 제1 게이트 구동부(240)를 거쳐 상기 제2 연결 라인(CL2)을 통해 상기 제2 게이트 구동부(310)로 인가된다. 상기 제2 게이트 구동부(310)는 상기 제2 수직 제어신호(VCS2)에 응답하여 상기 제2 게이트 라인군(GL2-1 ~ GL2-i)에 제2 게이트 구동신호를 출력한다.The first gate driver 240 is electrically connected to the second gate driver 310 through a second connection line CL2. Therefore, the second vertical control signal VCS2 is applied to the second gate driver 310 through the second connection line CL2 via the first gate driver 240. The second gate driver 310 outputs a second gate driving signal to the second gate line groups GL2-1 to GL2-i in response to the second vertical control signal VCS2.

상술한 바와 같이, 상기 구동칩(230)의 제3 단부(EP3)에는 상기 제1 및 제2 수직 제어신호(VCS1, VCS2)를 출력하는 제2 출력단자(OT2) 뿐만 아니라 상기 데이터 신호가 출력되는 제1 출력단자(OT1-1 ~ OT1-m)의 일부가 각각 구비된다. 또한, 상기 구동칩(230)의 제4 단부(EP4) 전체에는 상기 제1 출력단자(OT1-1 ~ OT1-m)의 다른 일부가 구비된다.As described above, the data signal is output to the third end EP3 of the driving chip 230 as well as the second output terminal OT2 for outputting the first and second vertical control signals VCS1 and VCS2. Some of the first output terminals OT1-1 to OT1-m to be provided are provided. In addition, other portions of the first output terminals OT1-1 to OT1-m are provided in the entire fourth end EP4 of the driving chip 230.

이로써, 상기 구동칩(230)의 사이즈를 증가시키지 않고도 상기 제1 출력단자(OT1-1 ~ OT1-m)의 수를 전체적으로 증가시킬 있고, 그로 인해서 상기 제1 액정표시패널(200)의 해상도도 증가시킬 수 있다.Accordingly, the number of the first output terminals OT1-1 to OT1 -m may be increased as a whole without increasing the size of the driving chip 230. Therefore, the resolution of the first liquid crystal display panel 200 is also increased. Can be increased.

이와 같은 표시장치에 따르면, 제1 및 제2 표시패널은 하나의 구동칩에 의해서 구동되고, 제1 및 제2 표시패널에 데이터 신호를 출력하는 데이터 구동부는 구동칩 내에 구비된다. 게이트 구동부는 제1 및 제2 표시패널 중 어느 하나에 집적되고, 구동칩으로부터 제어신호를 수신하여 게이트 신호를 출력한다. According to such a display device, the first and second display panels are driven by one driving chip, and the data driver for outputting data signals to the first and second display panels is provided in the driving chip. The gate driver is integrated into any one of the first and second display panels, and receives a control signal from the driving chip to output a gate signal.                     

따라서, 구동칩은 출력단자를 통해 게이트 구동부를 제어하기 위한 게이트 제어신호를 출력하기 때문에, 데이터 신호를 출력하는 출력단자들이 차지하는 면적을 충분히 확보할 수 있다. 이로써, 제1 및 제2 표시패널의 해상도가 증가되더라도 구동칩의 전체적인 사이즈가 증가되는 것을 방지할 수 있다.Therefore, since the driving chip outputs the gate control signal for controlling the gate driver through the output terminal, the area occupied by the output terminals for outputting the data signal can be sufficiently secured. As a result, it is possible to prevent the overall size of the driving chip from increasing even if the resolution of the first and second display panels is increased.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.

Claims (17)

제1 게이트 신호를 수신하는 제1 게이트 라인 및 제1 데이터 신호를 수신하는 제1 데이터 라인을 포함하는 제1 표시 영역 및 상기 제1 표시 영역에 인접한 제2 주변 영역을 포함하는 제1 표시패널;A first display panel including a first display area including a first gate line receiving a first gate signal and a first data line receiving a first data signal, and a second peripheral area adjacent to the first display area; 제2 게이트 신호를 수신하는 제2 게이트 라인 및 제2 데이터 신호를 수신하는 제2 데이터 라인을 포함하는 제2 표시 영역 및 상기 제2 표시 영역에 인접한 제2 주변 영역을 포함하는 제2 표시패널;A second display panel including a second display area including a second gate line receiving a second gate signal and a second data line receiving a second data signal, and a second peripheral area adjacent to the second display area; 상기 제1 표시 패널의 상기 제1 주변 영역에 배치되고, 제1 게이트 제어신호, 상기 제2 게이트 신호, 상기 제1 및 제2 데이터 신호를 출력하여 상기 제1 및 제2 표시패널을 구동하기 위한 구동칩; 및A first gate control signal, a second gate signal, and first and second data signals disposed in the first peripheral area of the first display panel to drive the first and second display panels; Driving chip; And 상기 제1 표시패널의 상기 제1 주변 영역에 집적되고, 상기 제1 게이트 제어신호에 응답하여 상기 제1 게이트 신호를 출력하는 제1 게이트 구동부를 포함하는 것을 특징으로 하는 표시장치.And a first gate driver integrated in the first peripheral area of the first display panel and outputting the first gate signal in response to the first gate control signal. 삭제delete 삭제delete 제1항에 있어서, 상기 제1 및 제2 표시패널을 전기적으로 연결하는 연성회로기판을 더 포함하는 것을 특징을 하는 표시장치.The display device of claim 1, further comprising a flexible circuit board electrically connecting the first and second display panels. 제4항에 있어서, 상기 제2 데이터 신호는 상기 제1 데이터 라인 및 연성회로기판을 통과하여 상기 제2 데이터 라인으로 제공되고,The display device of claim 4, wherein the second data signal is provided to the second data line through the first data line and the flexible circuit board. 상기 제2 게이트 신호는 상기 연성회로기판을 통과하여 상기 제2 게이트 라인으로 제공되는 것을 특징으로 하는 표시장치.And the second gate signal is provided to the second gate line through the flexible circuit board. 제1항에 있어서, 상기 구동칩은,The method of claim 1, wherein the driving chip, 원시 영상신호 및 원시 제어신호에 응답하여 상기 제1 게이트 제어신호, 제2 게이트 제어신호, 제1 데이터 제어신호 및 제2 데이터 제어신호를 출력하는 제어부;A controller configured to output the first gate control signal, the second gate control signal, the first data control signal, and the second data control signal in response to the raw image signal and the raw control signal; 상기 제2 게이트 제어신호에 응답하여 상기 제2 게이트 신호를 출력하는 제2 게이트 구동부; 및A second gate driver configured to output the second gate signal in response to the second gate control signal; And 상기 제1 또는 제2 데이터 제어신호에 응답하여 상기 제1 또는 제2 데이터 신호를 출력하는 데이터 구동부를 포함하는 것을 특징으로 하는 표시장치.And a data driver configured to output the first or second data signal in response to the first or second data control signal. 제6항에 있어서, 상기 구동칩은,The method of claim 6, wherein the driving chip, 상기 원시 영상신호 및 원시 제어신호를 수신하는 입력단자;An input terminal for receiving the raw video signal and the raw control signal; 상기 제1 또는 제2 데이터신호를 출력하는 제1 출력단자;A first output terminal for outputting the first or second data signal; 상기 제1 게이트 제어신호를 출력하는 제2 출력단자; 및A second output terminal for outputting the first gate control signal; And 상기 제2 게이트 신호를 출력하는 제3 출력단자를 더 포함하는 것을 특징으로 하는 표시장치.And a third output terminal configured to output the second gate signal. 제7항에 있어서, 상기 입력단자는 상기 구동칩의 제1 단부에 구비되고, 상기 제1 출력단자는 상기 제1 단부에 인접한 제2 단부의 일부 및 상기 제1 단부와 마주하는 제3 단부에 구비되며, 상기 제2 출력단자는 제2 단부의 나머지 일부에 구비되고, 상기 제3 출력단자는 상기 제2 단부와 마주하는 제4 단부에 구비되는 것을 특징으로 하는 표시장치.The method of claim 7, wherein the input terminal is provided at a first end of the driving chip, and the first output terminal is provided at a portion of a second end adjacent to the first end and at a third end facing the first end. And the second output terminal is provided at the remaining part of the second end, and the third output terminal is provided at the fourth end facing the second end. 제1항에 있어서, 상기 제1 표시패널은 상기 제2 표시패널보다 높은 해상도를 갖는 것을 특징으로 하는 표시장치.The display device of claim 1, wherein the first display panel has a higher resolution than the second display panel. 제9항에 있어서, 상기 제1 표시패널은 상기 제2 표시패널보다 큰 사이즈를 갖는 것을 특징으로 하는 표시장치.The display device of claim 9, wherein the first display panel has a larger size than the second display panel. 제1항에 있어서, 상기 제1 및 제2 표시패널 중 적어도 하나는 액정표시패널인 것을 특징으로 하는 표시장치.The display device of claim 1, wherein at least one of the first and second display panels is a liquid crystal display panel. 제1 게이트 신호를 수신하는 제1 게이트 라인 및 제1 데이터 신호를 수신하는 제1 데이터 라인을 포함하는 제1 표시 영역 및 상기 제1 표시 영역과 인접한 제1 주변 영역을 포함하는 제1 표시패널;A first display panel including a first display area including a first gate line receiving a first gate signal and a first data line receiving a first data signal, and a first peripheral area adjacent to the first display area; 제2 게이트 신호를 수신하는 제2 게이트 라인 및 제2 데이터 신호를 수신하는 제2 데이터 라인을 포함하는 제2 표시 영역 및 상기 제2 표시 영역과 인접한 제2 주변 영역을 포함하는 제2 표시패널;A second display panel including a second display area including a second gate line receiving a second gate signal and a second data line receiving a second data signal, and a second peripheral area adjacent to the second display area; 상기 제1 표시 패널의 상기 제1 주변 영역에 배치되고, 제1 게이트 제어신호, 상기 제2 게이트 제어신호, 상기 제1 및 제2 데이터 신호를 출력하여 상기 제1 및 제2 표시패널을 구동하기 위한 구동칩;The first and second display panels may be disposed in the first peripheral area of the first display panel to output a first gate control signal, a second gate control signal, and the first and second data signals. Driving chip for; 상기 제1 표시패널의 상기 제1 주변 영역에 집적되고, 상기 제1 게이트 제어신호에 응답하여 상기 제1 게이트 신호를 출력하는 제1 게이트 구동부; 및A first gate driver integrated in the first peripheral area of the first display panel and outputting the first gate signal in response to the first gate control signal; And 상기 제2 표시패널의 상기 제2 주변 영역에 집적되고, 상기 제2 게이트 제어신호에 응답하여 상기 제2 게이트 신호를 출력하는 제2 게이트 구동부를 포함하는 것을 특징으로 하는 표시장치.And a second gate driver integrated in the second peripheral area of the second display panel and outputting the second gate signal in response to the second gate control signal. 제12항에 있어서, 상기 구동칩은,The method of claim 12, wherein the driving chip, 원시 영상신호 및 원시 제어신호에 응답하여 상기 제1 게이트 제어신호, 제2 게이트 제어신호, 제1 데이터 제어신호 및 제2 데이터 제어신호를 출력하는 제어부; 및A controller configured to output the first gate control signal, the second gate control signal, the first data control signal, and the second data control signal in response to the raw image signal and the raw control signal; And 상기 제1 또는 제2 데이터 제어신호에 응답하여 상기 제1 또는 제2 데이터 신호를 출력하는 데이터 구동부를 포함하는 것을 특징으로 하는 표시장치.And a data driver configured to output the first or second data signal in response to the first or second data control signal. 제13항에 있어서, 상기 구동칩은,The method of claim 13, wherein the driving chip, 상기 원시 영상신호 및 원시 제어신호를 수신하는 입력단자;An input terminal for receiving the raw video signal and the raw control signal; 상기 제1 또는 제2 데이터신호를 출력하는 제1 출력단자;A first output terminal for outputting the first or second data signal; 상기 제1 게이트 제어신호를 출력하는 제2 출력단자; 및A second output terminal for outputting the first gate control signal; And 상기 제2 게이트 제어신호를 출력하는 제3 출력단자를 더 포함하는 것을 특징으로 하는 표시장치.And a third output terminal configured to output the second gate control signal. 제14항에 있어서, 상기 입력단자는 상기 구동칩의 제1 단부에 구비되고, 상기 제1 출력단자는 상기 제1 단부에 인접한 제2 단부, 상기 제1 단부와 마주하는 제3 단부의 일부 및 상기 제2 단부와 마주하는 제4 단부의 일부에 구비되며, 상기 제2 출력단자는 상기 제2 단부의 나머지 일부에 구비되고, 상기 제3 출력단자는 상기 제4 단부의 나머지 일부에 구비되는 것을 특징으로 하는 표시장치.The method of claim 14, wherein the input terminal is provided at the first end of the driving chip, the first output terminal is a second end adjacent to the first end, a portion of the third end facing the first end and the It is provided in a part of the fourth end facing the second end, the second output terminal is provided in the remaining part of the second end, the third output terminal is characterized in that provided in the remaining part of the fourth end Display. 제13항에 있어서, 상기 구동칩은,The method of claim 13, wherein the driving chip, 상기 원시 영상신호 및 원시 제어신호를 수신하는 입력단자;An input terminal for receiving the raw video signal and the raw control signal; 상기 제1 또는 제2 데이터신호를 출력하는 제1 출력단자; 및A first output terminal for outputting the first or second data signal; And 상기 제1 및 제2 게이트 제어신호를 출력하는 제2 출력단자를 더 포함하는 것을 특징으로 하는 표시장치.And a second output terminal configured to output the first and second gate control signals. 제16항에 있어서, 상기 입력단자는 상기 구동칩의 제1 단부에 구비되고, 상 기 제1 출력단자는 상기 제1 단부에 인접한 제2 단부, 상기 제1 단부와 마주하는 제3 단부 및 상기 제2 단부와 마주하는 제4 단부의 일부에 구비되며, 상기 제2 출력단자는 상기 제4 단부의 나머지 일부에 구비되는 것을 특징으로 하는 표시장치.The method of claim 16, wherein the input terminal is provided at the first end of the driving chip, wherein the first output terminal is a second end adjacent to the first end, a third end facing the first end and the first And a second output terminal provided at a part of the fourth end facing the second end, and the second output terminal provided at the remaining part of the fourth end.
KR1020030042356A 2003-06-27 2003-06-27 Display apparatus KR100947524B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020030042356A KR100947524B1 (en) 2003-06-27 2003-06-27 Display apparatus
US10/873,607 US7385598B2 (en) 2003-06-27 2004-06-21 Driver for operating multiple display devices
JP2006516942A JP2007521504A (en) 2003-06-27 2004-06-24 Display device
CN2004800172271A CN1809864B (en) 2003-06-27 2004-06-24 Driver and electronic device for operating multiple display devices
PCT/KR2004/001522 WO2005001594A2 (en) 2003-06-27 2004-06-24 Driver for operating multiple display devices
TW93118525A TWI382378B (en) 2003-06-27 2004-06-25 A driver for operating multiple display devices
US12/119,988 US8928550B2 (en) 2003-06-27 2008-05-13 Driver for operating multiple display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042356A KR100947524B1 (en) 2003-06-27 2003-06-27 Display apparatus

Publications (2)

Publication Number Publication Date
KR20050003479A KR20050003479A (en) 2005-01-12
KR100947524B1 true KR100947524B1 (en) 2010-03-12

Family

ID=36840975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042356A KR100947524B1 (en) 2003-06-27 2003-06-27 Display apparatus

Country Status (2)

Country Link
KR (1) KR100947524B1 (en)
CN (1) CN1809864B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090251403A1 (en) * 2008-04-07 2009-10-08 Himax Technologies Limited Liquid crystal display panel
KR101605433B1 (en) 2009-11-26 2016-03-23 삼성디스플레이 주식회사 Display panel
US9805693B2 (en) * 2014-12-04 2017-10-31 Samsung Display Co., Ltd. Relay-based bidirectional display interface
CN107765487B (en) * 2017-10-30 2020-11-06 上海天马有机发光显示技术有限公司 Display device
US10481447B2 (en) * 2017-10-30 2019-11-19 A.U. Vista, Inc. LCD display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069949A (en) * 1998-02-16 1999-09-06 윤종용 Display device having dual liquid crystal display
KR20000014526A (en) * 1998-08-21 2000-03-15 윤종용 High resolution liquid crystal display device and method for expanding display of low resolution image data
KR20030039972A (en) * 2001-11-15 2003-05-22 삼성전자주식회사 On-glass single chip liquid crystal display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000242246A (en) * 1999-02-18 2000-09-08 Internatl Business Mach Corp <Ibm> Display device, video controller unit, and image display method
JP2003177684A (en) * 2001-09-21 2003-06-27 Seiko Epson Corp Electro-optical panel, electro-optical device and electronic apparatus
JP2003108021A (en) * 2001-09-28 2003-04-11 Hitachi Ltd Display device
JP2003323164A (en) * 2002-05-08 2003-11-14 Hitachi Displays Ltd Liquid crystal display device and its driving method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069949A (en) * 1998-02-16 1999-09-06 윤종용 Display device having dual liquid crystal display
KR20000014526A (en) * 1998-08-21 2000-03-15 윤종용 High resolution liquid crystal display device and method for expanding display of low resolution image data
KR20030039972A (en) * 2001-11-15 2003-05-22 삼성전자주식회사 On-glass single chip liquid crystal display device

Also Published As

Publication number Publication date
KR20050003479A (en) 2005-01-12
CN1809864B (en) 2012-04-25
CN1809864A (en) 2006-07-26

Similar Documents

Publication Publication Date Title
US10698515B2 (en) Touch display device having a gate off modulation voltage and method of driving the same
US7016703B2 (en) Portable information apparatus for displaying information in a folded state
KR100643432B1 (en) Apparatus for driving a plurality of display units using common driving circuits
KR101250787B1 (en) Liquid crystal display device having gamma voltage generator of register type in data driver integrated circuit
US7518589B2 (en) Liquid crystal display device and method for driving the same
TWI543133B (en) Liquid crystal display device and driving method thereof
US8928550B2 (en) Driver for operating multiple display devices
US20060041805A1 (en) Array substrate, display device having the same, driving unit for driving the same and method of driving the same
TW200502912A (en) Gate driving circuit and display apparatus having the same
JP2009272037A (en) Shift register, liquid crystal display device using the shift register, and scan line drive method of liquid crystal device
TWI386899B (en) Liquid crystal display device
WO1999028896A1 (en) Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus
GB2439353A (en) Liquid crystal display device and method for driving the same
US20080062113A1 (en) Shift resister, data driver having the same, and liquid crystal display device
US8605025B2 (en) Liquid crystal display device with decreased power consumption
KR20060063737A (en) Test circuit and display device having the same
KR101205543B1 (en) Display device and method of driving the same
JP5137873B2 (en) Display device and driving device
KR100947524B1 (en) Display apparatus
KR100745404B1 (en) Shift register and liquid crystal display with the same
KR20070028727A (en) Display device and apparatus for driving the same
US7133011B2 (en) Data driving circuit of liquid crystal display device
JP4516307B2 (en) Liquid crystal display
KR20110067819A (en) Liquid crystal display device and driving method of the same
KR100555302B1 (en) Liquid crystal display device unified control signal generater and driving circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 10