KR100943506B1 - Phase Shift Mask and Method of manufacturing the same - Google Patents

Phase Shift Mask and Method of manufacturing the same Download PDF

Info

Publication number
KR100943506B1
KR100943506B1 KR1020080065414A KR20080065414A KR100943506B1 KR 100943506 B1 KR100943506 B1 KR 100943506B1 KR 1020080065414 A KR1020080065414 A KR 1020080065414A KR 20080065414 A KR20080065414 A KR 20080065414A KR 100943506 B1 KR100943506 B1 KR 100943506B1
Authority
KR
South Korea
Prior art keywords
opening
opening pattern
pattern
reticle substrate
phase shift
Prior art date
Application number
KR1020080065414A
Other languages
Korean (ko)
Other versions
KR20100005395A (en
Inventor
전행림
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080065414A priority Critical patent/KR100943506B1/en
Publication of KR20100005395A publication Critical patent/KR20100005395A/en
Application granted granted Critical
Publication of KR100943506B1 publication Critical patent/KR100943506B1/en

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76Patterning of masks by imaging

Abstract

위상 쉬프트 마스크 및 그 제조 방법이 제공된다. 상기 위상 쉬프트 마스크는 레티클 기판, 상기 레티클 기판의 제1 영역에 형성되어 빛을 투과시키는 제1 개구 패턴, 상기 제1 개구 패턴 주위의 레티클 기판의 제2 영역에 형성되어 빛을 투과시키는 제2 개구 패턴, 및 상기 제1 개구 패턴과 상기 제2 개구 패턴 사이에서 상기 제1 개구 패턴을 둘러싸도록 상기 레티클 기판의 제3 영역에 형성되며, 빛을 차단하는 제3 개구 패턴을 포함한다.A phase shift mask and a method of manufacturing the same are provided. The phase shift mask may include a reticle substrate, a first opening pattern formed in a first region of the reticle substrate to transmit light, and a second opening formed in a second region of the reticle substrate around the first opening pattern to transmit light. And a third opening pattern formed in a third region of the reticle substrate to surround the first opening pattern between the first opening pattern and the second opening pattern, and blocking light.

레티클, 위상 쉬프트 마스크. Reticle, phase shift mask.

Description

위상 쉬프트 마스크 및 그 제조 방법{Phase Shift Mask and Method of manufacturing the same}Phase Shift Mask and Method of manufacturing the same

본 발명은 반도체 소자의 제조 장치에 관한 것으로, 보다 상세하게는 반도체 소자의 제조를 위한 노광 공정에 사용되는 위상 쉬프트 마스크에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for manufacturing a semiconductor device, and more particularly, to a phase shift mask used in an exposure process for manufacturing a semiconductor device.

현재의 반도체 소자의 제조 기술은 고집적화가 요구된다. 예컨대, MOSFET의 게이트의 선폭 축소 기술은 반도체 소자의 고집적화와 밀접하게 연관되어 있어 MOSFET의 게이트의 선폭을 축소하기 위한 많은 노력이 기울여지고 있다.Current semiconductor device manufacturing technology requires high integration. For example, the line width reduction technology of the gates of MOSFETs is closely related to the high integration of semiconductor devices, and much effort has been made to reduce the line widths of the gates of MOSFETs.

반도체 소자의 콘택 홀 패턴을 형성하기 위해서는 먼저 포토리쏘그라피(photolithography) 공정을 이용한 포토 레지스트 패턴의 형성이 요구된다. 상기 포토 레지스트 패턴 형성을 위한 노광 공정에서 사용되는 광원으로 248nm의 파장을 갖는 KrF 광원 또는 193nm의 파장을 갖는 ArF 광원 등이 이용되고 있다.In order to form the contact hole pattern of the semiconductor device, it is first required to form a photoresist pattern using a photolithography process. As a light source used in the exposure process for forming the photoresist pattern, a KrF light source having a wavelength of 248 nm or an ArF light source having a wavelength of 193 nm is used.

그러나 ArF 광원을 이용한 노광 공정은 KrF 광원을 이용한 노광 공정에 비하여 비용이 많이 들어 반도체 소자의 제조 원가를 높이는 원인이 될 수 있다. 그러므로 KrF 광원을 이용하여 콘택 홀 패턴을 위한 포토 레지스트 패턴을 형성할 경우 비용 면에서 장점이 있으나, 파장에 의한 DOF(depth of focus) 마진이 감소함에 따 라 콘택 홀 패턴이 제대로 형성되지 않는 단점이 있다.However, an exposure process using an ArF light source is more expensive than an exposure process using a KrF light source, and may cause a manufacturing cost of a semiconductor device to be increased. Therefore, the cost of forming the photoresist pattern for the contact hole pattern using the KrF light source is advantageous in terms of cost, but the disadvantage is that the contact hole pattern is not formed properly as the depth of focus (DOF) margin is reduced. have.

도 1a는 일반적인 NOR 플레쉬 메모리 소자의 레이 아웃을 나타내고, 도 1b는 도 1a에 도시된 레이 아웃의 A-A' 방향의 단면도를 나타낸다. 도 1a 및 도 1b를 참조하면, 상기 레이 아웃은 반도체 기판(100), 게이트 라인들(예컨대, 110, 120, 130, 및 140: "워드 라인들" 이라고도 함), 공통 소스 영역들(예컨대, CS1, CS2), 드레인 영역들(예컨대, D1, D2), 드레인 콘택들(예컨대, 105-1 ~ 105-(N), 107-1 ~ 107-(M): N>1인 자연수, M>1인 자연수), 공통 소스 콘택들(예컨대 106, 106-1, 108, 108-1)을 포함한다.FIG. 1A illustrates a layout of a general NOR flash memory device, and FIG. 1B illustrates a cross-sectional view of the layout shown in FIG. 1A in the A-A 'direction. 1A and 1B, the layout may include a semiconductor substrate 100, gate lines (eg, 110, 120, 130, and 140: also referred to as "word lines"), common source regions (eg, CS1, CS2), drain regions (eg, D1, D2), drain contacts (eg, 105-1 to 105- (N), 107-1 to 107- (M): natural numbers where N> 1, M> A natural number of one), common source contacts (eg, 106, 106-1, 108, 108-1).

게이트 라인들(예컨대, 110, 120)은 플로팅 게이트(102), ONO(Oxide-Nitride-Oxide)층, 및 컨트롤 게이트가 적층된 형태일 수 있고, 상기 게이트 라인들 양측에는 스페이서(122,123,124, 및 125)가 형성될 수 있다.The gate lines (eg, 110 and 120) may be formed by stacking a floating gate 102, an oxide-nitride-oxide (ONO) layer, and a control gate, and spacers 122, 123, 124, and 125 on both sides of the gate lines. ) May be formed.

상기 공통 소스 영역들(예컨대, CS1)은 게이트 라인들(예컨대, 110, 120) 사이의 반도체 기판(100)에 형성되고, 상기 공통 소스 영역들(예컨대, CS1)과 상기 드레인 영역들(예컨대, D1)은 게이트 라인들(예컨대, 110, 120)을 사이에 두고 형성된다.The common source regions (eg, CS1) are formed in the semiconductor substrate 100 between gate lines (eg, 110 and 120), and the common source regions (eg, CS1) and the drain regions (eg, D1) is formed with the gate lines (eg, 110 and 120) interposed therebetween.

도 2a는 KrF 광원을 이용하여 형성된 도 1a에 도시된 NOR 플레쉬 메모리 소자의 드레인 콘택들(예컨대, 107-1, 107-2, 107-3)에 대응하는 드레인 콘택홀들(예컨대, 107-1', 107-2', 및 107-3')을 나타낸다. 도 2a에 도시된 바와 같이 KrF 광원을 이용하여 NOR 플레쉬 메모리 소자의 드레인 콘택 홀들을 형성할 때 공정 마진이 충분히 확보되지 않아 드레인 콘택 홀들(예컨대, 107-1', 107-2', 및 107-3')이 제대로 형성되지 않을 수 있다.FIG. 2A illustrates drain contact holes (eg, 107-1) corresponding to drain contacts (eg, 107-1, 107-2, and 107-3) of the NOR flash memory device shown in FIG. 1A formed using a KrF light source. ', 107-2', and 107-3 '). As shown in FIG. 2A, when the drain contact holes of the NOR flash memory device are formed using the KrF light source, the process margin is not sufficiently secured, so that the drain contact holes (eg, 107-1 ', 107-2', and 107- 3 ') may not be formed properly.

이러한 문제를 해결하기 위하여, 노광 공정 시 사용되는 원형 타입(conventional type), 또는 고리 타입(annular type)의 일반적인 조명계 대신에 다이 폴(Dipole) 또는 쿼드러블(Quadruple) 타입의 조명계를 사용하는 방법이 있다.In order to solve this problem, a dipole or quadruple type illumination system is used instead of the conventional or annular type illumination system used in the exposure process. have.

도 2b는 다이 폴(Dipole) 또는 쿼드러블(Quadruple) 조명계를 이용하여 형성된 NOR 플레쉬 메모리 소자의 드레인 콘택 홀들을 나타낸다. 도 2b에 도시된 바와 같이 KrF 광원을 사용하되 다이 폴(Dipole) 또는 쿼드러블(Quadruple) 타입의 조명계를 이용할 경우 일정한 방향으로 배열되는 드레인 콘택 홀들(예컨대, 107-1'', 107-2'', 및 107-3'')의 공정 마진을 향상시킬 수 있다.2B illustrates drain contact holes of a NOR flash memory device formed using a dipole or quadruple illumination system. As shown in FIG. 2B, drain contact holes (eg, 107-1 ″ and 107-2 ′) are arranged in a predetermined direction when using a KrF light source but using a dipole or quadruple type illumination system. ', And 107-3' ') can be improved.

그러나 다이 폴(Dipole) 또는 쿼드러블(Quadruple) 조명계를 사용할 경우 드레인 콘택 홀들(예컨대, 107-1'', 107-2'', 및 107-3'')의 공정 마진은 향상될 수 있으나, NOR 플레쉬 메모리 소자 셀의 에지 콘택 홀(cell edge contact hole), 즉 공통 소스 콘택들(예컨대, 106-1) 형성을 위한 콘택 홀(106-1': 이하 "공통 소스 콘택홀"이라 한다) 주위에는 사이드 로브(side lobe, S1 ~ S4)가 발생될 수 있다.However, when using a dipole or quadruple illumination system, the process margin of the drain contact holes (eg, 107-1 '', 107-2 '', and 107-3 '') can be improved. Around the cell edge contact hole of the NOR flash memory device cell, that is, the contact hole 106-1 '(hereinafter referred to as "common source contact hole") for forming common source contacts (e.g., 106-1). Side lobes (S1 to S4) may be generated.

본 발명이 이루고자 하는 기술적 과제는 90nm NOR 플레쉬 메모리 소자의 콘택홀을 KrF 광원을 이용하여 형성할 때 발생될 수 있는 사이드 로브를 방지할 수 있는 위상 쉬프트 마스크 및 그 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a phase shift mask capable of preventing side lobes that may occur when a contact hole of a 90 nm NOR flash memory device is formed using a KrF light source, and a method of manufacturing the same.

상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 위상 쉬프트 마스크는 상기 위상 쉬프트 마스크는 레티클 기판, 상기 레티클 기판의 제1 영역에 형성되어 빛을 투과시키는 제1 개구 패턴, 상기 제1 개구 패턴 주위의 레티클 기판의 제2 영역에 형성되어 빛을 투과시키는 제2 개구 패턴, 및 상기 제1 개구 패턴과 상기 제2 개구 패턴 사이에서 상기 제1 개구 패턴을 둘러싸도록 상기 레티클 기판의 제3 영역에 형성되며, 빛을 차단하는 제3 개구 패턴을 포함한다.According to an embodiment of the present invention, a phase shift mask may include a reticle substrate, a first opening pattern formed in a first region of the reticle substrate to transmit light, and the first opening. A second opening pattern formed in a second region of the reticle substrate around the pattern to transmit light, and a third region of the reticle substrate to surround the first opening pattern between the first opening pattern and the second opening pattern It is formed in, and comprises a third opening pattern for blocking the light.

상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 위상 쉬프트 마스크의 제조 방법은 레티클 기판에 몰리브덴 실리사이드층을 형성하는 단계, 상기 몰리브덴 실리사이드층 상에 제1 개구부, 제2 개구부, 및 제3 개구부을 갖는 제1 포토 레지스트 패턴을 형성하는 단계, 상기 제1 포토 레지스트 패턴을 이용하여 상기 몰리브덴 실리사이드층을 식각한 후 상기 제1 포토 레지스트 패턴을 제거하여 상기 레티클 기판을 노출시키는 제1 개구 패턴, 제2 개구 패턴, 및 제3 개구 패턴을 형성하는 단계, 및 상기 제3 개구 패턴 내에 크롬 또는 TiN을 매립하여 차단 패턴을 형성하는 단계를 포함하며, 상기 제3 개구부는 상기 제1 개구부와 상기 제2 개구부 사이에 형성되고, 상기 제1 개구부와 이격되어 상기 제1 개구부를 둘러싸도록 형성된다.According to another aspect of the present invention, there is provided a method of manufacturing a phase shift mask, including forming a molybdenum silicide layer on a reticle substrate, a first opening, a second opening, and a third opening on the molybdenum silicide layer. Forming a first photoresist pattern having an opening, etching the molybdenum silicide layer using the first photoresist pattern, and then removing the first photoresist pattern to expose the reticle substrate; Forming a second opening pattern, and a third opening pattern, and embedding chromium or TiN in the third opening pattern to form a blocking pattern, wherein the third opening includes the first opening and the second opening; It is formed between the opening, and is spaced apart from the first opening is formed to surround the first opening.

본 발명의 실시 예에 따른 위상 쉬프트 마스크 및 그 제조 방법은 90nm NOR 플레쉬 메모리 소자의 콘택 홀을 KrF 광원을 이용하여 형성할 때 빛을 차단하는 차단 패턴을 이용하여 공통 소스 콘택 홀과 드레인 콘택 홀 사이에 발생될 수 있는 사이드 로브를 방지할 수 있는 효과가 있다.A phase shift mask and a method of manufacturing the same according to an exemplary embodiment of the present invention use a blocking pattern that blocks light when a contact hole of a 90 nm NOR flash memory device is formed using a KrF light source, and between a common source contact hole and a drain contact hole. There is an effect that can prevent the side lobe that may occur in.

이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.Hereinafter, the technical objects and features of the present invention will be apparent from the description of the accompanying drawings and the embodiments. Looking at the present invention in detail.

도 3a는 본 발명의 실시 예에 따른 위상 쉬프트 마스크(300)의 평면도를 나타내고, 도 3b는 도 3a에 도시된 위상 쉬프트 마스크(300)의 B-B' 방향의 단면도를 나타낸다.3A is a plan view of the phase shift mask 300 according to the exemplary embodiment of the present invention, and FIG. 3B is a cross-sectional view of the phase shift mask 300 shown in FIG. 3A in the B-B 'direction.

도 3a 및 도 3b를 참조하면, 상기 위상 쉬프트 마스크(300)는 레티클 기판(310), MoSi층(320), 제1 개구 패턴(340), 제2 개구 패턴(320-1, 320-2, 330-1, 330-2), 및 차단 패턴(350)을 포함한다.3A and 3B, the phase shift mask 300 may include a reticle substrate 310, a MoSi layer 320, a first opening pattern 340, a second opening pattern 320-1, 320-2, 330-1 and 330-2, and a blocking pattern 350.

상기 제1 개구 패턴(340)은 상기 레티클 기판(310)에 형성되며, 빛을 투과시킨다. 상기 제2 개구 패턴(320-1, 320-2, 330-1, 330-2)은 상기 제1 개구 패턴(240) 주위의 레티클 기판(310)에 형성되며, 빛을 투과시킨다. 상기 차단 패 턴(350)은 상기 제1 개구 패턴(340)과 상기 제2 개구 패턴(320-1, 320-2, 330-1, 330-2) 사이의 레티클 기판(310)에 형성되며, 빛을 차단한다.The first opening pattern 340 is formed on the reticle substrate 310 and transmits light. The second opening patterns 320-1, 320-2, 330-1, and 330-2 are formed on the reticle substrate 310 around the first opening pattern 240 and transmit light. The blocking pattern 350 is formed on the reticle substrate 310 between the first opening pattern 340 and the second opening patterns 320-1, 320-2, 330-1, and 330-2. Block the light.

여기서 상기 제1 개구 패턴(340), 및 상기 제2 개구 패턴(320-1, 320-2, 330-1, 330-2),및 상기 차단 패턴(350)이 형성된 영역을 제외한 레티클 기판은 빛을 6~10% 투과시키도록 할 수 있다.Herein, the reticle substrate except for the region in which the first opening pattern 340, the second opening patterns 320-1, 320-2, 330-1, and 330-2, and the blocking pattern 350 are formed is light. 6 to 10% can be transmitted.

예컨대, 도 3b에 도시된 바와 같이, 상기 제1 개구 패턴(340), 상기 제2 개구 패턴(320-1, 320-2, 330-1, 330-2), 및 상기 차단 패턴(350)을 제외한 레티클 기판(310) 상에 MoSi층(320)이 형성된다. 상기 MoSi층(320)은 빛을 6~10% 투과시킬 수 있으며, 상기 MoSi층이 형성되지 않은 제1 개구 패턴(340) 및 제2 개구 패턴(320-1, 320-2, 330-1, 330-2)은 빛을 모두 투과시킨다. 그리고 상기 차단 패턴이 형성될 레티클 기판의 영역 상에 크롬(Cr)층 또는 TiN층(350)이 형성되며, 상기 크롬층 또는 TiN층(350)은 빛을 차단한다. For example, as illustrated in FIG. 3B, the first opening pattern 340, the second opening patterns 320-1, 320-2, 330-1, 330-2, and the blocking pattern 350 may be disposed. The MoSi layer 320 is formed on the excepted reticle substrate 310. The MoSi layer 320 may transmit 6 to 10% of light, and the first opening pattern 340 and the second opening patterns 320-1, 320-2, 330-1, on which the MoSi layer is not formed 330-2) transmits all the light. In addition, a chromium (Cr) layer or a TiN layer 350 is formed on an area of the reticle substrate on which the blocking pattern is to be formed, and the chromium layer or TiN layer 350 blocks light.

상기 제2 개구 패턴(320-1, 320-2, 330-1, 330-2)은 도 3a에 도시된 바와 같이 상기 제1 개구 패턴(340)을 중심으로 4개의 개구 패턴들(320-1, 320-2, 330-1, 330-2)이 사각형 형태를 이루며 배치될 수 있다.The second opening patterns 320-1, 320-2, 330-1, and 330-2 have four opening patterns 320-1 based on the first opening pattern 340 as shown in FIG. 3A. , 320-2, 330-1, and 330-2 may be arranged in a square shape.

상기 차단 패턴(350)은 상기 제1 개구 패턴(340) 및 상기 제2 개구 패턴(320-1, 320-2, 330-1, 330-2) 사이에 배치되고, 상기 제1 개구 패턴(340)을 둘러싸도록 형성될 수 있다. 이때 상기 차단 패턴(350)이 형성되는 위치는 상기 제1 개구 패턴(340)과 상기 제2 개구 패턴 사이의 중간에 위치할 수 있다.The blocking pattern 350 is disposed between the first opening pattern 340 and the second opening patterns 320-1, 320-2, 330-1, and 330-2, and the first opening pattern 340. It may be formed to surround). In this case, a position where the blocking pattern 350 is formed may be located in the middle between the first opening pattern 340 and the second opening pattern.

도 3a에 도시된 제1 개구 패턴(340)은 NOR 플레쉬 메모리 소자의 공통 소스 콘택 홀에 대응하도록 형성되고, 제2 개구 패턴(320-1, 320-2, 330-1, 330-2)은 상기 공통 소스 콘택 홀에 인접한 드레인 콘택 홀에 대응하여 형성될 수 있다.The first opening pattern 340 illustrated in FIG. 3A is formed to correspond to the common source contact hole of the NOR flash memory device, and the second opening patterns 320-1, 320-2, 330-1, and 330-2 are The drain contact hole adjacent to the common source contact hole may be formed.

도 3a에 도시된 나머지 다른 개구 패턴들(320-3 ~ 320-6, 및 330-3 ~ 330-6)은 NOR 플레쉬 메모리 소자의 나머지 드레인 콘택 홀들에 대응하여 형성될 수 있다The other opening patterns 320-3 to 320-6 and 330-3 to 330-6 shown in FIG. 3A may be formed to correspond to the remaining drain contact holes of the NOR flash memory device.

도 5a 내지 도 5h는 도 3a에 도시된 위상 쉬프트 마스크(300)의 제조 방법을 나타내는 단면도이다. 도 5a 내지 도 5h에 도시된 단면도는 도 3a에 도시된 위상 쉬프트 마스크(300)의 C-C' 방향의 단면도이다.5A to 5H are cross-sectional views illustrating a method of manufacturing the phase shift mask 300 shown in FIG. 3A. 5A through 5H are cross-sectional views taken along the line C-C 'of the phase shift mask 300 shown in FIG. 3A.

먼저 도 5a에 도시된 바와 같이, 석영 기판(310)에 몰리브덴 실리사이드층(320-1, 이하 MoSi층이라 한다)을 형성한다. 다음으로 도 5b에 도시된 바와 같이 상기 MoSi층(320-1) 상에 제1 포토 레지스트 패턴(510)을 형성한다. First, as shown in FIG. 5A, a molybdenum silicide layer 320-1 (hereinafter referred to as MoSi layer) is formed on the quartz substrate 310. Next, as shown in FIG. 5B, a first photoresist pattern 510 is formed on the MoSi layer 320-1.

상기 제1 포토 레지스트 패턴(510)은 제1 개구부, 제2 개구부 및 제3 개구부을 갖는다. 상기 제3 개구부는 상기 제1 개구부와 상기 제2 개구부 사이에 형성되고, 상기 제1 개구부와 이격되어 상기 제1 개구부를 둘러싸도록 형성될 수 있다.The first photoresist pattern 510 has a first opening, a second opening, and a third opening. The third opening may be formed between the first opening and the second opening and may be spaced apart from the first opening to surround the first opening.

예컨대, 상기 제1 포토 레지스트 패턴(510)은 도 3a에 도시된 제1 개구 패턴(340)에 대응하는 제1 개구부(512), 제2 개구 패턴(예컨대, 330-1, 및 320-2)에 대응하는 제2 개구부(514, 515), 및 차단 패턴(350)에 대응하는 제3 개구부(516, 517)를 갖도록 패터닝될 수 있다.For example, the first photoresist pattern 510 may include a first opening 512 and a second opening pattern (eg, 330-1 and 320-2) corresponding to the first opening pattern 340 shown in FIG. 3A. It may be patterned to have second openings 514 and 515 corresponding to the third openings 516 and 517 corresponding to the blocking pattern 350.

다음으로 도 5c에 도시된 바와 같이 상기 제1 포토 레지스트 패턴을 이용하여 상기 MoSi층(320-1)을 식각한다. 이어서 도 5d에 도시된 바와 같이 상기 제1 포토 레지스트 패턴을 애싱 및 스트립 공정을 통하여 제거하여 제1 개구 패턴(예컨 대, 340), 제2 개구 패턴(예컨대, 330-1, 320-2), 및 차단 패턴(350)을 위한 제3 개구 패턴(516-1, 517-1)을 형성한다.Next, as shown in FIG. 5C, the MoSi layer 320-1 is etched using the first photoresist pattern. Subsequently, as illustrated in FIG. 5D, the first photoresist pattern is removed through an ashing and stripping process to remove the first opening pattern (eg, 340), the second opening pattern (eg, 330-1 and 320-2), And third opening patterns 516-1 and 517-1 for the blocking pattern 350.

다음으로 상기 제3 개구 패턴(516-1, 517-1)에만 크롬(Cr) 또는 TiN(350-1)을 매립하여 상기 차단 패턴(350)을 형성한다.Next, the blocking pattern 350 is formed by filling chromium (Cr) or TiN 350-1 only in the third opening patterns 516-1 and 517-1.

도 5e 내지 도 5h에는 상기 차단 패턴 형성을 위한 본 발명의 일 실시 예를 도시한다. 도 5e에 도시된 바와 같이, 레티클 기판(310)) 전면에 크롬(Cr) 또는 TiN(350-1)을 도포하여 상기 제1 개구 패턴(512), 상기 제2 개구 패턴(514,515), 및 상기 제3 개구 패턴(516,517)을 매립한다.5E to 5H illustrate an embodiment of the present invention for forming the blocking pattern. As shown in FIG. 5E, the first opening patterns 512, the second opening patterns 514 and 515, and the chromium (Cr) or TiN 350-1 are coated on the entire surface of the reticle substrate 310. Third opening patterns 516 and 517 are embedded.

다음으로 도 5f에 도시된 바와 같이 도포된 크롬(Cr) 또는 TiN(350-1)을 CMP(Chemical Mechenical polishing)을 통하여 평탄화한다. 다음으로 도 5g에 도시된 바와 같이 상기 제1 개구 패턴(예컨대, 340) 및 상기 제2 개구 패턴(예컨대, 330-1, 320-2)에 매립된 크롬(Cr) 또는 TiN(350-1)을 노출시키는 제2 포토 레지스트 패턴(360)을 상기 CMP 공정이 수행된 레티클 기판(310) 상에 형성한다.Next, as shown in FIG. 5F, the coated chromium (Cr) or TiN 350-1 is planarized through chemical mechanical polishing (CMP). Next, as illustrated in FIG. 5G, chromium (Cr) or TiN 350-1 embedded in the first opening patterns (eg, 340) and the second opening patterns (eg, 330-1 and 320-2). The second photoresist pattern 360 exposing the photoresist is formed on the reticle substrate 310 on which the CMP process is performed.

다음으로 도 5h에 도시된 바와 같이, 상기 제2 포토 레지스트 패턴(360)을 이용하여 노출된 크롬(Cr) 또는 TiN(350-1)을 습식 또는 건식 식각을 통하여 제거한 후 상기 제2 포토 레지스트 패턴(360)을 제거한다.Next, as shown in FIG. 5H, the exposed second chromium (Cr) or TiN 350-1 is removed by wet or dry etching using the second photoresist pattern 360 and then the second photoresist pattern. Remove 360.

도 3a 및 도 5h에 도시된 위상 쉬프트 마스크는 NOR 플레쉬 메모리 소자의 공통 소스 콘택 홀 및 드레인 콘택 홀을 패터닝하기 위한 마스크일 수 있다.The phase shift mask illustrated in FIGS. 3A and 5H may be a mask for patterning the common source contact hole and the drain contact hole of the NOR flash memory device.

상기 제1 개구 패턴(예컨대, 340)은 NOR 플레쉬 메모리 소자의 공통 소스 콘택 홀에 대응하여 상기 레티클 기판(310)에 배치될 수 있고, 상기 제2 개구 패턴 (예컨대, 320-1, 320-2, 330-1,330-2)은 상기 공통 소스 콘택 홀에 인접한 드레인 콘택 홀들에 대응하여 상기 레티클 기판(310)에 배치될 수 있다.The first opening pattern (eg, 340) may be disposed on the reticle substrate 310 corresponding to a common source contact hole of a NOR flash memory device, and the second opening patterns (eg, 320-1 and 320-2). , 330-1, 330-2 may be disposed on the reticle substrate 310 corresponding to drain contact holes adjacent to the common source contact hole.

도 4a는 일반적인 마스크를 이용하여 노광 공정 수행시 투과되는 빛의 강도를 나타내는 그래프(g1)이고, 도 4b는 도 3a 및 도 5h에 도시된 위상 쉬프트 마스크를 이용하여 노광 공정 수행시 투과되는 빛의 강도를 나타내는 그래프(g2)이다. 4A is a graph (g1) illustrating the intensity of light transmitted when performing an exposure process using a general mask, and FIG. 4B is a graph of light transmitted when performing an exposure process using the phase shift masks shown in FIGS. 3A and 5H. It is a graph g2 showing intensity.

도 4a에 따르면 제1 개구 패턴(340)과 제2 개구 패턴(330-1, 320-2) 사이에 사이드(side) 광이 중첩되어 작은 링(ring) 형태의 패턴(S2, S3)이 형성되며, 즉 도 2c에 도시된 바와 같은 사이드 로브(side lobe, S1, S3)가 형성된다.According to FIG. 4A, side light overlaps between the first opening pattern 340 and the second opening patterns 330-1 and 320-2 to form patterns S2 and S3 having a small ring shape. That is, side lobes S1 and S3 as shown in FIG. 2C are formed.

그러나 도 4b에 도시된 바에 따르면, 제1 개구 패턴(340)과 제2 개구 패턴(330-1, 320-2) 사이에 형성되는 차단 패턴(350)에 의하여 사이드 광이 중첩되는 것을 방지한다. 따라서 본원 발명의 일 실시 예에 따른 위상 쉬프트 마스크(300)를 사용하여 NOR 플레쉬 메모리 소자의 공통 소스 콘택 홀 및 드레인 콘택 홀을 패터닝하는 경우 사이드 로브의 발생을 방지할 수 있다.However, as shown in FIG. 4B, the side light is prevented from overlapping by the blocking pattern 350 formed between the first opening pattern 340 and the second opening patterns 330-1 and 320-2. Therefore, when the common source contact hole and the drain contact hole of the NOR flash memory device are patterned using the phase shift mask 300 according to the exemplary embodiment of the present disclosure, side lobe generation may be prevented.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1a는 일반적인 NOR 플레쉬 메모리 소자의 레이 아웃을 나타낸다.1A shows the layout of a typical NOR flash memory device.

도 1b는 도 1a에 도시된 레이 아웃의 A-A' 방향의 단면도를 나타낸다. FIG. 1B is a sectional view taken along the line AA ′ of the layout shown in FIG. 1A.

도 2a는 KrF 광원을 이용하여 형성된 도 1a에 도시된 NOR 플레쉬 메모리 소자의 드레인 콘택들에 대응하는 드레인 콘택홀들을 나타낸다. FIG. 2A illustrates drain contact holes corresponding to the drain contacts of the NOR flash memory device shown in FIG. 1A formed using a KrF light source.

도 2b는 다이 폴(Dipole) 또는 쿼드러블(Quadruple) 조명계를 이용하여 형성된 NOR 플레쉬 메모리 소자의 드레인 콘택 홀들을 나타낸다. 2B illustrates drain contact holes of a NOR flash memory device formed using a dipole or quadruple illumination system.

도 3a는 본 발명의 실시 예에 따른 위상 쉬프트 마스크의 평면도를 나타낸다.3A is a plan view of a phase shift mask according to an exemplary embodiment of the present invention.

도 3b는 도 3a에 도시된 위상 쉬프트 마스크의 B-B' 방향의 단면도를 나타낸다.FIG. 3B is a sectional view taken along the line B-B 'of the phase shift mask shown in FIG. 3A.

도 4a는 일반적인 마스크를 이용하여 노광 공정 수행시 투과되는 빛의 강도를 나타내는 그래프이다.4A is a graph showing the intensity of light transmitted when performing an exposure process using a general mask.

도 4b는 도 3a 및 도 5h에 도시된 위상 쉬프트 마스크를 이용하여 노광 공정 수행시 투과되는 빛의 강도를 나타내는 그래프이다. FIG. 4B is a graph showing the intensity of light transmitted when performing an exposure process using the phase shift mask shown in FIGS. 3A and 5H.

도 5a 내지 도 5h는 도 3a에 도시된 위상 쉬프트 마스크의 제조 방법을 나타내는 단면도이다. 5A to 5H are cross-sectional views illustrating a method of manufacturing the phase shift mask shown in FIG. 3A.

Claims (8)

레티클 기판;Reticle substrates; 상기 레티클 기판의 제1 영역에 형성되어 빛을 투과시키는 제1 개구 패턴;A first opening pattern formed in a first region of the reticle substrate to transmit light; 상기 제1 개구 패턴 주위의 레티클 기판의 제2 영역에 형성되어 빛을 투과시키는 제2 개구 패턴; 및A second opening pattern formed in a second area of the reticle substrate around the first opening pattern to transmit light; And 상기 제1 개구 패턴과 상기 제2 개구 패턴 사이에서 상기 제1 개구 패턴을 둘러싸도록 상기 레티클 기판의 제3 영역에 형성되며, 빛을 차단하는 제3 개구 패턴을 포함하는 위상 쉬프트 마스크.And a third opening pattern formed in a third region of the reticle substrate to surround the first opening pattern between the first opening pattern and the second opening pattern, and blocking light. 제1항에 있어서, 상기 레티클 기판은,The method of claim 1, wherein the reticle substrate, 상기 제1 개구 패턴, 상기 제2 개구 패턴, 및 상기 제3 개구 패턴이 형성되지 않은 레티클 기판의 영역은 빛을 6~10% 투과시키는 것을 특징으로 하는 위상 쉬프트 마스크.And a region of the reticle substrate on which the first opening pattern, the second opening pattern, and the third opening pattern are not formed transmits 6 to 10% of light. 제1항에 있어서, 상기 제2 개구 패턴은,The method of claim 1, wherein the second opening pattern, 상기 제1 개구 패턴을 중심으로 4개의 개구 패턴들이 사각형 형태를 이루며 배치되는 것을 특징으로 위상 쉬프트 마스크.Phase shift mask, characterized in that the four opening patterns are formed in a quadrangular shape around the first opening pattern. 제1항에 있어서, The method of claim 1, 상기 제1 개구 패턴은,The first opening pattern, NOR 플레쉬 메모리 소자의 공통 소스 콘택 홀에 대응하여 상기 레티클 기판에 배치되고, Disposed on the reticle substrate corresponding to a common source contact hole of a NOR flash memory device, 상기 제2 개구 패턴은,The second opening pattern is, 상기 공통 소스 콘택 홀에 인접한 드레인 콘택 홀들에 대응하여 상기 레티클 기판에 배치되는 것을 특징으로 하는 위상 쉬프트 마스크.And a phase shift mask disposed in the reticle substrate corresponding to drain contact holes adjacent to the common source contact hole. 제1항에 있어서, 상기 제3 개구 패턴은,The method of claim 1, wherein the third opening pattern, 상기 제1 개구 패턴을 둘러싸도록 형성되며, 상기 제1 개구 패턴과 상기 제2 패턴과 동일한 거리에 배치되도록 형성되는 것을 특징으로 하는 위상 쉬프트 마스크.The phase shift mask is formed to surround the first opening pattern, and is disposed to be disposed at the same distance from the first opening pattern and the second pattern. 제2항에 있어서, 상기 위상 쉬프트 마스크는,The method of claim 2, wherein the phase shift mask, 빛을 6~10% 투과시키도록 상기 제1 개구 패턴, 상기 제2 개구 패턴, 및 상기 제3 개구 패턴이 형성되지 않은 레티클 기판의 영역 상에 형성된 MOSi층을 더 포함하는 것을 특징으로 하는 위상 쉬프트 마스크.And further comprising a MOSi layer formed on an area of the reticle substrate on which the first opening pattern, the second opening pattern, and the third opening pattern are not formed so as to transmit 6 to 10% of light. Mask. 레티클 기판에 몰리브덴 실리사이드층을 형성하는 단계;Forming a molybdenum silicide layer on the reticle substrate; 상기 몰리브덴 실리사이드층 상에 제1 개구부, 제2 개구부, 및 제3 개구부을 갖는 제1 포토 레지스트 패턴을 형성하는 단계;Forming a first photoresist pattern having a first opening, a second opening, and a third opening on the molybdenum silicide layer; 상기 제1 포토 레지스트 패턴을 이용하여 상기 몰리브덴 실리사이드층을 식각한 후 상기 제1 포토 레지스트 패턴을 제거하여 상기 레티클 기판을 노출시키는 제1 개구 패턴, 제2 개구 패턴, 및 제3 개구 패턴을 형성하는 단계; 및Etching the molybdenum silicide layer using the first photoresist pattern, and then removing the first photoresist pattern to form a first opening pattern, a second opening pattern, and a third opening pattern exposing the reticle substrate. step; And 상기 제3 개구 패턴 내에 크롬 또는 TiN을 매립하여 차단 패턴을 형성하는 단계를 포함하며,Embedding chromium or TiN in the third opening pattern to form a blocking pattern; 상기 제3 개구부는 상기 제1 개구부와 상기 제2 개구부 사이에 형성되고, 상기 제1 개구부와 이격되어 상기 제1 개구부를 둘러싸도록 형성되는 것을 특징으로 하는 위상 쉬프트 마스크 제조 방법.And the third opening is formed between the first opening and the second opening and is spaced apart from the first opening to surround the first opening. 제7항에 있어서, 상기 차단 패턴을 형성하는 단계는,The method of claim 7, wherein forming the blocking pattern, 레티클 기판 전면에 크롬 또는 TiN을 도포하여 상기 제1 개구 패턴, 상기 제2 개구 패턴, 및 상기 제3 개구 패턴을 매립하는 단계;Filling the first opening pattern, the second opening pattern, and the third opening pattern by coating chromium or TiN on the entire surface of the reticle substrate; 도포된 크롬 또는 TiN을 CMP(Chemical Mechenical polishing)를 통하여 평탄화하는 단계;Planarizing the applied chromium or TiN through chemical mechanical polishing (CMP); 상기 제1 개구 패턴 및 상기 제2 개구 패턴에 매립된 크롬(Cr) 또는 TiN(350-1)을 노출시키는 제2 포토 레지스트 패턴을 상기 CMP 공정이 수행된 레티클 기판 상에 형성하는 단계; 및Forming a second photoresist pattern exposing chromium (Cr) or TiN (350-1) embedded in the first opening pattern and the second opening pattern on the reticle substrate subjected to the CMP process; And 상기 제2 포토 레지스트 패턴을 이용하여 노출된 크롬 또는 TiN을 습식 또는 건식 식각을 통하여 제거한 후 상기 제2 포토 레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 위상 쉬프트 마스크 제조 방법.And removing the second photoresist pattern after removing chromium or TiN exposed by using the second photoresist pattern through wet or dry etching.
KR1020080065414A 2008-07-07 2008-07-07 Phase Shift Mask and Method of manufacturing the same KR100943506B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080065414A KR100943506B1 (en) 2008-07-07 2008-07-07 Phase Shift Mask and Method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080065414A KR100943506B1 (en) 2008-07-07 2008-07-07 Phase Shift Mask and Method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20100005395A KR20100005395A (en) 2010-01-15
KR100943506B1 true KR100943506B1 (en) 2010-02-22

Family

ID=41814787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080065414A KR100943506B1 (en) 2008-07-07 2008-07-07 Phase Shift Mask and Method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100943506B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109283786A (en) * 2018-09-18 2019-01-29 德淮半导体有限公司 The forming method of mask plate and preparation method thereof, semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055142A (en) * 1997-12-27 1999-07-15 김영환 Photomask for Process Margin Improvement
JP2003114514A (en) * 2001-10-02 2003-04-18 Sharp Corp Pattern transferring method using mask, halftone mask, its manufacturing method and manufacturing method of circuit substrate
US6767682B1 (en) * 2000-04-27 2004-07-27 Infineon Technologies Ag Method for producing quadratic contact holes utilizing side lobe formation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055142A (en) * 1997-12-27 1999-07-15 김영환 Photomask for Process Margin Improvement
US6767682B1 (en) * 2000-04-27 2004-07-27 Infineon Technologies Ag Method for producing quadratic contact holes utilizing side lobe formation
JP2003114514A (en) * 2001-10-02 2003-04-18 Sharp Corp Pattern transferring method using mask, halftone mask, its manufacturing method and manufacturing method of circuit substrate

Also Published As

Publication number Publication date
KR20100005395A (en) 2010-01-15

Similar Documents

Publication Publication Date Title
KR100819673B1 (en) Semiconductor device and method for forming pattern of the same
US8435884B2 (en) Method for forming an interconnect structure
KR100642886B1 (en) Method of forming a micro pattern in a semiconductor device
KR101150639B1 (en) Method for forming pattern of the semiconductor device
JP2007081403A (en) Method of forming fine pattern in semiconductor element
KR100983711B1 (en) Method for forming semiconductor device
US9524878B2 (en) Line layout and method of spacer self-aligned quadruple patterning for the same
US10593551B2 (en) Method to increase the process window in double patterning process
KR100944331B1 (en) Exposure mask and method for manufacturing semiconductor device using the same
US20190139824A1 (en) Method of self-aligned double patterning
KR100564578B1 (en) Forming method for self-aligned contact pads of non-vertical semiconductor memory device
KR100943506B1 (en) Phase Shift Mask and Method of manufacturing the same
US20050123858A1 (en) Method for forming pattern and method for manufacturing semiconductor device
CN106610563B (en) Mask and double patterning method
KR100755074B1 (en) Photomask and manufacturing method therefor
KR20110112723A (en) Cutting mask for forming an active having diagonal structure
KR100834267B1 (en) Exposure mask and method for forming semiconductor device using the same
KR100801738B1 (en) Photo mask and the method for fabricating the same
KR100915064B1 (en) Overlay vernier and method for forming the same
KR20110101404A (en) Method for manufacturing semiconductor device
US6759328B2 (en) Masks and method for contact hole exposure
KR20110001289A (en) Mask for photolithography
KR20080011558A (en) Method for forming semiconductor device
JP2007123356A (en) Method of manufacturing semiconductor device
KR20070094198A (en) Photo mask in semiconductor device and the method for fabricating pattern using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee