KR100943426B1 - Method and apparatus for depositing thin film - Google Patents
Method and apparatus for depositing thin film Download PDFInfo
- Publication number
- KR100943426B1 KR100943426B1 KR1020070061512A KR20070061512A KR100943426B1 KR 100943426 B1 KR100943426 B1 KR 100943426B1 KR 1020070061512 A KR1020070061512 A KR 1020070061512A KR 20070061512 A KR20070061512 A KR 20070061512A KR 100943426 B1 KR100943426 B1 KR 100943426B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon
- chamber
- gas
- based gas
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45563—Gas nozzles
- C23C16/45565—Shower nozzles
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
- C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
챔버 내에 로딩된 기판 상에는 화학기상증착방식(Chemical Vapor Deposition:CVD)에 의하여 박막이 증착된다. 챔버 내에는 실리콘 계열의 가스 및 질소 계열의 가스를 포함하는 소스가스가 공급되며, 소스가스를 통해 기판 상에는 다결정 폴리실리콘(polycrystalline silicon)이 증착된다. 이때, 실리콘 계열의 가스에 대한 질소 계열의 가스의 혼합비율은 0을 제외한 0.05 이하일 수 있으며, 질소 계열의 가스의 혼합비율이 과도한 경우, 기판 상에는 다량의 실리콘을 포함하는 질화 실리콘(silicon nitride:SixNy)가 증착된다. 실리콘 계열의 가스는 실란(silane:SiH4) 또는 디실란(disilane:Si2H6)일 수 있으며, 질소 계열의 가스는 암모니아(NH3)일 수 있다. 이를 통해 극미세한 크기를 가지는 다결정 폴리실리콘을 증착할 수 있으며, 전기적 특성의 균일도를 향상시켜 특성이 저하되는 것을 방지할 수 있다.The thin film is deposited on the substrate loaded in the chamber by chemical vapor deposition (CVD). A source gas including a silicon-based gas and a nitrogen-based gas is supplied into the chamber, and polycrystalline silicon is deposited on the substrate through the source gas. In this case, the mixing ratio of the nitrogen-based gas to the silicon-based gas may be 0.05 or less except 0, and when the mixing ratio of the nitrogen-based gas is excessive, silicon nitride (Si) containing a large amount of silicon on the substrate is used. x N y ) is deposited. The silicon-based gas may be silane (SiH 4 ) or disilane (disilane: Si 2 H 6 ), and the nitrogen-based gas may be ammonia (NH 3 ). Through this, it is possible to deposit polycrystalline polysilicon having an extremely small size, and to improve the uniformity of the electrical characteristics to prevent the characteristics from being lowered.
화학기상증착, 공정온도, 공정압력, 극미세 결정립 Chemical vapor deposition, process temperature, process pressure, ultrafine grain
Description
도 1a 및 도 1b는 종래의 증착방법에 따른 다결정 실리콘막을 나타내는 사진이다.1A and 1B are photographs showing a polycrystalline silicon film according to a conventional deposition method.
도 2는 본 발명의 일 실시예에 따른 증착공정이 이루어지는 증착장치를 나타내는 도면이다.2 is a diagram illustrating a deposition apparatus in which a deposition process is performed according to an embodiment of the present invention.
도 3은 압력조건 및 온도조건에 따라 증착된 박막의 굴절율을 나타내는 그래프이다.3 is a graph showing refractive indexes of thin films deposited according to pressure and temperature conditions.
도 4a 내지 도 5b는 본 발명의 일 실시예에 따라 증착된 박막의 결정구조를 나타내는 사진이다.4A to 5B are photographs showing the crystal structure of a thin film deposited according to an embodiment of the present invention.
도 6은 본 발명의 다른 실시예에 따라 증착된 박막의 결정구조를 나타내는 사진이다.6 is a photograph showing a crystal structure of a thin film deposited according to another embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
11 : 챔버 12 : 도입부11
13 : 샤워헤드 14 : 히터13: shower head 14: heater
16 : 히터지지대 17 : 진공포트16: heater support 17: vacuum port
본 발명은 기판 상에 박막을 증착하는 방법 및 장치에 관한 것으로, 더욱 상세하게는 화학기상증착방식에 의하여 기판 상에 박막을 증착하는 방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for depositing a thin film on a substrate, and more particularly, to a method and apparatus for depositing a thin film on a substrate by chemical vapor deposition.
반도체 장치는 실리콘 기판(wafer) 상에 많은 층들(layers)을 가지고 있으며, 이와 같은 층들은 증착공정을 통하여 기판 상에 증착된다. 증착공정은 일반적으로 두 개의 카테고리(category)로 구분되며, 하나는 화학기상증착(Chemical Vapor Deposition:CVD)이며, 다른 하나는 물리기상증착(Physical Vapor Deposition:PVD)이다. 각각의 경우, 웨이퍼는 증착 챔버(deposition chamber) 내에 놓이며, 박막의 성분은 가스 형태로 박막을 형성하고자 하는 웨이퍼의 표면에 공급된다. 화학기상증착의 경우, 반응가스들은 증착챔버 내에 유입되고, 반응가스들 사이의 화학반응을 통해 웨이퍼의 표면 상에 박막이 형성된다.The semiconductor device has many layers on a silicon wafer, and these layers are deposited on the substrate through a deposition process. The deposition process is generally divided into two categories, one is chemical vapor deposition (CVD) and the other is physical vapor deposition (PVD). In each case, the wafer is placed in a deposition chamber and the components of the thin film are supplied to the surface of the wafer to form the thin film in gaseous form. In the case of chemical vapor deposition, the reaction gases are introduced into the deposition chamber, and a thin film is formed on the surface of the wafer through chemical reaction between the reaction gases.
여러가지 박막 중 게이트 전극으로 사용되는 다결정 실리콘(polycrystalline silicon)을 증착하는 방법은 다음과 같다. 먼저, 웨이퍼를 증착 챔버 내에 로딩한 후, 소스가스를 챔버 내부에 공급하여 웨이퍼 상에 박막을 증착한다. 이때, 챔버 내부에 공급되는 소스가스는 실란(SiH4)을 포함하며, 챔버 내에 공급된 소스가스에 의해 웨이퍼 상에는 박막이 증착된다. 이때, 웨이퍼 상에는 실란(SiH4)의 열분해를 통해 다결정 실리콘막(polycrystalline deposition)이 증착된다.Among various thin films, a method of depositing polycrystalline silicon used as a gate electrode is as follows. First, after loading the wafer into the deposition chamber, a source gas is supplied into the chamber to deposit a thin film on the wafer. In this case, the source gas supplied into the chamber includes silane (SiH 4 ), and a thin film is deposited on the wafer by the source gas supplied into the chamber. At this time, a polycrystalline deposition is deposited on the wafer through pyrolysis of silane (SiH 4 ).
그러나, 이와 같은 증착공정으로는 얇은 두께(약 400Å 이하)의 실리콘 결정구조를 가지는 다결정 실리콘막을 증착하는 것이 매우 어려울 뿐만 아니라, 균일한 다결정 실리콘막을 증착하기 어려웠다. 따라서, 이를 반도체 플래쉬 메모리 등의 플로팅 게이트 전극으로 사용할 경우, 제조된 소자의 과소거(over erase) 현상과 같은 문제점에 의해 소자의 문턱전압이동(threshold voltage shift)등에 의한 균일도, 내구력, 그리고 신뢰성 측면에서 소자의 문턱전압(Threshold Voltage, Vt) 균일도 등이 매우 불균일하여 소자 특성을 저하시키는 등의 문제점이 발생한다.However, in such a deposition process, it is very difficult to deposit a polycrystalline silicon film having a thin silicon crystal structure (about 400 GPa or less), and it is difficult to deposit a uniform polycrystalline silicon film. Therefore, when it is used as a floating gate electrode such as a semiconductor flash memory, the uniformity, durability, and reliability aspects due to the threshold voltage shift of the device due to problems such as over erase of the manufactured device In this case, the uniformity of the threshold voltage (Vt) uniformity of the device is very uneven, which causes problems such as deterioration of device characteristics.
이에 대해 더욱 상세히 설명하면, 먼저 일정한 공정온도에서(일반적으로 550℃ 이하의) 실란(SiH4)이나 디실란(disilane)(Si2H6)을 이용하여 결정질이 형성되지 않은 비결정질(amorphous) 실리콘 박막을 성장시키는 공정과, 그 다음으로 후속의 일정한 열처리 공정(예를 들어, 650℃ 내지 900℃)에 의하여 성장된 박막을 결정화 시키는 공정을 거치게 되면, 그 결과로서 도 1a 및 도 1b에 도시한 결과를 얻는다. 도 1a 및 도 1b는 종래의 증착방법에 따른 다결정 실리콘막을 투과 전자 현미경(Transmission Electron Microscope:TEM)으로 찍은 사진이다.In more detail, first, amorphous silicon that is not crystalline by using silane (SiH 4 ) or disilane (Si 2 H 6 ) at a constant process temperature (typically 550 ° C. or lower) is used. After the process of growing the thin film and the process of crystallizing the thin film grown by a subsequent constant heat treatment process (for example, 650 ℃ to 900 ℃), as a result shown in Figures 1a and 1b Get the result. 1A and 1B are photographs of a polycrystalline silicon film according to a conventional deposition method with a transmission electron microscope (TEM).
이와 같은 공정을 이용하여 플래시 메모리와 같은 소자의 게이트 전극을 형성시킬 경우, 그 박막의 결정화된 결정립의 크기(grain size)는 매우 불규칙하여 수십 Å내지 수백 nm의 크기의 결정립이 형성되어 이를 이용한 트랜지스터를 형성시킬 경우 상기 트랜지스터에서의 전자의 이동 속도가 그 결정립(grain)이 큰 지역에서는 결정립 계면(grain boundary)이 한개 내지 두개, 반면 결정립이 매우 작은 지역에서는 그 결정립 계면(grain boundary)이 많이 형성되어 결정립과 결정립이 만나는 지역의 하부 Tunnel oxide가 oxide valley 라는 형태의 구역이 형성되는데 큰 결정립 사이의 결정계면 하부는 더 큰 형태의 oxide valley가 형성되고 이는 후속의 phosphorus poly 공정 형성 시 phosphorus가 더 많이 concentration 되어 local barrier height를 감소시켜, 소자 구동 시 over erase point로 되거나, 또는 phosphorus에 의한 electron trap formation site가 되어 소자의 신뢰성을 크게 저하시키는 원인이 되고 이는 곧 전자의 이동이 트랜지스터가 형성된 후 소자를 가동 시 소자 한 chip 내에 포함되어 있는 수 개의 트랜지스터의 구동 능력이 매우 차이가 나서 소자 특성이 매우 열악해지는 문제점이 있었다.When the gate electrode of a device such as a flash memory is formed using such a process, the grain size of the crystallized crystal grains of the thin film is very irregular, and crystal grains having a size of several tens of nanometers to several hundred nm are formed and are used as transistors. In the region where the electrons move in the transistor having a large grain, one or two grain boundaries are formed, whereas in a region where the grains are very small, many grain boundaries are formed. As a result, the lower tunnel tunnel region where the grain meets the grains forms an area called an oxide valley. The lower grain boundary between the larger grains forms a larger oxide valley, which causes more phosphorus in the subsequent formation of the phosphorus poly process. concentration to reduce the local barrier height, resulting in an over erase point when driving the device, Or electron trap formation site caused by phosphorus, which greatly reduces the reliability of the device. This means that the movement of electrons is very different in the driving ability of several transistors included in the chip when the device is operated after the transistor is formed. Then there was a problem that the device characteristics are very poor.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 그 결정구조가 극미세한 결정립 구조 형태를 가지는 박막을 증착하는 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for depositing a thin film having a crystal structure having a very fine crystal structure.
본 발명의 다른 목적들은 다음의 상세한 설명과 첨부한 도면으로부터 보다 명확해질 것이다.Other objects of the present invention will become more apparent from the following detailed description and the accompanying drawings.
본 발명의 일 실시예에 의하면, 기판 상에 박막을 증착하는 방법은 상기 기판이 로딩된 챔버 내에 소스가스를 공급하여 상기 박막을 증착하되, 상기 소스가스는 실리콘 계열의(silicon-based) 가스 및 질소 계열의(nitrogen-based) 가스를 포함하는 것을 특징으로 한다.According to an embodiment of the present invention, a method of depositing a thin film on a substrate may include depositing the thin film by supplying a source gas into a chamber loaded with the substrate, wherein the source gas is a silicon-based gas and It is characterized by containing a nitrogen-based (nitrogen-based) gas.
상기 실리콘 계열의 가스에 대한 상기 질소 계열의 가스의 혼합비율은 0을 제외한 0.05 이하일 수 있다. 또한, 상기 박막 내의 질소는 10at%(atomic percentage) 이하일 수 있다.The mixing ratio of the nitrogen-based gas to the silicon-based gas may be 0.05 or less except for zero. In addition, the nitrogen in the thin film may be less than 10 at% (atomic percentage).
한편, 상기 증착공정의 온도가 580℃ 내지 650℃일 때 상기 증착공정의 압력은 100torr 내지 300torr일 수 있다. 또한, 상기 증착공정의 온도가 650℃ 내지 750℃일 때 상기 증착공정의 압력은 5torr 내지 100torr일 수 있다.On the other hand, when the temperature of the deposition process is 580 ℃ to 650 ℃ the pressure of the deposition process may be 100torr to 300torr. In addition, when the temperature of the deposition process is 650 ℃ to 750 ℃ the pressure of the deposition process may be 5torr to 100torr.
상기 방법은 상기 기판 상에 증착된 상기 박막에 대한 열처리공정을 더 포함할 수 있다. 상기 박막은 다결정 실리콘(polycrystalline silicon)일 수 있다. 상기 실리콘 계열의 가스는 실란(silane)(SiH4) 또는 디실란(disilane)(Si2H6)일 수 있다. 상기 질소 계열의 가스는 암모니아(NH3)일 수 있다.The method may further comprise a heat treatment process for the thin film deposited on the substrate. The thin film may be polycrystalline silicon. The silicon-based gas may be silane (SiH 4 ) or disilane (Si 2 H 6 ). The nitrogen-based gas may be ammonia (NH 3 ).
본 발명의 다른 실시예에 의하면, 기판 상에 박막을 증착하는 방법은 상기 기판이 로딩된 챔버 내에 소스가스를 공급하여 상기 박막을 증착하되, 상기 소스가스는 실리콘 계열의(silicon-based) 가스이며, 상기 증착공정의 온도가 640℃ 내지 680℃일 때 상기 증착공정의 압력은 0을 제외한 10torr 이하로 하여 주상(columnar)의 박막을 증착하는 것을 특징으로 한다.According to another embodiment of the present invention, a method of depositing a thin film on a substrate is to deposit the thin film by supplying a source gas in the chamber loaded with the substrate, the source gas is a silicon-based (silicon-based) gas When the temperature of the deposition process is 640 ° C. to 680 ° C., the pressure of the deposition process is 10 torr or less except for 0, and the columnar thin film is deposited.
본 발명의 또 다른 실시예에 의하면, 기판 상에 박막을 증착하는 방법은 상기 기판이 로딩된 챔버 내에 소스가스를 공급하여 상기 박막을 증착하되, 상기 소스가스는 실리콘 계열의(silicon-based) 가스이며, 상기 증착공정의 온도가 640℃ 내지 680℃일 때 상기 증착공정의 압력은 10torr 내지 50torr로 하여 결정 질(crystalline) 및 비결정질(amorphous)의 박막을 증착하는 것을 특징으로 한다.According to another embodiment of the present invention, a method for depositing a thin film on a substrate is to deposit the thin film by supplying a source gas in the chamber loaded with the substrate, the source gas is a silicon-based (silicon-based) gas When the temperature of the deposition process is 640 ° C to 680 ° C, the pressure of the deposition process is 10 tortor to 50torr, characterized by depositing crystalline and amorphous thin films.
본 발명의 또 다른 실시예에 의하면, 기판 상에 박막을 증착하는 방법은 상기 기판이 로딩된 챔버 내에 소스가스를 공급하여 상기 박막을 증착하되, 상기 소스가스는 실리콘 계열의(silicon-based) 가스이며, 상기 증착공정의 온도가 640℃ 내지 680℃일 때 상기 증착공정의 압력은 50torr 이상으로 하여 비결정질(amorphous)의 박막을 증착하는 것을 특징으로 한다.According to another embodiment of the present invention, a method for depositing a thin film on a substrate is to deposit the thin film by supplying a source gas in the chamber loaded with the substrate, the source gas is a silicon-based (silicon-based) gas When the deposition process is at a temperature of 640 ° C. to 680 ° C., the deposition process may have a pressure of 50 torr or more to deposit an amorphous thin film.
이하, 본 발명의 바람직한 실시예를 첨부된 도 2 내지 도 6을 참고하여 더욱 상세히 설명한다. 본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 설명하는 실시예에 한정되는 것으로 해석되어서는 안 된다. 본 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 상세하게 설명하기 위해서 제공되는 것이다. 따라서 도면에 나타난 각 요소의 형상은 보다 분명한 설명을 강조하기 위하여 과장될 수 있다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to FIGS. 2 to 6. Embodiment of the present invention may be modified in various forms, the scope of the present invention should not be construed as limited to the embodiments described below. This embodiment is provided to explain in detail the present invention to those skilled in the art. Accordingly, the shape of each element shown in the drawings may be exaggerated to emphasize a more clear description.
본 발명은 상술한 바와 같이 싱글 챔버를 이용하여 화학기상증착을 하는 방식으로 반도체 소자에 있어서 결정구조가 미세한 주상 형상(columnar)의 결정 형태를 가지는 박막을 증착하는 방법이다. 일반적으로 화학기상증착이라고 하는 것은 기체상태의 소스가스를 공급하여 기판과의 화학적 반응을 유도함으로써, 반도체 기판상에 박막을 형성하는 공정이다. 이러한 화학기상증착방식을 싱글챔버내에서 수행하게 되는 본 발명을 도 2를 참조하여 설명하기로 한다. 도 2는 본 발명의 일 실 시예에 따른 증착공정이 이루어지는 증착장치(10)를 나타내는 도면이다.The present invention is a method of depositing a thin film having a columnar crystal form having a fine crystal structure in a semiconductor device by chemical vapor deposition using a single chamber as described above. In general, chemical vapor deposition is a process of forming a thin film on a semiconductor substrate by supplying a gaseous source gas to induce a chemical reaction with the substrate. The present invention to perform such chemical vapor deposition in a single chamber will be described with reference to FIG. 2. 2 is a diagram illustrating a
챔버(11)는 외부로부터 차단된 내부공간을 제공하며, 챔버(11)의 상부에는 내부공간에 소스가스를 도입하기 위한 도입부(12)가 제공된다. 도입부(12)에는 주공급라인(12a)과 주공급라인(12a)에 연결된 제1 공급라인(18a) 및 제2 공급라인(19a)이 연결된다. 제1공급라인(18a)은 챔버(11)의 내부에 제1 소스가스를 공급하며, 제2 공급라인(18b)은 챔버(11)의 내부에 제2 소스가스를 공급한다. 제1 소스가스는 실란 또는 디실란을 포함하는 실리콘 계열의(silicon-based) 가스이며, 제2 소스가스는 암모니아를 포함하는 질소 계열의(nitrogen-based) 가스이다. 그러나, 이와 달리 챔버(11)의 내부에 하나의 소스가스만을 공급할 수 있다. 또한, 제1 공급라인(18a) 상에는 제1 유량제어기(18b) 및 제1 밸브(18c)가 설치되며, 제2 공급라인(19a) 상에는 제2 유량제어기(19b) 및 제2 밸브(19c)가 설치된다. 한편, 도입부(12)에 의해 유입된 가스는 샤워헤드(13)를 통해 챔버(11) 내부로 분사되게 된다. 또한, 증착의 대상이 되는 웨이퍼(15)는 히터(14) 상에 놓여지며, 히터(14)는 히터지지대(16)에 의해 지지된다.The
증착이 완료되면, 챔버(11) 내부의 미반응가스 및 반응부산물은 진공포트(17)에 의해 배출된다. 진공포트(17)에는 배출라인(17a) 및 진공펌프(17b)가 연결되며, 챔버(11) 내부의 미반응가스 및 반응부산물을 강제로 배출한다. 이밖에, 배출라인(17a) 및 진공펌프(17b)를 이용하여 챔버(11) 내부의 공정압력을 조절할 수 있다. 이와 같은 방법을 통해 기판상에 소스가스를 챔버(11) 내부로 공급하며, 열분해에 의해 분해된 반응 가스를 통해 기판 상에 박막을 증착한다. 한편, 공정온 도를 조절하기 위한 히터(14) 및 공정압력을 조절하기 위한 진공펌프(17b), 그리고 제1 및 제2 소스가스의 공급량(또는 혼합비율)을 조절하기 위한 제1 및 제2 유량제어기(18b, 19b)는 제어부(20)를 통해 제어된다.When the deposition is completed, the unreacted gas and the reaction by-product inside the
도 3은 압력조건 및 온도조건에 따라 증착된 박막의 굴절율을 나타내는 그래프이다. 도 3에서 보는 바와 같이, 가로축은 공정온도이고 세로축은 증착된 박막의 결정 특성을 알 수 있는 굴절율(R.I) 값을 도시한 것이다. 나타내는 굴절율이 4.5에 가까울수록 비정질 실리콘 박막 성장 상태를 나타내며, 그 값이 4.0에 가까울 수록 결정화된 다결정 실리콘 박막에 가까운 결정 구조의 결정질이 형성된다.3 is a graph showing refractive indexes of thin films deposited according to pressure and temperature conditions. As shown in Figure 3, the horizontal axis is the process temperature and the vertical axis shows the refractive index (R.I) value that can know the crystal properties of the deposited thin film. As the index of refraction is close to 4.5, the amorphous silicon thin film growth state is shown. As the value is close to 4.0, the crystalline structure of the crystal structure close to the crystallized polycrystalline silicon thin film is formed.
한편, 결정질이라고 하는 것은 원자배열에 있어 3차원적인 주기성을 가지는 고체를 일컫는 것으로서, 이러한 주기성을 갖지 않는 고체를 비결정성 물질(비정질 물질)이라고 한다. 상술한 바와 같은 비정질 상태를 이용한 반도체로서 비결정질 실리콘을 들 수 있다. 이와 같은 비정질 반도체의 경우 저온에서 대면적으로 증착이 가능하기 때문에 박막의 트랜지스터에 사용된다.On the other hand, crystalline refers to a solid having three-dimensional periodicity in atomic arrangement, and a solid having no such periodicity is called an amorphous material (amorphous material). Amorphous silicon is mentioned as a semiconductor using the above-mentioned amorphous state. Such amorphous semiconductors are used for thin film transistors because they can be deposited at low temperatures.
도 3에서 보는 바와 같이, 온도가 640℃~685℃의 온도 범위에서 압력에 따라 측정되는 굴절율의 변화가 발생되는데, 일 예로서 655℃의 경우에는 공정 유입되는 소스가스가 일정할 때 그 공정 압력이 10torr 이하에서는 측정되는 굴절율값이 4.0에 가까워져서 주상 형태의 다결정 실리콘이 형성되는 것을 알 수 있고, 반면 그 증착되는 공정 압력을 100Torr 이상으로 진행할 경우 측정되는 굴절율이 4.5 에 가까워지는 현상을 볼 수 있으므로 증착되는 박막은 비정질 실리콘 박막이 형성되는 것을 알 수 있다. 같은 예로서 공급되는 소스가스가 일정할 때 685℃ 이상의 공정 온도에서는 압력 이하로 제어하더라도 더 이상의 비정질 실리콘 박막을 형성시컬 수 없는 형태의 그래프 도시를 볼 수 있다, 즉 685℃의 공정 온도에서는 10torr 이하의 압력에서는 다결정 실리콘을 형성시킬 뿐만 아니라 그 압력이 100torr 이상의 공정조건에서도 측정되는 굴절율이 4.0의 값에 가까워짐을 볼 수 있고, 이는 곧 다결정 실리콘을 형성시키는 것이라고 볼 수 있다.As shown in FIG. 3, a change in refractive index measured according to pressure occurs in a temperature range of 640 ° C. to 685 ° C. As an example, in the case of 655 ° C., the process pressure is constant when the source gas is constant. It can be seen that below 10torr, the measured refractive index value is close to 4.0, and thus, polycrystalline silicon in the form of columnar form is formed. On the other hand, when the deposition process pressure is increased to 100 Torr or more, the measured refractive index approaches 4.5. Therefore, the deposited thin film can be seen that the amorphous silicon thin film is formed. As an example, when the source gas supplied is constant, the graph shows a form in which no amorphous silicon thin film can be formed even if the pressure is controlled below the pressure at the process temperature of 685 ° C or higher, that is, 10torr at the process temperature of 685 ° C. It can be seen that not only the polycrystalline silicon is formed at the pressure below, but the pressure is close to the value of 4.0 measured under the process conditions of 100 torr or more, which is the formation of the polycrystalline silicon.
한편 증착된 박막의 성능을 평가하는 계수로서 표면 거칠기를 이용하게 되는데 본 발명에서는 원자간력 현미경(AFM ;Atomic Force Microscopy)을 이용하되 산출방법은 RMS(Root Mean Square)을 이용하였다. 그 결과 표면 거칠기가 2인 경우가 제일 바람직하였다.Meanwhile, surface roughness is used as a coefficient for evaluating the performance of the deposited thin film. In the present invention, atomic force microscopy (AFM) is used, but a root mean square (RMS) is used for the calculation method. As a result, the case where surface roughness was 2 was the most preferable.
도 4a 및 도 4b는 685℃ 공정 온도와 10Torr의 압력에서의 결정질 실리콘 박막의 증착에 관한 결정 구조를 도시한 것이며, 도 5a 및 5b는 730℃ 공정 온도와 10Torr의 압력에서의 결정질 실리콘 박막의 증착에 관한 결정 구조를 도시한 것이다.4A and 4B show the crystal structure of the deposition of crystalline silicon thin film at 685 ° C. process temperature and pressure of 10 Torr, and FIGS. 5A and 5B show the deposition of crystalline silicon thin film at 730 ° C. process temperature and pressure of 10 Torr. The crystal structure is shown.
이상 상술한 바와 같이 본 발명에서 제시된 발명의 사상을 이용하여 본 발명에서 제시된 소스가스로 실란을 이용하였지만 또 다른 소스가스로서 디실란을 이용하여 본 발명에서 구현하고자 하는 발명의 사상, 일정한 온도와 일정한 압력 하에서 주상형태의 결정립을 형성시키는 것과, 등축 형상의 결정립 또는 비정질 실리콘 박막을 혼재 시키는 결정구조, 또는 비정질 실리콘 박막을 형성시키는 박막을 형성 시키는 것을 특징으로 하는 것이 또 다른 발명의 실시 예이다As described above, although the silane is used as the source gas presented in the present invention by using the idea of the present invention, the idea of the present invention to be implemented in the present invention by using disilane as another source gas, constant temperature and constant Another embodiment of the invention is characterized by forming a columnar crystal grain under pressure, a crystal structure in which equiaxed crystal grains or an amorphous silicon thin film is mixed, or a thin film forming an amorphous silicon thin film.
다시 도 2를 참고하여 본 발명의 또 다른 실시예를 설명한다.Another embodiment of the present invention will be described with reference to FIG. 2 again.
도 2에 도시한 바와 같이, 우선 챔버(11)내에 소스가스가 도입되기 위한 도입부(12)가 형성된다. 상기 도입부(12)에 의해 도입된 가스는 샤워헤드(13)를 통해 챔버(11) 내부로 분사되게 된다. 또한, 증착의 대상이 되는 웨이퍼(15)가 히터(14)상에 놓여지게 되는데 이러한 히터(14)는 히터지지대(16)에 의해 지지되게 된다. 이러한 장치에 의해 증착이 수행되고 나서는 진공포트(17)에 의해 배출되게 된다. 이러한 싱글 웨이퍼 방식의 화학기상증착방법에 의해 기판상에 실란(SiH4) 가스를 상기 챔버(11) 내로 유입시켜 열 분해에 의해 분해된 반응 가스가 기판상에 배치된 실리콘 기판상에 표면 이동을 통하여 증착하게 되는 것이다.As shown in FIG. 2, first, an
이때 실란과 동시에 반응 챔버내로 일정한 비율로 암모니아를 주입하게 되면 열분해된 반응가스의 실리콘 원자들이 암모니아로부터 분해된 질소 원자에 의해 실리콘 핵생성(Nucleation) 및 결정립성장(Grain Growth)이 진행되지 않아, 고온(650℃이상의 고온)에서도 비정질 상태의 폴리실리콘으로 증착이 가능하다. 이 때 NH3/SiH4 gas의 혼합 비율이 일정 수준 이상으로 유지될 경우 질화 실리콘(silicon nitride:SixNy)으로 증착될 수 있기 때문에 두 반응 gas의 혼합 비율이 본 발명에서 가장 중요한 요소이다. 아래의 표는 Nitrogen의 농도를 atomic%로 환산한 값과 결정립도(Grain Size)를 NH3/SiH4의 Gas 혼합 비율에 따른 경향성을 나타내고 있다.In this case, when ammonia is injected into the reaction chamber at the same time with the silane, silicon atoms of the pyrolyzed reaction gas do not proceed with silicon nucleation and grain growth due to nitrogen atoms decomposed from the ammonia. Even at a high temperature (above 650 ° C.), deposition is possible with polysilicon in an amorphous state. In this case, when the mixing ratio of the NH 3 / SiH 4 gas is maintained at a predetermined level or more, the mixing ratio of the two reaction gases is the most important factor in the present invention because it may be deposited with silicon nitride (Si x N y ). The following table shows the tendency of the Nitrogen concentration in atomic% and the grain size according to the gas mixing ratio of NH3 / SiH4.
<표><Table>
표에서 알 수 있듯이, 암모니아를 혼합할 경우 결정립의 크기가 감소함을 알 수 있으며, 암모니아의 혼합비율이 점점 증가할수록(표에서 오른쪽으로 갈수록) 결정립의 크기는 점점 감소함을 알 수 있다. 따라서, 암모니아를 혼합함으로써 극미세하고 균일한 결정립을 형성할 수 있다.As can be seen from the table, it can be seen that when the ammonia is mixed, the grain size decreases, and as the mixing ratio of ammonia increases (to the right in the table), the grain size decreases. Therefore, by mixing ammonia, very fine and uniform crystal grains can be formed.
그러나, 암모니아의 혼합비율이 지나치게 증가할 경우, 웨이퍼에 증착되는 박막은 다결정 실리콘이 아닌 질화 실리콘(silicon nitride:SixNy)에 가까워질 수 있다. 따라서, 실리콘 계열의 가스에 대한 상기 질소 계열의 가스의 혼합비율은 0.05 이하인 것이 바람직하며, 박막 내의 질소는 10at%(atomic percentage) 이하인 것이 바람직하다. 극미세 결정립 구조를 가지는 다결정 폴리실리콘을 형성시키기 위해, Furnace 또는 Single Wafer 방식의 반응 챔버를 이용하여 일정 온도 이상에서 후속 열공정을 실시한다. 도 7은 본 발명에 의해 증착된 극미세 결정립 구조를 가지는 다결정 폴리실리콘 박막의 단면 TEM 이다.However, if the mixing ratio of ammonia is excessively increased, the thin film deposited on the wafer may be closer to silicon nitride (SixNy) rather than polycrystalline silicon. Therefore, the mixing ratio of the nitrogen-based gas to the silicon-based gas is preferably 0.05 or less, and the nitrogen in the thin film is preferably 10 at% (atomic percentage) or less. In order to form polycrystalline polysilicon having an ultrafine grain structure, a subsequent thermal process is performed at a predetermined temperature or more using a reaction chamber of Furnace or Single Wafer method. 7 is a cross-sectional TEM of a polycrystalline polysilicon thin film having an ultrafine grain structure deposited by the present invention.
이상 상술한 바와 같이 본 발명에서 제시된 발명의 사상을 이용하여 본 발명에서 제시된 Source gas로 SiH4 gas를 이용하였지만 또 다른 source gas로서 Si2H6 gas를 이용하여 본 발명에서 구현하고자 하는 발명의 사상, 일정한 온도와 일정한 압력 하에서 NH3/SiH4의 일정한 비율로 반응 챔버내에 주입시켜 극미세 결정립 구조를 가지는 박막을 형성시키는 것을 특징으로 하는 것이 또 다른 발명의 실시 예이다.As described above, although the SiH4 gas is used as the source gas presented in the present invention using the spirit of the present invention, the idea of the present invention to be implemented in the present invention using Si2H6 gas as another source gas, and the constant temperature and Another embodiment of the present invention is characterized by forming a thin film having a very fine grain structure by injecting the reaction chamber at a constant ratio of NH 3 / SiH 4 at a constant pressure.
또한, 본 발명을 바람직한 실시예들을 통하여 상세하게 설명하였으나, 이와 다른 형태의 실시예들도 가능하다. 그러므로, 이하에 기재된 청구항들의 기술적 사상과 범위는 바람직한 실시예들에 한정되지 않는다.In addition, although the present invention has been described in detail through preferred embodiments, other forms of embodiments are possible. Therefore, the spirit and scope of the claims set forth below are not limited to the preferred embodiments.
이상과 같이 본 발명은 싱글 웨이퍼 방식의 챔버를 이용하여 화학기상증착방식을 이용하여 극미세 결정립 구조를 가지는 다결정 실리콘 박막을 증착 할 수 있는 방법으로서, 실리콘 소스 가스로는SiH4( Silane)가스를 이용하고, 결정립을 제어하는 공정 방법으로서는 공정온도와 공정 압력을 일정한 범위내에서 박막을 증착 할 때, NH3와 같이 Nitrogen을 함유하는 Gas를 SiH4과 혼합하여 일정 비율로 주입하여 극미세 결정립 다결정 폴리실리콘 박막을 형성시키므로서 반도체 소자에서 Flash Memory의 floating gate용 전극으로 이용할 경우 균일한 형태의 결정립을 형성할 수 있어 소자의 내구성 및 신뢰성 있는 소자 특성을 확보할 수 있고, DRAM 소자 및 SRAM, LOGIC 소자에서 그 특성을 이용할 경우 우수한 소자 특성을 확보 할 수 있어 이를 이용하는 반도체 소자 제조시 소자 수율 향상 및 소자 특성 개선 효과가 있다.As described above, the present invention is a method capable of depositing a polycrystalline silicon thin film having an ultrafine grain structure using chemical vapor deposition using a single wafer chamber, and using SiH4 (silane) gas as a silicon source gas. As a process method for controlling grains, when depositing a thin film within a certain range of process temperature and process pressure, a gas containing Nitrogen, such as NH3, is mixed with SiH4 and injected at a predetermined ratio to form a microcrystalline polycrystalline polysilicon thin film. As a result, it is possible to form uniform crystal grains when used as a floating gate electrode of a flash memory in a semiconductor device, thereby ensuring durability and reliable device characteristics of the device. Can secure excellent device characteristics when manufacturing semiconductor devices using them. Here a yield and device characteristic improving effect.
Claims (17)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070061512A KR100943426B1 (en) | 2007-06-22 | 2007-06-22 | Method and apparatus for depositing thin film |
PCT/KR2008/003234 WO2009002028A2 (en) | 2007-06-22 | 2008-06-11 | Method and apparatus for depositing thin film |
TW097121955A TWI466176B (en) | 2007-06-22 | 2008-06-12 | Method and apparatus for depositing thin film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070061512A KR100943426B1 (en) | 2007-06-22 | 2007-06-22 | Method and apparatus for depositing thin film |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080112736A KR20080112736A (en) | 2008-12-26 |
KR100943426B1 true KR100943426B1 (en) | 2010-02-19 |
Family
ID=40186139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070061512A KR100943426B1 (en) | 2007-06-22 | 2007-06-22 | Method and apparatus for depositing thin film |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100943426B1 (en) |
TW (1) | TWI466176B (en) |
WO (1) | WO2009002028A2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101110079B1 (en) * | 2009-04-28 | 2012-02-24 | 주식회사 유진테크 | Method for depositing of ultra fine grain poly silicon thin film |
KR101300119B1 (en) * | 2011-02-07 | 2013-08-26 | 엘아이지에이디피 주식회사 | Shower head and chemical vapor deposition device having the same |
KR101489306B1 (en) * | 2013-10-21 | 2015-02-11 | 주식회사 유진테크 | Amorphous silicon film formation method and amorphous silicon film formation apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980055759A (en) * | 1996-12-28 | 1998-09-25 | 김영환 | Polysilicon Layer Formation Method |
JP2002137995A (en) * | 2000-10-30 | 2002-05-14 | Mitsubishi Materials Silicon Corp | Polycrystal silicon and method of manufacturing silicon single crystal using it |
KR20070056766A (en) * | 2005-11-30 | 2007-06-04 | 주식회사 유진테크 | Poly silicon film producting method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6182603B1 (en) * | 1998-07-13 | 2001-02-06 | Applied Komatsu Technology, Inc. | Surface-treated shower head for use in a substrate processing chamber |
US6603538B1 (en) * | 2000-11-21 | 2003-08-05 | Applied Materials, Inc. | Method and apparatus employing optical emission spectroscopy to detect a fault in process conditions of a semiconductor processing system |
KR20070056777A (en) * | 2005-11-30 | 2007-06-04 | 삼성전자주식회사 | Maintenance device of ink-jet image forming apparatus |
-
2007
- 2007-06-22 KR KR1020070061512A patent/KR100943426B1/en active IP Right Grant
-
2008
- 2008-06-11 WO PCT/KR2008/003234 patent/WO2009002028A2/en active Application Filing
- 2008-06-12 TW TW097121955A patent/TWI466176B/en active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980055759A (en) * | 1996-12-28 | 1998-09-25 | 김영환 | Polysilicon Layer Formation Method |
JP2002137995A (en) * | 2000-10-30 | 2002-05-14 | Mitsubishi Materials Silicon Corp | Polycrystal silicon and method of manufacturing silicon single crystal using it |
KR20070056766A (en) * | 2005-11-30 | 2007-06-04 | 주식회사 유진테크 | Poly silicon film producting method |
Also Published As
Publication number | Publication date |
---|---|
WO2009002028A2 (en) | 2008-12-31 |
TWI466176B (en) | 2014-12-21 |
KR20080112736A (en) | 2008-12-26 |
WO2009002028A3 (en) | 2009-02-19 |
TW200901290A (en) | 2009-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101050377B1 (en) | Improved process for deposition of semiconductor films | |
US6808986B2 (en) | Method of forming nanocrystals in a memory device | |
US7687349B2 (en) | Growth of silicon nanodots having a metallic coating using gaseous precursors | |
KR100769521B1 (en) | Poly silicon film producting method | |
JP4979578B2 (en) | Nanocrystalline silicon deposition using a single wafer chamber | |
KR100943426B1 (en) | Method and apparatus for depositing thin film | |
KR101012103B1 (en) | Method for depositing of ultra fine grain poly silicon thin film | |
KR101012102B1 (en) | Method for depositing of ultra fine grain poly silicon thin film | |
KR101110079B1 (en) | Method for depositing of ultra fine grain poly silicon thin film | |
US6943089B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
KR101489306B1 (en) | Amorphous silicon film formation method and amorphous silicon film formation apparatus | |
KR20090115357A (en) | Method for depositing of ultra fine grain poly silicon thin film | |
JPH09129626A (en) | Formation of thin film | |
GB2326648A (en) | Growth of polycrystalline silicon film by raising temperature during deposition | |
WO2009082840A1 (en) | Method for forming a polysilicon film | |
KR100316064B1 (en) | Method for manufacturing bottom electrod of capacitor in semiconductor device | |
KR100338818B1 (en) | Method of forming capacitor of storage node in semiconductor device | |
KR19990013845A (en) | Manufacturing Method of Semiconductor Device | |
KR20000026143A (en) | Method of manufacturing polycrystalline silicon thin film | |
KR20050100515A (en) | Method for manufacturing gallium nitride substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130129 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140128 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160126 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190130 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20200128 Year of fee payment: 11 |