KR100943049B1

KR100943049B1 - Linear RF Balanced Power Amplifier

Info

Publication number: KR100943049B1
Application number: KR1020070042283A
Authority: KR
Inventors: 김철동; 김홍기; 정용채
Original assignee: 세원텔레텍 주식회사
Priority date: 2007-04-09
Filing date: 2007-05-01
Publication date: 2010-02-19
Also published as: KR20080091692A

Abstract

본 발명은 선형 RF 평형 전력 증폭기에 관한 것으로,The present invention relates to a linear RF balanced power amplifier,

RF 평형 전력 증폭기 회로에서 발생하는 왜곡성분을 상쇄시키기 위하여 평형증폭회로를 구성하는 하나의 전력 증폭기1(14) 출력에서 추출한 신호를 활용하여 메인 전력 증폭기2(18)에서 발생하는 왜곡신호를 동시에 상쇄시킬 수 있도록 하며, 또한 왜곡신호의 이득과 위상을 적절하게 조절해 줄 수 있는 선형 RF 평형 전력 증폭기를 제공한다.In order to cancel the distortion component generated by the RF balanced power amplifier circuit, the distortion signal generated by the main power amplifier 2 (18) is simultaneously canceled by utilizing the signal extracted from the output of one power amplifier 1 (14) constituting the balanced amplifier circuit. It also provides a linear RF balanced power amplifier that can properly adjust the gain and phase of the distortion signal.

따라서, 본 발명에 의하면 전체 RF 평형 전력 증폭기 회로에서 발생하는 왜곡신호가 최대한 상쇄된 원하는 선형의 증폭된 출력신호를 얻을 수 있다.Therefore, according to the present invention, it is possible to obtain a desired linear amplified output signal in which distortion signals generated in the entire RF balanced power amplifier circuit are canceled out as much as possible.

평형 증폭기, 왜곡성분, RF 전력 증폭기 Balanced Amplifier, Distortion Component, RF Power Amplifier

Description

Linear RF Balanced Power Amplifier

도 1은 본 발명의 RF 평형 전력 증폭기 회로의 기본도,1 is a basic diagram of an RF balanced power amplifier circuit of the present invention,

도 2는 본 발명의 다른 실시예로서 위상/진폭 조절회로를 추가한 RF 평형 전력 증폭기 회로도,2 is an RF balanced power amplifier circuit diagram in which a phase / amplitude control circuit is added as another embodiment of the present invention;

도 3은 본 발명의 다른 실시예로서 위상/진폭 조절회로를 추가한 RF 평형 전력 증폭기 회로도,3 is an RF balanced power amplifier circuit diagram in which a phase / amplitude control circuit is added as another embodiment of the present invention;

도 4는 도 3의 주신호제거회로에 군지연회로를 적용하여 군지연 정합이 이루어지도록 한 다른 실시예,FIG. 4 is another embodiment of group delay matching by applying a group delay circuit to the main signal removing circuit of FIG. 3; FIG.

도 5는 도 4의 왜곡신호제거회로 및 평형증폭회로에 군지연회로를 적용하여 군지연 정합이 이루어지도록 한 다른 실시예,FIG. 5 illustrates another embodiment in which group delay matching is performed by applying a group delay circuit to the distortion signal removing circuit and the balanced amplifier circuit of FIG.

도 6은 본 발명의 다른 응용예로서 평형증폭회로의 출력에 왜곡 결합기를 설치한 경우의 RF 평형 전력 증폭기 회로도,
도 7은 본 발명의 다른 응용예로서 평형증폭회로의 출력에 위상/진폭 조절회로를 설치한 경우의 RF 평형 전력 증폭기 회로도,
도 8은 본 발명의 다른 응용예로서 평형증폭회로의 출력에 군지연 회로를 설치한 경우의 RF 평형 전력 증폭기 회로도,6 is an RF balanced power amplifier circuit diagram when a distortion coupler is installed at an output of a balanced amplifier circuit as another application example of the present invention;
7 is an RF balanced power amplifier circuit diagram when a phase / amplitude control circuit is provided at an output of a balanced amplifier circuit as another application example of the present invention;
8 is an RF balanced power amplifier circuit diagram when a group delay circuit is provided at an output of a balanced amplifier circuit as another application example of the present invention;

도 9는 본 발명에 따른 RF 평형 전력 증폭기 회로의 실험결과 그래프로서, 왜곡성분이 제거된 신호 출력을 보여주는 개선 전후의 비교 그래프.9 is a graph of experimental results of the RF balanced power amplifier circuit according to the present invention, and a comparison graph before and after improvement showing a signal output from which distortion components are removed.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10, 110 : 입력 분배기1 11 : 입력 위상/진폭 조절회로10, 110: input divider 1 11: input phase / amplitude control circuit

12, 112 : 주신호 제거기 13, 113 : 입력 분배기212, 112: main signal canceller 13, 113: input divider 2

14, 114 : 전력 증폭기1 5, 115 : 출력 분배기14, 114: power amplifier 1 5, 115: output divider

16 : 왜곡 위상/진폭 조절회로 17, 38 : 위상/진폭 조절기16: distortion phase / amplitude control circuit 17, 38: phase / amplitude regulator

18, 118 : 전력 증폭기2 19, 119 : 왜곡 결합기18, 118: power amplifier 2 19, 119: distortion combiner

20, 120 : 결합 90° 하이브리드 37, 137 : 오차 증폭기20, 120: combined 90 ° hybrid 37, 137: error amplifier

100, 200, 300, 400, 500, 600 : RF 평형 전력 증폭기 회로RF balanced power amplifier circuit: 100, 200, 300, 400, 500, 600

101, 201, 301, 401, 501, 601 : 주신호제거회로101, 201, 301, 401, 501, 601: main signal removing circuit

102, 202, 302, 402, 502, 602 : 왜곡신호제거회로102, 202, 302, 402, 502, 602: distortion signal removing circuit

103, 203, 303, 403, 503, 603 : 평형증폭회로103, 203, 303, 403, 503, 603: balanced amplifier circuit

본 발명은 RF 평형 전력 증폭기에 관한 것으로서, 보다 상세하게는 RF 평형 전력 증폭기 회로에서 발생하는 왜곡성분을 상쇄시키기 위하여 평형증폭회로를 구성하는 하나의 전력 증폭기에서 추출한 신호를 활용하는 선형 RF 평형 전력 증폭기에 대한 것이다.The present invention relates to an RF balanced power amplifier, and more particularly, to a linear RF balanced power amplifier using a signal extracted from one power amplifier constituting a balanced amplifier circuit to cancel the distortion component generated in the RF balanced power amplifier circuit. It is about.

일반적으로 RF 전력 증폭기는 통신 분야를 포함한 다양한 분야에서 이용된다. 이상적인 RF 전력 증폭기의 전달함수는 선형적이다. 이는 RF 전력 증폭기의 입 력에 인가된 신호가 RF 전력 증폭기의 출력단에서 전력 증폭기의 이득만큼 왜곡 없이 증폭되어 나타난다는 의미이다. 그러나 기존의 RF 전력 증폭기는 전달함수에 어느 정도의 비선형성을 포함하고 있으며, 이는 특히 고출력 레벨에서는 아주 큰 영향을 나타낸다. 이러한 비선형성으로 인하여 RF 전력 증폭기는 출력단에는 원하는 신호 외에 혼변조 왜곡신호가 발생한다.In general, RF power amplifiers are used in a variety of fields, including communication. The transfer function of an ideal RF power amplifier is linear. This means that the signal applied to the input of the RF power amplifier is amplified without distortion as much as the gain of the power amplifier at the output of the RF power amplifier. However, conventional RF power amplifiers contain some nonlinearity in the transfer function, which is particularly significant at high power levels. Due to such non-linearity, the RF power amplifier generates intermodulation distortion signals in addition to the desired signals at the output stage.

이러한 RF 전력 증폭기 출력단의 왜곡은 허용범위를 넘어서 발생할 수도 있다. 예를 들어 많은 CDMA(code division multiple access; 부호분할다중접속) 변조와 관련된 표준에서 요구하는 규격을 맞추기 위하여, 전력 증폭기의 출력단에서는 매우 낮은 레벨의 왜곡성분만이 허용된다. 만약 특정 형태의 선형화 및 왜곡 성분 감소기법이 사용되지 않는다면, RF 전력 증폭기는 매우 낮은 효율을 나타낼 것이며, 고가의 부품을 사용해야만 할 것이다. This distortion of the RF power amplifier output stage may occur beyond the allowable range. For example, in order to meet the standards required by standards relating to many code division multiple access (CDMA) modulations, only very low levels of distortion are allowed at the output of the power amplifier. If no form of linearization and distortion component reduction techniques are used, RF power amplifiers will exhibit very low efficiencies and require expensive components.

많은 왜곡 감소 기법은 주 RF 전력 증폭기에서 발생되는 왜곡성분을 제거하기 위해 왜곡 발생기를 사용한다. 이러한 기법은 일반적으로 저전력 왜곡 신호발생기의 비선형 전달함수가 주 RF 전력 증폭기의 비선형 전달함수와 거의 유사하거나 역의 특성을 갖는다는 사실을 가정하고 있다. 비선형 전달함수로 표현되는 왜곡 발생기의 출력신호는 RF 전력 증폭기의 출력에서 발생되는 왜곡신호와 상쇄되는 신호를 발생시키기 위하여 추출되도록 사용된다. 이러한 기법의 단점은 왜곡신호 발생기의 비선형 전달함수가 주 RF 전력 증폭기의 비선형 전달함수와 정확히 같을 때에 왜곡신호의 상쇄가 일어날 수 있다는 것이다. 이러한 비선형 전달함수를 맞추어 주는 것은 매우 어려운 일이다.Many distortion reduction techniques use a distortion generator to remove the distortion component generated by the main RF power amplifier. This technique generally assumes that the nonlinear transfer function of the low power distortion signal generator is almost similar to or inversely the nonlinear transfer function of the main RF power amplifier. The output signal of the distortion generator represented by the nonlinear transfer function is used to be extracted to generate a signal that cancels the distortion signal generated at the output of the RF power amplifier. The disadvantage of this technique is that the distortion signal cancellation can occur when the nonlinear transfer function of the distortion signal generator is exactly the same as the nonlinear transfer function of the main RF power amplifier. It is very difficult to match these nonlinear transfer functions.

또, 다른 왜곡 감소 기법인 피드포워드(Feedforward) 기법을 통하여 왜곡신호 발생기의 비선형 전달함수가 주 RF 전력 증폭기 전달함수와 일치해야 한다는 어려운 조건을 극복할 수 있다. 그 대신 피드포워드 기법은 주 RF 전력 증폭기의 출력신호를 추출하는 방법을 사용한다. 주 RF 전력 증폭기의 출력신호에는 원하는 신호성분 뿐만 아니라 전력 증폭기에서 발생한 왜곡신호가 포함되어 있다. 추출된 주 RF 전력 증폭기의 출력신호는 추출된 전체 시스템의 입력신호와 상쇄적으로 결합되며, 그 결과로 주 RF 전력 증폭기에서 발생한 왜곡신호만 남게 된다. 주신호가 제거된 왜곡신호는 주 RF 전력 증폭기의 출력 단에 추가된 오차 증폭기(Error Power Amplifier)에 의하여 증폭되며, 오차 증폭기의 출력 단에서 주 RF 전력 증폭기의 출력신호와 결합될 때 왜곡신호의 상쇄가 잘 일어날 수 있도록 크기와 위상을 조절해 주어야 한다. 피드포워드 왜곡 감소 기법의 단점은 오차 증폭기의 전력 용량이 주신호가 제거된 왜곡신호의 크기에 의하여 결정된다는 점이다. 또한 RF 전력 증폭기의 출력 신호들이 오차 증폭기를 통해 증폭된 왜곡 신호와 상쇄적으로 결합하기 위해서는 군지연(group delay) 회로를 거쳐야 하며, 이때 RF 전력 증폭기의 신호 감쇄를 동반한다. 피드포워드 기법은 왜곡이 작은 전력 증폭기에 적용되었을 때에는 뛰어난 개선 효과를 나타내지만, 전력 증폭기가 최대 전력 레벨 근처에서 동작하여 과도한 왜곡성분이 발생하는 경우에 적용되면 매우 큰 용량의 오차 증폭기를 요구하게 되며, 이는 많은 응용 사례에 있어서 적용하기에 실용적이지 못하여 불만족스러울 것이다. In addition, the feedforward technique, another distortion reduction technique, overcomes the difficult condition that the nonlinear transfer function of the distortion signal generator must match the transfer function of the main RF power amplifier. Instead, the feedforward technique uses a method of extracting the output signal of the main RF power amplifier. The output signal of the main RF power amplifier contains not only the desired signal components but also the distortion signals generated by the power amplifier. The output signal of the extracted main RF power amplifier is canceled out by combining with the input signal of the extracted whole system. As a result, only the distortion signal generated by the main RF power amplifier remains. The distortion signal from which the main signal is removed is amplified by an error power amplifier added to the output terminal of the main RF power amplifier, and canceled by the distortion signal when combined with the output signal of the main RF power amplifier at the output terminal of the error amplifier. You need to adjust the size and phase so that it works well. A disadvantage of the feedforward distortion reduction technique is that the power capacity of the error amplifier is determined by the magnitude of the distortion signal from which the main signal is removed. In addition, the output signals of the RF power amplifier need to go through a group delay circuit in order to offset the distortion signal amplified by the error amplifier, which is accompanied by a signal attenuation of the RF power amplifier. The feedforward technique shows an excellent improvement when applied to a power amplifier with low distortion, but when the power amplifier operates near the maximum power level and excessive distortion occurs, it requires a very large error amplifier. However, this may be unsatisfactory because it is not practical for many applications.

위에서 언급한 내용과 같이 RF 전력 증폭기의 전체 동작 영역에 대하여 선형 성 개선 효과를 낼 수 있는 선형화 기법의 필요성은 명백한 사실이며, 특히 최대 전력 레벨에서 동작하면서 동시에 용량이 크지 않은 오차 증폭기를 요구하는 경우에 필수적인 기술이다.As mentioned above, the need for a linearization technique that can improve linearity over the entire operating range of an RF power amplifier is obvious, especially when operating at full power levels and at the same time requiring a small capacity error amplifier. Is an essential skill.

또한 평형 증폭기 또는 평형 구조의 RF 회로는 우수한 입출력 반사 특성 및 격리 특성을 가져서, 전체 증폭기 또는 RF 시스템의 안정성을 제고하기 위해 일반적으로 많이 채택되는 구조이다.In addition, a balanced amplifier or a balanced RF circuit has excellent input / output reflection characteristics and isolation characteristics, and is a structure generally adopted to improve the stability of the entire amplifier or RF system.

본 발명은 전술한 바와 같은 종래의 제반 문제점을 해결하기 위하여 안출된 것으로, The present invention has been made to solve the conventional problems as described above,

본 발명의 목적은 평형증폭회로를 구성하는 하나의 전력 증폭기1 출력에서 추출한 신호를 활용하여 메인 전력 증폭기2에서 발생하는 혼변조 왜곡성분을 최대한 감쇄시켜 RF 평형 전력 증폭기 회로의 출력으로 원하는 선형성의 증록된 신호를 얻도록 하는데 있다. An object of the present invention is to attenuate the intermodulation distortion generated in the main power amplifier 2 to the maximum by using the signal extracted from the output of one power amplifier 1 constituting the balanced amplifier circuit to amplify the desired linearity as the output of the RF balanced power amplifier circuit. To get the corrected signal.

본 발명의 다른 목적은 주신호가 제거된 왜곡신호를 원하는 레벨까지 증폭할 때, 주신호가 제거된 왜곡신호를 메인 전력 증폭기2의 출력단 또는 평형증폭회로의 출력단에 설치된 왜곡 결합기를 통해 인가하여 RF 평형 전력 증폭기 회로 전체에서 발생하는 왜곡 성분을 감소시키도록 함으로써, 전력 증폭기1의 출력 단에 추가적인 왜곡 신호 결합기를 필요로 하지 않도록 하는 데 있다. Another object of the present invention is to amplify the distortion signal from which the main signal is removed to a desired level, by applying the distortion signal from which the main signal has been removed through a distortion coupler installed at the output terminal of the main power amplifier 2 or the output terminal of the balanced amplifier circuit. By reducing the distortion component that occurs throughout the amplifier circuit, it is possible to eliminate the need for an additional distortion signal combiner at the output stage of the power amplifier 1.

이와 같은 목적을 달성하기 위한 본 발명의 선형 RF 평형 전력 증폭기는, Linear RF balanced power amplifier of the present invention for achieving the above object,

RF 입력신호(21)를 받아서 두 경로로 신호(22)(23)를 분배하여 후단의 주신호 제거기(12) 및 입력 분배기2(13)로 전달하는 입력 분배기1(10)과, 상기 입력 분배기1(10)의 후단에 연결되며 상기 입력 분배기1(10)로부터 전달된 입력신호(22)와 후단의 출력 분배기(15)에서 추출된 신호(27)를 합성하여 주신호가 상쇄된 왜곡신호를 출력하는 주신호 제거기(12)와, 상기 입력 분배기1(10)의 후단에 연결되며 상기 입력 분배기1(10)로부터 추출된 입력신호(23)를 전달받아 두 출력을 통하여 후단의 전력 증폭기1(14) 및 전력 증폭기2(18)로 신호(25)(30)를 전달하는 입력 분배기2(13)와, 상기 입력 분배기2(13)의 일측 출력에 연결되며 상기 입력 분배기2(13)에서 분배된 신호(25)를 증폭하는 전력 증폭기1(14)과, 상기 전력 증폭기1(14)에 의해 증폭된 신호(26)를 추출하여 상기 주신호 제거기(12)로 출력시키는 출력 분배기(15)를 포함하는 주신호제거회로(101)와; 상기 주신호 제거기(12)와 입력 분배기2(13)와 전력 증폭기1(14)과 출력분배기(15)를 포함하며, 상기 주신호 제거기(12)의 후단에 연결되며 상기 주신호 제거기(12)로부터 입력된 왜곡신호(28)를 증폭하는 오차 증폭기(37)와, 상기 입력 분배기2(13)의 타측 출력에 연결되며 상기 입력 분배기2(13)에서 분배된 신호(30)를 증폭하는 전력 증폭기2(18)와, 상기 전력 증폭기2(18) 및 오차 증폭기(37)에 연결되며 상기 전력 증폭기2(18)에 의해 증폭된 신호(32)와 상기 오차 증폭기(37)에 의해 증폭된 왜곡신호(29)를 입력으로 받아 결합된 두 신호를 출력하는 왜곡 결합기(19)와, 상기 출력 분배기(15) 및 왜곡 결합 기(19)에 연결되며 상기 왜곡 결합기(19)를 통해 전달되는 두 신호(29)(32)가 결합된 출력신호(33)와 상기 출력 결합기(15)의 출력 신호(34)를 합성하여 RF 평형 전력 증폭기 회로(100)의 출력(35)으로 왜곡신호의 상쇄가 최대로 이루어진 합성된 신호를 출력하는 결합 90° 하이브리드(20)를 포함하는 왜곡신호제거회로(102)와; 상기 입력 분배기2(13)와 전력 증폭기1(14)과 출력 분배기(15)와 전력 증폭기2(18)와, 왜곡 결합기(19)와, 결합 90° 하이브리드(20)를 포함하는 평형증폭회로(103)를 포함하여서 이루어진 RF 평형 전력 증폭기 회로(100)를 제공함을 특징으로 한다.An input divider 1 (10) which receives the RF input signal 21 and distributes the signals 22 and 23 through two paths and transmits the signals 22 and 23 to the main signal remover 12 and the input divider 2 13 at the rear stage, and the input divider. It is connected to the rear end of 1 (10) and synthesizes the input signal 22 transmitted from the input divider 1 (10) and the signal 27 extracted from the output divider 15 of the rear stage to output a distortion signal from which the main signal is canceled. The main signal canceller 12 and the input splitter 1 (10) connected to the rear end of the input splitter 1 (10) received from the input signal 23 is received through the two output power amplifier 1 (14) And an input divider 2 (13) which transmits signals 25 and 30 to a power amplifier 2 (18) and an output of one side of the input divider 2 (13) and distributed in the input divider 2 (13). The main signal eliminator 12 extracts a power amplifier 1 14 that amplifies the signal 25 and a signal 26 amplified by the power amplifier 1 14. A main signal removing circuit (101) including an output divider (15) for outputting to the output signal; The main signal remover 12, the input divider 2 13, the power amplifier 1 14, and the output divider 15 are connected to a rear end of the main signal remover 12 and the main signal remover 12. An error amplifier 37 for amplifying the distortion signal 28 input from the power amplifier and a power amplifier connected to the other output of the input divider 2 13 and amplifying the signal 30 distributed in the input divider 2 13. 2 (18), the signal 32 amplified by the power amplifier 2 (18) and the amplified signal amplified by the error amplifier 37 and connected to the power amplifier 2 (18) and the error amplifier 37 A distortion combiner 19 which receives two signals 29 as inputs and outputs two combined signals, and two signals connected to the output divider 15 and the distortion combiner 19 and transmitted through the distortion combiner 19 ( 29) an RF balanced power amplifier circuit by combining the output signal 33 combined with the 32 and the output signal 34 of the output combiner 15 A distortion signal canceling circuit (102) comprising a combined 90 ° hybrid (20) for outputting a synthesized signal having a maximum cancellation of the distortion signal to an output (35) of (100); A balanced amplifier circuit comprising an input divider 2 (13), a power amplifier 1 (14), an output divider (15), a power amplifier (2) 18, a distortion combiner (19), and a coupling 90 ° hybrid (20). It is characterized by providing an RF balanced power amplifier circuit 100, including 103.

또한 본 발명의 선형 RF 평형 전력 증폭기는, In addition, the linear RF balanced power amplifier of the present invention,

RF 입력신호(21)를 받아서 두 경로로 신호(22)(23)를 분배하여 후단의 주신호 제거기(12) 및 입력 분배기2(13)로 전달하는 입력 분배기1(10)와, 상기 입력 분배기1(10)의 후단에 연결되며 상기 입력 분배기1(10)로부터 전달된 입력신호(22)와 후단의 출력 분배기(15)에서 추출된 신호(27)를 합성하여 주신호가 상쇄된 왜곡신호를 출력하는 주신호 제거기(12)와, 상기 입력 분배기1(10)의 후단에 연결되며 상기 입력 분배기1(10)로부터 추출된 입력신호(23)의 위상과 진폭을 조절하여 출력하는 입력 위상/진폭 조절회로(11)와, 상기 입력 위상/진폭 조절회로(11)의 후단에 연결되며 두 출력을 통하여 후단의 전력 증폭기1(14) 및 전력 증폭기2(18)로 신호(25)(30)를 전달하는 입력 분배기2(13)와, 상기 입력 분배기2(13)의 일측 출력에 연결되며 입력 분배기2(13)의 일측 출력으로 분배되는 신호(25)의 위상과 진폭을 조절하는 위상/진폭 조절기(38), 상기 위상/진폭 조절기(38)의 후단에 연결되며 상기 위상/진폭 조절기(38)에 의해 위상과 진폭이 조절된 신호를 증폭하는 전력 증폭기1(14)과, 상기 전력 증폭기1(14)에 의해 증폭된 신호(26)를 추출하여 상기 주신호 제거기(12)로 출력시키는 출력 분배기(15)를 포함하는 주신호제거회로(201)와; 상기 주신호 제거기(12)와 입력 분배기2(13)와 위상/진폭 조절기(38)와 전력 증폭기1(14)과 출력분배기(15)를 포함하며, 상기 주신호 제거기(12)의 후단에 연결되며 상기 주신호 제거기(12)로부터 입력된 왜곡신호(28)의 위상과 진폭을 조절하는 왜곡 위상/진폭 조절회로(16)와, 상기 왜곡 위상/진폭 조절회로(16)의 후단에 연결되며 상기 왜곡 위상/진폭 조절회로(16)로부터 입력된 왜곡신호를 증폭하는 오차 증폭기(37)와, 상기 입력 분배기2(13)의 타측 출력에 연결되며 상기 입력 분배기2(13)에서 분배된 신호(30)의 위상과 진폭을 조절하는 위상/진폭 조절기(17)와, 상기 위상/진폭 조절기(17)의 후단에 연결되며 상기 위상/진폭 조절기(17)의 출력신호(31)를 증폭하는 전력 증폭기2(18)와, 상기 전력 증폭기2(18) 및 오차 증폭기(37)에 연결되며 상기 전력 증폭기2(18)에 의해 증폭된 신호(32)와 상기 오차 증폭기(37)에 의해 증폭된 왜곡신호(29)를 입력으로 받아 결합된 두 신호를 출력하는 왜곡 결합기(19)와, 상기 출력 분배기(15) 및 왜곡 결합기(19)에 연결되며 상기 왜곡 결합기(19)를 통해 전달되는 두 신호(29)(32)가 결합된 출력신호(33)와 상기 출력 결합기(15)의 출력 신호(34)를 합성하여 RF 평형 전력 증폭기 회로(200)의 출력(35)으로 왜곡신호의 상쇄가 최대로 이루어진 합성된 신호를 출력하는 결합 90° 하이브리드(20)를 포함하는 왜곡신호제거회로(202)와, 상기 입력 분배기2(13)와 위상/진폭 조절기((38)(17)와 전력 증폭기1(14)과 출력 분배기(15)와 전력 증폭기 2(18)와, 왜곡 결합기(19)와, 결합 90° 하이브리드(20)를 포함하는 평형증폭회로(203)를 포함하여서 이루어지는 RF 평형 전력 증폭기 회로(200)를 제공함을 특징으로 한다.An input divider 1 (10) which receives the RF input signal 21 and distributes the signals 22 and 23 in two paths and transmits the signals 22 and 23 to the main signal remover 12 and the input divider 2 13 at the rear stage, and the input divider. It is connected to the rear end of 1 (10) and synthesizes the input signal 22 transmitted from the input divider 1 (10) and the signal 27 extracted from the output divider 15 of the rear stage to output a distortion signal from which the main signal is canceled. An input phase / amplitude control connected to a main signal remover 12 and a rear end of the input divider 1 (10) and outputting by adjusting a phase and an amplitude of the input signal 23 extracted from the input divider 1 (10). Connected to the circuit 11 and the rear end of the input phase / amplitude control circuit 11 and transmits signals 25 and 30 to the power amplifier 1 14 and the power amplifier 2 18 at the rear stage through two outputs. Is connected to an input distributor 2 (13) and one output of the input distributor 2 (13) and is distributed to one output of the input distributor 2 (13). A phase / amplitude controller 38 for adjusting the phase and amplitude of the signal 25 and a rear end of the phase / amplitude controller 38 and having a phase and amplitude controlled signal by the phase / amplitude controller 38. A main signal elimination circuit comprising an amplifying power amplifier 1 (14) and an output divider (15) for extracting the signal 26 amplified by the power amplifier 1 (14) and outputting it to the main signal eliminator (12) 201; The main signal remover 12, an input divider 2 (13), a phase / amplifier (38), a power amplifier (1) 14, and an output divider (15), connected to a rear end of the main signal remover (12). And a distortion phase / amplitude control circuit 16 for adjusting a phase and an amplitude of the distortion signal 28 input from the main signal remover 12 and a rear end of the distortion phase / amplitude control circuit 16. An error amplifier 37 for amplifying the distortion signal input from the distortion phase / amplitude control circuit 16, and a signal 30 connected to the other output of the input divider 2 13 and distributed in the input divider 2 13; A power amplifier 2 connected to a phase / amplitude controller 17 for adjusting the phase and amplitude of the power amplifier and a rear end of the phase / amplitude controller 17, and amplifying the output signal 31 of the phase / amplitude controller 17; (18) and connected to the power amplifier 2 (18) and the error amplifier (37) and increased by the power amplifier 2 (18). A distortion combiner 19 for receiving the combined signal 32 and the distortion signal 29 amplified by the error amplifier 37 as an input and outputting the combined two signals, and the output divider 15 and the distortion combiner 19 RF balanced power amplifier by combining the output signal 33 of the output combiner 15 and the output signal 33 coupled to the two signals 29 and 32 transmitted through the distortion combiner 19 The input divider 2 (13) and the distortion divider circuit 202 including a combined 90 ° hybrid 20 for outputting a synthesized signal having a maximum cancellation of the distortion signal to the output 35 of the circuit 200. And phase / amplitude regulators (38) (17), power amplifier 1 (14), output divider (15), power amplifier 2 (18), distortion combiner (19), and combined 90 ° hybrid (20). An RF balanced power amplifier circuit 200 comprising a balanced amplifier circuit 203 is characterized in that it provides.

또한 본 발명의 선형 RF 평형 전력 증폭기는,In addition, the linear RF balanced power amplifier of the present invention,

입력 분배기2(13)와 전력 증폭기1(14) 사이에 설치된 위상/진폭 조절기(38)가 생략된 RF 평형 전력 증폭기 회로(300)를 구성할 수도 있다.It is also possible to construct an RF balanced power amplifier circuit 300 in which the phase / amplitude regulator 38 provided between the input divider 2 13 and the power amplifier 1 14 is omitted.

입력 분배기1(10)에서 분기된 입력신호(22) 및 출력 결합기(15)에서 추출된 신호(27)의 군지연 시간 정합을 위해 입력 분배기1(10)의 출력과 주신호 제거기(12)의 입력측 사이에 군지연 회로(41)를 설치한 주신호제거회로(401)를 구성함으로써 주신호 제거기(12)에서의 주신호 제거 가능대역을 보다 넓일 수 있는 RF 평형 전력 증폭기 회로(400)를 제공함을 특징으로 한다. In order to match the group delay time of the input signal 22 branched from the input divider 1 (10) and the signal 27 extracted from the output combiner 15, the output of the input divider 1 (10) and the main signal canceller (12) By providing a main signal removing circuit 401 having a group delay circuit 41 provided between the input sides, the RF balanced power amplifier circuit 400 which can widen the main signal removing possible band in the main signal removing circuit 12 is provided. It is characterized by.

왜곡결합기(19)의 두 입력신호인 주신호가 제거된 왜곡신호(29)와 전력증폭기2(18)의 출력신호 사이의 군지연 시간 정합을 위하여 출력 분배기(15)와 결합 90° 하이브리드(20)사이에 저손실 군지연 회로(51)를 설치함과 동시에 입력 분배기2(13)의 출력(30)과 위상/진폭 조절기(17) 사이에 군지연 회로(61)를 설치한 왜곡신호제거회로(502) 및 평형증폭회로(503)를 구성함으로써 출력(35)으로 왜곡신호의 상쇄가 최대로 이루어진 원하는 선형성의 증폭신호를 얻을 수 있는 RF 평형 전력 증폭기 회로(500)를 제공함을 특징으로 한다.90 ° hybrid 20 combined with output divider 15 for group delay time matching between the distortion signal 29 of the two input signals of the distortion combiner 19 and the output signal of power amplifier 2 18. Distortion signal removal circuit 502 having a low loss group delay circuit 51 provided therebetween and a group delay circuit 61 provided between the output 30 of input divider 2 13 and the phase / amplitude controller 17. And the balanced amplifier circuit 503, the RF balanced power amplifier circuit 500 can obtain the desired linearly amplified signal having the maximum cancellation of the distortion signal to the output 35.

또한 본 발명의 다른 용례로써, In addition, as another application of the present invention,

RF 입력신호(121)를 받아서 두 경로로 신호(122)(123)를 분배하여 후단의 주신호 제거기(112) 및 입력 분배기2(113)로 전달하는 입력 분배기1(110)과, 상기 입력 분배기1(110)의 후단에 연결되며 상기 입력 분배기1(110)로부터 전달된 입력신호(122)와 후단의 출력 분배기(115)에서 추출된 신호(127)를 합성하여 주신호가 상쇄된 왜곡신호를 출력하는 주신호 제거기(112)와, 상기 입력 분배기1(110)의 후단에 연결되며 상기 입력 분배기1(110)로부터 추출된 입력신호(123)를 전달받아 두 출력을 통하여 후단의 전력 증폭기1(114) 및 전력 증폭기2(118)로 신호(125)(130)를 전달하는 입력 분배기2(113)와, 상기 입력 분배기2(113)의 일측 출력에 연결되며 상기 입력 분배기2(113)에서 분배된 신호(125)를 증폭하는 전력 증폭기1(114)과, 상기 전력 증폭기1(114)에 의해 증폭된 신호(126)를 추출하여 상기 주신호 제거기(112)로 출력시키는 출력 분배기(115)를 포함하는 주신호제거회로(601)와; 상기 입력 분배기2(113)와 전력 증폭기1(114)와 출력 분배기(115)를 포함하며, 상기 입력 분배기2(113)의 타측 출력에 연결되며 상기 입력 분배기2(113)에서 분배된 신호(130)를 증폭하는 전력 증폭기2(118)와, 상기 출력 분배기(115) 및 전력 증폭기2(118)에 연결되며 상기 전력 증폭기(118)를 통해 전달되는 증폭된 신호(132) 및 상기 출력 분배기(115)를 통해 전달되는 증폭된 신호(134)를 결합하여 후단의 왜곡 결합기(119)로 결합된 합성신호(135)를 출력하는 결합 90° 하이브리드(20)를 포함하는 평형증폭회로(603)와; 상기 주신호 제거기(112)와 입력 분배기2(113)와 전력 증폭기1, 2(114)(118)와 출력 분배기(115)와 결합 90° 하이브리드(120)를 포함하 며, 상기 주신호 제거기(112)의 후단에 연결되며 상기 주신호 제거기(112)로부터 입력된 왜곡신호(128)를 증폭하는 오차 증폭기(137)와, 상기 결합 90° 하이브리드(120) 및 오차 증폭기(37)에 연결되며 상기 결합 90° 하이브리드(120)로부터 전달되는 결합된 합성신호(135) 및 상기 오차 증폭기(137)로부터 전달되는 증폭된 왜곡신호(129)를 입력으로 받아서 그의 출력(138)으로 왜곡신호의 상쇄가 최대로 이루어진 합성된 신호를 출력하는 왜곡 결합기(119)를 포함하는 왜곡신호제거회로(602)를 포함하여서 이루어진 .RF 평형 전력 증폭기 회로(600)를 제공함을 특징으로 한다.An input divider 1 (110) receiving the RF input signal 121 and distributing the signals 122 and 123 in two paths, and transferring the signals 122 and 123 to the main signal remover 112 and the input divider 2 113 at the rear stage; It is connected to the rear end of the first (110) and combines the input signal 122 transmitted from the input divider 1 (110) and the signal 127 extracted from the output divider 115 of the rear stage to output a distortion signal canceled the main signal The main signal eliminator 112 and the rear end of the input divider 1 110 receive the input signal 123 extracted from the input divider 1 110 and receive the power amplifier 1 114 through the two outputs. And an input divider 2 113 which transmits signals 125 and 130 to the power amplifier 2 118, and is connected to an output of one side of the input divider 2 113 and distributed in the input divider 2 113. The power amplifier 1 114 amplifies the signal 125 and the signal 126 amplified by the power amplifier 1 114 is extracted. A main signal removing circuit 601 including an output divider 115 for outputting to the main signal removing unit 112; A signal 130 including the input divider 2 113, a power amplifier 1 114, and an output divider 115 and connected to the other output of the input divider 2 113 and distributed at the input divider 2 113. Power amplifier 2 118, amplified signal 132 and output divider 115 connected to the output divider 115 and power amplifier 2 118 and transmitted through the power amplifier 118. A balanced amplifier circuit 603 including a combined 90 ° hybrid 20 for combining the amplified signal 134 transmitted through the output signal 134 and outputting the combined signal 135 coupled to the distortion combiner 119 of the rear stage; The main signal canceller 112, an input divider 2 113, a power amplifier 1, 2 114, 118, and an output divider 115, and a 90 ° hybrid 120; An error amplifier 137 connected to a rear end of the main signal canceller 112 and amplifying the distortion signal 128 inputted from the main signal canceller 112, and coupled to the combined 90 ° hybrid 120 and the error amplifier 37. The combined composite signal 135 transmitted from the combined 90 ° hybrid 120 and the amplified distortion signal 129 transmitted from the error amplifier 137 are inputted to the output 138 thereof, and the cancellation of the distortion signal is maximized. It provides a .RF balanced power amplifier circuit 600 comprising a distortion signal cancellation circuit 602 including a distortion combiner 119 for outputting a synthesized signal consisting of.

이하, 본 발명을 첨부된 예시 도면을 참조하여 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in more detail.

도 1은 RF 평형 전력 증폭기 회로(100)의 최종 출력에서 발생하는 왜곡을 감소시키기 위하여 전력 증폭기1(14)에서 발생하는 왜곡신호를 추출하여 활용함으로써 출력 효율을 개선시킨 선형 RF 평형 전력 증폭기의 기본이 되는 회로를 예시한 블록도이다. 도 2 내지 도 8은 본 발명의 기본 회로를 응용한 여러 형태의 다른 실시예를 예시한 회로 블록도이고, 도 9는 본 발명에 따른 선형 RF 평형 증폭기 회로의 비교실험결과 그래프이다.FIG. 1 illustrates the basics of a linear RF balanced power amplifier which improves output efficiency by extracting and using a distortion signal generated by power amplifier 1 14 to reduce distortion occurring at the final output of the RF balanced power amplifier circuit 100. It is a block diagram which illustrates the circuit which becomes. 2 to 8 are circuit block diagrams illustrating another embodiment of various forms using the basic circuit of the present invention, and FIG. 9 is a graph of a comparative experiment result of a linear RF balanced amplifier circuit according to the present invention.

도시한 바와 같이 본 발명의 선형 RF 평형 전력 증폭기는, As shown the linear RF balanced power amplifier of the present invention,

RF 입력신호(21)에서 주신호를 제거하는 주신호제거회로(101)와, RF 입력신호(21)를 증폭하는 평형증폭회로(103)와, 출력분배기(15)에서 추출한 왜곡신호를 활용하여 평형증폭회로(103)의 출력에서 발생하는 왜곡성분을 감소시켜 주는 왜곡신호제거회로(102)의 기본 구성을 갖는 RF 평형 전력 증폭기 회로(100) 및 이의 응 용 회로인 RF 평형전력 증폭기 회로(200)(300)(400)(500)로도 구성할 수 있다.By using the main signal removal circuit 101 for removing the main signal from the RF input signal 21, the balanced amplifier circuit 103 for amplifying the RF input signal 21, and the distortion signal extracted from the output divider 15 An RF balanced power amplifier circuit 100 having a basic configuration of a distortion signal removing circuit 102 that reduces distortion components generated at the output of the balanced amplifier circuit 103 and an RF balanced power amplifier circuit 200 that is an application circuit thereof. It may also be configured as (300) (400) (500).

상기 RF 평형 전력 증폭기 회로(100)를 구성하는 주신호제거회로(101)는, The main signal removing circuit 101 constituting the RF balanced power amplifier circuit 100,

RF 입력신호(21)를 받아서 두 경로로 입력신호(22)(23)를 분배하여 후단의 주신호 제거기(12) 및 입력 분배기2(13)로 신호를 분배하여 전달하는 입력 분배기1(10)를 구비하며, 상기 입력 분배기1(10)의 후단에는 주신호 제거기(12)와 입력 분배기2(13)가 연결 구비되는데, 상기 주신호 제거기(12)는 상기 입력 분배기1(10)로부터 전달된 입력신호(22)와 후단의 출력 분배기(15)에서 추출된 신호(27)를 합성하여 주신호가 상쇄된 왜곡신호를 만들어 낸다. 그리고 상기 입력분배기2(13)는 상기 입력 분배기1(10)로부터 추출된 입력신호(23)를 전달받아 그의 두 출력을 통하여 후단의 전력 증폭기1(14) 및 전력 증폭기2(18)로 증폭된 신호(25)(30)를 출력한다. 상기 입력 분배기2(13)의 두 출력에는 전력 증폭기1(14)과 전력 증폭기(18)이 연결되는데, 상기 입력 분배기2(13)의 일측 출력에 연결된 전력 증폭기1(14)은 상기 입력 분배기2(13)에서 분배된 신호(25)를 증폭하여 후단에 연결된 출력 분배기(15)로 증폭된 신호(26)를 전달하며, 상기 입력 분배기2(13)의 타측 출력에 연결되는 전력 증폭기2(18)는 상기 입력 분배기2(13)에서 분배 출력된 신호(30)를 증폭하여 후단에 연결된 왜곡 결합기(19)로 증폭된 신호(32)를 전달한다. An input divider 1 (10) which receives the RF input signal 21 and distributes the input signals 22 and 23 through two paths to distribute the signal to the main signal remover 12 and the input divider 2 (13) at the rear stage. And a main signal remover 12 and an input divider 2 (13) are connected to a rear end of the input divider 1 (10), and the main signal remover 12 is transferred from the input divider 1 (10). The input signal 22 and the signal 27 extracted from the output divider 15 of the rear stage are synthesized to produce a distortion signal in which the main signal is canceled. The input divider 2 (13) receives the input signal 23 extracted from the input divider 1 (10) and is amplified by the power amplifier 1 (14) and the power amplifier 2 (18) at a later stage through two outputs thereof. Signals 25 and 30 are output. Power amplifier 1 14 and a power amplifier 18 are connected to two outputs of the input divider 2 13, and a power amplifier 1 14 connected to one output of the input divider 2 13 is the input divider 2. Power amplifier 2 (18), which amplifies the signal 25 distributed at (13) and transmits the amplified signal 26 to an output divider 15 connected to the rear stage, and is connected to the other output of the input divider 2 (13). ) Amplifies the signal 30 output from the input divider 2 13 and transfers the amplified signal 32 to the distortion combiner 19 connected to the rear stage.

상기 RF 평형 전력 증폭기 회로(100)를 구성하는 평형증폭회로(103)는, The balanced amplifier circuit 103 constituting the RF balanced power amplifier circuit 100,

상기 주신호제거회로(101)을 구성하는 입력 분배기2(13)와 전력 증폭기1(14)과 출력 결합기(15)를 포함한다. 그리고 상기 입력 분배기2(13)의 타측 출력에 연결되는 전력 증폭기2(18)를 구비한다. 상기 전력 증폭기2(18)는 상기 입력 분배기 2(13)에서 분배된 신호(30)를 증폭하여 후단에 연결된 왜곡 결합기(19)로 증폭된 신호(32)를 전달한다. 그리고 상기 전력 증폭기2(18) 및 오차 증폭기(37)에 연결되는 왜곡 결합기(19)를 구비한다. 상기 왜곡 결합기(19)는 상기 전력 증폭기2(18)를 통해 전달되는 증폭된 신호(32)와 상기 오차 증폭기(37)를 통해 전달되는 증폭된 왜곡신호(29)를 입력으로 받아서 그의 출력으로 결합된 신호(33)를 출력한다. 그리고 상기 출력 분배기(15) 및 왜곡 결합기(19)에 연결되는 결합 90° 하이브리드(20)를 구비하는데, 상기 결합 90° 하이브리드(20)는 상기 왜곡 결합기(19)를 통해 전달되는 두 신호(29)(32)가 결합된 신호(33)와 상기 출력 결합기(15)를 통해 전달되는 증폭된 신호(34)를 합성한다.And an input divider 2 (13), a power amplifier 1 (14) and an output combiner (15) constituting the main signal removing circuit (101). And a power amplifier 2 (18) connected to the output of the other side of the input divider (2). The power amplifier 2 18 amplifies the signal 30 distributed by the input divider 2 13 and transmits the amplified signal 32 to the distortion combiner 19 connected to the rear stage. And a distortion combiner 19 connected to the power amplifier 2 18 and the error amplifier 37. The distortion combiner 19 receives an amplified signal 32 transmitted through the power amplifier 2 18 and an amplified distortion signal 29 transmitted through the error amplifier 37 as inputs, and combines them into an output thereof. The signal 33 is output. And a coupling 90 ° hybrid 20 that is connected to the output divider 15 and the distortion combiner 19, wherein the coupling 90 ° hybrid 20 has two signals 29 transmitted through the distortion combiner 19. 32 synthesizes the combined signal 33 and the amplified signal 34 transmitted through the output combiner 15.

상기 RF 평형 전력 증폭기 회로(100)를 구성하는 왜곡신호제거회로(102)는,The distortion signal removing circuit 102 constituting the RF balanced power amplifier circuit 100,

상기 주신호제거회로(101)를 구성하는 입력 분배기2(13)와 전력 증폭기1(14)과 출력 분배기(15)와 주신호 제거기(12)를 포함한다. 그리고 상기 평형증폭회로(103)를 구성하는 입력 분배기2(13)와 전력 증폭기1(14)과 출력 분배기(15)와 전력 증폭기2(18)와 왜곡 결합기(19)와 결합 90° 하이브리드(20)를 포함한다. 그리고 상기 주신호 제거기(12)와 왜곡 결합기(19)의 사이에 설치되는 오차 증폭기(37)를 포함하여 이루어진다. 상기 오차 증폭기(37)에서는 상기 주신호 제거기(12)로부터 전달되는 주신호가 제거된 왜곡신호(28)를 증폭하여 증폭된 신호(29)를 그의 출력에 연결된 왜곡 결합기(19)로 전달한다. 상기 왜곡 결합기(19)에서는 입력된 두 신호(29)(32)를 결합해서 결합된 신호(33)를 그의 출력에 연결된 결합 90° 하이브리드(20)로 전달한다. 상기 결합 90° 하이브리드(20)에서는 상기 왜곡 결합기(19) 를 통하여 전달된 신호(33)와 상기 출력 분배기(15)를 통하여 전달되는 신호(34)를 결합 합성하여 출력한다. 따라서 RF 평형 전력 증폭기 회로(100)의 최종 출력(35)에는 왜곡신호의 상쇄가 최대로 이루어진 원하는 선형성의 RF 증폭신호가 출력된다. And an input divider 2 (13), a power amplifier 1 (14), an output divider (15), and a main signal remover (12) constituting the main signal removal circuit (101). And a 90 ° hybrid 20 coupled with an input divider 2 13, a power amplifier 1 14, an output divider 15, a power amplifier 2 18, and a distortion combiner 19 constituting the balanced amplifier circuit 103. ). And an error amplifier 37 provided between the main signal remover 12 and the distortion combiner 19. The error amplifier 37 amplifies the distortion signal 28 from which the main signal from the main signal remover 12 is removed, and transfers the amplified signal 29 to the distortion combiner 19 connected to the output thereof. The distortion combiner 19 combines the two input signals 29 and 32 to deliver the combined signal 33 to the coupled 90 ° hybrid 20 connected to its output. The combined 90 ° hybrid 20 combines and outputs the signal 33 transmitted through the distortion combiner 19 and the signal 34 transmitted through the output divider 15. Therefore, the RF output signal of the desired linearity in which the cancellation of the distortion signal is maximized is output to the final output 35 of the RF balanced power amplifier circuit 100.

여기서 본 발명의 선형 RF 평형 전력 증폭기는 이득 및 효율을 높이기 위한 여러 형태의 변형된 회로를 구성할 수 있는데, 도 2 및 도 3의 예시와 같이 위상/진폭 조절회로를 적용하여 이득과 효율이 개선된 선형 RF 평형 전력 증폭기를 구현할 수 있다.Here, the linear RF balanced power amplifier of the present invention can configure various types of modified circuits for increasing gain and efficiency, and the gain and efficiency are improved by applying a phase / amplitude control circuit as shown in FIGS. 2 and 3. Linear RF balanced power amplifier can be implemented.

도시한 바와 같이 입력 분배기1(10)과 입력 분배기2(13)의 사이에 입력 위상/진폭 조절회로(11)를 추가하는 경우는 상기 입력 분배기1(10)에서 추출된 입력신호(23)의 위상과 진폭을 조절할 수 있으므로 그로 인해 주신호 제거기(12)에서의 주신호 제거 효율을 높일 수 있고, 또한 RF 평형 전력 증폭기 회로의 최종 출력 효율을 높일 수 있다. As shown in the drawing, when the input phase / amplitude adjusting circuit 11 is added between the input divider 1 (10) and the input divider 2 (13), the input signal 23 of the input divider 1 (10) is extracted. The phase and amplitude can be adjusted, thereby increasing the main signal rejection efficiency in the main signal canceller 12 and also increasing the final output efficiency of the RF balanced power amplifier circuit.

바람직하게는 도 2의 예시와 같이 입력 분배기1(10)과 입력 분배기2(13)의 사이에 입력 위상/진폭 조절회로(11)를 설치함과 동시에 주신호 제거기(12)와 오차 증폭기(37) 사이에 위상/진폭 조절회로(16)를 설치하고, 전력 증폭기1(14)과 전력 증폭기2(18)의 각 입력단에 위상/진폭 조절기((38)(17)를 설치하여 RF 평형 전력 증폭기 회로(200)를 구성하거나, 또는 도 3의 예시와 같이 입력 분배기1(10)과 입력 분배기2(13)의 사이에 입력 위상/진폭 조절회로(11)를 설치함과 동시에 주신호 제거기(12)와 오차 증폭기(37) 사이에 위상/진폭 조절회로(16)를 설치하고, 전력 증폭기2(18)의 입력단에만 위상/진폭 조절기(17)를 설치함으로써 RF 평형 전력 증폭기 회로(300)를 구성함으로써, 최종 출력단(35)에서 왜곡 신호가 최대한 상쇄된 원하는 신호를 얻도록 회로를 구성할 수 있다.Preferably, as shown in FIG. 2, an input phase / amplitude control circuit 11 is provided between the input divider 1 10 and the input divider 2 13, and at the same time, the main signal remover 12 and the error amplifier 37 are provided. Phase / amplitude control circuit 16 is installed between the power amplifier 1 (14) and power amplifier 2 (18), and phase / amplitude regulators (38, 17) are provided at each input terminal of the power amplifier 1 (14). 3 or the main signal canceller 12 while installing the input phase / amplitude adjusting circuit 11 between the input divider 1 (10) and the input divider 2 (13) as shown in FIG. RF balanced power amplifier circuit 300 is formed by providing a phase / amplitude control circuit 16 between the amplifier and the error amplifier 37 and installing the phase / amplitude controller 17 only at the input terminal of the power amplifier 2 18. Thus, the circuit can be configured to obtain a desired signal in which the distortion signal is canceled out as much as possible at the final output terminal 35.

이득과 효율이 개선된 본 발명의 선형 RF 평형 전력 증폭기를 도 2를 참조하여 상세히 설명한다. The linear RF balanced power amplifier of the present invention having improved gain and efficiency will be described in detail with reference to FIG.

도 1 도시의 RF 평형 전력 증폭기 회로(100) 구성 중, 입력 분배기2(13)의 앞단에 입력 위상/진폭 조절회로(11)를 설치하고, 오차 증폭기(37)의 앞단에 왜곡 위상/진폭 조절회로(16)를 설치하며, 두 전력 증폭기1, 2(14)(18)의 각 앞단에 위상/진폭 조절기(38)(17)을 각각 설치하여서 이득과 효율이 개선되도록 RF 평형 전력 증폭기 회로(200)를 구성한다. 동 RF 평형 전력 증폭기 회로(200)는 주신호제거회로(201)와 왜곡신호제거회로(202)와 평형증폭회로(203)로 구성된다. In the RF balanced power amplifier circuit 100 shown in FIG. 1, the input phase / amplitude adjusting circuit 11 is provided at the front end of the input divider 2 13, and the distortion phase / amplitude adjustment is provided at the front end of the error amplifier 37. Circuit 16, and each of the two power amplifiers 1, 2 (14) and 18 at the front end of each of the phase / amplitude regulators 38 and 17 to improve the gain and efficiency of the RF balanced power amplifier circuit ( 200). The RF balanced power amplifier circuit 200 includes a main signal removing circuit 201, a distortion signal removing circuit 202, and a balanced amplifier circuit 203.

동 RF 평형 전력 증폭기 회로(200)를 구성하는 상기 주신호 제거회로(201)는, The main signal removing circuit 201 constituting the same RF balanced power amplifier circuit 200,

입력 분배기1(10)과 주신호 제거기(12)와 RF 입력신호(21)를 받아서 두 경로로 신호(22)(23)를 분배하여 후단의 주신호 제거기(12) 및 입력 분배기2(13)로 신호를 전달하는 입력 분배기1(10)를 구비하며, 그리고 상기 입력 분배기1(10)의 후단에 연결되며 상기 입력 분배기1(10)로부터 전달된 입력신호(22)와 후단의 출력 분배기(15)에서 추출된 신호(27)를 합성하여 주신호가 상쇄된 왜곡신호를 출력하는 주신호 제거기(12)를 구비한다. 그리고 상기 입력 분배기1(10)의 후단에 연결되며 상기 입력 분배기1(10)로부터 추출된 입력신호(23)의 위상과 진폭을 조절하여 출력 하는 입력 위상/진폭 조절회로(11)를 구비하며, 상기 입력 위상/진폭 조절회로(11)의 후단에 연결되며 두 출력을 통하여 후단의 전력 증폭기1(14) 및 전력 증폭기2(18)로 신호(25)(30)를 전달하는 입력 분배기2(13)를 구비한다. 그리고 상기 입력 분배기2(13)의 일측 출력에 연결되며 입력 분배기2(13)의 일측 출력으로 출력되는 신호(25)의 위상과 진폭을 조절하는 위상/진폭 조절기(38)를 구비하며, 상기 위상/진폭 조절기(38)의 후단에 연결되며 상기 위상/진폭 조절기(38)에 의해 위상과 진폭이 조절된 신호를 증폭하는 전력 증폭기1(14)를 구비한다. 그리고 상기 전력 증폭기1(14)에 의해 증폭된 신호(26)를 추출하여 상기 주신호 제거기(12)로 출력시키는 출력 분배기(15)를 포함한다.It receives the input divider 1 (10), the main signal canceller 12, and the RF input signal 21, and distributes the signals 22 and 23 through two paths so that the main signal remover 12 and the input divider 2 (13) at the rear end. An input divider 1 (10) for transmitting a signal to the input divider 1 (10) and connected to a rear end of the input divider 1 (10) and an output divider (15) transmitted from the input divider 1 (10). And a main signal remover 12 for synthesizing the signal 27 extracted from the N-th output signal and outputting the distortion signal from which the main signal is cancelled. And an input phase / amplitude control circuit 11 connected to a rear end of the input divider 1 (10) to adjust and output a phase and an amplitude of the input signal 23 extracted from the input divider 1 (10), An input divider 2 (13) which is connected to the rear end of the input phase / amplitude control circuit 11 and transmits signals 25 and 30 to the power amplifier 1 14 and the power amplifier 2 18 at the rear stage through two outputs. ). And a phase / amplitude adjuster 38 connected to one output of the input divider 2 13 and adjusting a phase and an amplitude of the signal 25 output to one output of the input divider 2 13, wherein the phase A power amplifier 1 (14) connected to the rear end of the amplitude / amplitude controller (38) and amplifying the signal whose phase and amplitude are adjusted by the phase / amplitude controller (38). And an output divider 15 for extracting the signal 26 amplified by the power amplifier 1 14 and outputting the extracted signal 26 to the main signal remover 12.

동 RF 평형 전력 증폭기 회로(200)를 구성하는 상기 왜곡신호제거회로(202)는,The distortion signal removing circuit 202 constituting the same RF balanced power amplifier circuit 200,

상기 주신호 제거기(12)와 입력 분배기2(13)와 위상/진폭 조절기(38)와 전력 증폭기1(14)과 출력분배기(15)를 포함하며, 상기 주신호 제거기(12)의 후단에 연결되며 상기 주신호 제거기(12)로부터 입력된 왜곡신호(28)의 위상과 진폭을 조절하는 왜곡 위상/진폭 조절회로(16)를 구비한다. 그리고 상기 왜곡 위상/진폭 조절회로(16)의 후단에 연결되며 상기 왜곡 위상/진폭 조절회로(16)로부터 입력된 왜곡신호를 증폭하는 오차 증폭기(37)를 구비한다. 그리고 상기 입력 분배기2(13)의 타측 출력에 연결되며 상기 입력 분배기2(13)에서 분배된 신호(30)의 위상과 진폭을 조절하는 위상/진폭 조절기(17)를 구비하며, 상기 위상/진폭 조절기(17)의 후단에 연결되며 상기 위상/진폭 조절기(17)에 의해 위상과 진폭이 조절된 신호(31)를 증폭 하는 전력 증폭기2(18)를 구비한다. 그리고 상기 전력 증폭기2(18) 및 오차 증폭기(37)에 연결되며 상기 전력 증폭기2(18)에 의해 증폭된 신호(32)와 상기 오차 증폭기(37)에 의해 증폭된 왜곡신호(29)를 입력으로 받아 두 신호(29)(32)를 결합하여 그의 출력으로 결합된 신호(33)를 출력하는 왜곡 결합기(19)를 구비하며, 상기 출력 분배기(15) 및 왜곡 결합기(19)에 연결되며 상기 왜곡 결합기(19)를 통해 전달되는 신호(33)와 상기 출력 결합기(15)를 통해 전달되는 신호(34)를 합성하여 그의 출력(35)으로 왜곡신호의 상쇄가 최대로 이루어진 합성된 신호를 출력하는 결합 90° 하이브리드(20)를 구비한다.The main signal remover 12, an input divider 2 (13), a phase / amplifier (38), a power amplifier (1) 14, and an output divider (15), connected to a rear end of the main signal remover (12). And a distortion phase / amplitude control circuit 16 for adjusting the phase and amplitude of the distortion signal 28 inputted from the main signal remover 12. And an error amplifier 37 connected to the rear end of the distortion phase / amplitude control circuit 16 and amplifying the distortion signal input from the distortion phase / amplitude control circuit 16. And a phase / amplitude controller 17 connected to the other output of the input divider 2 (13) and adjusting the phase and amplitude of the signal 30 distributed in the input divider 2 (13). And a power amplifier 2 18 connected to the rear end of the controller 17 and amplifying the signal 31 whose phase and amplitude are adjusted by the phase / amplitude controller 17. The signal 32 amplified by the power amplifier 2 18 and the amplified signal 29 amplified by the error amplifier 37 are input to the power amplifier 2 18 and the error amplifier 37. And a distortion combiner 19 which combines the two signals 29 and 32 and outputs the combined signal 33 to its output, which is connected to the output divider 15 and the distortion combiner 19, and Synthesize the signal 33 transmitted through the distortion combiner 19 and the signal 34 transmitted through the output combiner 15 and output the synthesized signal having the maximum cancellation of the distortion signal to the output 35 thereof. It is provided with a coupling 90 ° hybrid 20.

동 RF 평형 전력 증폭기 회로(200)를 구성하는 상기 평형증폭회로(203)는,The balanced amplifier circuit 203 constituting the same RF balanced power amplifier circuit 200,

상기 입력 분배기2(13)와 위상/진폭 조절기((38)(17)와 전력 증폭기1(14)과 출력 분배기(15)와 전력증폭기2(18)와, 왜곡 결합기(19)와, 결합 90° 하이브리드(20)를 포함한다.The input divider 2 (13) and phase / amplifier (38) (17), power amplifier 1 (14), output divider (15), power amplifier (2) 18, distortion combiner (19), combined 90 ° 20 hybrid.

한편, 본 발명의 선형 RF 평형 전력증폭기 회로에는 도 4 내지 도 5의 예시와 같이 신호의 군지연 시간 정합을 위해 군지연 회로 등을 추가 설치할 수 있다. Meanwhile, in the linear RF balanced power amplifier circuit of the present invention, a group delay circuit or the like may be additionally installed to match the group delay time of the signal as illustrated in FIGS. 4 to 5.

즉, 도 4의 선형 RF 평형 전력 증폭기 회로(400) 예시와 같이 입력 분배기1(10)의 출력과 주신호 제거기(12)의 입력측 사이에 군지연 회로(41)를 설치할 수 있다. 그러면 입력 분배기1(10)에서 분기되는 입력신호(22) 및 출력 분배기(15)에서 추출되는 신호(27)의 군지연 시간 정합을 통하여 주신호 제거 가능대역을 보다 넓힐 수 있다. That is, as shown in the linear RF balanced power amplifier circuit 400 of FIG. 4, a group delay circuit 41 may be provided between the output of the input divider 1 10 and the input side of the main signal remover 12. Then, through the group delay time matching of the input signal 22 branched from the input divider 1 (10) and the signal 27 extracted from the output divider 15, the main signal removing possible band can be widened.

또한 도 5의 선형 RF 평형 전력 증폭기 회로(500) 예시와 같이 출력 분배 기(15)의 출력과 결합 90° 하이브리드(20)의 입력 사이에 저손실 군지연 회로(51)를 설치함과 동시에 입력 분배기2(13)와 전력증폭기2(18) 사이에 군지연 회로(61)를 설치하면, 왜곡 결합기(19)의 두 입력신호인 주신호가 제거된 왜곡신호(29)와 전력 증폭기2(18)의 출력신호 사이의 지연시간을 정합을 통하여 왜곡성분 제거 가능대역을 보다 넓힐 수 있다.In addition, as shown in the linear RF balanced power amplifier circuit 500 of FIG. 5, a low-loss group delay circuit 51 is installed between the output of the output divider 15 and the input of the coupled 90 ° hybrid 20, and at the same time, the input divider is provided. When the group delay circuit 61 is provided between the 2 (13) and the power amplifier 2 (18), the power amplifier 2 (18) of the distortion signal 29 and the power amplifier 2 (18) from which the main signals, which are the two input signals of the distortion combiner (19), are removed. By matching the delay time between the output signals, the band capable of removing distortion components can be widened.

이와 같은 구성을 이루는 본 발명의 선형 RF 평형 전력 증폭기에 RF 입력신호(21)가 인가되어 최종 출력(35)으로 왜곡성분이 제거된 선형의 증폭된 신호가 출력되는 과정을 도 3 도시의 RF 평형 전력 증폭기 회로(300)를 일예로 설명한다.3 shows a process of outputting a linear amplified signal from which a distortion component is removed to the final output 35 by applying an RF input signal 21 to the linear RF balanced power amplifier of the present invention. The power amplifier circuit 300 will be described as an example.

RF 평형 전력 증폭기 회로(300)에 RF 입력신호(21)가 인가되면, 주신호제거회로(301)를 구성하는 입력 분배기1(10)에 의해서 RF 입력신호(21)는 두 경로로 분기된다. 즉 입력 분배기1(10)에서 추출된 일부 입력신호(23)는 입력 위상/진폭 조절회로(11)로 전달되어 신호의 위상과 진폭이 조절된다. 또한 분기된 나머지 입력신호(22)는 주신호 제거기(12)로 전달된다. When the RF input signal 21 is applied to the RF balanced power amplifier circuit 300, the RF input signal 21 branches into two paths by the input divider 1 10 constituting the main signal removing circuit 301. That is, some input signals 23 extracted from the input divider 1 10 are transferred to the input phase / amplitude adjusting circuit 11 to adjust the phase and amplitude of the signal. The remaining branched input signal 22 is also transmitted to the main signal canceller 12.

상기 입력 위상/진폭 조절회로(11)에서는 인가된 입력신호(23)의 위상과 진폭을 조절하여 조절된 신호(24)를 그의 출력으로 내 보낸다. 이 신호(24)는 상기 입력 위상/진폭 조절회로(11)와 연결된 입력 분배기2(13)로 입력되는데 이 입력 분배기2(13)에서는 두 개의 출력을 통하여 두 신호(25)(30)를 분배 출력한다. 즉 두 개로 신호(25)(30)를 분배하여 각각 후단의 평형 증폭소자인 전력 증폭기1, 2(14)(18)에 전달한다.The input phase / amplitude adjusting circuit 11 adjusts the phase and amplitude of the applied input signal 23 to send the adjusted signal 24 to its output. This signal 24 is input to an input divider 2 (13) connected to the input phase / amplitude control circuit 11, which distributes two signals 25 and 30 through two outputs. Output That is, the signals 25 and 30 are divided into two and transmitted to the power amplifiers 1 and 2 (14) 18 which are the balanced amplifiers of the rear stages, respectively.

예를 들어 도 2～5를 보면, 본 발명의 RF 평형 전력증폭기 회로(200～500)에 는 전력 증폭기1(14)과 전력 증폭기2(18)의 두 평형 증폭소자가 설치되는데, 좀 더 구체적으로는 입력 분배기2(13)는 입력 위상/진폭 조절회로(11)에서 인가되는 위상과 진폭이 조절된 신호(24)를 대칭적으로 분배하고 있음을 알 수 있다. 즉 같은 진폭으로 분배된 신호(25)(30)를 전력 증폭기1(14)과 전력 증폭기2(18)에 전달해 준다. 그런데 여기서 대칭적인 분배 대신에 입력 분배기2(13)에서는 입력 위상/진폭 조절회로(11)의 조절된 신호(24)를 대칭이 아닌 비대칭으로 분배하고 서로 다른 진폭의 신호를 두 전력 증폭기1, 2(14)(18)로 전달할 수도 있을 것이다. For example, referring to FIGS. 2 to 5, two balanced amplifiers of power amplifier 1 (14) and power amplifier 2 (18) are installed in the RF balanced power amplifier circuits 200 to 500 of the present invention. For example, it can be seen that the input divider 2 (13) symmetrically distributes the signal 24 whose phase and amplitude applied from the input phase / amplitude control circuit 11 are adjusted. That is, the signals 25 and 30 distributed with the same amplitude are transmitted to the power amplifier 1 14 and the power amplifier 2 18. However, instead of symmetrical distribution, input divider 2 (13) distributes the adjusted signal 24 of the input phase / amplitude control circuit 11 asymmetrically, not symmetrically, and distributes signals of different amplitudes to the two power amplifiers 1 and 2. (14) (18).

전력 증폭기1(14)에서 증폭된 신호(26)는 출력 분배기(15)를 통해 일부의 신호가 추출되어 주신호 제거기(12)로 전달된다. 이렇게 출력 분배기(15)에 의해 추출된 신호(27)에는 상기 전력 증폭기1(14)에서 증폭되는 과정에서 발생한 많은 왜곡성분을 포함하고 있다. 출력 분배기(15)에서 추출된 신호(27)는 주신호 제거기(12)로 인가되어 입력 분배기1(10)에서 전달된 입력신호(22)와 합성된다. 이때 상기 입력 위상/진폭 조절회로(11)의 조절을 통해 출력 분배기(15)에서 추출되는 신호의 위상과 진폭을 조절할 수 있다. 따라서 주신호 제거기(12)의 출력에는 두 신호(22)(27)의 차이 또는 왜곡성분만 남게 된다. 즉 입력 위상/진폭 조절회로(11)의 조절에 의해 출력 분배기(15)에서 추출되는 신호(27)의 이득과 위상이 입력 분배기1(10)에서 전달된 입력신호(22)와 상쇄적으로 결합하여 주신호 제거기(12)의 출력에는 두 신호(22)(27)의 차이 또는 왜곡성분만 남게 되는 것이다. 이러한 위상/진폭 조절회로를 조절하는 기법을 통해 본 발명에서 제안하는 목적이 여하히 달성될 수 있는 것이다. The signal 26 amplified by the power amplifier 1 14 is extracted through the output divider 15 and a part of the signal is transmitted to the main signal remover 12. The signal 27 extracted by the output divider 15 includes many distortion components generated in the process of being amplified by the power amplifier 1 14. The signal 27 extracted from the output divider 15 is applied to the main signal remover 12 and synthesized with the input signal 22 transmitted from the input divider 1 10. At this time, the phase and amplitude of the signal extracted from the output divider 15 may be adjusted by adjusting the input phase / amplitude control circuit 11. Therefore, only the difference or distortion component of the two signals 22 and 27 remains at the output of the main signal remover 12. That is, the gain and phase of the signal 27 extracted from the output divider 15 by the adjustment of the input phase / amplitude control circuit 11 are combined with the input signal 22 transmitted from the input divider 1 (10). Therefore, only the difference or distortion component of the two signals 22 and 27 remains at the output of the main signal remover 12. Through the technique of adjusting the phase / amplitude control circuit, the object proposed in the present invention can be achieved.

상기 주신호 제거기(12)를 통해 주신호가 제거된 왜곡신호(28)는 이어 설치된 왜곡 위상/진폭 조절회로(16)로 바로 인가된다. 이렇게 RF 평형 전력 증폭기 회로 내부의 이득 분산 정도와, 오차증폭기(37) 및 왜곡 위상/진폭 조절회로(16)의 조절 후 값에 따라 충분히 원하는 크기의 왜곡성분을 만들어 낼 수 있다.The distortion signal 28 from which the main signal has been removed by the main signal remover 12 is directly applied to the distorted phase / amplitude adjusting circuit 16. Thus, it is possible to produce a distortion component having a sufficiently desired size according to the gain dispersion degree in the RF balanced power amplifier circuit and the value after adjustment of the error amplifier 37 and the distortion phase / amplitude control circuit 16.

상기 왜곡 위상/진폭 조절회로(16)의 출력에는 위상과 진폭이 조절된 왜곡신호가 출력되는데, 이 왜곡신호는 그 뒷단의 오차 증폭기(37)를 거치면서 신호증폭되어 전력 증폭기2(18)의 출력단에 설치된 왜곡 결합기(19)에 인가된다. At the output of the distortion phase / amplitude control circuit 16, a distortion signal whose phase and amplitude are adjusted is output. The distortion signal is amplified while passing through the error amplifier 37 at the rear end thereof, so that the power amplifier 2 18 It is applied to the distortion combiner 19 provided at the output end.

상기 왜곡 결합기(19)에서는 입력 분배기2(13)로부터 위상/진폭 조절기(17) 및 전력 증폭기2(18)를 거치면서 위상과 진폭이 조정되고 크기가 증폭된 신호(32)가 입력되고, 동시에 상기 오차 증폭기(37)에서 증폭된 왜곡신호(29)가 입력된다. 여기서는 입력된 두 신호(29)(32)의 결합이 이루어져 그의 출력으로 결합된 신호(33)가 출력된다. 이 신호(33)는 그의 후단에 연결된 결합 90° 하이브리드(20)의 일측 입력으로 인가된다. 그러면 이 결합 90° 하이브리드(20)에서는 상기 출력 분배기(15)에서 전달되는 출력신호(34)와 상기 왜곡 결합기(19)에서 전달되는 신호를 결합 합성시켜 출력하게 되는데, RF 평형 전력 증폭기 회로(300)의 최종 출력(35)에는 왜곡성분이 최대한 상쇄된 선형의 증폭된 신호만이 출력된다. 이때 왜곡 위상/진폭 조절회로(16)의 이득과 위상은 RF 평형 전력 증폭기 회로(300)의 출력(35)에서 왜곡신호의 상쇄가 최대한 일어날 수 있도록 조절되어야 한다. In the distortion combiner 19, a signal 32 whose phase and amplitude are adjusted and amplified in magnitude is input from the input divider 2 13 through the phase / amplifier 17 and the power amplifier 2 18, and at the same time, The distortion signal 29 amplified by the error amplifier 37 is input. Here, the two input signals 29 and 32 are combined to output the combined signal 33 to the output thereof. This signal 33 is applied to one side input of the coupled 90 ° hybrid 20 which is connected to its rear end. The combined 90 ° hybrid 20 then combines and outputs the output signal 34 transmitted from the output divider 15 and the signal transmitted from the distortion combiner 19, and the RF balanced power amplifier circuit 300 ), Only the linearly amplified signal of which the distortion component is canceled as much as possible is output to the final output (35). In this case, the gain and phase of the distortion phase / amplitude control circuit 16 should be adjusted so that the cancellation of the distortion signal occurs at the output 35 of the RF balanced power amplifier circuit 300.

한편, 입력 위상/진폭 조절회로(11)와 왜곡 위상/진폭 조절회로(16)의 이득과 위상을 조절하는 방법은 이 분야의 관용기술로서 여러 가지 경험상의 고려 사항 들을 생각하여 적절한 기법을 사용할 수 있을 것이므로 이의 상세한 설명은 생략한다. 그리고 다른 관점에서 보면 회로망 분석기를 통한 RF 평형 전력증폭기 회로의 루프 신호 제거과정에서 결합 90° 하이브리드(20)의 종단 단자(36)에서 신호 상세 정도를 관찰할 수 있다. 이러한 회로망 분석기를 통한 RF 평형 전력증폭기 회로의 루프 신호 제거 측정과정에서 왜곡 위상/진폭 조절회로(17)는 결합 90° 하이브리드(20)의 종단 단자(36)의 신호가 최소가 되도록 조절될 수 있으므로, 이러한 과정에서 상기 종단 단자(36)은 격리단자의 역할을 하므로 전체 회로의 동작에 영향을 주지 않고 평형증폭기회로(303)의 이득, 위상, 군지연 정합 정도를 확인할 수 있다.On the other hand, a method of adjusting the gain and phase of the input phase / amplitude control circuit 11 and the distortion phase / amplitude control circuit 16 is a common technique in this field, and various techniques can be considered in consideration of various empirical considerations. Since there will be a detailed description thereof will be omitted. From another point of view, the signal detail can be observed at the termination terminal 36 of the coupled 90 ° hybrid 20 during the loop signal removal of the RF balanced power amplifier circuit through a network analyzer. During the loop signal cancellation measurement of the RF balanced power amplifier circuit through the network analyzer, the distortion phase / amplitude control circuit 17 can be adjusted to minimize the signal of the termination terminal 36 of the combined 90 ° hybrid 20. In this process, since the termination terminal 36 serves as an isolation terminal, it is possible to check the gain, phase, and group delay matching degree of the balanced amplifier circuit 303 without affecting the operation of the entire circuit.

그리고 도 4에서는 군지연시간이 정합된 주신호제거회로(401)를 포함하는 RF 평형 전력 증폭기 회로(400)의 실시예를 도시하고 있다. 동 도면에 나타난 구성요소들은 도 1에 예시한 구성요소들과 같다는 것을 나타내기 위하여 같은 부호를 사용하고 있다. 4 illustrates an embodiment of an RF balanced power amplifier circuit 400 including a main signal cancellation circuit 401 having a group delay time matched. The same components are used to indicate that the components shown in the drawings are the same as those illustrated in FIG.

도시한 바와 같이, 입력 분배기1(10)에서 출력되는 입력신호(22)와 전력 증폭기1(14)의 출력에서 추출된 신호(27)의 군지연 시간 정합을 위해 주신호 제거기(12)의 입력측에 군지연 회로(41)를 추가 설치하여 사용할 수 있다. 이와 같은 군지연 회로(41)의 사용은 주신호제거회로(401)에서의 주신호 상쇄 효과를 광대역에서 얻을 수 있게 해준다.As shown, the input side of the main signal remover 12 for group delay time matching between the input signal 22 output from the input divider 1 10 and the signal 27 extracted from the output of the power amplifier 1 14. The group delay circuit 41 may be additionally installed and used. The use of such a group delay circuit 41 makes it possible to obtain a main signal canceling effect in the main signal removing circuit 401 in a wide band.

그리고 도 5에는 군지연시간이 정합된 왜곡신호제거회로(502) 및 평형증폭회로(503)를 포함하는 RF 평형 전력 증폭기 회로(500)의 실시예를 도시하고 있다.FIG. 5 shows an embodiment of an RF balanced power amplifier circuit 500 including a distortion signal cancellation circuit 502 and a balanced amplifier circuit 503 with matching group delay times.

도시한 바와 같이, 저손실 군지연 회로(51)은 전력 증폭기1(14)의 출력측에 추가되고 있음을 볼 수 있다. 이로 인해 왜곡신호제거회로(502)에서 광대역 왜곡 신호 상쇄 효과를 얻을 수 있게 된다. 그리고 전력 증폭기2(18)의 입력단과 입력 분배기2(13)에 사용된 군지연 회로(61)은 평형증폭회로(503)의 두 전력 증폭기1, 2(14)(18) 사이의 군지연 시간 정합을 유지시켜 준다. 상기 저손실 군지연 회로(51)는 전력 증폭기1(14)의 출력단에 사용되고 있으므로 작은 삽입 손실을 가질 수 있으나 그 손실이 아주 적으므로 이는 전력 증폭기1, 2(14)(18)의 설계를 통해 충분히 보상이 가능할 것이다.As shown, it can be seen that the low loss group delay circuit 51 is added to the output side of the power amplifier 1 (14). As a result, the wideband distortion signal canceling effect can be obtained in the distortion signal removing circuit 502. In addition, the group delay circuit 61 used in the input terminal of the power amplifier 2 (18) and the input divider 2 (13) has a group delay time between the two power amplifiers 1, 2 (14, 18) of the balanced amplifier circuit 503. It keeps matching. Since the low loss group delay circuit 51 is used at the output terminal of the power amplifier 1 (14), it may have a small insertion loss, but since the loss is very small, it is sufficient through the design of the power amplifiers 1, 2 (14) (18). Compensation will be possible.

또한 도 6의 예시와 같이 왜곡 결합기(119)를 결합 90° 하이브리드(120)의 RF 출력에 설치하여 RF 평형 전력 증폭기 회로(600)를 구성할 수도 있다. In addition, as shown in FIG. 6, the distortion balancer 119 may be installed at the RF output of the coupling 90 ° hybrid 120 to configure the RF balanced power amplifier circuit 600.

도 1 내지 도 5의 예시와 같이 왜곡 결합기(19)를 전력증폭기2(18)와 결합 90° 하이브리드(20) 사이에 설치하는 경우 오차증폭기(37)을 통해 증폭된 신호가 결합 90° 하이브리드(20)를 거치면서 약 3dB 정도의 전력 손실을 갖게 된다. 1 to 5, when the distortion combiner 19 is installed between the power amplifier 2 18 and the coupling 90 ° hybrid 20, the signal amplified by the error amplifier 37 is coupled to the combined 90 ° hybrid ( 20), the power loss is about 3dB.

하지만 도 6의 구조에서는 이러한 전력 손실이 없으므로 도 1 내지 도 5의 경우와 같은 선형화 효과를 가지면서 오차 증폭기(37)의 전력 용량을 두 배 가까이 줄일 수 있는 잇점이 있다. 따라서 도 6의 RF 평형 전력 증폭기 회로(600)는 완성된 본 발명의 또 다른 용례가 될 수 있다.However, since there is no such power loss in the structure of FIG. 6, the power capacity of the error amplifier 37 may be nearly doubled while having the same linearization effect as that of FIGS. 1 to 5. Thus, the RF balanced power amplifier circuit 600 of FIG. 6 may be another application of the completed invention.

도시한 바와 같이 본 발명의 또 다른 용례 보여 주는 RF 평형 전력 증폭기 회로(600)는,As shown, the RF balanced power amplifier circuit 600 which shows another example of the present invention,

RF 입력신호(121)를 받아서 두 경로로 신호(122)(123)를 분배하여 후단의 주 신호 제거기(112) 및 입력 분배기2(113)로 전달하는 입력 분배기1(110)과, 상기 입력 분배기1(110)의 후단에 연결되며 상기 입력 분배기1(110)로부터 전달된 입력신호(122)와 후단의 출력 분배기(115)에서 추출된 신호(127)를 합성하여 주신호가 상쇄된 왜곡신호를 출력하는 주신호 제거기(112)와, 상기 입력 분배기1(110)의 후단에 연결되며 상기 입력 분배기1(110)로부터 추출된 입력신호(123)를 전달받아 두 출력을 통하여 후단의 전력 증폭기1(114) 및 전력 증폭기2(118)로 신호(125)(130)를 전달하는 입력 분배기2(113)와, 상기 입력 분배기2(113)의 일측 출력에 연결되며 상기 입력 분배기2(113)에서 분배된 신호(125)를 증폭하는 전력 증폭기1(114)과, 상기 전력 증폭기1(114)에 의해 증폭된 신호(126)를 추출하여 상기 주신호 제거기(112)로 출력시키는 출력 분배기(115)를 포함하는 주신호제거회로(601)를 구비한다. 그리고 상기 입력 분배기2(113)와 전력 증폭기1(114)와 출력 분배기(115)를 포함하며, 상기 입력 분배기2(113)의 타측 출력에 연결되며 상기 입력 분배기2(113)에서 분배된 신호(130)를 증폭하는 전력 증폭기2(118)와, 상기 출력 분배기(115) 및 전력 증폭기2(118)에 연결되며 상기 전력 증폭기(118)를 통해 전달되는 증폭된 신호(132) 및 상기 출력 분배기(115)를 통해 전달되는 증폭된 신호(134)를 결합하여 후단의 왜곡 결합기(119)로 출력하는 결합 90° 하이브리드(20)를 포함하는 평형증폭회로(603)를 구비한다. 그리고 상기 주신호 제거기(112)와 입력 분배기2(113)와 전력 증폭기1, 2(114)(118)와 출력 분배기(115)와 결합 90° 하이브리드(120)를 포함하며, 상기 주신호 제거기(112)의 후단에 연결되며 상기 주신호 제거기(112)로부터 입력된 왜곡신호(128)를 증폭하는 오차 증폭기(137)와, 상기 결합 90° 하이브리드(120) 및 오차 증폭기(37)에 연결되며 상기 결합 90° 하이브리드(120)로부터 전달되는 결합된 신호(135) 및 상기 오차 증폭기(137)로부터 전달되는 증폭된 왜곡신호(129)를 입력으로 받아서 그의 출력(138)으로 왜곡신호의 상쇄가 최대로 이루어진 합성된 신호를 출력하는 왜곡 결합기(119)를 포함하는 왜곡신호제거회로(602)를 구비한다.An input divider 1 (110) receiving the RF input signal 121 and distributing the signals 122 and 123 in two paths and transferring the signals 122 and 123 to the main signal canceller 112 and the input divider 2 113 at the rear stage; It is connected to the rear end of the first (110) and combines the input signal 122 transmitted from the input divider 1 (110) and the signal 127 extracted from the output divider 115 of the rear stage to output a distortion signal canceled the main signal The main signal eliminator 112 and the rear end of the input divider 1 110 receive the input signal 123 extracted from the input divider 1 110 and receive the power amplifier 1 114 through the two outputs. And an input divider 2 113 which transmits signals 125 and 130 to the power amplifier 2 118, and is connected to an output of one side of the input divider 2 113 and distributed in the input divider 2 113. The power amplifier 1 114 amplifies the signal 125 and the signal 126 amplified by the power amplifier 1 114 is extracted. And a cancellation circuit (601) of given an output divider 115, for output to the main signal based remover 112. The And an input divider 2 113, a power amplifier 1 114, and an output divider 115, which are connected to the other output of the input divider 2 113 and distributed by the input divider 2 113. A power amplifier 2 118 that amplifies 130, an amplified signal 132 and an output divider connected to the output divider 115 and power amplifier 2 118 and transmitted through the power amplifier 118. A balanced amplifier circuit 603 including a combined 90 ° hybrid 20 for combining the amplified signal 134 transmitted through the 115 and outputting the combined amplified signal 134 to the rearward distortion combiner 119. And a 90 ° hybrid 120 coupled with the main signal remover 112, the input divider 2 113, the power amplifiers 1, 2 114, 118, and the output divider 115, wherein the main signal remover ( An error amplifier 137 connected to a rear end of the main signal canceller 112 and amplifying the distortion signal 128 inputted from the main signal canceller 112, and coupled to the combined 90 ° hybrid 120 and the error amplifier 37. The combined signal 135 transmitted from the combined 90 ° hybrid 120 and the amplified distortion signal 129 transmitted from the error amplifier 137 are inputted to the output 138 to maximize the cancellation of the distortion signal. And a distortion signal removing circuit 602 including a distortion combiner 119 for outputting the synthesized signal.

상기 RF 평형 전력 증폭기 회로(600)의 동작을 설명하면,Referring to the operation of the RF balanced power amplifier circuit 600,

RF 입력신호(121)가 인가되면 입력 분배기1(110)에서는 신호를 두 경로로 분기하여 출력한다. 상기 입력 분배기1(110)에서 추출된 일부 입력신호(123)는 입력 분배기2(113)로 전달되고, 상기 입력 분배기1(110)에서 분기된 나머지 입력신호(122)는 주신호 제거기(112)로 전달된다. 상기 주신호 제거기(112)에서는 상기 입력 분배기1(110)로부터 전달된 입력신호(122)와 출력 분배기(115)에서 추출된 신호(127)를 합성한다. 여기서 주신호가 상쇄되고 주신호 제거기(112)의 출력에는 왜곡신호(128)만 출력된다. 이 왜곡신호(128)는 상기 주신호 제거기(112)에 연결된 오차 증폭기(137)에 입력되어 일정 레벨로 신호증폭되어 그의 후단에 연결된 왜곡 결합기(119)로 전달된다. 그리고 상기 입력 분배기2(113)에서는 상기 입력 분배기1(110)에서 추출된 신호(123)를 입력으로 받아 이를 그의 두 출력으로 분배 출력한다. 상기 입력 분배기2(113)의 일측 출력으로 출력되는 신호(125)는 전력 증폭기1(114)에 전달되어 신호증폭되고 이 증폭된 신호(126)는 출력 분배기(115)로 입력되어 일부 추출된 신호(127)는 주신호 제거기(112)로 출력되고, 나머지 출력신호(134)는 결합 90° 하이브리드(120)로 인가된다. 그리고 상기 입력 분배기2(113) 의 타측 출력으로 분배 출력된 신호(130)는 전력 증폭기2(118)로 전달되어 일정 레벨로 신호증폭된다. 전력 증폭기2(118)에서 출력된 증폭된 신호(132)는 결합 90° 하이브리드(120)로 전달된다. 이렇게 결합 90° 하이브리드(120)로 입력된 두 신호(132)(134)는 결합되어 그의 출력에는 결합된 신호(135)가 출력되어 그의 후단에 연결된 왜곡 결합기(119)에 전달된다. 이렇게 왜곡 결합기(119)에 입력된 두 신호129)(135)는 서로 합성되어 그의 출력(138)에는 왜곡성분이 최대한 상쇄된 선형의 RF 증폭신호가 출력된다.When the RF input signal 121 is applied, the input divider 1110 branches and outputs the signal in two paths. Some input signals 123 extracted from the input divider 1 110 are transmitted to an input divider 2 113, and the remaining input signals 122 branched from the input divider 1 110 are the main signal remover 112. Is passed to. The main signal remover 112 synthesizes the input signal 122 transmitted from the input divider 1 110 and the signal 127 extracted from the output divider 115. Here, the main signal is canceled and only the distortion signal 128 is output to the output of the main signal remover 112. The distortion signal 128 is input to the error amplifier 137 connected to the main signal canceller 112, amplified to a predetermined level, and transmitted to the distortion combiner 119 connected to the rear end thereof. The input divider 2 113 receives the signal 123 extracted from the input divider 1 110 as an input and distributes it to its two outputs. The signal 125 output to one output of the input divider 2 113 is transmitted to the power amplifier 1 114 and amplified, and the amplified signal 126 is input to the output divider 115 and partially extracted. 127 is output to the main signal remover 112, and the remaining output signal 134 is applied to the combined 90 ° hybrid 120. The signal 130 distributed to the other output of the input divider 2 113 is transferred to the power amplifier 2 118 and amplified to a predetermined level. The amplified signal 132 output from power amplifier 2 118 is delivered to coupling 90 ° hybrid 120. The two signals 132 and 134 input to the coupling 90 ° hybrid 120 are thus combined and the combined signal 135 is output at the output thereof and transmitted to the distortion combiner 119 connected to the rear end thereof. The two signals 129 and 135 input to the distortion combiner 119 are synthesized with each other, and a linear RF amplified signal of which the distortion component is canceled out is output to the output 138 thereof.

도 6 중 미설명 부호 136은 평형증폭기의 두 경로 사이의 밸런스가 잘 유지되는지를 확인하기 위한 모니터링 단자이다.In FIG. 6, reference numeral 136 denotes a monitoring terminal for checking whether a balance between two paths of the balanced amplifier is well maintained.

한편, 도 7은 본 발명의 다른 용례로서, RF 평형 전력 증폭기 회로(600)의 경우도 위상/진폭 조절회로를 설치하여 이득과 효율을 개선할 수 있으며, 또한 신호의 군지연 시간 정합을 위해 군지연 회로 등을 추가 설치할 수 있음을 나타내었다.On the other hand, Figure 7 is another application of the present invention, even in the case of the RF balanced power amplifier circuit 600 by installing a phase / amplitude control circuit to improve the gain and efficiency, and also to match the group delay time of the group It is shown that additional delay circuits and the like can be installed.

즉, 도 7에서 도시한 바와 같이 입력 분비기1(110)과 입력 분배기2(113) 사이에 입력 위상/진폭 조절회로(111)를 설치할 수 있고, 주신호 제거기(112)와 오차 증폭기(137)의 사이에 왜곡 위상/진폭 조절기(116)를 설치할 수 있으며, 두 전력 증폭기1, 2(114)(118)의 앞단에도 위상/진폭 조절기(117)를 설치하여 RF 평형 전력 증폭기 회로(600)의 이득과 효율을 높일 수 있다. That is, as shown in FIG. 7, an input phase / amplitude control circuit 111 may be provided between the input divider 1 110 and the input divider 2 113, and the main signal remover 112 and the error amplifier 137. Distortion phase / amplitude controller 116 may be installed between the two power amplifiers, and the RF balanced power amplifier circuit 600 may be installed in front of the two power amplifiers 1 and 2 (114, 118). Can increase the gain and efficiency.

또한 도 8에서와 같이 입력 분배기1(110)의 출력과 주신호 제거기(112)의 입력 측 사이에 군지연 회로(141)를 설치해서 입력 분배기1(110)에서 분기되는 입력신호(122) 및 출력 분배기(115)에서 추출되는 신호(127)의 군지연 시간 정합을 이룰 수 있다.In addition, as shown in FIG. 8, a group delay circuit 141 is provided between the output of the input divider 1 110 and the input side of the main signal remover 112 to branch off the input divider 1 110. Group delay time matching of the signal 127 extracted from the output divider 115 may be achieved.

그리고 출력 분배기(115)의 출력과 결합 90° 하이브리드(120)의 입력 사이에 저손실 군지연 회로(151)를 설치하여 왜곡 결합기(119)의 두 입력신호인 주신호가 제거된 왜곡신호(129)와 평형증폭회로(603)의 출력신호(135) 사이의 지연시간을 정합할 수 있다.In addition, a low loss group delay circuit 151 is provided between the output of the output divider 115 and the input of the coupling 90 ° hybrid 120 to remove the main signal, which is the two input signals of the distortion combiner 119, and The delay time between the output signals 135 of the balanced amplifier circuit 603 can be matched.

또한 입력 분배기2(113)의 앞단에 군지연 회로(161)를 설치하여 평형증폭회로(603)의 두 경로인 전력 증폭기1(114)과 전력증폭기2(118) 사이의 군지연 시간을 정합할 수 있다. In addition, a group delay circuit 161 is installed at the front end of the input divider 2 113 to match the group delay time between the power amplifier 1 114 and the power amplifier 2 118, which are two paths of the balanced amplifier circuit 603. Can be.

이상의 설명은 본 발명의 범주 내에서 제작된 회로 동작의 특정 측면을 설명하고 있다. 그러나 이전의 설명이 얼마나 자세히 이루어질 수 있을지 몰라도, 본 발명은 본질적인 의도와 필수적인 특성에서 벗어나지 않는 다른 특정 형태의 회로에 포함될 수 있다. 앞에서 설명된 내용들은 본 발명의 제약사항이 아니라 단지 동작 과정에 대한 설명일 뿐이며, 그러므로 발명의 유효 범위는 앞서 제시한 설명에 의해 표현되는 것이 아니라 다음에 이어지는 특허청구범위에서 나타나고 있다 청구항과 동등한 의미와 범위 내에서 이루어지는 모든 변형은 본 발명의 범위 내에 포함될 것이다. The foregoing description illustrates certain aspects of circuit operation fabricated within the scope of the present invention. However, no matter how detailed the preceding description may be, the present invention may be incorporated into other specific types of circuits without departing from the essential intent and essential characteristics thereof. The foregoing descriptions are only limitations of the present invention, not limitations of the present invention. Therefore, the scope of the present invention is not expressed by the above description but is shown in the following claims. All modifications made within the scope of and will be included within the scope of the invention.

이상에서 설명한 바와 같이 본 발명은,As described above, the present invention,

선형 RF 평형 전력 증폭기 회로에서 발생하는 왜곡성분을 감소시키기 위하여 하나의 전력 증폭기1(14)에서 발생한 왜곡신호를 활용함으로써 전체 RF 평형 전력 증폭기 회로에서 발생하는 왜곡신호가 최대한 상쇄된 원하는 선형성의 증폭된 신호를 얻을 수 있는 효과가 있다.By using the distortion signal generated in one power amplifier 1 14 to reduce the distortion component generated in the linear RF balanced power amplifier circuit, the amplified signal of the desired linearity is canceled as much as possible. This has the effect of obtaining a signal.

또한 종래의 피드포워드 선형전력증폭기의 경우 RF 전력 증폭기에서 증폭된 신호 전체가 군지연 회로에서 신호감쇄가 일어나는 반면, 본 발명에서는 전력 증폭기1(14)(114)의 출력 신호만 저손실 군지연 회로를 거치게 되므로 전력 증폭기에서 증폭된 신호의 감쇄를 크게 줄일 수 있다. In addition, in the conventional feedforward linear power amplifier, the signal attenuation occurs in the group delay circuit while the entire signal amplified by the RF power amplifier is generated. This greatly reduces the attenuation of the amplified signal in the power amplifier.

또한 도 6과 같이 왜곡 결합기(119)를 결합 90° 하이브리드(120)의 RF 출력 (135)에 설치하여 RF 평형 전력 증폭기 회로(600)를 구성할 수 있는바, 도 1 내지 도 5의 예시와 같이 왜곡 결합기(19)를 전력증폭기2(18)와 결합 90° 하이브리드(20) 사이에 설치하는 경우 오차증폭기(37)을 통해 증폭된 신호가 결합 90° 하이브리드(20)를 거치면서 3dB의 전력 손실을 갖게 되지만, 도 6의 구조에서는 이러한 전력 손실이 없으므로 도 1 내지 도 5의 경우와 같은 선형화 알고리즘을 가지면서 오차증폭기의 전력 용량을 두 배 가까이 줄일 수 있는 효과가 있다.Also, as shown in FIG. 6, the RF balanced power amplifier circuit 600 may be configured by installing the distortion combiner 119 at the RF output 135 of the coupling 90 ° hybrid 120, as shown in FIGS. 1 to 5. Likewise, when the distortion combiner 19 is installed between the power amplifier 2 18 and the combined 90 ° hybrid 20, the signal amplified by the error amplifier 37 passes through the combined 90 ° hybrid 20 and has a power of 3 dB. Although there is a loss, since there is no such power loss in the structure of FIG. 6, the power amplifier of the error amplifier can be nearly doubled while having the linearization algorithm as in the case of FIGS. 1 to 5.

Claims

An input divider 1 (10) which receives the RF input signal 21 and distributes the signals 22 and 23 in two paths and transmits the signals 22 and 23 to the main signal remover 12 and the input divider 2 13 at the rear stage, and the input divider. It is connected to the rear end of 1 (10) and synthesizes the input signal 22 transmitted from the input divider 1 (10) and the signal 27 extracted from the output divider 15 of the rear stage to output a distortion signal from which the main signal is canceled. The main signal canceller 12 and the input splitter 1 (10) connected to the rear end of the input splitter 1 (10) received from the input signal 23 is received through the two output power amplifier 1 (14) And an input divider 2 (13) which transmits signals 25 and 30 to a power amplifier 2 (18) and an output of one side of the input divider 2 (13) and distributed in the input divider 2 (13). The main signal eliminator 12 extracts a power amplifier 1 14 that amplifies the signal 25 and a signal 26 amplified by the power amplifier 1 14. A main signal removing circuit (101) including an output divider (15) for outputting to the output signal;

A distortion signal 28 including the input divider 2 (13), the power amplifier 1 (14), and the output divider (15), connected to a rear end of the main signal remover (12) and input from the main signal remover (12). A power amplifier 2 (18) connected to the other output of the input divider 2 (13) and amplifying the signal 30 distributed by the input divider 2 (13); A signal 32 amplified by the power amplifier 2 18 and a distortion signal 29 amplified by the error amplifier 37 are input to the power amplifier 2 18 and the error amplifier 37. A distortion combiner 19 for outputting the combined two signals, and two signals 29 and 32 coupled to the output divider 15 and the distortion combiner 19 and transmitted through the distortion combiner 19 are combined Combining the output signal 33 and the output signal 34 of the output combiner 15 to maximize the cancellation of the distortion signal to the final output (35) Luer binary combination for outputting the combined signal 90 ° hybrid 20, the signal distortion elimination circuit (102) including a;

A balanced amplifier circuit comprising an input divider 2 (13), a power amplifier 1 (14), an output divider (15), a power amplifier (2) 18, a distortion combiner (19), and a coupling 90 ° hybrid (20). RF balanced power amplifier circuit 100 comprising 103;

Linear RF balanced power amplifier comprising a.

2. An input phase / amplitude control circuit (11) for adjusting the phase and amplitude of the input signal (23) between the input divider 1 (10) and the input divider (2). RF balanced power amplifier.

2. The linear RF balancer as claimed in claim 1, further comprising a distortion phase / amplitude control circuit (16) for controlling the phase and amplitude of the distortion signal between the main signal canceller (12) and the error amplifier (37). Power amplifier.

The phase and amplitude of the signals 25 and 30 input to the respective power amplifiers 1 and 2 (14) 18 at the input terminals of the power amplifier 1 (14) and the power amplifier 2 (18). And a phase / amplitude regulator (38) (17) for adjusting the power amplifier.

An input divider 1 (10) which receives the RF input signal 21 and distributes the signals 22 and 23 in two paths and transmits the signals 22 and 23 to the main signal remover 12 and the input divider 2 13 at the rear stage, and the input divider. It is connected to the rear end of 1 (10) and synthesizes the input signal 22 transmitted from the input divider 1 (10) and the signal 27 extracted from the output divider 15 of the rear stage to output a distortion signal from which the main signal is canceled. An input phase / amplitude control connected to a main signal remover 12 and a rear end of the input divider 1 (10) and outputting by adjusting a phase and an amplitude of the input signal 23 extracted from the input divider 1 (10). Connected to the circuit 11 and the rear end of the input phase / amplitude control circuit 11 and transmits signals 25 and 30 to the power amplifier 1 14 and the power amplifier 2 18 at the rear stage through two outputs. Is connected to an input distributor 2 (13) and one output of the input distributor 2 (13) and is distributed to one output of the input distributor 2 (13). A phase / amplitude controller 38 for adjusting the phase and amplitude of the signal 25 and a rear end of the phase / amplitude controller 38 and having a phase and amplitude controlled signal by the phase / amplitude controller 38. An output divider 15 for extracting the power amplifier 1 14 to amplify and the signal 27 amplified by the power amplifier 1 14 and outputting the extracted signal 27 to the main signal remover 12. A main signal removal circuit 201 comprising a;

And an input divider 2 (13), a phase / amplifier (38), a power amplifier (1) 14, and an output divider (15), connected to a rear end of the main signal remover (12) and the main signal remover (12). And a distortion phase / amplitude control circuit 16 for adjusting the phase and amplitude of the distortion signal 28 inputted from the distortion signal 28 and a rear end of the distortion phase / amplitude control circuit 16. An error amplifier 37 for amplifying the distortion signal inputted from 16 and the other output of the input divider 2 13 and adjusting the phase and amplitude of the signal 30 distributed in the input divider 2 13. A power amplifier 2 (18) connected to a phase / amplitude controller (17), a rear end of the phase / amplifier (17), and amplifying an output signal (31) of the phase / amplifier (17), and the power A signal 32 connected to the amplifier 2 18 and the error amplifier 37 and amplified by the power amplifier 2 18 and the A distortion combiner 19 that receives the distortion signal 29 amplified by the error amplifier 37 as an input and outputs two combined signals, and is connected to the output divider 15 and the distortion combiner 19, and the distortion combiner The output signal 33 combined with the two signals 29 and 32 transmitted through the 19 and the output signal 34 of the output combiner 15 are synthesized to offset the distortion signal to the output 35. A distortion signal canceling circuit 202 including a coupled 90 ° hybrid 20 for outputting a synthesized signal consisting of;

The input divider 2 (13), phase / amplitude controller (38) (17), power amplifier 1 (14), output divider (15), power amplifier (2) 18, distortion combiner (19), combined 90 An RF balanced power amplifier circuit 200 comprising a balanced amplifier circuit 203 comprising a hybrid 20;

Linear RF balanced power amplifier comprising a.

An input divider 1 (10) which receives the RF input signal 21 and distributes the signals 22 and 23 in two paths and transmits the signals 22 and 23 to the main signal remover 12 and the input divider 2 13 at the rear stage, and the input divider. It is connected to the rear end of 1 (10) and synthesizes the input signal 22 transmitted from the input divider 1 (10) and the signal 27 extracted from the output divider 15 of the rear stage to output a distortion signal from which the main signal is canceled. An input phase / amplitude control connected to a main signal remover 12 and a rear end of the input divider 1 (10) and outputting by adjusting a phase and an amplitude of the input signal 23 extracted from the input divider 1 (10). Connected to the circuit 11 and the rear end of the input phase / amplitude control circuit 11 and transmits signals 25 and 30 to the power amplifier 1 14 and the power amplifier 2 18 at the rear stage through two outputs. Is connected to an input distributor 2 (13) and one output of the input distributor 2 (13) and is distributed to one output of the input distributor 2 (13). A power amplifier 1 14 for amplifying the signal 25 and a signal 26 amplified by the power amplifier 1 14 to output the extracted signal 27 to the main signal remover 12. A main signal removing circuit 301 including an output divider 15;

And an input divider 2 (13), a phase / amplifier (38), a power amplifier (1) 14, and an output divider (15), connected to a rear end of the main signal remover (12) and the main signal remover (12). And a distortion phase / amplitude control circuit 16 for adjusting the phase and amplitude of the distortion signal 28 inputted from the distortion signal 28 and a rear end of the distortion phase / amplitude control circuit 16. An error amplifier 37 for amplifying the distortion signal inputted from 16 and the other output of the input divider 2 13 and adjusting the phase and amplitude of the signal 30 distributed in the input divider 2 13. A power amplifier 2 (18) connected to a phase / amplitude controller (17), a rear end of the phase / amplifier (17), and amplifying an output signal (31) of the phase / amplifier (17), and the power A signal 32 connected to the amplifier 2 18 and the error amplifier 37 and amplified by the power amplifier 2 18 and the A distortion combiner 19 that receives the distortion signal 29 amplified by the error amplifier 37 as an input and outputs two combined signals, and is connected to the output divider 15 and the distortion combiner 19, and the distortion combiner The output signal 33 combined with the two signals 29 and 32 transmitted through the 19 and the output signal 34 of the output combiner 15 are synthesized to offset the distortion signal to the output 35. A distortion signal removing circuit 302 including a combined 90 ° hybrid 20 for outputting a synthesized signal consisting of;

The input divider 2 (13), phase / amplitude regulator (17), power amplifier 1 (14), output divider (15), power amplifier (2) 18, distortion combiner (19), combined 90 ° hybrid (20) An RF balanced power amplifier circuit 300 comprising a balanced amplifier circuit 303 comprising a;

Linear RF balanced power amplifier comprising a.

The RF according to any one of claims 1, 5 and 6, characterized in that a group delay circuit (41) is provided between the output of the input coupler (10) and the input of the main signal canceller (12). Balanced power amplifier.

A group delay circuit (41) is provided between the output of the input coupler (10) and the input of the main signal canceller (12). A low loss group delay circuit 51 is provided between the output of 14 and the one side input of the coupled 90 ° hybrid 20, and at the same time the output of the input divider 2 13 and the input of the power amplifier 2 18. RF balanced power amplifier, characterized in that the group delay circuit 61 is installed in.

The low-loss group delay circuit (51) according to any one of claims 1, 5, and 6, provided between the output of the power amplifier 1 (14) and the input of one side of the coupling 90 ° hybrid (20). And a group delay circuit (61) at the output of the input divider (13) and at the input of the power amplifier (2).

An input divider 1 (110) receiving the RF input signal 121 and distributing the signals 122 and 123 in two paths, and transferring the signals 122 and 123 to the main signal remover 112 and the input divider 2 113 at the rear stage; It is connected to the rear end of the first (110) and combines the input signal 122 transmitted from the input divider 1 (110) and the signal 127 extracted from the output divider 115 of the rear stage to output a distortion signal canceled the main signal The main signal eliminator 112 and the rear end of the input divider 1 110 receive the input signal 123 extracted from the input divider 1 110 and receive the power amplifier 1 114 through the two outputs. And an input divider 2 113 which transmits signals 125 and 130 to the power amplifier 2 118, and is connected to an output of one side of the input divider 2 113 and distributed in the input divider 2 113. The power amplifier 1 114 amplifies the signal 125 and the signal 126 amplified by the power amplifier 1 114 is extracted. A main signal elimination circuit 601 including an output divider 115 for outputting to the main signal eliminator 112, an input divider 2 113, a power amplifier 1 114, and an output divider 115; A power amplifier 2 118 connected to the other output of the input divider 2 113 and amplifying the signal 130 distributed in the input divider 2 113, the output divider 115 and the power amplifier 2 118. Coupled to the amplified signal 132 transmitted through the power amplifier 2 118 and the amplified signal 134 transmitted through the output divider 115 to output to the distortion combiner 119 of the rear stage. A balanced amplifier circuit 603 comprising a combined 90 ° hybrid 120; The main signal canceller 112, an input divider 2 113, a power amplifier 1, 2 114, 118, and an output divider 115 and a 90 ° hybrid 120. An error amplifier 137 connected to a rear end of the main signal canceller 112 and amplifying the distortion signal 128 inputted from the main signal canceller 112, and coupled to the combined 90 ° hybrid 120 and the error amplifier 137, and The combined signal 135 transmitted from the 90 ° hybrid 120 and the amplified distortion signal 129 transmitted from the error amplifier 137 are input to the output 138 and the offset of the distortion signal is maximized. RF balanced power amplifier circuit comprising a distortion signal cancellation circuit (602) including a distortion combiner (119) for outputting the synthesized signal.

11. The apparatus of claim 10, further comprising an input phase / amplitude control circuit 111 for adjusting the phase and amplitude of the input signal 123 between the input divider 1 110 and the input divider 2 113. A distortion phase / amplitude control circuit 116 is provided between the call remover 112 and the error amplifier 137 to adjust the phase and amplitude of the distortion signal, and a power amplifier 2 (at the input terminal of the power amplifier 2 118). And a phase / amplitude controller (117) for adjusting the phase and amplitude of the signal (130) input to the signal.

12. The group delay circuit 141 is provided between the output of the input combiner 110 and the input of the main signal canceller 112, and the A signal 130 input to the power amplifier 2 118 at the input terminal of the power amplifier 2 118 while providing a low loss group delay circuit 151 between an output and an input of one side of the coupled 90 ° hybrid 120. RF balanced power amplifier, characterized in that the group delay circuit (161) is installed on the input side of the phase / amplitude controller (117) for adjusting the phase and amplitude of the circuit.