KR100942084B1 - Metal capacitor and manufacturing method thereof - Google Patents
Metal capacitor and manufacturing method thereof Download PDFInfo
- Publication number
- KR100942084B1 KR100942084B1 KR1020080009816A KR20080009816A KR100942084B1 KR 100942084 B1 KR100942084 B1 KR 100942084B1 KR 1020080009816 A KR1020080009816 A KR 1020080009816A KR 20080009816 A KR20080009816 A KR 20080009816A KR 100942084 B1 KR100942084 B1 KR 100942084B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal member
- metal
- electrode
- groove forming
- lead
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/022—Electrolytes; Absorbents
- H01G9/025—Solid electrolytes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/15—Solid electrolytic capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/008—Terminals
- H01G9/012—Terminals specially adapted for solid capacitors
Abstract
본 발명은 전해질로 금속재질을 적용하여 전기 전도도를 크게 개선시킨 금속 커패시터 및 그의 제조방법에 관한 것으로, 본 발명의 금속 커패시터는 홈형성부, 전극인출부 및 매립부가 형성되는 금속부재와, 금속부재에 금속산화층, 금속부재의 홈형성부에 형성된 금속산화층에 각각 형성되는 다수개의 시드전극층과, 금속부재의 홈형성부에 형성되는 다수개의 홈이 채워지도록 다수개의 시드전극층에 각각 형성되는 다수개의 메인전극층과, 금속부재의 전극인출부가 외부로 노출되도록 다수개의 메인전극층과 금속부재에 형성되는 절연층과, 금속부재의 전극인출부에 대향되도록 다수개의 메인전극층과 절연층에 형성되어 다수개의 메인전극층을 연결하는 도전성 연결층과, 금속부재의 전극인출부에 연결되는 제1리드단자와, 메인전극층에 연결되는 제2리드단자와, 제1 및 제2리드단자가 연결된 금속부재를 제1 및 제2리드단자가 외부로 노출되도록 밀봉시키는 밀봉부재로 구성됨을 특징으로 한다. The present invention relates to a metal capacitor and a method of manufacturing the metal capacitor greatly improved the electrical conductivity by applying a metal material as an electrolyte, the metal capacitor of the present invention is a metal member formed with a groove forming portion, electrode lead and buried portion, and a metal member A plurality of seed electrodes respectively formed in the metal oxide layer, the plurality of seed electrode layers respectively formed in the metal oxide layer formed in the groove forming portion of the metal member, and the plurality of the seed electrode layers respectively formed so as to fill the plurality of grooves formed in the groove forming portion of the metal member. An electrode layer, a plurality of main electrode layers and an insulating layer formed on the metal member to expose the electrode withdrawing parts of the metal member to the outside, and a plurality of main electrode layers formed on the plurality of main electrode layers and the insulating layer to face the electrode withdrawing parts of the metal member A conductive connection layer for connecting the first lead terminal connected to the electrode lead-out portion of the metal member, and connected to the main electrode layer; Claim is characterized by consisting of a sealing member 2 to the lead terminals, first and second metal members are connected to lead terminals first and second lead terminals are sealed so as to be exposed to the outside.
비관통, 단자, 금속, 부재, 커패시터 Unpenetrated, Terminals, Metal, Member, Capacitor
Description
본 발명은 금속 커패시터 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 전해질로 금속재질을 적용하여 전기 전도도를 크게 개선시킨 금속 커패시터 및 그의 제조방법에 관한 것이다.The present invention relates to a metal capacitor and a method for manufacturing the same, and more particularly, to a metal capacitor and a method for manufacturing the same by applying a metal material as an electrolyte to greatly improve the electrical conductivity.
전원회로에서 출력되는 전원을 일정한 값이 되도록 평활시키거나 저주파 바이패스로 사용되는 알루미늄 전해 커패시터(aluminum electrolytic capacitor)의 제조방법을 개략적으로 설명하면 다음과 같다.A method of manufacturing an aluminum electrolytic capacitor, which smoothes the power output from the power supply circuit to a constant value or is used as a low frequency bypass, will be described below.
먼저, 알루미늄박의 표면적을 넓혀 정전용량을 크게 하기 위해 알루미늄박(aluminum foil)의 표면을 식각(etching)하는 과정을 실시한다. 식각이 완료되면 알루미늄박에 유전체를 형성시키는 화성(forming)과정을 실시한다. 식각이나 화성과정을 통해 각각 음극과 양극 알루미늄박이 제조되면 알루미늄박과 전해지를 제품의 길이에 따라 필요치수의 폭 만큼 자르는 재단(slit)과정을 실시한다. 재단이 완료되면 알루미늄박에 인출단자인 알루미늄 리드봉을 접합시키는 스티치(stitch)과정을 실시한다. First, in order to increase the surface area of the aluminum foil and increase the capacitance, a process of etching the surface of the aluminum foil is performed. When the etching is completed, a forming process of forming a dielectric on the aluminum foil is performed. When the cathode and anode aluminum foils are manufactured through etching or chemical conversion process, the aluminum foil and the electrolytic cell are cut to the required width according to the length of the product. When the cutting is completed, a stitch process of joining the lead wire aluminum lead rod to the aluminum foil is performed.
알루미늄박과 전해지의 재단이 완료되면 양극 알루미늄박과 음극 알루미늄박 사이에 전해지를 삽입한 후 원통형으로 감아서 풀어지지 않도록 테이프로 접착시키는 권취(winding)과정을 실시한다. 권취과정이 완료되면 이를 알루미늄 케이스에 삽입한 후 전해액을 주입하는 함침(impregnation)을 실시한다. 전해액의 주입이 완료되면 알루미늄 케이스를 봉구재로 봉입하는 봉입(curling)과정을 실시한다. 봉입과정이 완료되면 유전체 손상을 복구하는 에이징(aging) 과정을 실시하여 알루미늄 전해 커패시터의 조립을 완료하게 된다. When the cutting of the aluminum foil and the electrolytic cell is completed, the electrolytic cell is inserted between the positive electrode aluminum foil and the negative electrode aluminum foil, and then a winding process is performed in which the tape is wound with a tape to prevent it from being unwound. When the winding process is completed, it is inserted into an aluminum case and then impregnation is performed to inject electrolyte. When the injection of the electrolyte is completed, a sealing process of enclosing the aluminum case with a sealing material is performed. After the encapsulation process is completed, an aging process for repairing dielectric damage is performed to complete the assembly of the aluminum electrolytic capacitor.
종래의 알루미늄 전해 커패시터를 적용하는 경우에 최근 전자기기의 디지털 및 소형화의 진전으로 다음과 같은 문제점이 있다. In the case of applying the conventional aluminum electrolytic capacitor, there are the following problems due to the recent progress in digitalization and miniaturization of electronic devices.
알루미늄 전해 커패시터는 전해질로 전해액이 사용되므로 전기 전도도가 낮아 고주파 영역에서의 수명이 짧아지는 한계가 있고, 신뢰성 개선, 고주파수특성, 저손실화, 저ESR(Equivalent Series Resistance), 저임피던스(impedance)화에 한계가 있으며, 리플발열이 높아 발연, 발화라는 안전성 및 내환경성에 한계가 있다.Aluminum electrolytic capacitors have a limit of shortening the lifespan in the high frequency region because of their low electrical conductivity because of the use of electrolytes as electrolytes. There is a high ripple fever, there is a limit to the safety and environmental resistance of smoke, fire.
본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 전해질로 금속재질을 적용하여 전기 전도도를 종래에 전해질을 전해액이나 유기반도체를 사용하는 것에 비해 10,000 ~ 1,000,000배 개선시킨 금속 커패시터 및 그의 제조방법을 제공함에 있다. An object of the present invention is to solve the above problems, by applying a metal material as an electrolyte to improve the electrical conductivity of a metal capacitor 10,000 and 1,000,000 times compared to using an electrolyte or an organic semiconductor in the prior art and a method of manufacturing the same In providing.
본 발명의 다른 목적은 전해질로 금속재질을 사용함으로써 소형화, 저손실 화, 리플발열 저감, 장수명화, 내열안정성, 비발연, 비발화 및 내환경성을 개선시킬 수 있는 금속 커패시터 및 그의 제조방법을 제공함에 있다.Another object of the present invention is to provide a metal capacitor and a method for manufacturing the same, which can improve miniaturization, low loss, ripple heat generation, long life, heat resistance, non-smoke, non-ignition and environmental resistance by using a metal material as an electrolyte. have.
본 발명의 금속 커패시터는 다수개의 홈이 형성되는 홈형성부와, 홈형성부에 각각 형성되는 전극인출부 및 매립부를 갖는 금속부재와, 금속부재에 형성되는 금속산화층과, 금속부재의 홈형성부에 형성된 금속산화층에 각각 형성되는 다수개의 시드(seed)전극층과, 금속부재의 홈형성부에 형성되는 다수개의 홈이 채워지도록 다수개의 시드전극층에 각각 형성되는 다수개의 메인(main)전극층과, 금속부재의 전극인출부가 외부로 노출되도록 다수개의 메인전극층과 금속부재에 형성되는 절연층과, 금속부재의 전극인출부에 대향되도록 다수개의 메인전극층과 절연층에 형성되어 다수개의 메인전극층을 연결하는 도전성 연결층과, 다수개의 메인전극층 중 하나에 형성되는 도전성 접착층과, 금속부재의 전극인출부에 연결되는 제1리드단자와, 도전성 접착층에 연결되는 제2리드단자와, 제1 및 제2리드단자가 연결된 금속부재를 제1 및 제2리드단자가 외부로 노출되도록 밀봉시키는 밀봉부재로 구성되며, 금속부재는 양면에 각각 다수개의 홈이 형성되는 홈형성부와 홈형성부에 각각 형성되는 전극인출부 및 매립부가 일체로 형성되며, 절연층은 금속부재의 전극인출부가 외부로 노출되며 홈형성부의 다수개의 홈이 형성된 면이 제외되도록 금속부재의 측면을 따라 형성되는 것을 특징으로 한다.The metal capacitor of the present invention includes a metal member having a groove forming portion in which a plurality of grooves are formed, an electrode lead portion and a buried portion respectively formed in the groove forming portion, a metal oxide layer formed on the metal member, and a groove forming portion of the metal member. A plurality of seed electrode layers respectively formed on the metal oxide layer formed on the metal oxide layer, a plurality of main electrode layers respectively formed on the plurality of seed electrode layers so that the plurality of grooves formed in the groove forming portion of the metal member are filled, and the metal An insulating layer formed on the plurality of main electrode layers and the metal member to expose the electrode lead-out portion of the member, and a plurality of main electrode layers and the insulating layer formed on the plurality of main electrode layers and the insulating layer to face the electrode lead-out portion of the metal member to connect the plurality of main electrode layers. A connection layer, a conductive adhesive layer formed on one of the plurality of main electrode layers, a first lead terminal connected to the electrode lead-out portion of the metal member, and conductive bonding A second lead terminal connected to the layer and a sealing member for sealing the first and second lead terminals to the outside exposed metal member connected to the first and second lead terminals, the metal member is a plurality of each on both sides The groove forming part where the groove is formed and the electrode drawing part and the buried part respectively formed in the groove forming part are integrally formed, and the insulating layer excludes the surface where the electrode drawing part of the metal member is exposed to the outside and the plurality of grooves are formed. It is characterized in that formed along the side of the metal member.
본 발명의 금속 커패시터의 제조방법은 DC(Direct current) 식각 방법을 이용하여 부재의 양면에 각각 다수개의 홈이 배열되는 홈형성부를 형성하여 전극인출부와 매립부가 일체로 형성된 금속부재를 형성하는 과정과, 금속부재에 홈형성부와 전극인출부와 매립부가 일체로 형성되면 양극산화방법을 이용하여 금속부재에 금속산화층을 형성하는 화성과정과, 금속산화층이 형성되면 전해 도금이나 무전해 도금방법을 이용하여 금속산화층에 침투되도록 홈형성부에 형성된 금속산화층에 다수개의 시드전극층을 형성하는 과정과, 다수개의 시드전극층이 형성되면 전해 도금이나 무전해 도금방법을 이용하여 다수개의 시드전극층을 매개로 금속부재의 홈형성부에 형성된 다수개의 홈이 매몰되도록 다수개의 메인전극층을 형성하는 과정과, 메인전극층이 형성되면 CVD(Chemical vapor deposition) 방법을 이용하여 금속부재의 전극인출부가 외부로 노출되도록 다수개의 메인전극층과 금속부재에 절연층을 형성하는 과정과, 절연층이 형성되면 다수개의 메인전극층을 연결하기 위해 금속부재의 전극인출부에 대향되도록 다수개의 메인전극층과 절연층에 도전성 연결층을 형성하는 과정과, 도전성 연결층이 형성되면 금속부재의 전극인출부과 메인전극층에 각각 제1 및 제2리드단자를 연결시키는 과정과, 제1 및 제2리드단자가 연결되면 제1 및 제2리드단자가 외부로 노출되도록 금속부재를 밀봉부재로 밀봉시키는 과정으로 구성되며, 절연층을 형성하는 과정에서 절연층은 금속부재의 전극인출부가 외부로 노출되며 홈형성부의 다수개의 홈이 형성된 면이 제외되도록 금속부재의 측면을 따라 형성되는 것을 특징으로 한다.Method of manufacturing a metal capacitor of the present invention by using a direct current (DC) etching method to form a groove forming portion in which a plurality of grooves are arranged on each side of the member to form a metal member formed integrally with the electrode lead-out and the buried portion And forming a metal oxide layer on the metal member using the anodization method when the groove forming portion, the electrode lead portion, and the buried portion are integrally formed on the metal member, and electrolytic plating or electroless plating method when the metal oxide layer is formed. Forming a plurality of seed electrode layers in the metal oxide layer formed in the groove forming portion to penetrate the metal oxide layer by using the metal oxide layer, and when the plurality of seed electrode layers are formed, a plurality of seed electrode layers are formed by electrolytic plating or electroless plating. Forming a plurality of main electrode layers such that the plurality of grooves formed in the groove forming portion of the member are buried; When the insulating layer is formed to form an insulating layer on the main electrode layer and the metal member so that the electrode lead portion of the metal member is exposed to the outside by using a chemical vapor deposition (CVD) method, to connect the plurality of main electrode layers Forming a conductive connection layer on the plurality of main electrode layers and the insulating layer so as to face the electrode lead-out portion of the metal member; and when the conductive connection layer is formed, the first and second lead terminals are respectively formed on the electrode lead-out portion and the main electrode layer of the metal member, respectively. Connecting the first and second lead terminals, and sealing the metal member with a sealing member so that the first and second lead terminals are exposed to the outside, and the insulating layer is formed in the process of forming the insulating layer. The electrode withdrawing portion of the metal member is exposed to the outside and is formed along the side of the metal member so that a surface on which a plurality of grooves are formed is excluded. do.
본 발명의 금속 커패시터는 전해질로 금속재질을 적용함으로써 종래의 전해질로 전해액이나 유기반도체를 사용하는 것에 비해 전기 전도도를 10,000 ~1,000,000배 개선시킬 수 있고, 직렬 적층하여 고전압화가 가능하며, 무극성으로 조립 시 방향성이 없어 안전성이 높으며, 소형화, 저손실화, 저ESR, 저임피던스화, 내열안정성, 비발연, 비발화 및 내환경성을 개선시킬 수 있는 이점을 제공한다. Metal capacitor of the present invention can improve the electrical conductivity 10,000 ~ 1,000,000 times compared to using an electrolyte or organic semiconductor as a conventional electrolyte by applying a metal material as an electrolyte, high voltage is possible by stacking in series, non-polarity when assembled It has high safety because it has no directionality and offers the advantages of miniaturization, low loss, low ESR, low impedance, heat stability, non-smoke, non-ignition and environmental resistance.
(제1실시예)(First embodiment)
본 발명의 제1실시예에 따른 금속 커패시터의 구성을 첨부된 도 1 내지 3을 참조하여 설명하면 다음과 같다.Referring to the configuration of the metal capacitor according to the first embodiment of the present invention with reference to Figures 1 to 3 as follows.
도 1은 본 발명의 제1실시예에 따른 금속 커패시터의 사시도이고, 도 2는 도 1에 도시된 금속 커패시터의 A1-A2선 전단면도이며, 도 3은 도 1에 도시된 금속 커패시터의 B1-B2선 전단면도이다. 도시된 바와 같이 본 발명의 제1실시예에 따른 금속 커패시터(10)는 금속부재(11), 금속산화층(12), 다수개의 시드전극층(13), 다수개의 메인전극층(14), 절연층(15), 도전성 연결층(16), 제1리드단자(21), 제2리드단자(22) 및 밀봉부재(30)로 구성되며, 각각의 구성을 순차적으로 설명하면 다음과 같다. 1 is a perspective view of a metal capacitor according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line A1-A2 of the metal capacitor shown in FIG. 1, and FIG. 3 is B1- of the metal capacitor shown in FIG. B2 line shear cross-sectional view. As shown, the
금속부재(11)는 도 4b에 도시된 바와 같이 양면에 각각 다수개의 홈(11d)이 배열되어 형성되는 홈형성부(11a)가 형성된다. 홈형성부(11a)의 일측과 타측에 각각 형성되는 전극인출부(11b) 및 매립부(11c)가 형성된다. 홈형성부(11a)의 일측 전극인출부(11b)가 형성되며, 전극인출부(11b)와 대향되는 홈형성부(11a)의 타측에 매립부(11c)가 형성된다. 금속부재(11)를 구성하는 홈형성부(11a)와 홈형성부(11a)의 일측과 타측에 각각 형성되는 전극인출부(11b) 및 매립부(11c)는 일체로 형성되며, 홈형성부(11a), 전극인출부(11b) 및 매립부(11c)가 일체로 형성되는 금속부재(11)는 알루미늄(Al), 니오븀(Nb, 탄탈(Ta), 티탄늄(Ti) 및 지르코늄(Zr)중 하나가 적용된다. 다양한 금속재질이 적용되는 금속부재(11)의 홈형성부(11a)에 형성되는 다수개의 홈(11d)은 원통형으로 형성하여 홈(11d)을 용이하게 형성할 수 있도록 한다.As shown in FIG. 4B, the
금속산화층(12)은 금속부재(11)의 표면에 형성되며, 금속부재(11)의 재질에 따라 알루미나(Al2O3), 산화 니오븀(Nb2O5), 일산화 니오븀(NbO), 산화 탄탈(Ta2O5), 산화 티탄늄(TiO2) 및 산화 지르코늄(ZrO2)중 하나가 적용된다. 금속산화층(12)의 형성 시 금속산화층(12)은 금속부재(11)의 표면 즉, 홈(11d)이 형성되는 면과 측면(11e)을 포함하여 전 표면에 형성된다.The
다수개의 시드전극층(13)은 메인금속층(14)이 다수개의 홈(11d)의 표면에 매립되어 형성될 수 있도록 금속부재(11)의 홈형성부(11a)에 형성된 금속산화층(12)에 각각 형성된다. The plurality of
다수개의 메인전극층(14)은 금속부재(11)의 홈형성부(11a)에 형성되는 다수개의 홈(11d)이 채워지도록 홈형성부(11a)의 양면에 형성된 다수개의 시드전극층(13)에 각각 형성된다. The plurality of
절연층(15)은 금속부재(11)의 전극인출부(11b)가 외부로 노출되도록 금속부재(11)의 측면(11e)을 따라 다수개의 메인전극층(14)과 금속부재(11)의 측면(11e)에 형성된다. 절연층(15)은 측면(11e) 즉, 다수개의 홈(11d)이 형성된 면을 제외하고 나머지 금속부재(11)의 측면(11e)에 모두 형성된다. 다만 전극인출부(11b)가 외부로 노출되도록 전극인출부(11b)를 제외하고 형성되며, 절연층(15)은 절연테이프(tape)나 수지계열의 재질이 적용된다.The
도전성 연결층(16)은 금속부재(11)의 전극인출부(11b)에 대향되도록 다수개의 메인전극층(14)과 절연층(15)에 형성되어 다수개의 메인전극층(14)을 연결한다. 다수개의 메인전극층(14)이 서로 도전되도록 연결되는 도전성 연결층(16)은 전극인 출부(11b)의 반대면에 전극인출부(11b)와 대향되도록 형성된다. The
다수개의 메인전극층(14)을 연결하는 도전성 연결층(16), 시드전극층(13) 및 메인전극층(14)은 각각 알루미늄(Al), 구리(Cu), 아연(Zn), 은(Ag), 니켈(Ni), 주석(Sn), 인듐(In), 팔라듐(Pd), 백금(Pt), 코발트(Co), 루테늄(Ru) 및 금(Au)중 하나가 적용된다.The
제1리드단자(21)는 금속부재(11)의 전극인출부(11b)에 연결된다. 전극인출부(11b)에 연결 시 전극인출부(11b)에 형성된 금속산화층(12)에 연결시키거나 금속산화층(12)을 제1리드단자(21)가 연결될 부분을 제거한 뒤 제1리드단자(21)를 전극인출부(11b)에 연결한다. 제1리드단자(21)가 연결되면 제2리드단자(22)는 메인전극층(14)에 연결시켜 무극성을 갖는 금속 커패시터(10)를 구성하게 된다. The
메인전극층(14)에 제2리드단자(22)를 연결 시 보다 용이하게 하기 위해 다수개의 메인전극층(14)중 하나는 제2리드단자(22)를 연결하기 위한 도전성 접착층(17)이 더 구비되어 형성된다. 도전성 접착층(17)은 도전성 에폭시나 도금을 이용하여 형성한다. 밀봉부재(30)는 제1 및 제2리드단자(21,22)가 연결된 금속부재(11)를 제1 및 제2리드단자(21,22)가 외부로 노출되도록 밀봉시키며, EMC 몰딩재질이나 내부가 빈 커버부재를 적용된다.In order to make it easier to connect the
본 발명의 제1실시예에 따른 금속 커패시터(10)의 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다. Referring to the accompanying drawings, the manufacturing method of the
도 4a 및 도 4b에 도시된 바와 같이 금속재질의 막이나 포일(foil) 등과 같은 부재(1)가 준비되면 DC 식각 방법을 이용하여 부재(1)의 양면에 각각 다수개의 홈(11d)이 배열되는 홈형성부(11a)를 형성하여 일측과 타측에 전극인출부(11b)와 매립부(11c)를 일체로 형성한 금속부재(11)를 형성한다. 홈형성부(11a)에 형성되는 다수개의 홈(11d)은 각각 원형이나 다각형으로 형성되고, 지름이 1㎚ 내지 100㎛가 되도록 형성되며, 깊이는 금속부재(11)의 두께가 1이라고 하는 경우에 0.5이하가 되도록 형성된다. 예를 들어, 금속부재(11)의 두께가 300㎛라면 150㎛이하가 되도록 형성된다.As shown in FIGS. 4A and 4B, when a
금속부재(11)에 홈형성부(11a)와 전극인출부(11b)와 매립부(11c)가 일체로 형성되면 도 4c에 도시된 바와 같이 양극산화방법을 이용하여 금속부재(11)에 금속산화층(12)을 형성하는 화성과정을 실시한다. 금속산화층(12)이 형성되면 도 4d에 도시되 바와 같이 전해 도금이나 무전해 도금방법을 이용하여 금속산화층(12)에 침투되도록 홈형성부(11a)에 형성된 금속산화층(12)에 다수개의 시드전극층(13)을 형성한다. 다수개의 시드전극층(13)이 형성되면 도 4e에 도시된 바와 같이 전해 도금이나 무전해 도금방법을 이용하여 각각의 시드전극층(13)을 매개로 금속부재(11)의 홈형성부(11a)에 형성된 다수개의 홈(11d)이 매몰되도록 다수개의 메인전극층(14)을 형성한다. If the
다수개의 메인전극층(14)이 형성되면 도 4f 및 도 4g에 도시된 바와 같이 CVD 방법을 이용하여 금속부재(11)의 전극인출부(11b)가 외부로 노출되도록 금속부재(11)의 측면(11e: 도1에 도시됨)을 따라 다수개의 메인전극층(14)과 금속부재(11)의 측면(11e)에 절연층(15)을 형성하여 비관통형 금속부재(10a)를 형성하며, 절연층(15)은 절연테이프(tape)나 수지계열의 재질이 적용된다. 절연층(15)이 형성 되면 도 4h에 도시된 바와 같이 다수개의 메인전극층(14)을 연결하기 위해 금속부재(11)의 전극인출부(11b)에 대향되도록 다수개의 메인전극층(14)과 절연층(15)에 도전성 연결층(16)을 형성한다. 도전성 연결층(16)을 형성하는 과정과 제1 및 제2리드단자(21,22)를 연결시키는 과정 사이에는 제1 및 제2리드단자(21,22)의 접착력을 개선하기 위해 제2리드단자(22)가 연결되는 메인전극층(14)에 도전성 접착층(17)을 형성하는 과정이 더 구비되며, 도전성 접착층(17)을 형성하는 방법은 금속 접착제이나 솔더 페이스트를 도포하는 방법, 전해 도금방법 및 무전해 도금방법중중 하나가 적용된다.When the plurality of main electrode layers 14 are formed, as shown in FIGS. 4F and 4G, the side surfaces of the
도전성 연결층(16)이 형성되면 다시 도 4h에 도시된 바와 같이 금속부재(11)의 전극인출부(11b)와 메인전극층(14)에 각각 제1 및 제2리드단자(21,22)를 연결시킨다. 제1 및 제2리드단자(21,22)가 연결되면 도 3에 도시된 바와 같이 제1 및 제2리드단자(21,22)가 외부로 노출되도록 금속부재(11)를 밀봉부재(30)로 밀봉시킨다. 금속부재(11)를 밀봉부재(30)로 밀봉 시 금속부재(11)는 몰딩재질이나 내부가 빈 커버부재로 밀봉된다.When the
(실시예2)Example 2
본 발명의 제1실시예에 따른 금속 커패시터(10)를 구성하는 비관통형 금속부재(10a)를 이용한 금속 커패시터(110)를 첨부된 도면을 참조하여 설명하면 다음과 같다. The
본 발명의 제2실시예에 따른 금속 커패시터(110)는 도 5에 도시된 바와 같이 다수개의 비관통형 금속부재(10a), 도전성 접착층(17), 제3리드단자(23), 제4리드 단자(24) 및 밀봉부재(30)로 구성되며, 각각의 구성을 순차적으로 설명하면 다음과 같다. As shown in FIG. 5, the
다수개의 비관통형 금속부재(10a)는 각각 도 4h에 도시된 바와 같이 금속부재(11), 금속산화층(12), 다수개의 시드전극층(13), 다수개의 메인전극층(14), 절연층(15) 및 도전성 연결층(16)으로 구성되며, 각각의 구성은 금속 커패시터(10)에서 상세하게 설명하였으므로 생략한다. 다수개의 비관통형 금속부재(10a)는 도 5에 도시된 바와 같이 전극인출부(11b)가 일측과 타측방향을 향하도록 교대로 적층된다. Each of the plurality of
도전성 접착층(17)은 다수개의 비관통형 금속부재(10a)의 메인전극층 (14)사이에 각각 설치되어 다수개의 비관통형 금속부재(10a)의 전극인출부(11a)가 일측과 타측방향을 향하도록 교대로 적층되는 다수개의 비관통형 금속부재(10a)를 접착시킨다. The conductive
제3리드단자(23)는 다수개의 비관통형 금속부재(10a)의 전극인출부(11b)가 일측으로 향하는 비관통형 금속부재(11)의 전극인출부(11b)에 연결되며, 제4리드단자(24)는 다수개의 비관통형 금속부재(10a)의 전극인출부(11b)가 타측으로 향하는 비관통형 금속부재(11)의 전극인출부(11b)에 연결하여 무극성을 갖는 금속 커패시터(110)를 구성한다. 즉, 동일한 극성을 갖는 금속산화층(12)이 형성되는 금속부재(11)의 전극인출부(11b)에 제3리드단자(23) 및 제4리드단자(24)가 각각 연결되므로 인해 금속 커패시터(110)는 무극성을 갖도록 구성된다. The
밀봉부재(30)는 제3 및 제4리드단자(23,24)가 연결되면 다수개의 비관통형 금속부재(10a)를 제3 및 제4리드단자(23,24)가 외부로 노출되도록 밀봉시킨다. The sealing
(실시예3)Example 3
본 발명의 제1실시예에 따른 금속 커패시터(10)를 구성하는 비관통형 금속부재(10a)를 이용한 유극성을 갖는 금속 커패시터(120)를 첨부된 도면을 참조하여 설명하면 다음과 같다. Referring to the accompanying drawings, a
도 6에 도시된 바와 같이 본 발명의 제3실시예에 따른 금속 커패시터(120)는 다수개의 비관통형 금속부재(10a), 도전성 접착층(17), 제1극성 리드단자(25) 및 제2극성 리드단자(26)로 구성되며, 각각의 구성을 순차적으로 설명하면 다음과 같다.As shown in FIG. 6, the
다수개의 비관통형 금속부재(10a)는 각각 도 4h에 도시된 바와 같이 금속부재(11), 금속산화층(12), 다수개의 시드전극층(13), 다수개의 메인전극층(14), 절연층(15) 및 도전성 연결층(16)으로 구성되며, 각각의 구성은 금속 커패시터(10)(10)에서 상세하게 설명하였으므로 생략한다. 다수개의 비관통형 금속부재(10a)는 도 6에 도시된 바와 같이 전극인출부(11b)가 같은 방향을 향하도록 적층된다. Each of the plurality of
도전성 접착층(17)은 다수개의 비관통형 금속부재(10a)의 전극인출부(11b)가 같은 방향을 향하도록 적층되면 다수개의 비관통형 금속부재(10a)의 메인전극층(14) 사이에 각각 설치되어 다수개의 비관통형 금속부재(10a)를 접착시킨다. The conductive
제1극성 리드단자(25)는 다수개의 비관통형 금속부재(10a)의 전극인출부(11b)가 비관통형 금속부재(11)의 전극인출부(11b)에 연결되며, 제2극성 리드단 자(26)는 다수개의 비관통형 금속부재(10a)중 하나의 메인전극층(14)에 연결하여 유극성을 갖는 금속 커패시터(110)를 구성한다. 여기서, 전극인출부(11b)에 연결되는 제1극성 리드단자(25)는 양극박으로 작용하도록 금속산화층(12)이 형성된 금속부재(11)의 전극인출부(11b)에 연결되므로 인해 애노드(anode) 전극으로 작용하며, 메인전극층(14)에 연결되는 제2극성 리드단자(26)는 음극박으로 작용하도록 금속산화층(12)을 형성하지 않은 메인전극층(14)에 연결되므로 인해 캐소드(cathode)전극으로 작용한다. In the first
제1극성 리드단자(25)가 연결되는 전극인출부(11b)가 구비되는 금속부재(11)는 음극박으로 작용하도록 적용할 수 있다. 금속부재(11)가 음극박으로 작용하는 경우에 메인전극층(14)은 양극박으로 작용한다. 따라서, 제1극성 리드단자(25)는 제2극성 리드단자(26)가 캐소드 전극으로 적용되는 경우에 애노드 전극으로 적용되며, 제2극성 리드단자(26)가 애노드 전극으로 적용되는 경우에 캐소드전극으로 적용된다. 또한, 제2극성 리드단자(26)는 제1극성 리드단자(25)가 캐소드 전극으로 적용되는 경우에 애노드 전극으로 적용되며, 제1극성 리드단자(25)가 애노드 전극으로 적용되는 경우에 캐소드전극으로 적용된다.The
캐소드전극이나 애노드전극으로 작용하는 제2극성 리드단자(26)가 연결되는 메인전극층(14)은 도전성 접착층(17)이 형성된다. 애노드나 캐소드전극으로 작용하는 제1 및 제2극성 리드단자(25,26)가 연결되면 밀봉부재(30)는 다수개의 비관통형 금속부재(10a)를 제1 및 제2극성 리드단자(25,26)가 외부로 노출되도록 밀봉시킨다. A
이와 같이 금속 커패시터(10)를 적층하여 금속 커패시터(110,120)를 구성하는 경우에 고전압, 고용량의 금속커패시터를 얻을 수 있게 된다. As such, when the
본 발명의 금속 커패시터는 전원회로의 평활회로, 노이즈 필터나 바이패스 커패시터 등에 적용할 수 있다. The metal capacitor of the present invention can be applied to a smoothing circuit, a noise filter or a bypass capacitor of a power supply circuit.
도 1은 본 발명의 제1실시예에 따른 금속 커패시터의 사시도,1 is a perspective view of a metal capacitor according to a first embodiment of the present invention;
도 2는 도 1에 도시된 금속 커패시터의 A1-A2선 전단면도,2 is a cross-sectional view taken along line A1-A2 of the metal capacitor shown in FIG. 1;
도 3은 도 1에 도시된 금속 커패시터의 B1-B2선 전단면도,3 is a cross-sectional view taken along line B1-B2 of the metal capacitor shown in FIG. 1;
도 4a 내지 도 4g는 본 발명의 제1실시예에 따른 금속 커패시터의 제조과정을 나타낸 도,4A to 4G illustrate a manufacturing process of a metal capacitor according to a first embodiment of the present invention;
도 5는 본 발명의 제2실시예에 따른 금속 커패시터의 단면도,5 is a cross-sectional view of a metal capacitor according to a second embodiment of the present invention;
도 6은 본 발명의 제3실시예에 따른 금속 커패시터의 단면도.6 is a cross-sectional view of a metal capacitor according to a third embodiment of the present invention.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
10,110,120: 금속 커패시터 10a: 비관통형 금속부재10,110,120:
11: 금속부재 11a: 홈형성부11:
11b: 전극인출부 11c: 매립부11b:
11d: 홈 12: 금속산화층 11d: groove 12: metal oxide layer
13: 시드전극층 14: 메인전극층13: seed electrode layer 14: main electrode layer
15: 절연층 16: 도전성 연결층15: insulating layer 16: conductive connecting layer
17: 도전성 접착층 17: conductive adhesive layer
Claims (20)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070105715 | 2007-10-19 | ||
KR20070105715 | 2007-10-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090040195A KR20090040195A (en) | 2009-04-23 |
KR100942084B1 true KR100942084B1 (en) | 2010-02-12 |
Family
ID=40567541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080009816A KR100942084B1 (en) | 2007-10-19 | 2008-01-30 | Metal capacitor and manufacturing method thereof |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100942084B1 (en) |
CN (1) | CN101414510B (en) |
WO (1) | WO2009051296A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112018000289T5 (en) * | 2017-03-24 | 2019-10-10 | Murata Manufacturing Co., Ltd. | capacitor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010022757A (en) * | 1998-06-09 | 2001-03-26 | 오하시 미츠오 | Solid electrolytic capacitor electrode foil, method of producing it and solid electrolytic capacitor |
KR20010102031A (en) * | 1999-02-18 | 2001-11-15 | 오하시 미츠오 | Solid electrolytic capacitor and its production method |
JP2006222333A (en) | 2005-02-14 | 2006-08-24 | Sanyo Electric Co Ltd | Solid electrolytic capacitor and its manufacturing method |
KR100779263B1 (en) * | 2007-02-06 | 2007-11-27 | 오영주 | Metal electrolytic capacitor and method manufacturing thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5469325A (en) * | 1993-03-22 | 1995-11-21 | Evans Findings Co. | Capacitor |
CN1186789C (en) * | 1999-02-18 | 2005-01-26 | 昭和电工株式会社 | Solid electrolytic capacitor and its production method |
US6934143B2 (en) * | 2003-10-03 | 2005-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal capacitor structure |
JP2006261455A (en) * | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | Semiconductor device and mim caspacitor |
-
2008
- 2008-01-16 WO PCT/KR2008/000270 patent/WO2009051296A1/en active Application Filing
- 2008-01-30 KR KR1020080009816A patent/KR100942084B1/en active IP Right Grant
- 2008-06-17 CN CN200810126676XA patent/CN101414510B/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010022757A (en) * | 1998-06-09 | 2001-03-26 | 오하시 미츠오 | Solid electrolytic capacitor electrode foil, method of producing it and solid electrolytic capacitor |
KR20010102031A (en) * | 1999-02-18 | 2001-11-15 | 오하시 미츠오 | Solid electrolytic capacitor and its production method |
JP2006222333A (en) | 2005-02-14 | 2006-08-24 | Sanyo Electric Co Ltd | Solid electrolytic capacitor and its manufacturing method |
KR100779263B1 (en) * | 2007-02-06 | 2007-11-27 | 오영주 | Metal electrolytic capacitor and method manufacturing thereof |
Also Published As
Publication number | Publication date |
---|---|
WO2009051296A1 (en) | 2009-04-23 |
CN101414510A (en) | 2009-04-22 |
KR20090040195A (en) | 2009-04-23 |
CN101414510B (en) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8004821B2 (en) | Metal capacitor and manufacturing method thereof | |
US8203823B2 (en) | Metal capacitor and manufacturing method thereof | |
US7826195B2 (en) | Metal capacitor and manufacturing method thereof | |
US8159811B2 (en) | Metal capacitor and manufacturing method thereof | |
US7965492B2 (en) | Metal capacitor and manufacturing method thereof | |
US8116062B2 (en) | Metal capacitor to improve electric conductivity | |
KR100942084B1 (en) | Metal capacitor and manufacturing method thereof | |
KR100958460B1 (en) | Metal capacitor and manufacturing method thereof | |
KR101013239B1 (en) | Metal capacitor and manufacturing method thereof | |
KR100958458B1 (en) | Metal capacitor and manufacturing method thereof | |
KR100942121B1 (en) | Metal capacitor | |
KR100958457B1 (en) | Metal capacitor | |
WO2009091090A1 (en) | Metal capacitor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140204 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150122 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170203 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180125 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190129 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20200130 Year of fee payment: 11 |