KR100941081B1 - Apparatus of supporting delay access, method of supporting delay access and soung synthesis apparatus of supporting delay access - Google Patents

Apparatus of supporting delay access, method of supporting delay access and soung synthesis apparatus of supporting delay access Download PDF

Info

Publication number
KR100941081B1
KR100941081B1 KR1020080057404A KR20080057404A KR100941081B1 KR 100941081 B1 KR100941081 B1 KR 100941081B1 KR 1020080057404 A KR1020080057404 A KR 1020080057404A KR 20080057404 A KR20080057404 A KR 20080057404A KR 100941081 B1 KR100941081 B1 KR 100941081B1
Authority
KR
South Korea
Prior art keywords
access
access request
reference value
signal
timer
Prior art date
Application number
KR1020080057404A
Other languages
Korean (ko)
Other versions
KR20090131496A (en
Inventor
박인철
김태환
이영주
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020080057404A priority Critical patent/KR100941081B1/en
Publication of KR20090131496A publication Critical patent/KR20090131496A/en
Application granted granted Critical
Publication of KR100941081B1 publication Critical patent/KR100941081B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

딜레이 액세스 지원 장치는 마스터 디바이스 및 슬레이브 디바이스를 포함한다. 마스터 디바이스는 액세스 요청 신호를 송신하고, 제1 액세스 요청 동작 시에, 액세스 요청 신호를 활성화시키고, 제1 액세스 요청 동작에 상응하는 액세스 동작을 제어하는 준비 신호를 수신한다. 슬레이브 디바이스는 기준 값 이상의 대기 시간이 지정될 수 있는 타이머를 구비하고, 액세스 요청 신호를 수신하고, 준비 신호를 송신하고, 액세스 요청 신호가 활성화된 후 대기 시간의 값이 기준 값일 때, 준비 신호를 활성화시킨다. 마스터 디바이스는 준비 신호가 활성화되었을 때, 슬레이브 디바이스에 액세스 동작을 수행한다. 따라서 단순히 지연을 원하는 액세스 요청 앞에 지연 시간을 지정하는 하나의 명령만을 삽입함으로써, 타이머에 지정한 대기 시간만큼 자동적으로 지연된 후에, 마스터 디바이스가 슬레이브 디바이스에 액세스 할 수 있다. 제시된 자동 지연 액세스 구조는 소리 합성 장치에서 슬레이브 디바이스의 타이머에 지정한 대기 시간에 따라 메모리에 저장된 음 정보를 바꾸는 데 효과적으로 사용될 수 있다.The delay access support apparatus includes a master device and a slave device. The master device transmits an access request signal, activates the access request signal at the first access request operation, and receives a ready signal for controlling the access operation corresponding to the first access request operation. The slave device has a timer that can be assigned a wait time above the reference value, receives the access request signal, transmits a ready signal, and when the value of the wait time is a reference value after the access request signal is activated, the slave device generates a ready signal. Activate it. The master device performs an access operation on the slave device when the ready signal is activated. Thus, by simply inserting a single command specifying the delay time before the access request for which the delay is desired, the master device can access the slave device after being automatically delayed by the wait time specified by the timer. The presented automatic delay access structure can be effectively used to change the sound information stored in the memory according to the waiting time specified in the timer of the slave device in the sound synthesis apparatus.

마스터, 슬레이브, 지연, 타이머, 소리 합성 Master, slave, delay, timer, sound synthesis

Description

딜레이 액세스 지원 장치, 딜레이 액세스 지원 방법 및 딜레이 액세스를 지원하는 소리 합성 장치{APPARATUS OF SUPPORTING DELAY ACCESS, METHOD OF SUPPORTING DELAY ACCESS AND SOUNG SYNTHESIS APPARATUS OF SUPPORTING DELAY ACCESS}DEAP ACCESS OF SUPPORTING DELAY ACCESS, METHOD OF SUPPORTING DELAY ACCESS AND SOUNG SYNTHESIS APPARATUS OF SUPPORTING DELAY ACCESS}

본 발명은 딜레이 액세스에 관한 것이다. 보다 상세하게는, 타이머에 지정된 값에 따라 자동적으로 지연되어 액세스 동작을 하기 위한 딜레이 액세스 지원 장치, 딜레이 액세스 지원 방법 및 딜레이 액세스를 지원하는 소리 합성 장치에 관한 것이다.The present invention relates to delay access. More specifically, the present invention relates to a delay access support apparatus for automatically performing a delay operation according to a value specified in a timer, a delay access support method, and a sound synthesis apparatus supporting delay access.

정해진 시간 이후에 마스터 디바이스가 슬레이브 디바이스 내의 메모리 값을 변경해야 하는 경우, 시스템 상의 타이머에서 발생된 인터럽트(interrupt)에 의한 인터럽트 방식이나 타이머 값을 지속적으로 검사하는 폴링(polling) 방식을 이용한다.When the master device needs to change the memory value in the slave device after a predetermined time, an interrupt method caused by an interrupt generated by a timer on the system or a polling method that continuously checks the timer value is used.

인터럽트 방식은 인터럽트 서비스를 수행하기 위한 프로그래밍 루틴이 필요하여 프로그램의 복잡도가 증가하고, 폴링 방식은 지속적으로 타이머 값을 검사해야 하므로, 프로그램의 복잡도 증가와 시스템의 전체적인 성능에 문제가 될 수 있 다.The interrupt method requires a programming routine to perform an interrupt service, which increases the complexity of the program. The polling method constantly checks timer values, which can increase the complexity of the program and the overall performance of the system.

따라서 마스터 디바이스의 슬레이브 디바이스에 대한 액세스가 타이머에 지정된 대기 시간만큼 자동적으로 지연되는 기술이 요구된다.Therefore, there is a need for a technique in which access to the slave device of the master device is automatically delayed by the waiting time specified in the timer.

상기와 같은 문제점을 해결하기 위하여, 본 발명은 타이머에 지정된 값에 따라 자동적으로 지연되어 액세스할 수 있는 딜레이 액세스 지원 장치를 제공한다.In order to solve the above problems, the present invention provides a delay access support apparatus that can be automatically delayed and accessed according to a value assigned to a timer.

또한 본 발명은 타이머에 지정된 값에 따라 자동적으로 지연되어 액세스할 수 있는 딜레이 액세스 지원 방법을 제공한다.In addition, the present invention provides a delay access support method that can be automatically delayed and accessed according to a value assigned to a timer.

또한 본 발명은 타이머에 지정된 값에 따라 자동적으로 지연되어 메모리에 저장된 값을 변경할 수 있는 딜레이 액세스를 지원하는 소리 합성 장치를 제공한다.In addition, the present invention provides a sound synthesis apparatus that supports delayed access that can automatically change the value stored in the memory in accordance with the value specified in the timer.

상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 딜레이 액세스 지원 장치는 마스터 디바이스 및 슬레이브 디바이스를 포함한다. 상기 마스터 디바이스는 액세스 요청 신호를 송신하고, 제1 액세스 요청 동작 시에, 상기 액세스 요청 신호를 활성화시키고, 상기 제1 액세스 요청 동작에 상응하는 액세스 동작을 제어하는 준비 신호를 수신한다. 상기 슬레이브 디바이스는 기준 값 이상의 대기 시간이 지정될 수 있는 타이머를 구비하고, 상기 액세스 요청 신호를 수신하고, 상기 준비 신호를 송신하고, 상기 액세스 요청 신호가 활성화된 후 상기 대기 시간의 값이 상기 기준 값일 때, 상기 준비 신호를 활성화시킨다. 상기 마스터 디바이스는 상기 준비 신호가 활성화되었을 때, 상기 슬레이브 디바이스에 상기 액세스 동작을 수행한다.In order to achieve the above object, a delay access support apparatus according to an embodiment of the present invention includes a master device and a slave device. The master device transmits an access request signal, activates the access request signal during a first access request operation, and receives a ready signal for controlling an access operation corresponding to the first access request operation. The slave device is provided with a timer that can be specified a wait time of more than a reference value, receives the access request signal, transmits the ready signal, the value of the wait time is the reference value after the access request signal is activated When the value is activated, the ready signal is activated. The master device performs the access operation on the slave device when the ready signal is activated.

상기 기준 값은 0일 수 있다.The reference value may be zero.

상기 대기 시간은 상기 마스터 디바이스에 의해 상기 타이머에 지정될 수 있다.The waiting time may be assigned to the timer by the master device.

상기 대기 시간은, 상기 마스터 디바이스가 상기 제1 액세스 요청 동작을 수행하기 전에 상기 타이머에 지정될 수 있다.The waiting time may be assigned to the timer before the master device performs the first access request operation.

상기 마스터 디바이스는, 상기 제1 액세스 요청 동작의 다음 요청 동작인 제2 액세스 요청 동작을, 상기 액세스 동작을 수행하기까지 대기할 수 있다.The master device may wait for the second access request operation, which is the next request operation of the first access request operation, to perform the access operation.

본 발명의 일 실시예에 따른 딜레이 액세스 지원 장치는 마스터 디바이스 및 슬레이브 디바이스를 포함한다. 상기 마스터 디바이스는 액세스 요청 신호를 송신하고, 액세스 요청 동작 시에, 상기 액세스 요청 신호를 활성화시키고, 상기 액세스 요청 동작에 상응하는 액세스 동작을 제어하는 준비 신호를 수신한다. 상기 슬레이브 디바이스는 기준 값 이상의 대기 시간이 지정될 수 있는 타이머 및 상기 액세스 동작을 자동적으로 지연시키는 지연기를 구비하고, 상기 액세스 요청 신호를 수신하고, 상기 준비 신호를 송신하고, 상기 액세스 요청 신호가 활성화된 후 상기 대기 시간의 값이 상기 기준 값일 때, 상기 준비 신호를 활성화시킨다. 상기 마스터 디바이스는 상기 준비 신호가 활성화되면, 상기 슬레이브 디바이스에 상기 액세스 동작을 수행한다.An apparatus for supporting delay access according to an embodiment of the present invention includes a master device and a slave device. The master device transmits an access request signal and, upon an access request operation, activates the access request signal and receives a ready signal for controlling an access operation corresponding to the access request operation. The slave device has a timer for which a wait time above a reference value can be specified and a delayer for automatically delaying the access operation, receives the access request signal, transmits the ready signal, and activates the access request signal. And the ready signal is activated when the value of the waiting time is the reference value. The master device performs the access operation to the slave device when the ready signal is activated.

상기 기준 값은 0일 수 있다.The reference value may be zero.

본 발명의 일 실시예에 따른 딜레이 액세스를 지원하는 소리 합성 장치는 프로세서부 및 소리 합성부를 포함한다. 상기 프로세서부는 액세스 요청 신호를 송신 하고, 제1 액세스 요청 동작 시에, 상기 액세스 요청 신호를 활성화시키고, 상기 제1 액세스 요청 동작에 상응하는 액세스 동작을 제어하는 준비 신호를 수신한다. 상기 소리 합성부는 상기 액세스 요청 신호를 수신하고, 상기 준비 신호를 송신하고, 소리 합성 정보가 저장된 메모리 및 기준 값 이상의 대기 시간이 지정될 수 있는 타이머를 구비하고, 상기 액세스 요청 신호가 활성화된 후 상기 대기 시간의 값이 상기 기준 값일 때, 상기 준비 신호를 활성화시키고, 상기 소리 합성 정보에 따라 주파수 변환 동작을 수행하여 소리 합성 데이터를 발생한다. 상기 프로세서부는 상기 준비 신호가 활성화되었을 때, 상기 소리 합성부에 상기 액세스 동작을 수행한다.A sound synthesizing apparatus supporting delay access according to an embodiment of the present invention includes a processor unit and a sound synthesizing unit. The processor unit transmits an access request signal, activates the access request signal during a first access request operation, and receives a ready signal for controlling an access operation corresponding to the first access request operation. The sound synthesizer includes a timer for receiving the access request signal, transmitting the ready signal, a memory in which sound synthesis information is stored, and a timer for specifying a waiting time equal to or greater than a reference value, and after the access request signal is activated, When the value of the waiting time is the reference value, the ready signal is activated, and a frequency conversion operation is performed according to the sound synthesis information to generate sound synthesis data. The processor unit performs the access operation on the sound synthesis unit when the ready signal is activated.

상기 기준 값은 0일 수 있다.The reference value may be zero.

상기 대기 시간은 상기 프로세서부에 의해 상기 타이머에 지정될 수 있다.The waiting time may be assigned to the timer by the processor unit.

상기 프로세서부는, 상기 소리 합성부 내의 상기 메모리에 액세스 동작을 수행하여 상기 메모리의 상기 소리 합성 정보를 변경할 수 있다.The processor may change the sound synthesis information of the memory by performing an access operation to the memory in the sound synthesis unit.

본 발명의 일 실시예에 따른 딜레이 액세스 지원 방법은 기준 값 이상의 대기 시간을 타이머에 지정하는 단계, 액세스 요청 동작을 수행하는 단계, 상기 액세스 요청 동작에 상응하는 액세스 동작을 제어하는 준비 신호를 수신하는 단계, 상기 대기 시간의 값이 상기 기준 값보다 크면, 상기 대기 시간의 값이 상기 기준 값으로 될 때까지 상기 액세스 동작을 대기시키는 단계, 상기 대기 시간의 값이 상기 기준 값일 때, 상기 준비 신호를 활성화시키는 단계 및 상기 활성화된 준비 신호에 응답하여 상기 액세스 동작을 수행하는 단계를 포함한다.According to an embodiment of the present invention, a delay access support method may include: assigning a wait time equal to or greater than a reference value to a timer, performing an access request operation, and receiving a ready signal for controlling an access operation corresponding to the access request operation. If the value of the waiting time is greater than the reference value, waiting for the access operation until the value of the waiting time becomes the reference value, and when the value of the waiting time is the reference value, receiving the ready signal. Activating and performing the access operation in response to the activated ready signal.

상기 기준 값은 0일 수 있다.The reference value may be zero.

본 발명의 일 실시예에 따른 딜레이 액세스 지원 방법은 메모리에 제1 정보를 저장하는 단계, 기준 값 이상의 대기 시간을, 마스터 디바이스를 이용하여 슬레이브 디바이스 내의 타이머에 지정하는 단계, 상기 마스터 디바이스를 이용하여 액세스 요청 동작을 수행하는 단계, 상기 액세스 요청 동작에 상응하는 액세스 동작을 제어하는 준비 신호를 상기 마스터 디바이스가 수신하는 단계, 상기 대기 시간의 값이 상기 기준 값보다 크면, 상기 대기 시간의 값이 상기 기준 값으로 될 때까지 슬레이브 디바이스를 이용하여 상기 액세스 동작을 대기시키는 단계, 상기 대기 시간의 값이 상기 기준 값일 때, 상기 준비 신호를 활성화시키는 단계, 상기 활성화된 준비 신호에 응답하여 상기 액세스 동작을 수행하는 단계 및 상기 마스터 디바이스를 이용하여 상기 메모리에 저장된 상기 제1 정보를 제2 정보로 변경하는 단계를 포함한다.According to an aspect of the present invention, there is provided a delay access supporting method, comprising: storing first information in a memory, assigning a standby time equal to or greater than a reference value to a timer in a slave device using a master device, and using the master device. Performing an access request operation; receiving, by the master device, a ready signal for controlling an access operation corresponding to the access request operation; and when the value of the waiting time is greater than the reference value, the value of the waiting time is the Waiting for the access operation by using a slave device until the reference value is reached; activating the ready signal when the value of the wait time is the reference value; performing the access operation in response to the activated ready signal Performing and using the master device Changing the first information stored in a memory into second information.

상기 기준 값은 0일 수 있다.The reference value may be zero.

본 발명의 일 실시예에 따른 딜레이 액세스 지원 장치, 딜레이 액세스 지원 방법 및 딜레이 액세스를 지원하는 소리 합성 장치는 단순히 지연을 원하는 액세스 요청 앞에 지연 시간을 지정하는 하나의 명령만을 삽입함으로써, 타이머에 지정한 대기 시간만큼 안정적으로 지연된 후에, 마스터 디바이스가 슬레이브 디바이스에 액세스 할 수 있다. 따라서 소리 합성 장치에서, 타이머에 지정한 대기 시간에 따라 메모리에 저장된 음 정보를 자동으로 바꾸는데 효과적으로 사용될 수 있다.The delay access support apparatus, the delay access support method, and the sound synthesis apparatus supporting the delay access according to an embodiment of the present invention simply insert a single command for specifying a delay time before the access request for delay, so that the timer designates a wait time. After a stable delay by time, the master device can access the slave device. Therefore, in the sound synthesizing apparatus, it can be effectively used to automatically change the sound information stored in the memory according to the waiting time specified in the timer.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. With respect to the embodiments of the present invention disclosed in the text, specific structural to functional descriptions are merely illustrated for the purpose of describing embodiments of the present invention, embodiments of the present invention may be implemented in various forms and It should not be construed as limited to the embodiments described in. As the inventive concept allows for various changes and numerous modifications, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms may be used for the purpose of distinguishing one component from another component. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에" 와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between. Other expressions describing the relationship between components, such as "between" and "immediately between" or "neighboring to" and "directly neighboring", should be interpreted as well. The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "having" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof that is described, and that one or more other features or numbers are present. It should be understood that it does not exclude in advance the possibility of the presence or addition of steps, actions, components, parts or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. .

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도1은 본 발명의 일 실시예에 따른 딜레이 액세스 지원 장치를 나타내는 블록도이다.1 is a block diagram illustrating an apparatus for supporting delay access according to an embodiment of the present invention.

도1을 참조하면, 딜레이 액세스 지원 장치(100)는 마스터 디바이스(110) 및 슬레이브 디바이스(120)를 포함한다. 마스터 디바이스(110)는 슬레이브 디바이 스(120)로 액세스 요청 신호(ARQS)를 송신한다. 마스터 디바이스(110)가 슬레이브 디바이스(120) 및 슬레이브 디바이스(120) 내의 메모리(140)로 액세스하기 위한 제1 액세스 요청 동작 시에, 마스터 디바이스는(110) 액세스 요청 정보 신호(ARQIS)를 슬레이브 디바이스(120)로 전송하고, 제1 액세스 요청 동작에 상응하여 액세스 요청 신호(ARQS)를 활성화시킨다. 액세스 요청 정보 신호(ARQIS)는 마스터 디바이스(110)가 슬레이브 디바이스(120)로 전송하는 어드레스(Address) 신호, 데이터 신호(DataIn.), 라이트 인에이블 신호(WEN) 및 리드/라이트 신호(Read/Write)를 포함할 수 있다.Referring to FIG. 1, the delay access support apparatus 100 includes a master device 110 and a slave device 120. The master device 110 transmits an access request signal ARQS to the slave device 120. In the first access request operation for the master device 110 to access the slave device 120 and the memory 140 in the slave device 120, the master device 110 sends the access request information signal ARQIS 110 to the slave device. And transmits an access request signal ARQS corresponding to the first access request operation. The access request information signal ARQIS is an address signal, a data signal DataIn., A write enable signal WEN, and a read / write signal Read / Read that the master device 110 transmits to the slave device 120. Write).

슬레이브 디바이스(120)는 타이머(130) 및 메모리(140)를 포함한다. 타이머(130)는 기준 값 이상의 대기 시간이 지정될 수 있고, 시간의 흐름에 따라 대기 시간의 값을 감소시킬 수 있다. 예를 들면, 기준 값은 0일 수 있다. 타이머(130)의 대기 시간은 마스터 디바이스(110)에 의해 지정될 수 있고, 이 경우, 대기 시간은 마스터 디바이스(110)가 제1 액세스 요청 동작을 수행하기 전의 이전 액세스 동작에 의해 지정될 수 있다. 또한, 마스터 디바이스(110)의 액세스 동작이 수행될 때, 타이머(130)의 대기 시간의 값이 지정되거나 이전의 값이 변경될 수 있으므로, 제1 액세스 동작 시 지정되거나 변경된 대기 시간의 값에 따라 제2 액세스 동작이 지연될 수 있다. 즉, 제1 액세스 요청 동작은, 슬레이브 디바이스(120)의 메모리(140)에 메모리 맵핑되어 있는(Memory Mapped) 타이머(130)의 대기 시간을 지정하거나 변경하여 제2 액세스 요청 동작에 상응하는 제2 액세스 동작을 지연시키고자 하는 동작일 수 있고, 제2 액세스 동작은, 제1 액세스 동작 시 타이머(130)에 지정되거 나 변경된 대기 시간의 값에 따라 지연된 후에 수행될 수 있다. 이 경우, 제1 액세스 동작 시에 저장된 대기 시간의 값은, 슬레이브 디바이스(120)가 제2 액세스 요청 신호를 수신할 때 감소하기 시작할 수 있다. The slave device 120 includes a timer 130 and a memory 140. The timer 130 may specify a wait time more than a reference value, and decrease the value of the wait time as time passes. For example, the reference value may be zero. The wait time of the timer 130 may be specified by the master device 110, in which case the wait time may be specified by a previous access operation before the master device 110 performs the first access request operation. . In addition, when the access operation of the master device 110 is performed, since the value of the wait time of the timer 130 may be specified or the previous value may be changed, according to the value of the wait time specified or changed during the first access operation. The second access operation may be delayed. That is, the first access request operation may include a second time corresponding to the second access request operation by designating or changing a waiting time of the memory 130 that is memory mapped to the memory 140 of the slave device 120. The second access operation may be performed after being delayed according to the value of the wait time specified or changed in the timer 130 during the first access operation. In this case, the value of the wait time stored in the first access operation may begin to decrease when the slave device 120 receives the second access request signal.

메모리(140)는 물리적인 메모리 장치에 한정된 의미가 아니라, 슬레이브 디바이스(120) 내에서 메모리 장치에 저장되는 정보들 및 메모리 장치에 메모리 매핑되어 있는(Memory Mapped) 정보들을 포함할 수 있다. The memory 140 is not limited to the physical memory device, but may include information stored in the memory device in the slave device 120 and memory mapped information in the memory device.

슬레이브 디바이스(120)는 마스터 디바이스(110)로부터 액세스 요청 신호(ARQS)를 수신하고, 마스터 디바이스(110)의 슬레이브 디바이스(120)에 대한 액세스 동작을 제어하는 준비 신호(PS)를 송신한다.The slave device 120 receives the access request signal ARQS from the master device 110, and transmits a preparation signal PS for controlling an access operation of the master device 110 to the slave device 120.

슬레이브 디바이스(120)는 마스터 디바이스(110)로부터 활성화된 액세스 요청 신호(ARQS)를 수신했을 때, 타이머(130)에 지정된 대기 시간의 값이 기준 값보다 크면, 대기 시간의 값이 기준 값으로 될 때까지 마스터 디바이스(110)의 액세스 동작을 지연시킨다. 예를 들면, 기준 값이 0인 경우에, 활성화된 액세스 요청 신호(ARQS)를 슬레이브 디바이스(120)가 수신하고, 타이머(130)에 지정된 대기 시간의 값이 0보다 클 때, 타이머(130)에 지정된 대기 시간의 값이 0으로 될 때까지 슬레이브 디바이스(120)는 마스터 디바이스(110)로 송신하는 준비 신호(PS)를 비활성화 상태로 유지하여 마스터 디바이스(110)의 액세스 동작을 지연시킨다. 슬레이브 디바이스(120)는 마스터 디바이스(110)의 액세스 요청 동작에 대한 액세스 동작을 자동적으로 지연시키기 위한 지연기(150)를 추가로 더 구비할 수 있다. 타이머(130)에 지정된 대기 시간의 값이 0이 될 때, 슬레이브 디바이스(120)는 준비 신 호(PS)를 활성화시키고, 마스터 디바이스(110)가 액세스 동작을 수행하도록 한다.When the slave device 120 receives the activated access request signal ARQS from the master device 110, if the value of the waiting time specified in the timer 130 is greater than the reference value, the value of the waiting time becomes the reference value. Until the access operation of the master device 110 is delayed. For example, when the reference value is 0, when the slave device 120 receives the activated access request signal ARQS, and the value of the waiting time specified in the timer 130 is greater than 0, the timer 130 The slave device 120 delays the access operation of the master device 110 by keeping the ready signal PS transmitted to the master device 110 in an inactive state until the value of the wait time specified in FIG. The slave device 120 may further include a delay 150 for automatically delaying an access operation for the access request operation of the master device 110. When the value of the wait time specified in the timer 130 becomes 0, the slave device 120 activates the preparation signal PS, and causes the master device 110 to perform an access operation.

슬레이브 디바이스(120)가 활성화된 액세스 요청 신호(ARQS)를 수신했을 때, 타이머(130)에 지정된 대기 시간의 값이 0이면, 즉, 타이머(130)에 지정된 대기 시간의 값이 기준 값이면, 슬레이브 디바이스(120)는 준비 신호(PS)를 활성화시키고, 마스터 디바이스(110)가 지연 없이 액세스 동작을 수행하도록 한다.When the slave device 120 receives the activated access request signal ARQS, if the value of the wait time specified in the timer 130 is 0, that is, if the value of the wait time specified in the timer 130 is a reference value, The slave device 120 activates the ready signal PS and allows the master device 110 to perform an access operation without delay.

마스터 디바이스(110)는 슬레이브 디바이스(120)로부터 활성화된 준비 신호를 수신하면, 슬레이브 디바이스(120) 및 슬레이브 디바이스(120) 내의 메모리(140)에 액세스 동작을 수행한다.When the master device 110 receives the activated ready signal from the slave device 120, the master device 110 performs an access operation on the slave device 120 and the memory 140 in the slave device 120.

마스터 디바이스(110)는 제1 액세스 요청 동작의 다음 요청 동작인 제2 액세스 요청 동작을, 제1 액세스 요청에 대응하는 액세스 동작이 수행되기까지 대기할 수 있다. The master device 110 may wait for a second access request operation, which is a next request operation of the first access request operation, until an access operation corresponding to the first access request is performed.

도2는 본 발명의 일 실시예에 따른 액세스 요청 신호, 준비 신호 및 타이머의 대기 시간을 나타내는 타이밍도이다.2 is a timing diagram illustrating a waiting time of an access request signal, a ready signal, and a timer according to an embodiment of the present invention.

도1 및 도2를 참조하면, 1클락 상승 에지 시점부터 2클락 상승 에지 시점까지 마스터 디바이스(110)가 액세스 요청 정보 신호(ARQIS)를 슬레이브 디바이스(120)로 전송하고, 제1 액세스 요청 동작에 상응하여 액세스 요청 신호(ARQS)를 활성화시킨다. 액세스 요청 정보 신호(ARQIS)는 마스터 디바이스(110)가 슬레이브 디바이스(120)로 전송하는 어드레스(Address) 신호, 데이터 신호(DataIn.), 라이트 인에이블 신호(WEN) 및 리드/라이트 신호(Read/Write)를 포함할 수 있다. 예를 들면, 액세스 요청 정보 신호(ARQIS) 'A'는 타이머(130)에 지정되는 대기 시간의 값 을 '3'으로 지정하는 데이터 신호(DataIn.)를 포함할 수 있다.1 and 2, the master device 110 transmits an access request information signal ARQIS to the slave device 120 from a first clock rising edge time to a second clock rising edge time, and performs a first access request operation. Correspondingly activates the access request signal ARQS. The access request information signal ARQIS is an address signal, a data signal DataIn., A write enable signal WEN, and a read / write signal Read / Read that the master device 110 transmits to the slave device 120. Write). For example, the access request information signal ARQIS 'A' may include a data signal DataIn. Which designates a value of the waiting time specified in the timer 130 as '3'.

타이머(130)에 지정되어 있는 기준 값이 0이라고 가정하면, 1클락 상승 에지 시점부터 2클락 상승 에지 시점까지는 타이머(130)에 지정된 대기 시간의 값이 0이므로, 즉, 타이머(130)에 지징된 대기 시간의 값이 기준 값이므로, 슬레이브 디바이스(120)는 2클락 상승 에지 시점부터 3클락 상승 에지 시점까지 준비 신호(PS)를 활성화시킨다. 마스터 디바이스(110)는 액세스 요청 동작에 따른 액세스 요청 신호(ARQS)를 활성화시킨 후, 다음 클락의 에지 부분부터 매 클락 마다 준비 신호(PS)가 활성화 상태인지 확인하여 액세스 동작을 수행할지 대기할지를 결정한다. 마스터 디바이스(110)는 활성화된 준비 신호(PS)에 응답하여 슬레이브 디바이스(120)내의 메모리(140)에 액세스 동작을 수행하고, 액세스 요청 정보(ARQIS)를 기초로 하여 메모리(140)에 데이터를 저장하거나 메모리에 저장되어 있던 값을 변경한다.Assuming that the reference value specified in the timer 130 is 0, since the value of the waiting time specified in the timer 130 is 0 from the time of one clock rising edge to the time of two clock rising edges, that is, the timer 130 is fed to the timer 130. Since the value of the wait time is the reference value, the slave device 120 activates the preparation signal PS from the 2 clock rising edge to the 3 clock rising edge. After activating the access request signal ARQS according to the access request operation, the master device 110 determines whether to perform an access operation by checking whether the ready signal PS is activated at every clock from the edge of the next clock. do. The master device 110 performs an access operation on the memory 140 in the slave device 120 in response to the activated ready signal PS, and transmits data to the memory 140 based on the access request information ARQIS. Save or change the value saved in memory.

5클락 상승 에지 시점부터 6클락 상승 에지 시점까지 마스터 디바이스(110)가 제2 액세스 요청 동작에 상응하여 액세스 요청 신호(ARQS)를 활성화시킨다. 8클락 상승 에지 시점까지는 타이머(130)에 지정된 대기 시간의 값이 0보다 크므로, 슬레이브 디바이스(120)는 8클락 상승 에지 시점까지 준비 신호(PS)를 비활성화 상태로 유지하여 마스터 디바이스(110)의 액세스 동작을 대기시킨다. The master device 110 activates the access request signal ARQS in response to the second access request operation from the 5th clock rising edge time to the 6th clock rising edge time. Since the value of the wait time specified in the timer 130 is greater than zero until the eight clock rising edge time point, the slave device 120 maintains the preparation signal PS in an inactive state until the eight clock rising edge time point and thus the master device 110. Wait for access operation.

슬레이브 디바이스(120)는 타이머(130)에 지정된 대기 시간의 값이 0이 되는 9클락 상승 시점부터 준비 신호(PS)를 활성화시킨다. 마스터 디바이스(110)는 활성화된 준비 신호(PS)에 응답하여 슬레이브 디바이스(120)내의 메모리(140)에 액세스 동작을 수행하고, 액세스 요청 정보 신호(ARQIS) 'B'를 기초로 하여 메모리(140)에 저장된 값을 변경한다.The slave device 120 activates the preparation signal PS from the 9th clock rising time point when the value of the waiting time specified in the timer 130 becomes zero. The master device 110 performs an access operation on the memory 140 in the slave device 120 in response to the activated preparation signal PS, and stores the memory 140 based on the access request information signal ARQIS 'B'. Change the value stored in).

도3은 본 발명의 일 실시예에 따른 딜레이 액세스를 지원하는 소리 합성 장치를 나타내는 블록도이다.3 is a block diagram illustrating a sound synthesizing apparatus supporting delay access according to an embodiment of the present invention.

도3을 참조하면, 딜레이 액세스를 지원하는 소리 합성 장치(300)는 프로세서부(310) 및 소리 합성부(320)를 포함한다. 여기서, 소리 합성부(320)는 슬레이브 디바이스에 대응하고, 프로세서부(310)는 소리 합성부(320)의 동작을 제어하는 마스터 디바이스에 대응할 수 있다.Referring to FIG. 3, the sound synthesizing apparatus 300 supporting delay access includes a processor unit 310 and a sound synthesizing unit 320. Here, the sound synthesizing unit 320 may correspond to a slave device, and the processor unit 310 may correspond to a master device that controls the operation of the sound synthesizing unit 320.

프로세서부(310)는 소리 합성부(320)로 액세스 요청 신호(ARQS)를 송신한다. 프로세서부(310)가 소리 합성부(320) 및 소리 합성부(320)내의 메모리(340)로 액세스하기 위한 제1 액세스 요청 동작 시에, 프로세서부는(310) 액세스 요청 정보 신호(ARQIS)를 소리 합성부(320)로 전송하고, 제1 액세스 요청 동작에 상응하여 액세스 요청 신호(ARQS)를 활성화시킨다.The processor unit 310 transmits an access request signal ARQS to the sound synthesis unit 320. In the first access request operation for the processor unit 310 to access the sound synthesizing unit 320 and the memory 340 in the sound synthesizing unit 320, the processor unit 310 sounds the access request information signal ARQIS. It transmits to the combining unit 320, and activates the access request signal (ARQS) corresponding to the first access request operation.

소리 합성부(320)는 타이머(330), 메모리(340) 및 구동부(350)를 포함한다. 구동부(350)는 메모리(340)에 저장된 정보에 따라 주파수 변조 동작을 수행하여 소리 합성 데이터를 발생한다. 메모리(340)에는 구동부(350)의 상태 정보 및 소리 합성 데이터를 발생하기 위한 합성 정보가 저장된다. 구동부(350)의 상태 정보는 구동부(350)의 내부에서 발생되는 정현파 및 포락선의 주파수 정보일 수 있고, 합성 정보는 구동부(350)의 동작 횟수 정보, 복수의 구동기들 사이의 데이터 흐름 정보, 소리의 온/오프 정보 및 음색의 변화 정보를 포함할 수 있다.The sound synthesizer 320 includes a timer 330, a memory 340, and a driver 350. The driver 350 generates sound synthesis data by performing a frequency modulation operation according to the information stored in the memory 340. The memory 340 stores the state information of the driver 350 and the synthesis information for generating sound synthesis data. The state information of the driver 350 may be frequency information of a sine wave and an envelope generated inside the driver 350, and the synthesis information may include information about the number of operations of the driver 350, data flow information between the plurality of drivers, and sound. It may include the on / off information and the change information of the tone.

타이머(330)에는 기준 값 이상의 대기 시간이 지정되고, 시간의 흐름에 따라 대기 시간의 값을 감소시킨다. 예를 들면, 기준 값은 0일 수 있다. 타이머(330)의 대기 시간은 프로세서부(310)에 의해 지정될 수 있고, 이 경우, 대기 시간은 프로세서부(310)가 제1 액세스 요청 동작을 수행하기 전의 이전 액세스 동작에 의해 지정될 수 있다. 또한, 프로세서부(310)의 액세스 동작이 수행될 때, 타이머(330)의 대기 시간의 값이 지정되거나 이전의 값이 변경될 수 있으므로, 제1 액세스 동작 시 지정되거나 변경된 대기 시간의 값에 따라 제2 액세스 동작이 지연될 수 있다. 즉, 제2 액세스 동작은, 제1 액세스 동작 시 타이머(330)에 지정된 대기 시간의 값에 따라 지연된 후에 수행될 수 있다. The timer 330 is assigned a waiting time equal to or greater than a reference value, and decreases the value of the waiting time as time passes. For example, the reference value may be zero. The wait time of the timer 330 may be specified by the processor unit 310, and in this case, the wait time may be specified by a previous access operation before the processor unit 310 performs the first access request operation. . In addition, when the access operation of the processor 310 is performed, the value of the wait time of the timer 330 may be specified or the previous value may be changed, and according to the value of the wait time specified or changed during the first access operation. The second access operation may be delayed. That is, the second access operation may be performed after being delayed according to the value of the waiting time specified in the timer 330 during the first access operation.

소리 합성부(320)는 프로세서부(310)로부터 액세스 요청 신호(ARQS)를 수신하고, 프로세서부(310)의 소리 합성부(320)에 대한 액세스 동작을 제어하는 준비 신호(PS)를 송신한다.The sound synthesizing unit 320 receives the access request signal ARQS from the processor unit 310 and transmits a preparation signal PS for controlling an access operation of the sound synthesizing unit 320 of the processor unit 310. .

소리 합성부(320)는 프로세서부(310)로부터 활성화된 액세스 요청 신호(ARQS)를 수신했을 때, 타이머(330)에 지정된 대기 시간의 값이 기준 값보다 크면, 대기 시간의 값이 기준 값으로 될 때까지 프로세서부(310)의 액세스 동작을 지연시킨다. 예를 들면, 기준 값이 0일 때, 소리 합성부(320)에 수신된 액세스 요청 신호(ARQS)가 활성화되고, 타이머(330)에 지정된 대기 시간의 값이 0보다 크면, 타이머(330)에 지정된 대기 시간의 값이 0으로 될 때까지 소리 합성부(320)는 프로세서부(310)로 송신하는 준비 신호(PS)를 비활성화 상태로 유지하여 프로세서부(310)의 액세스 동작을 지연시킨다. 타이머(330)에 지정된 대기 시간의 값이 0이 될 때, 소리 합성부(320)는 준비 신호(PS)를 활성화시키고, 프로세서부(310)가 액세스 동작을 수행하도록 한다.When the sound synthesis unit 320 receives the activated access request signal ARQS from the processor 310, if the value of the waiting time specified in the timer 330 is greater than the reference value, the value of the waiting time is the reference value. The access operation of the processor 310 is delayed until For example, when the reference value is 0, when the access request signal ARQS received by the sound synthesis unit 320 is activated, and the value of the waiting time specified in the timer 330 is greater than 0, the timer 330 The sound synthesizing unit 320 keeps the ready signal PS transmitted to the processor 310 in an inactive state until the value of the designated waiting time becomes 0, thereby delaying the access operation of the processor 310. When the value of the waiting time specified in the timer 330 becomes 0, the sound synthesizing unit 320 activates the preparation signal PS, and causes the processor unit 310 to perform an access operation.

소리 합성부(320)가 활성화된 액세스 요청 신호(ARQS)를 수신했을 때, 타이머(330)에 지정된 대기 시간의 값이 0이면, 소리 합성부(320)는 준비 신호(PS)를 활성화시키고, 프로세서부(310)가 지연 없이 액세스 동작을 수행하도록 한다.When the sound synthesis unit 320 receives the activated access request signal ARQS, if the value of the waiting time specified in the timer 330 is 0, the sound synthesis unit 320 activates the preparation signal PS. The processor unit 310 performs an access operation without delay.

프로세서부(310)는 소리 합성부(320)로부터 활성화된 준비 신호(PS)를 수신하면, 소리 합성부(320) 및 소리 합성부(320)내의 메모리(340)에 액세스 동작을 수행하고, 액세스 동작을 수행하여 메모리(340)에 저장된 정보를 변경할 수 있다.When the processor unit 310 receives the activated preparation signal PS from the sound synthesizing unit 320, the processor 310 performs an access operation on the sound synthesizing unit 320 and the memory 340 in the sound synthesizing unit 320. By performing an operation, information stored in the memory 340 may be changed.

프로세서부(310)는 제1 액세스 요청 동작의 다음 요청 동작인 제2 액세스 요청 동작을, 제1 액세스 요청에 대응하는 액세스 동작이 수행되기까지 대기할 수 있다.The processor unit 310 may wait for the second access request operation, which is the next request operation of the first access request operation, until the access operation corresponding to the first access request is performed.

따라서 딜레이 액세스를 지원하는 소리 합성 장치는 타이머(330)에 지정된 대기 시간만큼 안정적으로 지연된 후에 메모리(340)에 저장된 파라미터 정보를 변경할 수 있고, 이에 따라 타이머(330)에 지정되는 값에 따라 액세스 동작을 수행하여 메모리(340)에 저장된 정보를 바꿈으로써 소리의 온/오프 및 음색의 변화를 제어할 수 있다.Therefore, the sound synthesis apparatus supporting the delay access may change the parameter information stored in the memory 340 after being stably delayed by the waiting time specified in the timer 330, and accordingly, the access operation according to the value specified in the timer 330. By changing the information stored in the memory 340 to control the on / off of the sound and the change of the tone.

도4는 본 발명의 일 실시예에 따른 딜레이 액세스 지원 방법을 나타내는 순서도이다.4 is a flowchart illustrating a delay access support method according to an embodiment of the present invention.

도4를 참조하면, 딜레이 액세스 지원 방법은 마스터 디바이스가 메모리에 제1 정보를 저장하고(S410), 슬레이브 디바이스 내의 타이머에 기준 값 이상의 대기 시간을 지정한다(S420). 마스터 디바이스가 슬레이브 디바이스 및 슬레이브 디바이스 내의 메모리에 액세스하기 위한 액세스 요청 동작을 수행하고, 슬레이브 디바이스로 송신하는 액세스 요청 신호를 활성화한다(S430). 액세스 요청 동작에 대응하는 액세스 동작을 제어하는 준비 신호를 수신한다(S440). 슬레이브 디바이스가 활성화된 액세스 요청 신호를 수신하면, 타이머에 지정된 대기 시간의 값이 기준 값인지 확인한다(S450). 여기서 기준 값은 0일 수 있다. 대기 시간의 값이 기준 값이 아니면(S450: 아니오), 대기 시간의 값이 기준 값이 될 때까지 마스터 디바이스의 액세스 동작을 지연시킨다. 대기 시간의 값이 기준 값이면(S450: 예), 슬레이브 디바이스는 준비 신호를 활성화시킨다(S470). 마스터 디바이스는 활성화된 준비 신호에 응답하여 액세스 동작을 수행하고, 메모리에 액세스하여 메모리에 저장된 제1 정보를 제2 정보로 변경한다.Referring to FIG. 4, in the delay access support method, the master device stores first information in a memory (S410) and designates a wait time equal to or greater than a reference value in a timer in the slave device (S420). The master device performs an access request operation for accessing the slave device and the memory in the slave device, and activates the access request signal transmitted to the slave device (S430). In operation S440, a ready signal for controlling an access operation corresponding to the access request operation is received. When the slave device receives the activated access request signal, it is checked whether the value of the waiting time specified in the timer is a reference value (S450). Here, the reference value may be 0. If the value of the waiting time is not the reference value (S450: No), the access operation of the master device is delayed until the value of the waiting time becomes the reference value. If the value of the wait time is a reference value (S450: YES), the slave device activates the ready signal (S470). The master device performs an access operation in response to the activated ready signal, accesses the memory, and changes the first information stored in the memory to the second information.

따라서, 딜레이 액세스 지원 장치, 딜레이 액세스 지원 방법 및 딜레이 액세스를 지원하는 소리 합성 장치는 타이머에 지정한 대기 시간만큼 안정적으로 지연된 후에, 마스터 디바이스가 슬레이브 디바이스에 액세스 할 수 있고, 슬레이브 디바이스 내의 메모리에 저장된 파라미터 정보를 변경할 수 있다.Therefore, the delay access support apparatus, the delay access support method, and the sound synthesis apparatus supporting the delay access can stably delay the delay time specified by the timer, and then the master device can access the slave device and the parameters stored in the memory in the slave device. You can change the information.

본 발명에 따르면, 딜레이 액세스 지원 장치 및 딜레이 액세스 지원 방법은 지연을 원하는 액세스 요청 앞에 지연 시간을 지정하는 하나의 명령만을 삽입함으로써, 간단하고 효율적으로 마스터 디바이스는 지연 시간만큼 지연된 후에 슬레이브 디바이스에 액세스 할 수 있다. 또한, 딜레이 액세스를 지원하는 소리 합성 장 치는 자동으로 지연되어 액세스 되는 구조이므로, 타이머에 지정하는 대기 시간에 따라 메모리에 저장된 음 정보를 효과적으로 변경할 수 있다.According to the present invention, a delay access support apparatus and a delay access support method insert a single command specifying a delay time before an access request for which a delay is desired, so that the master device can access the slave device after being delayed by the delay time. Can be. In addition, since the sound synthesizer that supports delay access is automatically delayed and accessed, the sound information stored in the memory can be effectively changed according to the waiting time specified in the timer.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

도1은 본 발명의 일 실시예에 따른 딜레이 액세스 지원 장치를 나타내는 블록도이다.1 is a block diagram illustrating an apparatus for supporting delay access according to an embodiment of the present invention.

도2는 본 발명의 일 실시예에 따른 액세스 요청 신호, 준비 신호 및 타이머의 대기 시간을 나타내는 타이밍도이다.2 is a timing diagram illustrating a waiting time of an access request signal, a ready signal, and a timer according to an embodiment of the present invention.

도3은 본 발명의 일 실시예에 따른 딜레이 액세스를 지원하는 소리 합성 장치를 나타내는 블록도이다.3 is a block diagram illustrating a sound synthesizing apparatus supporting delay access according to an embodiment of the present invention.

도4는 본 발명의 일 실시예에 따른 딜레이 액세스 지원 방법을 나타내는 순서도이다.4 is a flowchart illustrating a delay access support method according to an embodiment of the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

110: 마스터 디바이스110: master device

120: 슬레이브 디바이스120: slave device

130, 330: 타이머130, 330: timer

140: 340: 메모리140: 340: Memory

310: 프로세서부310: processor unit

320: 소리 합성부320: sound synthesis unit

350: 구동부350: drive unit

Claims (15)

액세스 요청 신호를 송신하고, 제1 액세스 요청 동작 시에, 상기 액세스 요청 신호를 활성화시키고, 상기 제1 액세스 요청 동작에 상응하는 액세스 동작을 제어하는 준비 신호를 수신하는 마스터 디바이스; 및A master device that transmits an access request signal and, upon a first access request operation, activates the access request signal and receives a ready signal for controlling an access operation corresponding to the first access request operation; And 기준 값 이상의 대기 시간이 지정될 수 있는 타이머를 구비하고, 상기 액세스 요청 신호를 수신하고, 상기 준비 신호를 송신하고, 상기 액세스 요청 신호가 활성화된 후 상기 대기 시간의 값이 상기 기준 값일 때, 상기 준비 신호를 활성화시키는 슬레이브 디바이스를 포함하고,The timer having a wait time greater than or equal to a reference value, receiving the access request signal, transmitting the ready signal, and when the value of the wait time is the reference value after the access request signal is activated, the A slave device for activating a ready signal, 상기 마스터 디바이스는 상기 준비 신호가 활성화되었을 때, 상기 슬레이브 디바이스에 상기 액세스 동작을 수행하는 것을 특징으로 하는 딜레이 액세스 지원 장치.And the master device performs the access operation to the slave device when the ready signal is activated. 제1항에 있어서,The method of claim 1, 상기 기준 값은 0인 것을 특징으로 하는 딜레이 액세스 지원 장치.And the reference value is zero. 제1항에 있어서,The method of claim 1, 상기 대기 시간은 상기 마스터 디바이스에 의해 상기 타이머에 지정되는 것을 특징으로 하는 딜레이 액세스 지원 장치.And the wait time is assigned to the timer by the master device. 제1항에 있어서,The method of claim 1, 상기 대기 시간은, 상기 마스터 디바이스가 상기 제1 액세스 요청 동작을 수행하기 전에 상기 타이머에 지정되는 것을 특징으로 하는 딜레이 액세스 지원 장치.And the waiting time is assigned to the timer before the master device performs the first access request operation. 제1항에 있어서,The method of claim 1, 상기 마스터 디바이스는, 상기 제1 액세스 요청 동작의 다음 요청 동작인 제2 액세스 요청 동작을, 상기 액세스 동작을 수행하기까지 대기하는 것을 특징으로 하는 딜레이 액세스 지원 장치.And the master device waits for a second access request operation, which is a next request operation of the first access request operation, to perform the access operation. 액세스 요청 신호를 송신하고, 액세스 요청 동작 시에, 상기 액세스 요청 신호를 활성화시키고, 상기 액세스 요청 동작에 상응하는 액세스 동작을 제어하는 준비 신호를 수신하는 마스터 디바이스; 및A master device that transmits an access request signal and, upon an access request operation, activates the access request signal and receives a ready signal for controlling an access operation corresponding to the access request operation; And 기준 값 이상의 대기 시간이 지정될 수 있는 타이머 및 상기 액세스 동작을 자동적으로 지연시키는 지연기를 구비하고, 상기 액세스 요청 신호를 수신하고, 상기 준비 신호를 송신하고, 상기 액세스 요청 신호가 활성화된 후 상기 대기 시간의 값이 상기 기준 값일 때, 상기 준비 신호를 활성화시키는 슬레이브 디바이스를 포함하고,A timer for which a wait time above a reference value can be specified, and a delayer for automatically delaying the access operation, receiving the access request signal, transmitting the ready signal, and the wait after the access request signal is activated A slave device that activates the ready signal when the value of time is the reference value, 상기 마스터 디바이스는 상기 준비 신호가 활성화되면, 상기 슬레이브 디바이스에 상기 액세스 동작을 수행하는 것을 특징으로 하는 딜레이 액세스 지원 장 치.The master device performs the access operation to the slave device when the ready signal is activated. 제6항에 있어서,The method of claim 6, 상기 기준 값은 0인 것을 특징으로 하는 딜레이 액세스 지원 장치.And the reference value is zero. 액세스 요청 신호를 송신하고, 제1 액세스 요청 동작 시에, 상기 액세스 요청 신호를 활성화시키고, 상기 제1 액세스 요청 동작에 상응하는 액세스 동작을 제어하는 준비 신호를 수신하는 프로세서부; 및A processor unit which transmits an access request signal, activates the access request signal at a first access request operation, and receives a ready signal for controlling an access operation corresponding to the first access request operation; And 기준 값 이상의 대기 시간이 지정될 수 있는 타이머 및 소리의 온/오프 정보 및 음색의 변화 정보가 저장된 메모리를 구비하고, 상기 액세스 요청 신호를 수신하고, 상기 준비 신호를 송신하고, 상기 액세스 요청 신호가 활성화된 후 상기 대기 시간의 값이 상기 기준 값일 때, 상기 준비 신호를 활성화시키고, 상기 소리의 온/오프 정보 및 상기 음색의 변화 정보에 따라 주파수 변환 동작을 수행하여 소리 합성 데이터를 발생하는 소리 합성부를 포함하고,A timer having a timer for specifying a standby time of a reference value or more, and a memory in which sound on / off information and tone information change are stored, and receiving the access request signal, transmitting the ready signal, and providing the access request signal After the activation, when the value of the waiting time is the reference value, the preparation signal is activated and a sound synthesis data is generated by performing a frequency conversion operation according to the on / off information of the sound and the change information of the tone. Including wealth, 상기 프로세서부는 상기 준비 신호가 활성화되면, 상기 메모리에 상기 액세스 동작을 수행하는 것을 특징으로 하는 딜레이 액세스를 지원하는 소리 합성 장치.And the processor unit performs the access operation on the memory when the ready signal is activated. 제8항에 있어서,The method of claim 8, 상기 기준 값은 0인 것을 특징으로 하는 딜레이 액세스를 지원하는 소리 합성 장치.The reference value is 0, the sound synthesizer supporting delay access, characterized in that. 제8항에 있어서,The method of claim 8, 상기 대기 시간은 상기 프로세서부에 의해 상기 타이머에 지정되는 것을 특징으로 하는 딜레이 액세스를 지원하는 소리 합성 장치.And the wait time is assigned to the timer by the processor unit. 제8항에 있어서,The method of claim 8, 상기 프로세서부는, 상기 메모리에 상기 액세스 동작을 수행하여 상기 메모리에 저장된 상기 소리의 온/오프 정보 및 상기 음색의 변화 정보를 변경하는 것을 특징으로 하는 딜레이 액세스를 지원하는 소리 합성 장치.And the processor unit performs the access operation on the memory to change on / off information of the sound and change information of the tone stored in the memory. 기준 값 이상의 대기 시간을 타이머에 지정하는 단계;Assigning a wait time equal to or greater than a reference value to the timer; 액세스 요청 동작을 수행하는 단계;Performing an access request operation; 상기 액세스 요청 동작에 상응하는 액세스 동작을 제어하는 준비 신호를 수신하는 단계;Receiving a ready signal for controlling an access operation corresponding to the access request operation; 상기 대기 시간의 값이 상기 기준 값보다 크면, 상기 대기 시간의 값이 상기 기준 값으로 될 때까지 상기 액세스 동작을 대기시키는 단계;If the value of the waiting time is greater than the reference value, waiting for the access operation until the value of the waiting time becomes the reference value; 상기 대기 시간의 값이 상기 기준 값일 때, 상기 준비 신호를 활성화시키는 단계; 및Activating the ready signal when the value of the waiting time is the reference value; And 상기 활성화된 준비 신호에 응답하여 상기 액세스 동작을 수행하는 단계를 포함하는 딜레이 액세스 지원 방법.And performing the access operation in response to the activated ready signal. 제12항에 있어서,The method of claim 12, 상기 기준 값은 0인 것을 특징으로 하는 딜레이 액세스 지원 방법.And the reference value is zero. 메모리에 제1 정보를 저장하는 단계;Storing the first information in a memory; 기준 값 이상의 대기 시간을, 마스터 디바이스를 이용하여 슬레이브 디바이스 내의 타이머에 지정하는 단계;Assigning a wait time equal to or greater than a reference value to a timer in the slave device using the master device; 상기 마스터 디바이스를 이용하여 액세스 요청 동작을 수행하는 단계;Performing an access request operation using the master device; 상기 액세스 요청 동작에 상응하는 액세스 동작을 제어하는 준비 신호를 상기 마스터 디바이스가 수신하는 단계;Receiving, by the master device, a ready signal for controlling an access operation corresponding to the access request operation; 상기 대기 시간의 값이 상기 기준 값보다 크면, 상기 대기 시간의 값이 상기 기준 값으로 될 때까지 상기 슬레이브 디바이스를 이용하여 상기 액세스 동작을 대기시키는 단계;If the value of the waiting time is greater than the reference value, waiting for the access operation using the slave device until the value of the waiting time becomes the reference value; 상기 대기 시간이 상기 기준 값일 때, 상기 준비 신호를 활성화시키는 단계;Activating the ready signal when the waiting time is the reference value; 상기 활성화된 준비 신호에 응답하여 상기 액세스 동작을 수행하는 단계; 및Performing the access operation in response to the activated ready signal; And 상기 마스터 디바이스를 이용하여 상기 메모리에 저장된 상기 제1 정보를 제2 정보로 변경하는 단계를 포함하는 딜레이 액세스 지원 방법.And changing the first information stored in the memory into second information using the master device. 제14항에 있어서,The method of claim 14, 상기 기준 값은 0인 것을 특징으로 하는 딜레이 액세스 지원 방법.And the reference value is zero.
KR1020080057404A 2008-06-18 2008-06-18 Apparatus of supporting delay access, method of supporting delay access and soung synthesis apparatus of supporting delay access KR100941081B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080057404A KR100941081B1 (en) 2008-06-18 2008-06-18 Apparatus of supporting delay access, method of supporting delay access and soung synthesis apparatus of supporting delay access

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080057404A KR100941081B1 (en) 2008-06-18 2008-06-18 Apparatus of supporting delay access, method of supporting delay access and soung synthesis apparatus of supporting delay access

Publications (2)

Publication Number Publication Date
KR20090131496A KR20090131496A (en) 2009-12-29
KR100941081B1 true KR100941081B1 (en) 2010-02-10

Family

ID=41690696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080057404A KR100941081B1 (en) 2008-06-18 2008-06-18 Apparatus of supporting delay access, method of supporting delay access and soung synthesis apparatus of supporting delay access

Country Status (1)

Country Link
KR (1) KR100941081B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106249585A (en) * 2016-09-14 2016-12-21 国网辽宁省电力有限公司锦州供电公司 The electric power payment active/standby changing method of machine based on string of binary characters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040107588A (en) * 2003-06-05 2004-12-23 삼성전자주식회사 Method and apparatus detecting an error of an access wait signal
KR20070003302A (en) * 2005-07-01 2007-01-05 삼성전자주식회사 Method and apparatus for determining optimal delay time, and computer-readable storage medium storing optimal delay time determining program

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040107588A (en) * 2003-06-05 2004-12-23 삼성전자주식회사 Method and apparatus detecting an error of an access wait signal
KR20070003302A (en) * 2005-07-01 2007-01-05 삼성전자주식회사 Method and apparatus for determining optimal delay time, and computer-readable storage medium storing optimal delay time determining program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106249585A (en) * 2016-09-14 2016-12-21 国网辽宁省电力有限公司锦州供电公司 The electric power payment active/standby changing method of machine based on string of binary characters

Also Published As

Publication number Publication date
KR20090131496A (en) 2009-12-29

Similar Documents

Publication Publication Date Title
JP2006331408A (en) Memory card capable of improving reading performance
KR101143488B1 (en) Internal clock frequency controlling circuit and semiconductor memory apparatus using the same
US9304952B2 (en) Memory control device, storage device, and memory control method
US7506150B2 (en) Computer system and related method of playing audio files when booting
KR100319331B1 (en) Bus control device and bus control method
JP2007048022A (en) Asynchronous bus interface and its processing method
US6167529A (en) Instruction dependent clock scheme
KR100941081B1 (en) Apparatus of supporting delay access, method of supporting delay access and soung synthesis apparatus of supporting delay access
US20070283139A1 (en) Information processing apparatus and control method used thereby
JP2009217640A (en) Data transfer controller
US7315928B2 (en) Apparatus and related method for accessing page mode flash memory
US20140007754A1 (en) Musical sound generation device, musical sound generation method, and storage medium
KR20050112973A (en) Memory controller for use in multi-thread pipeline bus system and memory control method
KR20050122503A (en) Memory controller for scheduling a plurality of commands, and method thereof
US20070277006A1 (en) Systems and methods capable of controlling multiple data access
US20040243872A1 (en) Method for using serial flash memory as program storage media for microprocessor
JP2011034214A (en) Memory controller
JP2006126938A (en) Data transfer system and its data transfer method
JP2004038705A (en) Memory controller and memory accessing method
JP2008152315A (en) Signal processing circuit
JP5489871B2 (en) Image processing device
JP2009198844A (en) One-chip electronic musical sound generator
JP2008225894A (en) Sdram controller
JP2008117242A (en) Data transfer control device and data transfer control method
JP2011158976A (en) Memory controller

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee