KR100934846B1 - Reflective type liquid crystal display device and manufacturing method - Google Patents

Reflective type liquid crystal display device and manufacturing method Download PDF

Info

Publication number
KR100934846B1
KR100934846B1 KR1020070107997A KR20070107997A KR100934846B1 KR 100934846 B1 KR100934846 B1 KR 100934846B1 KR 1020070107997 A KR1020070107997 A KR 1020070107997A KR 20070107997 A KR20070107997 A KR 20070107997A KR 100934846 B1 KR100934846 B1 KR 100934846B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
liquid crystal
pixel
data line
Prior art date
Application number
KR1020070107997A
Other languages
Korean (ko)
Other versions
KR20090042090A (en
Inventor
박대림
윤태훈
김재창
이각석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070107997A priority Critical patent/KR100934846B1/en
Publication of KR20090042090A publication Critical patent/KR20090042090A/en
Application granted granted Critical
Publication of KR100934846B1 publication Critical patent/KR100934846B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • G02F1/133555Transflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0673Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 반사투과형 액정표시장치 및 그 제조방법은 반사부와 투과부의 전극 각도를 조절함으로써 싱글 감마(single gamma)를 구현하는 동시에 로우 트위스티디 네마틱(Low Twisted Nematic; LTN) 액정을 사용하여 λ/4위상지연 판(Quarter Wave Plate; QWP)을 구현함으로써 기존의 위상지연 판 대비 높은 위상지연(retardation) 값을 구현하기 위한 것으로, 다수개의 반사부와 투과부로 구분되는 화소부를 가진 제 1 기판; 상기 제 1 기판의 화소부에 형성된 게이트전극과 게이트라인 및 상기 제 1 기판의 반사부에 형성된 반사전극; 상기 제 1 기판 위에 형성된 제 1 절연막; 상기 게이트전극 상부에 형성된 액티브패턴; 상기 제 1 기판 위에 형성되되, 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 반사부와 투과부를 포함하는 화소영역에 형성되되, 상기 드레인전극에 전기적으로 접속하는 화소전극; 상기 제 1 기판 위에 형성된 제 2 절연막; 상기 제 1 기판의 화소부 전체에 걸쳐 단일 패턴으로 형성되되, 상기 투과부에 다수개의 제 1 슬릿을 가지며 상기 반사부에 다수개의 제 2 슬릿을 가진 공통전극; 상기 제 1 기판과 대향하여 합착하는 제 2 기판; 및 상기 제 1 기판과 제 2 기판 사이에 형성된 로우 트위스티드 네마틱 액정층을 포함하며, 상기 제 1 슬릿은 상기 데이터라인에 대해 동일한 방향으로 배치되는 한편, 상기 제 2 슬릿은 상기 데이터라인에 대해 소정 각도로 기울어지며, 상기 공통전극은 데이터라인 상부에도 형성되어 개구율이 향상되는 것을 특징으로 한다.The reflective liquid crystal display device and a method of manufacturing the same according to the present invention implement a single gamma by adjusting the angles of the reflecting portion and the transmitting portion, and at the same time using a low twisted nematic (LTN) liquid crystal. A fourth substrate for implementing a high phase retardation value compared to a conventional phase delay plate by implementing a quarter wave delay plate (QWP), the first substrate having a pixel part divided into a plurality of reflection parts and a transmission part; A gate electrode and a gate line formed on the pixel portion of the first substrate, and a reflective electrode formed on the reflective portion of the first substrate; A first insulating film formed on the first substrate; An active pattern formed on the gate electrode; A data line formed on the first substrate and defining a pixel region crossing the source / drain electrode and the gate line electrically connected to the source / drain region of the active pattern; A pixel electrode formed in the pixel region including the reflecting portion and the transmitting portion and electrically connected to the drain electrode; A second insulating film formed on the first substrate; A common electrode formed in a single pattern over the entire pixel portion of the first substrate, the common electrode having a plurality of first slits in the transmission portion and a plurality of second slits in the reflection portion; A second substrate joined to face the first substrate; And a low twisted nematic liquid crystal layer formed between the first substrate and the second substrate, wherein the first slit is disposed in the same direction with respect to the data line, while the second slit is predetermined with respect to the data line. It is inclined at an angle, and the common electrode is formed on the data line, so that the aperture ratio is improved.

Description

반사투과형 액정표시장치 및 그 제조방법{TRANS-REFLECTIVE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}Reflective liquid crystal display device and manufacturing method therefor {TRANS-REFLECTIVE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}

본 발명은 반사투과형 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 반사 모두와 투과 모드를 선택적으로 사용할 수 있는 반사투과형 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a transflective liquid crystal display device and a method for manufacturing the same, and more particularly, to a transflective liquid crystal display device and a method of manufacturing the same that can selectively use both reflection and transmission mode.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information display and increasing demand for using a portable information carrier, a lightweight flat panel display (FPD), which replaces a conventional display device, a cathode ray tube (CRT), is used. The research and commercialization of Korea is focused on. In particular, the liquid crystal display (LCD) of the flat panel display device is an image representing the image using the optical anisotropy of the liquid crystal, is excellent in resolution, color display and image quality, and is actively applied to notebooks or desktop monitors have.

상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display is largely composed of a color filter substrate and an array substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.

상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.The active matrix (AM) method, which is a driving method mainly used in the liquid crystal display device, uses an amorphous silicon thin film transistor (a-Si TFT) as a switching device to drive the liquid crystal in the pixel portion. to be.

이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.Hereinafter, a structure of a general liquid crystal display device will be described in detail with reference to FIG. 1.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.1 is an exploded perspective view schematically illustrating a general liquid crystal display.

도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.As shown in the figure, the liquid crystal display device is largely a liquid crystal layer (liquid crystal layer) formed between the color filter substrate 5 and the array substrate 10 and the color filter substrate 5 and the array substrate 10 ( 30).

상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The color filter substrate 5 includes a color filter C composed of a plurality of sub-color filters 7 for implementing colors of red (R), green (G), and blue (B); A black matrix 6 that separates the sub-color filters 7 and blocks light passing through the liquid crystal layer 30, and a transparent common electrode that applies a voltage to the liquid crystal layer 30. 8)

또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.In addition, the array substrate 10 may be arranged vertically and horizontally to define a plurality of gate lines 16 and data lines 17 and a plurality of gate lines 16 and data lines 17 that define a plurality of pixel regions P. The thin film transistor T, which is a switching element formed in the cross region, and the pixel electrode 18 formed on the pixel region P, are formed.

이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영 역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.The color filter substrate 5 and the array substrate 10 configured as described above are joined to face each other by a sealant (not shown) formed outside the image display area to form a liquid crystal display panel. The bonding of the 5 and the array substrate 10 is made through a bonding key (not shown) formed on the color filter substrate 5 or the array substrate 10.

이와 같이 구성된 액정표시장치는 사용하는 광원에 따라 투과형(transmission type)과 반사형(reflection type)으로 나뉠 수 있다.The liquid crystal display device configured as described above may be classified into a transmission type and a reflection type according to a light source to be used.

이때, 투과형 액정표시장치는 액정표시패널의 뒷면에 부착된 배면광원인 백라이트(backlight)로부터 나오는 인위적인 빛을 액정에 입사시켜 액정의 배열에 따라 빛의 양을 조절하여 색을 표시하는 형태이고, 반사형 액정표시장치는 외부의 자연광이나 인조광원을 반사시킴으로써 액정의 배열에 따라 빛의 투과율을 조절하는 형태이다.In this case, the transmissive liquid crystal display is a form in which an artificial light emitted from a backlight, which is a back light source attached to the rear side of the liquid crystal display panel, is incident on the liquid crystal to display the color by adjusting the amount of light according to the arrangement of the liquid crystals. The type liquid crystal display is a form in which light transmittance is adjusted according to the arrangement of liquid crystals by reflecting external natural light or artificial light source.

상기 투과형 액정표시장치는 인위적인 배면광원을 사용하므로 어두운 외부 환경에서도 밝은 화상을 구현할 수 있으나 전력소비(power consumption)가 큰 단점이 있는 반면, 반사형 액정표시장치는 빛의 대부분을 외부의 자연광이나 인조광원에 의존하는 구조를 하고 있으므로 투과형 액정표시장치에 비해 전력소비가 적지만 어두운 장소에서는 사용할 수 없다는 단점이 있다.Since the transmissive liquid crystal display uses an artificial back light source, a bright image can be realized even in a dark external environment. However, the power consumption of the transmissive liquid crystal display is large. Since the structure depends on the light source, power consumption is lower than that of the transmissive liquid crystal display, but it cannot be used in a dark place.

따라서, 두 가지 모드를 필요한 상황에 따라 적절하게 선택하여 사용할 수 있는 장치로 반사투과형 액정표시장치가 제안되었다.Accordingly, a reflection-transmissive liquid crystal display device has been proposed as a device capable of appropriately selecting and using two modes according to a necessary situation.

이러한 반사투과형 액정표시장치는 일반적으로 전압을 인가하지 않을 경우 백색광이 출력되는 표준 백색 모드(normally white mode)를 사용하는데, 반사 모드를 기준으로 설계되기 때문에 전압을 인가하지 않았을 때 투과 모드의 투과율은 반 사 모드 투과율의 50% 정도밖에 되지 않는다. 또한, 투과부에서는 백라이트에서 공급된 빛이 액정층을 거쳐 바로 외부로 투과되는 방식이지만, 반사부의 경우 외부광원이 액정층을 거쳐 반사전극에서 반사된 다음 액정층을 거쳐 외부로 투과되는 방식이므로, 전압을 인가할 때 액정층과 반사전극에서의 위상차 변화가 반사부와 투과부간에 동일할 수 없게 된다.Such a transflective liquid crystal display generally uses a normally white mode in which white light is output when no voltage is applied. Since the reflection mode is designed based on the reflection mode, the transmittance of the transmissive mode when no voltage is applied is determined. It is only about 50% of the reflection mode transmittance. In addition, in the transmitting part, the light supplied from the backlight is directly transmitted to the outside through the liquid crystal layer, but in the case of the reflecting part, the external light source is reflected from the reflective electrode through the liquid crystal layer and then transmitted to the outside through the liquid crystal layer. When is applied, the phase difference change in the liquid crystal layer and the reflection electrode cannot be the same between the reflection portion and the transmission portion.

이러한 싱글셀갭(single cell-gap) 구조에서의 문제점을 해결하기 위하여, 투과부 셀갭을 반사부 셀갭보다 크게 하는 구조인 듀얼셀갭(dual cell-gap) 구조의 액정표시장치가 제안되었다.In order to solve the problem in the single cell gap structure, a liquid crystal display device having a dual cell gap structure, which has a structure in which the transmission cell gap is larger than the reflection cell gap, has been proposed.

이하, 상기 듀얼셀갭 구조의 반사투과형 액정표시장치를 그 제조방법을 통해 상세히 설명한다. 참고로, 상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다.Hereinafter, the reflective transmissive liquid crystal display device having the dual cell gap structure will be described in detail through a method of manufacturing the same. For reference, a method of reducing the number of masks in terms of productivity is required because a manufacturing process of the liquid crystal display device basically requires a plurality of mask processes (ie, photolithography) for fabricating an array substrate including a thin film transistor. This is required.

도 2a 내지 도 2g는 일반적인 반사투과형 액정표시장치의 제조공정을 순차적으로 나타내는 단면도로써, 투과부의 셀갭을 반사부의 셀갭보다 크게 한 듀얼셀갭 구조의 반사투과형 액정표시장치의 제조공정을 예를 들어 나타내고 있다.2A to 2G are cross-sectional views sequentially illustrating a manufacturing process of a general reflective transmissive liquid crystal display device, and showing a manufacturing process of a reflective transmissive liquid crystal display device having a dual cell gap structure in which a cell gap of a transmissive part is larger than a cell gap of a reflective part. .

도 2a에 도시된 바와 같이, 어레이 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(21)을 형성한다.As shown in FIG. 2A, a gate electrode 21 made of a conductive metal material is formed on the array substrate 10 using a photolithography process (first mask process).

다음으로, 도 2b에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 어레이 기판(10) 전면(全面)에 차례대로 제 1 절연막(15a)과 비정질 실리콘 박막 및 n+ 비 정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성한다.Next, as shown in FIG. 2B, the first insulating film 15a, the amorphous silicon thin film, and the n + amorphous silicon thin film are sequentially deposited on the entire surface of the array substrate 10 on which the gate electrode 21 is formed. Subsequently, an active pattern 24 made of the amorphous silicon thin film is formed on the gate electrode 21 by selectively patterning the amorphous silicon thin film and the n + amorphous silicon thin film by using a photolithography process (second mask process).

이때, 상기 액티브패턴(24) 위에는 상기 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(25)이 형성되게 된다.In this case, an n + amorphous silicon thin film pattern 25 patterned in the same shape as the active pattern 24 is formed on the active pattern 24.

이후, 도 2c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(24)과 소오스/드레인전극(22, 23) 사이에서 오믹-콘택층(ohmic contact layer)(25n)을 형성하게 된다.Thereafter, as illustrated in FIG. 2C, a conductive metal material is deposited on the entire surface of the array substrate 10 and then selectively patterned using a photolithography process (third mask process) to form a source on the active pattern 24. The electrode 22 and the drain electrode 23 are formed. In this case, the n + amorphous silicon thin film pattern formed on the active pattern 24 has a predetermined region removed through the third mask process, thereby forming an ohmic − between the active pattern 24 and the source / drain electrodes 22 and 23. An ohmic contact layer 25n is formed.

다음으로, 도 2d에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23)이 형성된 어레이 기판(10) 전면에 아크릴(acryl)과 같은 유기절연막인 제 2 절연막(15b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(15b)의 일부 영역을 제거하여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)과 투과부의 셀갭을 조절하기 위한 오픈홀(T)을 형성한다.Next, as shown in FIG. 2D, the second insulating film 15b, which is an organic insulating film such as acrylic, is deposited on the entire surface of the array substrate 10 on which the source electrode 22 and the drain electrode 23 are formed. Thereafter, a portion of the second insulating layer 15b is removed through a photolithography process (fourth mask process) to adjust the cell gap of the contact hole 40 and the transmission portion exposing a portion of the drain electrode 23. An open hole T is formed.

그리고, 도 2e에 도시된 바와 같이, 상기 제 2 절연막(15b)이 형성된 어레이 기판(10) 전면에 반사율이 뛰어난 도전성 금속물질을 증착한 후, 포토리소그래피공 정(제 5 마스크공정)을 이용하여 반사부에 상기 콘택홀(40)을 통해 상기 드레인전극(23)과 전기적으로 접속하는 반사전극(18r)을 형성한다.As shown in FIG. 2E, a conductive metal material having excellent reflectance is deposited on the entire surface of the array substrate 10 on which the second insulating film 15b is formed, and then, using a photolithography process (a fifth mask process). The reflective electrode 18r is formed to be electrically connected to the drain electrode 23 through the contact hole 40.

다음으로, 도 2f에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 투명한 도전성 금속물질을 증착한 후, 포토리소그래피공정(제 6 마스크공정)을 이용하여 상기 반사전극(18r)이 형성되어 있는 반사부를 포함하여 화소영역 전체에 화소전극(18t)을 형성한다.Next, as shown in FIG. 2F, after the transparent conductive metal material is deposited on the entire surface of the array substrate 10, the reflective electrode 18r is formed using a photolithography process (sixth mask process). The pixel electrode 18t is formed in the entire pixel region including the reflector.

상기에 설명된 바와 같이 일반적인 반사투과형 액정표시장치는 박막 트랜지스터를 포함하는 어레이 기판의 제조에 총 6번의 포토리소그래피공정을 필요로 하여 투과형 액정표시장치에 비해 많은 수의 포토리소그래피공정을 필요로 한다.As described above, a general reflective transmissive liquid crystal display device requires a total of six photolithography processes to manufacture an array substrate including a thin film transistor, and thus requires a larger number of photolithography processes than a transmissive liquid crystal display device.

상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리는 단점이 있다.The photolithography process is a series of processes in which a pattern drawn on a mask is transferred onto a substrate on which a thin film is deposited to form a desired pattern. The photolithography process includes a plurality of processes such as photoresist coating, exposure, and development processes. It has the disadvantage of dropping.

특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하게 된다.In particular, a mask designed to form a pattern is very expensive, and as the number of masks applied to the process increases, the manufacturing cost of the liquid crystal display device increases in proportion thereto.

이와 같이 제작된 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트에 의해 도 2g에 도시된 바와 같이, 상부의 컬러필터 기판(5)과 대향하여 합착하여 액정표시장치를 구성하게 된다.The array substrate 10 fabricated as described above is bonded to the upper surface of the color filter substrate 5 as shown in FIG. 2G by a sealant formed on the outer side of the image display area to form a liquid crystal display device.

이때, 상기 컬러필터 기판(5)에는 상기 박막 트랜지스터와 게이트라인 및 데 이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스(6)와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터(7)가 형성되어 있으며, 상기 블랙매트릭스(6)와 컬러필터(7) 상에는 소정의 오버코트층(over coat layer)(9)과 공통전극(8)이 형성되게 된다.In this case, the color filter substrate 5 includes a black matrix 6 that prevents light leakage into the thin film transistor, the gate line, and the data line, and a color filter 7 for realizing red, green, and blue colors. A predetermined overcoat layer 9 and a common electrode 8 are formed on the black matrix 6 and the color filter 7.

이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에는 액정층(미도시)이 개재되어 있으며, 상기 액정층의 두께는 셀갭(d1, d2)으로 정의되게 된다.A liquid crystal layer (not shown) is interposed between the color filter substrate 5 and the array substrate 10 configured as described above, and the thickness of the liquid crystal layer is defined as cell gaps d1 and d2.

여기서, 반사부에서의 빛의 진행거리와 투과부에서의 빛의 진행거리의 차이에 의한 빛의 위상차 값의 차이를 줄이기 위하여, 상기 반사부에서의 빛의 진행거리가 투과부에서의 빛의 진행거리의 2배인 점을 감안하여, 상기 반사부 셀갭(d1)은 상기 제 2 절연막(15b)에 오픈홀을 가지는 투과부 셀갭(d2)의 1/2에 해당되게 설계되게 된다.Here, in order to reduce the difference in the phase difference value of the light due to the difference in the light travel distance in the reflector and the light travel distance in the transmissive part, the light travel distance in the reflector is equal to the travel distance of the light in the transmissive part. In consideration of being doubled, the reflector cell gap d1 is designed to correspond to 1/2 of the transmissive cell gap d2 having an open hole in the second insulating layer 15b.

그러나, 이러한 듀얼 셀갭 구조의 반사투과형 액정표시장치는 다음과 같은 문제점을 가진다.However, the reflection type liquid crystal display device having the dual cell gap structure has the following problems.

첫째, 반사부와 투과부간에 셀갭 차를 두기 위해 단차특성이 우수한 유기절연물질이 주로 이용되는데, 상기 유기절연물질의 경우 별도의 공정 장비가 요구되고 비용이 고가인 문제점이 있다.First, an organic insulating material having excellent step characteristics is mainly used to provide a cell gap difference between the reflecting part and the transmitting part. In the case of the organic insulating material, a separate process equipment is required and the cost is high.

둘째, 절연막이 가지는 단차에 의존하여, 반사부와 투과부 사이의 셀갭을 다르게 하는 공정은 실질적으로 복잡한 공정 조건을 요구하고, 이에 따라 공정 효율이 떨어지게 된다.Second, depending on the step of the insulating film, the process of varying the cell gap between the reflective portion and the transmissive portion requires a substantially complex process condition, thereby reducing the process efficiency.

또한, 광시야각을 위한 반사투과형 횡전계방식(In Plane Switching; IPS) 액정표시장치를 구현하기 위해서는 여러 장의 위상차 보상 필름을 적용하여야 하는 문제점이 있다.In addition, in order to implement a reflection type transverse electric field (IPS) liquid crystal display device for a wide viewing angle, there are problems that a plurality of retardation compensation films must be applied.

본 발명은 상기한 문제를 해결하기 위한 것으로, 5번의 마스크공정으로 어레이 기판을 제작하도록 한 반사투과형 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a reflective transmissive liquid crystal display device and a method of manufacturing the same in which an array substrate is manufactured by five mask processes.

본 발명의 다른 목적은 게이트전극 형성시 반사전극을 형성하도록 함으로써 마스크공정을 개선한 반사투과형 액정표시장치 및 그 제조방법을 제공하는데 있다.Another object of the present invention is to provide a reflective transmissive liquid crystal display device and a method of manufacturing the same by improving a mask process by forming a reflective electrode when forming a gate electrode.

본 발명의 다른 목적은 싱글 셀갭으로 반사투과형 광시야각 모드를 구현할 수 있는 반사투과형 액정표시장치 및 그 제조방법을 제공하는데 있다.Another object of the present invention is to provide a reflection type liquid crystal display device and a method of manufacturing the same, which can implement the reflection type wide viewing angle mode with a single cell gap.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the configuration and claims of the invention described below.

상기한 목적을 달성하기 위하여, 본 발명의 반사투과형 액정표시장치는 다수개의 반사부와 투과부로 구분되는 화소부를 가진 제 1 기판; 상기 제 1 기판의 화소부에 형성된 게이트전극과 게이트라인 및 상기 제 1 기판의 반사부에 형성된 반사전극; 상기 제 1 기판 위에 형성된 제 1 절연막; 상기 게이트전극 상부에 형성된 액티브패턴; 상기 제 1 기판 위에 형성되되, 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 반사부와 투과부를 포함하는 화소영역에 형성되되, 상기 드레인전극에 전기적으로 접속하는 화소전극; 상기 제 1 기판 위에 형성된 제 2 절연막; 상기 제 1 기판의 화소부 전체에 걸쳐 단일 패턴으로 형성되되, 상기 투과부에 다수개의 제 1 슬릿을 가지며 상기 반사부에 다수개의 제 2 슬릿을 가진 공통전극; 상기 제 1 기판과 대향하여 합착하는 제 2 기판; 및 상기 제 1 기판과 제 2 기판 사이에 형성된 로우 트위스티드 네마틱 액정층을 포함하며, 상기 제 1 슬릿은 상기 데이터라인에 대해 동일한 방향으로 배치되는 한편, 상기 제 2 슬릿은 상기 데이터라인에 대해 소정 각도로 기울어지며, 상기 공통전극은 데이터라인 상부에도 형성되어 개구율이 향상되는 것을 특징으로 한다.In order to achieve the above object, the reflection-transmissive liquid crystal display device of the present invention comprises a first substrate having a pixel portion divided into a plurality of reflecting portion and the transmission portion; A gate electrode and a gate line formed on the pixel portion of the first substrate, and a reflective electrode formed on the reflective portion of the first substrate; A first insulating film formed on the first substrate; An active pattern formed on the gate electrode; A data line formed on the first substrate and defining a pixel region crossing the source / drain electrode and the gate line electrically connected to the source / drain region of the active pattern; A pixel electrode formed in the pixel region including the reflecting portion and the transmitting portion and electrically connected to the drain electrode; A second insulating film formed on the first substrate; A common electrode formed in a single pattern over the entire pixel portion of the first substrate, the common electrode having a plurality of first slits in the transmission portion and a plurality of second slits in the reflection portion; A second substrate joined to face the first substrate; And a low twisted nematic liquid crystal layer formed between the first substrate and the second substrate, wherein the first slit is disposed in the same direction with respect to the data line, while the second slit is predetermined with respect to the data line. It is inclined at an angle, and the common electrode is formed on the data line, so that the aperture ratio is improved.

또한, 본 발명의 반사투과형 액정표시장치의 제조방법은 다수개의 반사부와 투과부로 구분되는 화소부를 가진 제 1 기판을 제공하는 단계; 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하며, 상기 제 1 기판의 반사부에 반사전극을 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 상기 제 1 기판에 액티브패턴과 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 반사부와 투과부를 포함하는 화소영역에 형성하되, 상기 드레인전극에 전기적으로 접속하도록 화소전극을 형성하는 단계; 상기 제 1 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 1 기판의 화소부 전체에 걸쳐 단일 패턴으로 공통전극을 형성하되, 상기 투과부에 다수개의 제 1 슬릿을 가지며 상기 반사부에 다수개의 제 2 슬릿을 가지도록 공통전극을 형성하는 단계; 상기 제 1 기판과 제 2 기판 사이에 로우 트위스티드 네마틱 액정층을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하며, 상기 제 1 슬릿은 상기 데이터라인에 대해 동일한 방향으로 배치되는 한편, 상기 제 2 슬릿은 상기 데이터라인에 대해 소정 각도로 기울어지도록 형성하며, 상기 공통전극은 데이터라인 상부에도 형성되어 개구율이 향상되는 것을 특징으로 한다.In addition, the method of manufacturing a reflective transmissive liquid crystal display device of the present invention comprises the steps of providing a first substrate having a plurality of reflecting portion and the pixel portion divided into a transmission portion; Forming a gate electrode and a gate line on the pixel portion of the first substrate, and forming a reflective electrode on the reflective portion of the first substrate; Forming a first insulating film on the first substrate; Forming a data line on the first substrate to define a pixel region by crossing an active pattern, a source / drain electrode, and the gate line; Forming a pixel electrode on the pixel area including the reflecting part and the transmitting part, the pixel electrode being electrically connected to the drain electrode; Forming a second insulating film on the first substrate; Forming a common electrode in a single pattern over the entire pixel portion of the first substrate, wherein the common electrode has a plurality of first slits in the transmission portion and a plurality of second slits in the reflection portion; Forming a low twisted nematic liquid crystal layer between the first substrate and the second substrate; And bonding the first substrate and the second substrate, wherein the first slit is disposed in the same direction with respect to the data line, while the second slit is formed to be inclined at a predetermined angle with respect to the data line. The common electrode may be formed on the data line to improve the aperture ratio.

상술한 바와 같이, 본 발명에 따른 반사투과형 액정표시장치 및 그 제조방법 은 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.As described above, the reflective liquid crystal display device and the method of manufacturing the same according to the present invention provide an effect of reducing the number of masks used for manufacturing the thin film transistor and reducing the manufacturing process and cost.

또한, 본 발명에 따른 반사투과형 액정표시장치 및 그 제조방법은 λ/4위상지연 판 한 장과 λ/2위상지연 판 2장으로 반사투과형 광시야각을 구현할 수 있으며, 싱글 셀갭의 구현으로 기존의 듀얼 셀갭에 비해 수율 및 생산성을 향상시킬 수 있게 된다.In addition, the reflective liquid crystal display device and the manufacturing method thereof according to the present invention can realize a reflective wide viewing angle with one λ / 4 phase delay plate and two λ / 2 phase delay plates, and by implementing a single cell gap, The yield and productivity can be improved compared to the dual cell gap.

또한, 본 발명에 따른 반사투과형 액정표시장치 및 그 제조방법은 로우 트위스티드 네마틱 액정으로 λ/4위상지연 판 구현시 기존 위상지연 판 대비 높은 위상지연 값을 얻을 수 있어 투과부의 휘도효율을 향상시킬 수 있는 효과를 제공한다.In addition, the reflection-transmissive liquid crystal display device and the manufacturing method thereof according to the present invention can obtain a high phase delay value compared to a conventional phase delay plate when implementing a λ / 4 phase delay plate with a low twisted nematic liquid crystal, thereby improving luminance efficiency of a transmission part. It can be effective.

또한, 본 발명에 따른 반사투과형 액정표시장치 및 그 제조방법은 반사부와 투과부의 전극 각도를 조절함으로써 손쉽게 싱글 감마를 구현할 수 있는 이점을 제공한다.In addition, the reflective liquid crystal display device and the method of manufacturing the same according to the present invention provide an advantage of easily implementing a single gamma by adjusting the electrode angle of the reflecting unit and the transmitting unit.

이하, 첨부한 도면을 참조하여 본 발명에 따른 반사투과형 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of a transflective liquid crystal display device and a manufacturing method according to the present invention.

도 3은 본 발명의 실시예에 따른 반사투과형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 설명의 편의를 위해 게이트패드부와 데이터패드부 및 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.FIG. 3 is a plan view schematically illustrating a portion of an array substrate of a reflective transmissive liquid crystal display according to an exemplary embodiment of the present invention. For convenience of description, one pixel including a thin film transistor including a gate pad part, a data pad part, and a pixel part is provided. It is shown.

실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.In an actual liquid crystal display device, N gate lines and M data lines intersect and MxN pixels exist, but one pixel is shown in the figure for simplicity of explanation.

또한, 상기 본 발명의 실시예에 따른 반사투과형 액정표시장치는 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치에 관한 것으로, 특히 상기 도 3은 화소전극 및 공통전극 사이에 형성되는 프린지 필드가 슬릿을 관통하여 화소영역 및 화소전극 상에 위치하는 액정 분자를 구동시킴으로써 화상을 구현하는 프린지 필드형(Fringe Field Switching; FFS) 액정표시장치를 예를 들어 나타내고 있다.In addition, the transflective liquid crystal display device according to the embodiment of the present invention is an In Plane Switching (IPS) type liquid crystal display device in which a liquid crystal molecule is driven in a horizontal direction with respect to a substrate to improve the viewing angle to 170 degrees or more. In particular, FIG. 3 illustrates a fringe field switching method for implementing an image by driving a fringe field formed between a pixel electrode and a common electrode to drive liquid crystal molecules positioned on the pixel region and the pixel electrode through a slit; FFS) The liquid crystal display device is shown as an example.

도면에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)은 반사부(R)와 투과부(T)로 구분된 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 프린지 필드를 발생시켜 액정(미도시)을 구동시키는 다수개의 슬릿(108s, 108s')을 가진 공통전극(108) 및 박스형태의 화소전극(118)과 반사전극(118')이 형성되어 있다.As shown in the drawing, an array substrate 110 according to an embodiment of the present invention is arranged on the array substrate 110 divided into a reflecting portion (R) and a transmission portion (T) in a vertical direction to define a pixel area of the gate Line 116 and data line 117 are formed. In addition, a thin film transistor, which is a switching element, is formed in an intersection area between the gate line 116 and the data line 117, and a plurality of slits for driving a liquid crystal (not shown) by generating a fringe field in the pixel area. The common electrode 108 having the 108s and 108s ', the pixel electrode 118 and the reflective electrode 118' in the form of a box are formed.

여기서, 상기 본 발명의 실시예에 따른 반사투과형 액정표시장치는 상기 액정으로 꼬임 각이 약 63~64°로 바람직하게는 63.5°나 63.6°인 로우 트위스티드 네마틱 액정을 사용하여 λ/4위상지연 판을 구현하도록 함으로써 기존 위상지연 판 대비 높은 위상지연 값을 얻을 수 있어 투과부(T)의 휘도효율을 향상시킬 수 있는 것을 특징으로 한다.Here, the reflection-transmissive liquid crystal display device according to the embodiment of the present invention is a λ / 4 phase delay using a low twisted nematic liquid crystal having a twist angle of about 63 to 64 ° to the liquid crystal, preferably 63.5 ° or 63.6 °. By implementing the plate it is possible to obtain a high phase delay value compared to the existing phase delay plate is characterized in that to improve the luminance efficiency of the transmission (T).

이때, 전단에 위치한 게이트라인(116)의 일부는 제 1 절연막(미도시)을 사이 에 두고 그 상부의 화소전극(118)의 일부와 중첩하여 스토리지 커패시터(storage capacitor)를 형성하게 된다. 상기 스토리지 커패시터는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 즉, 상기 어레이 기판(110)의 화소전극(118)은 상기 공통전극(108)과 함께 액정 커패시터를 이루는데, 일반적으로 상기 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터를 액정 커패시터에 연결해서 사용해야 한다.In this case, a portion of the gate line 116 positioned at the front end may overlap a portion of the pixel electrode 118 therebetween with a first insulating layer (not shown) therebetween to form a storage capacitor. The storage capacitor serves to maintain a constant voltage applied to the liquid crystal capacitor until the next signal. That is, the pixel electrode 118 of the array substrate 110 forms a liquid crystal capacitor together with the common electrode 108. In general, the voltage applied to the liquid crystal capacitor is not maintained until the next signal is input and is leaked. Disappear. Therefore, in order to maintain the applied voltage, the storage capacitor must be connected to the liquid crystal capacitor.

이러한 스토리지 커패시터는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다. In addition to maintaining the signal, the storage capacitor has effects such as stabilization of gray scale display and reduction of flicker and afterimage.

상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브패턴(124)을 포함한다.The thin film transistor includes a gate electrode 121 connected to the gate line 116, a source electrode 122 connected to the data line 117, and a drain electrode 123 electrically connected to the pixel electrode 118. It is. In addition, the thin film transistor includes an active pattern 124 that forms a conductive channel between the source electrode 122 and the drain electrode 123 by a gate voltage supplied to the gate electrode 121.

이때, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 별도의 콘택홀 없이 직접 상기 화소전극(118)에 전기적으로 접속하게 된다.In this case, a part of the source electrode 122 extends in one direction to form a part of the data line 117, and a part of the drain electrode 123 extends toward the pixel area to directly contact the pixel electrode without a separate contact hole. 118 is electrically connected.

전술한 바와 같이 상기 화소영역 내에는 프린지 필드를 발생시키기 위한 다수개의 슬릿(108s, 108s')을 가진 공통전극(108)과 화소전극(118) 및 반사전극(118')이 형성되어 있는데, 이때 상기 화소전극(118)은 화소영역 전체, 즉 반사 부(R)와 투과부(T) 전체에 걸쳐 형성되는 한편, 상기 반사전극(118')은 상기 반사부(R)에만 형성되어 외부의 광원을 반사시키는 역할을 하게 된다.As described above, a common electrode 108 having a plurality of slits 108s and 108s ', a pixel electrode 118, and a reflective electrode 118' is formed in the pixel region. The pixel electrode 118 is formed over the entire pixel area, that is, the entire reflective part R and the transmissive part T, while the reflective electrode 118 ′ is formed only in the reflective part R to provide an external light source. It will act as a reflection.

또한, 상기 공통전극(108)은 화소부 전체에 걸쳐 단일패턴으로 형성되는 동시에 상기 투과부(T) 내에서 다수개의 제 1 슬릿(108s) 및 상기 반사부(R) 내에서 다수개의 제 2 슬릿(108s')을 가지도록 형성되어 있는 것을 특징으로 한다.In addition, the common electrode 108 is formed in a single pattern over the entire pixel portion, and a plurality of first slits 108s in the transmission portion T and a plurality of second slits in the reflection portion R are formed. And 108s').

이때, 상기 제 1 슬릿(108s)은 상기 데이터라인(117)에 대해 실질적으로 동일한 방향으로 배치되어 있는 한편, 상기 제 2 슬릿(108s')은 상기 데이터라인(117)에 대해 소정의 각도를 가지도록 배치되어 있어 상기 반사부(R)와 투과부(T)에서 서로 다른 방향으로 러빙을 진행한 것과 동일한 효과를 발생하게 된다. 이는 상기 반사부(R)와 투과부(T)에서 싱글 감마를 구현하기 위한 방법으로 투과부(T)의 전극 대비 반사부(R)의 전극, 즉 상기 제 1 슬릿(108s) 대비 제 2 슬릿(108s')을 약 30~40°, 바람직하게는 35°로 기울게 형성하는 것이다.In this case, the first slit 108s is disposed in substantially the same direction with respect to the data line 117, while the second slit 108s ′ has a predetermined angle with respect to the data line 117. It is disposed so as to generate the same effect as rubbing in different directions in the reflecting portion (R) and the transmission portion (T). This is a method for realizing a single gamma in the reflecting part R and the transmitting part T. The electrode of the reflecting part R, that is, the second slit 108s compared with the electrode of the transmitting part T, that is, the first slit 108s. ') Is inclined at about 30-40 °, preferably 35 °.

또한, 상기 공통전극(108)을 화소부 전체에 걸쳐 단일패턴으로 형성하게 되면 각각의 화소영역에 공통전극을 형성하는 경우에 비해 상기 공통전극들 사이를 전기적으로 접속시키기 위한 공통라인을 형성할 필요가 없게 된다. 그 결과 어레이 기판(110)을 제작하는데 필요한 마스크수를 하나 줄일 수 있게 된다.In addition, when the common electrode 108 is formed in a single pattern over the entire pixel portion, it is necessary to form a common line for electrically connecting the common electrodes as compared with the case where the common electrode is formed in each pixel region. There will be no. As a result, the number of masks required to fabricate the array substrate 110 can be reduced by one.

또한, 상기와 같이 불투명한 공통라인이 필요 없게 되는 동시에 공통전극(108)이 데이터라인(117) 상부에도 형성되게 되므로 개구율이 향상되게 되며, 투과부(T)에서는 상기 화소전극(118)의 좌우 끝이 데이터라인(117) 주위의 최외곽 제 1 슬릿(108s) 내에 존재하게 되어 상기 데이터라인(117) 주위의 투과율이 극대화되 게 된다.In addition, since the opaque common line is not required as described above, the common electrode 108 is also formed on the data line 117, thereby improving the aperture ratio. It is present in the outermost first slit 108s around the data line 117 to maximize the transmittance around the data line 117.

이와 같이 구성된 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.The gate pad electrode 126p and the data pad electrode 127p electrically connected to the gate line 116 and the data line 117 are formed in the edge region of the array substrate 110 configured as described above. The scan signal and the data signal applied from the driving circuit unit (not shown) are transferred to the gate line 116 and the data line 117, respectively.

즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(116p)과 데이터패드라인(117p)에 연결되며, 상기 게이트패드라인(116p)과 데이터패드라인(117p)은 상기 게이트패드라인(116p)과 데이터패드라인(117p)에 각각 전기적으로 접속된 게이트패드전극(126p)과 데이터패드전극(127p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.That is, the gate line 116 and the data line 117 extend toward the driving circuit part and are connected to the corresponding gate pad line 116p and the data pad line 117p, respectively, and the gate pad line 116p and the data pad The line 117p receives the scan signal and the data signal from the driving circuit unit through the gate pad electrode 126p and the data pad electrode 127p electrically connected to the gate pad line 116p and the data pad line 117p, respectively. You will be authorized.

참고로, 도면부호 140a 및 140b는 각각 제 1 콘택홀 및 제 2 콘택홀을 나타내며, 이때 상기 데이터패드전극(127p)은 상기 제 1 콘택홀(140a)을 통해 상기 데이터패드라인(117p)과 전기적으로 접속하고 상기 게이트패드전극(126p)은 상기 제 2 콘택홀(140b)을 통해 상기 게이트패드라인(116p)과 전기적으로 접속하게 된다.For reference, reference numerals 140a and 140b indicate a first contact hole and a second contact hole, respectively, wherein the data pad electrode 127p is electrically connected to the data pad line 117p through the first contact hole 140a. The gate pad electrode 126p is electrically connected to the gate pad line 116p through the second contact hole 140b.

여기서, 본 발명의 실시예에 따른 반사투과형 액정표시장치는 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용하여 액티브패턴과 소오스/드레인전극 및 데이터라인을 한번의 마스크공정으로 형성하고 상기 드레인전극 위에 별도의 콘택홀 없이 직접 접속하도록 화소전극을 형성함으로써 어레이 기판을 제작하는데 필요한 마스크수를 감소시킬 수 있게 된다.Here, the reflective liquid crystal display device according to the embodiment of the present invention uses a half-tone mask or a diffraction mask (hereinafter referred to as a half-tone mask to include a diffraction mask) and an active pattern and a source / By forming a drain electrode and a data line in a single mask process and forming a pixel electrode to directly connect the drain electrode without a separate contact hole, the number of masks required to fabricate an array substrate can be reduced.

또한, 본 발명의 실시예에 따른 반사투과형 액정표시장치는 게이트전극을 형성할 때 반사전극을 형성하도록 함으로써 총 5번의 마스크공정으로 반사투과형 어레이 기판을 제작할 수 있는 한편 싱글 셀갭으로 반사투과형 광시야각 모드를 구현할 수 있게 되는데, 이를 다음의 반사투과형 액정표시장치의 제조방법을 통해 상세히 설명한다.In addition, the reflective liquid crystal display device according to the embodiment of the present invention allows the reflective electrode array substrate to be manufactured by a total of five mask processes by forming the reflective electrode when forming the gate electrode, and the reflective transmissive wide viewing angle mode with a single cell gap. It will be possible to implement, which will be described in detail through the manufacturing method of the following reflection-transmissive liquid crystal display device.

도 4a 내지 도 4e는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.4A through 4E are cross-sectional views sequentially illustrating a manufacturing process along lines IIIa-IIIa ', IIIb-IIIb, and IIIc-IIIc of the array substrate illustrated in FIG. 3, and a process of manufacturing an array substrate of a pixel portion is shown on the left side. The right side shows a step of manufacturing an array substrate of a data pad part and a gate pad part in order.

또한, 도 5a 내지 도 5e는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.5A to 5E are plan views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 3.

도 4a 및 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121)과 게이트라인(116) 및 반사전극(118')을 형성하며, 상기 어레이 기판(110)의 게이트패드부에 게이트패드라인(116p)을 형성한다.As shown in FIGS. 4A and 5A, the gate electrode 121, the gate line 116, and the reflective electrode 118 ′ are formed in the pixel portion of the array substrate 110 made of a transparent insulating material such as glass. A gate pad line 116p is formed in the gate pad portion of the array substrate 110.

이때, 상기 게이트전극(121)과 게이트라인(116)과 반사전극(118') 및 게이트패드라인(116p)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.In this case, the gate electrode 121, the gate line 116, the reflective electrode 118 ′, and the gate pad line 116p deposit a first conductive layer on the entire surface of the array substrate 110 and then perform a photolithography process. It is formed by selectively patterning through a mask process).

여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.Here, the first conductive layer may include aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), chromium (Cr), molybdenum (Mo), and Low resistance opaque conductive materials such as molybdenum alloys can be used. In addition, the first conductive layer may have a multilayer structure in which two or more low resistance conductive materials are stacked.

이와 같이 본 발명의 실시예에 따른 반사투과형 액정표시장치는 게이트전극(121)과 게이트라인(116)을 형성할 때 상기 제 1 도전막으로 반사부에 반사전극(118')을 형성함으로써 반사전극(118')의 형성에 필요한 마스크수를 줄일 수 있게 된다.As described above, when the gate electrode 121 and the gate line 116 are formed, the reflective liquid crystal display according to the exemplary embodiment of the present invention forms the reflective electrode 118 'by the first conductive layer to form the reflective electrode. The number of masks required for the formation of 118 'can be reduced.

다음으로, 도 4b 및 도 5b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116)과 반사전극(118') 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 제 1 절연막(115a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한다.Next, as shown in FIGS. 4B and 5B, the gate electrode 121, the gate line 116, the reflective electrode 118 ′, and the gate pad line 116p are formed on the entire surface of the array substrate 110. The first insulating film 115a, the amorphous silicon thin film, the n + amorphous silicon thin film, and the second conductive film are formed.

이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성하며, 상기 액티브패턴(124) 상부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.Thereafter, the amorphous silicon thin film, the n + amorphous silicon thin film, and the second conductive film are selectively removed through a photolithography process (second mask process) to form an active pattern including the amorphous silicon thin film in the pixel portion of the array substrate 110 ( 124 is formed, and a source electrode 122 and a drain electrode 123 formed of the second conductive layer are formed on the active pattern 124.

이때, 상기 제 2 마스크공정을 통해 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 2 도전막으로 이루어진 데이터라인(117)을 형성하는 동시에 상기 어레이 기판(110)의 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라 인(117p)을 형성하게 된다.In this case, a data line 117 made of the second conductive layer is formed in the data line region of the array substrate 110 through the second mask process, and the second data pad portion of the array substrate 110 is formed. A data pad line 117p made of a conductive film is formed.

이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)과 동일한 형태로 패터닝된 제 1 n+ 비정질 실리콘 박막패턴(125')이 형성되게 된다.In this case, a first n + amorphous silicon thin film pattern 125 ′ formed of the n + amorphous silicon thin film and patterned in the same shape as the active pattern 124 is formed on the active pattern 124.

또한, 상기 데이터패드라인(117p) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(124')과 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되게 된다.In addition, the first amorphous silicon thin film pattern 124 ′ and the second amorphous silicon thin film and the n + amorphous silicon thin film respectively formed under the data pad line 117p and patterned in the same shape as the data pad line 117p. An n + amorphous silicon thin film pattern 125 "is formed.

여기서, 본 발명의 실시예에 따른 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)은 하프-톤 마스크를 이용함으로써 한번의 마스크공정(제 2 마스크공정)을 통해 동시에 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다. 다만, 본 발명이 이에 한정되지는 않으며 상기 액티브패턴(124) 및 소오스/드레인전극(122, 123)과 데이터라인(117)을 두 번의 마스크공정으로 형성할 수도 있다.Here, the active pattern 124, the source / drain electrodes 122 and 123, and the data line 117 according to an exemplary embodiment of the present invention use a half-tone mask to perform one mask process (second mask process). Simultaneously, the second mask process will be described in detail with reference to the accompanying drawings. However, the present invention is not limited thereto, and the active pattern 124, the source / drain electrodes 122 and 123, and the data line 117 may be formed by two mask processes.

도 6a 내지 도 6f는 도 4b 및 도 5b에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.6A through 6F are cross-sectional views illustrating a second mask process according to an exemplary embodiment of the present invention in the array substrate illustrated in FIGS. 4B and 5B.

도 6a에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116)과 반사전극(118') 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 제 1 절연막(115a), 비정질 실리콘 박막(120), n+ 비정질 실리콘 박막(125) 및 제 2 도전막(130)을 형성한다.As shown in FIG. 6A, the first insulating film 115a is formed on the entire surface of the array substrate 110 on which the gate electrode 121, the gate line 116, the reflective electrode 118 ′, and the gate pad line 116p are formed. An amorphous silicon thin film 120, an n + amorphous silicon thin film 125, and a second conductive film 130 are formed.

이때, 상기 제 2 도전막(130)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다.In this case, the second conductive layer 130 may be made of a low resistance opaque conductive material such as aluminum, aluminum alloy, tungsten, copper, chromium, molybdenum and molybdenum alloy to form a source electrode, a drain electrode, and a data line.

그리고, 도 6b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 1 감광막(170)을 형성한 후, 본 발명의 실시예에 따른 제 1 하프-톤 마스크(180)를 통해 상기 제 1 감광막(170)에 선택적으로 광을 조사한다.6B, after forming the first photoresist film 170 made of photosensitive material such as photoresist on the entire surface of the array substrate 110, the first half-tone mask according to the embodiment of the present invention. Light is selectively irradiated to the first photoresist layer 170 through 180.

이때, 상기 제 1 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 제 1 하프-톤 마스크(180)를 투과한 광만이 상기 제 1 감광막(170)에 조사되게 된다.In this case, the first half-tone mask 180 blocks the first transmission region I transmitting all of the irradiated light and the second transmission region II transmitting only a part of the light and blocking part of the light and all the irradiated light. The blocking region III is provided, and only the light passing through the first half-tone mask 180 is irradiated to the first photosensitive film 170.

이어서, 상기 제 1 하프-톤 마스크(180)를 통해 노광된 상기 제 1 감광막(170)을 현상하고 나면, 도 6c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 1 감광막이 완전히 제거되어 상기 제 2 도전막(130) 표면이 노출되게 된다.Subsequently, after developing the first photoresist layer 170 exposed through the first half-tone mask 180, as shown in FIG. 6C, the blocking region III and the second transmission region II are formed. The first photoresist layer pattern 170a to the fourth photoresist layer pattern 170d having a predetermined thickness remain in the region where all of the light is blocked or partially blocked by the light, and the first transmission region I through which all the light is transmitted The first photoresist film is completely removed to expose the surface of the second conductive film 130.

이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)은 제 2 투과영역(II)을 통해 형성된 제 4 감광막패턴(170d)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상 기 제 1 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.In this case, the first photoresist pattern 170a to the third photoresist pattern 170c formed in the blocking region III are formed thicker than the fourth photoresist pattern 170d formed through the second transmission region II. In addition, the first photoresist film is completely removed in a region where all light is transmitted through the first transmission region I. This is because a positive type photoresist is used, and the present invention is not limited thereto. May be used as the photoresist.

다음으로, 도 6d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)을 마스크로 하여, 그 하부에 형성된 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)이 형성되며, 상기 어레이 기판(110)의 데이터라인부에 상기 제 2 도전막으로 이루어진 데이터라인(미도시)이 형성되게 된다.Next, as shown in FIG. 6D, the amorphous silicon thin film, the n + amorphous silicon thin film, and the second formed on the lower portion of the first photosensitive film pattern 170a to the fourth photosensitive film pattern 170d formed as described above are used as a mask. When the conductive film is selectively removed, an active pattern 124 made of the amorphous silicon thin film is formed on the pixel portion of the array substrate 110, and the second conductive layer is formed on the data line portion of the array substrate 110. A data line (not shown) is formed.

또한, 상기 어레이 기판(110)의 데이터패드부에는 상기 제 2 도전막으로 이루어진 데이터패드라인(117p)이 형성되게 된다.In addition, a data pad line 117p formed of the second conductive layer is formed in the data pad part of the array substrate 110.

이때, 상기 액티브패턴(124) 상부에는 각각 상기 n+ 비정질 실리콘 박막과 제 2 도전막으로 이루어지며 상기 액티브패턴(124)과 동일한 형태로 패터닝된 제 1 n+ 비정질 실리콘 박막패턴(125')과 제 2 도전막패턴(130')이 형성되게 된다.In this case, the first n + amorphous silicon thin film pattern 125 ′ and the second conductive layer formed of the n + amorphous silicon thin film and the second conductive layer and patterned in the same shape as the active pattern 124, respectively, on the active pattern 124. The conductive film pattern 130 ′ is formed.

또한, 상기 데이터패드라인(117p) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(124')과 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되게 된다.In addition, the first amorphous silicon thin film pattern 124 ′ and the second amorphous silicon thin film and the n + amorphous silicon thin film respectively formed under the data pad line 117p and patterned in the same shape as the data pad line 117p. An n + amorphous silicon thin film pattern 125 "is formed.

이후, 도 6e에 도시된 바와 같이, 상기 제 1 감광막패턴 내지 제 4 감광막패턴의 일부를 제거하는 애싱(ashing)공정을 진행하여 상기 제 2 투과영역(II)의 제 4 감광막패턴을 완전히 제거한다.Thereafter, as illustrated in FIG. 6E, an ashing process of removing a portion of the first to fourth photoresist patterns may be performed to completely remove the fourth photoresist pattern of the second transmission region II. .

이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(170a') 내지 제 7 감광막패턴(170c')으로 상기 차단영역(III)에 대응하는 소오스전극영역과 드레인전극영역 및 상기 데이터패드라인(117p) 상부에만 남아있게 된다.In this case, the first photoresist pattern to the third photoresist pattern correspond to the blocking region III by the fifth photoresist pattern 170a 'through the seventh photoresist pattern 170c', in which the thickness of the fourth photoresist pattern is removed. Only the source electrode region and the drain electrode region and the upper portion of the data pad line 117p remain.

이후, 도 6f에 도시된 바와 같이, 상기 남아있는 제 5 감광막패턴(170a') 내지 제 7 감광막패턴(170c')을 마스크로 하여 상기 제 2 도전막패턴의 일부를 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.6F, the array substrate 110 is removed by removing a portion of the second conductive film pattern using the remaining fifth photoresist pattern 170a ′ to seventh photoresist pattern 170c ′ as a mask. A source electrode 122 and a drain electrode 123 formed of the second conductive film are formed in the pixel portion.

이때, 상기 액티브패턴(124) 상부에는 n+ 비정질 실리콘 박막으로 이루어진 상기 제 1 n+ 비정질 실리콘 박막패턴(125')이 그대로 남아있게 되어 후술할 화소전극을 형성하기 위해 상기 어레이 기판(110) 전면에 제 3 도전막을 증착할 경우에 상기 액티브패턴(124)의 채널영역, 구체적으로는 백 채널(back channel)이 상기 제 3 도전막의 증착에 의해 오염되는 것을 방지할 수 있게 된다.In this case, the first n + amorphous silicon thin film pattern 125 ′ formed of an n + amorphous silicon thin film remains on the active pattern 124, and is formed on the entire surface of the array substrate 110 to form a pixel electrode to be described later. When the third conductive layer is deposited, the channel region of the active pattern 124, specifically, the back channel, may be prevented from being contaminated by the deposition of the third conductive layer.

이와 같이 본 발명의 실시예는 하프-톤 마스크를 이용함으로써 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)을 한번의 마스크공정을 통해 형성할 수 있게 된다.As described above, according to the exemplary embodiment of the present invention, the active pattern 124, the source / drain electrodes 122 and 123, and the data line 117 may be formed through a single mask process by using a half-tone mask.

다음으로, 도 4c 및 도 5c에 도시된 바와 같이, 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)이 형성된 어레이 기판(110) 전면에 제 3 도전막을 형성한다.Next, as illustrated in FIGS. 4C and 5C, a third conductive layer is formed on the entire surface of the array substrate 110 on which the active patterns 124, the source / drain electrodes 122 and 123, and the data lines 117 are formed. do.

이후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 제 3 도전막을 선택적으로 패터닝함으로써 상기 어레이 기판(110)의 화소부에 상기 드레인전극(123)과 직접 접속하는 화소전극(118)을 형성한다.Thereafter, the third conductive film is selectively patterned using a photolithography process (third mask process) to form a pixel electrode 118 directly connected to the drain electrode 123 in the pixel portion of the array substrate 110. do.

이때, 상기 제 3 마스크공정을 통해 상기 제 1 n+ 비정질 실리콘 박막패턴이 선택적으로 제거되어 상기 액티브패턴(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.In this case, the first n + amorphous silicon thin film pattern may be selectively removed through the third mask process to ohmic contact between the source / drain region of the active pattern 124 and the source / drain electrodes 122 and 123. The ohmic contact layer 125n is formed.

이와 같이 상기 본 발명의 실시예는 상기 제 3 마스크공정에 하프-톤 마스크를 이용함으로써 상기 화소전극(118)과 오믹-콘택층(125n)을 한번의 마스크공정을 통해 형성할 수 있게 되는데, 이를 도면을 참조하여 상세히 설명한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 오믹-콘택층(125n)은 상기 제 2 마스크공정에서 소오스전극(122)과 드레인전극(123)을 형성하는 과정 중에 형성할 수도 있다.As described above, according to the exemplary embodiment of the present invention, the pixel electrode 118 and the ohmic contact layer 125n may be formed through a single mask process by using a half-tone mask in the third mask process. It will be described in detail with reference to the drawings. However, the present invention is not limited thereto, and the ohmic contact layer 125n may be formed during the process of forming the source electrode 122 and the drain electrode 123 in the second mask process.

도 7a 내지 도 7f는 도 4c 및 도 5c에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도이다.7A to 7F are cross-sectional views illustrating a third mask process according to an exemplary embodiment of the present invention in the array substrate illustrated in FIGS. 4C and 5C.

도 7a에 도시된 바와 같이, 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 및 데이터라인(미도시)이 형성된 어레이 기판(110) 전면에 제 3 도전막(150)을 형성한다.As shown in FIG. 7A, a third conductive layer 150 is formed on the entire surface of the array substrate 110 on which the active pattern 124, the source / drain electrodes 122 and 123, and a data line (not shown) are formed. .

이때, 상기 제 3 도전막은 화소전극을 형성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.In this case, the third conductive layer includes a transparent conductive material having excellent transmittance such as indium tin oxide (ITO) or indium zinc oxide (IZO) to form a pixel electrode.

이때, 전술한 바와 같이 상기 액티브패턴(124)의 채널영역 위에 제 1 n+ 비 정질 실리콘 박막패턴(125')이 남아있게 되면, 상기 제 3 도전막의 증착에 의해 상기 액티브패턴(124)의 백 채널이 오염되는 것을 방지할 수 있게 된다.In this case, when the first n + amorphous silicon thin film pattern 125 ′ remains on the channel region of the active pattern 124 as described above, the back channel of the active pattern 124 is deposited by the deposition of the third conductive layer. This can prevent the contamination.

그리고, 도 7b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 2 감광막(175)을 형성한 후, 본 발명의 실시예에 따른 제 2 하프-톤 마스크(185)를 통해 상기 제 2 감광막(175)에 선택적으로 광을 조사한다.As shown in FIG. 7B, the second half-tone mask according to the embodiment of the present invention is formed after forming the second photoresist layer 175 formed of a photoresist such as photoresist on the entire surface of the array substrate 110. Light is selectively irradiated to the second photoresist layer 175 through 185.

이때, 상기 제 2 하프-톤 마스크(185)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 제 2 하프-톤 마스크(185)를 투과한 광만이 상기 제 2 감광막(175)에 조사되게 된다.In this case, the second half-tone mask 185 blocks the first transmission region I through which all of the irradiated light is transmitted and the second transmission region II through which only a part of the light is transmitted and partly blocks the light. The blocking region III is provided, and only the light passing through the second half-tone mask 185 is irradiated to the second photosensitive film 175.

이어서, 상기 제 2 하프-톤 마스크(185)를 통해 노광된 상기 제 2 감광막(175)을 현상하고 나면, 도 7c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(175a) 및 제 2 감광막패턴(175b)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 2 감광막이 완전히 제거되어 상기 제 3 도전막(150) 표면이 노출되게 된다.Subsequently, after developing the second photoresist layer 175 exposed through the second half-tone mask 185, as shown in FIG. 7C, the blocking region III and the second transmission region II are formed. The first photoresist pattern 175a and the second photoresist pattern 175b having a predetermined thickness remain in the region where all of the light is blocked or partially blocked by the light, and the first transmission region I through which all the light is transmitted The second photoresist film is completely removed to expose the surface of the third conductive film 150.

이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(175a)은 제 2 투과영역(II)을 통해 형성된 제 2 감광막패턴(175b)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 제 2 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이 에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.In this case, the first photoresist pattern 175a formed in the blocking region III is thicker than the second photoresist pattern 175b formed through the second transmission region II. In addition, the second photoresist film is completely removed in a region where all light is transmitted through the first transmission region I. This is because a positive type photoresist is used, and the present invention is not limited thereto. May be used as the photoresist.

다음으로, 도 7d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(175a) 및 제 2 감광막패턴(175b)을 마스크로 하여, 그 하부에 형성된 제 2 도전막과 제 1 n+ 비정질 실리콘 박막패턴을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 소오스/드레인(122, 123)과 동일한 형태로 패터닝된 오믹-콘택층(125n)이 형성되게 된다.Next, as shown in FIG. 7D, the second conductive film and the first n + amorphous silicon thin film formed below the first photosensitive film pattern 175a and the second photosensitive film pattern 175b formed as a mask are used as masks. When the pattern is selectively removed, an ohmic contact layer 125n formed of the n + amorphous silicon thin film and patterned in the same shape as the source / drain 122 and 123 is formed in the pixel portion of the array substrate 110. Will be.

이때, 상기 오믹-콘택층(125n)은 상기 액티브패턴(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 역할을 하게 된다.In this case, the ohmic contact layer 125n serves to ohmic contact between the source / drain region of the active pattern 124 and the source / drain electrodes 122 and 123.

이후, 도 7e에 도시된 바와 같이, 상기 제 1 감광막패턴 및 제 2 감광막패턴의 일부를 제거하는 애싱공정을 진행하여 상기 제 2 투과영역(II)의 제 2 감광막패턴을 완전히 제거한다.Subsequently, as shown in FIG. 7E, an ashing process of removing a portion of the first photoresist layer pattern and the second photoresist layer pattern is performed to completely remove the second photoresist layer pattern of the second transmission region II.

이때, 상기 제 1 감광막패턴은 상기 제 2 감광막패턴의 두께만큼이 제거된 제 3 감광막패턴(175a')으로 상기 차단영역(III)에 대응하는 화소전극영역에만 남아있게 된다.In this case, the first photoresist layer pattern is a third photoresist layer pattern 175a 'from which the thickness of the second photoresist layer pattern is removed and remains only in the pixel electrode region corresponding to the blocking region III.

이후, 도 7f에 도시된 바와 같이, 상기 남아있는 제 3 감광막패턴(175a')을 마스크로 하여 상기 제 3 도전막의 일부를 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 3 도전막으로 이루어진 화소전극(118)이 형성되게 된다.Subsequently, as shown in FIG. 7F, a portion of the third conductive film is removed by using the remaining third photoresist pattern 175a ′ as a mask to transfer the third conductive film to the pixel portion of the array substrate 110. The pixel electrode 118 thus formed is formed.

이때, 상기 화소전극(118)은 별도의 콘택홀 없이 상기 드레인전극(123)의 일부와 직접 접속함으로써 상기 콘택홀을 형성하는데 필요한 마스크공정을 생략할 수 있는 이점이 있다.In this case, the pixel electrode 118 may be directly connected to a part of the drain electrode 123 without a separate contact hole, thereby eliminating a mask process required to form the contact hole.

다음으로, 도 4d 및 도 5d에 도시된 바와 같이, 상기 화소전극(118)이 형성된 어레이 기판(110) 전면에 제 2 절연막(115b)을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 노출시키는 제 1 콘택홀(140a)과 제 2 콘택홀(140b)을 형성한다.Next, as shown in FIGS. 4D and 5D, after forming the second insulating film 115b on the entire surface of the array substrate 110 on which the pixel electrode 118 is formed, the photolithography process (fourth mask process) is performed. The first contact hole 140a and the second contact hole 140a expose a portion of the data pad line 117p and the gate pad line 116p to the data pad part and the gate pad part of the array substrate 110 by selectively removing the insulating film. The contact hole 140b is formed.

이때, 본 발명의 실시예에 따른 반사투과형 액정표시장치는 상기 투과부의 제 2 절연막(115b)의 일부를 제거하는 오픈홀을 형성하지 않음에 따라 투과부의 셀갭이 반사부의 셀갭과 동일한 싱글 셀갭을 구현하게 된다.In this case, the reflective transmissive liquid crystal display according to the exemplary embodiment of the present invention does not form an open hole for removing a part of the second insulating layer 115b of the transmissive part, thereby realizing a single cell gap in which the cell gap of the transmissive part is the same as the cell gap of the reflective part. Done.

그리고, 도 4e 및 도 5e에 도시된 바와 같이, 상기 제 1 콘택홀(140a)과 제 2 콘택홀(140b)이 형성된 상기 제 2 절연막(115b) 전면에 투명한 도전물질로 이루어진 제 4 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 투과부 내에 다수개의 제 1 슬릿(108s)을 가지며 상기 반사부 내에 다수개의 제 2 슬릿(108s')을 가진 공통전극(108)을 형성한다.4E and 5E, a fourth conductive film formed of a transparent conductive material is formed on the entire surface of the second insulating film 115b in which the first contact hole 140a and the second contact hole 140b are formed. Thereafter, by selectively patterning using a photolithography process (a fifth mask process), the common electrode having a plurality of first slits 108s in the transmission portion and a plurality of second slits 108s' in the reflection portion 108).

이때, 상기 제 5 마스크공정을 이용하여 상기 제 4 도전막을 선택적으로 패터닝함으로써 상기 데이터패드부 및 게이트패드부에 각각 상기 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)을 통해 상기 데이터패드라인(117p) 및 게이트패드라인(116p)에 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.In this case, by selectively patterning the fourth conductive layer using the fifth mask process, the data pad portion and the gate pad portion respectively pass through the first contact hole 140a and the second contact hole 140b. The data pad electrode 127p and the gate pad electrode 126p electrically connected to the line 117p and the gate pad line 116p are formed.

이때, 상기 제 4 도전막은 상기 공통전극(108)과 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.In this case, the fourth conductive layer is a transparent conductive material having excellent transmittance such as indium tin oxide or indium zinc oxide to form the common electrode 108, the data pad electrode 127p, and the gate pad electrode 126p. It includes.

또한, 상기 본 발명의 실시예에 따른 공통전극(108)은 화소부 전체에 걸쳐 단일패턴으로 이루어지며, 상기 화소전극(118)이 형성된 투과부 내에는 상기 공통전극(108)에 다수개의 제 1 슬릿(108s)이 형성되는 한편 상기 화소전극(118)과 반사전극(118')이 형성된 반사부 내에서 다수개의 제 2 슬릿(108s')이 형성되게 된다.In addition, the common electrode 108 according to the embodiment of the present invention is formed in a single pattern over the entire pixel portion, and a plurality of first slits in the common electrode 108 in the transmission portion where the pixel electrode 118 is formed. 108s are formed, and a plurality of second slits 108s 'are formed in the reflective part in which the pixel electrode 118 and the reflective electrode 118' are formed.

이때, 상기 공통전극(108)은 화소부 전체에 걸쳐 단일패턴으로 이루어짐에 따라 상기 다수개의 제 1 슬릿(108s) 및 제 2 슬릿(108s')이 형성되지 않은 영역인 게이트라인(116)과 데이터라인(117) 및 박막 트랜지스터 상부에도 형성되어 있는 것을 특징으로 한다. 참고로, 상기 화소부는 모든 화소영역이 모여 화상을 표시하는 어레이 기판(110)의 화상표시 영역을 의미한다.In this case, since the common electrode 108 is formed in a single pattern over the entire pixel portion, the gate line 116 and the data are regions in which the plurality of first slits 108s and the second slits 108s' are not formed. It is also formed on the line 117 and the thin film transistor. For reference, the pixel unit refers to an image display area of the array substrate 110 in which all pixel areas are collected to display an image.

특히, 본 발명의 실시예의 반사투과형 액정표시장치는 상기 공통전극(108)이 데이터라인(117) 상부에도 형성되게 되므로 액정표시패널의 개구율이 향상되게 되며, 투과부에서는 상기 화소전극(118)의 좌우 끝이 데이터라인(117) 주위의 최외곽 제 1 슬릿(108s) 내에 존재하게 되어 상기 데이터라인(117) 주위의 투과율이 극대화되게 된다.In particular, in the reflective liquid crystal display according to the exemplary embodiment of the present invention, since the common electrode 108 is also formed on the data line 117, the aperture ratio of the liquid crystal display panel is improved, and the transmissive part has left and right sides of the pixel electrode 118. The tip is present in the outermost first slit 108s around the data line 117 to maximize the transmittance around the data line 117.

또한, 상기 화소전극(118)은 박막 트랜지스터의 드레인전극(124)과 오버랩된 형태로 직접 접속하여 상기 화소전극(118)과 드레인전극(123)을 접속시키는 콘택홀을 형성하기 위한 공간(margin)을 화소영역 내에 형성할 필요가 없고, 이에 의해 화소영역의 개구율이 증가하게 된다.In addition, the pixel electrode 118 is directly overlapped with the drain electrode 124 of the thin film transistor to form a contact hole for connecting the pixel electrode 118 and the drain electrode 123. Do not need to be formed in the pixel region, thereby increasing the aperture ratio of the pixel region.

이와 같이 구성된 상기 본 발명의 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.The array substrate according to the embodiment of the present invention configured as described above is bonded to the color filter substrate by a sealant formed on the outside of the image display area, wherein the color filter substrate includes light through the thin film transistor, the gate line, and the data line. Black matrix to prevent leakage and color filter for red, green and blue color are formed.

이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.At this time, the bonding of the color filter substrate and the array substrate is made through a bonding key formed on the color filter substrate or the array substrate.

한편, 전술한 바와 같이 본 발명의 실시예에 따른 반사투과형 액정표시장치는 로우 트위스티드 네마틱(Low Twisted Nematic; LTN) 액정으로 λ/4위상지연 판(Quarter Wave Plate; QWP)을 구현함에 따라 싱글 셀갭 구조에서도 투과부의 휘도효율을 향상시킬 수 있는 한편 반사부와 투과부의 전극 각도를 조절함에 따라 싱글 감마를 구현할 수 있게 되는데, 이하 도면을 참조하여 상세히 설명한다.Meanwhile, as described above, the reflective transmissive liquid crystal display according to the embodiment of the present invention implements a λ / 4 phase delay plate (QWP) using low twisted nematic (LTN) liquid crystal. In the cell gap structure, the luminance efficiency of the transmission part can be improved while single gamma can be realized by adjusting the angles of the electrodes of the reflection part and the transmission part, which will be described in detail with reference to the accompanying drawings.

도 8a 및 도 8b는 배향각도의 변화에 따른 LTN 수평 스위칭 셀의 전기광학 특성을 개략적으로 나타내는 그래프로써, 도 8a는 반사부에서 배향각도의 변화에 따른 LTN 수평 스위칭 셀의 전기광학 특성을 나타내며 도 8b는 투과부에서 배향각도의 변화에 따른 LTN 수평 스위칭 셀의 전기광학 특성을 나타내고 있다.8A and 8B are graphs schematically showing the electro-optical characteristics of the LTN horizontal switching cell according to the change of the orientation angle, and FIG. 8A illustrates the electro-optical characteristics of the LTN horizontal switching cell according to the change of the orientation angle in the reflector. 8b shows the electro-optic characteristics of the LTN horizontal switching cell according to the change of the orientation angle in the transmission part.

참고로, 본 계산 과정에서는 유전율 이방성 Δε과 굴절률 이방성 Δn값을 각각 0.0778과 +13.1을 가지는 포지티브형 액정을 적용하였다. 또한, 전극 폭(슬릿간 간격)과 전극간 간격(슬릿 폭)은 일반적인 양산장비가 형성하고 있는 최소 패턴 수준인 4㎛로 설정하였다. 그리고, 셀갭은 위상 지연 값 194nm를 만족하기 위해서 액정의 값을 고려한 결과 2.5㎛로 설정하였다.For reference, in the calculation process, a positive type liquid crystal having a dielectric constant anisotropy Δε and a refractive index anisotropy Δn value of 0.0778 and +13.1, respectively, was used. In addition, the electrode width (inter-slit spacing) and the electrode interval (slit width) were set to 4 micrometers which is the minimum pattern level which the general mass-production equipment forms. The cell gap was set to 2.5 μm in consideration of the liquid crystal value in order to satisfy the phase delay value of 194 nm.

또한, 도 9는 본 발명의 실시예에 따른 반사투과형 액정표시장치에 있어서, 반사부와 투과부의 배향각도를 나타내는 평면도이다.9 is a plan view showing the angles of orientation of the reflecting portion and the transmitting portion in the reflective transmissive liquid crystal display device according to the embodiment of the present invention.

또한, 도 10a 및 도 10b는 투과부와 반사부의 전기광학 특성을 나타내는 그래프로써, 투과부는 전극 대비 5°로 배향하고 반사부는 전극 대비 -30°로 배향한 경우의 투과부와 반사부의 전기광학 특성을 시뮬레이션 및 측정을 통해 나타내고 있다.10A and 10B are graphs showing the electro-optic characteristics of the transmissive part and the reflecting part, and the electro-optical characteristics of the transmissive part and the reflecting part are simulated when the transmissive part is oriented at 5 ° relative to the electrode and the reflector is oriented at -30 ° relative to the electrode. And through measurement.

일반적으로 IPS(In Plane Switching)모드와 FFS(Fringe Field Switching)모드의 경우 인가된 전압에 따른 셀 투과율 변화, 즉 전기광학 특성은 전극 사이의 간격과 배향 공정에서의 전극을 기준으로 어떤 각도로 배향 하느냐에 따라 그 특성이 달라진다.In general, in the case of IPS (In Plane Switching) mode and FFS (Fringe Field Switching) mode, the change of cell transmittance according to the applied voltage, that is, the electro-optic characteristic, is oriented at an angle with respect to the electrode between the electrodes and the alignment process. The characteristics vary depending on whether you do it.

상기 도 8a 및 도 8b를 참조하면, 시뮬레이션 결과 투과율과 반사율은 전극을 기준으로 배향각도에 의존함을 알 수 있다. 이는 투과부와 반사부의 배향각도를 다르게 할 경우 싱글감마로 투과부와 반사부의 동일계조 표시가 가능함을 의미한다.8A and 8B, simulation results show that the transmittance and reflectance depend on the orientation angle with respect to the electrode. This means that when the angles of orientation of the transmissive part and the reflecting part are different, it is possible to display the same gradation with the single gamma.

전극을 기준으로 배향각도에 따른 투과율과 반사율을 종합해 볼 때 도 8a와 도 8b 및 도 10a와 같이 Y축을 기준으로 투과부는 전극 대비 5°로 배향하고 반사부는 전극 대비 -30°로 배향 할 경우 가장 유사한 전기광학 특성을 얻을 수 있었다.When combining the transmittance and reflectance according to the orientation angle with respect to the electrode, as shown in FIGS. 8A, 8B, and 10A, the transmissive part is oriented at 5 ° relative to the electrode and the reflector is oriented at -30 ° relative to the electrode as shown in FIGS. The most similar electro-optic properties could be obtained.

이를 검증하기 위해 동일 조건에서 배향 각도만 다르게 한 두개의 셀을 제작하여 실험 및 측정을 진행한 결과 도 10c에서와 같이 투과부와 반사부의 전기광학 특성이 일치함을 확인할 수 있었다.In order to verify this, two cells having different orientation angles under the same conditions were manufactured and experimentally measured. As shown in FIG. 10C, it was confirmed that the electro-optic characteristics of the transmission part and the reflection part were identical.

이때, 셀은 현재 FFS모드로 생산되어 지고 있는 2.0인치 셀을 적용하여, 어레이 기판은 FFS모드이며 전극 폭과 전극간 간격을 각각 4㎛로 유전율 이방성 Δε과 굴절률 이방성 Δn값을 각각 0.0609 과 +10.9를 가지는 포지티브형 액정을 사용하였다. 셀갭은 액정의 위상지연 값(retardation value) 194nm를 만족하기 위하여 3.2㎛로 설계하였으며, 배향공정 이외의 모든 공정은 동일하게 진행하고 배향공정 진행시 배향각도만 전극 방향대비 5°와 -30°로 서로 다르게 하여 셀을 제작하였다.At this time, the cell is applied to the 2.0 inch cell which is currently produced in FFS mode, the array substrate is in FFS mode and the electrode width and the distance between the electrodes are 4㎛, respectively, and the dielectric anisotropy Δε and the refractive index anisotropy Δn are 0.0609 and +10.9, respectively. Positive type liquid crystal having was used. The cell gap was designed to be 3.2㎛ to satisfy the retardation value of 194nm of the liquid crystal, and all processes except for the alignment process proceeded the same, and only the alignment angles were 5 ° and -30 ° relative to the electrode direction during the alignment process. The cells were fabricated in different ways.

이에 따라 도 9에 도시된 바와 같이, 본 발명의 실시예의 경우에는 투과부 대비 반사부의 전극, 또는 투과부의 제 1 슬릿(108) 대비 반사부의 제 2 슬릿(108s') 각도를 30~40°, 바람직하게는 35°로 조절하고 러빙을 상기 투과부의 제 1 슬릿(108) 대비 1~10°, 바람직하게는 5°의 각도(α)로 한번만 진행함으로써 투과부와 반사부에서 싱글 감마를 구현할 수 있게 된다. Accordingly, as shown in FIG. 9, in the embodiment of the present invention, the angle of the electrode of the reflector relative to the transmissive part, or the second slit 108s' of the reflective part relative to the first slit 108 of the transmissive part is preferably 30 to 40 °. Preferably, the single gamma can be realized in the transmission part and the reflection part by adjusting the angle to 35 ° and performing rubbing only once at an angle α of 1 to 10 °, preferably 5 °, with respect to the first slit 108 of the transmission part. .

도 11a 및 도 11b는 LTN 셀의 ΔS 계산을 위한 파라미터 스페이스 다이어그램을 나타내는 도면이다.11A and 11B illustrate a parameter space diagram for calculating ΔS of an LTN cell.

또한, 도 12a 및 도 12b는 본 발명의 실시예에 따른 LTN 액정 셀의 광학적 구조를 개략적으로 나타내는 도면으로써, 도 12a는 블랙상태의 LTN 액정 셀의 광학적 구조를 나타내며 도 12b는 화이트상태의 LTN 액정 셀의 광학적 구조를 나타내고 있다.12A and 12B schematically illustrate an optical structure of an LTN liquid crystal cell according to an exemplary embodiment of the present invention. FIG. 12A shows an optical structure of an LTN liquid crystal cell in a black state, and FIG. 12B shows an LTN liquid crystal in a white state. The optical structure of the cell is shown.

LTN 셀이 최적의 블랙상태를 구현하기 위해서는 TN 셀의 꼬임 각과 위상지연 값의 최적 설계가 필요하다. 반사부의 반사율 0인 최적의 블랙상태를 구현하기 위해서는 TN 액정층 자체가 λ/4위상지연 판(QWP) 역할을 해야 한다.In order for an LTN cell to achieve an optimal black state, an optimal design of the twist angle and phase delay value of the TN cell is required. In order to realize an optimal black state with zero reflectance of the reflector, the TN liquid crystal layer itself should serve as a λ / 4 phase delay plate (QWP).

다음의 뮬러 매트릭스(Muller Matrix)식인 수식 1과 같이 입력되는 선 편광에 대해 TN 액정층을 통과한 빛이 완벽한 원 편광에 가까울수록 반사전극으로부터 반사되어 나온 광은 완벽하게 편광판에 의해 차단되어 반사율이 0이 될 것이다.As the light passing through the TN liquid crystal layer is closer to the perfect circular polarization, the light reflected from the reflective electrode is completely blocked by the polarizing plate and the reflectance is reduced. Will be zero.

Figure 112007076645559-pat00001
Figure 112007076645559-pat00001

위에서 출력광인 So는 원 편광에 최대한 가까워야 한다. 따라서, 다음과 같은 ΔS를 정의할 수 있으며, ΔS는 최종 출력광과 이상적인 원 편광과의 차이므로 차이가 작으면 작을수록 출력광은 원 편광이 가까워지게 된다.So, the output light from above, should be as close as possible to circular polarization. Therefore, the following ΔS can be defined, and since ΔS is the difference between the final output light and the ideal circular polarization, the smaller the difference is, the closer the circular polarization of the output light is.

Figure 112007076645559-pat00002
Figure 112007076645559-pat00002

위 수학식 2를 계산하기 위해 파라미터 스페이스 다이어그램(parameter space diagram)을 이용하여 액정층의 꼬임 각과 위상지연 값을 계산한 결과 상기 도 11a 및 도 11b에서와 같이, 기준 설계파장 550nm에서 꼬임 각 63.6°와 위상지연 값 194nm를 얻을 수 있었다. 이 조건하에서는 편광판과 TN 액정층이 λ/4위상지연 판의 역할을 하게 된다.As a result of calculating the twist angle and phase delay value of the liquid crystal layer using a parameter space diagram to calculate Equation 2, as shown in FIGS. 11A and 11B, the twist angle of 63.6 ° at the reference design wavelength of 550 nm. And a phase delay value of 194 nm. Under this condition, the polarizer and the TN liquid crystal layer act as λ / 4 phase delay plates.

즉, 도 12a에 도시된 바와 같이, 투과부의 블랙상태는 반사전극 배면에 λ/4위상지연 판의 역할을 하는 편광판과 TN 액정층 조합에 대하여 직교되는 편광판과 λ/4위상지연 판을 배치함으로써 위상지연을 상쇄시켜 블랙상태 구현이 가능하다.That is, as shown in FIG. 12A, the black state of the transmissive part is arranged by arranging the polarizing plate and the λ / 4 phase delay plate orthogonal to the combination of the polarizing plate and the TN liquid crystal layer serving as the λ / 4 phase delay plate on the back of the reflective electrode. It is possible to realize black state by canceling phase delay.

그리고, 반사부와 투과부 양쪽의 화이트상태를 얻기 위해서는 액정층 내에 수평 전계가 인가되어 액정이 수평 방향으로 회전하면서 셀 내부 위상지연 값이 변화하여야 한다.In addition, in order to obtain a white state of both the reflecting unit and the transmitting unit, a horizontal electric field is applied to the liquid crystal layer so that the phase delay value inside the cell is changed while the liquid crystal rotates in the horizontal direction.

도 12b에 도시된 바와 같이, 반사부 화이트상태는 인가된 수평 전계에 의해 꼬여 있었던 액정층이 수평으로 회전하면서 상판 편광판의 투과 축과 동일한 0° 방향, 즉 상판 편광판의 투과 축과 수평하게 배열하게 되면 편광판을 거쳐서 선 편광된 입사 광은 액정층 통과 및 반사되는 왕복과정에서 액정층의 위상지연을 느낄 수 없다. 따라서, 입사된 선 편광이 아무런 위상 변화 없이 상판 편광판에 도달함으로 화이트상태가 구현 가능하다. 투과부 화이트상태 구현은 전계가 인가됨에 따라 투과부 영역에 있는 대부분의 액정 분자들은 강한 앵커링 에너지(anchoring energy)에 의해 잡혀 있는 배향막 부근을 제외하고 하판에 있는 λ/4위상지연 판의 광축을 따라 배열된다. 그 결과로 LTN 액정층과 하판에 있는 λ/4위상지연 판의 조합은 -45°의 광축을 가진 λ/2위상지연 층의 위상지연 효과를 나타내게 된다. 따라서, 하판 편광판을 통해 90°로 선 편광된 광은 λ/4위상지연 판과 LTN 액정층을 통과하면서 거의 λ/2위상지연을 느끼게 되어 0° 선 편광으로 변화하여 상판 편광판을 통과하게 됨으로 투과부도 화이트상태가 구현이 된다.As shown in Fig. 12B, the reflecting part white state is arranged such that the liquid crystal layer twisted by the applied horizontal electric field is rotated horizontally and is aligned with the transmission axis of the upper polarizing plate in the same 0 ° direction as the transmission axis of the upper polarizing plate. If the incident light is linearly polarized through the polarizer, the phase delay of the liquid crystal layer may not be felt during the reciprocation of the liquid crystal layer. Accordingly, the white state can be realized by the incident linearly polarized light reaching the upper polarizer without any phase change. The transmissive white state implementation shows that as the electric field is applied, most of the liquid crystal molecules in the transmissive region are arranged along the optical axis of the λ / 4 phase delay plate in the lower plate except near the alignment layer which is held by the strong anchoring energy. . As a result, the combination of the LTN liquid crystal layer and the λ / 4 phase delay plate in the lower plate exhibits the phase delay effect of the λ / 2 phase delay layer with an optical axis of -45 °. Accordingly, the light linearly polarized at 90 ° through the lower polarizer passes through the λ / 4 phase delay plate and the LTN liquid crystal layer, and almost feels the λ / 2 phase delay. The light is changed to 0 ° polarized light and passes through the upper polarizer. White state is implemented.

이와 같이 본 발명의 실시예에 따른 반사투과형 액정표시장치는 LTN 액정으 로 λ/4위상지연 판을 구현함에 따라 기존 위상지연 판 대비 높은 위상지연 값을 얻을 수 있어 투과부의 휘도효율을 향상시킬 수 있게 된다.As described above, the reflection-transmissive liquid crystal display device according to the embodiment of the present invention can obtain a high phase delay value compared to the existing phase delay plate by implementing the λ / 4 phase delay plate with LTN liquid crystal, thereby improving the luminance efficiency of the transmission part. Will be.

또한, 본 발명의 실시예에 따른 반사투과형 액정표시장치는 도 12a 및 도 12b에 도시된 바와 같이 λ/4위상지연 판 한 장과 λ/2위상지연 판 2장으로 반사투과형 광시야각을 구현할 수 있게 된다.In addition, as shown in FIGS. 12A and 12B, the reflective transmissive liquid crystal display according to the exemplary embodiment of the present invention can realize the reflective wide viewing angle with one λ / 4 phase delay plate and two λ / 2 phase delay plates. Will be.

상기 본 발명의 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.The embodiment of the present invention describes an amorphous silicon thin film transistor using an amorphous silicon thin film as an active pattern as an example, but the present invention is not limited thereto, and the present invention is a polycrystalline silicon thin film using a polycrystalline silicon thin film as the active pattern. The same applies to transistors.

또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.In addition, the present invention can be used not only in liquid crystal display devices but also in other display devices fabricated using thin film transistors, for example, organic light emitting display devices in which organic light emitting diodes (OLEDs) are connected to driving transistors. have.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.1 is an exploded perspective view schematically showing a general liquid crystal display device.

도 2a 내지 도 2g는 일반적인 반사투과형 액정표시장치의 제조공정을 순차적으로 나타내는 단면도.2A to 2G are cross-sectional views sequentially illustrating a manufacturing process of a general reflective transmissive liquid crystal display device.

도 3은 본 발명의 실시예에 따른 반사투과형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.3 is a plan view schematically illustrating a portion of an array substrate of a transflective liquid crystal display according to an exemplary embodiment of the present invention.

도 4a 내지 도 4e는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도.4A to 4E are cross-sectional views sequentially showing manufacturing processes taken along lines IIIa-IIIa ', IIIb-IIIb and IIIc-IIIc of the array substrate shown in FIG.

도 5a 내지 도 5e는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.5A through 5E are plan views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 3.

도 6a 내지 도 6f는 도 4b 및 도 5b에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.6A to 6F are cross-sectional views illustrating a second mask process according to an embodiment of the present invention in the array substrate shown in FIGS. 4B and 5B.

도 7a 내지 도 7f는 도 4c 및 도 5c에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도.7A to 7F are cross-sectional views illustrating a third mask process according to an exemplary embodiment of the present invention in the array substrate shown in FIGS. 4C and 5C.

도 8a 및 도 8b는 배향각도의 변화에 따른 LTN 수평 스위칭 셀의 전기광학 특성을 개략적으로 나타내는 그래프.8A and 8B are graphs schematically showing electro-optical characteristics of LTN horizontal switching cells with a change in orientation angle.

도 9는 본 발명의 실시예에 따른 반사투과형 액정표시장치에 있어서, 반사부와 투과부의 배향각도를 나타내는 평면도.FIG. 9 is a plan view showing an angle of orientation of a reflecting portion and a transmitting portion in the reflective transmissive liquid crystal display device according to the embodiment of the present invention; FIG.

도 10a 및 도 10b는 투과부와 반사부의 전기광학 특성을 시뮬레이션 및 측정을 통해 나타내는 그래프.10A and 10B are graphs showing the electro-optical characteristics of the transmission part and the reflection part through simulation and measurement.

도 11a 및 도 11b는 LTN 셀의 ΔS 계산을 위한 파라미터 스페이스 다이어그램을 나타내는 도면.11A and 11B show a parameter space diagram for calculating ΔS of LTN cells.

도 12a 및 도 12b는 본 발명의 실시예에 따른 LTN 액정 셀의 광학적 구조를 개략적으로 나타내는 도면.12A and 12B schematically illustrate an optical structure of an LTN liquid crystal cell according to an embodiment of the present invention.

** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **

108 : 공통전극 108s,108s' : 슬릿108: common electrode 108s, 108s': slit

110 : 어레이 기판 116 : 게이트라인110: array substrate 116: gate line

117 : 데이터라인 118 : 화소전극117 data line 118 pixel electrode

118' : 반사전극 121 : 게이트전극118 ': reflective electrode 121: gate electrode

122 : 소오스전극 123 : 드레인전극122 source electrode 123 drain electrode

124 : 액티브패턴124: active pattern

Claims (13)

다수개의 반사부와 투과부로 구분되는 화소부를 가진 제 1 기판을 제공하는 단계;Providing a first substrate having a pixel portion divided into a plurality of reflection portions and a transmission portion; 상기 제 1 기판의 화소부에 게이트전극과 게이트라인을 형성하며, 상기 제 1 기판의 반사부에 반사전극을 형성하는 단계;Forming a gate electrode and a gate line on the pixel portion of the first substrate, and forming a reflective electrode on the reflective portion of the first substrate; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계;Forming a first insulating film on the first substrate; 상기 제 1 기판에 액티브패턴과 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;Forming a data line on the first substrate to define a pixel region by crossing an active pattern, a source / drain electrode, and the gate line; 상기 반사부와 투과부를 포함하는 화소영역에 형성하되, 상기 드레인전극에 전기적으로 접속하도록 화소전극을 형성하는 단계;Forming a pixel electrode on the pixel area including the reflecting part and the transmitting part, the pixel electrode being electrically connected to the drain electrode; 상기 제 1 기판 위에 제 2 절연막을 형성하는 단계;Forming a second insulating film on the first substrate; 상기 제 1 기판의 화소부 전체에 걸쳐 단일 패턴으로 공통전극을 형성하되, 상기 투과부에 다수개의 제 1 슬릿을 가지며 상기 반사부에 다수개의 제 2 슬릿을 가지도록 공통전극을 형성하는 단계;Forming a common electrode in a single pattern over the entire pixel portion of the first substrate, wherein the common electrode has a plurality of first slits in the transmission portion and a plurality of second slits in the reflection portion; 상기 제 1 기판과 제 2 기판 사이에 로우 트위스티드 네마틱 액정층을 형성하는 단계; 및Forming a low twisted nematic liquid crystal layer between the first substrate and the second substrate; And 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하며, 상기 제 1 슬릿은 상기 데이터라인에 대해 동일한 방향으로 배치되는 한편, 상기 제 2 슬릿은 상기 데이터라인에 대해 소정 각도로 기울어지도록 형성하며, 상기 공통전극은 데이터라인 상부에도 형성되어 개구율이 향상되는 것을 특징으로 하는 반사투과형 액정표시장치의 제조방법.And bonding the first substrate and the second substrate, wherein the first slit is disposed in the same direction with respect to the data line, while the second slit is formed to be inclined at a predetermined angle with respect to the data line. And the common electrode is formed on the data line to improve the aperture ratio. 제 1 항에 있어서, 상기 제 1 기판에 액티브패턴과 소오스/드레인전극을 형성하는 단계는The method of claim 1, wherein forming an active pattern and a source / drain electrode on the first substrate is performed. 상기 게이트전극 상부에 상기 제 1 절연막을 개재한 상태에서 액티브패턴을 형성하며, 상기 액티브패턴 상부에 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극을 형성하는 단계; 및Forming an active pattern on the gate electrode with the first insulating layer interposed therebetween, and forming a source / drain electrode on the active pattern to electrically connect the source / drain regions of the active pattern; And 상기 액티브패턴 위에 상기 액티브패턴과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반사투과형 액정표시장치의 제조방법.And forming an n + amorphous silicon thin film pattern patterned in the same shape as the active pattern on the active pattern. 제 2 항에 있어서, 상기 반사부와 투과부를 포함하는 화소영역에 화소전극을 형성하는 단계는 상기 화소영역에 상기 드레인전극의 일부와 직접 접속하도록 화소전극을 형성하며, 상기 n+ 비정질 실리콘 박막패턴의 일부를 제거하여 오믹-콘택층을 형성하는 단계를 포함하는 것을 특징으로 하는 반사투과형 액정표시장치의 제조방법.3. The method of claim 2, wherein the forming of the pixel electrode in the pixel region including the reflecting portion and the transmitting portion forms a pixel electrode in the pixel region so as to directly connect with a portion of the drain electrode. And removing a portion to form an ohmic contact layer. 제 1 항에 있어서, 상기 제 1 기판과 제 2 기판 사이에 꼬임 각이 63~64°인 로우 트위스티드 네마틱 액정을 형성하는 것을 특징으로 하는 반사투과형 액정표시장치의 제조방법.The method of manufacturing a reflective transmissive liquid crystal display device according to claim 1, wherein a low twisted nematic liquid crystal having a twist angle of 63 to 64 ° is formed between the first substrate and the second substrate. 제 1 항에 있어서, 상기 반사부의 제 2 슬릿은 상기 데이터라인에 대해 30~40°의 각도로 기울어지도록 형성하는 것을 특징으로 하는 반사투과형 액정표시장치의 제조방법.The method of claim 1, wherein the second slit of the reflector is formed to be inclined at an angle of 30 to 40 degrees with respect to the data line. 제 1 항에 있어서, 상기 제 1 기판과 제 2 기판 표면에 배향막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 반사투과형 액정표시장치의 제조방법.The method of claim 1, further comprising forming an alignment layer on the surfaces of the first substrate and the second substrate. 제 1 항에 있어서, 상기 제 1 슬릿에 대해 1~10°의 각도로 상기 제 1 기판의 배향막에 러빙을 진행하는 단계를 추가로 포함하는 것을 특징으로 하는 반사투과형 액정표시장치의 제조방법.The method of claim 1, further comprising rubbing the alignment layer of the first substrate at an angle of about 1 ° to about 10 ° with respect to the first slit. 다수개의 반사부와 투과부로 구분되는 화소부를 가진 제 1 기판;A first substrate having a pixel portion divided into a plurality of reflection portions and a transmission portion; 상기 제 1 기판의 화소부에 형성된 게이트전극과 게이트라인 및 상기 제 1 기판의 반사부에 형성된 반사전극;A gate electrode and a gate line formed on the pixel portion of the first substrate, and a reflective electrode formed on the reflective portion of the first substrate; 상기 제 1 기판 위에 형성된 제 1 절연막;A first insulating film formed on the first substrate; 상기 게이트전극 상부에 형성된 액티브패턴;An active pattern formed on the gate electrode; 상기 제 1 기판 위에 형성되되, 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인;A data line formed on the first substrate and defining a pixel region crossing the source / drain electrode and the gate line electrically connected to the source / drain region of the active pattern; 상기 반사부와 투과부를 포함하는 화소영역에 형성되되, 상기 드레인전극에 전기적으로 접속하는 화소전극;A pixel electrode formed in the pixel region including the reflecting portion and the transmitting portion and electrically connected to the drain electrode; 상기 제 1 기판 위에 형성된 제 2 절연막;A second insulating film formed on the first substrate; 상기 제 1 기판의 화소부 전체에 걸쳐 단일 패턴으로 형성되되, 상기 투과부에 다수개의 제 1 슬릿을 가지며 상기 반사부에 다수개의 제 2 슬릿을 가진 공통전극;A common electrode formed in a single pattern over the entire pixel portion of the first substrate, the common electrode having a plurality of first slits in the transmission portion and a plurality of second slits in the reflection portion; 상기 제 1 기판과 대향하여 합착하는 제 2 기판; 및A second substrate joined to face the first substrate; And 상기 제 1 기판과 제 2 기판 사이에 형성된 로우 트위스티드 네마틱 액정층을 포함하며, 상기 제 1 슬릿은 상기 데이터라인에 대해 동일한 방향으로 배치되는 한편, 상기 제 2 슬릿은 상기 데이터라인에 대해 소정 각도로 기울어지며, 상기 공통전극은 데이터라인 상부에도 형성되어 개구율이 향상되는 것을 특징으로 하는 반사투과형 액정표시장치.A low twisted nematic liquid crystal layer formed between the first substrate and the second substrate, wherein the first slit is disposed in the same direction with respect to the data line, while the second slit is at an angle with respect to the data line. Wherein the common electrode is formed on the data line to improve the aperture ratio. 제 8 항에 있어서, 상기 로우 트위스티드 네마틱 액정층은 꼬임 각이 63~64°인 로우 트위스티드 네마틱 액정으로 이루어진 것을 특징으로 하는 반사투과형 액정표시장치.The liquid crystal display of claim 8, wherein the low twisted nematic liquid crystal layer is formed of a low twisted nematic liquid crystal having a twist angle of 63 to 64 degrees. 제 8 항에 있어서, 상기 반사부의 제 2 슬릿은 상기 데이터라인에 대해 30~40°의 각도로 기울어진 것을 특징으로 하는 반사투과형 액정표시장치.The liquid crystal display of claim 8, wherein the second slit of the reflector is inclined at an angle of 30 to 40 degrees with respect to the data line. 제 8 항에 있어서, 상기 제 1 기판과 제 2 기판 표면에 형성된 배향막을 추가로 포함하는 것을 특징으로 하는 반사투과형 액정표시장치.The liquid crystal display device according to claim 8, further comprising an alignment layer formed on the surfaces of the first substrate and the second substrate. 제 11 항에 있어서, 상기 투과부의 배향막은 상기 제 1 슬릿에 대해 5°의 각도로 배향되어 있으며, 상기 반사부의 배향막은 상기 제 2 슬릿에 대해 -30°의 각도로 배향되어 있는 것을 특징으로 하는 반사투과형 액정표시장치.12. The film of claim 11, wherein the alignment film of the transmissive part is oriented at an angle of 5 ° with respect to the first slit, and the alignment film of the reflective part is oriented at an angle of -30 ° with respect to the second slit. Reflective type liquid crystal display device. 제 8 항에 있어서, 상기 투과부와 반사부의 셀갭은 동일한 것을 특징으로 하는 반사투과형 액정표시장치.The liquid crystal display of claim 8, wherein the cell gaps of the transmissive part and the reflecting part are the same.
KR1020070107997A 2007-10-25 2007-10-25 Reflective type liquid crystal display device and manufacturing method KR100934846B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070107997A KR100934846B1 (en) 2007-10-25 2007-10-25 Reflective type liquid crystal display device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070107997A KR100934846B1 (en) 2007-10-25 2007-10-25 Reflective type liquid crystal display device and manufacturing method

Publications (2)

Publication Number Publication Date
KR20090042090A KR20090042090A (en) 2009-04-29
KR100934846B1 true KR100934846B1 (en) 2009-12-31

Family

ID=40765006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070107997A KR100934846B1 (en) 2007-10-25 2007-10-25 Reflective type liquid crystal display device and manufacturing method

Country Status (1)

Country Link
KR (1) KR100934846B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101642989B1 (en) * 2009-10-13 2016-08-11 엘지디스플레이 주식회사 Transflective Liquid Crystal Display Device
KR101696457B1 (en) * 2009-12-07 2017-01-16 엘지디스플레이 주식회사 Ips mode transflective liqud crystal display device and manufacturing method thereof
KR101665062B1 (en) * 2009-12-08 2016-10-24 엘지디스플레이 주식회사 An array substrate for trans-flective liquid crystal display device and method of fabricating the same
KR101658514B1 (en) * 2009-12-11 2016-09-21 엘지디스플레이 주식회사 Method of fabricating an array substrate for trans-flective liquid crystal display device
KR101654240B1 (en) * 2009-12-17 2016-09-09 엘지디스플레이 주식회사 In-plane switching mode trans-flective liquid crystal display device
TWI471671B (en) * 2011-01-10 2015-02-01 Wintek Corp Pixel structure and display panel
KR101887931B1 (en) * 2011-11-01 2018-08-14 엘지디스플레이 주식회사 Liquid crystal display apparatus and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338264A (en) * 2004-05-25 2005-12-08 Hitachi Displays Ltd Liquid crystal display
JP2007004125A (en) * 2005-05-25 2007-01-11 Sanyo Epson Imaging Devices Corp Liquid crystal device and electronic apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338264A (en) * 2004-05-25 2005-12-08 Hitachi Displays Ltd Liquid crystal display
JP2007004125A (en) * 2005-05-25 2007-01-11 Sanyo Epson Imaging Devices Corp Liquid crystal device and electronic apparatus

Also Published As

Publication number Publication date
KR20090042090A (en) 2009-04-29

Similar Documents

Publication Publication Date Title
TWI401514B (en) In-plane switching mode liquid crystal display and method for fabricating the same
US8724064B2 (en) Fringe field switching mode liquid crystal display device and method of fabricating the same
KR101421166B1 (en) Method of fabricating liquid crystal display device
KR101332154B1 (en) liquid crystal display device and method of fabricating the same
US20100110351A1 (en) Transflective liquid crystal displays
JP2003140190A (en) Semi-transmission liquid crystal display device and its manufacturing method
KR100934846B1 (en) Reflective type liquid crystal display device and manufacturing method
KR20080071001A (en) Liquid crystal display panel and method of manufacturing the same
EP2317372A1 (en) Liquid crystal display device and method of fabricating the same
US7139059B2 (en) Lower substrate, IPS mode liquid crystal display device and method for manufacturing the same
KR20100069430A (en) Liquid crystal display device controllable viewing angle and method of fabricating the same
US20100220255A1 (en) Array substrate for fringe field switching mode liquid crystal display device
KR20070071163A (en) Method of fabricating liquid crystal display device
KR20070109092A (en) A color filter substrate for va mode liquid crystal display device and method of fabrication thereof
KR20100066219A (en) Liquid crystal display device and method of fabricating the same
KR101350260B1 (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR20120054414A (en) Reflective liquid crystal display device and method of fabricating the same
KR20090051981A (en) Trans-reflective liquid crystal display device and method for fabricating the same
KR20110070564A (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR20090053609A (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR20110012111A (en) Method of fabricating in plane switching mode liquid crystal display device
KR101697587B1 (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR100730396B1 (en) Transreflective liquid crystal display and fabricating method the same
KR101358221B1 (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR101374107B1 (en) Trans-reflective liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 10