KR100930017B1 - 다수 개의 커널을 운영하는 시스템 및 방법 - Google Patents

다수 개의 커널을 운영하는 시스템 및 방법 Download PDF

Info

Publication number
KR100930017B1
KR100930017B1 KR1020070065812A KR20070065812A KR100930017B1 KR 100930017 B1 KR100930017 B1 KR 100930017B1 KR 1020070065812 A KR1020070065812 A KR 1020070065812A KR 20070065812 A KR20070065812 A KR 20070065812A KR 100930017 B1 KR100930017 B1 KR 100930017B1
Authority
KR
South Korea
Prior art keywords
kernel
kernels
hypervisor
data
unit
Prior art date
Application number
KR1020070065812A
Other languages
English (en)
Other versions
KR20090002462A (ko
Inventor
최종욱
신동하
김지연
Original Assignee
주식회사 마크애니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 마크애니 filed Critical 주식회사 마크애니
Priority to KR1020070065812A priority Critical patent/KR100930017B1/ko
Priority to PCT/KR2008/003519 priority patent/WO2009005234A2/en
Publication of KR20090002462A publication Critical patent/KR20090002462A/ko
Application granted granted Critical
Publication of KR100930017B1 publication Critical patent/KR100930017B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4825—Interrupt from clock, e.g. time of day
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

다수 개의 커널을 운용하는 시스템 및 방법이 개시되어 있다. 다수 개의 커널을 운영하는 시스템은, 하드웨어에 포팅(Porting)된 N(N은 1을 초과하는 정수)개의 커널; 및 상기 N개의 커널을 교대로 스위칭하기 위한 타이머 인터럽트(Timer Interrupt)를 발생시킬 수 있는 타이머를 설정하고, 상기 타이머 인터럽트가 발생되면 상기 N개의 커널 중 현재 실행 중인 커널로부터 미리 정해진 다음 커널로 제어권한이 넘어가도록 제어하여, 상기 N개의 커널이 동시에 수행될 수 있도록 상기 N개의 커널을 운영하는 하이퍼바이저(Hypervisor)를 포함한다. 따라서, 하이퍼바이저를 이용하여 다수 개의 커널을 동시에 실행시킬 수 있다.

Description

다수 개의 커널을 운영하는 시스템 및 방법 {System and Method for Running Multiple Kernels}
도 1은 종래의 실시간 운영체제의 하나인 uC/OS-II(Micro Controller Operating System Version 2)의 수행 시 실시간 시스템에 구비되는 휘발성 메모리의 메모리 지도를 도시하는 예시도이다.
도 2는 본 발명의 바람직한 실시예에 따른 다수 개의 커널을 운영하는 시스템이 적용될 수 있는 내장형 시스템의 보드 구성을 도시하는 블록도이다.
도 3은 다수 개의 커널이 수행될 시의 휘발성 메모리와 비휘발성 메모리의 메모리 지도를 도시하는 예시도이다.
도 4는 도 3에 도시되어 있는 휘발성 메모리의 메모리 지도를 더욱 상세하게 도시한 예시도이다.
도 5는 도 4에 도시되어 있는 하이퍼바이저의 공유 데이터 저장부의 상세 구성을 도시하는 예시도이다.
도 6은 도 5에 도시되어 있는 커널 통신 큐의 상세 구성을 도시한 예시도이다.
도 7은 도 6에 도시된 커널 통신 큐의 요소 중 하나의 상세 구성을 도시하는 예시도이다.
도 8은 하이퍼바이저의 시스템 초기화 수행부에 의한 시스템 초기화 과정을 도시하는 절차도이다.
도 9는 시스템 초기화 수행부에 의하여 제 K 커널(K는 1보다 같거나 크고 N보다 같거나 작은 정수)이 실행 시작 대기 상태로 되는 과정을 도시하는 흐름도이다.
도 10은 하이퍼바이저의 인터럽트 서비스 루틴부에 의하여 수행되는 타이머 인터럽트 서비스 과정을 도시하는 흐름도이다.
도 11은 하이퍼바이저의 인터럽트 서비스 루틴부에 의하여 수행되는 소프트웨어 인터럽트 서비스 과정을 도시하는 흐름도이다.
<도면의 주요 부분에 대한 부호 설명>
HV : 하이퍼바이저
K1, K2, ..., Kn : 커널
60 : 인터럽트 서비스 루틴부
70 : 시스템 초기화 수행부
80 : 공유 데이터 저장부
HS : 하이퍼바이저 스택 주소 저장부
KS1, KS2, ..., KSn : 커널 스택 주소 저장부
KQ1, KQ2, ..., KQn : 커널 스택 큐
92 : 송신 API부
94 : 수신 API부
본 발명은 다수 개의 커널을 운영하는 시스템 및 방법에 관한 것으로, 좀더 상세하게는, 별도의 마이크로프로세서의 추가 없이도 다수의 커널을 동시에 수행시킬 수 있는 다수 개의 커널을 운영하는 시스템 및 이와 관련된 방법들에 관한 것이다.
일반적으로, 내장형 시스템(Embedded System)은 미리 정해진 특정한 기능을 수행하기 위하여 장치 내에 내장되는 전용 컴퓨터, 예컨대 전자 제어 시스템을 의미한다. 내장형 시스템은 실시간 처리 지원, 고도의 신뢰성 지원, 특정 목적을 수행하는 소프트웨어 지원, 저 전력 지원, 소형 및 경량 지원, 리소스의 절제된 사용 등과 같은 특성을 갖는다.
이러한 내장형 시스템은 과거에, 산업용 기기의 제어와 같은 한정된 분야에서만 사용되었으나, 유무선 통신 기술과 접목되기 시작하면서 그 사용 분야가 급격히 확대되어 현재에는 디지털 정보가전, 정보통신기기, 자동차, 항공기, 선박, 네트워크 기기, 무기류, 우주선, 의료기기 등에 광범위하게 사용되고 있다.
통상 내장형 시스템은 하드웨어와 소프트웨어의 긴밀한 조합으로 이루어진 다. 이때 하드웨어는 정해진 명령어를 수행하는 마이크로프로세서와, 그 마이크로프로세서가 수행할 명령어와 데이터를 저장하는 메모리 및 시스템 외부와 내부 사이에 데이터를 전달하기 위한 입출력 장치 등을 포함할 수 있다. 또한 소프트웨어는 내장형 시스템을 관리 및 제어하는 운영체제와, 정해진 특정 기능을 수행하기 위한 응용 프로그램 등을 포함할 수 있다.
내장형 시스템에서 사용되는 운영체제는 커널이라 불리는 운영체제의 핵심 역할을 수행하는 소프트웨어 모듈을 포함한다. 운영체제는 엄밀한 의미로는 커널보다 더 포괄적인 개념이라 할 수 있지만, 통상적으로는 운영체제와 커널을 동일시하여 같은 의미로 사용하기도 한다.
커널은 채택된 운영체제에 따라서 다소 차이는 있지만 보통, 시스템내의 메모리 관리(가상 메모리 지원, 메모리 보호 등) 기능, 인터럽트(Interrupt) 및 타이머(Timer) 관리 기능, 프로세스(Process)/태스크(Task) 스케줄링(Scheduling) 기능, 버스(Bus)나 컨트롤러(Controller)의 초기화 및 관리 기능 등을 수행할 수 있다.
한편 현재는 다양한 종류의 내장형 시스템이 존재한다. 이 중 최근에는 실시간 처리 기능을 지원하는 내장형 시스템 즉, 실시간 시스템이 주목받고 있다. 이러한 실시간 시스템에서 실시간 처리를 지원할 수 있는 소프트웨어를 실시간 운영체제(RTOS : Realtime Operating System) 또는 실시간 커널이라 칭한다. 실시간 운영체제로는 uC/OS-II, VxWorks, pSOS, FreeRTOS 등이 있다.
도 1은 종래의 실시간 운영체제의 하나인 uC/OS-II(Micro Controller Operating System Version 2)의 수행 시 실시간 시스템에 구비되는 휘발성 메모리의 메모리 지도를 도시하는 예시도이다.
도 1에 도시된 바와 같이, 실시간 시스템의 휘발성 메모리(SD)에는 포팅(Porting)된 하나의 커널(KL)이 존재한다. 이때 커널(KL)은 uC/OS-II 실시간 커널을 의미할 수 있다.
상기 uC/OS-II 실시간 커널은 주어진 태스크(Task, 또는 응용 프로그램) 집합을 서비스할 수 있는 수행 환경을 생성한다. 따라서 상기 실시간 시스템은 하나의 마이크로프로세서가 구비되어 있을 경우 하나의 커널(KL)에 의하여 생성되는 수행 환경 하에서 하나의 태스크 집합만을 정상적으로 서비스할 수 있다.
상술한 예에서와 같이 종래의 내장형 시스템(예컨대 실시간 시스템 등)은 하드웨어적으로 하나의 마이크로프로세서가 구비되어 있을 경우에는 하나의 수행 환경만을 생성할 수 있으며, 이로 인하여 하나의 태스크 집합만을 서비스할 수 있게 된다.
만약 종래의 내장형 시스템이 또 다른 태스크 집합을 서비스하기 위해서는 해당 태스크 집합을 서비스할 수 있는 별도의 마이크로프로세서를 추가로 구비하여야 한다. 즉, 두 개의 태스크 집합을 서비스할 수 있는 내장형 시스템을 위해서는 각각의 태스크 집합을 서비스할 수 있는 두 개의 마이크로프로세서를 포함하는 하드웨어 시스템을 구축하여야 하는 것이다.
그러나 이러한 경우 마이크로프로세서의 개수 증가로 인하여 시스템의 크기가 커지고 무게가 증가하며 시스템 구축 가격이 대폭 상승한다. 뿐만 아니라 하드 웨어 개수의 증가에 따른 전력 소비량의 증가와, 두 마이크로프로세서 간의 통신을 위한 배선 등으로 인하여 시스템의 복잡도가 훨씬 높아지는 등의 문제점이 존재한다. 그리고 이러한 문제는 서비스하고자 하는 태스크 집합의 개수가 증가할수록 더욱더 심화되게 된다.
물론 종래에도 하나의 커널에 새로운 태스크를 추가함으로써 해당 태스크의 기능을 추가할 수 있지만, 하나의 커널 내에서 태스크들은 서로 독립적이지 않기 때문에 이들을 각각 관리하는 데에는 어려움이 있다. 예를 들어, 특정한 하나의 커널에서 기능 A를 제공하기 위한 태스크 a, b, c 및 기능 B를 제공하기 위한 태스크 d, e를 수행시킨다고 가정할 때, A기능을 수행하기 위해 CPU 유시지(Usage)가 높아진다면, 그 영향이 B기능을 위한 태스크 d, e에까지 미치게 된다. 따라서 이 경우에는 시스템의 성능에 상당한 기능 저하를 가져올 수 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 하나의 마이크로프로세서만으로도 다수 개의 커널을 동시에 수행시킬 수 있는 다수 개의 커널을 운영하는 시스템 및 방법을 제공하는데 본 발명의 목적이 있다.
이러한 목적을 달성하기 위하여 본 발명은 일 측면(Aspect)으로 다수 개의 커널을 운영하는 시스템을 제공한다. 다수 개의 커널을 운영하는 시스템은, N(N은 1을 초과하는 정수)개의 포팅(Porting)된 커널; 및 상기 N개의 커널을 교대로 스위칭(Switching)하기 위한 타이머 인터럽트(Timer Interrupt)를 발생시킬 수 있는 타이머를 설정하고, 상기 타이머 인터럽트가 발생되면 상기 N개의 커널 중 현재 실행 중인 커널로부터 미리 정해진 다음 커널로 제어권한이 넘어가도록 제어하여, 상기 N개의 커널이 동시에 수행될 수 있도록 상기 N개의 커널을 운영하는 하이퍼바이저(Hypervisor)를 포함한다.
상기 하이퍼바이저는 상기 하이퍼바이저 및 상기 커널 간에 데이터를 주고받을 수 있도록 상기 하이퍼바이저 및 상기 커널의 데이터를 저장하는 공유 데이터 저장부와; 상기 N개의 커널 중 미리 정해진 첫 번째 커널로 제어권한을 넘겨주고 상기 첫 번째 커널에서 특정 모듈을 호출하면 다시 제어권한을 넘겨받은 뒤 다음 커널로 제어권한을 넘겨주는 동작을 N번째 커널까지 반복하여 상기 N개의 커널을 실행 시작 대기 상태로 만들고 상기 타이머를 설정하는 시스템 초기화 수행부; 및 상기 타이머 인터럽트의 발생 시에 상기 현재 실행 중인 커널로부터 상기 다음 커널로 제어권한이 넘어할 수 있도록 하는 타이머 인터럽트 서비스 루틴을 포함하는 인터럽트 서비스 루틴부를 포함할 수 있다. 여기서 상기 인터럽트 서비스 루틴부는 소프트웨어 인터럽트를 처리할 수 있는 소프트웨어 서비스 루틴을 더 포함할 수도 있다.
또한, 상기 하이퍼바이저는 특정 데이터를 보내고자 하는 송신 커널이 상기 공유 데이터 저장부의 정해진 위치에 상기 특정 데이터와 관련된 통신 데이터 정보를 라이트할 수 있도록 인터페이스 기능을 제공하는 송신 API(Application Program Interface)부; 및 상기 특정 데이터를 받고자 하는 수신 커널이 상기 공유 데이터 저장부의 정해진 위치로부터 상기 통신 데이터 정보를 리드할 수 있도록 인터페이스 기능을 제공하는 수신 API부를 더 포함할 수도 있다.
상기 공유 데이터 저장부는 상기 하이퍼바이저의 스택 주소를 저장하는 하이퍼바이저 스택 주소 저장부와; 각각 상기 커널의 스택 주소를 저장할 수 있도록 상기 N개의 커널에 대응되게 구비되는 N개의 커널 스택 주소 저장부; 및 상기 커널 간의 데이터 통신을 위하여 상기 N개의 커널에 대응되게 구비되는 N개의 커널 통신 큐를 포함할 수 있다. 이때 커널 통신 큐는 다수 개의 단위 요소를 포함하며, 단위 요소는 상기 통신 데이터 정보를 저장할 수 있다. 또한 상기 통신 데이터 정보는 상기 송신 커널의 식별자, 상기 특정 데이터의 사이즈, 상기 특정 데이터의 주소 중 적어도 어느 하나를 포함할 수 있다.
상기 시스템 초기화 수행부는 상기 N 개의 커널을 실행 시작 대기 상태로 만들고, 상기 타이머를 설정한 뒤, 상기 첫 번째 커널의 이전 마지막 수행 위치로 제어권한을 넘겨줄 수 있다.
상기 타이머 인터럽트 서비스 루틴은, 상기 타이머 인터럽트가 발생하면, 상기 현재 수행되고 있는 커널을 확인하고, 상기 공유 데이터 저장부에 존재하는 상기 현재 수행되고 있는 커널의 스택 주소 저장부에 현재의 스택 포인터를 저장하고, 상기 공유 데이터 저장부에 존재하는 상기 다음 커널의 스택 주소 저장부에 저장되어 있는 스택 주소를 스택 포인터 레지스터로 복사할 수 있다.
한편, 상술한 본 발명의 목적을 달성하기 위하여, 본 발명은 다른 측면에서 시스템을 초기화할 수 있는 방법을 제공한다. 상기 방법은 N(N은 1을 초과하는 정수)개의 커널이 시스템에서 동시에 실행될 수 있도록 상기 시스템을 운영하는 하이퍼바이저를 이용하여, 상기 N개의 커널 중 첫 번째 커널로 제어권한을 넘겨주고 상기 첫 번째 커널에서 특정 모듈을 호출하면 다시 제어권한을 넘겨받은 뒤 다음 커널로 제어권한을 넘겨주는 동작을 N번째 커널까지 반복하여 상기 N개의 커널을 실행 시작 대기 상태로 만드는 단계와; 상기 N개의 커널을 교대로 스위칭하기 위한 타이머 인터럽트 발생시킬 수 있는 타이머를 설정하는 단계를 포함한다.
이때, 상기 실행 시작 대기 상태는 상기 특정 모듈이 현재 수행중인 커널의 콘텍스트를 저장하고 상기 제어권한을 상기 하이퍼바이저로 넘겨준 뒤, 상기 타이머의 설정이 있을 때가지 일시적으로 대기하는 상태를 의미할 수 있다.
한편, 상술한 본 발명의 목적을 달성하기 위하여 본 발명은 또 다른 측면에서 인터럽트를 처리할 수 있는 방법을 제공한다. 상기 방법은 N(N은 1을 초과하는 정수)개의 커널 및 상기 N개의 커널을 운영하는 하이퍼바이저를 포함하는 시스템을 이용하여, 상기 하이퍼바이저에 의하여 설정된 타이머로부터 커널 스위칭을 위한 타이머 인터럽트가 발생하면, 상기 하이퍼바이저는 메모리의 특정 영역을 조회하여 상기 N개의 커널 중 현재 수행되고 있는 커널을 확인하는 단계; 및 상기 확인된 커널이 미리 정해진 다음 커널로 상기 제어권한을 넘기는 단계를 포함한다.
이때, 상기 설정된 타이머로부터 상기 타이머 인터럽트가 주기적으로 발생하고, 상기 타이머 인터럽트가 발생할 때마다 상기 커널을 확인하는 단계 및 상기 제어권한을 넘기는 단계가 수행되어, 상기 N개의 커널이 교대로 반복 실행될 수 있 다. 또한 상기 방법은 상기 하이퍼바이저가 상기 제어권한이 상기 미리 정해진 다음 커널로 넘어갔음을 상기 메모리의 특정 영역에 저장하는 단계를 더 포함할 수 있다.
상기 제어권한을 넘기는 단계는, 상기 확인된 커널이 상기 하이퍼바이저의 공유 데이터 저장부에 존재하는 상기 확인된 커널의 스택 주소 저장부에 스택 포인터를 저장하는 단계; 및 상기 확인된 커널이 상기 공유 데이터 저장부에 존재하는 상기 다음 커널의 스택 주소 저장부에 저장되어 있는 스택 주소를 스택 포인터 레지스터에 저장하는 단계를 포함할 수 있다.
한편, 상술한 목적을 달성하기 위하여 본 발명은 또 다른 측면으로 커널 간에 데이터를 송수신할 수 있는 방법을 제공할 수 있다. 상기 방법은 N(N은 1을 초과하는 정수)개의 커널 및 상기 N개의 커널을 운영하는 하이퍼바이저를 포함하는 시스템을 이용하여, 특정 데이터를 보내고자 하는 송신 커널이 상기 하이퍼바이저에 의하여 제공되는 송신 API(Application Program Interface)를 통하여 상기 하이퍼바이저에 구비된 공유 데이터 저장부의 정해진 영역에 상기 특정 데이터와 관련된 통신 데이터 정보를 라이트하는 단계와; 상기 특정 데이터를 수신하고자 하는 수신 커널이 상기 하이퍼바이저에 의하여 제공되는 수신 API를 통하여 상기 공유 데이터 저장부의 정해진 영역으로부터 상기 통신 데이터 정보를 리드하는 단계; 및 상기 수신 커널이 상기 통신 데이터 정보에 포함된 상기 특정 데이터의 주소를 이용하여 상기 특정 데이터를 가져오는 단계를 포함한다.
이때, 상기 통신 데이터 정보는 상기 송신 커널의 식별자, 상기 데이터의 사 이즈 및 상기 데이터의 주소를 포함할 수 있다. 또한, 상기 공유 데이터 저장부의 정해진 영역은 상기 공유 데이터 저장부에 구비된 상기 수신 커널의 커널 통신 큐를 의미할 수 있다.
이하, 본 발명이 속하는 분야에 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 이하에 설명할 본 발명의 바람직한 실시예에서는 내용의 명료성을 위하여 특정한 기술 용어를 사용한다. 하지만 본 발명은 그 선택된 특정 용어에 한정되지는 않으며, 각각의 특정 용어가 유사한 목적을 달성하기 위하여 유사한 방식으로 동작하는 모든 기술 동의어를 포함함을 미리 밝혀둔다.
도 2는 본 발명의 바람직한 실시예에 따른 다수 개의 커널을 운영하는 시스템이 적용될 수 있는 내장형 시스템의 하드웨어 구성을 도시하는 블록도이다.
먼저, 본 발명은 운용체제를 사용하는 컴퓨터 시스템이면 어디에서나 적용될 수 있으나, 본 실시예에서는 uC/OS-II(Micro Controller Operating System Version 2)를 운영체제로 사용하는 내장형 시스템을 예로 들어 설명하기로 한다. 그러나 이는 한정적인 사항은 아님은 물론이다.
도 2에 도시된 바와 같이, 내장형 시스템(10)은 데이터 입출력부(20)와, 전원부(30), 메모리부(40) 및 컨트롤부(50) 등을 포함한다. 내장형 시스템(10)은 상기 언급된 유닛들 외에도 액정 표시창(예컨대 LCD 패널 등)을 포함하는 데이터 표시부, 사용자로부터 데이터를 입력받을 수 있는 키패드, 내장형 시스템을 리셋할 수 있는 리셋부 등을 더 포함할 수 있으나 이들은 본 발명과 관계되는 유닛들은 아니므로 별도의 도시 및 상세 설명은 생략하기로 한다.
데이터 입출력부(20)는 외부의 시스템과 데이터를 교환할 수 있도록 외부 인터페이스 기능을 제공한다. 데이터 입출력부(20)는 예컨대, 범용 비동기화 송수신기(UART : Universal Asynchronous Receiver/Transmitter)(21), 범용 직렬버스(USB : Universal Serial Bus)칩(22), 이더넷(Ethernet)칩(23) 등을 포함할 수 있다. 이러한 데이터 입출력부(20)에 의하여 내장형 시스템(10)은 외부의 시스템과 다양한 통신 규격을 통하여 연동할 수 있다.
전원부(30)는 내장형 시스템(10)의 각 하드웨어 유닛들에게 전원을 공급하는 기능을 수행한다. 전원부(30)는 사용자에 의하여 전원 공급을 개시할 수 있는 전원 버튼을 포함할 수도 있다. 전원 버튼이 온(On)되면 내장형 시스템(10)의 동작이 실행된다.
메모리부(40)는 내장형 시스템(10)의 동작을 위하여 필요한 다양한 데이터를 저장한다. 메모리부(40)는 휘발성 메모리(42), 비휘발성 메모리(41), 낸드 플래시(NAND Flash) 메모리(43), 노아 플래시(NOR Flash) 메모리(44) 등을 구비할 수 있다.
비휘발성 메모리(41)는 예컨대, 이피롬(EPROM : Erasable Programmable Read-Only Memory)으로 구성될 수 있다. 비휘발성 메모리(41)는 휘발성 메모리(42)로 옮겨져 실행될 부트로더(Bootloader)를 비롯하여 하이퍼바이저(Hypervisor), 다수 개의 커널(Kernel) 등을 저장할 수 있다.
휘발성 메모리(42)는 예컨대, 에스디램(SDRAM : Synchronous Dynamic Random Access Memory)으로 구성될 수 있다. 휘발성 메모리(42)는 실행하고자 하는 소프트웨어 모듈들을 저장할 수 있다. 예를 들어, 전원부(30)에 의하여 전원 공급이 시작되면 비휘발성 메모리(41)에 저장되어 있던 부트로더는 휘발성 메모리(42)로 옮겨져 실행된다. 이때 부트로더는 하드웨어 유닛들을 초기화하고, 실행할 소프트웨어 모듈들, 예컨대 하이퍼바이저, 다수 개의 커널, 응용 프로그램들을 휘발성 메모리(42)의 특정 위치에 저장한다. 휘발성 메모리(42)에 저장된 소프트웨어 모듈들은 컨트롤부(50)에 의하여 실행되어 하드웨어 또는 소프트웨어를 제어할 수 있게 된다.
낸드 플래시 메모리(43) 또는 노아 플래시 메모리(44)는 시스템 동작에 있어 보관이 요구되는 데이터들, 예컨대 휘발성 메모리(42)에서 휘발되어 사라지는 데이터들 중 저장이 필요한 데이터 등을 저장하는 기능을 수행한다. 메모리부(40)는 실시 환경에 따라 낸드 플래시 메모리(43) 또는 노아 플래시 메모리(44) 중 어느 하나만을 구비하여도 무방하다.
컨트롤부(50)는 휘발성 메모리(42)에 저장된 소프트웨어 모듈들을 실행한다. 컨트롤부(50)는 예컨대 마이크로프로세서나 마이크로 컨트롤러로 구성될 수 있다. 아울러, 컨트롤부(50)는 시스템 동작에 필요한 레지스터들, 예컨대 상태 레지스터, 범용 레지스터, 스택 포인터 레지스터, 프로그램 카운터 레지스터 등을 구비할 수 있다.
또한, 컨트롤부(50)는 시스템 동작에 필요한 타이머(52)를 구비할 수 있다. 타이머(52)는 설정된 시간마다 커널을 스위칭하기 위한 타이머 인터럽트를 발생시킨다. 타이머(52)의 설정 및 타이머 인터럽트에 대해서는 후에 상세히 설명될 것이다. 타이머(52)는 마이크로 컨트롤러 내에 내장될 수도 있고, 또는 별도로 구비될 수도 있다.
도 3은 도 2에 도시된 내장형 시스템(10)에서 다수 개의 커널 수행 시 휘발성 메모리(41) 및 비휘발성 메모리(42)의 메모리 지도를 도시하는 예시도로서, 다수 개의 커널을 운영하는 시스템을 소프트웨어적으로 표현하여 보여주고 있다.
도 3에 도시된 바와 같이, 비휘발성 메모리(41)에는 인터럽트 벡터(IV), 부트로더(BL)가 저장된다. 비휘발성 메모리(41)에 저장된 부트로더(BL)는 휘발성 메모리(42)로 옮겨져 실행된다. 휘발성 메모리(42)에서 실행되는 부트로더(BL')는 하이퍼바이저(HV) 및 N(N은 1을 초과하는 정수)개의 커널(K1, K2, ..., Kn)을 휘발성 메모리(42)의 특정 위치에 각각 저장한다.
따라서 휘발성 메모리(42)의 특정 위치에는 하이퍼바이저(HV)와 N개의 커널(K1, K2, ..., Kn)이 저장된다. 여기서 N개의 커널(K1, K2, ..., Kn)은 각각 독립적인 태스크 집합을 서비스할 수 있는 수행 환경을 제공하는 uC/OS-II 실시간 커널을 의미할 수 있다. 하이퍼바이저(HV)는 상기 N개의 커널(K1, K2, ..., Kn)이 동시에 실행될 수 있도록 제어한다. 이러한 하이퍼바이저(HV)의 상세한 구성은 도 4에 도시된 바와 같다.
도 4는 도 3에 도시되어 있는 휘발성 메모리(42)의 메모리 지도를 더욱 상세하게 도시한 예시도이다.
도 4에 도시된 바와 같이, 하이퍼바이저(HV)는 하이퍼바이저(HV) 및 N개의 커널(K1, ..., Kn)이 각종 데이터를 저장할 수 있는 공유 데이터 저장부(80), N개의 커널(K1, ..., Kn)을 실행시키고 타이머를 설정하는 시스템 초기화 수행부(70), 타이머 인터럽트 및 소프트웨어 인터럽트의 발생 시에 이를 적절한 커널의 인터럽트 서비스 루틴으로 각각 연결해 주는 타이머 인터럽트 서비스 루틴과 소프트웨어 인터럽트 루틴을 포함하는 인터럽트 서비스 루틴부(60), 커널 간의 데이터 교환을 위한 송수신 인터페이스 기능을 제공하는 송신 API(Application Program Interface)부(92) 및 수신 API부(94) 등을 포함한다.
이하, 상기 하이퍼바이저(HV)에 구비된 각부의 상세 구성과 동작을 살펴보기로 한다.
공유 데이터 저장부(80)는 하이퍼바이저(HV) 및 각 커널들이 데이터를 저장하고 서로 데이터를 공유할 수 있도록 하는 기능을 수행한다.
도 5는 도 4에 도시되어 있는 하이퍼바이저(HV)의 공유 데이터 저장부(80)의 상세 구성을 도시하는 예시도이다.
도 5에 도시된 바와 같이, 공유 데이터 저장부(80)는 하이퍼바이저(HV)의 스택 주소를 저장하는 하이퍼바이저 스택 주소 저장부(HS), 각각의 커널의 스택 주소를 저장할 수 있도록 N개의 커널(K1, ..., Kn)에 대응되게 구비되는 N개의 커널 스택 주소 저장부(KS1, ..., KSn) 및 커널 간의 데이터 통신을 위하여 N개의 커널(K1, ..., Kn)에 대응되게 구비되는 N개의 커널 통신 큐(KQ1, ..., KnQ)를 포함한다.
상기 하이퍼바이저 스택 주소 저장부(HV) 및 N개의 커널 스택 주소 저장부(KS1, ..., KSn)는 시스템 초기화 또는 인터럽트 시에 하이퍼바이저(HV)와 커널 사이에 제어권한을 넘길 때 또는 인터럽트 서비스 루틴부(60)에서 커널을 스위칭할 때 사용된다. 이때 상기 제어권한이란 내장형 시스템(10)의 하드웨어 및 소프트웨어를 사용할 수 있는 사용 권한, 즉 시스템의 제어권한을 의미할 수 있다. 예를 들어, 제어권한은 명령어가 수행되도록 제어할 수 있는 권한 등을 포함할 수 있다.
상기 N개의 커널 스택 주소 저장부(KS1, ..., KSn)에는 대응되는 커널(K1, ..., Kn)의 스택 주소가 저장된다. 예를 들어, 제 1 스택 주소 저장부(KS1)에는 제 1 커널(K1)이 수행될 시 그 스택 주소가 저장되고, 제 2 스택 주소 저장부(KS2)에는 제 2 커널(K2)이 수행될 시 그 스택 주소가 저장된다. 마찬가지로 제 N 스택 주소 저장부(KSn)에는 제 N 커널(Kn)이 수행될 시에 그 스택 주소가 저장될 것이다.
N개의 커널 통신 큐(KQ1, ..., KQn)는 커널 간의 데이터 통신을 위하여 사용된다. 커널 통신 큐의 상세 구성은 도 6 내지 도 7에 도시된 바와 같다.
도 6은 도 5에 도시되어 있는 커널 통신 큐의 구성을 도시한 예시도이고, 도 7은 도 6에 도시된 커널 통신 큐의 요소 중 하나(U1)의 상세 구성을 도시하는 예시도이다.
도 6에 도시된 바와 같이, 각각의 커널 통신 큐(K1, ..., Kn)는 다수 개의 단위 요소를 포함한다. 각각의 단위 요소는 구조체로서 커널 간에 데이터를 송수신하기 위한 통신 데이터 정보를 저장한다.
도 7을 참조하면, 커널 통신 큐의 단위 요소(U1)는 데이터를 보낸 송신 커널 의 식별자(예컨대, 커널 번호)와, 데이터의 사이즈 및 데이터의 주소 등과 같은 통신 데이터 정보를 저장할 수 있다. 이때 상기 송신 커널의 식별자는 1바이트, 데이터의 사이즈는 4바이트, 데이터의 주소는 4바이트의 크기를 각각 가질 수 있다. 이러한 통신 데이터 정보의 크기는 실시 환경에 따라 다양하게 변경될 수 있다.
커널 간에 데이터를 송수신할 때, 데이터를 보내고자 하는 송신 커널은 데이터를 받을 수신 커널의 커널 통신 큐에 상기 언급된 통신 데이터 정보 즉, 송신 커널의 식별자, 데이터의 사이즈 및 데이터의 주소를 라이트(Write)할 수 있다. 한편 데이터를 받고자 하는 수신 커널은 자신의 커널 통신 큐에 저장되어 있는 통신 데이터 정보를 리드(Read)한 뒤, 데이터의 주소를 참조하여 해당 주소에 존재하는 데이터를 받아올 수 있다. 따라서 커널 간의 데이터 송수신이 수행될 수 있다.
바람직하기로는, 송신 커널은 하이퍼바이저(HV)의 송신 API 부(92)에 의하여 제공되는 송신 API 함수를 통하여 라이트 동작을 수행할 수 있다. 예를 들어, 송신 커널은 데이터를 보내기 위해 하이퍼바이저(HV)의 송신 API 함수를 호출하고, 송신 커널의 식별자, 수신 커널의 식별자, 보내고자 하는 데이터의 사이즈 및 데이터의 주소를 제공한다. 그러면 송신 API 함수는 상태 레지스터의 인터럽트 활성화 비트를 클리어(Clear)하여 인터럽트를 비활성화시킨 후, 커널 통신 큐의 단위 요소에 삽입할 수 있는 구조체를 생성하고 상기 제공된 정보들을 이용하여 구조체의 매개변수들의 값을 할당한다. 그리고 송신 API 함수는 수신 커널의 커널 통신 큐에 상기 구조체를 삽입한다. 그 후, 송신 API 함수는 상태 레지스터의 인터럽트 활성화 비트를 셋(Set)하여 인터럽트를 다시 활성화시킨다.
한편, 수신 커널은 하이퍼바이저(HV)의 수신 API 부(94)에 의하여 제공되는 수신 API 함수를 이용하여 리드 동작을 수행할 수 있다. 예를 들어, 수신 커널은 데이터를 읽어오기 위하여 하이퍼바이저(HV)의 수신 API 함수를 호출한다. 수신 API 함수는 상태 레지스터의 인터럽트 활성화 비트를 클리어 하여 인터럽트를 비활성화시킨다. 이어서 수신 API 함수는 수신 커널의 커널 통신 큐에서 단위 요소 하나를 읽어 단위 요소의 필드의 값을 매개변수로 전달된 변수들이 참조하는 변수에 할당한 뒤 읽은 단위 요소를 삭제한다. 그 후, 송신 API 함수는 상태 레지스터의 인터럽트 활성화 비트를 셋 하여 인터럽트를 다시 활성화시킨다.
한편, 도 4에 도시된 하이퍼바이저(HV)의 시스템 초기화 수행부(70)는 N개의 커널(K1, ..., Kn)의 각 스택 시작 주소를 공유 데이터 저장부(80)에 저장한 뒤, 커널의 수행을 시작하고 타이머를 설정하는 시스템 초기화 기능을 수행한다. 따라서 본 발명에서는 커널의 동작을 위한 타이머의 설정이 커널에서 수행되는 것이 아니라 하이퍼바이저(HV)에 의하여 수행된다. 각 커널의 실행을 시작하고 타이머를 설정하는 시스템 초기화 과정은 이하에서 상세히 설명될 것이다.
도 8은 하이퍼바이저의 시스템 초기화 수행부에 의한 시스템 초기화 과정을 도시하는 절차도이다.
도 8을 참조하면, 먼저, 시스템 초기화 수행부는 첫 번째 커널인 제 1 커널부터 마지막 커널인 제 N 커널까지를 순차적으로 실행 시작 대기 상태로 만든다(단계:S1, S2, S3, S4, S5). 예를 들어, 시스템 초기화 수행부는 N개의 커널 중 첫 번 째 커널(즉 제 1 커널)로 제어권한을 넘겨주고 상기 첫 번째 커널에서 특정 모듈을 호출하면 다시 제어권한을 넘겨받은 뒤 다음 커널로 제어권한을 넘겨주는 동작을 N번째 커널까지 반복하여 상기 N개의 커널이 모두 실행 시작 대기 상태가 되도록 한다.
여기서 실행 시작 대기 상태란 초기에 커널이 하이퍼바이저로부터 제어권한을 넘겨받아 처음 동작을 수행하다가 자신의 특정 모듈이 호출되면 커널 자신의 콘텍스트를 저장하고 다시 제어권한을 하이퍼버이저에게 넘겨준 뒤, 타이머 설정이 있을 때까지 일시적으로 대기하는 초기화 상태를 의미한다.
N 개의 커널들이 실행 시작 대기 상태가 되면, 시스템 초기화 수행부는 타이머를 설정(또는 타이머 초기화)하고(단계:S6), 타이머 인터럽트를 활성화시킨다(단계:S7). 이때, "타이머의 설정"이란 커널을 스위칭하기 위한 타이머의 속도와 동작 방식을 결정하는 것을 의미한다. 타이머가 설정된 상태에서 타이머 인터럽트가 활성화되면 설정된 정보에 따라 타이머의 동작이 시작된다. 종래에는 통상적으로 타이머의 설정을 커널의 타이머 설정함수를 수행하였으나, 본 발명에서는 상술한 바와 같이 하이퍼바이저에 의해서 타이머의 설정이 이루어진다.
타이머의 동작이 시작되면, 타이머는 설정된 시간마다 한번 씩 타이머 인터럽트를 발생시키게 된다. 타이머 인터럽트가 발생되면, 그때마다 도 4에 도시된 인터럽트 서비스 루틴부(60)의 타이머 인터럽트 서비스 루틴이 수행된다. 이때 타이머 인터럽트 서비스 루틴(60)은 현재 수행되는 커널에서 미리 정해진 다음 커널로 제어권한이 넘어가도록 한다. 따라서 커널의 스위칭 동작이 이루어진다.
도 9는 시스템 초기화 수행부에 의하여 제 K 커널(K는 1보다 같거나 크고 N보다 같거나 작은 정수)이 실행 시작 대기 상태로 되는 과정을 도시하는 흐름도이다.
도 9를 참조하면, 먼저 시스템 초기화 수행부는 하이퍼바이저의 스택에 콘텍스트(Context)를 저장한 뒤(단계:S11), 현재의 스택 포인터를 공유 데이터 저장부의 하이퍼바이저 스택 주소 저장부에 저장한다(단계:S12). 이어서 시스템 초기화 수행부는 제 K 커널의 스택 주소를 공유 데이터 저장부로부터 스택 포인터 레지스터로 복사한 뒤(단계:S13), 제 K 커널의 시작 주소로 점프함으로써(단계:S14), 제어권한을 하이퍼바이저에서 제 K 커널로 넘긴다. 이때, 제어권한이란 앞서도 언급했듯이, 시스템의 하드웨어 및 소프트웨어를 사용할 수 있는 사용권한을 의미할 수 있다.
상기 제 K 커널은 커널의 시작 부분을 수행하다가 제 K 커널의 첫 번째 태스크에서 타이머 설정 함수를 호출한다(단계:S15). 여기서 타이머 설정함수는 제 K 커널에 포함되어 있는 함수이다.
제 K 커널의 타이머 설정함수는 타이머를 설정하는 대신에 제 K 커널의 스택에 제 K 커널의 콘텍스트를 저장한다(단계:S16). 그리고 스택 포인터를 공유 데이터 저장부의 제 K 커널 스택 주소 저장부에 저장한 뒤(단계:S17), 하이퍼바이저의 스택 주소를 공유 데이터 저장부에서 스택 포인터 레지스터로 복사하고(단계:S18), 콘텍스트를 복구함으로써(단계:S19), 다시 하이퍼바이저로 제어권한을 넘긴다. 그리고 제 K 커널은 하이퍼바이저에서 타이머를 설정할 때까지 일시 정지 상태로 대 기한다. 즉 실행 시작 대기 상태가 되는 것이다.
제어권한을 받은 하이퍼바이저는 K가 N이 아니라면 그 다음 커널인 제 K+1 커널에 대해서 상술한 과정을 반복한다. 즉, 상술한 과정은 제 1 커널(즉, K가 1인 경우)부터 제 N 커널(즉, K가 N인 경우)까지 반복적으로 수행된다. 따라서 N개의 커널이 실행 시작 대기 상태가 된다. 이와 같이 시스템 초기화 수행부는 각 커널들과 순차적으로 제어권한을 주고받으며 각 커널들을 실행 시작 대기 상태로 만든다.
N개의 커널들이 실행 시작 대기 상태가 되면, 시스템 초기화 수행부는 타이머를 설정하고, 타이머 인터럽트를 활성화시킨다.
타이머의 동작이 시작되면 타이머는 설정된 시간마다 한번 씩 타이머 인터럽트를 발생시키고, 그때마다 하이퍼바이저의 타이머 인터럽트 서비스 루틴이 수행된다. 이때 타이머 인터럽트 서비스 루틴은 커널을 스위칭 한다. 즉, 타이머 인터럽트 서비스 루틴에 따라 하이퍼바이저는 타이머 인터럽트가 발생할 때마다 현재 실행되고 있는 커널로부터 제어권한을 그 다음 커널로 넘겨주도록 제어할 수 있다. 따라서 주기적으로 발생되는 타이머 인터럽트를 통한 스위칭에 의하여 N개의 커널들이 교대로 실행될 수 있다.
도 10은 하이퍼바이저의 인터럽트 서비스 루틴부에 의하여 수행되는 타이머 인터럽트 서비스 과정을 도시하는 흐름도이다. 이하의 설명에서는 N개의 커널이 존재하며 현재 실행 중인 커널은 제 1 커널이라고 가정한다.
도 10을 참조하면, 타이머 인터럽트가 발생하면 하이퍼바이저에 구비된 인터럽트 서비스 루틴부의 타이머 인터럽트 서비스 루틴이 수행된다.
먼저, 하이퍼바이저는 스택 포인터를 증가시킨다(단계:S21). 이때 현재 제 1 커널이 수행되고 있으므로, 비워진 하이퍼바이저의 스택에는 단계 S44에서 프로그램 카운터 레지스터로 복구시킬 값인 제 1 커널의 타이머 인터럽트 서비스 루틴의 주소가 저장될 것이다. 이어서 하이퍼바이저는 스택에 레지스터의 값을 저장한다(단계:S22). 이때 레지스터의 값은, 프로그램 카운터와 상태 레지스터의 값은 이미 저장되어 있으므로 이들을 제외한 값을 저장할 수 있다.
다음으로 하이퍼바이저는 현재 수행되고 있는 커널 즉, 현재 시스템의 제어권한을 가진 커널이 어떤 커널인지를 확인한다(단계:S23). 예를 들어 하이퍼바이저는 메모리의 특정 영역에서 저장 및 관리되는 정보인'현재 커널 번호'를 조회하여 현재 수행되고 있는 커널의 번호를 판별할 수 있다. 본 설명에서는 앞서도 언급했듯이 제 1 커널이 수행되고 있다고 가정하였으므로, 하이퍼바이저는 현재 제 1 커널이 실행되고 있음을 확인할 수 있을 것이다. 따라서 제 1 커널에서 제 2 커널로 제어권한을 넘겨주는 단계들(단계:S24~S25)로 이동하게 된다.
제 1 커널은 공유 데이터 저장부의 제 1 커널 스택 주소 저장부에 스택 포인터를 저장하고(단계:S24), 공유 데이터 저장부의 제 2 커널 스택 주소 저장부에 저장되어 있는 제 2 커널의 스택 주소를 스택 포인터 레지스터로 복사한다(단계:S25). 다음으로, 하이퍼바이저는 현재 실행되고 있는 커널이 제 2 커널임을 저장한다(단계:S26). 예를 들어, 하이퍼바이저는 현재 실행되는 커널을 나타내는 정보인 '현재 커널 번호'를 1에서 2로 갱신할 수 있다. 이때 현재 커널 번호는 앞서도 언급했듯이, 메모리의 특정 영역에서 관리되는 정보이다.
이어서 하이퍼바이저는 제 2 커널의 타이머 인터럽트 서비스 루틴의 주소를 제 2 커널의 실행 중에 타이머 인터럽트가 발생하였을 때 단계 S21에서 비워둔 스택에 복사한다(단계:S27). 그리고, 하이퍼바이저는 스택에 저장되어 있는 콘텍스트를 복구한다(단계:S28). 이때 제 2 커널이 실행 중에 타이머 인터럽트가 발생했을 경우 단계 S22에서 저장한 레지스터 값들을 레지스터로 복구시키고 단계 S27에서 삽입한 값은 프로그램 카운터 레지스터로 복구시킨다. 따라서 제 1 커널에서 제 2 커널로 제어권한이 옮겨진다.
이와 같이, 타이머 인터럽트가 발생되면, 하이퍼바이저는 현재 수행되고 있는 커널에서 다음 실행될 커널로 제어권한이 넘어갈 수 있도록 타이머 인터럽트 서비스 루틴을 제공한다. 예를 들어, 현재 실행되고 있는 커널이 제 2 커널이라면 도 10에 도시된 단계 S21, S22, S23과, 단계 S31, S32, S33, S34 및 단계 S28의 과정이 순차적으로 수행될 것이다. 또한 현재 실행되고 있는 커널이 제 N 커널이라면 도 10에 도시된 단계 S21, S22, S23과, 단계 S41, S42, S43, S44 및 단계 S28의 과정이 순차적으로 수행될 것이다.
따라서, 상기 과정들을 통하여 N개의 커널이 타이머 인터럽트의 발생에 따라 교대로 실행시킬 수 있다. 그러므로 실질적으로 초기에 한 번의 부팅만으로도 동시에 다수 개의 커널이 실행되는 것으로 볼 수 있다. 종래의 경우 다수 개의커널을 동시에 사용하려면 별도의 하드웨어를 추가하여야 했다.
도 11은 하이퍼바이저의 인터럽트 서비스 루틴부에 의하여 수행되는 소프트웨어 인터럽트 서비스 과정을 도시하는 흐름도이다. 이하의 설명에서는 N개의 커널 이 존재하며 현재 실행 중인 커널은 제 1 커널이라고 가정한다.
도 11을 참조하면, 먼저 하이퍼바이저는 스택 포인터를 증가시킨다(단계:S51). 이때 현재 제 1 커널이 수행되고 있으므로, 비워진 하이퍼바이저의 스택에는 단계 S54에서 프로그램 카운터 레지스터로 복구시킬 값인 제 1 커널의 소프트웨어 인터럽트 서비스 루틴의 주소가 저장될 것이다. 이어서 하이퍼바이저는 스택에 레지서터의 값을 저장한다(단계:S52). 이때 레지스터의 값은, 프로그램 카운터와 상태 레지스터의 값은 이미 저장되어 있으므로 이들을 제외한 값을 저장할 수 있다.
다음으로 하이퍼바이저는 현재 수행되고 있는 커널이 어떤 커널인지를 확인한다(단계:S53). 예를 들어 하이퍼바이저는 현재 수행되고 있는 커널의 번호를 판별할 수 있다. 본 설명에서는 앞서도 언급했듯이 제 1 커널이 수행되고 있다고 가정하였으므로, 하이퍼바이저는 현재 제 1 커널이 실행되고 있음을 확인할 수 있을 것이다.
이어서 하이퍼바이저는 제 1 커널의 소프트웨어 인터럽트 서비스 루틴의 주소를 단계 S51에서 비워둔 스택에 복사한다(단계:S54). 그리고, 하이퍼바이저는 스택에 저장되어 있는 콘텍스트를 복구한다(단계S55). 이때 단계 S52에서 저장한 레지스터 값들을 레지스터로 복구시키고 단계 S54에서 삽입한 값은 프로그램 카운터로 복구시킨다.
이와 같이, 소프트웨어 인터럽트가 발생되면, 하이퍼바이저의 인터럽트 서비스 루틴부에 의해 제공되는 소프트웨어 인터럽트 서비스 루틴에 의하여 적절한 처 리가 가능하다. 앞선 설명에서는 현재 실행되고 있는 커널이 제 1 커널인 경우를 예를 들었지만, 만약 실행되고 있는 커널이 제 2 커널이라면 도 11에 도시된 단계 S51, S52, S53과, 단계 S56 및 단계 S55의 과정이 순차적으로 수행될 것이다. 또한 현재 실행되고 있는 커널이 제 N 커널이라면 단계 S51, S52, S53과, 단계 S57 및 단계 S55의 과정이 순차적으로 수행될 것이다.
한편, 내장형 시스템은 그 하드웨어마다 사용하는 아키텍처가 다르기 때문에 소프트웨어가 특정 하드웨어에서 바로 수행될 수 없다. 때문에, 내장형 시스템에 탑재되는 소프트웨어는 그 소프트웨어가 수행되고자 하는 하드웨어에 맞도록 수정되게 된다. 이러한 작업을 포팅(Porting) 이라 일컫는다.
uC/OS-II 실시간 커널을 본 발명의 실시예에 부합되는 시스템으로 구현하기 위해서 예컨대 내장형 시스템에 다음과 같이 포팅할 수 있다. 먼저 커널 내의 타이머 설정 함수 안의 내용을 삭제한다. 또한 타이머 설정 함수 안에 상기 커널의 스택을 저장한 뒤, 하이퍼바이저의 콘텍스트를 복구하여 하이퍼바이저로 제어권한이 이동하게 하는 코드를 삽입한다. 따라서 uC/OS-II 커널이 가진 인터럽트 서비스 루틴을 수정하지 않고도 인터럽트의 처리가 가능하며, 실시간 지원의 특성도 유지시킬 수 있다.
이상 본 발명에 대하여 그 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 앞으로의 실 시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 하이퍼바이저를 이용하여 다수 개의 커널을 동시에 실행시키고, 커널 간의 효율적인 데이터 통신 및 다양한 인터럽트를 적절히 처리할 수 있다.
따라서 하나의 마이크로프로세서를 통하여 다수 개의 커널을 동시에 실행시킬 수 있어, 별도의 하드웨어 추가 없이도 다양한 태스크의 집합을 서비스할 수 있을 뿐만 아니라, 시스템의 하드웨어 구축 시에 단가를 절감할 수 있고, 시스템의 크기, 무게, 전력 소모 등을 감소시킬 수 있는 장점이 있다.

Claims (18)

  1. 하드웨어에 포팅된 N(N은 1을 초과하는 정수)개의 커널; 및
    상기 N개의 커널을 교대로 스위칭하기 위한 타이머 인터럽트를 발생시킬 수 있는 타이머를 설정하고, 상기 타이머 인터럽트가 발생되면 상기 N개의 커널 중 현재 실행 중인 커널로부터 미리 정해진 다음 커널로 제어권한이 넘어가도록 제어하여, 상기 N개의 커널이 동시에 수행될 수 있도록 상기 N개의 커널을 운영하는 하이퍼바이저를 포함하며,
    상기 하이퍼바이저는,
    상기 하이퍼바이저 및 상기 N개의 커널 간에 데이터를 주고받을 수 있도록 상기 하이퍼바이저 및 상기 N개의 커널의 데이터를 저장하는 공유 데이터 저장부;
    상기 N개의 커널을 각각 순차적으로 호출하여 초기화 상태로 만들고, 상기 타이머를 설정하는 시스템 초기화 수행부; 및
    상기 타이머 인터럽트의 발생 시에 상기 현재 실행 중인 커널로부터 상기 다음 커널로 제어권한이 넘어갈 수 있도록 하는 타이머 인터럽트 서비스 루틴을 포함하는 인터럽트 서비스 루틴부를 포함하는 것을 특징으로 하는 다수 개의 커널을 운영하는 시스템.
  2. 삭제
  3. 제 1 항에 있어서, 상기 인터럽트 서비스 루틴부는 소프트웨어 인터럽트를 처리할 수 있는 소프트웨어 인터럽트 서비스 루틴을 더 포함하는 것을 특징으로 하는 다수 개의 커널을 운영하는 시스템.
  4. 제 1 항에 있어서, 상기 하이퍼바이저는,
    특정 데이터를 보내고자 하는 송신 커널이 상기 공유 데이터 저장부의 정해진 위치에 상기 특정 데이터와 관련된 통신 데이터 정보를 라이트할 수 있도록 인터페이스 기능을 제공하는 송신 API(Application Program Interface)부; 및
    상기 특정 데이터를 받고자 하는 수신 커널이 상기 공유 데이터 저장부의 정해진 위치로부터 상기 통신 데이터 정보를 리드할 수 있도록 인터페이스 기능을 제공하는 수신 API부를 더 포함하는 것을 특징으로 하는 다수 개의 커널을 운영하는 시스템.
  5. 제 4 항에 있어서, 상기 공유 데이터 저장부는,
    상기 하이퍼바이저의 스택 주소를 저장하는 하이퍼바이저 스택 주소 저장부;
    상기 N개의 커널의 스택 주소를 저장할 수 있도록 상기 N개의 커널에 대응되게 구비되는 N개의 커널 스택 주소 저장부; 및
    상기 N개의 커널 간의 데이터 통신을 위하여 상기 N개의 커널에 대응되게 구비되는 N개의 커널 통신 큐를 포함하는 것을 특징으로 하는 다수 개의 커널을 운영하는 시스템.
  6. 제 5 항에 있어서, 상기 커널 통신 큐는 다수 개의 단위 요소를 포함하며,
    상기 단위 요소는 상기 통신 데이터 정보를 저장하는 것을 특징으로 하는 다수 개의 커널을 운영하는 시스템.
  7. 제 6 항에 있어서, 상기 통신 데이터 정보는 상기 송신 커널의 식별자, 상기 특정 데이터의 사이즈, 상기 특정 데이터의 주소 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 다수 개의 커널을 운영하는 시스템.
  8. 제 1 항에 있어서, 상기 시스템 초기화 수행부는 상기 N개의 커널 중 미리 정해진 첫 번째 커널로 제어권한을 넘겨주고 상기 첫 번째 커널에서 특정 모듈을 호출하면 다시 제어권한을 넘겨받은 뒤 다음 커널로 제어권한을 넘겨주는 동작을 N번째 커널까지 반복하여 상기 N개의 커널을 실행 시작 대기 상태로 만든 뒤, 상기 타이머를 설정하는 것을 특징으로 하는 다수 개의 커널을 운영하는 시스템.
  9. 제 1 항에 있어서, 상기 타이머 인터럽트 서비스 루틴은,
    상기 타이머 인터럽트가 발생하면, 상기 현재 실행 중인 커널을 확인하고, 상기 공유 데이터 저장부에 존재하는 상기 현재 실행 중인 커널의 스택 주소 저장부에 현재 스택 포인터를 저장하고, 상기 공유 데이터 저장부에 존재하는 상기 다음 커널의 스택 주소 저장부에 저장되어 있는 스택 주소를 스택 포인터 레지스터로 복사하는 것을 특징으로 하는 다수 개의 커널을 운영하는 시스템.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. N(N은 1을 초과하는 정수)개의 커널 및 상기 N개의 커널을 운영하는 하이퍼바이저를 포함하는 시스템을 이용하여,
    특정 데이터를 보내고자 하는 송신 커널이 상기 하이퍼바이저에 의하여 제공되는 송신 API(Application Program Interface)를 통하여 상기 하이퍼바이저에 구비된 공유 데이터 저장부의 정해진 영역에 상기 특정 데이터와 관련된 통신 데이터 정보를 라이트하는 단계;
    상기 특정 데이터를 수신하고자 하는 수신 커널이 상기 하이퍼바이저에 의하 여 제공되는 수신 API를 통하여 상기 공유 데이터 저장부의 정해진 영역으로부터 상기 통신 데이터 정보를 리드하는 단계; 및
    상기 수신 커널이 상기 통신 데이터 정보에 포함된 상기 특정 데이터의 주소를 이용하여 상기 특정 데이터를 가져오는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제 16 항에 있어서, 상기 통신 데이터 정보는 상기 송신 커널의 식별자, 상기 데이터의 사이즈 및 상기 데이터의 주소를 포함하는 것을 특징으로 하는 방법.
  18. 제 16 항에 있어서, 상기 공유 데이터 저장부의 정해진 영역은 상기 공유 데이터 저장부에 구비된 상기 수신 커널의 커널 통신 큐인 것을 특징으로 하는 방법.
KR1020070065812A 2007-06-29 2007-06-29 다수 개의 커널을 운영하는 시스템 및 방법 KR100930017B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070065812A KR100930017B1 (ko) 2007-06-29 2007-06-29 다수 개의 커널을 운영하는 시스템 및 방법
PCT/KR2008/003519 WO2009005234A2 (en) 2007-06-29 2008-06-20 System and method for running multiple kernels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065812A KR100930017B1 (ko) 2007-06-29 2007-06-29 다수 개의 커널을 운영하는 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20090002462A KR20090002462A (ko) 2009-01-09
KR100930017B1 true KR100930017B1 (ko) 2009-12-07

Family

ID=40226637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065812A KR100930017B1 (ko) 2007-06-29 2007-06-29 다수 개의 커널을 운영하는 시스템 및 방법

Country Status (2)

Country Link
KR (1) KR100930017B1 (ko)
WO (1) WO2009005234A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101592916B1 (ko) * 2014-04-03 2016-02-18 오픈스택 주식회사 사용자 스페이스와 커널 스페이스간의 콘텍스트 스위칭과 데이터 복사를 최소화하여 네트워크상의 복수의 목적지에 동일한 데이터를 전송하는 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005018560A (ja) * 2003-06-27 2005-01-20 Hitachi Ltd 命令プロセッサ割り当てスケジューリング方法、該命令プロセッサ割り当てスケジューリング方法を実現する計算機システムおよびそのためのプログラム
JP2005122640A (ja) * 2003-10-20 2005-05-12 Hitachi Ltd サーバシステム及びｉ／ｏスロット共有方法。
US20050251806A1 (en) 2004-05-10 2005-11-10 Auslander Marc A Enhancement of real-time operating system functionality using a hypervisor
US20070055830A1 (en) 2005-09-08 2007-03-08 Brenner Larry B Time slicing in a shared partition

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303369A (en) * 1990-08-31 1994-04-12 Texas Instruments Incorporated Scheduling system for multiprocessor operating system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005018560A (ja) * 2003-06-27 2005-01-20 Hitachi Ltd 命令プロセッサ割り当てスケジューリング方法、該命令プロセッサ割り当てスケジューリング方法を実現する計算機システムおよびそのためのプログラム
JP2005122640A (ja) * 2003-10-20 2005-05-12 Hitachi Ltd サーバシステム及びｉ／ｏスロット共有方法。
US20050251806A1 (en) 2004-05-10 2005-11-10 Auslander Marc A Enhancement of real-time operating system functionality using a hypervisor
US20070055830A1 (en) 2005-09-08 2007-03-08 Brenner Larry B Time slicing in a shared partition

Also Published As

Publication number Publication date
WO2009005234A3 (en) 2009-02-26
KR20090002462A (ko) 2009-01-09
WO2009005234A2 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
US9311110B2 (en) Techniques to initialize from a remotely accessible storage device
JP5598493B2 (ja) 情報処理装置、演算装置および情報転送方法
US6629157B1 (en) System and method for virtualizing the configuration space of PCI devices in a processing system
CN101344860B (zh) 接合实时操作系统环境和本地主机操作系统的虚拟机环境
EP2002333B1 (en) Shared nonvolatile memory architecture
EP1963962B1 (en) Changing a scheduler in a virtual machine monitor
US7809875B2 (en) Method and system for secure communication between processor partitions
US7930443B1 (en) Router having routing engine software instance and interface controller software instance on a single processor
EP3855318B1 (en) Apparatus and method for configuring sets of interrupts
WO2006082989A2 (en) System and method of interrupt handling
WO2006035728A1 (ja) 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム
US8578069B2 (en) Prefetching for a shared direct memory access (DMA) engine
US20110219373A1 (en) Virtual machine management apparatus and virtualization method for virtualization-supporting terminal platform
CN111176829B (zh) 虚拟化处理系统中的物理功能和虚拟功能的灵活资源分配
EP4336359A1 (en) Method for processing page faults and corresponding apparatus
WO2011117987A1 (ja) マルチコアシステムおよび起動方法
US20060015876A1 (en) Light weight context switching technique
EP3770759A1 (en) Wake-up and scheduling of functions with context hints
EP3807755B1 (en) Resource efficient deployment of multiple hot patches
CN107066331B (zh) 一种基于TrustZone的资源分配方法及设备
CN113312141B (zh) 用于卸载串行端口模拟的计算机系统、存储介质和方法
KR100930017B1 (ko) 다수 개의 커널을 운영하는 시스템 및 방법
JP5289688B2 (ja) プロセッサシステム及びプロセッサシステムを動作させるオペレーティングシステムプログラムの処理方法
WO2012069831A1 (en) Method and arrangement for a multi-core system
US20220019437A1 (en) Clearing Register Data

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181122

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191024

Year of fee payment: 11