KR100929722B1 - Semiconductor physical quantity sensor device - Google Patents

Semiconductor physical quantity sensor device Download PDF

Info

Publication number
KR100929722B1
KR100929722B1 KR1020030021935A KR20030021935A KR100929722B1 KR 100929722 B1 KR100929722 B1 KR 100929722B1 KR 1020030021935 A KR1020030021935 A KR 1020030021935A KR 20030021935 A KR20030021935 A KR 20030021935A KR 100929722 B1 KR100929722 B1 KR 100929722B1
Authority
KR
South Korea
Prior art keywords
circuit
terminal
memory circuit
voltage
auxiliary memory
Prior art date
Application number
KR1020030021935A
Other languages
Korean (ko)
Other versions
KR20030081075A (en
Inventor
무츠오 니시카와
가츠미치 우에야나기
Original Assignee
후지 덴키 홀딩스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 홀딩스 가부시키가이샤 filed Critical 후지 덴키 홀딩스 가부시키가이샤
Publication of KR20030081075A publication Critical patent/KR20030081075A/en
Application granted granted Critical
Publication of KR100929722B1 publication Critical patent/KR100929722B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/02Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation
    • G01D3/022Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation having an ideal characteristic, map or correction data stored in a digital memory
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Technology Law (AREA)
  • Measuring Fluid Pressure (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명은 반도체 물리량 센서 장치에 있어서, CMOS 제조 프로세스에 의해 저렴하게 제조할 수 있고, 또한 적은 단자 수로 전기적으로 트리밍하는 것을 목적으로 하는 것으로, 센서 소자(15)와, 임시 트리밍 데이터를 기억하는 보조 메모리 회로(12)와, 확정된 트리밍 데이터를 기억하는 주 메모리 회로(13)와, 보조 메모리 회로(12) 또는 주 메모리 회로(13)에 기억된 트리밍 데이터에 근거하여 센서 소자의 출력 특성을 조정하는 조정 회로(14)를 구비하며, 이들 소자 및 회로를, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성하고, 또한 동일 반도체 칩 상에 5개 내지 6개의 단자(21∼26)와 함께 형성한다.

Figure R1020030021935

SUMMARY OF THE INVENTION The present invention is a semiconductor physical quantity sensor device, which can be manufactured at a low cost by a CMOS manufacturing process and is electrically trimmed with a small number of terminals. The output characteristics of the sensor element are adjusted based on the memory circuit 12, the main memory circuit 13 for storing the determined trimming data, and the trimming data stored in the auxiliary memory circuit 12 or the main memory circuit 13. And an adjustment circuit 14 configured to include only active elements and passive elements manufactured by a CMOS fabrication process, and further include five to six terminals 21 to 26 on the same semiconductor chip. Form together.

Figure R1020030021935

Description

반도체 물리량 센서 장치{SEMICONDUCTOR PHYSICAL QUANTITY SENSING DEVICE}Semiconductor physical quantity sensor device {SEMICONDUCTOR PHYSICAL QUANTITY SENSING DEVICE}

도 1은 본 발명의 실시의 형태 1에 따른 반도체 물리량 센서 장치의 구성을 도시하는 블록도이다.1 is a block diagram showing a configuration of a semiconductor physical quantity sensor device according to Embodiment 1 of the present invention.

도 2는 본 발명을 적용하여 반도체 칩 상에 형성한 반도체 압력 센서 장치의 전체 구성의 일례를 도시하는 블록도이다.2 is a block diagram showing an example of the overall configuration of a semiconductor pressure sensor device formed on a semiconductor chip to which the present invention is applied.

도 3은 외부 클럭과 EPROM의 기록 전압을 판별하는 수단의 원리를 설명하기 위한 도면이다.FIG. 3 is a diagram for explaining the principle of a means for determining an external clock and a write voltage of an EPROM.

도 4는 도 2에 도시하는 구성의 반도체 압력 센서 장치에 있어서의 시프트 레지스터의 구성의 일례를 모식적으로 도시하는 도면이다.4 is a diagram schematically showing an example of the configuration of a shift register in the semiconductor pressure sensor device having the configuration shown in FIG. 2.

도 5는 도 2에 도시하는 구성의 반도체 압력 센서 장치의 동작 모드를 설명하기 위한 도표이다.FIG. 5 is a diagram for explaining an operation mode of the semiconductor pressure sensor device having the configuration shown in FIG. 2.

도 6은 도 2에 도시하는 구성의 반도체 압력 센서 장치의 동작 타이밍을 나타내는 타이밍 차트이다.FIG. 6 is a timing chart showing the operation timing of the semiconductor pressure sensor device having the configuration shown in FIG. 2.

도 7은 도 2에 도시하는 구성의 반도체 압력 센서 장치의 동작 타이밍을 나타내는 타이밍 차트이다.FIG. 7 is a timing chart showing the operation timing of the semiconductor pressure sensor device having the configuration shown in FIG. 2.

도 8은 도 2에 도시하는 구성의 반도체 압력 센서 장치의 동작 타이밍을 나타내는 타이밍 차트이다. FIG. 8 is a timing chart showing operation timing of the semiconductor pressure sensor device having the configuration shown in FIG. 2.                 

도 9는 도 2에 도시하는 구성의 반도체 압력 센서 장치의 동작 타이밍을 나타내는 타이밍 차트이다.FIG. 9 is a timing chart showing an operation timing of a semiconductor pressure sensor device having the configuration shown in FIG. 2.

도 10은 본 발명의 실시의 형태 2에 따른 반도체 물리량 센서 장치의 구성을 도시하는 블록도이다.10 is a block diagram showing the configuration of a semiconductor physical quantity sensor device according to Embodiment 2 of the present invention.

도 11은 본 발명을 적용하여 반도체 칩 상에 형성한 반도체 압력 센서 장치의 전체 구성의 다른 예를 도시하는 블록도이다.11 is a block diagram showing another example of the overall configuration of a semiconductor pressure sensor device formed on a semiconductor chip by applying the present invention.

* 도면의 주요부분에 대한 설명 *Description of the main parts of the drawing

1, 101 : 반도체 물리량 센서 장치 11 : 동작 선택 회로1, 101: semiconductor physical quantity sensor device 11: operation selection circuit

12 : 보조 메모리 회로 13 : 주 메모리 회로12: auxiliary memory circuit 13: main memory circuit

14 : 조정 회로 15 : 센서 소자14: adjustment circuit 15: sensor element

16 : 증폭 회로 17 : 신호 판별 수단16 amplification circuit 17 signal discrimination means

118 : 변압 회로 21 : 접지 단자118: transformer circuit 21: ground terminal

22 : 전원 단자 23 : 데이터 입력 단자22: power supply terminal 23: data input terminal

24 : 출력 단자 25 : 제 1 기록 단자24: output terminal 25: first recording terminal

26 : 제 2 기록 단자 31 : 입출력 전환 회로26: second recording terminal 31: input / output switching circuit

37 : 감도 조정 회로 38 : 온도특성 조정회로 37: sensitivity adjustment circuit 38: temperature characteristic adjustment circuit

39 : 오프셋 조정회로39: offset adjustment circuit

본 발명은, 자동차용, 의료용 또는 산업용 등의 각종 장치 등에 사용하는 압력센서나 가속도 센서 등의 반도체 물리량 센서 장치에 관한 것으로, 특히 EPROM을 이용한 전기적 트리밍에 의해 감도 조정이나 온도 특성 조정이나 오프셋 조정을 수행하는 구성의 반도체 물리량 센서 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to semiconductor physical quantity sensor devices such as pressure sensors and acceleration sensors for use in various devices such as automobiles, medical devices, or industrial applications. A semiconductor physical quantity sensor device having a configuration to be performed.

물리량 센서의 출력 특성을 조정하는 수법으로서, 종래의 레이저 트리밍 수법에는, 트리밍후의 어셈블리 공정에서 출력 특성에 변동이 생겨도 재조정을 할 수 없다는 결점이 있기 때문에, 최근에, 어셈블리 종료 후에 조정할 수 있는 전기적 트리밍 수법이 이용되고 있다. 그러나, 전기적 트리밍에서는, 트리밍 데이터의 입출력이나, EPROM에 대한 데이터 기록 등을 위해 다수개의 제어 단자를 필요로 하기 때문에, 와이어 본딩 수가 늘어나는 등의 원인에 의해 제조 비용이 증대한다고 하는 문제점이 있다. 따라서, 저항 분압과 바이폴라 트랜지스터를 이용하여 단자의 동작 문턱 전압을 복수개 설치함으로써, 적은 단자 수를 가지고 전기적으로 트리밍하는 제안이 이루어져 있다(예컨대, 일본 공개특허공보 평성6(1994)-29555호).As a technique for adjusting the output characteristic of a physical quantity sensor, the conventional laser trimming technique has a drawback that it cannot be readjusted even if the output characteristic is changed in the assembly process after trimming. The technique is used. However, in electrical trimming, since a plurality of control terminals are required for input / output of trimming data, data recording to an EPROM, and the like, there is a problem that the manufacturing cost increases due to the increase in the number of wire bondings. Therefore, a proposal has been made to electrically trim with a small number of terminals by providing a plurality of operating threshold voltages of the terminals using a resistance voltage divider and a bipolar transistor (for example, Japanese Patent Application Laid-Open No. 6 (1994) -29555).

그러나, 상술한 바이폴라 트랜지스터를 이용한 제안에서는, CMOS 프로세스에 의해 제작하는 EPROM과 바이폴라 트랜지스터가 혼재하기 때문에, BiCMOS 제조 프로세스가 필요하게 되어, 비용 증대를 초래하는 문제점이 있다. 따라서, 이 제안에 있어서 바이폴라 트랜지스터 대신에 MOS 트랜지스터를 사용하는 것을 생각할 수 있다. 하지만, 그 경우에는 MOS 트랜지스터에 의해 설정할 수 있는 문턱 전압의 상한값이 바이폴라보다 낮기 때문에, 복수개의 임계값끼리의 간격이 좁아져, 오동작을 일으키기 쉬워진다고 하는 문제가 발생한다. 이를 방지하기 위해서는, 문턱 전 압의 상한을 바이폴라와 동일한 정도까지 높일 필요가 있는데, 그렇게 하면 MOS 트랜지스터의 고내압화를 꾀하거나, 새롭게 보호 회로를 추가시킬 필요가 있어, 비용 증대를 초래하는 문제점이 있다.However, in the proposal using the bipolar transistor described above, since the EPROM produced by the CMOS process and the bipolar transistor are mixed, there is a problem that a BiCMOS fabrication process is required, resulting in an increase in cost. Therefore, it is conceivable to use a MOS transistor instead of a bipolar transistor in this proposal. However, in this case, since the upper limit value of the threshold voltage which can be set by the MOS transistor is lower than the bipolar, there arises a problem that the interval between the plurality of threshold values becomes narrow and the malfunction easily occurs. In order to prevent this, it is necessary to raise the upper limit of the threshold voltage to the same degree as that of the bipolar. However, it is necessary to increase the voltage resistance of the MOS transistor or to add a new protection circuit, resulting in a cost increase. .

본 발명은, 상기 문제점을 감안하여 이루어진 것으로, CMOS 제조 프로세스에 의해 제조할 수 있고, 저렴하며, 또한 적은 단자 수로 전기적 트리밍을 수행할 수 있는 반도체 물리량 센서 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object thereof is to provide a semiconductor physical quantity sensor device which can be manufactured by a CMOS manufacturing process, which is inexpensive, and which can perform electrical trimming with a small number of terminals.

상기 목적을 달성하기 위해, 본 발명에 따른 반도체 물리량 센서 장치는, 센서 소자와, 임시 트리밍 데이터를 기억하는 시프트 레지스터 등의 보조 메모리 회로와, 확정된 트리밍 데이터를 기억하는 EPROM 등의 주 메모리 회로와, 보조 메모리 회로 또는 주 메모리 회로에 기억된 트리밍 데이터에 근거하여 센서 소자의 출력 특성을 조정하는 조정 회로를 구비한다. 이들 소자 및 회로는 동일 반도체 칩 상에 형성되어 있고, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성되어 있다. 또한, 본 발명에 따른 반도체 물리량 센서 장치는, 출력 단자, 트리밍 데이터의 입력 단자, 접지 단자, 전원 단자, 및 주 메모리 회로에 데이터를 기록하기 위한 전압을 공급하는 1개 또는 2개의 기록 단자, 이렇게 총 5개 또는 6개의 단자를 가지며, 1개 또는 2개의 기록 단자 중의 하나는, 외부 클럭을 입력하는 단자를 겸하고 있다. 그리고, 신호 판별 수단은, 그 기록 단자에 인가된 전압이 주 메모리 회로에 대한 기록 전압인지, 또는 외부 클럭인지를 판별한다. In order to achieve the above object, the semiconductor physical quantity sensor device according to the present invention includes a sensor element, an auxiliary memory circuit such as a shift register for storing temporary trimming data, and a main memory circuit such as an EPROM for storing determined trimming data; And an adjusting circuit for adjusting output characteristics of the sensor element based on trimming data stored in the auxiliary memory circuit or the main memory circuit. These elements and circuits are formed on the same semiconductor chip and consist only of active elements and passive elements manufactured by a CMOS fabrication process. In addition, the semiconductor physical quantity sensor device according to the present invention includes an output terminal, an input terminal of trimming data, a ground terminal, a power supply terminal, and one or two recording terminals for supplying a voltage for recording data to the main memory circuit, and so on. There are a total of five or six terminals, and one of the two recording terminals also serves as a terminal for inputting an external clock. The signal discriminating means then determines whether the voltage applied to the write terminal is a write voltage to the main memory circuit or an external clock.                     

본 발명에 따르면, 보조 메모리 회로에 기억된 임시 트리밍 데이터를 점차적으로 변경하면서 센서 출력을 측정함으로써, 원하는 센서 출력을 얻을 수 있는 트리밍 데이터를 확정하며, 그것을 주 메모리 회로에 기억시키고, 통상의 사용 상태에서는, 주 메모리 회로에 기억된 트리밍 데이터를 이용하여 조정 회로에 의해 센서 출력을 조정하는 구성으로 하여, 이들 센서 소자, 보조 메모리 회로, 주 메모리 회로 및 조정 회로가, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성되며, 또한 5개 또는 6개의 단자와 함께 동일 반도체 칩 상에 설치된다.According to the present invention, by measuring the sensor output while gradually changing the temporary trimming data stored in the auxiliary memory circuit, the trimming data which can obtain the desired sensor output is determined, and it is stored in the main memory circuit, and the normal use state In this configuration, the sensor output is adjusted by the adjustment circuit using trimming data stored in the main memory circuit, and these sensor elements, auxiliary memory circuits, main memory circuits, and adjustment circuits are manufactured by the CMOS manufacturing process. It consists of elements and passive elements only, and is also installed on the same semiconductor chip with five or six terminals.

이하, 본 발명의 실시의 형태에 대해 도면을 참조하면서 상세히 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described in detail, referring drawings.

실시의 형태 1Embodiment 1

도 1은, 본 발명의 실시의 형태 1에 따른 반도체 물리량 센서 장치의 구성을 도시하는 블록도이다. 이 반도체 물리량 센서 장치(1)는, 예를 들어, 동작 선택 회로(11), 보조 메모리 회로(12), 주 메모리 회로(13), 조정 회로(14), 휘트스톤 브리지 회로 등의 센서 소자(15), 증폭 회로(16), 신호 판별 수단(17) 및 제 1 내지 제 6의 6개의 단자(21∼26)를 구비하고 있다.1 is a block diagram showing the configuration of a semiconductor physical quantity sensor device according to Embodiment 1 of the present invention. The semiconductor physical quantity sensor device 1 may be, for example, a sensor element such as an operation selection circuit 11, an auxiliary memory circuit 12, a main memory circuit 13, an adjustment circuit 14, a Wheatstone bridge circuit, or the like. 15), the amplifier circuit 16, the signal discrimination means 17, and the sixth terminals 21 to 26 of the first to sixth.

제 1 단자(21)는, 반도체 물리량 센서 장치(1)의 접지 전위를 공급하는 접지 단자이다. 제 2 단자(22)는, 반도체 물리량 센서 장치(1)의 전원 전압을 공급하는 전원 단자이다. 제 3 단자(23)는, 직렬 디지털 데이터(serial data)를 입출력하는 단자(데이터 입력 단자)이다. 제 4 단자(24)는, 반도체 물리량 센서 장치(1)의 신호를 외부로 출력하는 출력 단자이다. 제 5 단자는, 제 2 단자(22)에 인가되는 전 원 전압보다 높은 전압을 공급하는 제 1 기록 단자이다. 또한, 제 5 단자(25)는, 외부 클럭을 입력하는 단자를 겸한다. 제 6 단자(26)는, 제 2 단자(22)에 인가되는 전원 전압보다 높고, 또한 제 5 단자(25)의 인가 전압과는 다른 전압을 공급하는 제 2 기록 단자이다.The first terminal 21 is a ground terminal for supplying a ground potential of the semiconductor physical quantity sensor device 1. The second terminal 22 is a power supply terminal for supplying a power supply voltage of the semiconductor physical quantity sensor device 1. The third terminal 23 is a terminal (data input terminal) for inputting and outputting serial digital data. The fourth terminal 24 is an output terminal for outputting the signal of the semiconductor physical quantity sensor device 1 to the outside. The fifth terminal is a first recording terminal that supplies a voltage higher than the power voltage applied to the second terminal 22. The fifth terminal 25 also serves as a terminal for inputting an external clock. The sixth terminal 26 is a second recording terminal that supplies a voltage higher than the power supply voltage applied to the second terminal 22 and different from the voltage applied to the fifth terminal 25.

보조 메모리 회로(12)는, 상기 외부 클럭에 의거하는 동작 타이밍으로, 외부로부터 공급된 직렬 디지털 데이터를 내부에서 사용하기 위해 병렬 디지털 데이터(parallel data)로 변환한다. 또한, 보조 메모리 회로(12)는, 내부에서 사용하고 있는 병렬 디지털 데이터를 외부로 출력하기 위해 직렬 디지털 데이터로 변환한다. 또한, 보조 메모리 회로(12)는, 동작 선택 회로(11)에 제어 데이터를 공급한다. 주 메모리 회로(13)는, 제 5 단자(25) 및 제 6 단자(26)의 인가 전압에 따라, 보조 메모리 회로(12)로부터 공급된 병렬 디지털 데이터로 이루어진 트리밍 데이터를 기억한다.The auxiliary memory circuit 12 converts serial digital data supplied from the outside into parallel digital data for internal use at an operation timing based on the external clock. In addition, the auxiliary memory circuit 12 converts the parallel digital data used therein into serial digital data for outputting to the outside. The auxiliary memory circuit 12 also supplies control data to the operation selection circuit 11. The main memory circuit 13 stores trimming data composed of parallel digital data supplied from the auxiliary memory circuit 12 in accordance with the applied voltages of the fifth terminal 25 and the sixth terminal 26.

동작 선택 회로(11)는, 보조 메모리 회로(12)로부터 공급된 제어 데이터에 근거하여, 보조 메모리 회로(12) 및 주 메모리 회로(13)에 데이터의 입출력을 제어하는 신호를 공급한다. 센서 소자(15)는, 피측정 매체의 물리량에 따른 출력 신호를 발생한다. 증폭 회로(16)는, 센서 소자(15)의 출력 신호를 증폭하고, 그것을 제 4 단자(24)를 통해 외부로 출력한다. 조정 회로(14)는, 보조 메모리 회로(12) 또는 주 메모리 회로(13)로부터 공급된 트리밍 데이터에 근거하여, 센서 소자(15)에 대해 온도 특성을 고려하여 감도를 조정하고, 또한 증폭 회로(16)에 대해 온도 특성을 고려해 오프셋을 조정한다. The operation selection circuit 11 supplies a signal for controlling input and output of data to the auxiliary memory circuit 12 and the main memory circuit 13 based on the control data supplied from the auxiliary memory circuit 12. The sensor element 15 generates an output signal corresponding to the physical quantity of the medium to be measured. The amplifying circuit 16 amplifies the output signal of the sensor element 15 and outputs it to the outside via the fourth terminal 24. The adjustment circuit 14 adjusts the sensitivity in consideration of the temperature characteristic of the sensor element 15 based on the trimming data supplied from the auxiliary memory circuit 12 or the main memory circuit 13, and furthermore, the amplification circuit ( Adjust the offset in consideration of the temperature characteristics in 16).                     

신호 판별 수단(17)은, 제 5 단자(25)에 인가된 전압이, 외부로부터 공급된 클럭인지, 주 메모리 회로(13)에 트리밍 데이터를 기록하기 위한 기록 전압인지를 판별한다. 그리고, 신호 판별 수단(17)은, 판별한 결과, 외부 클럭인 경우에는, 그 클럭을 보조 메모리 회로(12)에 공급한다. 한편, 기록 전압일 경우에는, 신호 판별 수단(17)은 그 전압을 주 메모리 회로(13)에 공급한다.The signal discriminating means 17 determines whether the voltage applied to the fifth terminal 25 is a clock supplied from the outside or a write voltage for writing trimming data to the main memory circuit 13. As a result of the determination, the signal discriminating means 17 supplies the clock to the auxiliary memory circuit 12 in the case of the external clock. On the other hand, in the case of the write voltage, the signal discriminating means 17 supplies the voltage to the main memory circuit 13.

도 2는, 본 발명을 적용하여 반도체 칩 상에 형성한 반도체 압력 센서 장치의 전체 구성의 일례를 도시하는 블록도이다. 이 반도체 압력 센서 장치(3)는, 입출력 전환 회로(31), 시프트 레지스터(32), 컨트롤 로직(33), EPROM(34), 신호 선택 회로(35), D/A 컨버터(36) 및 신호 판별 회로(42)로 이루어진 디지털 회로부를 갖는다. 또한, 반도체 압력 센서 장치(3)는, 감도 조정 회로(37), 온도특성 조정회로(38), 오프셋 조정회로(39), 게이지 회로(40) 및 신호 증폭 회로(41)로 이루어진 아날로그 회로부를 갖는다.2 is a block diagram showing an example of the overall configuration of a semiconductor pressure sensor device formed on a semiconductor chip to which the present invention is applied. The semiconductor pressure sensor device 3 includes an input / output switching circuit 31, a shift register 32, a control logic 33, an EPROM 34, a signal selection circuit 35, a D / A converter 36, and a signal. It has a digital circuit part consisting of the discriminating circuit 42. In addition, the semiconductor pressure sensor device 3 includes an analog circuit including a sensitivity adjusting circuit 37, a temperature characteristic adjusting circuit 38, an offset adjusting circuit 39, a gauge circuit 40, and a signal amplifying circuit 41. Have

입출력 전환 회로(31), 시프트 레지스터(32), 컨트롤 로직(33), EPROM(34), 신호 선택 회로(35), D/A 컨버터(36), 신호 판별 회로(42), 감도 조정 회로(37), 온도특성 조정회로(38), 오프셋 조정회로(39), 게이지 회로(40) 및 신호 증폭 회로(41)는, 동일 반도체 칩 상에 형성되어 있으며, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성되어 있다. 또한, 반도체 압력 센서 장치(3)에는, 외부로부터의 전원 공급이나 신호를 주고받기 위해, GND 단자(51), Vcc 단자(52), DS 단자(53), Vout 단자(54), CG/CLK 단자(55) 및 EV 단자(56)가 설치되어 있다. Input / output switching circuit 31, shift register 32, control logic 33, EPROM 34, signal selection circuit 35, D / A converter 36, signal discrimination circuit 42, sensitivity adjustment circuit ( 37, the temperature characteristic adjusting circuit 38, the offset adjusting circuit 39, the gauge circuit 40, and the signal amplifying circuit 41 are formed on the same semiconductor chip and are manufactured by a CMOS manufacturing process. And passive elements only. In addition, the semiconductor pressure sensor device 3 has a GND terminal 51, a Vcc terminal 52, a DS terminal 53, a Vout terminal 54, and a CG / CLK in order to supply or receive power from an external source. The terminal 55 and the EV terminal 56 are provided.                     

GND 단자(51)는, 반도체 압력 센서 장치(3)에 접지 전위를 공급하기 위한 단자이다. Vcc 단자(52)는, 반도체 압력 센서 장치(3)에, 특별히 한정하지는 않지만, 예컨대 5V의 전원 전위를 공급하기 위한 단자이다. DS 단자(53)는, 반도체 압력 센서 장치(3)와 그 외부의 도시하지 않은 회로 사이에서 직렬 디지털 데이터를 주고받기 위한 단자이다. Vout 단자(54)는, 반도체 압력 센서 장치(3)의 검출 신호를 장치 외부로 출력하기 위한 단자이다.The GND terminal 51 is a terminal for supplying a ground potential to the semiconductor pressure sensor device 3. The Vcc terminal 52 is a terminal for supplying a power supply potential of 5V, for example, although it is not particularly limited to the semiconductor pressure sensor device 3. The DS terminal 53 is a terminal for exchanging serial digital data between the semiconductor pressure sensor device 3 and a circuit (not shown) outside thereof. The Vout terminal 54 is a terminal for outputting the detection signal of the semiconductor pressure sensor device 3 to the outside of the device.

CG/CLK 단자(55)에는, EPROM(34)에 데이터를 기록할 때, 제 1 기록 전압으로서, Vcc 단자(52)에 인가되는 전원 전압보다 높은 전압, 특별히 한정하지는 않지만, 예컨대 26V가 인가된다. 이 CG/CLK 단자(55)에는, 시프트 레지스터(32)를 구동하기 위한 외부 클럭도 공급된다. 또한, EPROM(34)에 데이터를 기록할 때에는, EV 단자(56)에, 제 2 기록 전압으로서, Vcc 단자(52)에 인가되는 전원 전압보다 높고, 또한 CG/CLK 단자(55)에 인가되는 전압과는 다른 전압, 특별히 한정하지는 않지만, 예컨대 13V가 인가된다.When writing data to the EPROM 34, a voltage higher than the power supply voltage applied to the Vcc terminal 52, but not particularly limited, is applied to the CG / CLK terminal 55, for example, 26V. . The CG / CLK terminal 55 is also supplied with an external clock for driving the shift register 32. When data is recorded in the EPROM 34, the EV terminal 56 is applied to the CG / CLK terminal 55 higher than the power supply voltage applied to the Vcc terminal 52 as the second recording voltage. A voltage different from the voltage, but not particularly limited, for example, 13 V is applied.

입출력 전환 회로(31)는, DS 단자(53)를 통해서 외부로부터 공급된 직렬 디지털 데이터로 이루어진 트리밍 데이터를 시프트 레지스터(32)에 공급하는 모드와, 시프트 레지스터(32)로부터 공급된 직렬 디지털 데이터를 DS 단자(53)를 통해서 외부로 출력하는 모드와의 전환을 행한다. 시프트 레지스터(32)는, 상기 외부 클럭에 동기하여, 외부로부터 공급된 직렬 디지털 데이터를 병렬 디지털 데이터로 변환한다. 또한, 시프트 레지스터(32)는, EPROM(34)에 기억되어 있는 병렬 디지털 데이터로 이루어진 트리밍 데이터를 직렬 디지털 데이터로 변환한다. 시프트 레지스터(32)는 보조 메모리 회로(12)로서의 기능을 갖는다.The input / output switching circuit 31 supplies a mode for supplying trimming data composed of serial digital data supplied from the outside via the DS terminal 53 to the shift register 32, and serial digital data supplied from the shift register 32. Switching to a mode output to the outside via the DS terminal 53 is performed. The shift register 32 converts serial digital data supplied from the outside into parallel digital data in synchronization with the external clock. The shift register 32 also converts trimming data composed of parallel digital data stored in the EPROM 34 into serial digital data. The shift register 32 has a function as the auxiliary memory circuit 12.

EPROM(34)은, 시프트 레지스터(32)로부터 공급된 병렬 디지털 데이터로 이루어진 트리밍 데이터를 기억한다. EPROM(34)에 트리밍 데이터가 기록될 때에는, 상기 제 1 및 제 2 기록 전압이 모두 인가된다. EPROM(34)은 주 메모리 회로(13)로서의 기능을 갖는다. 신호 선택 회로(35)는, 시프트 레지스터(32)로부터 공급된 병렬 디지털 데이터로 이루어진 트리밍 데이터와, EPROM(34)으로부터 공급된 병렬 디지털 데이터로 이루어진 트리밍 데이터의 어느 한쪽을 선택하여 D/A 컨버터(36)에 공급한다. D/A 컨버터(36)는, 병렬 디지털 데이터로 이루어진 트리밍 데이터를 아날로그 데이터로 변환한다.The EPROM 34 stores trimming data composed of parallel digital data supplied from the shift register 32. When trimming data is written to the EPROM 34, both the first and second write voltages are applied. The EPROM 34 has a function as the main memory circuit 13. The signal selection circuit 35 selects either the trimming data composed of parallel digital data supplied from the shift register 32 and the trimming data composed of parallel digital data supplied from the EPROM 34 to select a D / A converter ( 36). The D / A converter 36 converts trimming data consisting of parallel digital data into analog data.

컨트롤 로직(33)은, 시프트 레지스터(32)로부터 공급된 제어 데이터에 근거하여, 입출력 전환 회로(31), 시프트 레지스터(32), EPROM(34) 및 신호 선택 회로(35)에, 각각의 동작을 제어하기 위한 제어 신호를 생성하여 출력한다. 여기에서, 설명의 편의상, 컨트롤 로직(33)으로부터 시프트 레지스터(32)에 공급되는 제어 신호를 시프트 레지스터 제어신호(65)라고 한다. 입출력 전환 회로(31), 컨트롤 로직(33) 및 신호 선택 회로(35)는 동작 선택 회로(11)로서의 기능을 갖는다.The control logic 33 operates the input / output switching circuit 31, the shift register 32, the EPROM 34, and the signal selection circuit 35 based on the control data supplied from the shift register 32, respectively. Generates and outputs a control signal for controlling. Here, for convenience of explanation, the control signal supplied from the control logic 33 to the shift register 32 is called the shift register control signal 65. The input / output switching circuit 31, the control logic 33, and the signal selection circuit 35 have a function as the operation selection circuit 11.

신호 판별 회로(42)는, CG/CLK 단자(55)에 인가된 전압이, 외부 클럭인지, EPROM(34)에 트리밍 데이터를 기록하기 위한 제 1 기록 전압인지를 판별한다. 그리고, 신호 판별 회로(42)는, 시프트 레지스터(32)에는 외부 클럭을 공급하고, 또한 EPROM(34)에는 제 1 기록 전압을 공급한다. 신호 판별 회로(42)는, 신호 판별 수단(17)으로서의 기능을 갖는다. The signal discriminator 42 determines whether the voltage applied to the CG / CLK terminal 55 is an external clock or a first write voltage for writing trimming data to the EPROM 34. The signal discrimination circuit 42 supplies an external clock to the shift register 32 and a first write voltage to the EPROM 34. The signal discrimination circuit 42 has a function as the signal discriminating means 17.                     

일반적으로, 클럭은, 전원 전압과 접지 전압 사이의 2개의 레벨의 전압으로 구성된다. 또한, 일반적으로, EPROM(34)에 데이터를 기록하기 위해 필요한 전압은 전원 전압보다 높다. 그리고, EPROM(34)에 전원 전압 이하의 전압을 인가해도, 데이터 기록에 대해서는 전혀 기능을 하지 않는다. 따라서, 전원 전압을 기준으로 함으로써, 클럭과 기록 전압을 판별할 수 있다. 즉, 예를 들어 도 3에 도시하는 바와 같이, CG/CLK 단자(55)에 인가된 전압이, 전원 전압 이하이면 외부 클럭이고, 전원 전압보다 높으면 제 1 기록 전압이다.In general, a clock consists of two levels of voltage between a power supply voltage and a ground voltage. Also, in general, the voltage required for writing data to the EPROM 34 is higher than the power supply voltage. Further, even if a voltage equal to or lower than the power supply voltage is applied to the EPROM 34, it does not function at all in data writing. Therefore, the clock and the write voltage can be discriminated by referring to the power supply voltage. That is, as shown in FIG. 3, for example, if the voltage applied to the CG / CLK terminal 55 is equal to or less than the power supply voltage, it is an external clock, and if it is higher than the power supply voltage, it is the first write voltage.

게이지 회로(40)는, 예를 들어 인가 압력에 따른 출력 신호를 발생시키는 반도체 왜곡 게이지에 의해 구성되어 있다. 신호 증폭 회로(41)는, 게이지 회로(40)에서 발생한 신호를 증폭시켜 Vout 단자(54)를 통해서 외부로 출력한다. 감도 조정 회로(37)는, D/A 컨버터(36)의 출력에 따라 게이지 회로(40)에 대한 인가 전류를 변경 및 조정(트리밍)한다. 마찬가지로, 오프셋 조정회로(39)는, D/A 컨버터(36)의 출력에 따라 신호 증폭 회로(41)의 오프셋 조정용 기준 전압을 변경 및 조정한다. 온도특성 조정회로(38)는, D/A 컨버터(36)의 출력에 따라, 감도 조정 회로(37) 및 오프셋 조정회로(39)의 각각의 출력에 대해 가감산을 행한다.The gauge circuit 40 is comprised by the semiconductor distortion gauge which produces | generates the output signal according to applied pressure, for example. The signal amplifying circuit 41 amplifies the signal generated by the gauge circuit 40 and outputs it externally through the Vout terminal 54. The sensitivity adjustment circuit 37 changes and adjusts (trims) the applied current to the gauge circuit 40 in accordance with the output of the D / A converter 36. Similarly, the offset adjustment circuit 39 changes and adjusts the offset adjustment reference voltage of the signal amplifying circuit 41 in accordance with the output of the D / A converter 36. The temperature characteristic adjusting circuit 38 adds and subtracts the respective outputs of the sensitivity adjusting circuit 37 and the offset adjusting circuit 39 in accordance with the output of the D / A converter 36.

D/A 컨버터(36), 감도 조정 회로(37), 온도특성 조정회로(38) 및 오프셋 조정회로(39)는, 조정 회로(14)로서의 기능을 갖는다. 게이지 회로(40)는 센서 소자(15)로서의 기능을 갖는다. 신호 증폭 회로(41)는 증폭 회로(16)로서의 기능을 갖는다. 또한, GND 단자(51), Vcc 단자(52), DS 단자(53), Vout 단자(54), CG/CLK 단자(55) 및 EV 단자(56)는, 제 1 내지 제 6 단자(21∼26)에 순서대로 대응 하고 있다.The D / A converter 36, the sensitivity adjustment circuit 37, the temperature characteristic adjustment circuit 38, and the offset adjustment circuit 39 have a function as the adjustment circuit 14. The gauge circuit 40 has a function as the sensor element 15. The signal amplifying circuit 41 has a function as the amplifying circuit 16. The GND terminal 51, the Vcc terminal 52, the DS terminal 53, the Vout terminal 54, the CG / CLK terminal 55 and the EV terminal 56 are the first to sixth terminals 21 to 21. 26) in order.

도 4는, 시프트 레지스터(32)의 구성의 일례를 모식적으로 도시하는 도면이다. 시프트 레지스터(32)의 비트 수는, 특별히 한정하지는 않지만, 예를 들어 52 비트이다. 그 중에서, 3 비트는, 컨트롤 로직(33)에 공급하는 제어 데이터(61)를 격납한다. 이 3 비트에 이어서, EPROM(34)에 공급하는 데이터(62), 신호 선택 회로(35)에 공급하는 트리밍 데이터(63), 또는 EPROM(34)으로부터 공급된 데이터(64)의 어느 하나를 격납하기 위해 48 비트가 사용된다. 나머지 1 비트는 버퍼로서 사용된다.4 is a diagram schematically showing an example of the configuration of the shift register 32. The number of bits of the shift register 32 is not particularly limited, but is 52 bits, for example. Among them, three bits store control data 61 supplied to the control logic 33. Following these three bits, either one of the data 62 supplied to the EPROM 34, the trimming data 63 supplied to the signal selection circuit 35, or the data 64 supplied from the EPROM 34 is stored. 48 bits are used to do this. The remaining 1 bit is used as a buffer.

다음으로, 각종 제어 신호나 인가 전압과 반도체 압력 센서 장치(3)의 동작 모드와의 관계에 대해 도 5를 참조하면서 설명한다. CG/CLK 단자(55)에 외부 클럭이 입력되고, 또한 EV 단자(56)가 비접속(NC; No-connection) 상태일 때, 제어 데이터(61)의 2 비트(A와 B)가 L 레벨이고, 또한 제어 데이터(61)의 인에이블 비트(C)가 L 레벨이며, DS 단자(53)에 직렬 디지털 데이터가 입력되면, 시프트 레지스터(SR) 제어신호(65)는 L 레벨이 되며, 신호 선택 회로(35)는 EPROM(34)을 선택하여, 입출력 전환 회로(31)는 입력으로 된다. 이에 따라, 외부로부터 시프트 레지스터(32)에 직렬 디지털 데이터가 입력된다(모드 No. 1).Next, the relationship between various control signals, the applied voltage, and the operation mode of the semiconductor pressure sensor device 3 will be described with reference to FIG. 5. When the external clock is input to the CG / CLK terminal 55 and the EV terminal 56 is in a No-connection (NC) state, two bits (A and B) of the control data 61 are L level. When the enable bit C of the control data 61 is at the L level, and the serial digital data is input to the DS terminal 53, the shift register (SR) control signal 65 is at the L level. The selection circuit 35 selects the EPROM 34 so that the input / output switching circuit 31 becomes an input. As a result, serial digital data is input from the outside to the shift register 32 (mode No. 1).

CG/CLK 단자(55)에 외부 클럭이 입력되고, 또한 EV 단자(56)가 비접속 상태일 때, 제어 데이터(61)의 2 비트(A와 B)가 L 레벨이고, 또한 제어 데이터(61)의 인에이블 비트(C)가 H 레벨이면, 시프트 레지스터 제어신호(65)는 L 레벨이 되며, 신호 선택 회로(35)는 EPROM(34)을 선택하여, 입출력 전환 회로(31)는 출력으로 된 다. 이에 따라, 시프트 레지스터(32)로부터 외부로 직렬 디지털 데이터가 출력된다(모드 No. 2).When the external clock is input to the CG / CLK terminal 55 and the EV terminal 56 is in the non-connected state, two bits (A and B) of the control data 61 are L level, and the control data 61 If the enable bit C of H is at the H level, the shift register control signal 65 is at the L level, the signal selection circuit 35 selects the EPROM 34, and the input / output switching circuit 31 is output. do. As a result, serial digital data is output from the shift register 32 to the outside (mode No. 2).

제어 데이터(61)의 인에이블 비트(C)가 H 레벨, DS 단자(53)의 입력이 L 레벨, CG/CLK 단자(55)의 입력이 L 레벨, 제어 데이터(61)의 제 1 비트(A) 및 제 2 비트(B)가 각각 H 레벨 및 L 레벨, EV 단자(56)가 비접속 상태일 때, 시프트 레지스터 제어신호(65)는 L 레벨이 되며, 신호 선택 회로(35)는 시프트 레지스터(32)를 선택하여, 입출력 전환 회로(31)는 출력으로 된다. 이에 따라, 시프트 레지스터(32)에 격납된 데이터를 이용하여 트리밍이 이루어진다(모드 No. 3).The enable bit C of the control data 61 is at H level, the input of the DS terminal 53 is at L level, the input of the CG / CLK terminal 55 is at L level, and the first bit of the control data 61 ( When A) and the second bit B are at the H level and the L level, and the EV terminal 56 is in the non-connected state, the shift register control signal 65 is at the L level, and the signal selection circuit 35 shifts. By selecting the register 32, the input / output switching circuit 31 becomes an output. Thereby, trimming is performed using the data stored in the shift register 32 (mode No. 3).

제어 데이터(61)의 인에이블 비트(C)가 L 레벨, DS 단자(53)의 입력이 L 레벨, CG/CLK 단자(55)의 입력이 L 레벨, EV 단자(56)가 비접속 상태일 때, 시프트 레지스터 제어신호(65)는 L 레벨이 되며, 신호 선택 회로(35)는 EPROM(34)을 선택하여, 입출력 전환 회로(31)는 입력으로 된다. 이에 따라, EPROM(34)에 기억된 데이터를 이용하여 트리밍하는 정상(定常) 상태로 된다(모드 No. 4).Enable bit C of control data 61 is at L level, DS terminal 53 is at L level, CG / CLK terminal 55 is at L level, EV terminal 56 is not connected. At this time, the shift register control signal 65 becomes L level, the signal selection circuit 35 selects the EPROM 34, and the input / output switching circuit 31 becomes an input. As a result, a steady state is trimmed by using the data stored in the EPROM 34 (mode No. 4).

제어 데이터(61)의 인에이블 비트(C)가 H 레벨, DS 단자(53)의 입력이 L 레벨, CG/CLK 단자(55)의 입력이 L 레벨, 제어 데이터(61)의 2 비트(A와 B)가 H 레벨, EV 단자(56)가 비접속 상태일 때, 시프트 레지스터 제어신호(65)는 L 레벨이 되어, 입출력 전환 회로(31)는 출력이 된다. 이에 따라, 시프트 레지스터(32)에 격납된 데이터가 EPROM(34)에 전송된다(모드 No. 5).The enable bit C of the control data 61 is at H level, the input of the DS terminal 53 is at L level, the input of the CG / CLK terminal 55 is at L level, and the two bits of control data 61 (A). And B) are at the H level and the EV terminal 56 is in the non-connected state, the shift register control signal 65 is at the L level, and the input / output switching circuit 31 is the output. As a result, the data stored in the shift register 32 is transferred to the EPROM 34 (mode No. 5).

제어 데이터(61)의 인에이블 비트(C)가 H 레벨, DS 단자(53)의 입력이 L 레벨, 제어 데이터(61)의 2 비트(A와 B)가 H 레벨, CG/CLK 단자(55) 및 EV 단자(56) 에 각각 기록 전압이 인가된 상태일 때, 시프트 레지스터 제어신호(65)는 L 레벨이 되어, 입출력 전환 회로(31)는 출력이 된다. 이에 따라, 시프트 레지스터(32)에 격납된 데이터가 EPROM(34)에 기록된다(모드 No. 6).Enable bit C of control data 61 is H level, input of DS terminal 53 is L level, 2 bits (A and B) of control data 61 are H level, CG / CLK terminal 55 When the write voltage is applied to the EV terminal 56 and the EV terminal 56, the shift register control signal 65 becomes L level, and the input / output switching circuit 31 becomes an output. As a result, the data stored in the shift register 32 is recorded in the EPROM 34 (mode No. 6).

제어 데이터(61)의 인에이블 비트(C)가 H 레벨, DS 단자(53)의 입력이 L 레벨, CG/CLK 단자(55)의 입력이 L 레벨, 제어 데이터(61)의 제 1 비트(A) 및 제 2 비트(B)가 각각 L 레벨 및 H 레벨, EV 단자(56)가 비접속 상태일 때, 시프트 레지스터 제어신호(65)는 H 레벨이 되고, 신호 선택 회로(35)는 EPROM(34)을 선택하여, 입출력 전환 회로(31)는 출력이 된다. 이에 따라, EPROM(34)에 기억된 데이터가 시프트 레지스터(32)에 전송된다(모드 No. 7).The enable bit C of the control data 61 is at H level, the input of the DS terminal 53 is at L level, the input of the CG / CLK terminal 55 is at L level, and the first bit of the control data 61 ( When A) and the second bit B are at the L level and the H level, and the EV terminal 56 is in the non-connected state, the shift register control signal 65 is at the H level, and the signal selection circuit 35 is the EPROM. 34 is selected, and the input / output switching circuit 31 becomes an output. As a result, the data stored in the EPROM 34 is transferred to the shift register 32 (mode No. 7).

이하, 반도체 압력 센서 장치(3)에 대해 트리밍하는 순서에 대해 설명한다. 반도체 압력 센서 장치(3)는, Vcc 단자(52)로부터 전원 전압인, 예컨대 5V의 전압이 투입되면, 자동적으로 상술한 모드 No. 4의 정상 상태가 되도록 각 단자가 설정되어 있다. 트리밍을 실시하지 않은 초기 상태에서는, EPROM(34)은, 아무 것도 기억하지 못하는 All [0]의 상태이며, 이 때의 신호 증폭 회로(41) 및 Vout 단자(54)는 포화 상태, 즉 전원 전위 혹은 접지 전위의 어느 하나, 또는 그 전위에 가까운 상태가 된다.Hereinafter, the procedure of trimming about the semiconductor pressure sensor apparatus 3 is demonstrated. The semiconductor pressure sensor device 3 automatically enters the mode No. described above when a voltage of, for example, 5 V, which is a power supply voltage is input from the Vcc terminal 52. Each terminal is set to be in a normal state of 4. In the initial state without trimming, the EPROM 34 is in the state of All [0] which stores nothing, and the signal amplifying circuit 41 and the Vout terminal 54 at this time are in a saturated state, that is, a power supply potential. Alternatively, either the ground potential or a state close to the potential is reached.

도 6에 도시하는 타이밍 차트와 같이, CG/CLK 단자(55)에 외부 클럭을 입력하면서, DS 단자(53)로부터 트리밍 데이터를 입력하고, 또한 제어 데이터(61)의 인에이블 비트(C)를 L 레벨로 함으로써, 외부로부터 시프트 레지스터(32)에 트리밍 데이터를 격납한다(모드 No. 1). 그 후, CG/CLK 단자(55) 및 DS 단자(53)를 L 레 벨로 하고, 또한 제어 데이터(61)의 인에이블 비트(C)를 H 레벨로 함으로써, 시프트 레지스터(32)에 격납한 트리밍 데이터를 이용하여 트리밍한다(모드 No. 3).As shown in the timing chart shown in FIG. 6, trimming data is input from the DS terminal 53 while the external clock is input to the CG / CLK terminal 55, and the enable bit C of the control data 61 is set. By setting it to L level, trimming data is stored in the shift register 32 from the exterior (mode No. 1). Thereafter, the trimming stored in the shift register 32 is carried out by setting the CG / CLK terminal 55 and the DS terminal 53 to the L level and enabling the bit C of the control data 61 to the H level. Trimming is performed using data (mode No. 3).

이 때, Vout 단자(54)로부터의 센서 출력을 측정한다. 이러한 임시 트리밍 작업을 원하는 센서 출력이 얻어질 때까지 반복해서 행한다. 다시 말해, 외부로부터 입력하는 임시 트리밍 데이터를 점차적으로 변경하면서 센서 출력을 측정하여, 원하는 센서 출력이 얻어지는 트리밍 데이터를 확정한다.At this time, the sensor output from the Vout terminal 54 is measured. This temporary trimming operation is repeated until the desired sensor output is obtained. In other words, the sensor output is measured while gradually changing the temporary trimming data input from the outside, and the trimming data from which the desired sensor output is obtained is determined.

트리밍 데이터가 확정되면, 도 7에 도시하는 타이밍 차트와 같이, CG/CLK 단자(55)에 외부 클럭을 입력하면서, DS 단자(53)로부터 이미 확정된 트리밍 데이터를 입력하며, 또한 제어 데이터의 인에이블 비트(C)를 L 레벨로 함으로써, 외부로부터 시프트 레지스터(32)에 이미 확정된 트리밍 데이터를 격납한다(모드 No. 1). 계속해서, 제어 데이터(61)의 인에이블 비트(C)를 H 레벨, DS 단자(53)를 L 레벨 및 CG/CLK 단자(55)를 L 레벨로 하여, 시프트 레지스터(32)로부터 EPROM(34)에 이미 확정된 트리밍 데이터를 전송한다(모드 No. 5). 그 후, CG/CLK 단자(55) 및 EV 단자(56)에 각각 기록 전압을 인가하여, 시프트 레지스터(32)로부터 전송된 이미 확정된 트리밍 데이터를 EPROM(34)에 기록한다(모드 No. 6).When the trimming data is confirmed, trimming data already input from the DS terminal 53 is inputted while inputting an external clock to the CG / CLK terminal 55, as shown in the timing chart shown in FIG. By setting the enable bit C to L level, trimming data already determined in the shift register 32 from the outside is stored (mode No. 1). Subsequently, the enable bit C of the control data 61 is set to the H level, the DS terminal 53 is set to the L level, and the CG / CLK terminal 55 is set to the L level. ), The trimming data already determined is transmitted (mode No. 5). Thereafter, write voltages are applied to the CG / CLK terminal 55 and the EV terminal 56, respectively, to record the predetermined trimming data transferred from the shift register 32 to the EPROM 34 (mode No. 6). ).

기록이 끝나면, 트리밍 작업이 종료가 되며, 그 이후로는 초기 상태(모드 No. 4)에서 반도체 압력 센서 장치(3)를 사용한다. 그렇게 하면, 항상 EPROM(34)에 기억된 트리밍 데이터에 의거하여 조정된 원하는 센서 특성을 얻을 수 있다.When the recording ends, the trimming operation is finished, and after that, the semiconductor pressure sensor device 3 is used in the initial state (mode No. 4). By doing so, it is possible to always obtain desired sensor characteristics adjusted based on the trimming data stored in the EPROM 34.

또한, 임시 트리밍 작업을 개시하기 전에, 도 8에 도시하는 타이밍 차트와 같이, CG/CLK 단자(55)에 외부 클럭을 입력하면서, DS 단자(53)로부터의 임시 트리 밍 데이터를 입력하고, 또한 제어 데이터(61)의 인에이블 비트(C)를 L 레벨로 함으로써, 외부로부터 시프트 레지스터(32)에 임시 트리밍 데이터를 격납한다(모드 No. 1). 그 후, 제어 데이터(61)의 인에이블 비트(C)를 H 레벨로 하면, 시프트 레지스터(32)에 격납된 임시 트리밍 데이터를 DS 단자(53)로부터 출력시킬 수 있다(모드 No. 2). In addition, before starting the temporary trimming operation, temporary trimming data from the DS terminal 53 is input while inputting an external clock to the CG / CLK terminal 55 as shown in the timing chart shown in FIG. By setting the enable bit C of the control data 61 to L level, temporary trimming data is stored in the shift register 32 from the outside (mode No. 1). After that, when the enable bit C of the control data 61 is set to the H level, the temporary trimming data stored in the shift register 32 can be output from the DS terminal 53 (mode No. 2).

이것은, DS 단자(53)로부터 입력한 임시 트리밍 데이터를, 입출력 전환 회로(31) 및 시프트 레지스터(32)를 경유시킨 후, 그대로 DS 단자(53)로 출력시키게 되기 때문에, 시프트 레지스터(32) 및 입출력 전환 회로(31)의 동작의 불량 여부를 판정한 셈이 된다. 즉, 도 8에 도시하는 타이밍 차트를 실행함으로써, 시프트 레지스터(32) 및 입출력 전환 회로(31)의 동작의 불량 여부를 판정할 수 있다. 한편, 도 8에 도시하는 타이밍 차트 중에서, "무시(ignore)"라고 나타낸 비트는, 트리밍의 조정과 무관한 비트로서, 무시해도 된다. 후술하는 도 9에 있어서도 마찬가지이다.This is because the temporary trimming data input from the DS terminal 53 is output to the DS terminal 53 directly after passing through the input / output switching circuit 31 and the shift register 32, so that the shift register 32 and It is determined whether or not the operation of the input / output switching circuit 31 is defective. That is, by executing the timing chart shown in FIG. 8, it is possible to determine whether the operation of the shift register 32 and the input / output switching circuit 31 is defective. On the other hand, in the timing chart shown in FIG. 8, the bit indicated as "ignore" is a bit unrelated to trimming adjustment and may be ignored. The same applies to FIG. 9 described later.

또한, 도 9에 도시하는 타이밍 차트와 같이, 제어 데이터(61)의 인에이블 비트(C)를 H 레벨, DS 단자(53)를 L 레벨, CG/CLK 단자(55)를 L 레벨로 하면, EPROM(34)에 기억된 트리밍 데이터를 시프트 레지스터(32)에 전송할 수 있다(모드 No. 7). 전송 후, CG/CLK 단자(55)에 외부 클럭을 입력하면서, 제어 데이터(61)의 인에이블 비트(C)를 H 레벨로 하면, 시프트 레지스터(32)에 격납된 트리밍 데이터를 DS 단자(53)로부터 출력시킬 수 있다(모드 No. 2). 이에 따라, EPROM(34)에 기억된 트리밍 데이터를 DS 단자(53)로부터 출력시킬 수 있으므로, EPROM(34)의 동작 불량의 여부를 확인하거나, EPROM(34)의 데이터 유지 능력을 알아보거나, 트리밍 후의 센서 특성의 불량 원인을 조사할 수 있어, 반도체 압력 센서 장치(3)의 품질 보증이나 관리에 매우 유효하다.In addition, as shown in the timing chart shown in FIG. 9, when the enable bit C of the control data 61 is set to H level, the DS terminal 53 is set to L level, and the CG / CLK terminal 55 is set to L level, Trimming data stored in the EPROM 34 can be transferred to the shift register 32 (mode No. 7). After the transfer, when the enable bit C of the control data 61 is set to the H level while the external clock is input to the CG / CLK terminal 55, the trimming data stored in the shift register 32 is stored in the DS terminal 53. ) Can be output (mode No. 2). As a result, the trimming data stored in the EPROM 34 can be output from the DS terminal 53. Therefore, the operation of the EPROM 34 is confirmed, or the data retention capability of the EPROM 34 is checked or trimmed. It is possible to investigate the cause of the later failure of the sensor characteristics, which is very effective for quality assurance and management of the semiconductor pressure sensor device 3.

상술한 실시의 형태 1에 따르면, 시프트 레지스터(32)에 기억된 임시 트리밍 데이터를 점차적으로 변경하면서 센서 출력을 측정함으로써, 원하는 센서 출력을 얻을 수 있는 트리밍 데이터를 확정하여, 그것을 EPROM(34)에 기억시키고, 통상의 사용 상태에서는, EPROM(34)에 기억된 트리밍 데이터를 이용하여 감도 조정 회로(37), 온도특성 조정회로(38) 및 오프셋 조정회로(39)에 의해 센서 출력을 조정하는 구성으로 하며, 이들의 각 구성 요소를 CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성하며, 또한 6개의 단자(51∼56)와 함께 동일 반도체 칩 상에 설치했기 때문에, 저렴하고, 또한 적은 단자 수로 전기적으로 트리밍할 수 있는 반도체 물리량 센서 장치를 얻을 수 있다.According to the first embodiment described above, by measuring the sensor output while gradually changing the temporary trimming data stored in the shift register 32, the trimming data for obtaining the desired sensor output is determined, and the trimming data is obtained to the EPROM 34. And the sensor output is adjusted by the sensitivity adjusting circuit 37, the temperature characteristic adjusting circuit 38, and the offset adjusting circuit 39 by using the trimming data stored in the EPROM 34 in the normal use state. Each of these components is composed of only active elements and passive elements manufactured by the CMOS manufacturing process, and is provided on the same semiconductor chip together with six terminals 51 to 56, thereby making it inexpensive and small. A semiconductor physical quantity sensor device that can be electrically trimmed by the number of terminals can be obtained.

실시의 형태 2Embodiment 2

도 10은, 본 발명의 실시의 형태 2에 따른 반도체 물리량 센서 장치의 구성의 일례를 도시하는 블록도이다. 실시의 형태 2에 따른 반도체 물리량 센서 장치(101)는, 도 10에 도시한 바와 같이, 제 5 단자(25)의 인가 전압을 변압 회로(118)에 의해 변압시킴으로써, 제 2 단자(22)에 인가되는 전원 전압보다 높고, 또한 제 5 단자(25)의 인가 전압과는 다른 전압을 발생시키며, 그 발생시킨 전압을, 제 5 단자(25)의 인가 전압과 함께, 반도체 물리량 센서 장치(101)의 주 메모리 회로(13)에 공급하는 구성으로 되어 있다. 10 is a block diagram showing an example of a configuration of a semiconductor physical quantity sensor device according to Embodiment 2 of the present invention. In the semiconductor physical quantity sensor device 101 according to the second embodiment, as shown in FIG. 10, the voltage applied to the fifth terminal 25 is transformed by the transformer circuit 118 to the second terminal 22. The semiconductor physical quantity sensor device 101 generates a voltage that is higher than the power supply voltage to be applied and is different from the voltage applied to the fifth terminal 25, and the generated voltage together with the voltage applied to the fifth terminal 25. The main memory circuit 13 is configured to be supplied.                     

따라서, 실시의 형태 2에서는, 제 2 단자(22)에 인가되는 전원 전압보다 높고, 또한 제 5 단자(25)의 인가 전압과는 다른 전압을 공급하기 위한 단자, 즉 실시의 형태 1의 제 6 단자(26)는 존재하지 않는다. 도 10에 도시하는 반도체 물리량 센서 장치(101)의 그 밖의 구성은 도 1과 동일하므로, 도 1과 같은 부호를 붙이고 설명은 생략한다.Therefore, in Embodiment 2, a terminal for supplying a voltage higher than the power supply voltage applied to the second terminal 22 and different from the voltage applied to the fifth terminal 25, that is, the sixth of Embodiment 1 Terminal 26 does not exist. The other configuration of the semiconductor physical quantity sensor device 101 shown in FIG. 10 is the same as that in FIG. 1, and therefore, the same reference numerals as in FIG. 1 are omitted.

도 11은, 본 발명을 적용하여 반도체 칩 상에 형성한 반도체 압력 센서 장치의 전체 구성의 다른 예를 도시하는 블록도이다. 이 반도체 압력 센서 장치(103)는, 도 11에 도시한 바와 같이, CG/CLK 단자(55)에 인가되는 제 1 기록 전압(예컨대 26V)을 변압 회로(143)에 의해 변압시킴으로써, 제 2 기록 전압(예컨대 13V)을 발생시키는 구성으로 되어 있다. 제 1 기록 전압은, 신호 판별 회로(42)를 통해서 변압 회로(143)에 공급된다. 실시의 형태 2에서는, 실시의 형태 1의 EV 단자(56)는 존재하지 않는다.11 is a block diagram showing another example of the overall configuration of a semiconductor pressure sensor device formed on a semiconductor chip to which the present invention is applied. As shown in FIG. 11, the semiconductor pressure sensor device 103 converts the first recording voltage (for example, 26V) applied to the CG / CLK terminal 55 by the transformer circuit 143 to convert the second recording. It is a structure which generates a voltage (for example, 13V). The first write voltage is supplied to the transformer circuit 143 through the signal discrimination circuit 42. In Embodiment 2, the EV terminal 56 of Embodiment 1 does not exist.

여기에서, 제 1 기록 전압을 예를 들어 26V로 하고, 이것을 변압 회로(143)에 의해 예컨대 13V로 압력 강하하여 제 2 기록 전압으로 해도 좋고, 그 반대이어도 상관없다. 도 11에 도시하는 반도체 압력 센서 장치(103)의 그 밖의 구성은 도 2와 동일하기 때문에, 도 2와 같은 부호를 붙이고 설명은 생략한다. 또한 도 11에 도시한 반도체 압력 센서 장치(103)의 동작이나 트리밍 순서는, 제 1 기록 전압에 근거하여 제 2 기록 전압이 생성되는 점을 제외하면, 실시의 형태 1과 동일하기 때문에, 설명을 생략한다.Here, the first write voltage may be, for example, 26 V, which may be reduced by, for example, 13 V by the transformer circuit 143 to be the second write voltage, or vice versa. Since the other structure of the semiconductor pressure sensor apparatus 103 shown in FIG. 11 is the same as that of FIG. 2, the code | symbol same as FIG. 2 is attached | subjected and description is abbreviate | omitted. In addition, since the operation | movement and trimming procedure of the semiconductor pressure sensor apparatus 103 shown in FIG. 11 are the same as that of Embodiment 1 except the 2nd recording voltage is produced | generated based on a 1st recording voltage, it demonstrates. Omit.

실시의 형태 2에 따르면, 상술한 실시의 형태 1보다 적은 단자 수를 가지고 실시의 형태 1과 동일한 효과를 얻을 수 있다.According to Embodiment 2, the same effect as Embodiment 1 can be acquired with fewer terminal numbers than Embodiment 1 mentioned above.

이상에서 본 발명은, 상술한 각 실시의 형태에 한정되지 않고, 여러 가지로 변경할 수 있다. 또한 본 발명은, 반도체 압력 센서 장치에 한정되지 않고, 온도, 습도, 속도, 가속도, 빛, 자기 또는 소리 등 여러 가지 물리량에 대한 각 센서 장치에 적용할 수 있다.As mentioned above, this invention is not limited to each embodiment mentioned above, It can change in various ways. The present invention is not limited to the semiconductor pressure sensor device, but can be applied to each sensor device for various physical quantities such as temperature, humidity, speed, acceleration, light, magnetism or sound.

본 발명에 따르면, 보조 메모리 회로에 기억된 임시 트리밍 데이터를 점차적으로 변경하면서 센서 출력을 측정함으로써, 원하는 센서 출력을 얻을 수 있는 트리밍 데이터를 확정하고, 그것을 주 메모리 회로에 기억시켜, 통상의 사용 상태에서는, 주 메모리 회로에 기억된 트리밍 데이터를 이용해 조정 회로에 의해 센서 출력을 조정하는 구성으로 하고, 이들 센서 소자, 보조 메모리 회로, 주 메모리 회로 및 조정 회로가, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성되며, 또한 5개 또는 6개의 단자와 함께 동일 반도체 칩 상에 설치되는 구성이기 때문에, 저렴하고, 또한 적은 단자 수를 가지고 전기적으로 트리밍할 수 있는 반도체 물리량 센서 장치를 얻을 수 있다.According to the present invention, by measuring the sensor output while gradually changing the temporary trimming data stored in the auxiliary memory circuit, the trimming data for obtaining the desired sensor output is determined, and it is stored in the main memory circuit, and the normal use state is obtained. In this configuration, the sensor output is adjusted by the adjustment circuit using trimming data stored in the main memory circuit, and these sensor elements, auxiliary memory circuits, main memory circuits, and adjustment circuits are active elements manufactured by a CMOS manufacturing process. And a passive element, which is provided on the same semiconductor chip together with five or six terminals, thereby providing a semiconductor physical quantity sensor device which is inexpensive and can be electrically trimmed with a small number of terminals. .

Claims (15)

검출한 물리량에 따른 전기 신호를 생성하는 센서 소자와,A sensor element for generating an electrical signal according to the detected physical quantity; 상기 센서 소자에 의해 생성된 전기 신호를 외부로 출력하는 출력 단자와,An output terminal for outputting an electrical signal generated by the sensor element to the outside; 상기 센서 소자의 출력 특성을 조정하기 위한 트리밍 데이터가 되는 직렬 디지털 데이터를 입력하는 데이터 입력단자와,A data input terminal for inputting serial digital data serving as trimming data for adjusting output characteristics of the sensor element; 접지 전위를 공급하는 접지 단자와,A ground terminal for supplying a ground potential; 전원 전압을 공급하는 전원 단자와,A power supply terminal for supplying a power supply voltage; 상기 데이터 입력단자로부터 입력된 트리밍 데이터를 일시적으로 기억하는 보조 메모리 회로와,An auxiliary memory circuit for temporarily storing trimming data input from the data input terminal; 상기 보조 메모리 회로에 기억된 트리밍 데이터를 전기적인 재기록 동작에 의해 기억하는 재기록 가능한 판독 전용의 주 메모리 회로와,A rewritable read-only main memory circuit which stores trimming data stored in the auxiliary memory circuit by an electrical rewrite operation; 외부 클럭을 입력하거나, 또는 상기 주 메모리 회로에 데이터를 기록하기 위한, 상기 전원 전압 이상의 제 1 기록 전압을 공급하는 제 1 기록 단자와,A first write terminal for supplying a first write voltage above the power supply voltage for inputting an external clock or for writing data to the main memory circuit; 상기 주 메모리 회로에 데이터를 기록하기 위한, 상기 전원 전압 이상이고, 또한 상기 제 1 기록 전압과는 다른 제 2 기록 전압을 공급하는 제 2 기록 단자와,A second write terminal for supplying a second write voltage equal to or greater than the power supply voltage and different from the first write voltage for writing data into the main memory circuit; 상기 보조 메모리 회로에 기억된 디지털 데이터의 일부에 근거하여 상기 보조 메모리 회로 및 상기 주 메모리 회로의 동작을 제어하는 동작 선택 회로와,An operation selection circuit for controlling operations of the auxiliary memory circuit and the main memory circuit based on a part of the digital data stored in the auxiliary memory circuit; 상기 제 1 기록 단자에 인가된 전압이 외부 클럭인지 또는 제 1 기록 전압인지를 판별하여, 상기 보조 메모리 회로에 외부 클럭을 공급하며, 상기 주 메모리 회로에 제 1 기록 전압을 공급하는 신호 판별 수단과,Signal discrimination means for determining whether the voltage applied to the first write terminal is an external clock or a first write voltage, supplying an external clock to the auxiliary memory circuit, and supplying a first write voltage to the main memory circuit; , 상기 보조 메모리 회로에 기억된 트리밍 데이터, 또는 상기 주 메모리 회로에 기억된 트리밍 데이터에 근거하여 상기 센서 소자의 출력 특성을 조정하는 조정 회로를 구비하며,An adjustment circuit for adjusting an output characteristic of the sensor element based on trimming data stored in the auxiliary memory circuit or trimming data stored in the main memory circuit, 동일한 반도체 칩 상에 형성된, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성되어 있는 것을 특징으로 하는 반도체 물리량 센서 장치.A semiconductor physical quantity sensor device comprising only an active element and a passive element manufactured by a CMOS fabrication process formed on the same semiconductor chip. 제 1 항에 있어서, The method of claim 1, 상기 신호 판별 수단은, 상기 제 1 기록 단자에 인가된 전압이 전원 전압보다 높을 때 제 1 기록 전압이라고 하고, 상기 제 1 기록 단자에 인가된 전압이 전원 전압 이하일 때 외부 클럭이라고 판별하는 것을 특징으로 하는 반도체 물리량 센서 장치.The signal discriminating means may be referred to as a first write voltage when the voltage applied to the first write terminal is higher than a power supply voltage and an external clock when the voltage applied to the first write terminal is less than or equal to the power supply voltage. Semiconductor physical quantity sensor device. 검출한 물리량에 따른 전기 신호를 생성하는 센서 소자와,A sensor element for generating an electrical signal according to the detected physical quantity; 상기 센서 소자에 의해 생성된 전기 신호를 외부로 출력하는 출력 단자와,An output terminal for outputting an electrical signal generated by the sensor element to the outside; 상기 센서 소자의 출력 특성을 조정하기 위한 트리밍 데이터가 되는 직렬 디지털 데이터를 입력하는 데이터 입력단자와,A data input terminal for inputting serial digital data serving as trimming data for adjusting output characteristics of the sensor element; 접지 전위를 공급하는 접지 단자와,A ground terminal for supplying a ground potential; 전원 전압을 공급하는 전원 단자와,A power supply terminal for supplying a power supply voltage; 상기 데이터 입력단자로부터 입력된 트리밍 데이터를 일시적으로 기억하는 보조 메모리 회로와,An auxiliary memory circuit for temporarily storing trimming data input from the data input terminal; 상기 보조 메모리 회로에 기억된 트리밍 데이터를 전기적인 재기록 동작에 의해 기억하는 재기록 가능한 판독 전용의 주 메모리 회로와,A rewritable read-only main memory circuit which stores trimming data stored in the auxiliary memory circuit by an electrical rewrite operation; 외부 클럭을 입력하거나, 또는 상기 주 메모리 회로에 데이터를 기록하기 위한, 상기 전원 전압 이상의 제 1 기록 전압을 공급하는 기록 단자와,A write terminal for supplying a first write voltage equal to or greater than the power supply voltage for inputting an external clock or writing data to the main memory circuit; 상기 기록 단자에 입력된 제 1 기록 전압에 근거하여, 상기 주 메모리 회로에 데이터를 기록하기 위한, 상기 전원 전압 이상이고, 또한 상기 제 1 기록 전압과는 다른 제 2 기록 전압을 생성하여 상기 주 메모리 회로에 공급하는 변압 회로와,Based on the first write voltage input to the write terminal, a second write voltage that is greater than or equal to the power supply voltage and different from the first write voltage for writing data to the main memory circuit is generated. A transformer circuit for supplying the circuit, 상기 보조 메모리 회로에 기억된 디지털 데이터의 일부에 근거하여 상기 보조 메모리 회로 및 상기 주 메모리 회로의 동작을 제어하는 동작 선택 회로와,An operation selection circuit for controlling operations of the auxiliary memory circuit and the main memory circuit based on a part of the digital data stored in the auxiliary memory circuit; 상기 기록 단자에 인가된 전압이 외부 클럭인지 또는 제 1 기록 전압인지를 판별하여, 상기 보조 메모리 회로에 외부 클럭을 공급하며, 상기 주 메모리 회로에 제 1 기록 전압을 공급하는 신호 판별 수단과,Signal discriminating means for discriminating whether the voltage applied to the write terminal is an external clock or a first write voltage, supplying an external clock to the auxiliary memory circuit, and supplying a first write voltage to the main memory circuit; 상기 보조 메모리 회로에 기억된 트리밍 데이터, 또는 상기 주 메모리 회로에 기억된 트리밍 데이터에 근거하여 상기 센서 소자의 출력 특성을 조정하는 조정 회로를 구비하며,An adjustment circuit for adjusting an output characteristic of the sensor element based on trimming data stored in the auxiliary memory circuit or trimming data stored in the main memory circuit, 동일한 반도체 칩 상에 형성된, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성되어 있는 것을 특징으로 하는 반도체 물리량 센서 장치.A semiconductor physical quantity sensor device comprising only an active element and a passive element manufactured by a CMOS fabrication process formed on the same semiconductor chip. 제 3 항에 있어서,The method of claim 3, wherein 상기 신호 판별 수단은, 상기 기록 단자에 인가된 전압이 전원 전압보다 높을 때 제 1 기록 전압이라고 하고, 상기 기록 단자에 인가된 전압이 전원 전압 이하일 때 외부 클럭이라고 판별하는 것을 특징으로 하는 반도체 물리량 센서 장치.And said signal discriminating means is said to be a first write voltage when the voltage applied to said write terminal is higher than a power supply voltage and to be an external clock when the voltage applied to said write terminal is below a power supply voltage. Device. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 보조 메모리 회로는, 입력된 직렬 디지털 데이터를 병렬 디지털 데이터로 변환하여 장치 내부의 회로에 공급하는 것을 특징으로 하는 반도체 물리량 센서 장치.The auxiliary memory circuit converts the input serial digital data into parallel digital data and supplies the same to the circuit inside the device. 제 1 항에 있어서,The method of claim 1, 상기 조정 회로는, 상기 트리밍 데이터에 근거하여, 상기 센서 소자의 감도를 설정하기 위해 상기 센서 소자에 대한 인가 전류를 변경 및 조정하는 감도 조정 회로를 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.And the adjustment circuit has a sensitivity adjustment circuit that changes and adjusts an applied current to the sensor element to set the sensitivity of the sensor element based on the trimming data. 제 6 항에 있어서,The method of claim 6, 상기 조정 회로는, 상기 감도 조정 회로의 출력에 대해 가감산을 행하는 온도특성 조정회로를 더 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.The adjusting circuit further includes a temperature characteristic adjusting circuit which adds and subtracts the output of the sensitivity adjusting circuit. 제 1 항에 있어서,The method of claim 1, 상기 센서 소자에 의해 생성된 전기 신호를 증폭시켜 외부로 출력하기 위한 증폭 회로를 더 가지며,It further has an amplifier circuit for amplifying and outputting the electric signal generated by the sensor element to the outside, 상기 조정 회로는, 상기 증폭 회로의 오프셋 조정용 기준 전압을 변경 및 조정하는 오프셋 조정회로를 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.And the adjustment circuit includes an offset adjustment circuit for changing and adjusting the offset adjustment reference voltage of the amplification circuit. 제 6 항에 있어서,The method of claim 6, 상기 센서 소자에 의해 생성된 전기 신호를 증폭시켜 외부로 출력하기 위한 증폭 회로를 더 가지며,It further has an amplifier circuit for amplifying and outputting the electric signal generated by the sensor element to the outside, 상기 조정 회로는, 상기 증폭 회로의 오프셋 조정용 기준 전압을 변경 및 조정하는 오프셋 조정회로를 갖고,The adjustment circuit has an offset adjustment circuit for changing and adjusting the offset adjustment reference voltage of the amplifier circuit, 상기 조정 회로는 상기 감도 조정 회로 및 상기 오프셋 조정회로의 각각의 출력에 대해 가감산을 행하는 온도특성 조정회로를 더 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.And the adjustment circuit further comprises a temperature characteristic adjustment circuit for performing an addition and subtraction on each of the outputs of the sensitivity adjustment circuit and the offset adjustment circuit. 제 1 항에 있어서,The method of claim 1, 상기 데이터 입력 단자는, 상기 보조 메모리 회로에 격납된 데이터를 외부로 출력하기 위한 단자를 겸하고 있으며,The data input terminal also serves as a terminal for outputting data stored in the auxiliary memory circuit to the outside, 상기 보조 메모리 회로는, 격납하고 있는 데이터를 직렬 디지털 데이터로서 출력하고,The auxiliary memory circuit outputs the stored data as serial digital data, 상기 데이터 입력 단자와 상기 보조 메모리 회로 사이에, 상기 데이터 입력 단자로부터 입력된 직렬 디지털 데이터를 상기 보조 메모리 회로에 공급할지, 상기 보조 메모리 회로로부터 출력된 직렬 디지털 데이터를 상기 데이터 입력 단자에 공급할지를, 전환하는 입출력 전환 회로를 더 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.Between the data input terminal and the auxiliary memory circuit, whether serial digital data input from the data input terminal is supplied to the auxiliary memory circuit or serial digital data output from the auxiliary memory circuit is supplied to the data input terminal. The semiconductor physical quantity sensor device which further has an input-output switching circuit which switches. 제 3 항에 있어서,The method of claim 3, wherein 상기 조정 회로는, 상기 트리밍 데이터에 근거하여, 상기 센서 소자의 감도를 설정하기 위해 상기 센서 소자에 대한 인가 전류를 변경 및 조정하는 감도 조정 회로를 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.And the adjustment circuit has a sensitivity adjustment circuit that changes and adjusts an applied current to the sensor element to set the sensitivity of the sensor element based on the trimming data. 제 11 항에 있어서,The method of claim 11, 상기 조정 회로는, 상기 감도 조정 회로의 출력에 대해 가감산을 행하는 온도특성 조정회로를 더 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.The adjusting circuit further includes a temperature characteristic adjusting circuit which adds and subtracts the output of the sensitivity adjusting circuit. 제 3 항에 있어서,The method of claim 3, wherein 상기 센서 소자에 의해 생성된 전기 신호를 증폭시켜 외부로 출력하기 위한 증폭 회로를 더 가지며,It further has an amplifier circuit for amplifying and outputting the electric signal generated by the sensor element to the outside, 상기 조정 회로는, 상기 증폭 회로의 오프셋 조정용 기준 전압을 변경 및 조정하는 오프셋 조정회로를 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.And the adjustment circuit includes an offset adjustment circuit for changing and adjusting the offset adjustment reference voltage of the amplification circuit. 제 11 항에 있어서,The method of claim 11, 상기 센서 소자에 의해 생성된 전기 신호를 증폭시켜 외부로 출력하기 위한 증폭 회로를 더 가지며,It further has an amplifier circuit for amplifying and outputting the electric signal generated by the sensor element to the outside, 상기 조정 회로는, 상기 증폭 회로의 오프셋 조정용 기준 전압을 변경 및 조정하는 오프셋 조정회로를 갖고,The adjustment circuit has an offset adjustment circuit for changing and adjusting the offset adjustment reference voltage of the amplifier circuit, 상기 조정 회로는 상기 감도 조정 회로 및 상기 오프셋 조정회로의 각각의 출력에 대해 가감산을 행하는 온도특성 조정회로를 더 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.And the adjustment circuit further comprises a temperature characteristic adjustment circuit for performing an addition and subtraction on each of the outputs of the sensitivity adjustment circuit and the offset adjustment circuit. 제 3 항에 있어서,The method of claim 3, wherein 상기 데이터 입력 단자는, 상기 보조 메모리 회로에 격납된 데이터를 외부로 출력하기 위한 단자를 겸하고 있으며,The data input terminal also serves as a terminal for outputting data stored in the auxiliary memory circuit to the outside, 상기 보조 메모리 회로는, 격납하고 있는 데이터를 직렬 디지털 데이터로서 출력하고,The auxiliary memory circuit outputs the stored data as serial digital data, 상기 데이터 입력 단자와 상기 보조 메모리 회로 사이에, 상기 데이터 입력 단자로부터 입력된 직렬 디지털 데이터를 상기 보조 메모리 회로에 공급할지, 상기 보조 메모리 회로로부터 출력된 직렬 디지털 데이터를 상기 데이터 입력 단자에 공급할지를, 전환하는 입출력 전환 회로를 더 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.Between the data input terminal and the auxiliary memory circuit, whether serial digital data input from the data input terminal is supplied to the auxiliary memory circuit or serial digital data output from the auxiliary memory circuit is supplied to the data input terminal. The semiconductor physical quantity sensor device which further has an input-output switching circuit which switches.
KR1020030021935A 2002-04-09 2003-04-08 Semiconductor physical quantity sensor device KR100929722B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002107187A JP3963115B2 (en) 2002-04-09 2002-04-09 Semiconductor physical quantity sensor device
JPJP-P-2002-00107187 2002-04-09

Publications (2)

Publication Number Publication Date
KR20030081075A KR20030081075A (en) 2003-10-17
KR100929722B1 true KR100929722B1 (en) 2009-12-03

Family

ID=28672469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030021935A KR100929722B1 (en) 2002-04-09 2003-04-08 Semiconductor physical quantity sensor device

Country Status (3)

Country Link
JP (1) JP3963115B2 (en)
KR (1) KR100929722B1 (en)
DE (1) DE10315179B4 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007078397A (en) * 2005-09-12 2007-03-29 Mitsubishi Electric Corp Semiconductor pressure sensor
JP5482961B2 (en) * 2011-02-28 2014-05-07 富士電機株式会社 Semiconductor integrated circuit and semiconductor physical quantity sensor device
JP5796536B2 (en) * 2012-04-18 2015-10-21 株式会社デンソー Electronic circuit
JP6264160B2 (en) * 2014-04-04 2018-01-24 富士電機株式会社 Semiconductor physical quantity sensor device
JP2017037040A (en) * 2015-08-13 2017-02-16 富士電機株式会社 Semiconductor physical quantity sensor device and method for manufacturing semiconductor physical quantity sensor device
DE202017101607U1 (en) 2017-03-20 2018-06-25 Indivi Optics Gmbh Optical arrangement of a binocular loupe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291859B1 (en) * 1998-08-28 2001-09-18 Telefonaktiebolaget Lm Ericsson Integrated circuits
KR20020079604A (en) * 2001-04-12 2002-10-19 후지 덴끼 가부시키가이샤 Semiconductor physical quantity sensing device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4765188A (en) * 1986-11-24 1988-08-23 Bourns Instruments, Inc. Pressure transducer with integral digital temperature compensation
JP2720718B2 (en) * 1992-07-09 1998-03-04 株式会社デンソー Semiconductor sensor device
JP2991014B2 (en) * 1993-10-08 1999-12-20 三菱電機株式会社 Pressure sensor
US6176138B1 (en) * 1998-07-15 2001-01-23 Saba Instruments, Inc. Electronic pressure sensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291859B1 (en) * 1998-08-28 2001-09-18 Telefonaktiebolaget Lm Ericsson Integrated circuits
KR20020079604A (en) * 2001-04-12 2002-10-19 후지 덴끼 가부시키가이샤 Semiconductor physical quantity sensing device

Also Published As

Publication number Publication date
JP2003302301A (en) 2003-10-24
DE10315179B4 (en) 2010-07-08
JP3963115B2 (en) 2007-08-22
DE10315179A1 (en) 2003-10-23
KR20030081075A (en) 2003-10-17

Similar Documents

Publication Publication Date Title
US7188040B2 (en) Physical quantity sensor with trimming function
KR100951333B1 (en) Storage device using resistance varying storage element and reference resistance value decision method for the device
JP4818971B2 (en) Temperature detection circuit
CN112825005B (en) Voltage generating circuit and semiconductor device using the same
JP2720718B2 (en) Semiconductor sensor device
KR100601824B1 (en) Semiconductor physical quantity sensing device
KR20000035685A (en) Semiconductor integrated circuit system, the designing method, and recording medium
US6885243B2 (en) Dynamic, digitally controlled, temperature compensated voltage reference
US7180798B2 (en) Semiconductor physical quantity sensing device
US6658639B2 (en) Semiconductor integrated circuit provided with determination circuit
JP3463757B2 (en) Engine control device and air flow meter used therefor
KR100929722B1 (en) Semiconductor physical quantity sensor device
US20040041595A1 (en) Semiconductor integrated circuit device, and adjustment method of semiconductor integrated circuit device
JP4783142B2 (en) Sensor body and strain measuring device using the sensor body
US9331684B2 (en) Semiconductor device for sensing physical quantity
JP6496080B2 (en) Piezoelectric sensor
KR100742072B1 (en) Semiconductor pressure sensor
JPH11148878A (en) Drift reduction circuit of pressure sensor and reset system
JP3827534B2 (en) Reference voltage generating circuit and memory reading circuit for semiconductor memory device
US6943505B2 (en) Driving device for a light-emitting component and a method for driving a light-emitting component
US20020080642A1 (en) Ferroelectric memory device
JP6247470B2 (en) Sensor device and sensor interface
JPH05325600A (en) Semiconductor read-only memory
JP2000241202A (en) Sensor device
JP3937951B2 (en) Sensor circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee