KR100928750B1 - 버퍼 장치 및 그의 구동 방법 - Google Patents

버퍼 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR100928750B1
KR100928750B1 KR1020030054615A KR20030054615A KR100928750B1 KR 100928750 B1 KR100928750 B1 KR 100928750B1 KR 1020030054615 A KR1020030054615 A KR 1020030054615A KR 20030054615 A KR20030054615 A KR 20030054615A KR 100928750 B1 KR100928750 B1 KR 100928750B1
Authority
KR
South Korea
Prior art keywords
buffer
main
sub
capacity
main buffer
Prior art date
Application number
KR1020030054615A
Other languages
English (en)
Other versions
KR20050015678A (ko
Inventor
곽재영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030054615A priority Critical patent/KR100928750B1/ko
Publication of KR20050015678A publication Critical patent/KR20050015678A/ko
Application granted granted Critical
Publication of KR100928750B1 publication Critical patent/KR100928750B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

본 발명에 따른 버퍼는 다수개의 다른 영역간의 인터페이스(interface)를 위해 사용되는 버퍼에 관한 것으로, 일정 용량을 갖는 메인 버퍼와, 메인 버퍼의 용량보다 작은 서브 버퍼를 포함하는데, 메인 버퍼 및 서브 버퍼의 리드 포인터 및 라이트 포인터가 공통으로 사용하는 메인 버퍼의 소정 영역을 중첩 영역으로 설정하여, 버퍼 오버런(buffer overrun)을 방지하면서 칩 사이즈를 줄일 수 있다.

Description

버퍼 장치 및 그의 구동 방법{Buffer device and method for driving therefor}
도 1은 일반적인 단일 버퍼(single buffer)를 나타낸 블록도.
도 2는 종래 기술에 따른 핑퐁 버퍼(ping pong buffer)를 나타낸 블록도.
도 3은 본 발명에 따른 서브 버퍼를 사용하는 버퍼를 나타낸 블록도.
도 4a 및 도 4b는 도 3에 도시된 본 발명에 따른 버퍼의 동작을 설명하기 위한 블록도.
본 발명은 두 개의 다른 영역(domain) 사이의 인터페이스(interfacing)를 위해 사용되는 버퍼 장치 및 그의 구동 방법에 관한 것으로, 보다 상세하게는 메인 버퍼의 용량보다 작은 서브 버퍼를 사용하며, 메인 버퍼와 서브 버퍼의 일정 영역에서 중첩하는 방식을 사용하여 버퍼 오버런(buffer overrun)을 방지하며, 칩 사이즈를 줄일 수 있는 버퍼 장치 및 그의 구동 방법에 관한 것이다.
일반적인 단일 버퍼(single buffer)는 데이터 전송률(data rate)이 서로 다른 두 영역(domain)을 인터페이스(interface)하기 위해 사용된다.
예를 들어 초당 100개의 데이터를 전송하는 소스 영역(source domain)이 존재하고, 10초에 한번씩 1000개의 데이터를 받아야 하는 싱크 영역(sink domain)이 있다면, 중간에 1000개의 데이터를 저장할 수 있는 버퍼를 사용해야 한다.
도 1은 일반적인 단일 버퍼(single buffer)를 나타낸 개념 블록도이다.
데이터 소스(data source)에서 전송된 데이터가 버퍼(1)에 저장됨에 따라 라이트 포인터(write pointer)(WP)는 최하위 버퍼 어드레스(first address)를 가리키다가 점차 상위 버퍼 어드레스를 가리키게 된다.
따라서, 라이트 포인터(WP)가 버퍼(1)의 최대 용량에 해당하는 최상위 버퍼 어드레스(last address)를 가리키게 되면, 버퍼(1)는 라이트 풀 플래그(write full flag)를 발생하여 더 이상 데이터 소스로부터 오는 데이터를 받을 수 없다고 알려주며 데이터 싱크(data sink)에게는 가져갈 데이터가 있으니 처리하라고 알려준다.
한편 데이터 싱크가 버퍼(1)에 저장된 데이터를 가져감에 따라 리드 포인터(read pointer)(RP)가 최하위 버퍼 어드레스(first address)를 가리키고 있다가 점차 상위 버퍼 어드레스를 가리키게 된다.
리드 포인터(RP)가 라이트 포인터(WP)와 같아지는 시점이 바로 데이터 소스가 보내준 데이터를 데이터 싱크가 모두 가져간 시점이며, 이때 두 포인터(RP, WP)는 다시 최하위 버퍼 어드레스로 이동한다. 또한 라이트 풀 플래그는 리셋되어 데이터 소스로부터 데이터를 받을 수 있다는 것을 알려 준다.
데이터 싱크에서 다른 일처리를 할 부분이 발생하여 버퍼(1)로부터 가져갈 데이터를 가져가지 못하는 경우, 버퍼(1)는 데이터 소스에게 계속 라이트 풀 플래 그를 발생하여 결과적으로 병목(bottle neck) 현상이 발생하는 문제점이 있다.
또한, 멀티 미디어 분야가 급속하게 발전함에 따라 멀티태스킹(multi tasking)이 증가하기 때문에 가변적인 데이터의 전송률이 발생한다. 즉, 일정하지 않은 데이터 양을 발생하는 데이터 소스가 존재한다면 버퍼(1)의 설계 시에 데이터 양을 예상할 수 없는 문제가 발생한다.
예를 들어 화상 카메라를 사용하면서 인터넷 메신저 서비스를 사용하는 경우, 화상카메라는 일정한 속도로 계속 데이터를 만들어 시스템으로 보내주는 데이터 소스이며, 메신저 서비스는 상대방이 데이터를 보낼 때에만 동작하는 일정하지 않은 속도를 가지는 데이터 소스가 된다. 또한 데이터 싱크 측에서 두 서비스는 모두 화면이라는 종착지를 가지고 있다.
이때 화상 카메라에 대하여 기존 싱글 버퍼(1)를 사용하는 경우, 최악의 경우에 화상카메라가 보내준 영상이 메신저 서비스를 사용하는 동안 깨져버리는 경우가 발생할 수 있는 문제점이 있다.
도 2는 종래 기술에 따른 핑퐁 버퍼(ping pong buffer)를 나타낸 개념 블록도이다. 여기서는 동일한 크기를 갖는 두 개의 버퍼(11, 12)를 사용하는 경우를 예를 들어 설명한다.
먼저, 데이터 소스에서 전송된 데이터가 제1 버퍼(11)에 저장됨에 따라 제1 라이트 포인터(WP1)는 최하위 버퍼 어드레스(first address)에서 점차 상위 버퍼 어드레스를 가리키도록 이동한다.
따라서, 제1 라이트 포인터(WP1)가 제1 버퍼(11)의 크기에 해당하는 최상위 버퍼 어드레스(last address)를 가리키게 되면, 버퍼 선택 플래그(buffer selection flag)(BSF)가 토글(toggle)되어 제2 버퍼(12)를 선택한다.
따라서, 라이트 풀 플래그(write full flag)가 발생하지 않고, 제2 버퍼(12)에 데이터 소스에서 전송된 데이터가 저장된다.
이와 같이 동일한 버퍼를 두 개 사용하여 핑퐁 버퍼링 방식(ping pong buffering type)이 사용되는데, 이러한 경우 두 개의 버퍼(11, 12)를 사용하기 때문에 칩 사이즈가 증가하고, 두 개의 버퍼가 동시에 사용되는 기간이 전체 버퍼 사용 시간에 대해 극히 적은 비율을 차지하여 효율성이 떨어지는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은, 메인 버퍼와 메인 버퍼보다 용량이 작은 서브 버퍼를 사용하며, 리드 및 라이트 포인터가 중첩하여 사용하는 영역을 설정하여 칩 면적을 줄이면서 데이터 손실을 방지하는 것이다.
상기 목적을 달성하기 위한 본 발명의 버퍼 장치는 다수개의 다른 영역간의 인터페이스(interface)를 위해 사용되는 버퍼 장치에 있어서, 일정 용량을 갖는 메인 버퍼와, 상기 메인 버퍼의 용량보다 작은 서브 버퍼를 포함하는데, 상기 메인 버퍼 및 상기 서브 버퍼의 각 리드 포인터 및 라이트 포인터가 공통으로 사용하는 상기 메인 버퍼의 소정 영역을 중첩 영역으로 설정하는 것을 특징으로 한다.
또한 상기 목적을 달성하기 위한 본 발명의 버퍼 구동 방법은 일정 용량을 갖는 메인 버퍼와, 상기 메인 버퍼의 용량보다 작은 서브 버퍼를 포함하는 버퍼 장 치를 이용하여 다수개의 다른 영역간의 인터페이스(interface)를 위한 버퍼 구동 방법에 있어서, 상기 메인 버퍼의 소정 영역을 상기 메인 버퍼 및 상기 서브 버퍼의 각 리드 포인터 및 라이트 포인터가 공통으로 사용하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 서브 버퍼(22)를 사용하는 버퍼를 나타낸 블록도이다. 여기서 서브 버퍼(22)는 메인 버퍼(21)보다 용량이 작고, 메인 버퍼(21)의 용량에서 서브 버퍼(22)의 용량만큼을 뺀 나머지 영역(23)을 중첩(overlap)하여 사용하는 방식을 사용한다.
본 발명에 따른 데이터 버퍼는 메인 버퍼(21)와 서브 버퍼(22)가 각각 쓰기 포인터(WP1, WP2)와 리드 포인터(RP1, RP2)를 갖는다.
서브 버퍼(22)의 용량은 사용되는 시스템의 속도, 시스템과 인터페이스(interface)하는 프로토콜(protocol)의 속도에 따라 메인 버퍼(21)보다 작은 임의의 값으로 설정될 수 있다.
도 4a 및 도 4b는 도 3에 도시된 본 발명에 따른 버퍼의 동작을 설명하기 위한 블록도이다.
먼저 도 4a는 도 3에 도시된 본 발명에 따른 버퍼의 일반적인 동작을 나타낸 블록도이다.
본 발명에서는 라이트 포인터(WP1)가 최상위 버퍼 어드레스(last address)를 가리키는 경우에도 라이트 풀 플래그(write full flag)가 발생되지 않는다. 또한 제1 리드 포인터(RP1)는 데이터 싱크(예를 들어 CPU)에서 데이터를 읽어가고 있기 때문에 최하위 버퍼 어드레스에서 이동하여 일정 버퍼 어드레스를 가리키고 있게 된다.
이때 제1 리드 포인터(RP1)가 가리키고 있는 버퍼 어드레스 이전 어드레스까지의 데이터는 데이터 싱크(data sink)에서 이미 읽은 데이터이기 때문에 쓸모 없는 데이터가 된다.
한편 데이터 소스에서는 현재 버퍼로 보내야할 데이터가 존재하기 때문에 무조건 서브 버퍼(22)의 용량만큼의 데이터는 보낼 수 있다. 따라서 현재 서브 버퍼(22)의 라이트 포인터(WP2)는 데이터 소스에서 전송되어 저장된 데이터만큼의 버퍼 어드레스를 가리키게 된다.
이때 서브 버퍼(22)가 중첩하여 사용할 수 있는 중첩 구간(23)은 메인 버퍼(21)에서 서브 버퍼(22)의 용량만큼을 뺀 나머지 부분(23)이며, 서브 버퍼(22)의 라이트 포인터(WP2)가 움직일 수 있는 최대 구간이 된다.
하지만 도 4a에 도시된 바와 같이 현재 메인 버퍼(21)의 리드 포인터(RP1)가 중첩 구간(23) 내의 일정 버퍼 어드레스를 가리키고 있기 때문에 중첩 구간(23) 내의 제1 리드 포인터(RP1)가 가리키는 일정 버퍼 어드레스 위의 어드레스에 있는 데이터는 아직 시스템(data sink)에서 읽어가지 않은 부분이다.
따라서, 현재 상태에서는 서브 버퍼(22)의 라이트 포인터(WP2)가 가리킬 수 있는 최대 버퍼 어드레스는 메인 버퍼(21)의 리드 포인터(RP1)가 가리키고 있는 일정 어드레스 바로 이전의 어드레스까지(D)가 된다.
이와 같이 도 4a에 도시된 본 발명에 따른 버퍼의 동작을 살펴보면 메인 버퍼(21)의 라이트 포인터(WP1)가 최상위 버퍼 어드레스를 가리키고 있는 경우, 즉 메인 버퍼의 저장 공간 모두에 데이터 소스로부터 전송된 데이터가 저장된 경우에도 라이트 풀 플래그를 발생하지 않고 데이터 소스로부터 계속 전송되는 데이터가 서브 버퍼(22) 및 중첩 영역(23)에 저장된다. 따라서 메인 버퍼(21)의 저장 공간에 모두 데이터가 저장되었더라도 서브 버퍼(22) 및 중첩 영역(23)에 데이터를 저장할 수 있기 때문에 데이터 손실을 방지할 수 있다.
도 4b는 도 3에 도시된 버퍼의 오버플로우(overflow)가 발생하는 경우의 동작을 나타낸 개념 블록도이다.
도 4b에 도시된 바와 같이 현재 메인 버퍼(21)의 리드 포인터(RP1)가 중첩 구간(23) 내의 일정 버퍼 어드레스를 가리키고 있기 때문에, 중첩 구간(23) 내의 리드 포인터(RP1)가 가리키는 일정 버퍼 어드레스 위의 어드레스에 있는 데이터는 아직 데이터 싱크(data sink)에서 읽어가지 않은 부분이다.
따라서, 현재 상태에서는 서브 버퍼(22)의 라이트 포인터(WP2)가 가리킬 수 있는 최대 버퍼 어드레스는 메인 버퍼(21)의 리드 포인터(RP1)가 가리키고 있는 일정 어드레스 바로 이전의 어드레스까지(D)가 된다.
그러나, 도 4b에 도시된 바와 같이 서브 버퍼(22)의 라이트 포인터(WP2)가 가리키고 있는 버퍼 어드레스가 메인 버퍼(21)의 리드 포인터(RP1)가 가리키고 있 는 일정 어드레스와 동일하고 데이터 소스로부터 데이터가 계속 공급되고 있기 때문에 데이터 손실이 발생하기 시작한다.
즉, 메인 버퍼(21)와 서브 버퍼(22)가 모두 풀 상태를 나타내고 있기 때문에 오버플로우가 발생된다.
따라서, 서브 버퍼(22)의 라이트 포인터(WP2)는 리셋되어 서브 버퍼(22)의 최하위 버퍼 어드레스를 가리키고 서브 버퍼(22) 및 중첩영역(23)의 서브 버퍼(22)의 라이트 포인터(WP2)가 가리키고 있는 어드레스까지에 저장된 데이터는 모두 버린다(flush). 또한 데이터 소스에게 데이터를 다시 보내라는 신호(retry)를 보낸다.
이와 같이 추가된 서브 버퍼(22)의 크기가 일정하지만, 실제로 추가된 저장 공간으로써 사용된 버퍼의 용량은 메인 버퍼(21)의 리드 포인터(RP1)가 가리키는 어드레스까지 증가된다. 다시 말해서 최대로 사용할 수 있는 추가적인 저장공간은 서브 버퍼(22) 및 메인 버퍼(21)의 중첩 영역(23)을 포함한 크기이지만, 메인 버퍼(21)의 리드 포인터(RP1)가 중첩 영역(23)을 가리키는 경우에는 사용할 수 있는 추가적인 저장공간은 서브 버퍼(22) 및 메인 버퍼(21)의 중첩 영역(23)중에서 메인 버퍼(21)의 리드 포인터(RP2)가 가리키고 있는 어드레스 바로 이전 어드레스까지의 영역이 된다.
따라서, 일정한 용량을 갖는 서브 버퍼(22)를 사용하여 서브 버퍼(22)의 용량보다 더 큰 버퍼를 추가로 사용하는 효과를 갖는다.
일반적으로 데이터 싱크(예를 들어 CPU)가 메인 버퍼(21)에 저장된 데이터를 늦게 가져가는 경우 일반적인 시스템 속도가 수십 MHz 대로 빠르기 때문에 데이터 소스에게 데이터를 다시 보내달라는 신호(retry)를 발생하는 경우 시간적인 손실이 매우 크다. 예를 들어 USB의 경우 1023 바이트(byte)를 보내는 경우 약 15% 정도는 프레임(frame)(USB에서의 동기 단위 시간은 1ms 정도이다)을 점유하는데, 이를 다시 재전송하는 도중에 CPU가 메인 버퍼(21)에 저장된 데이터를 읽어 가는 경우를 줄일 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 데이터 버퍼는 핑퐁 버퍼(ping pong buffer)보다 작은 칩 사이즈와 전력 소모를 갖고, 단일 버퍼에서 발생하는 버퍼 오버런(buffer overrun)을 방지할 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (8)

  1. 다수개의 다른 영역간의 인터페이스(interface)를 위해 사용되는 버퍼 장치에 있어서,
    일정 용량을 갖는 메인 버퍼와,
    상기 메인 버퍼의 용량보다 작은 서브 버퍼를 포함하는데,
    상기 메인 버퍼 및 상기 서브 버퍼의 각 리드 포인터 및 라이트 포인터가 공통으로 사용하는 상기 메인 버퍼의 소정 영역을 중첩 영역으로 설정하는 것을 특징으로 하는 버퍼 장치.
  2. 제 1 항에 있어서,
    상기 메인 버퍼의 소정 영역의 용량은 상기 메인 버퍼의 전체 용량에서 상기 서브 버퍼의 용량을 뺀 나머지 용량인 것을 특징으로 하는 버퍼 장치.
  3. 제 1 항에 있어서,
    상기 서브 버퍼의 라이트 포인터가 움직일 수 있는 최대 범위는 상기 메인 버퍼의 중첩 영역까지인 것을 특징으로 하는 버퍼 장치.
  4. 제 3 항에 있어서,
    상기 메인 버퍼의 중첩 영역 내의 버퍼 어드레스를 상기 메인 버퍼의 리드 포인터가 가리키는 경우, 상기 서브 버퍼의 라이트 포인터가 움직일 수 있는 최대 범위는 상기 메인 버퍼의 리드 포인터가 가리키는 버퍼 어드레스 바로 이전의 어드레스까지인 것을 특징으로 하는 버퍼 장치.
  5. 일정 용량을 갖는 메인 버퍼와, 상기 메인 버퍼의 용량보다 작은 서브 버퍼를 포함하는 버퍼 장치를 이용하여 다수개의 다른 영역간의 인터페이스(interface)를 위한 버퍼 구동 방법에 있어서,
    상기 메인 버퍼의 소정 영역을 상기 메인 버퍼 및 상기 서브 버퍼의 각 리드 포인터 및 라이트 포인터가 공통으로 사용하는 것을 특징으로 하는 버퍼의 구동 방법.
  6. 제 5 항에 있어서,
    상기 메인 버퍼의 소정 영역의 용량은 상기 메인 버퍼의 전체 용량에서 상기 서브 버퍼의 용량을 뺀 나머지 용량인 것을 특징으로 하는 버퍼 구동 방법.
  7. 제 5 항에 있어서,
    상기 서브 버퍼의 라이트 포인터가 움직일 수 있는 최대 범위는 상기 메인 버퍼의 소정 영역까지인 것을 특징으로 하는 버퍼 구동 방법.
  8. 제 7 항에 있어서,
    상기 메인 버퍼의 소정 영역 내의 일정 어드레스를 상기 메인 버퍼의 리드 포인터가 가리키는 경우, 상기 서브 버퍼의 라이트 포인터가 움직일 수 있는 최대 범위는 상기 메인 버퍼의 리드 포인터가 가리키는 어드레스 바로 이전의 어드레스까지인 것을 특징으로 하는 버퍼 구동 방법.
KR1020030054615A 2003-08-07 2003-08-07 버퍼 장치 및 그의 구동 방법 KR100928750B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030054615A KR100928750B1 (ko) 2003-08-07 2003-08-07 버퍼 장치 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030054615A KR100928750B1 (ko) 2003-08-07 2003-08-07 버퍼 장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20050015678A KR20050015678A (ko) 2005-02-21
KR100928750B1 true KR100928750B1 (ko) 2009-11-25

Family

ID=37226441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030054615A KR100928750B1 (ko) 2003-08-07 2003-08-07 버퍼 장치 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR100928750B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717342A (en) 1995-09-01 1998-02-10 Advanced Micro Devices, Inc. Output buffer incorporating shared intermediate nodes
KR20000043569A (ko) * 1998-12-29 2000-07-15 김영환 반도체 메모리 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717342A (en) 1995-09-01 1998-02-10 Advanced Micro Devices, Inc. Output buffer incorporating shared intermediate nodes
KR20000043569A (ko) * 1998-12-29 2000-07-15 김영환 반도체 메모리 소자

Also Published As

Publication number Publication date
KR20050015678A (ko) 2005-02-21

Similar Documents

Publication Publication Date Title
US6246720B1 (en) Flexible software-based decoding system with decoupled decoding timing and output timing
Mosberger et al. Making paths explicit in the Scout operating system
EP0597262B1 (en) Method and apparatus for gradually degrading video data
US20070073973A1 (en) Method and apparatus for managing buffers in a data processing system
EP0594025A1 (en) Method and apparatus for communicating data across a bus bridge
CN107302499B (zh) 无需拷贝报文缓存的nfv协议报文收发方法
US6131151A (en) Processing high-speed digital datastreams with reduced memory
JPH06202970A (ja) データ経路を可能にする方法、装置およびデータ処理システム
US11403253B2 (en) Transport protocol and interface for efficient data transfer over RDMA fabric
US9608919B2 (en) Multi-level flow control
US7269139B1 (en) Method and apparatus for an adaptive rate control mechanism reactive to flow control messages in a packet switching system
KR20060103933A (ko) 다중 스트림 능력을 활용하여 콘텐츠를 예측하고스트리밍하는 방법 및 시스템
US7986705B2 (en) Determining a transmission order for frames based on bit reversals of sequence numbers
US7725905B1 (en) Media accelerator interface API
JP2013539566A (ja) コンピュータシステム及び当該コンピュータシステムを動作させる方法
KR100928750B1 (ko) 버퍼 장치 및 그의 구동 방법
JP2010093346A (ja) 情報送信装置、情報送信装置の制御方法及びコンピュータプログラム
US7756131B2 (en) Packet forwarding system capable of transferring packets fast through interfaces by reading out information beforehand for packet forwarding and method thereof
CN115209216A (zh) 视频的播放方法、装置及电子设备
CN116248758A (zh) 一种高效的内核-片上网络的桥式连接结构
US7911476B2 (en) Mulitmedia data processing apparatus with reduced buffer size
US20110153940A1 (en) Method and apparatus for communicating data between processors in mobile terminal
US20090185575A1 (en) Packet switch apparatus and method
CN108024033B (zh) 一种基于arinc818协议的视频图像发送电路
JP2007165962A (ja) ストリームデータ処理装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 11