KR100927862B1 - Image Sensor - Google Patents

Image Sensor Download PDF

Info

Publication number
KR100927862B1
KR100927862B1 KR1020090021454A KR20090021454A KR100927862B1 KR 100927862 B1 KR100927862 B1 KR 100927862B1 KR 1020090021454 A KR1020090021454 A KR 1020090021454A KR 20090021454 A KR20090021454 A KR 20090021454A KR 100927862 B1 KR100927862 B1 KR 100927862B1
Authority
KR
South Korea
Prior art keywords
photodiode
gate
image sensor
power supply
supply voltage
Prior art date
Application number
KR1020090021454A
Other languages
Korean (ko)
Other versions
KR20090052307A (en
Inventor
이병수
Original Assignee
(주)실리콘화일
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘화일 filed Critical (주)실리콘화일
Priority to KR1020090021454A priority Critical patent/KR100927862B1/en
Publication of KR20090052307A publication Critical patent/KR20090052307A/en
Application granted granted Critical
Publication of KR100927862B1 publication Critical patent/KR100927862B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power

Abstract

본 발명은 이미지센서의 표면에 축적되는 전자를 배출하여 암전류에 의한 노이즈를 저감하는 기술에 관한 것이다. 이러한 본 발명은 N-타입 또는 P-타입 포토다이오드에 있어서, 포토다이오드와 전원전압단자 사이에 채널을 형성하여 그 포토다이오드의 표면에 축적되는 전자(또는 정공)가 그 채널을 통해 전원전압단자 측으로 유출되도록 구성함을 특징으로 한다.The present invention relates to a technique for reducing noise caused by dark current by discharging electrons accumulated on the surface of an image sensor. In the present invention, in the N-type or P-type photodiode, a channel is formed between the photodiode and the power supply voltage terminal, and electrons (or holes) accumulated on the surface of the photodiode are transferred to the power supply voltage terminal side through the channel. Characterized in that configured to flow out.

이미지센서, 포토다이오드, 암전류 Image Sensor, Photodiode, Dark Current

Description

이미지센서{IMAGE SENSOR}Image Sensor {IMAGE SENSOR}

본 발명은 이미지센서에 관한 것으로, 특히 포토다이오드의 표면에 축적되는 전자를 배출할 수 있는 채널을 형성하여 암전류에 의한 노이즈를 저감하는 이미지센서에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor, and more particularly, to an image sensor that forms a channel capable of discharging electrons accumulated on a surface of a photodiode to reduce noise caused by dark current.

일반적으로, 이미지센서는 광학영상(optical image)을 전기적인 신호로 변환시키는 반도체 소자로서, 빛을 감지하는 광감지 부분과 감지된 빛을 전기적인 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되며, CMOS 이미지 센서의 경우 CMOS 기술을 이용하여 화소 수만큼 MOS 트랜지스터를 만들고, 이들을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용한다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and includes an optical sensing part for detecting light and a logic circuit part for processing the detected light into an electrical signal to make data. In the case of a CMOS image sensor, a MOS transistor is fabricated by the number of pixels using CMOS technology, and a switching method of sequentially detecting the output is used.

일반적으로, 이미지센서의 단위화소는 광감지 부분인 포토다이오드와 4개의 MOS 트랜지스터로 구성되는데, 이들 중 전송(Transfer) 트랜지스터는 포토다이오드에서 생성된 광전하를 플로팅노드로 운송하는 역할을 하고, 리셋(Reset) 트랜지스터는 신호 검출을 위해 부유확산영역에 저장되어 있는 전하를 배출하는 역할을 하고, 구동(Drive) 트랜지스터는 소스 팔로워(Source Follower) 역할을 하며, 선택(Selective) 트랜지스터는 스위칭 및 어드레싱(Addressing) 역할을 한다.In general, the unit pixel of an image sensor is composed of a photodiode, which is a photosensitive part, and four MOS transistors, among which a transfer transistor transports photocharges generated by the photodiode to a floating node, and is reset. The reset transistor serves to discharge charges stored in the floating diffusion region for signal detection, the drive transistor serves as a source follower, and the selective transistor switches and addresses Addressing) role.

도 1의 (a)는 종래 N-타입 이미지센서의 레이아웃 구조를 나타낸 도면이고, (b)는 그 이미지센서의 A-A'단면도이다.Figure 1 (a) is a view showing a layout structure of a conventional N-type image sensor, (b) is a cross-sectional view A 'A' of the image sensor.

고농도의 p 도핑된 벌크반도체기판(P+ bulk)(21)이 접지단자(GND)에 연결되고, 저농도의 p 도핑된 반도체층(P-sub)(22)의 내부에 n형불순물층(PDN)(23)이 형성된다. 그리고, 상기 n형불순물층(23)의 상부에는 고농도의 p 도핑된 p형불순물층(PDP)(24)이 형성된다. 그리고, 전송 트랜지스터의 게이트(Transfer gate)(13)의 하부에는 게이트 산화막(gate oxide)(27)이 형성되어 있어 그 전송 트랜지스터의 게이트(13)가 전기적으로 절연되고, 부유확산영역(FD: Floating Diffusion)(12)이 그 전송 트랜지스터의 게이트(13)를 통해 포토다이오드(PD)(11)에 연결된다. 또한, 상기 부유확산영역(12)은 리셋게이트(Rx)(14)에 의하여 전원전압단자(VDD)(15)에 연결된다. 또한, 인접한 부유확산영역(12)과 전기적으로 분리하고 표면을 접지단자(GND)와 연결하기 위하여 소자격리막(STI: Shallow Trench Isolation)(25)과 채널스톱층(CST: Channel Stop)(26)이 설치된다.A high concentration p-doped bulk semiconductor substrate (P + bulk) 21 is connected to the ground terminal GND, and an n-type impurity layer (PDN) inside the low concentration p-doped semiconductor layer (P-sub) 22. 23 is formed. A high concentration of p-doped p-type impurity layer (PDP) 24 is formed on the n-type impurity layer 23. A gate oxide 27 is formed under the transfer gate 13 of the transfer transistor, so that the gate 13 of the transfer transistor is electrically insulated, and the floating diffusion region FD is floating. Diffusion) 12 is connected to photodiode (PD) 11 through the gate 13 of its transfer transistor. In addition, the floating diffusion region 12 is connected to a power supply voltage terminal (VDD) 15 by a reset gate (Rx) 14. In addition, a shallow isolation isolation (STI) 25 and a channel stop layer (CST) 26 are electrically isolated from the adjacent floating diffusion region 12 and connected to the ground terminal GND. This is installed.

상기와 같이 연결된 회로의 등가회로는 도 2와 같이 이루어지는 것으로, 이의 작용을 설명하면 다음과 같다.The equivalent circuit of the circuit connected as described above is configured as shown in FIG. 2, and the operation thereof is as follows.

리셋트랜지스터(M1)의 리셋게이트(14)에 전원전압단자(15)의 전압이 공급되면 이에 의해 그 리셋트랜지스터(M1)가 턴온된다. 이에 따라, 상기 전원전압단자(15)의 전압이 상기 리셋트랜지스터(M1)를 통해 부유확산영역(12)에 전달되고, 이에 의해 그 부유확산영역(12)의 전압이 상승된다.When the voltage of the power supply voltage terminal 15 is supplied to the reset gate 14 of the reset transistor M1, the reset transistor M1 is turned on. Accordingly, the voltage of the power supply voltage terminal 15 is transmitted to the floating diffusion region 12 through the reset transistor M1, thereby raising the voltage of the floating diffusion region 12.

이후, 전송트랜지스터(M2)의 게이트(Tx)(13)에 상기 전원전압단자(15)의 전압이 공급되면 이에 의해 그 전송트랜지스터(M2)가 턴온된다. 이에 따라, 상기 부유확산영역(12)의 상승된 전압이 포토다이오드(11)의 캐소우드에 전달되므로, 결과적으로 그 포토다이오드(11)에 역방향의 전압이 인가된다. 이에 따라, 상기 포토다이오드(11)에서 공핍영역(depletion region)이 증가한다.Thereafter, when the voltage of the power supply voltage terminal 15 is supplied to the gate Tx 13 of the transfer transistor M2, the transfer transistor M2 is turned on. Accordingly, since the elevated voltage of the floating diffusion region 12 is transmitted to the cathode of the photodiode 11, the reverse voltage is applied to the photodiode 11 as a result. As a result, a depletion region increases in the photodiode 11.

이후, 상기 전송트랜지스터(M2)의 게이트(13)와 리셋트랜지스터(M1)의 리셋게이트(14)의 전압을 접지단자(GND)의 전압으로 전환하면 그 전송트랜지스터(M2) 및 리셋트랜지스터(M1)가 턴오프되므로 상기 포토다이오드(11)의 역방향전압이 고립된다.Subsequently, when the voltage of the gate 13 of the transfer transistor M2 and the reset gate 14 of the reset transistor M1 is converted to the voltage of the ground terminal GND, the transfer transistor M2 and the reset transistor M1 are converted into voltages of the ground terminal GND. Is turned off, the reverse voltage of the photodiode 11 is isolated.

이때, 상기 도 1의 (b)에서 B-B'의 선을 따라 형성되는 밴드의 형태는 도 3과 같다. 상기 밴드에 빛이 입사하면 게이트 산화막(Gate Oxide)(27)을 통과한 빛은 반도체 내부에서 전자-정공 쌍을 형성한다. 따라서, 상기와 같은 전하 쌍 생성에 의해 빛이 소멸되며, 깊이에 따른 빛의 세기와 전자-정공 쌍의 생성비율은 도 3에서와 같다.At this time, the shape of the band formed along the line B-B 'in Figure 1 (b) is the same as FIG. When light enters the band, the light passing through the gate oxide 27 forms an electron-hole pair in the semiconductor. Therefore, the light is extinguished by the above-described charge pair generation, and the light intensity and the generation rate of the electron-hole pair according to the depth are as shown in FIG. 3.

도 3을 참조하여 설명하면, n형불순물층(PDN)(23)에서 발생하는 전자는 그 n형불순물층(PDN)(23)의 중심을 향하게 되고, 정공은 p형불순물층(PDP)(24)의 방향으로 이동하거나, P+ sub로 이동하게 된다. 상기 p형불순물층(PDP)(24)의 방향으로 이동한 정공은 이후 채널스톱층(26), 상기 벌크반도체기판(21) 및 접지단자(GND)를 순차적으로 통해 유출된다.Referring to FIG. 3, electrons generated in the n-type impurity layer (PDN) 23 are directed toward the center of the n-type impurity layer (PDN) 23, and holes are formed in the p-type impurity layer (PDP) ( 24) or P + sub. Holes moved in the direction of the p-type impurity layer (PDP) 24 are then sequentially passed through the channel stop layer 26, the bulk semiconductor substrate 21 and the ground terminal (GND).

다시 말해서, 상기 정공의 경로는 다음의 두가지이다. 그 중에서 하나는 p형불순물층(PDP)(24)→채널스톱층(26)→벌크반도체기판(21)의 경로이고, 다른 하나는 n형불순물층(PDN)(23)→벌크반도체기판(21)이다.In other words, the hole paths are as follows. One of them is a path of a p-type impurity layer (PDP) 24 → a channel stop layer 26 → a bulk semiconductor substrate 21, and the other is an n-type impurity layer (PDN) 23 → a bulk semiconductor substrate ( 21).

이에 비하여, 전자는 어디에서 발생하는 가에 따라 서로 다른 경로를 택하게 된다. 예를 들어, n형불순물층(PDN)(23)에서 발생하는 전자는 그 n형불순물층(PDN)(23)의 중심으로 향하게 된다. 그러나, 포토다이오드(11)의 표면에서 발생하는 전자는 표면 밴드(surface band)에 의하여 그 포토다이오드(11)의 표면에 축적된다. 상기 포토다이오드(11)의 표면에 축적되는 전자의 양이 많아지면 표면 밴드가 높아져서 표면 전자(surface electron)는 이후 n형불순물층(PDN)(23)으로 유입된다.In contrast, electrons take different paths depending on where they occur. For example, electrons generated in the n-type impurity layer (PDN) 23 are directed to the center of the n-type impurity layer (PDN) 23. However, electrons generated on the surface of the photodiode 11 are accumulated on the surface of the photodiode 11 by a surface band. As the amount of electrons accumulated on the surface of the photodiode 11 increases, the surface band becomes high, and surface electrons are subsequently introduced into the n-type impurity layer (PDN) 23.

참고로, 도 4는 상기 전송 트랜지스터의 게이트(13)와 리셋게이트(Rx)(14)에 공급되는 신호의 타이밍도를 나타낸 것이다.For reference, FIG. 4 illustrates a timing diagram of signals supplied to the gate 13 and the reset gate Rx 14 of the transfer transistor.

상기 포토다이오드(11)의 표면에서 발생하는 전자는 빛의 유입에 의해 발생할 수도 있지만, 열적 여기(thermal excitation)에 의해서도 발생할 수 있다. 열적 여기에 의해 발생하는 전자가 상기 n형불순물층(23)에 유입되면, 빛이 없는 상태에서 신호가 발생하는 암잡음(dark noise)으로 나타나므로 포토다이오드의 다크(dark) 특성을 떨어뜨리는 중요한 요인이 된다.Electrons generated on the surface of the photodiode 11 may be generated by the inflow of light, but may also be generated by thermal excitation. When electrons generated by thermal excitation flow into the n-type impurity layer 23, it appears as dark noise in which a signal is generated in the absence of light, thereby degrading the dark characteristics of the photodiode. It becomes a factor.

또한, 기존의 포토다이오드의 구조에서 표면 밴드의 형태는 포토다이오드(11)의 표면에서 유입되는 전하를 억제하는 장벽(barrier)의 역할을 하므로 포토다이오드의 특성에 중요한 영향을 미치는데, 이는 포토다이오드(11)의 표면 근처의 도핑 프로파일(doping profile)에 민감하게 의존한다. 그럼에도 불구하고, 포토다이오드는 표면 근처에서 발생하는 전하를 적절히 방출하지 못하여 표면의 도핑 프 로파일에 따라 민감하게 변하는 표면 포텐셜의 형태에 민감하게 반응하게 되어 픽셀과 픽셀 사이의 베리에이션(variation)을 억제할 수 없었다.In addition, in the structure of the conventional photodiode, the shape of the surface band plays an important role on the characteristics of the photodiode because it serves as a barrier to suppress charges flowing from the surface of the photodiode 11. It is sensitively dependent on the doping profile near the surface of (11). Nevertheless, photodiodes do not adequately release charges generated near the surface, making them sensitive to the shape of the surface potential, which is sensitive to the doping profile of the surface, thus suppressing variations between pixels. I could not.

이와 같은 현상은 P-타입의 포토다이오드에 대해서도 동일한 결과를 갖는다. 단지 P-타입의 포토다이오드에서 표면에 축적되는 전하가 정공이라는 것만 다를 뿐이다.This phenomenon has the same result for the P-type photodiode. The only difference is that the charge that accumulates on the surface of a P-type photodiode is a hole.

이와 같이 종래 이미지센서에 있어서는 열적 여기에 의해 포토다이오드의 표면에서 발생하는 전자가 n형불순물층에 유입되면, 빛이 없는 상태에서 신호가 발생하는 암잡음으로 나타나 포토다이오드의 다크 특성을 저하시키는 문제점이 있었다.As described above, in the conventional image sensor, when electrons generated from the surface of the photodiode flow into the n-type impurity layer due to thermal excitation, a signal noise is generated in the absence of light to deteriorate the dark characteristics of the photodiode. There was this.

또한, 포토다이오드는 표면 근처에서 발생하는 전하를 방출하지 못하여, 표면의 도핑 프로파일에 따라 민감하게 변하는 표면 포텐셜의 형태에 민감하게 반응하여 픽셀과 픽셀 사이의 베리에이션을 억제할 수 없는 문제점이 있었다.In addition, the photodiode does not emit charges generated near the surface, and thus has a problem in that it is not sensitive to the shape of the surface potential which is sensitively changed according to the doping profile of the surface, thereby preventing variation between pixels.

따라서, 본 발명의 목적은 포토다이오드의 표면에서 발생하는 전하들 중에서 기판으로 빠져나가지 못하고 표면에 존재하여 포토다이오드의 내부로 흘러들어가거나 표면을 통하여 부유확산영역으로 흘러들어가 암전류 노이즈를 유발하는 전하를 배출하는 통로를 마련하는데 있다.Accordingly, an object of the present invention is that the charges generated on the surface of the photodiode do not escape to the substrate but exist on the surface and flow into the photodiode or flow into the floating diffusion region through the surface to induce dark current noise. To provide a passageway.

상기와 같은 목적을 달성하기 위한 본 발명은 N-타입 또는 P-타입 포토다이오드에 있어서, 포토다이오드와 전원전압단자 사이에 채널을 형성하여 그 포토다이오드의 표면에 축적되는 전자(또는 정공)가 그 채널을 통해 전원전압단자 측으로 유출되도록 구성함을 특징으로 한다.According to the present invention for achieving the above object, in the N-type or P-type photodiode, electrons (or holes) accumulated on the surface of the photodiode are formed by forming a channel between the photodiode and the power supply voltage terminal. Characterized in that configured to flow to the power supply voltage terminal side through the channel.

본 발명에 의한 이미지 센서는 열에너지에 의하여 여기되는 표면 전하, 또는 빛의 입사에 의해 표면에서 발생되어 표면에 축적되는 전하를 표면 차지 드레인(surface charge drain)을 사용하여 제거함으로써, 암전류가 최소화되어 표면 차지에 의한 노이즈 발생이 억제되는 효과가 있다.The image sensor according to the present invention removes surface charges excited by thermal energy or charges generated on the surface by the incident light and accumulates on the surface by using a surface charge drain, thereby minimizing dark current to the surface. There is an effect that noise generation due to charge is suppressed.

또한, 본 발명에 의한 이미지 센서는 표면 근처에서 발생하는 전하를 표면 차지 드레인을 통하여 방출함으로써, 표면의 도핑 프로파일에 따라 민감하게 변하는 표면 포텐셜의 형태에 민감하게 반응하지 않아 픽셀과 픽셀 사이의 베리에이션을 억제할 수 있는 효과가 있다.In addition, the image sensor according to the present invention emits the charge generated near the surface through the surface charge drain, thereby not sensitively reacting to the shape of the surface potential that is sensitively changed according to the doping profile of the surface, thereby causing variation between pixels. There is an effect that can be suppressed.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 의한 이미지센서의 일실시 구현예를 보인 레이아웃도로서 이에 도시한 바와 같이, 필드영역에 의해 소정 형태로 정의되며, 액티브 영역에 형성된 포토다이오드(PD)(11)와; 상기 포토다이오드(11)에 수직으로 배치된 부유확산영역(FD)(12)과; 상기 포토다이오드(11)와 부유확산영역(12) 사이의 액티브 영역 상에 형성되며, 그 포토다이오드(11)와 소정 부분 오버랩되어 포토다이오드(11)와 평행으로 배치된 전송트랜지스터의 게이트(Tx)(13)와; 상기 부유확산영역(12) 일측의 액티브 영역 상에 형성되며, 상기 전송 트랜지스터의 게이트(13)에 수직으로 배치된 리셋 트랜지스터의 리셋 게이트(Rx)(14)와; 상기 리셋 게이트(14)의 일측에 형성되며, 전원전압이 인가되는 전원전압단자(VDD)(15)와; 상기 전원전압단자(15)와 포토다이오드(11)의 사이에 형성되어 그 포토다이오드(11)의 표면에 축적된 전자를 배출하기 위해 P-타입(또는 N-타입)으로 이루어진 액티브층(P-층)(16)을 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.FIG. 5 is a layout showing an embodiment of an image sensor according to the present invention, as shown therein, a photodiode (PD) 11 defined in a predetermined form by a field region and formed in an active region; A floating diffusion region (FD) 12 disposed perpendicular to the photodiode 11; A gate Tx of a transfer transistor formed on an active region between the photodiode 11 and the floating diffusion region 12 and overlapping the photodiode 11 with a predetermined portion and disposed in parallel with the photodiode 11. (13); A reset gate (Rx) 14 of a reset transistor formed on an active region on one side of the floating diffusion region 12 and disposed perpendicular to the gate 13 of the transfer transistor; A power supply voltage terminal (VDD) 15 formed at one side of the reset gate 14 and to which a power supply voltage is applied; An active layer (P-) formed between the power supply voltage terminal (15) and the photodiode (11) and formed of a P-type (or N-type) to discharge electrons accumulated on the surface of the photodiode (11). Layer (16), including the operation of the present invention configured as described above with reference to the accompanying drawings in detail as follows.

도 5는 본 발명의 제1실시예를 나타낸 것으로, 포토다이오드(11)와 전원전압단자(15)를 저농도의 P-타입(또는 N-타입)으로 이루어진 액티브층(16)을 통해 전기적으로 연결하였다.FIG. 5 shows a first embodiment of the present invention, in which the photodiode 11 and the power supply voltage terminal 15 are electrically connected through an active layer 16 made of a low concentration P-type (or N-type). It was.

통상의 포토다이오드에서는 열적 효과(thermal effect)나 표면에 입사하는 빛에 의하여 발생하는 전하 중에서 정공(또는 전자)은 표면의 통로를 통하여 기판으로 빠져나가게 되지만, 전자(또는 정공)는 표면에 축적되거나 포토다이오드의 내부, N형 불순물층(또는 P형 불순물층)으로 유입된다. 따라서, 상기 표면에 축적되거나 N형 불순물층(또는 P형 불순물층)으로 유입된 전자(또는 정공)는 전송트랜지스터의 게이트에 전원전압단자(VDD)의 전압이 공급될 때 그 전송트랜지스터를 통해 부유확산영역으로 흘러 들어가 노이즈의 원인이 되었다.In a typical photodiode, holes (or electrons) escape through the surface passages to the substrate in a thermal effect or charge generated by light incident on the surface, but electrons (or holes) accumulate on the surface It flows into the photodiode and the N-type impurity layer (or P-type impurity layer). Therefore, electrons (or holes) accumulated on the surface or introduced into the N-type impurity layer (or P-type impurity layer) are suspended through the transfer transistor when the voltage of the power supply terminal VDD is supplied to the gate of the transfer transistor. It flowed into the diffusion region and caused noise.

이를 감안하여 본 발명에 의한 이미지 센서에서는, 포토다이오드(11)의 표면에서 발생하는 전자(또는 정공)가 상기 액티브층(16)을 통해 전원전압단자(15)로 이동하게 되므로, 표면에 축적되거나 P형 불순물층(24) 또는 N형 불순물층(23)으로 유입될 수 없다.In view of this, in the image sensor according to the present invention, electrons (or holes) generated on the surface of the photodiode 11 are transferred to the power supply voltage terminal 15 through the active layer 16, and thus are accumulated on the surface. It cannot flow into the P-type impurity layer 24 or the N-type impurity layer 23.

상기 포토다이오드(11)의 표면에서 발생하는 전자가 본 발명에 따라 이동하는 경로는 도 7과 같다. 즉, 포토다이오드(11)의 표면 근처에서 발생하여 표면으로 이동한 전자(surface electron)는 상기 액티브층(16)의 표면 및 N+로 도핑된 전원전압단자(15)의 표면을 통해 그 전원전압단자(15)로 유출된다.A path in which electrons generated on the surface of the photodiode 11 moves according to the present invention is shown in FIG. 7. That is, the surface electrons generated near the surface of the photodiode 11 and moved to the surface are transferred through the surface of the active layer 16 and the surface of the power supply voltage terminal 15 doped with N +. Outflow (15).

따라서, 본 발명에 의한 포토다이오드는 낮은 암전류를 가지며, 포토다이오드(11)의 표면에 전하가 축적되지 않으므로 표면 도핑 프로파일(doping profile)에 민감하게 반응하지 않고, 이로인하여 픽셀 베리에이션(pixel variation)을 억제할 수 있게 된다.Therefore, the photodiode according to the present invention has a low dark current and does not react sensitively to the surface doping profile since no charge is accumulated on the surface of the photodiode 11, thereby resulting in pixel variation. It becomes possible to suppress it.

도 6은 본 발명의 제2실시예를 나타낸 것으로, 상기 포토다이오드(11)와 전원전압단자(15)를 뮤팅용 게이트(Dx)(17)를 통해 전기적으로 연결하였다. 여기에 서, 상기 뮤팅용 게이트(17)에 약 0.4～0.6V 정도의 드레쉬홀드전압(Vt)을 공급하는 것이 바람직하다.FIG. 6 illustrates a second embodiment of the present invention, wherein the photodiode 11 and the power supply voltage terminal 15 are electrically connected to each other through a muting gate 17. Here, it is preferable to supply the threshold voltage Vt of about 0.4 to 0.6V to the muting gate 17.

상기 도 6에서와 같이 설계된 소자의 등가회로는 도 8과 같다. 상기 뮤팅용 게이트(17)에 약 0.4～0.6V 정도의 드레쉬홀드전압(Vt)을 공급하는 경우, 포토다이오드(11)의 표면과 전원전압단자(15)가 그 뮤팅용 게이트(17)를 통해 전기적으로 연결된다.The equivalent circuit of the device designed as in FIG. 6 is the same as in FIG. 8. When the threshold voltage Vt of about 0.4 to 0.6 V is supplied to the muting gate 17, the surface of the photodiode 11 and the power supply voltage terminal 15 are connected to the muting gate 17. Is electrically connected through.

이에 따라, 상기 포토다이오드(11)의 표면에서 광의 입사 또는 결함(defect)에 의하여 열적 요동으로 발생하는 전자는 포토다이오드(11)의 내부로 유입되지 못하고 전원전압단자(15)로 흘러 나가게 된다.Accordingly, electrons generated by thermal fluctuation due to light incident or defects on the surface of the photodiode 11 do not flow into the photodiode 11 but flow out to the power supply voltage terminal 15.

따라서, 상기 제1실시예에서와 동일한 효과를 얻을 수 있다. 이 경우의 게이트의 타이밍은 도 9와 같이 조절될 수 있다.Therefore, the same effects as in the first embodiment can be obtained. The timing of the gate in this case can be adjusted as shown in FIG.

본 발명의 제3실시예는 통상의 이미지 센서의 구조를 사용하여 포토다이오드의 표면에서 발생하는 전자(또는 정공)를 전원전압단자 측으로 유출하는 것으로, 이의 타이밍도는 도 10과 같다.According to a third embodiment of the present invention, electrons (or holes) generated on the surface of the photodiode are discharged to the power supply voltage terminal using a conventional image sensor structure, and the timing diagram thereof is shown in FIG.

본 발명의 제3실시에서는 포토다이오드(11)의 표면에서 발생하는 전자를 제거하기 위하여 인티그레이션 타임(integration time) 동안 전송 트랜지스터의 게이트(13)에 드레쉬홀드전압(Vt)을 인가하여 포토다이오드(11)의 표면과 부유확산영역(12)을 전기적으로 연결한다.In the third embodiment of the present invention, in order to remove electrons generated from the surface of the photodiode 11, the threshold voltage Vt is applied to the gate 13 of the transfer transistor during an integration time to provide a photodiode ( The surface of 11) and the floating diffusion region 12 are electrically connected.

통상의 경우 전송 트랜지스터의 온시 상기 전송 트랜지스터의 게이트(13)에 전원전압단자(15)의 전압이 공급되고 오프시 접지단자(GND)의 전압이 공급되는데 비하여, 본 발명의 제3실시예에서는 전송 트랜지스터의 온시 상기 전송 트랜지스터의 게이트(13)에 전원 전압을 공급하고, 인티그레이션 타임(integration time)시에는 상기 전송 트랜지스터의 게이트(13)에 드레쉬홀드전압(Vt)을 인가하는 방법으로 포토다이오드(11)의 표면에서 발생하는 전자(또는 정공)를 제거한다.In the third embodiment of the present invention, the voltage of the power supply voltage terminal 15 is supplied to the gate 13 of the transfer transistor when the transistor is turned on and the voltage of the ground terminal GND is supplied when the transistor is turned off. The photodiode is applied by supplying a power supply voltage to the gate 13 of the transfer transistor when the transistor is on, and applying a threshold voltage Vt to the gate 13 of the transfer transistor at an integration time. Eliminate electrons (or holes) from the surface of 11).

도 1의 (a)는 종래 N-타입 이미지센서의 레이아웃 구조도,1 (a) is a layout structure diagram of a conventional N-type image sensor,

도 1의 (b)는 도 1의 (a)의 A-A'단면도,FIG. 1B is a cross-sectional view along the line A-A 'of FIG.

도 2는 도 1의 등가 회로도,2 is an equivalent circuit diagram of FIG. 1;

도 3은 도 1의 (b)에서 B-B'의 선을 따라 형성되는 밴드의 형태를 나타낸 설명도,3 is an explanatory diagram showing the shape of a band formed along the line B-B 'in FIG.

도 4는 종래의 이미지 센서에서 전송 트랜지스터의 게이트와 리셋게이트에 공급되는 신호의 타이밍도,4 is a timing diagram of a signal supplied to a gate and a reset gate of a transfer transistor in a conventional image sensor;

도 5는 본 발명에 의한 이미지센서의 제1실시예를 보인 레이아웃도,5 is a layout diagram showing a first embodiment of an image sensor according to the present invention;

도 6은 본 발명에 의한 이미지센서의 제2실시예를 보인 레이아웃도,6 is a layout diagram showing a second embodiment of an image sensor according to the present invention;

도 7은 포토다이오드의 표면에서 발생한 전자가 본 발명에 따라 이동하는 경로를 나타낸 설명도,7 is an explanatory diagram showing a path in which electrons generated on the surface of a photodiode move according to the present invention;

도 8은 도 6의 등가회로도,8 is an equivalent circuit diagram of FIG. 6;

도 9는 본 발명에 따른 게이트의 타이밍도,9 is a timing diagram of a gate according to the present invention;

도 10은 본 발명에 따른 또 다른 게이트의 타이밍도.10 is a timing diagram of another gate in accordance with the present invention.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

11 : 포토다이오드 12 : 부유확산영역11: photodiode 12: floating diffusion region

13 : 전송 트랜지스터의 게이트 14 : 리셋게이트13: gate of the transfer transistor 14: reset gate

15 : 전원전압단자 16 : 액티브층15: power supply voltage terminal 16: active layer

17 : 뮤팅용 게이트 21 : 벌크반도체기판17 muting gate 21 bulk semiconductor substrate

22 : 반도체층 23 : n형불순물층22 semiconductor layer 23 n-type impurity layer

24 : p형불순물층 25 : 소자격리막24: p-type impurity layer 25: device isolation film

26 : 채널스톱층 27 : 게이트 산화막26 channel stop layer 27 gate oxide film

Claims (2)

인티그레이션 타임 동안 전송 트랜지스터의 게이트에 드레쉬홀드 전압을 인가하여 포토다이오드의 표면에서 부유확산영역으로 전자가 이동되게 하여, 포토다이오드의 표면에서 발생하는 전자가 제거되도록 구성한 것을 특징으로 하는 이미지센서.And applying a threshold voltage to the gate of the transfer transistor during the integration time to move electrons from the surface of the photodiode to the floating diffusion region, thereby removing electrons generated from the surface of the photodiode. 제1항에 있어서,The method of claim 1, 상기 전송 트랜지스터의 온시 상기 전송 트랜지스터의 게이트에 전원 전압을 공급하도록 구성된 것을 특징으로 하는 이미지센서.And supply a power supply voltage to a gate of the transfer transistor when the transfer transistor is turned on.
KR1020090021454A 2009-03-13 2009-03-13 Image Sensor KR100927862B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090021454A KR100927862B1 (en) 2009-03-13 2009-03-13 Image Sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090021454A KR100927862B1 (en) 2009-03-13 2009-03-13 Image Sensor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020070118182A Division KR100927582B1 (en) 2007-11-20 2007-11-20 Image sensor

Publications (2)

Publication Number Publication Date
KR20090052307A KR20090052307A (en) 2009-05-25
KR100927862B1 true KR100927862B1 (en) 2009-11-23

Family

ID=40860126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090021454A KR100927862B1 (en) 2009-03-13 2009-03-13 Image Sensor

Country Status (1)

Country Link
KR (1) KR100927862B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020022248A (en) * 2000-09-19 2002-03-27 박용 CMOS Image Sensor and method for fabricating the same
KR20060040065A (en) * 2004-11-04 2006-05-10 삼성전자주식회사 Cmos image sensor and method for manufacturing the same
KR20060091074A (en) * 2005-02-11 2006-08-18 삼성전자주식회사 Image sensor
KR20070096106A (en) * 2005-12-26 2007-10-02 전자부품연구원 Active pixel sensor image sensor with photo-pmos

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020022248A (en) * 2000-09-19 2002-03-27 박용 CMOS Image Sensor and method for fabricating the same
KR20060040065A (en) * 2004-11-04 2006-05-10 삼성전자주식회사 Cmos image sensor and method for manufacturing the same
KR20060091074A (en) * 2005-02-11 2006-08-18 삼성전자주식회사 Image sensor
KR20070096106A (en) * 2005-12-26 2007-10-02 전자부품연구원 Active pixel sensor image sensor with photo-pmos

Also Published As

Publication number Publication date
KR20090052307A (en) 2009-05-25

Similar Documents

Publication Publication Date Title
US8669599B2 (en) Unit pixel of image sensor and photo detector thereof
EP2752877B1 (en) Unit pixel and light receiving element for image sensor
KR101445661B1 (en) CMOS image sensor using PMOS
US9640572B2 (en) Unit pixel for image sensor
KR101927006B1 (en) Unit pixel of image sensor, and light-receiving element thereof
KR100508864B1 (en) Complementary metal oxide semiconductor image sensor and method for fabricating thereof
US7312484B1 (en) Pixel having an oxide layer with step region
KR20080023774A (en) Cmos image sensor using surface field effect
KR100927582B1 (en) Image sensor
KR20050018512A (en) CMOS image sensor and method for fabricating same
JP2013131516A (en) Solid-state imaging device, method of manufacturing the same, and electronic equipment
KR100927862B1 (en) Image Sensor
KR20090098230A (en) Cmos image sensor capable of reducing a leakage current
KR100790229B1 (en) Image sensor and fabricating method of the same
KR100531231B1 (en) High sensitivity image sensor and fabrication method thereof
KR20030060293A (en) Image sensor for protecting the Reference broading effect
KR20030057707A (en) Method for fabricating image sensor

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121112

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee