KR100927634B1 - Method for manufacturing multi-gate nanotube device and device - Google Patents
Method for manufacturing multi-gate nanotube device and device Download PDFInfo
- Publication number
- KR100927634B1 KR100927634B1 KR1020070090987A KR20070090987A KR100927634B1 KR 100927634 B1 KR100927634 B1 KR 100927634B1 KR 1020070090987 A KR1020070090987 A KR 1020070090987A KR 20070090987 A KR20070090987 A KR 20070090987A KR 100927634 B1 KR100927634 B1 KR 100927634B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- carbon nanotubes
- manufacturing
- gates
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000002071 nanotube Substances 0.000 title abstract description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 75
- 239000002041 carbon nanotube Substances 0.000 claims abstract description 73
- 229910021393 carbon nanotube Inorganic materials 0.000 claims abstract description 72
- 239000002096 quantum dot Substances 0.000 claims abstract description 29
- 239000003054 catalyst Substances 0.000 claims abstract description 17
- 239000002994 raw material Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 230000008569 process Effects 0.000 claims abstract description 7
- 238000001465 metallisation Methods 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 4
- 239000010703 silicon Substances 0.000 claims abstract description 4
- 238000010292 electrical insulation Methods 0.000 claims abstract description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 9
- 238000000609 electron-beam lithography Methods 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 239000002109 single walled nanotube Substances 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 10
- 230000005641 tunneling Effects 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 abstract description 2
- -1 multiple gates Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 229910021387 carbon allotrope Inorganic materials 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002164 ion-beam lithography Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002048 multi walled nanotube Substances 0.000 description 1
- 238000005329 nanolithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02606—Nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
Abstract
본 발명은 멀티 게이트 나노튜브 소자의 제조 방법 및 그 소자에 관한 것으로, 특히 도핑된 폴리 게이트들에 전기장을 인가하는 방법을 통해 신뢰성이 있으며 재현 가능한 터널링 장벽 형성이 가능할 뿐만 아니라, 종래의 CMOS기술을 접목하여 기존 생산 공정의 획기적 변화 없이도 고집적 대량생산이 가능한 멀티 게이트 나노튜브 소자의 제조 방법 및 그 소자에 관한 것이다.The present invention relates to a method for manufacturing a multi-gate nanotube device and a device thereof, and in particular, a method for forming a reliable and reproducible tunneling barrier by applying an electric field to doped poly gates, as well as using conventional CMOS technology. The present invention relates to a method for manufacturing a multi-gate nanotube device capable of highly integrated mass production without a drastic change in the existing production process and a device thereof.
이를 실현하기 위한 본 발명은 (a) 실리콘 웨이퍼를 정렬 공정(align-key) 후에 그 위에 도핑된 폴리실리콘을 적층한 뒤에 적어도 3개의 제1, 제2, 및 제3 게이트를 형성하는 단계; (b) 상기 각 게이트와 탄소 나노튜브와의 전기적 절연을 위해 웨이퍼 상에 층간 절연막을 형성하는 단계; (c) 상기 게이트와 수직 방향의 양단 또는 한쪽에 탄소 나노튜브의 원재료와 촉매를 기판상에 적층하는 준비 단계; (d) 원재료와 촉매의 반응에 의해 상기 원재료를 성장시켜 각 게이트와 교차되도록 탄소 나노튜브를 형성시켜 주는 단계; (e) 상기 탄소 나노튜브의 양단에 각각 소스와 드레인을 형성하는 단계; (f) 상기 소스와 드레인 그리고 각각의 게이트에 외부와 연결하기 위한 금속 패드를 형성하는 단계; 및 (g) 금속 패드를 형성한 뒤에 금속화 공정을 진행하는 단계;를 포함하는 것을 특징으로 한다.The present invention for realizing this comprises the steps of: (a) forming at least three first, second, and third gates after stacking doped polysilicon on a silicon wafer after an alignment-key; (b) forming an interlayer insulating film on the wafer for electrical insulation between each gate and carbon nanotubes; (c) preparing a raw material of carbon nanotubes and a catalyst on a substrate at both ends or one side in a direction perpendicular to the gate; (d) growing the raw materials by reacting the raw materials with the catalyst to form carbon nanotubes to cross each gate; (e) forming a source and a drain at both ends of the carbon nanotubes, respectively; (f) forming metal pads on the source and drain and respective gates for external connection; And (g) performing a metallization process after forming the metal pads.
탄소 나노튜브, 다중 게이트, 양자점, 단전자 소자, 전류표준, 양자전산, 큐빗, 카본 나노튜브, 퀀텀 게이트 Carbon nanotubes, multiple gates, quantum dots, single-electron devices, current standards, quantum computing, qubits, carbon nanotubes, quantum gates
Description
본 발명은 멀티 게이트 나노튜브 소자 및 그 제조 방법에 관한 것으로, 특히 도핑된 폴리 게이트들에 전기장을 인가하는 방법을 통해 신뢰성이 있으며 재현 가능한 터널링 장벽 형성이 가능할 뿐만 아니라, 종래의 CMOS기술을 접목하여 기존 생산 공정의 획기적 변화 없이도 고집적 대량생산이 가능한 멀티 게이트 나노튜브 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a multi-gate nanotube device and a method for manufacturing the same. In particular, a method for applying a electric field to doped poly gates enables reliable and reproducible tunneling barrier formation, and also incorporates conventional CMOS technology. The present invention relates to a multi-gate nanotube device and a method for manufacturing the same, which can be integrated in high-volume mass production without significant changes in existing production processes.
탄소 나노튜브(Carbon Nanotube; CNT)는 현재 지구상에 존재하는 탄소 동소체로서, 하나의 탄소가 다른 탄소원자와 육각형 벌집무늬로 결합되어 튜브형태를 이루고 있는 물질을 말한다. 특히, 탄소 나노튜브는 우수한 기계적 특성, 전기적 선택성, 뛰어난 전계방출 특성 및 고효율의 수소저장매체 특성 등을 지니며 현존하는 물질중 결함이 거의 없는 완벽한 신소재로 알려져 있다. 이러한 탄소 나노튜브의 합성 방법으로는 전기방전법, 열분해법, 레이저증착법, 플라즈마 화학 기상 증착법, 열화학기상증착법, 전기분해방법, 플레임 합성방법 등을 들 수 있다.Carbon Nanotube (CNT) is a carbon allotrope present on earth, and refers to a material in which one carbon is combined with another carbon atom in a hexagonal honeycomb pattern to form a tube. In particular, carbon nanotubes are known to be a perfect new material having excellent mechanical properties, electrical selectivity, excellent field emission characteristics, high efficiency hydrogen storage medium properties, and few defects among existing materials. Examples of the method for synthesizing such carbon nanotubes include electric discharge, thermal decomposition, laser deposition, plasma chemical vapor deposition, thermochemical vapor deposition, electrolysis, flame synthesis, and the like.
그 응용 분야에 있어서도, 항공우주, 생명공학, 환경에너지, 재료산업, 의약의료, 전자컴퓨터, 보안안전, 과학교육 등 거의 모든 분야에 걸쳐 응용되고 있는 실정이다.In the application field, it is applied to almost all fields such as aerospace, biotechnology, environmental energy, material industry, medicine, electronic computer, security and safety, and science education.
특히, 탄소 나노튜브는, 반도체 분야에서, 하나의 소자로서 이용가능한 것으로, 그 대표적인 예로서 탄소 나노튜브를 전자 방출원으로 이용한 탄소 나노튜브 FED(Field Emission Display) 및 탄소 나노튜브 메모리 소자를 들 수 있다. 이러한 전통적인 전자소자 외에 탄소 나노튜브의 양자역학적 특성을 이용한 새로운 개념의 전자소자는 미래 정보통신 기술의 핵심요소로 인식되고 있으며 이에 대한 관심이 집중되고 있다. 또한, 탄소 나노튜브는, 일반적으로 나노미터 정도 크기의 미소영역에서 일어나는 양자역학적 전도 특성이 수십 마이크로 크기의 영역에까지 나타나기 때문에, 탄소 나노튜브의 양자역학적 전도특성을 전자소자에 응용하려는 연구가 전 세계적으로 활발히 진행중이다.In particular, carbon nanotubes, which can be used as a device in the semiconductor field, include, for example, carbon nanotubes FED (Field Emission Display) and carbon nanotube memory devices using carbon nanotubes as electron emission sources. have. In addition to these traditional electronic devices, a new concept of electronic devices using the quantum mechanical properties of carbon nanotubes is recognized as a key element of future information and communication technology, and attention has been focused on this. In addition, since carbon nanotubes generally exhibit quantum mechanical conduction characteristics occurring in the microscopic region of about nanometers in the region of several tens of micrometers, researches for applying the quantum mechanical conduction characteristics of carbon nanotubes to electronic devices have been conducted worldwide. Actively underway.
이러한 탄소 나노튜브의 응용은 크게 두 가지로 대별된다. 첫번째 응용 방향은, 현재 단일 소자로서, 예를 들어, 전계효과 소자 (Field-Effect Transistor, FET), 단전자 소자(Single-Electron Transistor; SET), 이종접합 다이오드/소자(Heterojunction Diode/Transistor; RTD/RTT)등의 단일 소자를 수~수십개의 FET 형태로 집적하여 로직의 연산 및 메모리 셀을 제작하는 것이다. 두 번째 응용 방향은, 탄소 나노튜브의 양자역학적 전도 특성을 이용한 새로운 개념의 전자 소자를 구현하는 것이다. 그 대표적인 예가 탄소 나노튜브를 이용한 전하 큐 빗(qubit=quantum bit의 약자)소자와 스핀 제어소자로서 현재 활발한 연구가 진행되고 있다.There are two major applications of such carbon nanotubes. The first application direction is currently as a single device, for example, a field-effect transistor (FET), a single-electron transistor (SET), a heterojunction diode / transistor (RTD). / RTT) to integrate a single device in the form of dozens to dozens of FETs to fabricate logic operations and memory cells. The second application direction is to realize a new concept of electronic devices using the quantum mechanical conduction properties of carbon nanotubes. Representative examples are charge cubit devices (abbreviations of qubit = quantum bit) devices and spin control devices using carbon nanotubes.
특히, 양자역학적 전도 특성을 이용한 고집적, 대용량 전류 표준기 및 큐빗소자의 실현을 위해서는 탄소 나노튜브의 위치 및 성장방향의 제어가 필수적이다. In particular, the control of the position and growth direction of the carbon nanotubes is essential for the realization of highly integrated, high-capacity current standards and qubit devices using quantum mechanical conduction.
이러한 두 가지의 기술적 장벽 중 탄소 나노튜브(CNT)의 소스가 되는 카탈리스트의 위치 제어는 전자빔 리소그래피와 리프트오프방식을 조합하는 방식이 일반적으로 이용되고 있다. 또한, 성장 방향 제어는 탄소 나노튜브(CNT)의 성장 및 도포시에 적절한 전기장 및 자기장을 가하여 방향성을 제어하는 방안이 제시되고 있다.Among these two technical barriers, a combination of electron beam lithography and a lift-off method is generally used to control the position of the catalyst which is the source of carbon nanotubes (CNT). In addition, growth direction control has been proposed to control the direction by applying an appropriate electric and magnetic fields during the growth and coating of carbon nanotubes (CNT).
이와 더불어 탄소 나노튜브를 N개의 양자점 기반의 전류 표준기 및 큐빗소자에 적용하기 위해서는 신뢰성이 있고, 재현 가능한 N+1개의 터널 장벽의 형성이 필수적이다. 현재 CNT에 터널링 장벽을 형성하는 기술은 국소 도핑방법과 AFM에 의한 방법 그리고 CNT 성장시의 자연발생적인 킹크(kink)를 이용하는 방법 등이 제시되고 있다.In addition, the formation of reliable and reproducible N + 1 tunnel barriers is essential for applying carbon nanotubes to N quantum dot-based current standards and qubit devices. Currently, techniques for forming tunneling barriers in CNTs have been proposed by local doping, AFM, and the use of naturally occurring kinks during CNT growth.
그러나, 종래의 탄소 나노튜브(CNT)에 터널링 장벽을 형성하는 방법의 경우 다음과 같은 문제가 있다.However, the conventional method of forming a tunneling barrier on carbon nanotubes (CNT) has the following problems.
1) 국소 도핑방법은 나노 리소그래피를 응용 하여 위치제어는 가능하나, 탄소 나 노튜브(CNT)의 내부구조를 파괴하여 저항을 발생시키므로 추후에 각각의 터널접합의 독립적인 조절이 불가능하다. 또한, 기본적으로 전자빔 리소그래피를 응용하므로 수율이 떨어지는 단점이 있다.1) Local doping method is possible to control position by applying nano lithography, but it breaks the internal structure of carbon nanotubes (CNT) to generate resistance, so it is impossible to independently control each tunnel junction later. In addition, since electron beam lithography is basically applied, there is a disadvantage in that the yield is low.
2) AFM을 이용한 방법은 좀더 명확한 위치제어 및 터널접합을 형성시킬 수 있는 장점이 있으나 이 역시 수율면에서는 매우 불리한 단점을 가지고 있는 실정이다.2) The method using AFM has the advantage of forming more precise position control and tunnel junction, but it also has a disadvantage in terms of yield.
이를 해결하기 위한 본 발명에 따른 멀티 게이트 탄소 나노튜브 소자의 제조 방법은,Method for manufacturing a multi-gate carbon nanotube device according to the present invention for solving this problem,
(a) 실리콘 웨이퍼를 정렬 공정(align-key) 후에 그 위에 도핑된 폴리실리콘을 적층한 뒤에 적어도 3개의 제1, 제2, 및 제3 게이트를 형성하는 단계;(a) forming at least three first, second, and third gates after stacking the doped polysilicon on the silicon wafer after the alignment-key;
(b) 상기 각 게이트와 탄소 나노튜브와의 전기적 절연을 위해 웨이퍼 상에 층간 절연막을 형성하는 단계;(b) forming an interlayer insulating film on the wafer for electrical insulation between each gate and carbon nanotubes;
(c) 상기 게이트와 수직 방향의 양단 또는 한쪽에 탄소 나노튜브의 원재료와 촉매를 기판상에 적층하는 준비 단계;(c) preparing a raw material of carbon nanotubes and a catalyst on a substrate at both ends or one side in a direction perpendicular to the gate;
(d) 상기 촉매가 상기 원재료와 반응하여 상기 원재료를 성장시켜 각 게이트와 교차되도록 탄소 나노튜브를 형성시켜 주는 단계;(d) reacting the catalyst with the raw material to grow the raw material to form carbon nanotubes to cross each gate;
(e) 상기 탄소 나노튜브의 양단에 각각 소스와 드레인을 형성하는 단계; (e) forming a source and a drain at both ends of the carbon nanotubes, respectively;
(f) 상기 소스와 드레인 그리고 각각의 게이트에 외부와 연결하기 위한 금속 패드를 형성하는 단계; 및(f) forming metal pads on the source and drain and respective gates for external connection; And
(g) 금속 패드를 형성한 뒤에 금속화 공정을 진행하는 단계;를 포함하여 이 루어진 것을 특징으로 한다.(g) performing a metallization process after the metal pad is formed.
또한, 게이트 형성 단계(a)는 형성하고자 하는 양자점의 갯수(N)에 따라 게이트의 갯수를 (N+1)개 형성하여, 다중 양자점을 형성할 수 있는 것을 특징으로 한다.In the gate forming step (a), the number of gates is formed (N + 1) according to the number N of quantum dots to be formed, thereby forming multiple quantum dots.
또한, 게이트 형성 단계(a)는 전자선 직접 묘화법, FIB 또는 포토리소그래피법을 이용하여 각각의 게이트를 형성하는 것을 특징으로 한다.In addition, the gate forming step (a) is characterized in that each gate is formed by using an electron beam direct drawing method, an FIB, or a photolithography method.
또한, 층간 절연막 형성 단계(b)는 열산화막 또는 CVD 옥사이드막인 것을 특징으로 한다.In addition, the interlayer insulating film forming step (b) is characterized in that the thermal oxide film or CVD oxide film.
또한, 적층하는 준비 단계(c)는 재질이 철(Fe)카탈리스트, 니켈(Ni), 코발트(Co), 팔라듐(Pd) 중에서 선택된 어느 하나인 것을 특징으로 한다.In addition, the preparation step (c) for laminating is characterized in that the material is any one selected from iron (Fe), nickel (Ni), cobalt (Co), palladium (Pd).
또한, 적층하는 준비 단계(c)는 리소그래피 또는 리프트오프 방식으로 형성하는 것을 특징으로 한다.In addition, the preparing step (c) for lamination is characterized in that formed by lithography or lift-off method.
또한, 형성시켜 주는 단계(d)는 메탄 가스 분위기에서 섭씨 900℃의 고온하에서 이루어지는 화학기상법으로 형성되는 것을 특징으로 한다.In addition, the forming step (d) is characterized in that it is formed by a chemical gas phase method made under a high temperature of 900 ℃ in a methane gas atmosphere.
또한, 금속 패드 형성 단계(f)는 전자빔 리소그래피 또는 포토 리소그래피 방법으로 형성하는 것을 특징으로 한다.In addition, the metal pad forming step (f) is characterized by forming by electron beam lithography or photo lithography.
한편, 본 발명에 따른 멀티 게이트 탄소 나노튜브 소자는 상술한 방법에 의하여 제조되는 것을 특징으로 한다.On the other hand, the multi-gate carbon nanotube device according to the invention is characterized in that it is manufactured by the method described above.
본 발명에 따르면, 다음과 같은 효과가 있다.According to the present invention, the following effects are obtained.
1) 양자점을 형성하는데 있어서 종래에 널리 알려진 전자빔 리소그래피법이나 리프트 오프방식을 채택하기 때문에 기존 방식에 비해 신뢰성 및 재현성에서 유리하다.1) Since the electron beam lithography method or the lift-off method widely known in the art is adopted in forming the quantum dots, it is advantageous in reliability and reproducibility compared with the conventional method.
2) 재질에 있어서도 종래의 소자와 동일한 재질을 사용하기 때문에 종래의 CMOS 공정으로 제조하는 것이 가능하며, 전류 표준기나 탄소 나노튜브 전도 채널을 이용한 양자 게이트 소자의 대규모 집적화가 용이하다.2) Since the same material as that of the conventional device is used, the material can be manufactured by a conventional CMOS process, and large scale integration of the quantum gate device using a current standard or a carbon nanotube conduction channel is easy.
3) 필요에 따라 다중 측면 게이트의 갯수나 배치에 따른 유연성 및 확장성으로 인해 다중 양자 비트의 연산 및 단일 전자 로직 소자로서 더욱 쉽게 구현할 수 있는 효과가 있다.3) Flexibility and scalability depending on the number or placement of multiple side gates as needed, making it easier to implement multiple quantum bits as a single electronic logic device.
이하, 첨부도면을 참조하여 본 발명의 구성 및 작용에 대하여 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, the configuration and operation of the present invention will be described.
여기서, 도면부호 10은 기판을 나타내며, 실리콘 기판 뿐만 아니라 통상의 반도체 제조에 사용되는 기판을 의미한다. 또한, 첨부도면은 본 발명에 따른 실시예를 설명하기 위하여 기판(10)의 일부, 즉 단위 소자만을 보여주기 위한 사시도이다.Here,
본 발명에 따른 멀티 게이트 탄소 나노튜브 소자의 제조 방법은 먼저, 기판(10) 상에 게이트를 형성하는 단계를 거치게 된다. 이때, 기판(10)은 정렬 공정(align-key)을 하여 형성하고자 하는 패턴과 일치시키는 공정을 거치게 된다. 그 다음에, 상기 기판(10) 위에 폴리 실리콘을 도핑하여 원하는 갯수만큼의 게이트를 형성하게 된다.In the method of manufacturing a multi-gate carbon nanotube device according to the present invention, first, a gate is formed on a
이때, 상기 폴리 실리콘(14)은 산화막의 기능을 하며, 그 두께를 수십 나노미터로 적층하게 되며, 전자선 직접 묘화법(electron-beam direct writing)이나 FIB(Focused Ion Beam) 또는 포토리소그래피법(Photo Lithography)으로 게이트(11,12,13)를 형성하는 것이 바람직하다. 이러한 종래의 제조 방법으로 넓이와 간격이 각각 수십 나노미터의 게이트를 형성하는 것이 가능하게 된다.At this time, the
특히, 본 발명의 바람직한 구현예에서, 상기 게이트는 도 1에서 도시한 바와 같이, 2개를 형성하여 그 사이에 하나의 양자점을 가지도록 형성하는 것도 가능하나, 본 발명에서와 같이 다중 양자점을 가지도록 하기 위해서는 적어도 3개의 게이트(11,12,13)를 형성하여 적어도 2개의 양자점이 형성되도록 게이트를 형성하게 된다.In particular, in the preferred embodiment of the present invention, as shown in Figure 1, it is also possible to form two to have one quantum dot between, as shown in Figure 1, but having multiple quantum dots as in the present invention In order to achieve this, at least three
또한, 본 발명의 바람직한 구현예에서는, 상기 게이트가 3개인 경우, 즉 2개의 양자점이 형성되는 경우를 예로 들어 설명하고 있으나, 양자점의 갯수(N)에 따라서 게이트의 갯수(N+1)를 임의로 정하여 형성하는 것도 가능하다.In addition, in the preferred embodiment of the present invention, a case in which the gate is three, that is, the case where two quantum dots are formed is described as an example, but the number of gates (N + 1) according to the number of quantum dots (N) arbitrarily It is also possible to determine and form.
또한, 상기 게이트는 제 1 및 제 3 게이트(11,13)가 서로 동일한 형태로 나란하게 위치하도록 형성하고, 제 2 게이트(12)는 상기 제 1 및 제 3 게이트(11,13)와 대칭인 형태로 그 사이에 위치하도록 형성하여 설치 공간을 줄여 집적도를 높일 수 있게 하는 것이 바람직하다.In addition, the gate is formed such that the first and
이어, 상기 기판(10) 상에 층간 절연막(20)을 형성하는 단계를 거치게 된다. 층간 절연막(20)은 상기 각 게이트(11,12,13) 사이에서 전기적으로 절연 효과를 얻기 위한 것으로, 본 발명의 바람직한 구현예에서는 열산화막(thermal oxidation) 또는 CVD 옥사이드막을 상기 기판(10) 상에, 첨부도면 도 2에서 도시한 바와 같이, 형성하게 된다.Subsequently, an interlayer
특히, 상기 층간 절연막(20)의 형성으로 인하여 도핑된 폴리 실리콘(14)의 열처리 효과 뿐만 아니라 도판트(dopant)들의 재결정화로 인하여 게이트(11,12,13)의 전기적 특성을 개선할 수 있게 된다.In particular, due to the formation of the
이어, 탄소 나노튜브를 형성하기 위해 탄소 나노튜브의 원재료와 촉매(30)를 기판(10) 상에 적층하는 단계를 거치게 된다. 본 발명의 바람직한 구현예에서, 상기 촉매(30)는 철(Fe)카탈리스트, 니켈(Ni), 코발트(Co), 팔라듐(Pd) 등의 재질이 이용될 수 있으나 본 출원에서는 철(Fe)카탈리스트를 한 예시로서 사용하였다.Subsequently, the raw material of carbon nanotubes and the
또한, 본 발명의 바람직한 구현예에서, 상기 원재료 및 촉매(30)는 게이트(11,12,13)와 수직 방향의 양단이나 한쪽에 전자빔 리소그래피 또는 리프트오프 방식으로 형성하는 것이 바람직하다. 도 3에서는 상기 원재료 및 촉매(30)가 게이트(11,12,13)의 한쪽에 형성된 예를 보여주고 있다.In addition, in a preferred embodiment of the present invention, the raw material and the
다음 공정으로서, 원재료과 촉매(30)의 촉매반응에 의해 상기 기판(10) 상에 적층된 원재료를 성장시켜 탄소 나노튜브(40)를 형성하게 된다. 탄소 나노튜브(40)는 성장 온도를 섭씨 900℃로 하여 화학 기상 증착법으로 성장시켜 형성한다.As a next step, the
본 발명의 바람직한 구현예에서, 상기 탄소 나노튜브(40)는 탄소 나노튜브를 다중으로 겹쳐서 형성된 다중벽(Multi Wall) 탄소나노튜브인 것을 사용할 수 있으나, 가장 바람직하기로는 단일벽(Single Wall) 탄소 나노튜브 형태로 형성하는 것이 바람직하다.In a preferred embodiment of the present invention, the
또한, 본 발명의 바람직한 구현예에서는 첨부도면 도 4에서 도시한 바와 같이, 상기 게이트(11,12,13)와 교차되도록 형성하는 것이 바람직하다. In addition, in a preferred embodiment of the present invention, as shown in the accompanying drawings, it is preferable to form to cross the gate (11, 12, 13).
이어, 외부로부터 전원을 공급할 수 있도록 소스(50)와 드레인(60)을 형성하는 단계를 거치게 된다. 여기서, 소스(50)와 드레인(60)은 각각 탄소 나노튜브(40)의 양단에 형성하여 전도 채널로 사용하는 경우 프로브에 해당하게 된다.Subsequently, the
소스(50)와 드레인(60)의 형성 단계를 끝내고 나면, 이들 소스(50)와 드레인(60) 그리고 상기 게이트(11,12,13)의 상면에 각각 금속 패드(70)를 형성하는 단계를 거치게 된다.After completing the steps of forming the
여기서, 상기 금속 패드(70)는 이들 소스(50)와 드레인(60)을 외부와 연결하기 위한 단자로서의 기능을 하기 위한 것으로, 도 5에서 도시한 바와 같이, 전자빔 리소그래피 또는 포토 리소그래피법으로 형성하게 된다.Here, the
마지막으로, 통상의 금속화 단계를 거쳐 본 발명에 따른 탄소 나노 소자의 제조를 마치게 된다. 여기서, 금속화 단계란 집적회로에서 소자와의 접촉(Ohmic, Schottky) 소자들 간의 연결(Interconnection), 칩과 외부 회로와의 연결의 세가지 기능을 갖고 있는 금속 박막의 형성 공정을 말한다.Finally, the production of carbon nanodevices according to the present invention is completed through a general metallization step. Here, the metallization step refers to a process of forming a metal thin film having three functions of interconnection between ohmic and schottky devices in an integrated circuit, and a connection between a chip and an external circuit.
이하, 첨부도면 도 6a와 도 6b를 참조하여 본 발명에 따른 멀티 게이트 탄소 나노튜브 소자의 작동에 필수적인 양자점의 형성 방법에 대하여 설명하면 다음과 같다.Hereinafter, a method of forming quantum dots essential to the operation of the multi-gate carbon nanotube device according to the present invention will be described with reference to FIGS. 6A and 6B.
먼저, p형 반도체의 특성을 보이는 탄소 나노튜브(40)의 양단에 형성된 드레인(60)에 수밀리볼트의 바이어스 전압을 가하여 홀에 의해 전류를 공급하고, 제1 및 제 3게이트(11,13)에 수십밀리볼트~수볼트의 양의 전압을 가해주게 된다.First, a current of several millivolts is applied to the
이에 따라, 전기적 척력에 의해 탄소 나노튜브(40)의 전도 체널의 홀이 제1 및 제3게이트(11,13)의 상부에서 고갈된다. 따라서, 도 6a에서 도시한 바와 같이, 이 고갈된 부근에 한쌍의 터널링 장벽(81,82)이 형성되면서 그 사이에 하나의 양자점(QD)이 형성된다.Accordingly, the holes of the conducting channel of the
이어, 첨부도면 6b를 참조하여 상기 양자점(QD)을 커플링된 2개의 양자점(QD1,QD2)으로 분리하는 방법을 살펴보면 다음과 같다.Next, a method of separating the quantum dot QD into two coupled quantum dots QD1 and QD2 will be described with reference to the accompanying drawings 6b.
우선, 상술한 방법과 동일한 방법으로 하나의 양자점(QD)을 형성한다. 이 어, 제2게이트(12)에 수십 밀리볼트~수볼트의 양의 전압을 인가하여 제2게이트(12) 부근의 홀을 원하는 크기만큼 고갈시켜 주게 되면, 제2게이트(12) 위에 터널링 장벽(83)이 형성되어 이 장벽(83)을 중심으로 좌우측에 각각의 양자점(QD1,QD2)이 형성된다.First, one quantum dot QD is formed by the same method as described above. Thus, when a positive voltage of several tens of millivolts to several volts is applied to the
따라서, 탄소 나노튜브를 이용한 나노 소자를 전류표준기나 2개 또는 다중 양자점을 기반으로 하는 스핀 큐빗 소자 및 단일 소자(Single Electron Transistor; SET)의 로직 회로를 구성할 수 있는 단위 소자를 얻을 수 있게 되는 것이다.Therefore, it is possible to obtain a unit device capable of constituting a nanocircuit using carbon nanotubes, a spin qubit device based on a current standard, or two or multiple quantum dots, and a logic circuit of a single device (SET). will be.
비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되어졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.Although the present invention has been described in connection with the above-mentioned preferred embodiments, it is possible to make various modifications or variations without departing from the spirit and scope of the invention. Accordingly, the appended claims will cover such modifications and variations as fall within the spirit of the invention.
도 1은 본 발명에 따른 멀티 게이트 탄소 나노튜브 소자의 제조 방법에서 게이트의 형성 단계를 보여주는 일부 사시도.1 is a partial perspective view showing a step of forming a gate in a method of manufacturing a multi-gate carbon nanotube device according to the present invention.
도 2는 본 발명에 따른 멀티 게이트 탄소 나노튜브 소자의 제조 방법에서 층간 절연막의 형성 단계를 보여주는 일부 사시도.2 is a partial perspective view showing the step of forming an interlayer insulating film in the method of manufacturing a multi-gate carbon nanotube device according to the present invention.
도 3은 본 발명에 따른 멀티 게이트 탄소 나노튜브 소자의 제조 방법에서 탄소 나노튜브의 원재료 및 촉매를 적층한 상태를 보여주는 일부 사시도.Figure 3 is a partial perspective view showing a state in which the raw material and the catalyst of the carbon nanotube laminated in the method of manufacturing a multi-gate carbon nanotube device according to the present invention.
도 4는 본 발명에 따른 멀티 게이트 탄소 나노튜브 소자의 제조 방법에서 탄소 나노튜브의 형성단계를 보여주는 일부 사시도.4 is a partial perspective view showing a step of forming carbon nanotubes in the method of manufacturing a multi-gate carbon nanotube device according to the present invention.
도 5는 본 발명에 따른 멀티 게이트 탄소 나노튜브 소자의 제조 방법에서 소스와 드레인 그리고 금속 패드의 형성 단계를 보여주는 일부 사시도.FIG. 5 is a partial perspective view illustrating a step of forming a source, a drain, and a metal pad in a method of manufacturing a multi-gate carbon nanotube device according to the present invention. FIG.
도 6은 본 발명에 따른 멀티 게이트 탄소 나노튜브 소자의 양자점의 형성 방법을 설명하기 위한 단면도로,6 is a cross-sectional view illustrating a method of forming a quantum dot of a multi-gate carbon nanotube device according to the present invention.
도 6a는 탄소 나노튜브의 전도 채널에 하나의 양자점을 형성시킨 개념도이고,6A is a conceptual diagram in which one quantum dot is formed in a conductive channel of carbon nanotubes,
도 6b는 도 6a의 탄소 나노튜브의 전도 채널에 의해 형성된 하나의 양자점 중앙에 커플링된 이중 양자점을 형성시킨 개념도.FIG. 6B is a conceptual diagram of forming a double quantum dot coupled to the center of one quantum dot formed by the conduction channel of the carbon nanotubes of FIG. 6A.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 기판10: substrate
11, 12, 13 : 게이트11, 12, 13: Gate
14 : 폴리 실리콘14: polysilicon
20 : 층간 절연막20: interlayer insulation film
30 : 촉매30: catalyst
40 : 탄소 나노튜브40: carbon nanotube
50 : 소스50: source
60 : 드레인60: drain
70 : 금속 패드70: metal pad
81, 82, 83 : 터널링 장벽81, 82, 83: tunneling barrier
QD, QD1, QD2 : 양자점QD, QD1, QD2: Quantum Dots
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070090987A KR100927634B1 (en) | 2007-09-07 | 2007-09-07 | Method for manufacturing multi-gate nanotube device and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070090987A KR100927634B1 (en) | 2007-09-07 | 2007-09-07 | Method for manufacturing multi-gate nanotube device and device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090025842A KR20090025842A (en) | 2009-03-11 |
| KR100927634B1 true KR100927634B1 (en) | 2009-11-20 |
Family
ID=40694102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070090987A KR100927634B1 (en) | 2007-09-07 | 2007-09-07 | Method for manufacturing multi-gate nanotube device and device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100927634B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019132883A1 (en) * | 2017-12-27 | 2019-07-04 | Intel Corporation | Vertical transistor-based logic gate |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101659816B1 (en) | 2010-02-25 | 2016-09-26 | 삼성전자주식회사 | Semiconductor device and manufacturing method of the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004071654A (en) | 2002-08-01 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | Method of manufacturing carbon nanotube semiconductor device |
| JP2005285822A (en) | 2004-03-26 | 2005-10-13 | Fujitsu Ltd | Semiconductor device and semiconductor sensor |
| KR20060125845A (en) * | 2004-01-29 | 2006-12-06 | 인터내셔널 비지네스 머신즈 코포레이션 | Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage |
| US20070029612A1 (en) | 2005-08-02 | 2007-02-08 | Micron Technology, Inc. | Scalable high performance carbon nanotube field effect transistor |
-
2007
- 2007-09-07 KR KR1020070090987A patent/KR100927634B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004071654A (en) | 2002-08-01 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | Method of manufacturing carbon nanotube semiconductor device |
| KR20060125845A (en) * | 2004-01-29 | 2006-12-06 | 인터내셔널 비지네스 머신즈 코포레이션 | Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage |
| JP2005285822A (en) | 2004-03-26 | 2005-10-13 | Fujitsu Ltd | Semiconductor device and semiconductor sensor |
| US20070029612A1 (en) | 2005-08-02 | 2007-02-08 | Micron Technology, Inc. | Scalable high performance carbon nanotube field effect transistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019132883A1 (en) * | 2017-12-27 | 2019-07-04 | Intel Corporation | Vertical transistor-based logic gate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090025842A (en) | 2009-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Saraswat et al. | Materials science challenges to graphene nanoribbon electronics | |
| Singh et al. | 2D layered transition metal dichalcogenides (MoS2): synthesis, applications and theoretical aspects | |
| Wang et al. | Towards chirality control of graphene nanoribbons embedded in hexagonal boron nitride | |
| JP5353009B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| Palma et al. | Blueprinting macromolecular electronics | |
| US9040957B2 (en) | Field effect transistor using graphene | |
| TWI343123B (en) | Vertical nanotube semiconductor device structures and methods of forming the same | |
| Chen et al. | Chemical vapor deposition growth of single-walled carbon nanotubes with controlled structures for nanodevice applications | |
| US8168964B2 (en) | Semiconductor device using graphene and method of manufacturing the same | |
| US7348591B2 (en) | Switch element, memory element and magnetoresistive effect element | |
| US7709827B2 (en) | Vertically integrated field-effect transistor having a nanostructure therein | |
| JP2007123657A (en) | Semiconductor device and manufacturing method thereof | |
| Zhao et al. | Theoretical studies on tunable electronic structures and potential applications of two‐dimensional arsenene‐based materials | |
| JP6052537B2 (en) | Graphene structure, semiconductor device using the same, and manufacturing method thereof | |
| Chen et al. | Latest advance on seamless metal-semiconductor contact with ultralow Schottky barrier in 2D-material-based devices | |
| US9305777B2 (en) | Catalyst free synthesis of vertically aligned CNTs on SiNW arrays | |
| Zhang et al. | Fully boron-sheet-based field effect transistors from first-principles: inverse design of semiconducting boron sheets | |
| KR100927634B1 (en) | Method for manufacturing multi-gate nanotube device and device | |
| Xu et al. | Lateral piezopotential-gated field-effect transistor of ZnO nanowires | |
| JP2013144627A (en) | Method of growing carbon nanotube laterally, and lateral interconnection using the same and field effect transistor using the same | |
| KR101319612B1 (en) | Method of Laterally Growing Carbon Nano Tubes and Field Effect Transistor Using The Same | |
| US9047963B2 (en) | High density magnetic memory based on nanotubes | |
| Jiang et al. | Rectifying performance induced by B/P, B/As, and B/Sb co-doped armchair graphene nanoribbons PN junction: a DFT investigation | |
| Kim et al. | Pseudo Y-junction single-walled carbon nanotube based ambipolar transistor operating at room temperature | |
| JP2013021149A (en) | Synthetic method of graphene, semiconductor device, and manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131015 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |